JP2014528895A - シリコン層を含む基板表面にグラフェン層を形成する方法 - Google Patents

シリコン層を含む基板表面にグラフェン層を形成する方法 Download PDF

Info

Publication number
JP2014528895A
JP2014528895A JP2014532411A JP2014532411A JP2014528895A JP 2014528895 A JP2014528895 A JP 2014528895A JP 2014532411 A JP2014532411 A JP 2014532411A JP 2014532411 A JP2014532411 A JP 2014532411A JP 2014528895 A JP2014528895 A JP 2014528895A
Authority
JP
Japan
Prior art keywords
substrate
silicon
silicon carbide
layer
carbide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014532411A
Other languages
English (en)
Other versions
JP5844909B2 (ja
Inventor
ウルジ アブデルカリ
ウルジ アブデルカリ
Original Assignee
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス)
サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス), サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス) filed Critical サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク(セエヌエールエス)
Publication of JP2014528895A publication Critical patent/JP2014528895A/ja
Application granted granted Critical
Publication of JP5844909B2 publication Critical patent/JP5844909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • C01B32/184Preparation
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • C01B32/184Preparation
    • C01B32/188Preparation by epitaxial growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

シリコン層(101)を含む基板(100)の表面にグラフェン層(105)を形成する方法に関し、その方法は、連続して、次の段階:シリコン層の自由表面に炭化ケイ素膜(103)を形成すること;および炭化ケイ素膜の原子の少なくとも第1の列におけるケイ素が昇華するまで基板を徐々に加熱し、炭化ケイ素膜上にグラフェン層を形成させること、を含む。本発明によれば、その自由表面に段差のあるシリコン層が使用される。

Description

本発明は、シリコン層を含む基板表面にグラフェン層を形成する方法に関する。本出願において、階段(staircase)についての従来の用語が用いられ、段(tread)は脚が乗る表面であり、ライザー(riser)は2つの段の間に延びる表面であり、段長さ(tread run)はライザーからライザーの段深さであり、ステップ立ち上がり(step rise)はライザーの高さである。
黒鉛は、炭素原子により形成される六員環の積層面を含む結晶構造を有する、炭素の同素体であり、環の1つの面は、グラフェンと呼ばれる。本出願において、「グラフェン層」という表現は、環の単一面、および環の多数の面の積層の両方を意味し、環の各面は、積層における他の面に向けられている。特に、後者の場合において、環の各面(グラフェン)は、環の他の面の特性と独立した特性を有し、それにより黒鉛ブロックと区別され、そこでは環の各面は環の他の面と実質的に同一の特性を有する。
グラフェンは、例外的な電子工学的特性を有し、電子工学分野を改革し得た。しかし、グラフェングは、単離が困難な材料である。したがって、最近の数年間で多くの研究プロジェクトがグラフェンの電子工学的特性を理解し、そのような材料を製造しようとする試みがなされてきた。
現在は、2つの主要な方法がグラフェンを製造するのに用いられる。第1の方法は、剥離方法と呼ばれ、粘着テープを用いてバルク黒鉛基板から薄い片を採ることからなる。この操作は、新しい、もっと薄い片を得るために、採られた薄片上で再び実施される。この方法は、原子の単層の試料、すなわちグラフェン層、が得られるまで繰り返される。しかしながら、この方法は、産業的観点からは実施が困難であることがわかる。
第2の方法は、炭化ケイ素基板の表面にグラフェン層を形成することからなる。その基板は、基板の自由表面上にグラフェン層を形成するために、基板における原子の少なくとも第1の格子配列でのケイ素の昇華まで徐々に加熱される。しかし、この方法は、炭化ケイ素基板が非常に高価であるので実施するには非常に高価であることがわかる。
最近、前述の2つの方法を超える改良である、第3の方法が開発された。この第3の方法は、シリコン層を含む基板表面にグラフェン層を形成し、ついで次の段階:
−シリコン層の自由表面に炭化ケイ素基膜を形成すること;および
−炭化ケイ素膜の原子の少なくとも第1の格子配列におけるケイ素の昇華まで基板を徐々に加熱し、炭化ケイ素膜上にグラフェン層を形成させること、
を含む。
炭化ケイ素膜を形成することは、「結合」(tie)層を形成させ、グラフェンの形成を可能にする。この種の基板を使用することは、シリコン基板またはシリコン層を含む基板が炭化ケイ素基板よりも比較的効果ではないので、このようなグラフェン層を製造するコストを大いに低下させる。
しかし、このような方法で形成されるグラフェン層は、多くのクラックを含むことが観察されてきた。図1aおよび1bは、上記の第3の方法を用いて形成されたグラフェン層の一部の写真であり、図1bは、図1aの領域Iの拡大図である。図4aおよび4bは、それぞれ図1aおよび1bに示される写真を模式的に再生する図である。図1a、1b、4aおよび4bについては、クラックがはっきりとみられ得る。
高品質グラフェン層を得るために、グラフェン層は、クラックにより境界付けられる、種々の小片に明確に分離される。したがって、径が約5〜10μmのグラフェン小片のみが、この方法を用いて形成され得る。
調節されたアルゴン流の下で基板を加熱することにより、第3の方法を改良することが提案されてきた。しかし、本発明者は、この方法がクラックの形成を防止しないことを観察した。
本発明の目的は、シリコン層上に置かれた炭化ケイ素膜含む基板表面にグラフェン層を形成する方法を提供し、この方法は先行技術の方法で可能なものよりも高品質のグラフェン層を得ることを可能にする。
この目的のために、シリコン層を含む基板表面にグラフェン層を形成する方法が提供され、その方法は、連続して、次の段階:
−シリコン層の自由表面に炭化ケイ素基膜を形成すること;および
−炭化ケイ素膜の原子の少なくとも第1の格子配列におけるケイ素の昇華まで基板を徐々に加熱し、炭化ケイ素膜上にグラフェン層を形成させること、
を含む。
本発明によれば、段差のある(stepped)自由表面を有するシリコン層が用いられる。
驚くべきことに、段差のあるシリコン層は、もっと高い結晶と電子工学特性の炭化ケイ素膜が形成されるのを可能にする。
図2aおよび2bは、第1の結晶方向(図2a)および第2の結晶方向(図2b)に、第3の先行技術方法により製造された炭化ケイ素膜の一部の写真である。図5aおよび5bは、それぞれ図2aおよび2bに示される写真を模式的に再生する図である。図2cおよび2dは、第1の結晶方向(図2c)および第2の結晶方向(図2d)に、本発明方法により製造された炭化ケイ素膜の一部の写真である。図5cおよび5dは、それぞれ図2cおよび2dに示される写真を模式的に再生する図である。このように図2a〜2dおよび5a〜5dについて、本発明方法により製造された炭化ケイ素膜は、先行技術の炭化ケイ素膜よりもはるかにもっと均一な結晶構造を有する。
本発明者は、炭化ケイ素膜から形成されたグラフェンは、炭化ケイ素膜の品質、特に炭化ケイ素膜の自由表面品質に敏感であることを見出した。段差のあるシリコン層は、もっと高品質の炭化ケイ素膜が形成されるのを可能にし、それによりもっと高品質のグラフェンが得られるのを可能にする。
もっと正確には、本発明者は、先行技術方法により形成されたグラフェン層に観察されるクラックが少なくとも部分的には基板によることを見出した。特に、基板が炭化ケイ素基板炭化ケイ素基板グラフェン炭化ケイ素基板炭化ケイ素基板炭化ケイ素基板炭化ケイ素膜におけるケイ素の昇華まで加熱されると、基板中のケイ素原子も炭化ケイ素膜の表面で昇華し、基板および炭化ケイ素膜内に、基板および膜の結晶欠陥(たとえばアンチサイト)を通って拡散しやすくなることがわかる。結晶構造において、1つのサイトは、所与の元素により占められることが思い出されるであろう。そのサイトがもう1つの元素の原子で占めらるとき、アンチサイト欠陥が存在するといわれている。
炭化ケイ素膜における固有の機械的ひずみのために、そして特にその膜と基板の間の海面で、この基板ケイ素原子の強制的昇華は、基板を冷却する間に、形成されたグラフェンに現れるクラックを導く。
このように、炭化ケイ素膜中の欠陥の数が少なければ少ないほど、基板から炭化ケイ素膜に拡散するであろうケイ素原子の数は少なくなる。したがって、炭化ケイ素膜の結晶品質を調節することによりクラックの出現を制限し得る。
本発明によれば、段差のあるシリコン層は、はるかに高品質の炭化ケイ素膜が形成されるのを可能にする。たとえば、炭化ケイ素膜は、はるかに少ないアンチサイト欠陥を含むか、まったくないかである。このように、グラフェン層におけるクラックの出現は妨げられ、それによりはるかにもっと高品質のグラフェンが得られるのを可能にする。
例として、本発明者は、大きさが数平方cmのグラフェン層をえることができた。本発明方法は、産業的にいえば、高速の炭素系エレクトロニクス技術をもっと魅力的にする。したがって、グラフェンは炭素系エレクトロニクス成分のための理想的な足場(platform)として使用され得る。
有利には、本発明方法は、シリコン層の自由表面が配向しているのに関連して、大きなグラフェン層片が、シリコン層もしくは炭化ケイ素膜の結晶構造、またはシリコン層の結晶構造の方向、とは独立して形成されることを可能にする。
第3の方法を用いて形成されたグラフェン層の一部の写真。 図1aの領域Iの拡大図。 第3の方法により、第1の結晶方向に製造された炭化ケイ素膜の一部の写真。 第3の方法により、第2の結晶方向に製造された炭化ケイ素膜の一部の写真。 本発明方法により、第1の結晶方向に製造された炭化ケイ素膜の一部の写真。 本発明方法により、第2の結晶方向に製造された炭化ケイ素膜の一部の写真。 本発明による方法の種々の段階を模式的に示す図。 図1aに示される写真を模式的に再生する図。 図1bに示される写真を模式的に再生する図。 図2aに示される写真を模式的に再生する図。 図2bに示される写真を模式的に再生する図。 図2cに示される写真を模式的に再生する図。 図2dに示される写真を模式的に再生する図。
図3に関して、本発明方法の第1段階は、シリコン層101を含む基板100を用いることを含む。本発明によれば、ライザー(risers)104により分離された段(treads)102を含む、段差のある自由表面を有するシリコン層101が用いられる。
第2段階2において、炭化ケイ素膜103は、シリコン層101の自由表面に形成される(炭化ケイ素の厚さは、図3をもっと容易に理解するために、図3において強調されている。)。シリコン層101が段差を有することは、シリコン層の表面に炭化ケイ素膜を形成するのに用いられる従来法が変更されなければならないことを意味しない。たとえば、化学蒸着法により、または分子線エピタキシャル成長法により、炭化ケイ素膜を形成することが知られている。
シリコン層101の自由表面が段差を有するので、形成された炭化ケイ素膜103は段差を有し、ライザー107により分離された段106を含む。
驚くべきことに、炭化ケイ素膜103の品質は、段差なしの基板上に形成された炭化ケイ素膜の品質と比べて向上する。
第3段階3において、基板100は、調節されたガス状ケイ素流(破線で表される)の下で予熱される。炭化ケイ素膜103の自由表面は、ケイ素原子で満たされ、それにより次に説明されるように、第4段階4で基板が加熱されるときに、炭化ケイ素のケイ素の昇華を遅らせる。
この第3段階3によって、炭化ケイ素膜103のケイ素原子が昇華し始める時を調節でき、それにより昇華をもっと良好に調節でき、そしてもっと高品質の最終グラフェン層が得られるのを可能にする。
第4段階4において、基板100は、炭化ケイ素膜103の原子の少なくとも第1の格子配列におけるケイ素の昇華まで基板を徐々に加熱温度を増加させることにより加熱される。基板100が徐々に加熱されると、比較的高い濃度の炭素原子を含む領域は、炭化ケイ素膜103の表面に形成され、そこでは炭素原子はグラフェンの結晶構造に自然に配列される。ついで、グラフェン層105は炭化ケイ素膜103の少なくとも一部分の熱アニールにより炭化ケイ素膜103上に形成される。
好適な態様において、シリコン層101のライザー104は、実質的に同一の立ち上がり(rises)hを有し、一方、シリコン層101における段102は実質的に同一の長さ(runs)gを有する。
有利には、シリコン層の自由表面は、もっと高品質の炭化ケイ素103、そしてもっと高品質のグラフェン層105の形成をなお一層促進し得る。
1つの好適な態様によれば、シリコン層101の各ライザー104は、シリコン層101の2つの隣り合う段102に実質的に垂直に延びている。
好適には、シリコン層101の各段102は、実質的に平らに、すなわち基板100がその上に置かれるホルダーSに実質的に平行に延びている。
有利には、シリコン層101の自由表面は、もっと高品質のグラフェン層の形成をはるかにもっと良好に促進し得る。
好適には、第4段階4において、基板100は、調節された不活性ガス流下で加熱される。好適には、不活性ガスは窒素である(実線で示される)。調節された窒素流下での加熱は、ケイ素原子の昇華がもっと良好に調節され、そしてもっと良好な品質の最終グラフェン層が得られるのを可能にする。
本発明方法の一例の態様がここに記載されるが、この例は非制限的なものである。第1段階1において、立方晶結晶構造を有するシリコン層101、ならびに実質的に同一の段102およびライザー104を含む、段差のある自由表面が使用され、各ライザー104は2つの隣り合う段102に実質的に垂直に延びる。ライザー104は、2〜3Åの立ち上がりhを有し、段102は35〜40Åの長さを有する。
第2段階2において、炭化ケイ素膜103は、シリコン層101上に形成される。好適には、炭化ケイ素膜103は、3C結晶構造を有するように形成される。
中間段階において、基板100は、超高真空条件下で、数時間、600℃に加熱される。公知のように、この段階は、層が脱気されるのを可能にし、それにより水分子または炭化ケイ素膜上に吸着される分子を除去し、膜の品質を向上させる。
第3段階において、基板101は、10〜15の単層/分に設定されたガス状の調節されたケイ素流の下で、700℃に加熱温度を上昇させることにより予熱される。
ついで、第4段階4において、基板100は、グラフェン層105を得るために、調節された窒素流の下で、1×10−5mmの圧力で、加熱温度を700℃から1300℃に上昇させることにより、徐々に加熱される。
本発明は、記載された事項に限定されるものではなく、請求項に規定された範囲内にあたる、いかなる変形も包含する。特に、本発明による方法は、基板100が調節されたケイ素流の下で予熱される第3段階3を含まなくてもよい。代わりに、第3段階3において、基板は調節された不活性ガス、たとえば窒素流の下で、そしてガス状の調節されたケイ素流の下でなく、予熱され得る。1つの変形として、第3段階3において、基板は、ガス状の調節されたケイ素流、ならびに調節された不活性ガス流、の両流下で予熱され得る。
第4段階4において、調節された不活性ガス流は、加熱される間、基板100にわたって流れていなくてもよい。基板100は、窒素以外の調節された不活性ガス流、たとえばアルゴン流の下で加熱されてもよい。
例として上述したように、本発明方法は、炭化ケイ素膜を形成する第2段階2とグラフェン層105を形成する第4段階4との間に、炭化ケイ素膜103を処理するために種々の中間段階を含んでいてもよい。上述のように、炭化ケイ素膜から形成されるグラフェンは、炭化ケイ素膜の表面の品質に特に敏感である。炭化ケイ素膜103の結晶品質が良好であればあるほど、得られるグラフェン層105の品質は良好であり、後者は少ない数のクラックを含むか、まったくないかであり、そして結晶欠陥ももっと少ない。たとえば、炭化ケイ素膜103は、湿式エッチング(自由表面の湿式エッチング)のような化学処理、または水素下でのアニールに供され得る。
記載される例は、非制限的である。したがって、シリコン層101の段差のある自由表面またはその結晶構造の大きさは、形成しようとするグラフェン105の特性を調節するのに使用され得る。基板100の加熱温度および加熱が実行される圧力も、グラフェン105の形成を調節するのに用いられ得る。
たとえば、基板は、第3段階3および第4段階4におけるもう1つの温度に加熱され得る。好ましくは、第4段階4において、基板100は、1200〜1400℃の温度に加熱される。さらに、第4段階4において、基板100を水銀1×10−5mm以外の圧力で加熱し得る。特に、選ばれる圧力は、大気圧〜水銀1×10−7mmの圧力であり得る。

Claims (8)

  1. シリコン層(101)を含む基板(100)の表面にグラフェン層(105)を形成する方法であり、その方法は、連続して、次の段階:
    −シリコン層の自由表面に炭化ケイ素膜(103)を形成すること;および
    −炭化ケイ素膜の原子の少なくとも第1の格子配列におけるケイ素の昇華まで基板を徐々に加熱し、炭化ケイ素膜上にグラフェン層を形成させること、
    を含み、
    その方法は、段差のある自由表面を有するシリコン層が使用されることを特徴とする。
  2. 段差のある表面は、実質的に同一の立ち上がり(rises)hを有するライザー(104)により分離される段(102)を含み、一方、その段は実質的に同一の長さgを有する請求項1に記載の方法。
  3. 段差のある自由表面は、2つの隣り合う段(102)に実質的に垂直に延びるライザー(104)により分離される段(102)を含む請求項1に記載の方法。
  4. 段差のある自由表面は、ライザー(104)により分離される段(102)を含み、各段は基板がその上に置かれるホルダー(S)に実質的に平行に延びている請求項1に記載の方法。
  5. 段差のある自由表面は、2〜3Åの立ち上がり(h)を有するライザー(104)により分離される段(102)を含み、段(102)は35〜40Åの長さを有する請求項1に記載の方法。
  6. 基板(100)は、調節された不活性ガス流下に加熱される請求項1に記載の方法。
  7. 不活性ガスが窒素である請求項1に記載の方法。
  8. 基板(100)が炭化ケイ素膜(103)の少なくとも第1の格子配列の原子の昇華まで加熱される前に、調節されたガス状ケイ素流下に基板(100)を予熱する先行段階を含む、請求項1に記載の方法。
JP2014532411A 2011-09-30 2012-09-28 シリコン層を含む基板表面にグラフェン層を形成する方法 Expired - Fee Related JP5844909B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1158818 2011-09-30
FR1158818A FR2980786B1 (fr) 2011-09-30 2011-09-30 Procede de formation d'une couche de graphene a la surface d'un substrat comprenant une couche de silicium
PCT/EP2012/069232 WO2013045641A1 (fr) 2011-09-30 2012-09-28 Procédé de formation d'une couche de graphène à la surface d'un substrat comprenant une couche de silicium

Publications (2)

Publication Number Publication Date
JP2014528895A true JP2014528895A (ja) 2014-10-30
JP5844909B2 JP5844909B2 (ja) 2016-01-20

Family

ID=46924485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532411A Expired - Fee Related JP5844909B2 (ja) 2011-09-30 2012-09-28 シリコン層を含む基板表面にグラフェン層を形成する方法

Country Status (7)

Country Link
US (1) US9053933B2 (ja)
EP (1) EP2760786B1 (ja)
JP (1) JP5844909B2 (ja)
KR (1) KR101585194B1 (ja)
CN (1) CN103842291B (ja)
FR (1) FR2980786B1 (ja)
WO (1) WO2013045641A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967790B1 (ko) * 2017-09-21 2019-04-10 코리아바큠테크(주) 박막 형성 장치
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2005223215A (ja) * 2004-02-06 2005-08-18 Japan Science & Technology Agency Si基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
JP2007284311A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd カーボンナノ材料の製造方法
JP2009062247A (ja) * 2007-09-10 2009-03-26 Univ Of Fukui グラフェンシートの製造方法
US20110042687A1 (en) * 2009-08-24 2011-02-24 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
JP2011178630A (ja) * 2010-03-02 2011-09-15 Japan Atomic Energy Agency グラフェンの形成方法及びグラフェンの形成装置
JP2012121751A (ja) * 2010-12-07 2012-06-28 Kanazawa Univ グラフェン・ダイヤモンド積層体
JP2013510071A (ja) * 2009-11-09 2013-03-21 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 開いたバンドギャップと、ゼロバンドギャップを有する標準的なグラフェンに匹敵する移動度とを有するSiC上にエピタキシャル成長したグラフェン
JP2013537164A (ja) * 2010-09-16 2013-09-30 グラフェンシック・エービー グラフェンの成長のための方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US8465799B2 (en) * 2008-09-18 2013-06-18 International Business Machines Corporation Method for preparation of flat step-free silicon carbide surfaces
CN101602503B (zh) * 2009-07-20 2011-04-27 西安电子科技大学 4H-SiC硅面外延生长石墨烯的方法
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8242030B2 (en) * 2009-09-25 2012-08-14 International Business Machines Corporation Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH1081599A (ja) * 1996-09-04 1998-03-31 Matsushita Electric Ind Co Ltd 炭化珪素の成長法
JP2005223215A (ja) * 2004-02-06 2005-08-18 Japan Science & Technology Agency Si基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
JP2007284311A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd カーボンナノ材料の製造方法
JP2009062247A (ja) * 2007-09-10 2009-03-26 Univ Of Fukui グラフェンシートの製造方法
US20110042687A1 (en) * 2009-08-24 2011-02-24 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
JP2013510071A (ja) * 2009-11-09 2013-03-21 コミサリア ア レネルジィ アトミーク エ オ ゼネ ルジイ アルテアナティーフ 開いたバンドギャップと、ゼロバンドギャップを有する標準的なグラフェンに匹敵する移動度とを有するSiC上にエピタキシャル成長したグラフェン
JP2011178630A (ja) * 2010-03-02 2011-09-15 Japan Atomic Energy Agency グラフェンの形成方法及びグラフェンの形成装置
JP2013537164A (ja) * 2010-09-16 2013-09-30 グラフェンシック・エービー グラフェンの成長のための方法
JP2012121751A (ja) * 2010-12-07 2012-06-28 Kanazawa Univ グラフェン・ダイヤモンド積層体

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6013058070; Konstantin V. Emtsev et al.,: 'Towards wafer-size graphene layers by atmospheric pressure graphitization of silicon carbide' nature materials Vol.8 No.3, 200903, P.203-207 *
JPN6014002739; 服部梓他: '300nm以上のドメインサイズをもつ4H-SiC(0001)上の高品質モノグラフェン' 応用物理学関係連合講演会講演予稿集 Vol.57th, 20100303, P.17-023 *
JPN7015000590; A. OUERGHI et al.: 'Structural coherency of epitaxial graphene on 3C-SiC(111) epilayers on Si(111)' Applied Physics Letters , 2010, 97, 161905. *

Also Published As

Publication number Publication date
KR101585194B1 (ko) 2016-01-13
JP5844909B2 (ja) 2016-01-20
CN103842291B (zh) 2015-12-09
KR20140069156A (ko) 2014-06-09
EP2760786A1 (fr) 2014-08-06
US9053933B2 (en) 2015-06-09
CN103842291A (zh) 2014-06-04
WO2013045641A1 (fr) 2013-04-04
FR2980786B1 (fr) 2013-10-25
FR2980786A1 (fr) 2013-04-05
EP2760786B1 (fr) 2018-05-02
US20140242784A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
US8142754B2 (en) Method for synthesis of high quality graphene
WO2010023934A1 (ja) グラフェン/SiC複合材料の製造方法及びそれにより得られるグラフェン/SiC複合材料
WO2015199180A1 (ja) ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板
WO2020095872A1 (ja) SiC半導体基板及びその製造方法及びその製造装置
TWI708873B (zh) 碳化矽基板之表面處理方法
US20060102068A1 (en) Reduction of subsurface damage in the production of bulk SiC crystals
JP5867718B2 (ja) SiC表面へのグラフェンの低温形成方法
WO2020095873A1 (ja) SiC半導体基板及びその製造方法及びその製造装置
KR102207923B1 (ko) 다층 그래핀 구조체의 형성 방법
JP5844909B2 (ja) シリコン層を含む基板表面にグラフェン層を形成する方法
JP5831795B2 (ja) ダイヤモンド複合体およびそれから分離した単結晶ダイヤモンド
JP5339239B2 (ja) SiC基板の作製方法
JP2014009156A (ja) 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
WO2021060368A1 (ja) SiC単結晶の製造方法、SiC単結晶の製造装置及びSiC単結晶ウェハ
JP5681959B2 (ja) グラフェン・ダイヤモンド積層体
JP2014152051A (ja) グラフェン/SiC複合材料の製造方法及びそれにより得られるグラフェン/SiC複合材料
KR101885975B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
JP4374986B2 (ja) 炭化珪素基板の製造方法
JP6175948B2 (ja) グラフェンの製造方法
JP2014009115A (ja) 基板製造方法
JP2019060014A (ja) グラフェンの境界制御方法
JP5145488B2 (ja) サファイア単結晶基板及びその製造方法
TWI766775B (zh) 碳化矽晶圓的製造方法以及半導體結構
JP2012171847A (ja) グラフェン膜の製造方法
JP2024010389A (ja) グラフェンの生成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151119

R150 Certificate of patent or registration of utility model

Ref document number: 5844909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees