KR101582691B1

KR101582691B1 - 플래시 메모리의 바이어스 회로

Info

Publication number: KR101582691B1
Application number: KR1020090100697A
Authority: KR
Inventors: 김영일; 김동현; 이종석; 윤한섭; 곽계달
Original assignee: 한양대학교 산학협력단
Priority date: 2009-10-22
Filing date: 2009-10-22
Publication date: 2016-01-08
Also published as: KR20110043941A

Abstract

플래시 메모리의 셀 트랜지스터를 동작시키기 위한 바이어스 회로가 도시된다. 바이어스 회로는 낸드형의 플래시 메모리를 구성하는 셀 트랜지스터의 핫 캐리어 주입 동작을 위해 게이트 전극에 공급되는 워드라인신호에 양의 고전압, 패스 전압 또는 음의 고전압을 공급한다. 또한, 핫 캐리어 주입 동작의 전단계에 필요한 전하의 축적을 위해 p-웰에는 양의 고전압을 공급한다.

비휘발성, 플래시 메모리, X-디코더, 바이어스

Description

플래시 메모리의 바이어스 회로{Bias Circuit of Flash Memory}

본 발명은 플래시 메모리에 관한 것으로, 더욱 상세하게는 플래시 메모리에 소정의 전압을 인가하기 위한 플래시 메모리의 바이어스 회로에 관한 것이다.

비휘발성 메모리는 전원이 제거되어도, 저장된 정보를 유지하는 특성을 가진다. 플래시 메모리는 대표적인 비휘발성 메모리이며, 하나의 셀 트랜지스터에 2개의 게이트층이 적층된 구조이거나, 2종의 유전막 사이에 전하저장층이 개재된 구조를 가진다.

플래시 메모리는 F-N(Fowler-Nordheim) 터널링 또는 핫 캐리어 주입(Hot Carrier Injection)을 통해 프로그램 및 소거 동작을 수행한다.

F-N 터널링은 채널 영역에서의 전압과 전하 저장층 사이의 전압차에 의해 전하가 이동되는 동작이다. 이는 동작 시간이 느리다는 단점을 가진다.

핫 캐리어 주입은 소스나 드레인 영역에서 전압차에 의해 가속된 전하가 게이트 전극에 인가되는 전압에 의해 터널링 산화막을 통과하는 현상이다.

낸드형의 플래시 메모리는 페이지 단위로 데이터의 읽기 동작이 수행되는 특징을 가지는데, 소거 동작 시에 F-N 터널링을 주로 수행한다. 따라서, 느린 동작속 도가 문제가 된다.

최근에는 낸드 타입의 형태로 셀을 배치하면서, 노어 동작을 수행하는 플래시 메모리에 대한 기술이 개시되고 있다. 미합중국 공개특허 제2007-236994호에는 p-웰과 소스/드레인 영역 사이에 고전압을 인가하여 공핍영역 주변에 전하를 포집하고, 이어서 p-웰과 게이트 전극 사이에 고전압을 인가하여 채널 영역으로 전하를 이동시키며, 전하저장층으로 전하를 포집시키는 프로그램 동작을 취한다.

또한, 소거 동작시에는 프로그램 동작에 비해 상보적인 동작을 취한다.

또한, 본 출원인에 의한 대한민국 특허출원 제2008-89407호에서는 상기 미합중국 공개특허를 이용하여 낸드 타입의 플래시 메모리를 구성한 기술이 개시된다. 상술한 기술들의 정상적인 동작을 위해서는 게이트 전극 및 p-웰에 인가되는 고전압, 게이트 전극에 인가되는 음의 고전압과 스트링에 속한 셀 트랜지스터를 턴온시키기 위한 패스 전압 등의 다양한 레벨의 전압이 요구된다.

상술한 문제점을 해결하기 위한 본 발명의 목적은 소스/드레인 영역 또는 p-웰 사이의 공핍영역 주변에 축적된 전하를 셀 트랜지스터의 전하 저장층에 포집하거나, 포집된 전하를 채널 영역으로 터널링 시키기 위한 바이어스 회로를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명은, 기준 전압과 발진신호에 따라 양의 직류신호들 및 음의 직류신호를 형성하기 위한 DC-DC 변환기; 상기 DC-DC 변환기에 연결되고, 상기 양의 직류신호들 및 음의 직류신호 중 어느 하나를 선택하여 셀 트랜지스터를 제어하는 워드라인신호로 출력하기 위한 셀 게이트 스위치; 및 p-웰 제어신호에 따라 상기 양의 직류신호들 중 특정의 신호를 수신하고 선택하여 상기 셀 트랜지스터 하부의 p-웰에 공급되는 p-웰 신호를 생성하기 위한 p-웰 스위치를 포함하는 플래시 메모리의 바이어스 회로를 제공한다.

상술한 본 발명에 따르면, 바이어스 회로를 통해 워드라인에는 1종의 양의 고전압, 1종의 음의 고전압과 패스 전압을 공급할 수 있다. 또한, 워드라인에 접지레벨과 1종의 양의 고전압을 공급할 수 있다. 이를 통해 F-N 터널링을 사용하지 않고, 핫 캐리어 주입을 통한 프로그램 동작과 소거 동작을 수행할 수 있다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

실시예

도 1은 본 발명의 바람직한 실시예에 따른 바이어스 회로를 도시한 블록도이다.

도 1을 참조하면, 본 실시예에 따른 바이어스 회로는 DC-DC 변환기(100), 셀 게이트 스위치(200) 및 p-웰 스위치(300)를 가진다.

DC-DC 변환기(100)는 기준 전압 Vref와 발진신호 OSC에 따라 양의 직류신호들 HV_A, HV_B, HV_C, HV_D와 음의 직류신호 VEEI를 형성한다. 양의 직류신호들 HV_A, HV_B, HV_C, HV_D는 셀 게이트 스위치(200)에 입력되고,양의 직류신호들 중 특정의 직류신호인 제3 직류신호 HV_C는 p-웰 스위치(300)로 입력된다.

DC-DC 변환기(100)에는 인에이블 신호 EN, 기준전압 Vref 및 발진신호 OSC가 입력된다. 상기 DC-DC 변환기(100)는 기준전압 Vref 및 발진신호 OSC를 수신하여 5종의 제1 직류신호 HV_A, 제2 직류신호 HV_B, 제3 직류신호 HV_C, 제4 직류신호 HV_D 및 음의 직류신호 VEEI를 출력한다. 특히 인에이블 신호 EN에 의해 상기 DC-DC 변환기는 활성화된다.

셀 게이트 스위치(200)는 DC-DC 변환기(100)에 연결되며, 4개의 양의 직류신호들 HV_A, HV_B, HV_C, HV_D 및 음의 직류신호 VEEI 중 어느 하나를 선택하여 낸드형 플래시 메모리를 구성하는 셀 트랜지스터의 게이트 전극에 공급한다.

셀 게이트 스위치(200)는 DC-DC 변환기(100)의 직류신호들 HV_A, HV_B, HV_C, HV_D 및 VEEI를 수신하고, 제1 전압제어신호 IN_A, 제2 전압제어신호 IN_B 및 제3 전압제어신호 H_pass를 수신하며, 디코디 제어신호 GWL 및 음의 전압제어신호 VEEXIN을 수신한다. 상기 셀 게이트 스위치(200)는 인가되는 직류신호들 중에 다수개의 제어신호들에 의해 특정의 신호를 선택하여 셀 트랜지스터의 게이트 전극에 인가하는 워드라인신호 WL을 형성한다.

p-웰 스위치(300)는 p-웰 제어신호 PW_IN 및 싱크제어신호 SINK_IN을 수신한다. 또한, 상기 p-웰 스위치(300)에는 상기 제3 직류신호 HV_C가 인가된다.

p-웰 스위치(300)는 상기 DC-DC 변환기(100)에 연결되고, 제3 직류신호 HV_C를 수신하고, 접지 레벨 및 제3 직류신호 HV_C 중 어느 하나를 선택하여 p-웰 신호 Pwell을 형성한다. 형성된 p-웰 신호 Pwell은 셀 트랜지스터의 하부에 위치하는 p-웰에 공급된다. 이를 통해 p-웰과 소스/드레인 영역 사이의 전하의 축적 및 터널링 산화막을 통한 터널링 동작이 발생된다.

상기 셀 게이트 스위치(200)의 출력인 워드라인신호 WL은 미합중국 공개특허 제2007-236994호에 개시된 플래시 메모리의 셀 트랜지스터의 프로그램 및 소거 동작에 사용된다. 즉, 플로팅된 소스/드레인 영역 및 p-웰과의 공핍 영역에 구비되는 전하를 터널링 산화막을 통과하여 질화막으로 대표되는 전하 저장층에 포집하기 위해 높은 전압이 게이트 전극에 인가되어야 한다. 프로그램에 필요한 고전압은 본 실시예에서는 제3 직류신호 HV_C를 이용한다. 또한, 소거 동작을 위해서는 높은 음의 전압이 요구된다. 이는 본 실시예에서는 음의 직류신호 VEEI를 이용한다.

이외에 전하를 소스/드레인 영역 및 p-웰과의 공핍 영역 주변에 형성하기 위해서는 p-웰에 높은 전압이 인가되어야 하는바, 이는 본 실시예에서 제3 직류신호 HV_C를 이용한다.

도 2는 상기 도 1에 도시된 DC-DC 변환기를 도시한 블록도이다.

도 2를 참조하면, 상기 DC-DC 변환기는 제1 레귤레이터(110), 제2 레귤레이터(130) 및 제3 레귤레이터(150)를 가진다.

각각의 레귤레이터에는 인에이블 신호 EN, 기준전압 Vref 및 발진신호 OSC가 인가된다.

제1 레귤레이터(110)는 제1 직류신호 HV_A 및 제2 직류신호 HV_B를 출력한다. 상기 제2 직류신호 HV_B는 제1 직류신호 HV_A보다 높게 설정되며, 제1 직류신호 HV_A에 비해 트랜지스터의 문턱전압의 차이 이상을 가지도록 설정된다. 특히, 상기 제1 직류신호 HV_A는 셀 트랜지스터를 턴온시키고, 읽기 동작 시에 트랜지스터의 패스 전압으로 공급된다. 즉, 셀 트랜지스터의 게이트 전극에 공급되는 패스 전압이 셀 트랜지스터를 턴온시키는 레벨로 설정되도록 한다. 따라서, 상기 제1 직류신호 HV_A는 3.5V 내지 4.5V의 레벨을 가질수 있으며, 제2 직류신호 HV_B는 4.5V 내지 5.5V의 레벨을 가질 수 있다.

제2 레귤레이터(130)는 제3 직류신호 HV_C 및 제4 직류신호 HV_D를 출력한다. 특히, 상기 제4 직류신호 HV_D는 상기 제3 직류신호 HV_C보다 높게 설정되며, 트랜지스터의 문턱전압 이상으로 제3 직류신호 HV_C보다 높은 값을 가지도록 설정된다. 상기 제3 직류신호 HV_C는 셀 트랜지스터의 게이트 전극을 통해 채널 영역에 축적된 전하를 터널링 산화막을 통해 터널링시키기에 적합한 레벨로 설정된다. 예컨대, 상기 제3 직류신호 HV_C는 8.5V 내지 9.5V로 설정될 수 있다. 따라서, 상기 제4 직류신호 HV_D는 9.5V 내지 10.5V로 설정될 수 있다.

제3 레귤레이터(150)는 음의 직류신호 VEEI를 출력한다. 상기 음의 직류신호 VEEI는 셀 트랜지스터의 소거 동작에 필요한 음의 고전압을 형성하는데 사용된다. 예컨대 상기 음의 직류신호 VEEI는 -9.5V 내지 -8.5V의 레벨을 가질 수 있다.

도 3은 상기 도 1에 도시된 셀 게이트 스위치를 도시한 블록도이다.

도 3을 참조하면, 셀 게이트 스위치는 고전압 선택기(210), 고전압 스위 치(230), 음의 고전압 스위치(250) 및 디코더(270)를 가진다.

고전압 선택기(210)는 제1 직류신호 HV_A, 제2 직류신호 HV_B, 제3 직류신호 HV_C 및 제4 직류신호 HV_D를 수신하고, 제1 전압제어신호 IN_A 및 제2 전압제어신호 IN_C를 수신한다. 상기 고전압 선택기(210)는 제1 전압제어신호 IN_A 및 제2 전압제어신호 IN_C의 제어에 따라 선택전압신호 VPPX를 출력한다. 상기 선택전압신호 VPPX는 제1 직류신호 HV_A 및 제3 직류신호 HV_C 중 어느 하나로 설정된다. 즉, 고전압 선택기(210)는 2개의 전압제어신호의 제어에 의해 제1 직류신호 HV_A 및 제3 직류신호 HV_C 중 어느 하나를 선택하게 된다. 선택된 직류신호 VPPX는 고전압 스위치(230)로 입력된다.

상기 고전압 스위치(230)는 제3 전압제어신호 H_pass 및 선택전압신호 VPPX를 수신한다. 상기 고전압 스위치(230)는 제3 전압제어신호 H_pass의 활성화 여부에 따라 선택전압신호 VPPX를 출력하거나, 접지레벨을 출력한다. 예컨대, 제3 전압제어신호 H_pass가 하이레벨인 경우, 스위칭 출력신호 HXT는 선택전압신호 VPPX이고, 제3 전압제어신호 H_pass가 로우레벨인 경우, 스위칭 출력신호 HXT는 접지레벨이 될 수 있다.

음의 고전압 스위치(250)는 음의 직류신호 VEEI 및 음의 전압제어신호 VEEXIN을 수신하고, 음의 스위칭 출력신호 VEEX를 출력한다. 상기 음의 고전압 스위치는 음의 전압제어신호 VEEXIN에 따라 음의 직류신호 VEEI 및 접지레벨 중 어느 하나를 선택한다. 예컨대, 상기 음의 전압제어신호 VEEXIN이 하이 레벨인 경우, 상기 음의 스위칭 출력신호 VEEX는 음의 직류신호 VEEI가 된다. 또한, 상기 음의 전 압제어신호 VEEXIN이 로우 레벨인 경우, 상기 음의 스위칭 출력신호 VEEXIN은 접지 레벨이 된다.

디코더(270)는 고전압 스위치의 출력 HXT, 음의 고전압 스위치의 출력 VEEX 및 디코더 제어신호 GWL을 수신한다. 상기 디코더(270)의 출력은 워드라인신호 WL이 된다. 상기 디코더(270)는 디코더 제어신호 GWL의 제어에 따라 스위칭 출력신호 HXT 및 음의 스위칭 출력신호 VEEX 중 어느 하나를 선택하여 출력한다.

도 4는 상기 도 3에 도시된 고전압 선택기를 도시한 블록도이다.

도 4를 참조하면, 상기 고전압 선택기는 4개의 고전압 스위치(211, 213, 215, 217) 및 2개의 스위칭 트랜지스터들 Q1, Q2로 구성된다. 또한, 상기 도 4에 도시된 고전압 스위치(211, 213, 215, 217)는 상호간에 동일한 구성을 가지며, 다만 입력신호를 달리할 뿐이다. 또한, 상기 도 4에 도시된 고전압 스위치들(211, 213, 215, 217)은 상기 도 3에 도시된 고전압 스위치(230)와 동일한 구성을 가진다.

제1 고전압 스위치(211)에는 제1 직류신호 HV_A 및 제1 전압제어신호 IN_A가 입력된다. 상기 제1 고전압 스위치(211)는 제1 전압제어신호 IN_A의 제어에 따라 제1 직류신호 HV_A 및 접지 레벨 중 어느 하나를 선택하여 제1 스위칭 트랜지스터 Q1로 출력한다.

제2 고전압 스위치(213)에는 제2 직류신호 HV_B 및 제1 전압제어신호 IN_A가 입력된다. 상기 제2 고전압 스위치(213)는 제1 전압제어신호 IN_A의 제어에 따라 제2 직류신호 HV_B 및 접지 레벨 중 어느 하나를 선택하여 제1 스위칭 트랜지스터 Q1의 게이트 단자로 출력한다.

예컨대, 제1 전압제어신호 IN_A가 하이 레벨을 가지는 경우, 제1 고전압 스위치(211)는 제1 직류신호 HV_A를 선택하여 출력하고, 제2 고전압 스위치(213)는 제2 직류신호 HV_B를 선택하여 출력한다. 제2 직류신호 HV_B는 상기 제1 직류신호 HV_A에 비해 트랜지스터의 문턱 전압보다 큰 값을 가지므로, NMOS 트랜지스터인 제1 선택 트랜지스터 Q1은 턴온된다. 따라서, 제1 선택 트랜지스터 Q1을 통해 제1 직류신호 HV_A는 선택전압신호 VPPX로 출력된다.

예컨대, 제1 전압제어신호 IN_A가 로우 레벨을 가지는 경우, 제1 고전압 스위치(211)는 접지 레벨을 선택하여 출력하고, 제2 고전압 스위치(213)도 접지 레벨을 선택하여 출력한다. 따라서, 제1 선택 트랜지스터 Q1은 오프된다.

제3 고전압 스위치(215)에는 제3 직류신호 HV_C 및 제2 전압제어신호 IN_C가 입력된다. 상기 제3 고전압 스위치(215)는 제2 전압제어신호 IN_C의 제어에 따라 제3 직류신호 HV_C 및 접지 레벨 중 어느 하나를 선택하여 출력한다. 상기 제3 고전압 스위치(215)의 출력 신호는 제2 스위칭 트랜지스터 Q2에 입력된다.

제4 고전압 스위치(217)에는 제4 직류신호 HV_D 및 제2 전압제어신호 IN_C가 입력된다. 상기 제4 고전압 스위치(217)는 제2 전압제어신호 IN_C의 제어에 따라 제4 직류신호 HV_D 및 접지 레벨 중 어느 하나를 선택하여 출력한다. 상기 제4 고전압 스위치(217)의 출력 신호는 제2 스위칭 트랜지스터 Q2의 게이트 단자에 입력된다.

예컨대, 제2 전압제어신호 IN_C가 하이 레벨을 가지는 경우, 제3 고전압 스 위치는 제3 직류신호 HV_C를 선택하여 출력하고, 제4 고전압 스위치(217)는 제4 직류신호 HV_D를 선택하여 출력한다. 제4 직류신호 HV_D는 상기 제3 직류신호 HV_C에 비해 트랜지스터의 문턱 전압보다 큰 값을 가지므로, NMOS 트랜지스터인 제2 선택 트랜지스터 Q2는 턴온된다. 따라서, 제2 선택 트랜지스터 Q2을 통해 제3 직류신호 HV_C는 선택전압신호 VPPX로 출력된다.

예컨대, 제2 전압제어신호 IN_B가 로우 레벨을 가지는 경우, 제3 고전압 스위치(215)는 접지 레벨을 선택하여 출력하고, 제4 고전압 스위치(217)도 접지 레벨을 선택하여 출력한다. 따라서, 제2 선택 트랜지스터 Q2는 오프된다.

상기 제1 전압제어신호 IN_A 및 제2 전압제어신호 IN_B는 서로 상보적인 동작을 수행함이 바람직하다. 따라서, 제1 고전압 스위치(211) 및 제2 고전압 스위치(213)의 동작에 의해 제1 선택 트랜지스터 Q1을 통해 제1 직류신호 HV_A가 출력되는 경우, 제3 고전압 스위치(215) 및 제4 고전압 스위치(217)는 접지 레벨을 출력하여 제2 선택 트랜지스터 Q2를 오프시킴이 바람직하다. 따라서, 고전압 선택기의 출력인 선택전압신호 VPPX는 제1 직류신호 HV_A 및 제3 직류신호 HV_C 중 어느 하나를 가진다.

만일, 제1 전압제어신호 IN_A 및 제2 전압제어신호 IN_C가 비활성화되거나, 로우 레벨을 가진다면, 선택전압신호 VPPX는 플로팅 상태가 된다. 이는 제1 선택 트랜지스터 Q1 및 제2 선택 트랜지스터 Q2의 오프 상태에 따른 결과이다.

또한, 상기 도 4에 도시된 고전압 스위치들(211, 213, 215, 217) 각각은 상기 도 3에 도시된 고전압 스위치(230)와 동일한 구성과 기능을 가진다. 예컨대, 제 1 고전압 스위치(211)에서 제1 직류신호 HV_A에 해당하는 단자에는 선택전압신호 VPPX가 인가되고, 제1 전압제어신호 IN_A에 해당하는 단자에는 제3 전압제어신호 H_pass가 인가된다.

도 5는 상기 도 3 및 도 4에 도시된 고전압 스위치를 도시한 회로도이다.

도 5를 참조하면, 입력신호 HV가 인가되고, 제어신호 IN이 인가된다. 상기 입력신호 HV는 상기 도 3의 선택전압신호 VPPX, 상기 도 4의 제1 내지 제4 직류신호 HV_A, HV_B, HV_C, HV_D에 상응한다. 또한, 제어신호 IN은 상기 도 3의 제3 전압제어신호 H_pass, 상기 도 4의 제1 내지 제2 전압제어신호 IN_A, INC에 상응한다.

상기 고전압 스위치는 선택 제어부(220) 및 전압 선택부(222)를 가진다.

선택 제어부(220)는 4개의 트랜지스터들 T1, T2, T3, T4와 인버터로 구성된다. 먼저, 입력신호 IN이 하이 레벨인 경우, 제1 트랜지스터 T1은 온되고, 인버터를 거쳐 제2 트랜지스터 T2는 오프된다. 턴온된 제1 트랜지스터 T1에 의해 제1 노드 N1은 로우 레벨로 설정되고, 제3 트랜지스터 T3은 턴온된다. 따라서 제2 노드 N2에는 입력신호 HV가 나타난다. 제2 노드 N2에 설정된 입력신호 HV에 의해 제4 트랜지스터 T4는 오프 상태가 된다.

로우 레벨을 가지는 제1 노드 N1의 전압은 전압 선택부(222)로 전달된다. 상기 전압 선택부(222)는 인버터의 구성을 하고 있으며, 로우 레벨인 제1 노드 N1의 전압에 의해 제5 트랜지스터 T5는 오프되고, 제6 트랜지스터 T6은 온된다. 따라서, 출력단자 OUT에는 입력신호 HV가 나타난다.

입력 신호 IN이 로우 레벨인 경우, 제1 트랜지스터 T1은 오프되고, 인버터를 거쳐 제2 트랜지스터 T2는 턴온된다. 따라서, 제2 노드 N2에는 로우 레벨이 전압이 인가되며, 제2 노드 N2에 인가된 전압에 의해 제4 트랜지스터 T4는 턴온된다. 턴온된 제4 트랜지스터 T4에 의해 제1 노드 N1에는 입력신호 HV가 인가된다. 또한, 제1 노드 N1의 전압에 의해 제3 트랜지스터 T3은 오프된다. 입력신호 HV가 인가된 제1 노드 N1의 전압에 의해 전압 선택부의 제6 트랜지스터 T6은 오프되고, 제5 트랜지스터 T5는 온된다. 따라서, 접지레벨의 출력이 나타난다.

도 6은 상기 도 3에 도시된 음의 고전압 스위치를 도시한 회로도이다.

도 6을 참조하면, 상기 음의 고전압 스위치는 제어경로 형성부(251), 경로 선택부(253) 및 출력부(255)를 가진다.

제어경로 형성부(251)는 음의 전압제어신호 VEEXIN에 따라 스위칭 동작을 수행하여 양의 전원전압 VDD를 출력한다. 또한, 경로 선택부(253)는 음의 직류신호 VEEI를 수신하고, 스위칭 동작을 통해 음의 직류신호 VEEI를 출력하고, 출력부(255)는 양의 전원전압 VDD와 음의 직류신호 VEEI의 제어에 따라 음의 직류신호 VEEI 또는 접지레벨을 출력한다.

상기 제어경로 형성부(251)는 2개의 인버터와 2개의 PMOS 트랜지스터들 T9, T10으로 구성되고, 경로 선택부(253)는 2개의 NMOS 트랜지스터들 T11, T12로 구성되며, 출력부(255)는 2개의 NMOS 트랜지스터들 T13, T14로 구성된다.

먼저 음의 전압제어신호 VEEXIN이 하이 레벨을 가지는 경우, 첫 번째 인버터를 통과한 제3 노드 N3에는 로우 레벨이 나타나고, 두 번째 인버터를 통과한 제4 노드 N4에는 하이 레벨이 나타난다. 로우 레벨의 제3 노드 N3 전압에 의해 제10 트랜지스터 T10은 턴온되고, 제6 노드 N6에는 하이 레벨이 설정된다. 또한, 하이 레벨의 제4 노드 N4의 전압에 의해 제9 트랜지스터 T9는 오프된다.

결국, 경로 선택부(253)의 제6 노드 N6에는 하이 레벨의 전압이 설정되고, 제11 트랜지스터 T11은 턴온되고, 제5 노드 N5에는 음의 직류신호 VEEI가 나타난다. 따라서, 제12 트랜지스터 T12는 오프된다. 결국, 제어경로 형성부(251)의 동작에 의해 경로 선택부(253)를 구성하는 2개의 트랜지스터들 T9, T10 중 어느 하나만 턴온된다.

또한, 제5 노드 N5가 가지는 음의 직류신호 VEEI 레벨에 의해 제13 트랜지스터 T13은 오프된다. 이는 전술한 바대로 음의 직류신호 VEEI는 -8.5V 내지 -9.5V의 레벨을 가질 수 있기 때문이다. 또한, 하이 레벨의 제6 노드 N6의 전압에 의해 제14 트랜지스터 T14는 턴온되고, 출력신호 VEEX에는 음의 직류신호 VEEI가 나타난다.

만일, 음이 전압제어신호 VEEXIN이 로우 레벨을 가진다면, 제3 노드 N3은 하이 레벨을 가지고, 제4 노드 N4는 로우 레벨을 가진다. 따라서, 제9 트랜지스터 T9는 턴온되고, 제10 트랜지스터 T10은 오프된다. 따라서, 제5 노드 N5에는 하이 레벨의 신호가 설정된다.

하이 레벨을 가지는 제5 노드 N5의 전압에 의해 제12 트랜지스터 T12는 턴온되고, 제6 노드 N6에는 음의 직류신호 VEEI가 나타난다. 결국, 제5 노드 N5는 하이 레벨로 설정되고, 제6 노드 N6은 음의 직류신호 VEEI로 설정된다.

하이 레벨을 가지는 제5 노드 N5에 의해 제13 트랜지스터 T13은 턴온되고, 음의 직류신호 VEEI 레벨을 가지는 제6 노드 N6에 의해 제14 트랜지스터 T14는 오프된다. 따라서, 출력신호 VEEX에는 접지 레벨의 전압이 출력된다.

도 7은 상기 도 3에 도시된 디코더를 도시한 회로도이다.

도 7을 참조하면, 상기 디코더는 인버터의 구성을 가진다. 먼저, 디코더를 구성하는 제15 트랜지스터 T15의 드레인 단자에는 스위칭 출력신호 HXT가 인가되고, 제16 트랜지스터 T16의 소스 단자에는 음의 스위칭 출력신호 VEEX가 인가된다. 상기 스위칭 출력신호 HXT는 상기 도 5에 도시된 고전압 스위치의 출력신호이며, 상기 음의 스위칭 출력신호 VEEX는 상기 도 6에 도시된 음의 고전압 스위치의 출력신호이다.

또한, 2개의 트랜지스터들의 게이트 단자는 공통 연결되고, 디코더 제어신호 GWL이 인가된다.

디코더 제어신호 GWL이 로우 레벨인 경우, 제15 트랜지스터 T15는 턴온되고, 워드라인 신호 WL에는 스위칭 출력신호 HXT가 출력된다. 또한, 디코더 제어신호 GWL이 하이 레벨인 경우, 제16 트랜지스터 T16은 턴온되고, 워드라인 신호 WL에는 음의 스위칭 출력신호 VEEX가 출력된다. 즉, 디코더 제어신호 GWL에 의해 디코더는 스위칭 출력신호 HXT 또는 음의 스위칭 출력신호 VEEX를 선택적으로 출력한다.

도 8은 상기 도 1에 도시된 p-웰 스위치를 도시한 회로도이다.

도 8을 참조하면, p-웰 스위치는 제어신호 생성부(310), 출력신호 생성부(330) 및 전류 싱크부(350)를 가진다. 다만, 필요에 따라 상기 전류 싱크부(350) 는 생략될 수 있다.

상기 제어신호 생성부(310)는 p-웰 제어신호 PW_IN에 따라 제3 직류신호 HV_C를 선택적으로 출력하고, 출력신호 생성부(330)는 p-웰 제어신호 PW_IN 및 제3 직류신호 HV_C에 따라 제3 직류신호 HV_C를 선택한다. 또한, 전류 싱크부(350)는 출력신호 생성부(330)의 출력단에 연결되고 출력신호를 접지 레벨로 강제시킨다.

제어신호 생성부(310)에는 제3 직류신호 HV_C 및 p-웰 제어신호 PW_IN이 인가되고, 2개의 인버터와 4개의 트랜지스터들 T15, T16, T17, T18로 구성된다. 다만, p-웰 제어신호 PW_IN과 제7노드 N7 사이의 인버터는 생략될 수 있다.

출력신호 생성부(330)는 2개의 트랜지스터들 T19, T20을 가지며, 제9 노드 N9에서 생성된 신호 및 제7 노드 N7에서 생성된 신호에 따라 2개의 트랜지스터들 T19, T20은 상보적인 동작을 수행한다. 따라서, 출력신호인 p-웰 신호 Pwell은 접지레벨 또는 제3 직류신호 HV_C의 값을 가진다.

전류 싱크부(350)는 출력단에 설정된 전압을 강제로 접지레벨로 설정하기 위해 사용된다. 이는 특별한 경우에 p-웰 스위치의 동작을 중지시키고, p-웰 신호 Pwell을 접지레벨로 강제로 설정하기 위한 것이다. 이외에도 출력신호가 제3 직류신호 HV_C로부터 접지레벨로 전환되는 경우에 빠른 동작시간을 확보하기 위해 사용될 수 있다.

먼저, p-웰 제어신호 PW_IN이 하이 레벨인 경우, 제7 노드 N7은 로우 레벨이 된다. 따라서, 제15 트랜지스터 T15는 오프되고, 인버터를 통과한 제16 트랜지스터 T16은 턴온된다. 따라서, 제9 노드 N9는 로우 레벨로 설정된다. 로우 레벨의 제9 노드 N9에 의해 제18 트랜지스터 T18은 턴온되고, 제8 노드 N8은 제3 직류신호 HV_C로 설정된다. 따라서, 제17 트랜지스터 T17은 오프된다.

이어서, 로우 레벨의 제9 노드 N9의 전압에 의해 제19 트랜지스터 T19는 턴온되며, 로우 레벨의 제7 노드 N7의 전압에 의해 제20 트랜지스터 T20은 오프된다. 따라서, 제10 노드 N10에는 제3 직류신호 HV_C가 나타난다. 즉, p-웰 신호 Pwell은 제3 직류신호 HV_C가 된다. 이때, 전류 싱크부는 오프됨이 바람직하다. 따라서, 제21 트랜지스터 T21을 제어하는 싱크제어신호 SINK_IN은 로우 레벨로 설정된다.

만일, p-웰 제어신호 PW_IN이 로우 레벨인 경우, 제7 노드 N7은 하이 레벨로 설정되고, 제15 트랜지스터 T15는 턴온된다. 인버터를 통과한 제16 트랜지스터 T16은 턴오프된다. 턴온된 제15 트랜지스터 T15에 의해 제8 노드 N8은 로우 레벨로 설정되고, 제17 트랜지스터 T17은 턴온된다. 턴온된 제17 트랜지스터 T17에 의해 제9 노드 N9에는 제3 직류신호 HV_C가 나타나고, 이를 통해 제18 트랜지스터 T18은 오프된다.

제9 노드 N9의 레벨은 제3 직류신호 HV_C이므로 제19 트랜지스터 N19는 오프되고, 하이 레벨인 제7 노드 N7의 전압에 의해 제20 트랜지스터 T20은 턴온된다. 따라서, 제10 노드 N10에는 접지 레벨이 나타난다. 이때, 출력단인 제10 노드 N10에서의 빠른 접지 레벨로의 전환을 위해 전류 싱크부는 활성화되어 제9 노드 N9에 축적된 전하를 접지로 빠르게 이동시킬 필요가 있다. 따라서, 제21 트랜지스터 T21을 제어하는 싱크제어신호 SINK_IN은 하이 레벨로 설정됨이 바람직하다.

상술한 본 발명에 따라 구비되는 바이어스 회로는 워드라인 및 p-웰에 소정 의 전압을 공급한다. 워드라인에는 프로그램 동작에 필요한 고전압 및 읽기 동작에 필요한 패스 전압을 공급할 수 있다. 또한, 소거 동작을 위한 음의 고전압을 워드라인에 제공할 수 있다. 이외에 p-웰에 양의 고전압을 공급하여, 전하를 축적할 수 있으며, 프로그램 및 소거 동작시에 필요한 접지 전압을 공급할 수 있다.

도 7은 상기 도 3에 도시된 디코더를 도시한 회로도이다.

Claims

기준 전압과 발진신호에 따라 양의 직류신호들 및 음의 직류신호를 형성하기 위한 DC-DC 변환기;

상기 DC-DC 변환기에 연결되고, 상기 양의 직류신호들 및 음의 직류신호 중 어느 하나를 선택하여 셀 트랜지스터를 제어하는 워드라인신호로 출력하기 위한 셀 게이트 스위치; 및

p-웰 제어신호에 따라 상기 양의 직류신호들 중 특정의 신호를 수신하고 선택하여 상기 셀 트랜지스터 하부의 p-웰에 공급되는 p-웰 신호를 생성하기 위한 p-웰 스위치를 포함하는 플래시 메모리의 바이어스 회로.
제1항에 있어서, 상기 DC-DC 변환기는,

상기 기준 전압과 상기 발진신호를 수신하고, 셀 트랜지스터의 패스전압 레벨을 가지는 제1 직류신호 및 상기 제1 직류신호에 비해 트랜지스터의 문턱전압 이상의 큰 값을 가지는 제2 직류신호를 생성하기 위한 제1 레귤레이터;

상기 기준 전압과 상기 발진신호를 수신하고, 셀 트랜지스터의 공핍 영역 주변에 형성된 전하를 전하 저장층으로 터널링시키는 제어 게이트 전압 레벨을 가지는 제3 직류신호 및 상기 제3 직류신호에 비해 트랜지스터의 문턱전압 이상의 큰 값을 가지는 제4 직류신호를 생성하기 위한 제2 레귤레이터; 및

상기 기준 전압과 상기 발진신호를 수신하고, 상기 전하 저장층에 저장된 전 하를 채널 영역으로 이동시키는 제어 게이트 전압 레벨을 가지는 음의 직류신호를 생성하기 위한 제3 레귤레이터를 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제2항에 있어서, 상기 셀 게이트 스위치는 상기 제1 직류신호 또는 상기 제3 직류신호를 선택하기 위한 고전압 선택기;

상기 고전압 선택기의 출력을 수신하고, 수신된 고전압 선택기 또는 접지 레벨을 결정하기 위한 고전압 스위치;

상기 음의 직류신호를 수신하고, 수신된 상기 음의 직류신호 또는 접지 레벨을 결정하기 위한 음의 고전압 스위치; 및

디코더 제어신호에 따라 상기 고전압 스위치의 출력 및 상기 음의 고전압 스위치의 출력 중 어느 하나를 선택하여 상기 워드라인신호로 결정하기 위한 디코더를 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제3항에 있어서, 상기 고전압 선택기는,

상기 제1 직류신호를 수신하고, 제1 전압제어신호의 제어에 따라 상기 제1 직류신호 또는 접지레벨을 선택하기 위한 제1 고전압 스위치;

상기 제2 직류신호를 수신하고, 상기 제1 전압제어신호의 제어에 따라 상기 제2 직류신호 또는 접지레벨을 선택하기 위한 제2 고전압 스위치;

상기 제3 직류신호를 수신하고, 상기 제1 전압제어신호와 상보적인 동작을 수행하는 제2 전압제어신호의 제어에 따라 상기 제3 직류신호 또는 접지레벨을 선택하기 위한 제3 고전압 스위치;

상기 제4 직류신호를 수신하고, 상기 제2 전압제어신호의 제어에 따라 상기 제4 직류신호 또는 접지레벨을 선택하기 위한 제4 고전압 스위치;

상기 제2 고전압 스위치의 출력신호에 따라 온/오프 동작을 수행하여 상기 제1 고전압 스위치에서 선택된 상기 제1 직류신호를 전달하기 위한 제1 스위칭 트랜지스터; 및

상기 제4 고전압 스위치의 출력신호에 따라 온/오프 동작을 수행하여 상기 제3 고전압 스위치에서 선택된 상기 제3 직류신호를 전달하기 위한 제2 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제4항에 있어서, 상기 제1 스위칭 트랜지스터 및 상기 제2 스위칭 트랜지스터는 상호 상보적으로 온/오프 동작을 수행하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제3항 또는 제4항에 있어서, 상기 고전압 스위치 또는 상기 제1 내지 제4 고전압 스위치는,

제어신호에 따라 선택적으로 직류신호 또는 접지레벨을 설정하기 위한 선택 제어부; 및

상기 선택 제어부의 직류신호 또는 접지레벨을 수신하고, 상기 직류신호 또 는 접지레벨을 선택하기 위한 전압 선택부를 포함하고, 상기 선택 제어부의 출력은 상기 전압 선택부의 출력과 상보적인 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제3항에 있어서, 상기 음의 고전압 스위치는,

음의 전압제어신호에 따른 스위칭 동작을 통해 양의 전원전압을 출력하기 위한 제어경로 형성부;

상기 음의 직류신호를 수신하고 스위칭 동작을 통해 상기 음의 직류신호를 출력하기 위한 경로 선택부; 및

상기 양의 전원 전압과 상기 음의 직류신호의 제어에 따라 상기 음의 직류신호 또는 접지레벨을 출력하기 위한 출력부를 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제2항에 있어서, 상기 p-웰 스위치는,

p-웰 제어신호에 따라 상기 제3 직류신호를 선택적으로 출력하기 위한 제어신호 생성부;

상기 p-웰 제어신호 및 상기 제3 직류신호의 제어에 따른 스위칭 동작을 통해 상기 제3 직류신호를 선택적으로 생성하기 위한 출력신호 생성부를 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제8항에 있어서, 상기 p-웰 스위치는, 상기 출력신호 생성부의 출력단에 연결되고, 접지 레벨로 출력단을 강제시키는 전류 싱크부를 더 포함하는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.
제9항에 있어서, 상기 전류 싱크부는 상기 출력신호 생성부가 접지 레벨을 출력하고자 할 경우, 활성화되는 것을 특징으로 하는 플래시 메모리의 바이어스 회로.