KR101582364B1 - 수동 전기소자 및 수동 전기소자의 제조방법 - Google Patents

수동 전기소자 및 수동 전기소자의 제조방법 Download PDF

Info

Publication number
KR101582364B1
KR101582364B1 KR1020117018707A KR20117018707A KR101582364B1 KR 101582364 B1 KR101582364 B1 KR 101582364B1 KR 1020117018707 A KR1020117018707 A KR 1020117018707A KR 20117018707 A KR20117018707 A KR 20117018707A KR 101582364 B1 KR101582364 B1 KR 101582364B1
Authority
KR
South Korea
Prior art keywords
layer
conductor
polymer
softening point
thin film
Prior art date
Application number
KR1020117018707A
Other languages
English (en)
Other versions
KR20110116162A (ko
Inventor
프라나베스 프라마닉
유지 가게야마
후지오 구와코
황진형
Original Assignee
오우크-미츠이 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우크-미츠이 테크놀로지스 엘엘씨 filed Critical 오우크-미츠이 테크놀로지스 엘엘씨
Publication of KR20110116162A publication Critical patent/KR20110116162A/ko
Application granted granted Critical
Publication of KR101582364B1 publication Critical patent/KR101582364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/203—Fibrous material or synthetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

커페시터(capacitor) 같은 박막 라미네이트 수동 전기소자(40,70,90,100) 및 박막 라미네이트 수동 전기소자의 제조방법이 제공된다. 상기 수동 전기소자(40,70,90,100)는 제1 온도보다 높은 연화점을 갖는 제1 물질의 제1 층(36) 및 상기 제1 온도보다 낮은 연화점을 갖는 제2 물질의 제1 층(38)을 갖는 절연체에 의해 분리된 2개의 도체(32,34), 예를 들어, 구리 호일 도체를 포함한다. 상기 제1 온도는 섭씨 150도 이상 또는 그보다 높을 수 있다. 더욱 높은 연화점 물질을 갖는 제1 층(36)을 제공함으로써, 제조 공정에 의해 촉진될 수 있는, 도체들(32,34)을 가로 지르는 쇼트가 억제된다. 수동 전기소자의 제조방법 또한 개시되어 있다.

Description

수동 전기소자 및 수동 전기소자의 제조방법{PASSIVE ELECTRICAL DEVICES AND METHODS OF FABRICATING PASSIVE ELECTRICAL DEVICES}
본 발명은 커페시터(capacitor) 같은 박막 라미네이트 수동 전기소자 및 박막 라미네이트 수동 전기소자의 제조방법에 관한 것이다. 더욱 구체적으로, 본 발명은 마주보는 도체들 사이에 제조 공정에 따른 도체 사이의 누전을 최소화하거나 억제하는 비교적 견고한 유전물질을 갖는 박막 라미네이트 수동 전기소자에 관한 것이다.
인쇄 회로 기판(PCB) 산업은 기판상의 면적을 감축하고 전자소자의 성능 및 기능을 향상시키는 박막 동박 라미네이트에 대한 막대한 수요를 가진다. PCB에서의 커페시터 같은 박막 라미네이트의 사용은 PCB의 면적을 감축시켜 소자의 크기를 더욱 소형화할 뿐만 아니라, 또한 최종 제품의 전기적 성능을 향상시킬 수 있다. 예를 들어, 전기적 성능의 향상은 장치들을 디커플링(decoupling)하고 전기적 노이즈 특성을 저하시키는 것을 포함할 수 있다. 당해 기술분야에서의 과제는 다른 목적한 전기적, 기계적, 그리고 열적 특성뿐만 아니라 높은 전기적 볼테이지(voltage) 저항 및 쇼트(short) 저항력을 갖는 고도 박막 라미네이트 소자를 제조하는 것이다. 본 발명의 양태들은 개선된 전기적, 기계적, 그리고 열적 특성을 갖는 합성 폴리머 층 구조를 갖는 PCB용 박막 라미네이트를 제공함으로써 이러한 수요를 만족시킬 수 있다.
종래 기술의 단점들은 도 1 내지 4에 의해 설명될 수 있다. 도 1은 종래 기술에 따른 수동 전기소자, 예를 들어, 정전용량 라미네이트에서 발견되는 구성들의 분해도이다. 도 1에 나타난 바와 같이, 전형적인 수동소자는 2개의 도전성 호일, 전형적으로, 절연물질(16), 예를 들어, 에폭시 폴리머 같은 폴리머의 박층에 의해 분리되는 구리 기판들(12,14)을 포함할 수 있다. 도 2는 압력 및 온도 하에서 절연물질(16)과 호일들(12,14)의 전형적인 적층으로 적층된 수동 전기소자(18)를 제조하는 것을 도시한다.
그러나, 적층된 호일(12,14) 사이의 계면 및 도 2에 도시된 세부그림(3)을 나타내는 것으로서 도 3에 도시된 절연(16)의 근접 조사는 상기 종래 기술에 있어서 적층물 및 적층 공정의 공지된 단점들을 설명한다. 도 3에 도시된 바와 같이, 전도성 호일의 표면상에서의 돌기 또는 피크(20)의 존재 또는 본질적인 불균등으로 인해, 절연물질(16)의 존재에도 불구하고, 호일(12,14) 사이의 목적 한 분리는 A 지점에서 확인되는 접촉 피크들에 의해 나타난 바와 같이 훼손될 수 있다. 호일(12,14) 사이의 상기 손상되거나 존재하지 않는 분리는 그의 목적한 기능을 제공하는 수동소자, 예를 들어, 커페시터의 불량에 의한 증거인 호일(12,14) 사이의 전기적 쇼트의 원인일 수 있다. 따라서, 당해 기술분야에서 호일(12,14) 사이의 접촉을 최소화하거나 제거하기 위한 많은 시도들이 있어왔다.
종래 기술에서 택해진 하나의 방향은 가능한 한 잠재적 쇼트를 제공할 수 있는 돌기(20)의 수를 최소화하기 위해 호일(12,14)에 부드러운 표면을 제공하는 것이다. 예를 들어, 쓰리엠 이노베이티브 프로퍼티스 컴퍼니(3M Innovative Properties Company)에 양도된 미국 특허 제6,274,224호에 개시된 적층체는 전도성 호일 상의 표면 마감을 300 나노미터(nm) 및 그 이하로 제공한다. 이러한 이슈를 다루는 성공적인 시도에서, 미쯔이 마이닝 앤 스멜팅 주식회사(Mitsui Mining & Smelting Co., Ltd.)의 미국 특허 제6,693,793호의 발명자들은 쇼트에 의한 불량 가능성을 최소화하거나 억제하는 중간 필름을 소개했다.
종래 기술의 적층물 및 적층 방법의 또 다른 단점은 적층 공정에서의 이물질 또는 잔해의 존재로 인한 손상에 대한 민감성일 수 있다. 극도로 청결한 환경하에서, 예를 들어, 청정실에서 전형적으로 수행됐음에도 불구하고, 미세한 오염물질 또는 잔해의 존재는 수동 전기소자의 작동을 방해할 수 있다. 상기 단점의 예는 도 4에 도시되어 있다.
도 4는 종래 기술에 따른 전도성 호일(22,24) 사이의 계면 및 절연층(26)의 세부그림의 도면이다. 이물체 또는 잔해(28)에 의해 도시적으로 나타난 바와 같이, 적층 도중에, 즉 이 경우 화살표(30)에 의해 표시된 바와 같은 온도 및 압력 하에서, 이물체(28)의 존재는 호일(22,24) 중 하나 또는 양쪽의 불균등한 국소 압축 및 국소 변형을 유발할 수 있다. 전형적으로, 절연층(26)은 국소 압력 구배의 작용하에서 적층이 수행되는 승온, 즉 섭씨 150도 이상의 온도로 인해 점도 감축을 경험하기 때문에, 절연층(26)은 이물체(28)의 존재에 의해 유발되는 불균등한 압력 및 변형으로 인해 국소 지역으로부터 유출될 수 있다. 결과적으로, 도 4의 B 지점에서 확인되는 접촉 피크에 의해 나타난 바와 같이, 호일(22,24) 사이의 목적한 공간의 목적하지 않은 감축 또는 제거를 유발할 수 있는 국소 변형에 대하여 상기 호일들의 저항이 거의 없거나 없을 수 있다. 다시, 호일(22,24) 사이의 감축되거나 존재하지 않는 분리는 수동소자의 불량에 의한 증거로서 호일(22,24) 사이의 전기적 쇼트의 또 다른 원인일 수 있다. 아래 설명으로부터 명백할 것처럼, 본 발명의 양태들은 또한 종래 기술의 이러한 단점을 다룬다.
본 발명의 양태들의 요약
본 발명의 양태들에 따르면, 종래 기술의 단점들을 극복하는 수동 전기소자, 예를 들어, 커페시터 및 수동 전기소자를 제조하는 방법이 제공된다. 본 발명의 양태에 따르면, 전형적인 제조, 예를 들어, 적층, 공정에 특화된 열과 압력에 노출시 국소 압력 구배의 작용하에서 누출되기 쉽지 않은 절연 물질을 제공하면서 호일 사이의 접속에 대한 장벽을 제공하는 절연물질의 층이 도전성 호일 사이에 도입되는 수동 전지소자 및 소동 전기소자의 제조방법이 제공된다.
본 발명의 양태들은 예를 들어 커페시터로서 인쇄 회로 기판(PCB) 위에 설치되거나 내장될 수 있는 수동 전기소자용으로 사용될 수 있는 라미네이트 구조물을 제공하다. 본 발명의 양태들은 라미네이트 및 유전물질 층의 양면 위에 설치되는 2개의 구리 호일을 포함하는 적어도 3층 구조를 갖는 라미네이트를 제조하는 방법을 포함한다. 아래 더욱 완전히 논의될 것과 같이, 상기 라미네이트를 제조하는 하나의 방법은 절연체로서 작용하는 폴리머 재료의 양면 위에 구리 호일을 결합하는 것에 의한다. 상기 라미네이트 특성(즉, 전기적, 기계적, 및 열적 특성)은 전형적으로 라미네이트 공정, 상기 폴리머 또는 폴리머 층들, 및 상기 구리 호일의 특징에 의존할 수 있다. 본 발명의 양태들은 쇼트를 최소화하거나 억제하고/하거나 인쇄 회로 기판에서 사용하기 위한 낮은 전기적 볼테이지 저항을 갖는 수동 전기소자 라미네이트를 제조하는 과제를 다룬다. 본 발명의 양태들은 목적한 특성 및 전기적 성능, 예를 들어, 다른 개선된 특성들 중에서 쇼트에 대한 저항력 및 높은 전기적 볼테이지 저항을 제공하는 하나 이상의 독특한 복합-폴리머 층 구조를 사용한다.
본 발명의 하나의 양태는 제1 도체, 제1 도체에 인접하고 제1 온도보다 높은 연화점을 갖는 제1 물질의 제1 층, 제1 물질의 제1 층에 인접하고 제1 온도보다 낮은 연화점을 갖는 제2 물질의 제1 층, 및 제2 물질의 제1 층에 인접한 제2 도체를 갖는 수동 전기소자이다. 하나의 양태에서, 수동 전기소자는 박막 라미네이트 전기소자를 포함한다. 또 다른 양태에서, 제1 온도는, 예를 들어, 아래 논의될 것과 같이, 제조 공정의 온도에 따라, 섭씨 150도, 또는 섭씨 175도, 또는 섭씨 200도, 또는 심지어 섭씨 300도일 수 있다. 예를 들어, 제1 온도는 적층 온도, 즉 적층이 수행되는 온도일 수 있다. 제1 물질 및 제2 물질은 단량체, 올리고머, 또는 폴리머, 또는 이들의 혼합물, 예를 들어, 열가소성 폴리머 또는 열경화성 폴리머일 수 있다.
본 발명의 또 다른 양태는 제1 온도보다 높은 연화점을 갖는 제1 물질의 제1 층을 제1 도체에 도포하고, 제1 온도보다 낮은 연화점을 갖는 제2 물질의 제1 층을 제1 물질의 제1 층에 도포하고, 제1 온도보다 낮은 온도에서 제2 물질의 제1 층에 제2 도체를 적층하는 것을 포함하는 수동 전기소자의 제조방법이다. 다시, 하나의 양태에서, 제1 온도는 섭씨 150도 이상일 수 있다.
본 발명의 추가의 양태는 제1 구리 호일 도체, 제1 구리 호일 도체에 결합되고 섭씨 150도보다 높은 연화 갖는 제1 폴리머의 제1 층, 제1 폴리머의 제1 층에 결합되고 섭씨 150도보다 낮은 연화점을 갖는 제2 폴리머의 제1 층, 및 제2 물질의 제1 층에 결합된 제2 구리 호일 도체를 포함하며, 약 50pF/cm2 이상의 정전용량 밀도 및 약 200kV/mm 이상의 절연 강도(dielectric strength)를 포함하는 박막 라미네이트 정전용량 소자이다. 하나의 양태에서, 제1 폴리머는 폴리아미드일 수 있다. 또 다른 양태에서, 제2 폴리머는 에폭시일 수 있다.
본 발명의 추가의 양태는 위에 기술된 하나 이상의 수동 전기소자를 갖는 인쇄 회로 기판 또는 전기장치이다.
본 발명의 추가의 양태뿐만 아니라 상기 양태의 세부사항은 아래 도면 및 수반하는 특허청구범위의 검토시 더욱더 명백해 질 것이다.
본 발명으로 간주되는 대상은 명세서 말단의 특허청구범위에서 구체적으로 지시되고 명백히 청구된다. 본 발명의 개요 및 다른 대상, 특징 및 장점은 아래에서 설명되고 수반되는 도면과 함께 기재되는 본 발명의 양태들의 아래 상세한 설명으로부터 용이하게 이해될 것이다.
도 1은 종래 기술에 따른 수동 전기소자에서 발견되는 구성들의 분해도이다.
도 2는 종래 기술에 따른 압력 및 온도하에서의 호일과 절연 물질의 전형적인 적층의 도면이다.
도 3은 도 2에 나타나는 상세 부분(3)에 의해 확인되는 것으로서 도 2에 나타나는 라미네이트의 부분 상세도이다.
도 4는 종래 기술에 따른 적층 동안 이물체가 존재하는 경우 전도성 호일 사이의 계면 및 절연층의 상세도이다.
도 5는 본 발명의 하나의 양태에 따른 수동 전기소자의 구성들의 확대도이다.
도 6, 7, 8 및 9는 본 발명의 하나의 양태에 따른 수동 전기소자를 제조하는 공정에서의 단계들의 도면이다.
도 10은 도 9에 나타난 상세 부분(10)에 의해 확인되는 것으로서 도 9에 나타나는 라미네이트의 부분 상세도이다.
도 11은 본 발명의 양태에 따른 수동 전기소자의 제조 공정의 계통도이다.
도 12는 본 발명의 양태에 따른 수동 전기소자의 또 다른 제조 공정의 계통도이다.
도 13은 본 발명의 양태에 따른 수동 전기소자의 또 다른 제조 공정의 계통도이다.
도 14는 본 발명의 하나의 양태에 따른 라미네이트 구조물 단면의 현미경 사진이다.
도 15는 종래 기술에 따른 라미네이트 구조물 단면의 현미경 사진이다.
도 16은 도 14에 나타난 라미네이트 구조물 세부의 SEM 사진이다.
도 17은 도 15에 나타난 라미네이트 구조물 세부의 SEM 사진이다.
본 발명의 양태의 상세한 설명
본 발명의 양태의 세부내용 및 범위는 첨부된 도면과 그에 따른 상세한 설명의 검토시 가장 잘 이해될 수 있다. 도 5는 본 발명의 하나의 양태에 따른 수동 전기소자의 구성들의 확대도이다. 도 5에 나타난 바와 같이, 본 발명의 하나의 양태는 절연 또는 유전물질(36)의 제1 층 및 절연 또는 유전물질(38)의 제2 층에 의해 분리되는 2개의 전도성 기판, 호일, 또는 단순히 도체, 전형적으로, 구리 호일(32,34)을 포함한다. 상기 전도성 기판, 호일, 또는 도체(32,34)는 임의의 전기 전도성 물질을 포함할 수 있지만, 전형적으로 전기 전도성 금속, 예를 들어, 구리, 니켈, 알루미늄, 아연, 황동, 철, 스테인레스 스틸, 금, 은, 티타늄 또는 이들의 조합, 또는 임의의 다른 전기 전도성 금속으로부터 제조될 수 있다. 본 발명의 양태들에 따라, 상기 기판, 호일, 또는 도체(34,36)는 전형적으로 약 3 마이크론(μm) 내지 약 200μm 범위의 두께, 예를 들어, 약 3μm 내지 약 70μm의 두께를 가질 수 있고, 약 0.5μm 내지 약 5μm의 표면 조도(RZ)를 가질 수 있다.
하나의 양태에서, 도체(32,34)는 구리 호일, 예를 들어, 압연 호일 또는 전착된 호일이다. 구리 호일 도체(32,34)는 용액으로부터, 예를 들어, 당해 기술분야에 널리 알려진 바와 같이 상기 용액에 침지된 회전 금속 드럼 위로 구리를 전기증착함으로써 제조될 수 있다. 전형적으로, 상기 드럼에 인접한 상기 호일의 면(즉, "드럼면")은 부드럽고 반짝이는 면인 반면, 다른 면("매트면")은 상대적으로 거칠고 반짝이지 않는 표면을 갖는다.
하나의 양태에서, 도체(32,34)의 표면은, 예를 들어, 상기 표면 위 또는 내에 금속 또는 금속 합금의 미세결절을 침전시키는 마이크로 에칭 또는 전해질 처리에 의해 인접한 층들에 대한 접착을 강화하기 위해 개질될 수 있다. 이러한 결절들은 바람직하게는 여기서 그 개시내용이 참조로써 인용되는 미국 특허 제5,679,230호에 기술된 바와 같이 상기 인접한 폴리머에 대한 접착을 강화하는 구리 또는 구리 합금일 수 있다. 도체(32 및/또는 34)의 표면은 아미노 실란 또는 에폭시 실란 결합제, 또는 유사한 결합제로 처리될 수 있다.
본 발명의 양태에 따르면, 절연물질의 제1 층(36)은 적어도 도체(34)에 결합할 수 있고 높은 열변형 저항, 즉 변형, 이동, 또는 유동에 대한 저항을 갖는 절연물질을 포함한다. 예를 들어, 제1 층(36)은 제조 동안, 예를 들어, 적층 공정 동안 전형적으로 경험되는 온도 및 압력하에서, 예를 들어, 섭씨 150도 이상 및 센티미터 단위면적 당 3.5 킬로그람(kg/cm2)(즉, 인치 단위면적 당 약 50 파운드(psi)) 이상 하에서 강성 및 치수 안정성을 갖는 물질일 수 있다. 예를 들어, 제1 층(36)은 제조 동안, 예를 들어, 적층 동안 경험되는 온도보다 높은 "연화점", 예를 드러, 섭씨 약 150도의 연화점을 갖는 물질일 수 있다. 당해 기술분야에서 공지된 바와 같이, 물질의 "연화점"은 물질, 예를 들어, 폴리머가 전형적으로 연화되기 시작하는 섭씨 온도이다. 하나의 양태에 따라, 층(36)의 상기 물질의 연화점은 처리 전, 예를 들어, 적층 동안의 가열 전의 연화점을 포함할 수 있고, 여기서, 연화점은 처리에 따라 달라질 수 있다. 또 다른 양태에서, 층(36)의 상기 물질의 연화점은 처리 전, 예를 들어, 적층 동안의 가열 전의 연화점을 포함할 있고, 여기서, 연화점은 처리 후와 실질적으로 동일할 수 있다. ASTM D 1525 또는 ISO 306에 기재된 바와 같이 결정되는 비캇(Vicat) 연화점 또는 1.82 메가파스칼(MPa)의 적용 압력에서 열변형 온도(HDT)를 측정하는 ASTM D 648에 의해 정의되는 HDT를 포함하는, 폴리머들의 연화점을 측정하기 위한 몇몇 산업 기준들이 존재한다. 본 발명의 하나의 양태에서, 층(36)의 상기 물질은 섭씨 150도 이상의 연화점을 가질 수 있지만, 또한 예를 들어, 제조 동안, 예를 들어, 적층 동안 층(36)이 노출되는 온도에 따라 섭씨 175도 이상, 또는 섭씨 200도 이상, 또는 심지어 섭씨 300도 이상일 수 있다. 예를 들어, 적층 온도는 섭씨 약 210, 220, 230, 또는 250도일 수 있다. 제1 층(36)의 두께는, 적어도 부분적으로 경화된 경우, 약 1.5μm 내지 약 25μm의 범위일 수 있다.
"연화점"은 "유리 전이 온도"와 혼동되어서는 안된다. 당해 기술분야에서 공지된 바와 같이, 유리 전이 온도(Tg)는 폴리머 같은 무정형 고체가 냉각시 취화되기 시작하는 온도이다. 전형적으로, 연화점(Ts)은 폴리머의 Tg 보다 크고 융점(Tm) 보다 작으며, 온도의 범위를 포함할 수 있다. 당해 기술분야에서 공지된 바와 같이, 폴리머의 온도가 증가함에 따라, Tg에서 분자 진동이 시작되지만, 상기 폴리머는 전형적으로 연화되거나 유동하지 않는다. 그러나, Ts에서, 폴리머 분자들은 폴리머의 연화 및 유동을 허용하면서 분리하기 시작한다.
본 발명의 양태에 따르면, 제1 층(36)은 고-온도-저항 열가소성 폴리머, 고-온도-저항 열경화성 폴리머, 고-온도-저항 열가소성 및 고-온도-저항 열경화성 폴리머의 배합일 수 있다. 즉, 층(36)은 적층 공정 동안에 전형적으로 경험되는 압력 및 열 하에서 우수한 변형 저항을 갖는 하나 이상의 폴리머일 수 있다. 예를 들어, 본 발명의 양태에 따라, 제1 층(36)은 폴리아미드, 폴리아미드-이미드, 폴리이미드, 폴리에테르 설폰, 폴리아릴 설폰, 폴리페닐렌 설파이드, 폴리에테르에테르케톤, 폴리페닐렌설파이드, 폴리페닐렌옥사이드, 폴리비스말레이미드, 에폭시, 폴리에스테르, 폴리우레탄, 이들의 혼합물, 또는 이들의 등가물을 포함하는 열가소성 또는 열경화성 폴리머 등급으로부터 선택될 수 있다.
도 5에서 제2 층(38)은 적어도 제1 층(36)에 어느 정도 결합할 수 있는 물질일 수 있지만, 또한 도체(32,34)에 결합할 수 있다. 하나의 양태에서, 제2 층(38)은 제2 물질, 예를 들어, 폴리머, 예를 들어, 제1 층(36)의 폴리머와 상이한 폴리머의 제1 층을 포함할 수 있다. 본 발명의 양태에 따르면, 본원에서 사용된 바와 같이, "결합할 수 있는"이란 표현은, 예를 들어 적층 온도 및 압력에서, 인접한 물질과 반응 또는 가교하여, 이로써 결합, 예를 들어, 기계적 결합, 화학적 결합, 또는 이들의 조합이 상기 물질, 예를 들어, 제2 층(28)과 그의 인접한 층 또는 층들, 예를 들어, 제1 층(36) 및 도체(34) 사이에 제공됨을 의미한다. 아래 논의될 바와 같이, 층(38)은 또한 층(36)의 물질과 실질적으로 동일한 제2 물질에 결합할 수 있다. 층(38)의 두께는, 적어도 부분적으로 경화된 경우, 약 0.5μm 내지 약 25μm의 범위일 수 있다. 본 발명의 양태에 따르면, 층(38)은 하나 이상의 열경화성 폴리머, 또는 적어도 제1 층(36) 및 도체(34)와 결합할 수 있는 하나 이상의 열가소성 및 하나 이상의 열경화성 폴리머의 혼합물일 수 있다. 예를 들어, 제2 층(38)의 상기 물질은 다음 에폭시, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르설폰, 폴리에스테르, 폴리비스말레이미드, 알키드, 폴리우레탄, 비스말레이미드 트리아진 및 이들의 혼합물을 포함하는 폴리머의 그룹으로부터 선택될 수 있다.
본 발명의 하나의 양태에서, 층(38)의 상기 물질은 적층 온도 및 압력하에서 변형될 수 있다. 예를 들어, 본 발명의 하나의 양태에 따르면, 제1 층(36)의 상기 물질과 달리, 층(38)의 상기 물질은 높은 열변형 저항을 갖지 않는 물질을 포함할 수 있다. 예를 들어, 층(38)의 상기 물질은 제조 동안, 예를 들어, 적층 동안에 전형적으로 경험되는 온도 및 압력하에서, 예를 들어, 섭씨 150도 이상 및 3.5 kg/cm2(즉, 약 50 psi) 이상 하에서, 변형 또는 유동에 대한 저항을 갖지 못할 수 있다. 하나의 양태에서, 제2 층(38)의 상기 물질은, 위에서 언급된 산업 기준들에 의해 정의된 바와 같이, 제1 층(36)의 상기 물질의 연화점보다 낮은 연화점을 가질 수 있다. 예를 들어, 제2 층(38)의 상기 물질의 연화점은 제1 층(36)의 상기 물질의 연화점보다 5 퍼센트 이상 낮거나, 또는 제1 층(36)의 상기 물질의 연화점보다 10 퍼센트 이상, 또는 심지어 20 퍼센트 이상 낮을 수 있다. 예를 들어, 제2 층(38)의 상기 물질은, 위에서 언급된 산업 기준들에 의해 정의된 바와 같이, 섭씨 약 150도, 또는 섭씨 약 120도, 또는 심지어 섭씨 약 100도보다 낮은 연화점을 갖는 물질일 수 있다.
제1 층(36) 및 제2 층(38)은 첨가제 또는 충전제, 즉 층(36) 및/또는 층(38)의 전기적 및/또는 기계적 특성 또는 수동 전기소자의 전기적 및/또는 기계적 특성을 어느 정도 강화하는 물질을 포함하거나 포함하지 않을 수 있다. 상기 충전제 물질은 유기 또는 무기 충전제 물질, 또는 이들의 혼합물을 포함할 수 있다. 상기 충전제 물질은 절연 입자들, 반도체 입자들, 강유전성 입자들, 또는 이들의 혼합물을 포함할 수 있다. 상기 충전제 입자들은 이산화규소, 질화붕소, 이산화티타늄, 탄화규소, 운모, 유기 충전제, 및/또는 세라믹 물질, 또는 이들의 혼합물을 포함할 수 있다. 상기 세라믹 물질은 티탄산바륨, 티탄산스트론튬, 티탄산바륨납, 티탄산바륨스트론튬, 티탄산바륨네오디뮴, 삼산화알루미늄, 티탄산칼슘, 티탄산스트론튬지르코늄, 티탄산바륨칼슘, 티탄산칼슘지르코늄, 및 이들의 혼합물을 포함할 수 있다. 상기 입자들은 전형적으로 층(36) 및/또는 층(38)의 상기 물질, 예를 들어, 층(36) 및/또는 층(38)의 상기 폴리머 메트릭스와 균질하게 혼합될 수 있다. 상기 충전제 입자들은 합성 층들의 전기적 및 기계적 특성을 추가로 강화하기 위해 10 마이크론(μm) 미만, 또는 심지어 3μm 미만의 평균 입자 크기를 가질 수 있다. 상기 입자들은 볼(ball), 로드(rod), 섬유(fiber), 및/또는 휘스커(whisker), 또는 이들의 배합의 형태로 제공될 수 있다. 본 발명의 하나의 양태에서, 층(36) 및/또는 층(38)은 충전 물질, 예를 들어, 입자들이 상기 층의 약 1 내지 80 체적%의 양으로, 예를 들어, 약 5 내지 약 50 체적%의 양으로 존재할 수 있다.
도 6, 7, 8 및 9는 본 발명의 하나의 양태에 따른 수동 전기소자를 제조하는 공정에서의 단계들의 도면이다. 도 6에 나타난 바와 같이, 본 발명의 양태에 따르면, 제1 층(36)은 피복된 도체(33), 예를 들어, 피복된 구리 호일 도체 또는 수지 피복된 구리 호일을 제공하기 위해 도체(32)에 도포될 수 있다. 제1 층(36)이 임의의 통상적인 수단, 예를 들어, 피복, 적층, 전기증착, 다른 수단들에 의해 도체(32)에 도포될 수 있다고 하더라도, 본 발명의 하나의 양태에 따르면, 제1 층(36)은 피복에 의해 도체(32)에 도포될 수 있다. 예를 들어, 제1 층(36)은 액체 용액 또는 폴리머, 올리고머, 및/또는 단량체와 용매의 혼합물을 도체(32) 위로 피복함으로써 도체(32)에 도포될 수 있다. 상기 폴리머, 올리고머, 및/또는 단량체는 위에서 언급된 하나 이상의 폴리머, 올리고머, 및/또는 단량체일 수 있다. 상기 용매는 디메틸아세트아미드, n-메틸피롤리돈, 디메틸포름아미드, 메틸에틸렌케톤, 톨루엔 또는 이들의 혼합물을 포함하는 임의의 통상적인 용매일 수 있다. 피복이 본 발명의 양태들을 제조하는 하나의 방법으로서 제시될 것임에도 불구하고, 본 발명의 양태들은 피복이 아닌 방법, 예를 들어, 전기증착에 의해, 폴리머 층 또는 필름을 도포하는 것에 의해, 또는 폴리머를 도체(32)의 표면 위에 압출 성형하는 것에 의해 제공될 수 있음이 이해되어야 한다.
피복은 예를 들어 연속적인 절연층을 도포하는 것에 의한 도체 호일의 연속적인 코팅에 의해 연속적으로 수행될 수 있다. 닥터 블레이드(doctor blade), 슬롯 다이(slot-die), 리버스 롤(reverse roll), 그라비아 롤(gravure roll), 립 다이(lip die), 코마 다이(comma die), 또는 층(36)의 두께를 조절하기 위한 다른 통상의 방법 같은 측정 장치가 도체(32) 위에 층(36)을 피복하는데 사용될 수 있다. 하나의 양태에서, 상기 폴리머 용액이 열가소성 폴리머를 포함한다면, 층(36)은 실질적으로 완전히 건조될 수 있다.
본 발명의 양태에 따르면, 예를 들어, 코팅에 의해, 제1 층(36)을 도체(32)에 도포한 후, 피복된 도체(33)는 가열되어 적어도 일부 용매를 증발시키고 적어도 부분적으로 층(36)의 상기 물질을 경화하거나 건조시켜 도체(32)의 적층 구조물(35) 및 적어도 부분적으로 경화된 층(36), 또는, 상기 코팅 용액이 열가소성 폴리머를 포함하는 경우, 건조된 층(36), 예를 들어, 실질적으로 완전히 건조된 열가소성 폴리머 층(36)을 제조할 수 있다. 하나의 양태에서, 경화되지 않거나 건조되지 않은 피복된 도체(33)는 실질적으로 모든 용매가 효과적으로 층(36)으로부터 제거되고 층(36)의 상기 물질이 적어도 부분적으로 경화되도록 상기 용매의 비점을 초과하는 온도에서 오븐을 통과할 수 있다. 하나의 양태에서, 가열 동안, 층(36)의 상기 물질은 실질적으로 전체적으로 경화될 수 있다.
도 7에 나타난 바와 같이, 층(36)의 상기 물질을 적어도 부분적으로 경화한 후, 제2 층(38)이 적층 구조물(35)의 제1 층(36)에 도포된다. 위에서 기술된 공정과 유사할 수 있는 공정에서, 본 발명의 양태에 따라, 제2 층(38)은 2중 절연층 피복 도체(37), 예를 들어, 2중-피복 구리 호일 도체를 제공하는 코팅에 의해 적층 구조물(35)의 제1 층(36)에 도포될 수 있다. 다시, 제2 층(38)이 임의의 통상의 수단에 의해 제1 층(36)에 도포될 수 있다고 하더라도, 본 발명의 하나의 양태에 따르면, 제2 층(38)은 코팅, 예를 들어, 용매 중의 폴리머, 올리고머, 및/또는 단량체의 액상 혼합물을 제1 층(36) 위로 코팅하는 것에 의해 제1 층(36)에 도포될 수 있다. 상기 폴리머, 올리고머, 및/또는 단량체는 위에서 언급한 하나 이상의 폴리머, 올리고머, 및/또는 단량체일 수 있다. 상기 용매는 위에서 언급한 하나 이상의 용매를 포함하는 임의의 통상의 용매일 수 있다.
본 발명의 양태에 따르면, 예를 들어, 코팅에 의해, 제2 층(38)을 제1 층(36)에 도포한 후, 2중 피복된 도체(37)을 가열하여 적어도 일부 용매를 증발시키고 층(38)의 상기 물질을 부분적으로 경화시켜 도체(32)의 적층 구조물(37), 부분적으로 경화된 층(36), 및 부분적으로 경화된 층(38)을 제조할 수 있다. 하나의 양태에서, 경화되지 않은 2중-피복된 도체(37)는 실질적으로 모든 용매가 효과적으로 층(38)으로부터 제거되고 층(38)의 상기 물질이 부분적으로 경화되도록 상기 용매의 비점을 초과하는 온도에서 오븐을 지나갈 수 있다. 적어도 부분적으로 경화된 절연층(36,38)의 최종 전체 두께는 약 3.5μm 내지 약 100μm 사이일 수 있다.
도 8에 나타난 바와 같이, 층(38)의 상기 물질을 적어도 부분적으로 경화한 후, 제2 도체(34)는 2중-피복된 라미네이트(37)에 도포되어 도 9에 나타난 바와 같은 적층 수동 전기소자(40)를 제조할 수 있다. 제2 도체(34), 예를 들어, 구리 호일은 통상의 수단, 예를 들어, 적층에 의해 2중-피복된 라미네이트(37)에 도포될 수 있다. 본 발명의 양태에 따르면, 적층은 압력 및 온도 하에서 수행될 수 있다. 예를 들어, 적층은 섭씨 약 140도 내지 섭씨 약 310도, 예를 들어, 섭씨 약 160도 내지 섭씨 약 200도의 온도에서 가압하에 수행될 수 있다. 적층 압력은 센티미터 단위면적 당 약 3.5 킬로그람 (kg/cm2) (즉, 인치 단위면적 당 약 50 파운드(psi)) 내지 약 42.3 kg/cm2 (즉, 약 600 psi)일 수 있고, 전형적으로 10 kg/cm2 (즉, 약 142 psi) 내지 약 25 kg/cm2 (즉, 약 355 psi)일 수 있다. 적층 공정의 기간은 약 30분 내지 약 180분, 예를 들어, 약 50분 내지 약 90분에서 달라질 수 있다. 상기 적층 공정은 진공하에서 또는 진공 없이 수행될 수 있다. 예를 들어, 진공하에서 수행되는 경우, 절대 압력 수은(Hg) 70 센티미터 (즉, 약 28 인치)의 진공 압력이 사용될 수 있다.
본 발명의 하나의 양태에 따르면, 도 8 및 9에 도시된 상기 적층 공정은 층(36)의 상기 물질의 연화점 미만의 온도에서 수행될 수 있다. 예를 들어, 적층물(37) 위로의 도체(34)의 적층은 층(36)에서의 상기 물질의 변형 또는 유동을 최소화하거나 억제하는 온도에서 수행될 수 있고, 이로써 도체(32,34) 사의의 목적한 분리가 유지되고, 도 3 및 4에 도시된 바와 같이, 도체(32,34)를 가로지르는 쇼트가 최소화되거나 억제된다.
도 10은, 도 9에 나타난 상세 부분(10)에 의해 확인되는 바와 같은 것으로서, 도 9에 나타난 라미네이트 수동 전기소자(40)의 부분 상세도이다. 도 10에 나타난 바와 같이, 본 발명의 양태에 따르면, 제조 동안, 예를 들어, 적층 동안 경험되는 처리 온도보다 높은 연화점을 갖는 물질의 층(36)을 제공하는 것은 층(36)에서의 물질의 변형을 억제하고, 이로써 도체(32,34) 사이의 접촉이 최소화되거나 제거된다. 도 10에 나타난 바와 같이, 본 발명의 양태에 따르면, 더욱 믿을 수 있는 수동 전기소자, 예를 들어, 커페시터가 제공될 수 있다. 종래 기술과 반대로, 제조 동안, 예를 들어, 적층 압력 및 온도 하에서, 상대적으로 견고한 층(36)의 존재 없이, 심지어 (도 4에 나타난 바와 같이) 목적하지 않은 잔해가 적층 동안 존재하는 경우에도, 전기적 쇼트가 도체(32,34) 사이에서 일어날 가능성이 낮다. 본 발명의 양태들은 전기적 쇼트의 발생을 최소화하거나 억제한다.
도 11은 본 발명의 양태에 따른 수동 전기소자(40)를 제조하는 공정(50)의 계통도이다. 공정(50)은 위에서 기술한 도 5 내지 9에서 설명하는 공정과 유사하다. 도 11에 나타난 바와 같이, 도체(32), 제1 층(36) 및 제2 층(38)을 갖는 2중-피복된 구조물(37)은 온도 및 압력하에서 위에서 논의된 바와 같이 도체(34)로 적층되어 적층 수동 전기소자(40)를 제조할 수 있다. 본 발명의 양태들은 공정(50) 및 2개의 절연층, 예를 들어, 도체, 예를 들어, 호일 도체(32,34) 사이에 위치한 명백한 절연층(36,38)을 갖는 수동 전기소자(40)를 포함한다.
도 12는 본 발명의 양태에 따른 수동 전기소자(70)를 제조하는 또 다른 공정(60)의 계통도이다. 도 12에 나타난 바와 같이, 공정(60)은 위에서 논의된 바와 같이 온도 및 압력 하에서 도체(34) 및 (위에서 기술한 제1 층(36)과 유사하거나 동일할 수 있는) 층(36b)을 갖는 단일-피복된 라미네이트 구조물(39)로 적층되어 적층 수동 전기소자(70)를 제조할 수 있는, 도체(32), (위에서 기술한 제1 층(36)과 유사하거나 동일할 수 있는) 제1 층(36a), 및 제2 층(38)을 갖는 2중-피복된 적층 구조물(37)을 포함한다. 본 발명의 양태들은 공정(60) 및 3개의 절연층, 예를 들어, 도체, 예를 들어, 호일 도체(32,34) 사이에 위치한 명백한 절연층(36a,38,36b)을 갖는 수동 전기소자(70)를 포함한다.
도 13은 본 발명의 양태에 따른 수동 전기소자(90)를 제조하는 또 다른 공정(80)의 계통도이다. 도 13에 나타난 바와 같이, 공정(80)은 (위에서 기술한 적층 구조물(37)과 유사하거나 동일할 수 있는) 2개의 2중-피복된 라미네이트 구조물(37a,37b)을 포함한다. 구조물(37a)은 도체(32), (위에서 기술한 제1 층(36)과 유사하거나 동일할 수 있는) 제1 층(36a), 및 (위에서 기술한 제2 층(38)과 유사하거나 동일할 수 있는) 제2 층(38a)을 포함한다. 구조물(37b)은 도체(34), (위에서 기술한 제1 층(36)과 유사하거나 동일할 수 있는) 제1 층(36b), 및 (위에서 기술한 바와 같은 제2 층(38)과 유사하거나 동일할 수 있는) 제2 층(38b)을 포함한다. 상기 양태에 따르면, 라미네이트 구조물(37a,37b)은 온도 및 압력 하에서, 위에서 논의된 바와 같이, 제2 층(38a,38b) 사이의 접촉과 함께 적층되어 적층 수동 전기소자(90)를 제조할 수 있다. 본 발명의 양태들은 공정(80) 및 4개의 절연층, 예를 들어, 도체, 예를 들어, 호일 도체(32,34) 사이에 위치한, 4개의 명백한 절연층(36a,38a,38b,36b)을 갖는 수동 전기소자(90)를 포함한다.
실시예
다음 설명은 본 발명의 양태에 따른 수동 전기소자를 제조하는 전형적인 하나의 방법 및 본 발명의 양태에 따른 전형적인 수동 전기소자를 제시한다.
두께 35 마이크론 및 너비 60 cm의 전기증착된 구리 호일의 롤을 코팅 기기, 예를 들어, 다이(die) 코팅 기기의 권취되지 않은 롤러 위에 설치한다. 상기 호일은 당김 롤러를 통해 그리고 아이들러(idler) 롤러를 통해 오븐 안으로, 그 다음 리와인드(rewind) 롤러 위로 끼워 넣는다. 상기 호일은 센티미터 당 약 0.7 kg으로 당겨진다. 3-영역 오븐 건조기 내의 공기의 온도는 전형적으로 섭씨 80도, 섭씨 120도, 그리고 섭씨 160도로 각각 유지되고, 상기 온도는 안정화되도록 한다.
전동 모터가 상기 리와인드 롤러 위에 연결되고, 상기 호일의 회전 속도는 2 미터/분으로 설정된다. 디메틸아세트아미드(DMAc) 용매 중의 (TMA에 의해 측정된) 섭씨 약 260도의 높은 열변형 온도 또는 연화점을 갖는 폴리아미드이미드(PAI) 폴리머의 용액을 상기 호일에 대한 코팅을 위해 제조한다. 코팅 다이와 상기 호일 사이의 간격을 조절하여 목적한 두께의 건조된 (즉, 실질적으로 전체적으로 경화된) 폴리머 층을 제조한다. 상기 폴리머 용액에 펌프 압력을 가하고, 용액의 유동을 상기 코팅 다이에서 유지하여 일정한 필름 두께를 생성한다. 상기 용매를 증발시키고, 상기 수지를 건조, 예를 들어, 실질적으로 완전히 건조시켜, 견고한 수지 층, 예를 들어, 상기 호일, 예를 들어, 도체(32) 위에 10μm의 두께를 갖는 제1 층(36)을 형성한다. 절연 피복 호일 또는 수지 피복 호일, 예를 들어, 피복 호일(35)의 롤을 제조한다. 절연 피복 호일의 샘플을 취하여 코팅 두께를 측정한다. 상기 코팅 두께는 총 피복 호일 두께에서 호일 두께를 뺌으로써 측정된다.
다음, 수지 피복 호일의 롤은 제1 절연 층, 예를 들어, 제1 층(36) 위에 제2 절연층, 예를 들어, 제2 층(38)으로 피복된다. 적층 조건 하에서 접착/결합 특성을 갖는 에폭시 열경화성 폴리머와 메틸에틸 케톤(MEK)의 제2 용액을 제조한다. 제2 용액을 위에서 기술한 것과 유사한 방식으로 수지 피복 호일(37)의 상기 수지 면, 즉, 제1 층(36) 위에 도포하여 상기 폴리머의 목적한 두께를 수득한다. 상기 제2 층은 후속적으로, 예를 들어, 가교를 통해, (도 11에 나타난 바와 같은) 제2 도체(34), (도 12에 나타난 바와 같은) 제1 폴리머 층(36b), 또는 (도 13에 나타난 바와 같은) 또 다른 제2 폴리머 층(38b)과 결합될 수 있도록 부분적으로 경화된다 (즉, "b-단계" 라미네이트를 제공한다). 상기 온도 및 코팅 조건들을 조절하여 부분적으로 경화된 제2 폴리머 층의 약 2.5μm의 두께를 수득한다.
본 발명의 하나의 양태에서, 각각의 라미네이트 피스(piece)가 예를 들어 도 13에 나타난 라미네이트(37a,37b)에 의해 예시된 바와 같이 구리-호일/제1 폴리머 층/제2 폴리머 층의 구조를 갖는 상기 피복 호일의 두개의 피스를 각각의 기판의 제2 폴리머 층(38a,38b)이 서로 마주보도록 하는 방식으로 적층함으로써 정전용량 소자를 형성할 수 있다. 상기 적층 공정은 예를 들어 도 13의 라미네이트(90)에 의해 나타난 바와 같이 구리 호일/제1 폴리머 층/제2 폴리머 층/제2 폴리머 층/제1 폴리머 층/구리 호일을 포함하는 다층 구조물을 제조할 수 있다. 적층 공정은 유압 프레스에서 섭씨 190도 (화씨 374도) 및 22.5 kg/cm2 (320 psi)로 90분의 체류 시간 동안 Hg 74 cm (29 인치)의 진공 하에서 수행된다.
제조된 커페시터 라미네이트는 치수에 맞춰 절단되고 상기 구리 층에 목적한 패턴을 도입하기 위해 가공된다. 제조된 커페시터는 시각적으로 조사하고 500 볼트(V)에서 전기적으로 시험하여 쇼트가 전혀 발견되지 않는다. 제조된 커페시터는 센티미터 단위 면적 당 약 50 피코패럿 (pF/cm2) 이상, 예를 들어, 약 130 pF/cm2 이상의 정전용량 밀도 및 밀리미터 당 약 200 킬로볼트 (kV/mm) 이상의 절연 강도를 가질 것이다.
도 14는 본 발명의 하나의 양태에 따른, 예를 들어, 도 13에 나타난 공정에서 설명된 바와 같은, 라미네이트 구조물(100)의 현미경 단면 사진이다. 도 15는 종래 기술에 따른 라미네이트 구조물(110)의 현미경 단면 사진이다. 구조물(100,110) 모두 320 psi의 압력, 섭씨 190도의 온도, 90분의 적층 체류 시간, 및 Hg 29 인치의 진공하에서의 적층 공정에 의해 형성됐다. 도 14에 나타난 바와 같이, 적층 구조물(100)은 2개의 구리 도체(102)와 제1 물질(104), 섭씨 260도의 높은 연화점을 갖는 PAI의 2개의 층 및 제2 물질(106), 적층 전 섭씨 150도 미만의 낮은 연화점을 갖는 에폭시 수지의 2개의 층을 포함하는 절연체를 포함한다. 도 15에 나타난 바와 같이, 라미네이트 구조물(110)은 2개의 구리 도체(112) 및 물질(114), 적층 전 섭씨 150도 미만의 낮은 연화점을 갖는 에폭시 수지의 단일 층을 포함하는 절연체를 포함한다.
도 14 및 15의 비교는 생성되는 절연 물질(114)이 종래 기술에 따른 공정 동안 본 발명의 양태에 비해 얼마나 얇을 수 있는지를 설명한다. 도 15와 관련하여, 물질(114)이 190도의 적층 온도보다 낮은 연화점을 갖기 때문에, 상기 물질(114)은 적층 온도 및 압력 동안에 연질 및 유체이고, 이로써 물질(114)은 얇게 펴지고, 도체(112) 접촉 및 쇼트에 대한 현저히 더욱 얇은 장벽을 형성한다. 본 발명자들은 종래 기술의 상기 단점이 상기 물질(114)의 두께를 증가시킴으로써 치유되지 않음을 발견했다. 도 15에 도시된 생성 세선은 더욱 높은 온도에서의 적층 동안 더욱 낮은 연화점의 실질적으로 모든 물질의 거동을 특징으로 한다. 반대로, 도 14에 나타난 바와 같이, 낮은 연화점 물질(106)은 또한 공정 동안 얇아지는 경향을 가짐에도 불구하고, 더욱 높은 연화점 물질(104)은 공정 동안 적절히 얇아지지 않고, 이로써 도체들(102) 사이의 접촉 및 쇼트에 대한 더욱 두꺼운 장벽이 제공된다. 도 14 및 15의 엄밀한 검사는 구조물(110)의 도체들(112)이 절연체(114)를 가로질러 반복된 쇼트의 증거를 보이는 반면 본 발명의 양태에 따른 구조물(100)에서 도체들(102)이 쇼트를 가질 가능성이 거의 없거나 전혀 없음을 나타낸다.
도 16은 도 14에 나타난 라미네이트 구조물(100)의 상세 부분(120)의 SEM 사진이다. 도 17은 도 15에 나타난 라미네이트 구조물(110)의 상세 부분(130)의 SEM 사진이다. 도 16에 나타난 바와 같이, 라미네이트 구조물(120)은 2개의 구리 도체(102) 및 2개의 폴리머 층(104), 및 2개의 폴리머 층(106)을 포함한다. 도 16에 명백히 나타난 바와 같이, 본 발명의 하나의 양태에 따르면, 전기적 쇼트를 유발할 수 있는 도체들(102) 사이의 어떠한 접촉도 존재하지 않는다. 도 17에 나타난 바와 같이, 라미네이트 구조물(130)은 2개의 구리 도체(112) 및 절연 폴리머 층(114)을 포함한다. 종래 기술에 따른 도 17의 엄밀한 검사는 구조물(110)에서의 도체(112)가 절연체(114)를 가로질러 반복된 쇼트의 증거를 보임을 나타낸다.
본 발명의 양태들은 수동 전기소자를 제조하는 개선된 방법 및 개선된 전기적 특성을 제공하는, 특히 전기부하 하에서의 감축된 쇼트 발생 가능성을 갖는 개선된 수동 전기소자를 제공함이 당해 기술분야의 기술자에게 명백할 것이다. 상기 개선된 수동 전기소자는 박판 전기소자가, 예를 들어, 별개 소자 또는 인쇄 회로 기판 등에 내장된 하나 이상의 소자로서, 전형적으로 발견되는 임의의 전기 기구에서 사용될 수 있다. 본 발명의 양태들은 전기 회로, 인쇄 회로 기판, 또는 전기 장치, 예를 들어, 칩 패키지 같은 마이크로 전자 장치, 휴대폰, 개인용 휴대 단말기(PDA), 컴퓨터 네트워크 서버, 다른 전기 장치 등과 결합되거나 내장될 수 있다. 하나의 양태에서, 상기 수동 전기소자는 견고하거나 유연할 수 있다. 당해 기술분야의 기술자에 의해 인정될 바와 같이, 본원에서 기술된 다양한 양태들의 특징, 특성, 및/또는 장점들은 임의의 양태에 적용되고/되거나 확대될 수 있다 (예를 들어, 이들의 임의의 부분에 적용되고/되거나 확대될 수 있다).
본 발명의 몇몇 양태들이 본원에서 상세히 묘사되고 기술되어 왔지만, 본 발명의 사상으로부터 벗어나지 않으면서 다양한 변형, 추가, 치환 등이 이루어질 수 있고, 그러므로 아래 특허청구범위에 정의된 바와 같은 발명의 범위 내에 있는 것으로 간주됨은 당해 상응하는 기술분야의 기술자에게 명백할 것이다.

Claims (20)

  1. 제1 도체;
    상기 제1 도체에 인접하고, 소자의 적층 온도보다 높은 연화점을 갖는 제1 물질의 제1 층;
    상기 제1 물질의 제1 층에 인접하고, 상기 적층 온도보다 낮은 연화점을 갖는 제2 물질의 제1 층; 및
    상기 제2 물질의 제1 층에 인접한 제2 도체를 포함하는 박막 라미네이트 정전용량 소자(capacitive device).
  2. 제1항에 있어서, 50 pF/cm2 이상의 정전용량 밀도 및 200 kV/mm 이상의 절연 강도(dielectric strength)를 갖는, 박막 라미네이트 정전용량 소자.
  3. 제1항에 있어서, 상기 적층 온도가 섭씨 150도인 박막 라미네이트 정전용량 소자.
  4. 제1항에 있어서, 상기 적층 온도가 섭씨 200도인 박막 라미네이트 정전용량 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 물질의 제1 층과 상기 제2 도체 사이에 상기 제1 물질의 제2 층을 추가로 포함하는 박막 라미네이트 정전용량 소자.
  6. 제5항에 있어서, 상기 제2 물질의 제1 층과 상기 제2 도체 사이에 상기 제2 물질의 제2 층을 추가로 포함하는 박막 라미네이트 정전용량 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 도체가 적층 온도에서 상기 제2 물질의 제1 층에 적층되는 박막 라미네이트 정전용량 소자.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 물질이 열가소성 폴리머 및 열경화성 폴리머 중 하나 이상을 포함하는, 박막 라미네이트 정전용량 소자.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 물질이 폴리아미드, 폴리아미드-이미드, 폴리이미드, 폴리에테르 설폰, 폴리아릴 설폰, 폴리페닐렌 설파이드, 폴리에테르에테르케톤, 폴리페닐렌설파이드, 폴리페닐렌옥사이드, 폴리비스말레이미드, 에폭시, 폴리에스테르 및 폴리우레탄 중 하나 이상을 포함하는 폴리머를 포함하는, 박막 라미네이트 정전용량 소자.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 물질이 에폭시, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르설폰, 폴리에스테르, 폴리비스말레이미드, 알키드, 폴리우레탄, 및 비스말레이미드 트리아진 중 하나 이상을 포함하는 폴리머를 포함하는, 박막 라미네이트 정전용량 소자.
  11. 제1항에 있어서,
    제1 도체가 제1 구리 호일 도체이고, 제2 도체가 제2 구리 호일 도체이며, 제1 물질이 섭씨 150도보다 높은 연화점을 갖는 제1 폴리머이고, 제2 물질이 섭씨 150도보다 낮은 연화점을 갖는 제2 폴리머이며;
    상기 제1 폴리머의 제1 층이 제1 구리 호일 도체에 결합되고, 제2 폴리머의 제1 층이 제1 폴리머의 제1 층에 결합되며, 제2 구리 호일 도체가 제2 폴리머의 제1 층에 결합되며;
    50 pF/cm2 이상의 정전용량 밀도 및 200 kV/mm 이상의 절연 강도를 갖는, 박막 라미네이트 정전용량 소자.
  12. 제11항에 있어서, 상기 제1 폴리머가 폴리아미드, 폴리아미드-이미드, 폴리이미드, 폴리에테르 설폰, 폴리아릴 설폰, 폴리페닐렌 설파이드, 폴리에테르에테르케톤, 폴리페닐렌설파이드, 폴리페닐렌옥사이드, 폴리비스말레이미드, 에폭시, 폴리에스테르, 및 폴리우레탄 중 하나 이상을 포함하는, 박막 라미네이트 정전용량 소자.
  13. 제11항 또는 제12항에 있어서, 상기 제2 폴리머가 에폭시, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르설폰, 폴리에스테르, 폴리비스말레이미드, 알키드, 폴리우레탄, 및 비스말레이미드 트리아진 중 하나 이상을 포함하는, 박막 라미네이트 정전용량 소자.
  14. 제11항 또는 제12항의 박막 라미네이트 정전용량 소자를 갖는 인쇄 회로 기판.
  15. 제14항의 인쇄 회로 기판을 갖는 전자 장치.
  16. 소자의 적층 온도보다 높은 연화점을 갖는 제1 물질의 제1 층을 제1 도체에 도포하고;
    상기 적층 온도보다 낮은 연화점을 갖는 제2 물질의 제1 층을 상기 제1 물질의 제1 층에 도포하고;
    제2 도체를 상기 적층 온도에서 상기 제2 물질의 제1 층에 적층하는 것을 포함하는, 박막 라미네이트 정전용량 소자의 제조방법.
  17. 제16항에 있어서, 박막 라미네이트 정전용량 소자가 50 pF/cm2 이상의 정전용량 밀도 및 200 kV/mm 이상의 절연 강도를 갖는, 박막 라미네이트 정전용량 소자의 제조방법.
  18. 제16항에 있어서, 적층 온도가 섭씨 150도인, 박막 라미네이트 정전용량 소자의 제조방법.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 적층 전에, 상기 제1 물질의 제2 층을 상기 제2 도체 위에 도포하는 것을 추가로 포함하는, 박막 라미네이트 정전용량 소자의 제조방법.
  20. 제19항에 있어서, 적층 전에, 상기 제2 물질의 제2 층을 상기 제2 도체 위의 상기 제1 물질의 제2 층 위에 도포하는 것을 추가로 포함하는, 박막 라미네이트 정전용량 소자의 제조방법.
KR1020117018707A 2009-01-12 2010-01-11 수동 전기소자 및 수동 전기소자의 제조방법 KR101582364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/352,411 2009-01-12
US12/352,411 US8866018B2 (en) 2009-01-12 2009-01-12 Passive electrical devices and methods of fabricating passive electrical devices

Publications (2)

Publication Number Publication Date
KR20110116162A KR20110116162A (ko) 2011-10-25
KR101582364B1 true KR101582364B1 (ko) 2016-01-04

Family

ID=42317186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018707A KR101582364B1 (ko) 2009-01-12 2010-01-11 수동 전기소자 및 수동 전기소자의 제조방법

Country Status (8)

Country Link
US (1) US8866018B2 (ko)
JP (1) JP5303656B2 (ko)
KR (1) KR101582364B1 (ko)
CN (1) CN102341873B (ko)
HK (1) HK1158884A2 (ko)
MY (1) MY153256A (ko)
TW (1) TWI535345B (ko)
WO (1) WO2010081073A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010110803A1 (en) * 2009-03-27 2010-09-30 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diode
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN102404934B (zh) * 2010-09-09 2015-01-14 富葵精密组件(深圳)有限公司 电路板基板及其制作方法
FR2975864A1 (fr) * 2011-05-27 2012-11-30 Eads Europ Aeronautic Defence Semi-produit sous la forme d'une bande conductrice integrable dans un materiau composite et procede de fabrication d'une telle bande
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
US9806220B2 (en) * 2013-11-12 2017-10-31 Ob Realty, Llc Metal foil metallization for backplane-attached solar cells and modules
JP5940138B2 (ja) * 2014-12-24 2016-06-29 古河電気工業株式会社 キャパシタ型蓄電池用絶縁膜
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10057984B1 (en) * 2017-02-02 2018-08-21 Chang Chun Petrochemical Co., Ltd. Composite thin copper foil and carrier
JP7114983B2 (ja) * 2017-03-29 2022-08-09 荒川化学工業株式会社 接着剤、フィルム状接着材、接着層、接着シート、樹脂付銅箔、銅張積層板、プリント配線板、並びに多層配線板及びその製造方法
CN107808818A (zh) * 2017-09-21 2018-03-16 天津大学 一种柔性电容器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214433A (ja) 2003-01-06 2004-07-29 Mitsubishi Electric Corp プリント配線板、半導体装置およびプリント配線板の製造方法
JP2007115723A (ja) 2005-10-17 2007-05-10 Tdk Corp 金属箔積層体及び電子部品

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314231A (en) * 1980-04-21 1982-02-02 Raychem Corporation Conductive polymer electrical devices
JPH0339892Y2 (ko) * 1986-04-07 1991-08-22
DE3785506T2 (de) 1986-07-29 1993-08-12 Tdk Corp Halbleitende keramische zusammensetzung, sowie kondensator aus halbleitender keramik.
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
JP3098651B2 (ja) * 1993-03-31 2000-10-16 松下電器産業株式会社 高分子電気デバイス
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
JP3230394B2 (ja) * 1994-06-01 2001-11-19 株式会社村田製作所 磁器コンデンサ
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
JP3319934B2 (ja) 1996-03-26 2002-09-03 松下電工株式会社 樹脂付き金属箔
US6094338A (en) * 1997-07-09 2000-07-25 Mitsubishi Chemical Corporation Electric double-layer capacitor
US6618238B2 (en) * 1998-04-01 2003-09-09 Polyclad Laminates, Inc. Parallel plate buried capacitor
US6212062B1 (en) * 1998-09-29 2001-04-03 General Electric Company Sealed ultracapacitor
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
CN1111310C (zh) 1999-12-06 2003-06-11 上海维安热电材料有限公司 一种热敏电阻器及其制造方法
EP1168389B1 (en) * 2000-06-27 2005-09-07 Asahi Glass Co., Ltd. Activated carbon material, process for producing the same and electric double layer capacitor employing the same
JP2002012288A (ja) * 2000-06-28 2002-01-15 Nitto Denko Corp 電子部品搬送用カバーテープ及び電子部品搬送体
JP2002033581A (ja) * 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
US6657849B1 (en) * 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric
SE0003037D0 (sv) * 2000-08-29 2000-08-29 Abb Ab Elektrisk maskin
JP3770537B2 (ja) * 2001-07-30 2006-04-26 三井金属鉱業株式会社 キャパシター及びそれを形成するための両面銅張積層板の製造方法
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US7038143B2 (en) * 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US7413815B2 (en) * 2004-02-19 2008-08-19 Oak-Mitsui Inc. Thin laminate as embedded capacitance material in printed circuit boards
US7596842B2 (en) * 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
JP2008010797A (ja) * 2006-06-30 2008-01-17 E I Du Pont De Nemours & Co 電子部品およびコンデンサ
US20090068453A1 (en) * 2006-10-11 2009-03-12 Sengshiu Chung Impact-resistant lightweight polymeric laminates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214433A (ja) 2003-01-06 2004-07-29 Mitsubishi Electric Corp プリント配線板、半導体装置およびプリント配線板の製造方法
JP2007115723A (ja) 2005-10-17 2007-05-10 Tdk Corp 金属箔積層体及び電子部品

Also Published As

Publication number Publication date
JP5303656B2 (ja) 2013-10-02
CN102341873A (zh) 2012-02-01
CN102341873B (zh) 2013-05-01
US20100175914A1 (en) 2010-07-15
TW201032683A (en) 2010-09-01
MY153256A (en) 2015-01-29
WO2010081073A2 (en) 2010-07-15
WO2010081073A3 (en) 2010-10-07
KR20110116162A (ko) 2011-10-25
US8866018B2 (en) 2014-10-21
JP2012515435A (ja) 2012-07-05
HK1158884A2 (en) 2012-06-29
TWI535345B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
KR101582364B1 (ko) 수동 전기소자 및 수동 전기소자의 제조방법
US6274224B1 (en) Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6693793B2 (en) Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
JP4970789B2 (ja) 容量デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込んだプリント配線板、ならびにそれらの製造方法
JP3745653B2 (ja) ポリマー／セラミック複合電子基板
EP0902048B1 (en) High dielectric constant flexible polyimide film and process of preparation
CN1239319C (zh) 电容器层形成用的双面覆铜箔层合板及其制造方法
KR20060082043A (ko) 가요성 프린트 배선판 및 다층 가요성 프린트 배선판, 상기다층 가요성 프린트 배선판을 이용한 휴대 전화 단말
KR102496228B1 (ko) 양면 동장 적층판
JP6907123B2 (ja) 誘電体層を有するプリント配線板の製造方法
WO2007108087A1 (ja) 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板
US8252406B2 (en) Carrier foil
KR102143318B1 (ko) 프라이머 코팅-동박 및 동박 적층판
JP6816566B2 (ja) 樹脂組成物、接着フィルム、プリプレグ、多層プリント配線板及び半導体装置
JP4075569B2 (ja) プリント配線板製造用材料及びプリント配線板及びその製造方法
KR102213106B1 (ko) 필름형 캐패시터 및 이의 제조방법
JP2000277922A (ja) 多層プリント配線板及びその製造方法
TW202146241A (zh) 樹脂層合體、介電體層、附樹脂之金屬箔、電容器元件及內置電容器之印刷配線板
TW202402540A (zh) 可撓性層壓材料
CN117461392A (zh) 组合物以及覆金属层叠体及其制造方法
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2005072398A (ja) 多層配線基板
JP2003218160A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004296573A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003340970A (ja) 絶縁フィルムおよびこれを用いた多層配線基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4