CN102341873A - 无源电器件和制造无源电器件的方法 - Google Patents

无源电器件和制造无源电器件的方法 Download PDF

Info

Publication number
CN102341873A
CN102341873A CN2010800106701A CN201080010670A CN102341873A CN 102341873 A CN102341873 A CN 102341873A CN 2010800106701 A CN2010800106701 A CN 2010800106701A CN 201080010670 A CN201080010670 A CN 201080010670A CN 102341873 A CN102341873 A CN 102341873A
Authority
CN
China
Prior art keywords
passive electrical
electrical device
conductor
ground floor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800106701A
Other languages
English (en)
Other versions
CN102341873B (zh
Inventor
普拉纳波斯·普兰马尼克
荫山裕司
桑子富士夫
黄晋铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Oak Mitsui Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Technologies LLC filed Critical Oak Mitsui Technologies LLC
Publication of CN102341873A publication Critical patent/CN102341873A/zh
Application granted granted Critical
Publication of CN102341873B publication Critical patent/CN102341873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/203—Fibrous material or synthetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供了一种例如电容器的薄层压板无源电器件(40，70，90，100)以及制造薄层压板无源电器件的方法。该无源电器件(40，70，90，100)包括两个导体(32，34)，例如铜箔片导体，它们被电介质分隔，该电介质具有第一材料的第一层(36)和第二材料的第一层(38)，第一材料具有大于第一温度的软化点温度，第二材料具有小于第一温度的软化点温度。第一温度为至少150摄氏度或更高。通过提供具有更高软化点材料的第一层(36)防止了由制造处理所引发的导体(32，34)之间的短路。还公开了制造无源电器件的方法。

Description

无源电器件和制造无源电器件的方法
技术领域
本发明涉及薄层压板无源电器件以及诸如电容器之类的薄层压板无源电器件的制造方法。更具体地，本发明涉及这样一种薄层压板无源电器件，其在相对导体之间具有相对刚性的电介质材料，用来减小或防止由于制造工艺造成的导体之间的电短路。
背景技术
印刷电路板(PCB)工业大量需要薄的覆铜层压板来减小在印刷电路板上实际占用的空间并改善电器件的性能和功能。使用薄层压板作为PCB中的电容器不仅减小了PCB的实际占用空间从而得到更小尺寸的器件，而且还增加了最终产品的电气性能。增加电气性能例如包括使器件去耦以及降低电气噪声特性。该技术的挑战是制造非常薄的层压板器件，并使其具有很高的耐压性和短路电阻以及具有其他期望的电气特性、机械特性和热特性。本发明的各个方面通过将具有复合聚合物层结构以及改进的电气特性、机械特性和热特性的薄层压板用于PCB中，从而能够满足以上那些需要。
通过图1至图4示出了现有技术的缺点。图1是在根据现有技术的无源电器件(如，电容层压板)中找到的元件的分解示意图。如图1所示，典型的无源器件包括两个导电箔片(通常为铜箔片)衬底12和14，它们被一个绝缘材料的(例如环氧聚合物之类的聚合物)薄层16分隔。图2是在压力和温度下将箔片12、14与绝缘材料16进行典型的层压从而得到层压的无源电器件18的示意图。
然而，对层压箔片12和14与绝缘体16之间界面的近距离检查在图3中被示意性示出，其表示出图2所示3的详细示图，在该详细示图中示出了这种现有技术的层压板和层压工艺的可识别缺点。如图3所示，由于导电箔片12、14的表面固有的不均匀或其上存在凹凸或尖端20，所以如点A处标示出的接触尖端所示，即使存在绝缘材料16，箔片12、14间期望的分隔也会受到损害。这种箔片12和14间分隔的减损或消失会成为箔片12和14间短路的根源，会通过无源器件(例如电容器)无法提供其功能而表现出来。因此在现有技术中已经作出了很多尝试来减小或消除箔片12和14间的接触。
现有技术中的一个努力方向是向箔片12和14提供尽可能平滑的表面以减小会提供潜在短路的凹凸20的数量。例如，属于3MInnovative Properties Company的美国专利6274224中所公开的层压板提供了在导电箔片上的表面抛光达到300纳米(nm)或更低。在对解决上述问题的一个成功尝试中，Mitsui Mining&Smelting Co.，Ltd的美国专利6693793的发明人引入了一种中间膜以减小或防止由于短路造成故障的潜在可能。
现有技术的层压板和层压方法的另一个缺点是由于在层压工艺中存在杂质或残留物而使层压板易受破坏。虽然通常是在极为清洁的环境下(例如在“净化室”内)执行的操作，但出现微小污染物或残留物会影响无源电器件的性能。该缺点的示例在图4中示出。
图4是根据现有技术的导电箔片22、24与绝缘层26之间界面的详细示图的示意图。如外来物或残留物28所示，在层压过程中，也就是在箭头30所指示的温度和压力的情况下，外来物28的存在会导致箔片22、24之一或二者的不均匀的局部压缩和局部变形。通常，由于绝缘层26在发生层压处由于温度升高到至少150摄氏度而表现出粘性减小，所以在局部压力梯度的影响下，绝缘层26会因为外来物28的存在所引起的不均匀压力和变形而从局部区域流走。结果在箔片的局部变形处可能只有很少或没有电阻，这会导致箔片22、24之间的期望间隔发生不期望的减小或消失，如图4的B点处所标示的接触尖端所示。再次重申，箔片22和24间分隔的减损或消失会成为箔片22和24间短路的另一根源，会通过无源器件的故障而表现出来。通过以下描述讲明了本发明的各个方面还将解决现有技术的该缺点。
发明内容
根据本发明的某些方面，无源电器件(例如电容器)和制造无源电器件的方法被提供来克服现有技术的缺点。根据本发明的某些方面，提供了无源电器件和制造无源电器件的方法，其中在导电箔片之间引入绝缘材料层来提供对箔片间接触的阻挡，同时提供一种当被暴露在典型制造(例如层压工艺)所特有的热和压力中时在局部压力梯度的影响下不易流动的绝缘材料。
本发明的某些方面提供了能被用于无源电器件(例如电容器)的层压结构，该无源电器件可被安装或嵌入在印刷电路板(PCB)中。本发明的某些方面包括层压板和制造层压板的方法，层压板至少具有三层结构，包括安装在电介质材料层两侧的两个铜箔片。如下面将充分讨论的那样，生产该层压板的一种方式是通过将铜箔片结合在作为电介质的聚合材料两侧上。层压板的特性(即，电气特性、机械特性和热特性)通常会取决于层压工艺、聚合物或聚合物层的特征以及铜箔片。本发明解决了生产无源电器件层压板同时减小或防止用于印刷电路板时的短路和/或低耐压性的挑战。本发明的某些方面使用了一个或多个独特复合聚合物层结构来提供期望的特性和电气性能，例如尤其是抗短路和高耐压特性。
本发明的一个方面是一种无源电器件，其具有：第一导体；与第一导体相邻的第一材料的第一层，该第一材料具有大于第一温度的软化点温度；与第一材料的第一层相邻的第二材料的第一层，该第二材料具有小于第一温度的软化点温度；以及与第二材料的第一层相邻的第二导体。在一个方面中，无源电器件包括薄层压板电器件。在另一方面中，取决于制造工艺的温度(下面将对此进行讨论)，第一温度例如为150摄氏度，或为175摄氏度，或为200摄氏度，或者甚至为300摄氏度。例如第一温度可以是层压温度，也就是实施层压的温度。第一材料和第二材料可以是单体、低聚物或聚合物，或者可以是它们的混合物，例如热塑聚合物或热固聚合物。
本发明的另一个方面是一种制造无源电器件的方法，该方法包括：将第一材料的第一层施加到第一导体上，该第一材料具有大于第一温度的软化点温度；将第二材料的第一层施加到第一材料的第一层上，该第二材料具有小于第一温度的软化点温度；以及以小于第一温度的温度将第二导体层压到第二材料的第一层。再次说明，在一个方面中，第一温度是150摄氏度或更高。
本发明的又一个方面是一种薄层压板电容器，其包括：第一铜箔片导体；结合到第一铜箔片导体的第一聚合物的第一层，该第一聚合物具有大于150摄氏度的软化点温度；结合到第一聚合物的第一层上的第二聚合物的第一层，该第二聚合物具有小于150摄氏度的软化点温度；以及结合到第二聚合物的第一层上的第二铜箔片导体，其中电容器包括50pF/cm2的电容密度以及200kV/mm的电介质强度。在一个方面中，第一聚合物是聚酰胺。在另一个方面中，第二聚合物是环氧树脂。
本发明的又一个方面是具有一个或多个上述无源电器件的印刷电路板或电气装置。
在参阅了以下附图和所附权利要求之后将容易明了本发明这些方面的详情以及其他方面。
附图说明
本发明的主题在说明书结论部分的权利要求中被特别指出并明确要求受到保护。根据以下结合附图对本发明各个方面的详细描述将容易理解本发明的前述及其他目的、特征和优点，其中在附图中：
图1是在根据现有技术的无源电器件中找到的元件的分解示意图。
图2是根据现有技术在压力和温度下将箔片与绝缘材料进行典型的层压的示意图。
图3是图2所示标号3所标示的层压板部分的细节示图。
图4是根据现有技术在层压期间当存在外来物时导电箔片与绝缘层之间界面的细节示图的示意图。
图5是根据本发明一个方面的无源电器件的元件的分解示意图。
图6、图7、图8和图9是根据本发明一个方面制造无源电器件的处理的步骤的示意图。
图10是图9所示标号10所标示的层压板部分的细节示图。
图11是根据本发明一个方面制造无源电器件的处理的示意图。
图12是根据本发明一个方面制造无源电器件的另一处理的示意图。
图13是根据本发明一个方面制造无源电器件的另一处理的示意图。
图14是根据本发明一个方面的层压结构横截面的显微照片。
图15是根据现有技术的层压结构横截面的显微照片。
图16是图14所示层压结构的细节的SEM照片。
图17是图15所示层压结构的细节的SEM照片。
具体实施方式
参阅附图及其详细描述能够最好地理解本发明各个方面的详情和范围。图5是根据本发明一个方面的无源电器件的元件的分解示意图。
如图5所示，本发明一个方面包括两个导电衬底，即箔片，或者简单来说为导体，通常为铜箔片，标号为32和34，它们被绝缘或电介质材料的第一层36和绝缘或电介质材料的第二层38分隔。导电衬底(箔片或导体)32、34包括任意导电材料，但通常由导电金属制成，例如铜、镍、铝、锌、黄铜、钢、不锈钢、金、银、钛或它们的组合，或者为其他导电金属。根据本发明的各个方面，衬底(箔片或导体)32、34通常的厚度范围在大约3微米(μm)到大约20微米之间，例如具有大约3μm到大约70μm之间的厚度，并具有大约0.5μm到大约5μm的表面粗糙度(RZ)。
在一个方面中，导体32和34是铜箔片，例如滚压箔片或电镀箔片。如现有技术中所熟知的，铜箔片导体32和34可通过例如将铜从溶液电镀到浸入溶液中的旋转金属鼓上来制成。通常紧挨鼓的箔片侧(即“鼓侧”)是平滑且光泽的一侧，而另一侧(“不光泽侧”)具有相对粗糙而无光泽的表面。
在一个方面中，例如可通过微蚀刻或将金属或合金的微结节沉积在表面上或表面中的电解质处理来改变导体32和34的表面，以增强与相邻层的粘结性。如美国专利5679230中所描述的，这些结节优选地是增加了与相邻聚合物的粘结性的铜或铜合金，上述专利文献的公开内容通过引用并入本文。导体32和/或34的表面可用氨基硅烷或环氧硅烷偶合剂或者类似的偶合剂进行处理，也可不进行这样的处理。
根据本发明的某些方面，绝缘材料的第一层36包括能够至少结合到导体34并具有较高的热变形抗力(也就是对变形、移位或流动的抵抗力)的绝缘材料。例如，第一层36可以是在制造过程(例如层压处理)期间所通常呈现的温度和压力下具有硬度和尺寸稳定性的材料，该温度和压力例如是至少150摄氏度和至少3.5千克每平方厘米(kg/cm2)(也就是大约50磅每平方英寸(psi))。例如，第一层36可以是“软化点”大于制造过程(例如层压过程)期间所呈现的温度的材料，例如具有至少大约150摄氏度的软化点温度。如本领域所知，材料的“软化点”是材料(例如聚合物)通常开始软化的摄氏温度。根据一个方面，层36的材料的软化点可以包括处理之前(例如层压过程中的加热之前)的软化点，其中该软化点会随着处理而变化。在另一方面中，层36的材料的软化点可以包括处理之前(例如层压过程中的加热之前)的软化点，其中该软化点在处理之后仍基本相同。存在一些工业标准用来确定聚合物的软化点温度，包括在ASTMD 1525或ISO 306中记载的维卡(Vicat)软化点或者由在1.82兆帕(Mpa)的施加压力下建立了HDT的ASTM D 648所定义的热变形温度(HDT)。在本发明的一个方面中，取决于在制造过程中(例如层压过程中)层36所暴露于的温度，层36的材料例如可具有至少150摄氏度的软化点，但也可为至少175摄氏度，或者为至少200摄氏度，或者甚至为至少300摄氏度。例如层压温度可以是大约210、220、230、或250摄氏度。当至少部分被固化时第一层36的厚度范围在大约1.5μm到大约25μm。
“软化点温度”不应当与“玻璃转化温度”混淆。如现有技术已知，玻璃转化温度(Tg)是非晶质固体(如聚合物)在冷却时变得易碎的温度。通常，软化点温度Ts包含了一个温度范围，其大于Tg并小于聚合物的熔点温度(Tm)。如现有技术已知，随着聚合物的温度增加，在Tg处分子振动开始，但聚合物通常不会软化或流动。然而在Ts处，聚合物分子开始分离而允许聚合物的软化和流动。
根据本发明的某些方面，第一层36可以是高耐热的热塑聚合物、高耐热的热固聚合物、或高耐热的热塑聚合物与高耐热的热固聚合物的结合。也就是说，层36可以是一种或多种在层压处理中所通常呈现的压力和热条件下具有良好耐变形性的聚合物。例如，根据本发明的某些方面，第一层36可从以下热塑或热固聚合物中选择，它们包括聚酰胺、聚酰胺-酰亚胺、聚酰亚胺、聚醚砜、聚芳基砜、聚苯硫醚(polyphenylene sulfide)、聚醚醚酮、聚苯撑硫(polyphenylenesulphide)、聚苯醚、聚双马来酰亚胺、环氧树脂、聚酯、聚氨酯、它们的混合物或等价物。
图5中的第二层38是一种能够以某种方式至少结合到第一层36的材料，其还能够结合到导体32、34。在一个方面中，第二层38可包括第二材料的第一层，例如该材料是一种聚合物，例如可以不同于第一层36的聚合物。根据本发明的各个方面，这里所使用的表达“能够结合”意指例如在层压的温度和压力下通过某种方式与相邻材料反应或交联，从而在材料之间，例如在第二层28及其相邻的一个或几个层(如第一层36和导体34)之间提供结合，这种结合例如是机械结合、化学结合或这二者的组合。如下所述，层38还能够结合到与层36的材料基本相同的第二材料。层38被至少部分固化时的厚度在大约0.5μm到大约25μm范围内。根据本发明的各个方面，层38可以是一种或多种热固聚合物，或者是一种或多种热塑聚合物以及一种或多种热固聚合物的混合物，其能够至少与第一层36结合，并能与导体34结合。例如，第二层38的材料可从以下聚合物中选择，它们包括环氧树脂、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚醚砜、聚酯、聚双马来酰亚胺、醇酸树脂、聚氨酯、双马来酰亚胺三嗪树脂、及它们的混合物。
在本发明的一个方面，层38的材料在层压温度和压力下会变形。例如根据本发明一个方面，不同于第一层36的是，层38的材料可以包括不具有较高的热变形抗力的材料。例如，层38的材料不能在制造过程(例如层压过程)中所通常呈现的温度和压力(例如至少150摄氏度和至少3.5kg/cm2(也就是大约50psi)的温度和压力)下对抗变形或流动。在一个方面，如上所参考的工业标准定义的那样，第二层38的材料的软化点小于第一层36的材料的软化点。例如，第二层38的材料的软化点可能比第一层36的材料的软化点温度至少小百分之五，或者至少小百分之十，或者甚至比第一层36的材料的软化点温度至少小百分之二十。例如，如上所参考的工业标准定义的那样，第二层38的材料的“软化点”可以小于大约150摄氏度，或者小于大约120摄氏度，或者甚至小于大约100摄氏度。
第一层36和第二层38可能包含添加剂或填充剂，它们是以某种方式增强层36和/或层38的电气特性和/或机械特性或者增强无源电器件的电气特性和/或机械特性的材料，但是第一层36和第二层38中也可不包含这些添加剂或填充剂。填充剂材料可包含有机或无机填充剂材料，或者它们的混合物。填充剂材料可包含绝缘微粒、半导体微粒、铁电微粒或它们的混合物。填充剂微粒可包含二氧化硅、氮化硼、二氧化钛、碳化硅、云母、有机填充剂、和/或陶瓷材料，或者包括这些材料的混合物。陶瓷材料可包括钛酸钡、钛酸锶、钛酸铅钡、钛酸锶钡、钛酸钕钡、氧化铝、钛酯钙、钛酸锆锶、钛酯钙钡、钛酸锆钙、以及它们的混合物。微粒通常与层36和/或层38的材料均匀混合，例如与层36和/或层38的聚合物基质均匀混合。填充微粒的平均微粒尺寸小于10微米(μm)，或者甚至小于3μm，从而用于进一步增强复合层的电气和机械特性。微粒可被提供为以下形式，即球、杆、纤维、斑点、和/或须、或者这些形式的组合形式。在本发明的一个方面，层36和/或层38包括填充剂材料(例如微粒)，其占层体积的量大约为1％到80％的体积，例如占了层体积的大约5％到大约50％。
图6、图7、图8和图9是根据本发明一个方面制造无源电器件的处理的步骤的示意图。如图6所示，根据本发明的各个方面，第一层36可被施加到导体32，以提供带涂层导体33，例如带涂层铜箔片导体或涂敷树脂的铜箔片。尽管能以任何传统方式将第一层36施加到导体32，例如该施加方式尤其包括涂敷、层压、电镀，但根据本发明一个方面描述了第一层36通过涂敷被施加到导体32。例如通过将液体溶液或聚合物、低聚物和/或单体与溶剂的混合物涂敷在导体32上来施加第一层36。该聚合物、低聚物、和/或单体可以是以上描述的一种或多种聚合物、低聚物、和/或单体。溶剂可以是任何一种传统溶剂，包括二甲基乙酰胺、n-甲基吡咯烷酮、二甲基甲酰胺、甲基乙基酮、甲苯或它们的混合物。尽管将描述涂敷来作为本发明某些方面的制造方法，但应当理解本发明的这些方面还可通过非涂敷的方法来提供，例如通过电镀方法，即通过将聚合物层或膜施加到导体32表面或者通过将聚合物挤压到导体32的表面。
例如通过施加连续的电介质层来连续地涂敷导体箔片，从而来连续地实现涂敷过程。可能会用到计量装置来将层36涂敷到导体32上，例如会用到刮刀、狭槽冲模、反向辊、凹版辊、唇式冲模、点冲模或其它传统方法来控制层36的厚度。在一个方面中，如果聚合物溶液包含热塑聚合物，则层36可基本上完全烘干。
根据本发明的各个方面，在将第一层36通过例如涂敷施加到导体32上之后，带涂层导体33可被加热以蒸发至少一些溶剂并至少部分地固化或烘干层36的材料，以生成导体32的层压结构35，以及至少部分固化的层36或干燥的层36(例如是在涂敷溶液包含热塑聚合物时被基本上完全烘干的热塑聚合物层36)。在一个方面中，将未固化或未烘干的带涂层导体33通过温度在溶剂沸点以上的烤炉，从而有效地将基本上所有的溶剂从层36中去除，并且将层36的材料至少部分地固化。在一个方面，加热期间层36的材料可被完全固化。
如图7所示，在至少部分地固化了层36的材料之后，第二层38被施加到层压结构35的第一层36。在与上述处理类似的处理中，根据本发明的某些方面，可通过涂敷将第二层38施加到层压结构35的第一层36，以提供双重绝缘层涂敷的导体37，例如双层涂敷的铜箔片导体。再次说明，尽管可通过各种传统方式将第二层38施加到第一层36，但根据本发明的一个方面描述了通过涂敷来将第二层38施加到第一层36，该涂敷过程例如是通过将溶剂中的聚合物、低聚物和/或单体的液体混合物涂敷在第一层36上。该聚合物、低聚物、和/或单体可以是以上描述的一种或多种聚合物、低聚物、和/或单体。溶剂可以是包括以上描述的一种或多种溶剂的任意传统溶剂。
根据本发明的各个方面，在例如通过涂敷将第二层38施加到第一层36之后，双层涂敷的导体37可被加热以蒸发至少一些溶剂并至少部分地固化层38的材料，以生成导体32、部分固化的层36、以及部分固化的层38的层压结构37。在一个方面中，将未固化的双层涂敷导体37通过温度在溶剂沸点以上的烤炉，从而有效地将基本上所有的溶剂从层38中去除，并且将层38的材料部分地固化。随着被至少部分地固化而得到的电介质层36和38的总厚度可以在大约3.5μm到大约100μm之间。
如图8所示，在至少部分地将层38的材料固化之后，可将第二导体34施加到双层涂敷的层压板37，以生成图9所示层压的无源电子器件40。第二导体34(例如铜箔片)可通过传统方式(如层压)被施加到双层涂敷的层压板37。根据本发明的各个方面，在压力和温度下实施层压。例如在大约140摄氏度到大约310摄氏度的温度下通过压力来实现层压，上述温度范围例如可以是大约160摄氏度到200摄氏度。层压压力可以是从大约3.5千克每平方厘米(kg/cm2)(即，大约50磅每平方英寸(psi))到大约42.3kg/cm2(即大约600psi)，并且通常可以是从大约10kg/cm2(即大约142psi)到大约25kg/cm2(即大约255psi)。层压处理的持续时间可在大约30分钟到大约180分钟之间变化，例如可以是大约50分钟到大约90分钟。层压处理可在真空条件下实现，或不在真空条件下实现。例如，当在真空条件下实现时，可使用至少70厘米(即大约28英寸)汞柱(Hg)真空压力的绝对压力。
根据本发明的一个方面，图8和图9中示出的层压处理可在小于层36材料的软化点温度的温度下实现。例如在减小或防止层36中材料的移位或流动的温度下实施将导体34层压到层压板37，从而保证了导体32与34之间的期望分隔，并且减小或防止了图3和图4中示出的导体32与34之间的短路。
图10是图9所示标号10所标示的层压无源电器件40的一部分的细节示图。如图10所示，根据本发明的某些方面，提供了一个层36，其材料的软化点温度大于制造期间(例如层压期间)所呈现的处理温度，这防止了层36中材料的移位，从而减小或消除了导体32与34之间的接触。如图10所示，根据本发明的某些方面，可提供更可靠的无源电器件，如电容器。与现有技术相反，不需要在制造过程中(例如在层压压力和温度下)提供相对刚性的层36，即使在层压期间出现了不期望的残留物时(如图4所示)也不容易在导体32和34之间发生短路。
图11是根据本发明一个方面制造无源电器件40的处理50的示意图。处理50类似于上述图5-图9所示的处理。如图11所示，双层涂敷的结构37具有导体32、第一层36以及第二层38，将该结构在上述温度和压力下与导体34层压，以生成层压的无源电器件40。本发明的各个方面包括处理50以及无源电器件40，该无源电器件40具有位于导体(例如箔片导体32和34)之间的两个电介质层(例如不同的电介质层36和38)。
图12是根据本发明一个方面制造无源电器件70的另一处理60的示意图。如图12所示，处理60包括如上所述在温度和压力下将双层涂敷层压结构37层压到单层涂敷层压结构39，以生成层压的无源电器件70，上述双层涂敷层压结构37具有导体32、第一层36a(其可以类似于或等同于上述第一层36)、以及第二层38，上述单层涂敷层压结构39具有导体34和层36b(其可以类似于或等同于上述第一层36)。本发明的某些方面包括处理60和无源电器件70，该无源电器件70具有位于导体(例如箔片导体32和34)之间的三个电介质层(例如不同的电介质层36a、38和36b)。
图13是根据本发明一个方面制造无源电器件90的另一处理80的示意图。如图13所示，处理80包括双层涂敷层压结构37a和37b(其可以类似于或等同于上述层压结构37)。结构37a包括导体32、第一层36a(其可以类似于或等同于上述第一层36)、第二层38a(其可以类似于或等同于上述第二层38)。结构37b包括导体34、第一层36b(其可以类似于或等同于上述第一层36)、第二层38b(其可以类似于或等同于上述第二层38)。根据该方面，层压结构37a和37b可在如上所述的压力和温度下层压在一起，使得第二层38a与38b之间接触，从而生成层压的无源电器件90。本发明的某些方面包括处理80和无源电器件90，该无源电器件90具有位于导体(例如箔片导体32和34)之间的四个电介质层(例如四个不同的电介质层36a、38a、38b和36b)。
示例
以下描述了根据本发明一个方面的制造无源电器件的一个典型方法和根据本发明一个方面的典型的无源电器件。
电镀铜箔片的卷具有35微米的厚度和60cm的宽度，将该卷安装在涂敷机器(例如冲模涂敷机器)的退绕辊上。通过张紧辊装入箔片并将其通过惰辊送入烤炉，并随后将箔片送上反绕辊。箔片被张紧到大约0.7kg/cm。三区烤炉烘干机中的空气温度通常被分别保持在80摄氏度、120摄氏度和160摄氏度，并使这些温度保持稳定。
将驱动电机用于反绕辊并将箔片的线速度设置为2米/分钟。制备聚酰胺酰亚胺(PAI)聚合物溶液用于涂敷在箔片上，该溶液溶解在二甲基乙酰胺(DMAc)溶剂中并具有大约260摄氏度(通过TMA测量)的较高的热变形温度或软化点。调整涂敷冲模与箔片之间的空隙以生成期望厚度的干燥(即，基本上完全固化)聚合物层。保持涂敷冲模中聚合物溶液馈送泵压和溶液流，以生成恒定的膜厚度。溶剂被蒸发掉而使树脂干燥(例如，基本上完全干燥)，以在箔片上(例如导体32上)形成硬树脂层(例如，10μm厚的第一层36)。生成电介质涂敷箔片或树脂涂敷箔片(例如，树脂涂敷箔片35)的卷。对电介质涂敷箔片进行采样来测量涂敷厚度。涂敷厚度是通过用总涂敷箔片厚度减去箔片厚度而测量的。
接下来，在电介质的第一层(例如第一层36)顶部用第二层电介质(例如第二层38)涂敷树脂涂敷箔片的卷。制备环氧树脂热固聚合物和甲乙酮(MEK)的第二溶液，该聚合物在层压条件下具有粘合/结合特征。以类似于上面所描述的方法来在树脂涂敷箔片37的树脂侧(即，第一层36侧)施加该第二溶液，以获得期望厚度的聚合物。该第二层被部分固化(也就是提供“b阶段”层压)从而其随后能够通过例如交联的方式与其它衬底结合，包括与第二导体34(如图11所示)、第一聚合物层36b(如图12所示)、或另一第二聚合物层38b(如图13所示)结合。调整温度和涂敷条件，以获得厚度大约为2.5μm的部分固化的第二聚合物层。
在本发明的一个方面，通过层压两片这样涂敷的箔片来形成电容器，其中每个层压片都具有铜箔片/第一聚合物层/第二聚合物层的结构，例如图13中示出的层压板37a和37b，使得每个衬底的第二聚合物层(38a、38b)彼此相对。该层压处理生成了多层结构，包括铜箔片/第一聚合物层/第二聚合物层/第二聚合物层/第一聚合物层/铜箔片，例如图13中示出的层压板90。该层压处理在液压机中以190摄氏度(374华氏度)和22.5kg/cm2(320psi)执行90分钟的停留时间，并且该层压处理是在74厘米(29英寸)汞柱的真空下进行的。
所生成的电容器层压板被切割为一定尺寸并继续被处理以在铜层中被赋予期望的图案。对所得电容器进行外表检查并在500伏特(V)电压下进行电测试以发现无短路。所得电容器具有至少50皮法每平方厘米(pF/cm2)的电容密度(例如至少大约130pF/cm2)和至少200千伏每毫米(kV/mm)的电介质强度。
图14是根据本发明一个方面的层压结构100(如图13所示处理中示出的层压结构)的横截面的显微照片。图15是根据现有技术的层压结构110横截面的显微照片。结构100和110二者都是由以下条件的层压处理形成的，该层压处理条件是压力320psi、温度190摄氏度、层压停留时间90分钟、以及29英寸汞柱的真空。如图14所示，层压结构100包括两个铜导体102和一个电介质，该电介质包括两层第一材料104和两层第二材料106，其中第一材料104是具有260摄氏度的较高软化点温度的PAI，第二材料106是在层压以前具有小于150摄氏度的较低软化点温度的环氧树脂。如图15所示，层压结构110包括两个铜导体112和一个电介质，该电介质包括单层材料114，该材料是在层压以前具有小于150摄氏度的较低软化点温度的环氧树脂。
根据现有技术与本发明各个方面的比较，能够通过图14和15的比较显示出在处理期间会使所得电介质材料114变得多么薄。参考图15，由于材料114的软化点小于190摄氏度的层压温度，所以在层压温度和压力下材料114软化并流动，从而材料114变得稀薄并得到了用来阻挡导体112接触和短路的很薄的阻挡物。本发明的发明人发现了现有技术中的这一缺点并未通过增加材料114的厚度而被克服。图15中所示变薄的特点是几乎所有软化点较低的材料在高温层压过程中都会发生这种现象。相反，如图14所示，尽管低软化点材料106同样在处理中趋于变薄，但具有更高软化点的材料104并未在处理中显著变薄，从而提供了用来阻挡导体102间接触和短路的较厚的阻挡物。图14和图15的封闭检查指示出根据本发明各个方面的结构100中的导体102只有很少或几乎没有短路的可能，而结构110的导体112显示了跨过电介质114短路的多处迹象。
图16是图14所示层压结构100的细节120的SEM照片。图17是图15所示层压结构110的细节130的SEM照片。如图16所示，层压结构120包括两个铜导体102和两个聚合物层104，以及两个聚合物层106。如图16清楚地所示，根据本发明一个方面，在导体102之间没有会引起短路的接触。如图17所示，层压结构130包括两个铜导体112和一个电介质聚合物层114。根据现有技术对图17的封闭检查显示出结构110的导体112出现跨过电介质114的多处短路迹象。
本领域技术人员根据以上描述将清楚本发明的各个方面提供了制造无源电器件的改进方法以及改进的无源电器件，该改进的无源电器件提供了改进的电气性能，具体来说减小了在电负载条件下发生短路的可能性。该改进的无源电器件可被用于通常使用薄片电器件的任何电气应用，例如将不连续器件或一个或多个器件嵌入印刷电路板的应用。本发明的各个方面可被耦接或嵌入到电路、印刷电路板、或电器件，例如芯片封装之类的微电器件、蜂窝电话、个人数字助理(PDA)、计算机网络服务器、其它电器件等。在一个方面中，无源电器件为刚性或柔性的。本领域技术人员将明确的是这里描述的各个方面的特征、特性、和/或优点可被应用于和/或扩展到任意的实施例中(例如应用于和/或扩展到任意部分)。
尽管在此已经详细描述了本发明的各个方面，但显然对于本领域技术人员来说在不超出本发明精神范围的情况下能够作出各种修改、添加和替换等，因此这些修改、添加和替换等被认为是落入所附权利要求所定义的发明范围之内。

Claims (20)

1.一种无源电器件，包括
第一导体；
第一材料的第一层，其与第一导体相邻，所述第一材料具有大于第一温度的软化点温度；
第二材料的第一层，其与第一材料的第一层相邻，所述第二材料具有小于第一温度的软化点温度；以及
第二导体，其与第二材料的第一层相邻。
2.根据权利要求1所述的无源电器件，其中所述无源电器件包括薄层压板无源电器件。
3.根据权利要求1所述的无源电器件，其中第一温度是150摄氏度。
4.根据权利要求1所述的无源电器件，其中第一温度是200摄氏度。
5.根据权利要求1至4中任意一个所述的无源电器件，其中无源电器件还包括第一材料的第二层，其位于第二材料的第一层与第二导体之间。
6.根据权利要求5所述的无源电器件，其中无源电器件还包括第二材料的第二层，其位于第二材料的第一层与第二导体之间。
7.根据权利要求1至4中任意一个所述的无源电器件，其中第二导体被层压到第二材料的第一层，并且其中第一温度包括层压温度。
8.根据权利要求1至4中任意一个所述的无源电器件，其中第一材料包括热塑聚合物和热固聚合物中的至少一个。
9.根据权利要求1至4中任意一个所述的无源电器件，其中第一材料包括以下聚合物中的至少一个：聚酰胺、聚酰胺-酰亚胺、聚酰亚胺、聚醚砜、聚芳基砜、聚苯硫醚、聚醚醚酮、聚苯撑硫、聚苯醚、聚双马来酰亚胺、环氧树脂、聚酯、聚氨酯。
10.根据权利要求1至4中任意一个所述的无源电器件，其中第二材料包括以下聚合物中的至少一个：环氧树脂、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚醚砜、聚酯、聚双马来酰亚胺、醇酸树脂、聚氨酯、和双马来酰亚胺三嗪树脂。
11.一种制造无源电器件的方法，所述方法包括：
将第一材料的第一层施加到第一导体上，所述第一材料具有大于第一温度的软化点温度；
将第二材料的第一层施加到第一材料的第一层上，所述第二材料具有小于第一温度的软化点温度；以及
以小于第一温度的温度将第二导体层压到第二材料的第一层。
12.根据权利要求11所述的方法，其中无源电器件包括薄层压板电器件。
13.根据权利要求11所述的方法，其中第一温度是150摄氏度。
14.根据权利要求11至13的任意一个所述的方法，其中所述方法还包括在层压之前将第一材料的第二层施加到第二导体上。
15.根据权利要求14所述的方法，其中所述方法还包括在层压之前将第二材料的第二层施加到位于第二导体上的第一材料的第二层上。
16.一种薄层压板电容器，包括：
第一铜箔片导体；
第一聚合物的第一层，其被结合到第一铜箔片导体，所述第一聚合物具有大于150摄氏度的软化点温度；
第二聚合物的第一层，其被结合到第一聚合物的第一层上，所述第二聚合物具有小于150摄氏度的软化点温度；以及
第二铜箔片导体，其被结合到第二聚合物的第一层上；
其中电容器包括50pF/cm2的电容密度以及200kV/mm的电介质强度。
17.根据权利要求16所述的电容器，其中第一聚合物至少包括以下聚合物中的一个：聚酰胺、聚酰胺-酰亚胺、聚酰亚胺、聚醚砜、聚芳基砜、聚苯硫醚、聚醚醚酮、聚苯撑硫、聚苯醚、聚双马来酰亚胺、环氧树脂、聚酯、聚氨酯。
18.根据权利要求16或权利要求17所述的电容器，其中第二聚合物至少包括以下聚合物中的一个：环氧树脂、聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚醚砜、聚酯、聚双马来酰亚胺、醇酸树脂、聚氨酯、和双马来酰亚胺三嗪树脂。
19.一种印刷电路板，其具有如权利要求16或权利要求17所述的电容器。
20.一种电子装置，其具有如权利要求19所述的印刷电路板。
CN2010800106701A 2009-01-12 2010-01-11 无源电器件和制造无源电器件的方法 Active CN102341873B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,411 US8866018B2 (en) 2009-01-12 2009-01-12 Passive electrical devices and methods of fabricating passive electrical devices
US12/352,411 2009-01-12
PCT/US2010/020620 WO2010081073A2 (en) 2009-01-12 2010-01-11 Passive electrical devices and methods of fabricating passive electrical devices

Publications (2)

Publication Number Publication Date
CN102341873A true CN102341873A (zh) 2012-02-01
CN102341873B CN102341873B (zh) 2013-05-01

Family

ID=42317186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800106701A Active CN102341873B (zh) 2009-01-12 2010-01-11 无源电器件和制造无源电器件的方法

Country Status (8)

Country Link
US (1) US8866018B2 (zh)
JP (1) JP5303656B2 (zh)
KR (1) KR101582364B1 (zh)
CN (1) CN102341873B (zh)
HK (1) HK1158884A2 (zh)
MY (1) MY153256A (zh)
TW (1) TWI535345B (zh)
WO (1) WO2010081073A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808818A (zh) * 2017-09-21 2018-03-16 天津大学 一种柔性电容器的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001143A1 (en) * 2009-03-27 2012-01-05 Dmitri Borisovich Strukov Switchable Junction with Intrinsic Diode
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
CN102404934B (zh) * 2010-09-09 2015-01-14 富葵精密组件(深圳)有限公司 电路板基板及其制作方法
FR2975864A1 (fr) * 2011-05-27 2012-11-30 Eads Europ Aeronautic Defence Semi-produit sous la forme d'une bande conductrice integrable dans un materiau composite et procede de fabrication d'une telle bande
US8912450B2 (en) * 2011-06-27 2014-12-16 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
WO2015073591A1 (en) * 2013-11-12 2015-05-21 Solexel, Inc. Metal foil metallization for backplane-attached solar cells and modules
JP5940138B2 (ja) * 2014-12-24 2016-06-29 古河電気工業株式会社 キャパシタ型蓄電池用絶縁膜
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10057984B1 (en) * 2017-02-02 2018-08-21 Chang Chun Petrochemical Co., Ltd. Composite thin copper foil and carrier
JP7114983B2 (ja) * 2017-03-29 2022-08-09 荒川化学工業株式会社 接着剤、フィルム状接着材、接着層、接着シート、樹脂付銅箔、銅張積層板、プリント配線板、並びに多層配線板及びその製造方法
US12119180B2 (en) 2023-02-03 2024-10-15 Peak Nano Films, LLC Multilayered high-temperature dielectric film

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314231A (en) 1980-04-21 1982-02-02 Raychem Corporation Conductive polymer electrical devices
JPH0339892Y2 (zh) * 1986-04-07 1991-08-22
EP0255072B1 (en) 1986-07-29 1993-04-21 TDK Corporation Semiconductive ceramic composition and semiconductive ceramic capacitor
US5852397A (en) 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
JP3098651B2 (ja) 1993-03-31 2000-10-16 松下電器産業株式会社 高分子電気デバイス
US5362534A (en) 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
JP3230394B2 (ja) 1994-06-01 2001-11-19 株式会社村田製作所 磁器コンデンサ
US5679230A (en) 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
JP3319934B2 (ja) 1996-03-26 2002-09-03 松下電工株式会社 樹脂付き金属箔
US6094338A (en) * 1997-07-09 2000-07-25 Mitsubishi Chemical Corporation Electric double-layer capacitor
US6618238B2 (en) 1998-04-01 2003-09-09 Polyclad Laminates, Inc. Parallel plate buried capacitor
US6212062B1 (en) 1998-09-29 2001-04-03 General Electric Company Sealed ultracapacitor
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
CN1111310C (zh) 1999-12-06 2003-06-11 上海维安热电材料有限公司 一种热敏电阻器及其制造方法
DE60113195T2 (de) 2000-06-27 2006-07-06 Asahi Glass Co., Ltd. Aktivkohlematerial, Verfahren zu dessen Herstellung und elektrischer Doppelschichtkondensator, welcher dieses verwendet
JP2002012288A (ja) * 2000-06-28 2002-01-15 Nitto Denko Corp 電子部品搬送用カバーテープ及び電子部品搬送体
JP2002033581A (ja) 2000-07-13 2002-01-31 Mitsui Mining & Smelting Co Ltd 銅張積層板の製造方法
US6657849B1 (en) 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric
SE0003037D0 (sv) 2000-08-29 2000-08-29 Abb Ab Elektrisk maskin
JP3770537B2 (ja) * 2001-07-30 2006-04-26 三井金属鉱業株式会社 キャパシター及びそれを形成するための両面銅張積層板の製造方法
US6693793B2 (en) 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
US7038143B2 (en) 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
JP3795460B2 (ja) * 2003-01-06 2006-07-12 三菱電機株式会社 プリント配線板、半導体装置およびプリント配線板の製造方法
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US7413815B2 (en) 2004-02-19 2008-08-19 Oak-Mitsui Inc. Thin laminate as embedded capacitance material in printed circuit boards
US7596842B2 (en) * 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
JP2007115723A (ja) 2005-10-17 2007-05-10 Tdk Corp 金属箔積層体及び電子部品
JP2008010797A (ja) 2006-06-30 2008-01-17 E I Du Pont De Nemours & Co 電子部品およびコンデンサ
US20090068453A1 (en) * 2006-10-11 2009-03-12 Sengshiu Chung Impact-resistant lightweight polymeric laminates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808818A (zh) * 2017-09-21 2018-03-16 天津大学 一种柔性电容器的制备方法

Also Published As

Publication number Publication date
JP5303656B2 (ja) 2013-10-02
TW201032683A (en) 2010-09-01
US8866018B2 (en) 2014-10-21
JP2012515435A (ja) 2012-07-05
WO2010081073A3 (en) 2010-10-07
TWI535345B (zh) 2016-05-21
US20100175914A1 (en) 2010-07-15
WO2010081073A2 (en) 2010-07-15
HK1158884A2 (en) 2012-06-29
KR20110116162A (ko) 2011-10-25
KR101582364B1 (ko) 2016-01-04
MY153256A (en) 2015-01-29
CN102341873B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
CN102341873B (zh) 无源电器件和制造无源电器件的方法
CN1841589B (zh) 金属/陶瓷/聚合物复合材料及制造嵌入电容器的方法
US9368251B2 (en) Multilayer ceramic capacitor with conductive fullerene-filling resin layer, method for same, and mounting board with same
CN104240950B (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
US9390860B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and board having the same mounted thereon
CN1239319C (zh) 电容器层形成用的双面覆铜箔层合板及其制造方法
US7733626B2 (en) Passive device structure
US8390984B2 (en) Capacitor substrate structure
US9424989B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US20130120898A1 (en) Multilayer ceramic electronic component
US20150068794A1 (en) Multilayer ceramic capacitor, manufacturing method thereof and board for mounting the same thereon
JP6649770B2 (ja) 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
US20150041197A1 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
TW202213407A (zh) 導電性樹脂組成物及電子零件之製造方法
US9253881B2 (en) Multilayer flexible substrate
CN101207971A (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
KR20190094138A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP4075569B2 (ja) プリント配線板製造用材料及びプリント配線板及びその製造方法
JP3795460B2 (ja) プリント配線板、半導体装置およびプリント配線板の製造方法
JP2000277922A (ja) 多層プリント配線板及びその製造方法
JP2002198250A (ja) 積層型電子部品
JP6940805B2 (ja) 印刷回路板の製造方法
JP2001068803A (ja) 高誘電率複合材料及びそれを用いたプリント配線板
TW202211274A (zh) 電子零件之製造方法
JPH08330182A (ja) 電気回路用コンデンサ及びその製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171229

Address after: Tokyo, Japan

Patentee after: Mitsui Mining & Smelting Co.

Address before: American New York

Patentee before: OAK MITSUI TECHNOLOGIES LLC

TR01 Transfer of patent right