KR101581052B1 - 비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조 - Google Patents

비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조 Download PDF

Info

Publication number
KR101581052B1
KR101581052B1 KR1020100075901A KR20100075901A KR101581052B1 KR 101581052 B1 KR101581052 B1 KR 101581052B1 KR 1020100075901 A KR1020100075901 A KR 1020100075901A KR 20100075901 A KR20100075901 A KR 20100075901A KR 101581052 B1 KR101581052 B1 KR 101581052B1
Authority
KR
South Korea
Prior art keywords
image sensor
light
reflective layer
sensitive area
layer
Prior art date
Application number
KR1020100075901A
Other languages
English (en)
Other versions
KR20110023741A (ko
Inventor
제프리 피. 감비노
존 조셉 엘리스-모나한
제임스 윌리엄 애드키슨
로버트 케네스 레이디
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20110023741A publication Critical patent/KR20110023741A/ko
Application granted granted Critical
Publication of KR101581052B1 publication Critical patent/KR101581052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

솔리드 스테이트 이미지 센서, 상기 솔리드 스테이트 이미지 센서를 제조하기 위한 방법 및 상기 솔리드 스테이트 이미지 센서를 제조하기 위한 설계 구조는 차례대로 감광 영역을 포함하는 기판을 포함한다. 또한 솔리드 스테이트 이미지 센서 내에는 상기 감광 영역 및 상기 기판의 입사 방사측의 반대 편의 상기 기판 및 상기 감광 영역의 일 측 위에 위치하는 비-평면 반사층이다. 상기 비-평면 반사층은 캡쳐되지 않는 입사 방사를 다시 상기 감광 영역 내로 반사시키는 한편, 상기 기판 내에서 측면으로 분리된 추가 감광 영역과의 광학 크로스-토크(optical cross-talk)를 방지하도록 모양이 형성(shape)되고 배치된다.

Description

비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조{IMAGE SEOSOR, METHOD AND DESIGN STRUCTURE INCLUDING NON-PLANAR REFLECTOR}
본 발명은 일반적으로 이미지 센서들, 이미지 센서들의 제조 방법들 및 이미지 센서들의 제조를 위한 설계 구조들과 관련된다. 더 상세하게는, 본 발명은 광 캡쳐(light capture)가 향상된 이미지 센서들과 관련된다.
솔리드 스테이트 이미지 센서들(solid state image sensors)은 여러 가지 이미징 기술 어플리케이션들에서 사용되는 인기있는 광전자 컴포넌트들이다. 솔리드 스테이트 이미지 센서들은 특히 디지털 카메라 내에서 이미징 엘리먼트들 및 액티브 광 캡쳐(active light capture)로서 흔히 사용된다.
솔리드 스테이트 이미지 센서들은 액티브 광 캡쳐 및 이미징 엘리먼트들로 사용되기 위해 몇 가지 반도체 기술들을 사용하여 제조될 수 있다. 전하 결합 디바이스들(charge coupled devices)은 더 전통적인 솔리드 스테이트 이미지 센서 광 캡쳐 및 이미징 엘리먼트들로 알려져 있다. 상보형 금속 산화물 반도체(complementary metal oxide semiconductor, CMOS) 디바이스들도 또한 솔리드 스테이트 이미지 센서 내에서 사용하기 위한 또 다른 반도체 기반의 액티브 광 캡쳐 및 이미징 엘리먼트를 제공한다. CMOS 반도체 디바이스들에 근거를 둔 솔리드 스테이트 이미지 센서들은, 이러한 CMOS 기반의 솔리드 스테이트 이미지 센서들이 다른 유형의 솔리드 스테이트 이미지 센서들과 비교하여 일반적으로 전력을 덜 소모하는 한, 일반적으로 더 바람직하다.
일반적으로 솔리드 스테이트 이미지 센서들, 그리고 더 상세하게는 CMOS 이미지 센서들은 광전자 컴포넌트 제조 기술에서 바람직하지만, 일반적으로 솔리드 스테이트 이미지 센서들, 그리고 더 상세하게는 CMOS 이미지 센서들이 전혀 문제가 없는 것은 아니다. 특히, 광 캡쳐 효율(light capture efficiency) 및 광 변환 효율(light conversion efficiency)은 종종 솔리드 스테이트 이미지 센서들 내에서 최적화하기에 어려울 수 있는 관련 파라미터들이다. 이러한 점 때문에, 우수한 광 캡쳐 효율 및/또는 우수한 광 변환 효율을 포함하는 솔리드 스테이트 이미지 센서 설계들이 바람직하다.
광전자 기술에는, 여러 가지 솔리드 스테이트 이미지 센서 구조들 및 설계들, 및 솔리드 스테이트 이미지 센서 구조들의 제조 방법들이 알려져 있다.
예를 들어, Pi 등의 미국특허 공개번호 2002/0020846은 솔리드 스테이트 이미지 센서 내에 사용될 수 있는 백사이드 조명 광다이오드 어레이(backside illuminated photodiode array)를 보여준다. 상기 백사이드 조명 광다이오드 어레이는 섬광 재료(scintillation material)와 결합되어 섬광 기반의 백사이드 조명 광다이오드 어레이를 제공할 수 있다.
또한, Rhodes의 미국 특허번호 6,465,786은 CMOS 이미지 센서 내에 사용될 수 있는 딥 적외선 광다이오드(deep infrared photodiode)를 보여준다. 상기 딥 적외선 광다이오드는 광학적 반사층 뿐만 아니라, 적외선 흡수 실리사이드층을 포함한다.
마지막으로, Mouli의 미국 특허번호 7,279,764는 실리콘 기반의 공명 캐비티(resonant cavity)를 포함하는 CMOS 이미지 센서를 보여준다. 상기 실리콘 기반의 공명 캐비티는 긴 파장들에서 CMOS 이미지 센서에게 증가된 광 흡수를 제공한다.
특히, CMOS 이미지 센서들을 포함하는 솔리드 스테이트 이미지 센서들은 솔리드 스테이트 이미지 센서 기술이 발전함에 따라 계속해서 흥미롭고 중요할 것 같다. 따라서, 정확하고 효율적인 광 캡쳐 및 광 변환을 제공하는 솔리드 스테이트 이미지 센서들, 및 이러한 솔리드 스테이트 이미지 센서들의 제조 방법들이 바람직하다.
본 발명은 솔리드 스테이트 이미지 센서, 상기 솔리드 스테이트 이미지 센서를 제조하기 위한 방법 및 상기 솔리드 스테이트 이미지 센서를 제조하기 위한 설계 구조를 제공한다. 상기 솔리드 스테이트 이미지 센서 - 이는 전형적으로는 백사이드 솔리드 스테이트 이미지 센서(backside solid state image sensor)인 CMOS 이미지 센서이지만, 반드시 그런 것은 아님 - 는, 상기 솔리드 스테이트 이미지 센서 내에서, 광 캡쳐를 최적화하고, 그 결과 광 변환을 최적화하도록 의도된, 비-평면의 그리고 전형적으로는 곡면인(curved) 반사층을 포함한다.
본 발명에 따른 특정 솔리드 스테이트 이미지 센서는 감광 영역(photosensitive region)을 포함하는 기판을 포함한다. 상기 특정 솔리드 스테이트 이미지 센서는 또한 비-평면(non-planar) 반사층(reflector layer)을 포함하는데, 상기 비-평면 반사층은, 상기 감광 영역의 입사 방사측(incident radiation side) 반대 편(opposite)의 상기 감광 영역의 일 측(a side)에(또는 일 측 위에) 위치한다. 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사(uncaptured incident radiation)를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성(shape)되고 배치된다.
본 발명에 따른 또 다른 특정 솔리드 스테이트 이미지 센서는 또한 감광 영역을 포함하는 기판을 포함한다. 이러한 다른 특정 솔리드 스테이트 이미지 센서는 비-평면 반사층을 포함하는데, 상기 비-평면 반사층은, 상기 감광 영역의 입사 방사측 반대 편의 상기 감광성 영역의 일 측에(또는 일 측 위에) 위치하는 유전체 분리 금속배선 스택(dielectric isolated metallization stack) 내에 위치한다. 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성되고 배치된다.
본 발명에 따른 솔리드 스테이트 이미지 센서를 제조하기 위한 특정 방법은 감광 영역을 포함하는 기판을 제공하는 단계를 포함한다. 이러한 특정 방법은 또한 상기 감광 영역의 입사 방사측(incoming radiation side) 반대 편의 상기 감광 영역의 일 측 위에 비-평면 반사층을 형성하는 단계를 포함한다. 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성되고 배치된다.
본 발명의 목적들, 특징들 및 이점들은 이하에서 제시되는 바와 같이, 바람직한 실시예에 관한 설명의 정황 내에서 이해될 수 있다. 바람직한 실시예에 관한 설명은, 본 출원서의 중요 부분을 이루는 첨부되는 도면들의 정황 내에서 이해될 것이다.
도 1은 본 발명의 특정 실시예에 따른 CMOS 이미지 센서의 개략적인 단면도를 보여준다.
도 2는 본 발명의 다른 특정 실시예에 따른 CMOS 이미지 센서의 개략적인 단면도를 보여준다.
도 3 내지 도 5는 본 발명의 특정 방법의 실시예에 따른 CMOS 이미지 센서 내에 복수의 반사층들을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도들을 보여준다.
도 6 내지 9는 본 발명의 다른 특정 방법의 실시예에 따른 CMOS 이미지 센서 내에 복수의 반사층들을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도들을 보여준다.
도 10 내지 12는 본 발명의 또 다른 특정 방법의 실시예에 따른 CMOS 이미지 센서 내에 복수의 반사층들을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도를 보여준다.
도 13은 본 발명에 따른 이미지 센서 구조를 설계, 제조 및/또는 테스트함에 있어서 사용될 수 있는 설계 프로세스의 흐름도를 보여준다.
본 발명은 솔리드 스테이트 이미지 센서 및 솔리드 스테이트 이미지 센서를 제조하기 위한 방법을 포함하는데, 이러한 본 발명은 이하에서 제시되는 설명의 정황 내에서 이해될 것이다. 그리고, 이하에서 제시되는 설명은 위에서 기술된 도면들의 정황 내에서 이해될 것이다. 도면들은 발명을 예시하기 위한 목적으로 사용된 것이므로, 그 크기 면에서는 실제 크기와 반드시 동일한 것은 아니다.
도 1은 본 발명의 특정 실시예에 따른 CMOS 이미지 센서를 예시하는 개략적인 단면도를 보여준다. 본 발명의 이러한 특징 실시예는 본 발명의 제1 실시예를 구성한다.
도 1은 반도체 기판(10)을 보여준다. 반도체 기판(10)은 반도체 기판(10)의 회로 부분(R1)을 포함한다. 반도체 기판(10)의 회로 부분(R1)은 반도체 기판(10)의 감광 부분(R2)에 측면으로(laterally) 인접하고 이웃해 있다. 반도체 기판(10)의 감광 부분(R2)(완전히 제조된 경우) 내에는 복수의 액티브 픽셀들(active pixels)(AP), 및 다크 픽셀(dark pixel)(DP)이 포함된다. 또한 반도체 기판(10)은 복수의 분리 영역들(isolation regions)(11)을 포함하는데, 이 복수의 분리 영역들(11)은 반도체 기판(10)의 복수의 액티브 영역들을 분리시킨다. 반도체 기판(10)의 감광 영역(R2) 내의 액티브 영역들 내에는, 복수의 트랜지스터들(T)이 포함되고, 이들 복수의 트랜지스터들은 분리 영역들(11)에 의해 분리된다. 복수의 트랜지스터들(T) 각각은 감광 영역(PSR)을 포함한다. 반도체 기판(10)의 회로 부분(R1) 내에는 만들어진 감광 영역(PSR)이 없는 추가 트랜지스터(T)가 위치한다.
도 1은 또한 반도체 기판(10)의 제1 측(first side) 상에 위치 및 형성된 유전체 분리 금속배선 스택(12)을 보여준다. 유전체 분리 금속배선 스택(12)은 순차적으로 라미네이트된 유전체층들(12a, 12b, 12c, 12d 및 12e)을 포함한다. 또한 유전체 분리 금속배선 스택(12) 내에는, 도전체층들이 포함되는데, 상기 도전체층들은 복수의 콘택 비아들(contact vias)(CA), 제1 금속층(M1), 복수의 제2 금속층들(M2), 제2 비아(V2) 및 복수의 제3 금속층들(M3)을 포함한다. 또한 유전체 분리 금속배선 스택(12) 내에는, 복수의 비-평면(non-planar)의 곡면의(curved) 반사층들(20)이 포함된다. 비-평면의 곡면 반사층들(20)은 액티브 픽셀들(AP) 및 다크 픽셀(DP) 내에 정렬(align)되도록 만들어진다.
도 1은 또한 반도체 기판(10)의 제1 측 - 반도체 기판(10)의 상기 제1 측 상에는 유전체 분리 금속배선 스택(12)이 위치 및 형성됨 - 반대 편(opposite)의 반도체 기판(10)의 제2 측 상에 위치 및 형성된 스페이서층(14)을 보여준다. 상기 반도체 기판의 이러한 제2 측은(즉, 완전히 조립된 경우), 본 발명의 이러한 제1 실시예에 따른 CMOS 이미지 센서의 입사 방사측(incident radiation side)을 포함한다. 도 1은 또한 복수의 컬러 필터층들(16)을 더 보여주는데, 복수의 컬러 필터층들(16)은, 복수의 액티브 픽셀들(AP) 내에서 스페이서층(14) 상에 위치하고, 개별 액티브 픽셀들(AP)과(즉, 개별 감광 영역들(PSR)과) 정렬된다. 이와 유사하게, 도 1은 또한 불투명층(17)을 보여주는데, 불투명층(17)은 또한 스페이서층(14) 상에 위치하고, 컬러 필터층(16)에 측면으로 인접하고 이웃해 있다. 불투명층(17)은 다크 픽셀(DP) 내에서 감광 영역(PSR)과 정렬되도록 만들어진다. 마지막으로, 도 1은 또한 렌즈층들(18)을 더 보여주는데, 렌즈층들(18)은 대응하는 복수의 컬러 필터층들(16) 상에 위치 및 형성되며, 또한 액티브 픽셀들(AP) 내에서 감광 영역들(PSR)과 정렬된다.
반사층들(20)을 제외하고는, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서를 포함하는 앞에서의 층들 및 구조들은 광전자 제조 기술에서 일반적인 전통적 재료들을 포함할 수 있고, 광전자 제조 기술에서 일반적인 전통적 크기들을 가질 수 있으며, 또 그렇지 않으면 광전자 제조 기술에서 일반적인 전통적 방법들을 사용하여 형성될 수 있다.
예를 들어, 반도체 기판(10)은 몇 가지의 반도체 재료들을 포함할 수 있다. 상기 반도체 재료들의 예들에는, 실리콘, 게르마늄, 실리콘-게르마늄 합금, 실리콘-탄소 합금, 실리콘-게르마늄-탄소 합금 및 화합물 반도체 재료들이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니다. 위의 화합물 반도체 재료들의 예들에는, 갈륨-아세나이드(gallium-arsenide) 반도체 재료들, 인듐-아세나이드(indium-arsenide) 반도체 재료들 및 인듐-포스파이드(indium-phosphide) 반도체 재료들 등이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니다. 전형적으로는 반도체 기판(10)은 실리콘 또는 실리콘-게르마늄 합금 반도체 재료를 포함하며, 그 두께는 약 5 내지 약 100 마이크론이다.
복수의 분리 영역들(11)은 실리콘의 로컬 산화(local oxidation of silicon, LOCOS) 분리 영역들, 쉘로우 트렌치 분리 영역들(shallow trench isolation regions)(즉, 약 5000 옹스트롱까지의 깊이를 가짐) 및 딥 트렌치 분리 영역들(deep trench isolation regions)(즉, 약 20 마이크론까지의 더 깊은 깊이를 가짐)을 포함할 수 있으나, 이러한 것들로 한정되는 것은 아니다. 전형적으로는, 일 실시예는 쉘로우 분리 트렌치들 내에 위치하는 쉘로우 트렌치 분리 영역들을 사용한다. 분리 영역들(11)(이 분리 영역들이 쉘로우 분리 트렌치들 내에 위치하든 딥 분리 트렌치들 내에 위치하든지 간에)은 몇 개의 유전체 재료들을 포함할 수 있다. 전형적으로는 실리콘의 산화물들(oxides), 질화물들(nitrides), 산질화물들(oxynitrides), 및 이것들의 라미네이터들(laminates) 및 이것들의 합성물(composites)이 포함된다. 그러나, 다른 엘리먼트들의 산화물들, 질화물들 및 산질화물들이 배제되는 것은 아니다.
전형적으로는, 복수의 분리 영역들(11)은 적어도 부분적으로 블랭킷층 증착(blanket layer deposition) 및 평탄화(planarizing) 방법 방법을 사용하여 형성된다. 적절한 블랭킷층들은 열 또는 플라즈마 산화 또는 질화 방법들, 화학 기상 증착 방법들 및 물리 기상 증착 방법들을 사용하여 형성될 수 있다. 평탄화 방법들에는, 기계적 평탄화 방법들, 및 화학적 기계적 연마(chemical mechanical polish, CMP) 평탄화 방법들이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니다. 화학적 기계적 연마 평탄화 방법들이 가장 일반적이다.
트랜지스터들(T)의 개별 컴포넌트들은 이하에서 더 자세히 논의될 것이지만, 그럼에도 불구하고, 이들 개별 컴포넌트들은 또한 전통적인 방법들을 사용하여 전통적인 크기들로 형성된 전통적인 재료들을 포함할 수 있다. 그러나 반드시 이러한 것들로 한정되는 것은 아니다. 이와 유사하게, 도 1은 특정 제1 실시예에 따른 CMOS 이미지 센서를 예시함에 있어서, 광다이오드 감광 영역(photodiode photosensitive region)을 제공하기 위해 감광 영역(PSR)으로서 특정 트랜지스터(T)의 복수의 소스 및 드레인 영역들 중 하나를 사용하는 것으로 예시하고는 있지만, 상기 실시예 및 본 발명은 그러한 것으로 한정되는 것은 아니다. 그보다는 오히려, 본 발명은 광다이오드 이외의 것을 포함하는 액티브 픽셀(AP) 내의 감광 영역(PSR)의 정황 내에서 동작하는 것으로 의도된다. 상기 실시예 및 본 발명의 정황 내에서 사용될 수 있는 광다이오드들 이외의 광액티브 디바이스들(photoactive devices)의 특정 후보에는, 전하 결합 디바이스들(charge coupled devices)이 포함될 수 있으나, 반드시 이러한 것들로 한정되는 것은 아니다.
유전체 분리 금속배선 스택(12) 내에서 금속배선 컴포넌트들을 포함하는 개별 비아들 및 배선층들(CA, M1, V1, M2, V2 및 M3)은, 반도체 제조 기술 및 광전자 제조 기술에서 전통적인 몇 가지의 금속배선 재료들을 포함할 수 있다. 이러한 금속배선 재료들의 예들에는, 특정 금속들, 금속 합금들, 금속 질화물들 및 금속 산화물들이 포함되나, 이러한 것들로 한정되는 것은 아니다. 가장 일반적인 것으로는, 텅스텐 금속배선 재료들, 알루미늄 금속배선 재료들 및 구리 금속배선 재료들 등이 있으며, 이들 중 어떤 것은 종종 장벽 금속배선 재료(barrier metallization material)를 포함한다. 금속배선 재료들의 유형들은 그 개략적인 단면도가 도 1에 도시된 CMOS 이미지 센서 구조 내의 위치 및 크기의 기능에 따라 다를 수 있다. 콘택 비아들(CA) 이외의, 더 작은 크기 및 하층의 금속배선 피쳐들(smaller dimensioned and lower-lying metallization features)(즉, 이것들은 반도체 기판(10)에 더 가까이 위치함)은 전형적으로 구리 함유 도전체 재료들을 포함한다. 이와는 다르게, 콘택 비아들(CA)은 전형적으로 텅스텐 함유 도전체 재료들을 포함한다. 더 크고 상층의 금속배선 피쳐들(larger and upper-lying metallization features)은 알루미늄 함유 도전체 재료들을 포함할 가능성이 더 높다.
유전체 분리 금속배선 스택(12) 내의 복수의 유전체층들(12a, 12b, 12c, 12d 및 12e)은, 광전자 제조 기술에서 전통적인 몇 가지의 유전체 재료들을 포함할 수 있다. 일반적으로 약 4 내지 약 20의 유전체 상수를 갖는 고 유전체 상수의 유전체 재료들이 포함된다. 이러한 그룹에 포함되는 예들에는, 실리콘의 산화물들, 질화물들 및 산질화물들이 있는데, 이러한 것들로 한정되는 것은 아니다. 바람직한 옵션으로서, 복수의 유전체층들(12a, 12b, 12c, 12d 및 12e)은 또한 일반적으로 약 2 내지 약 4의 유전체 상수를 갖는 저 유전체 상수의 유전체 재료들을 포함할 수 있다. 이 그룹에 포함되는 예들에는, 하이드로젤들(hydrogels), 에어로젤들(aerogels), 실세스퀴옥산 스핀-온-글래스 유전체 재료들(silsequioxane spin-on-glass dielectric materials), 플루오르화 글래스 재료들(fluorinated glass materials) 및 유기 폴리머 재료들(organic polymer materials)이 포함되나, 이러한 것들로 한정되는 것은 아니다.
전형적으로는, 유전체 분리 금속배선 스택(12)은 배선(interconnect)된 금속배선층들 및 개별 금속배선층들을 포함하는데, 상기 개별 금속배선층들은 구리 금속배선 재료들 및 알루미늄 금속배선 재료들 중 적어도 하나를 포함한다. 유전체 분리 금속배선 스택(12) 내에서, 유전체층들(12a, 12b, 12c, 12d 및 12e) 중 적어도 하나는 일반적으로 위에서 개시된 저 유전체 상수의 유전체 재료를 포함한다. 전형적으로는, 상기 유전체 분리 금속배선 스택(12)은 전체 두께가 약 1 내지 약 4 마이크론이다. 유전체 분리 금속배선 스택(12)은 전형적으로 유전체 분리 금속배선 스택(12) 내에 약 2 내지 약 4의 개별 수평 유전체 및 금속배선 서브-컴포넌트층들(sub-component layers)을 포함한다.
스페이서층(14)은 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서를 사용하여 이미징될 대상인 입사 방사(incoming radiation)에 대해 투명한 재료를 포함한다. 또한 패시베이션층(passivation layer)(14)은 반도체 기판(10)의 백사이드(backside) 상의 인터페이스 상태 밀도(interface state density)를 최소화한다. 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서는 입사 방사가 반도체 기판(10)의 일부를 통하여 지나갈 것을 필요로 하는 백사이드 CMOS 이미지 센서로 특징지어지고 그와 같이 이해되므로, 패시베이션층(14)은 전형적으로 실리콘 산화물, 또는 실리콘 산화물의 이중층(bilayer)(반도체 기판(10)을 보호(passivate)하기 위함) 및 실리콘 질화물 또는 실리콘 산질화물(반사방지 코팅 재료(anti-reflective coating material)로 사용하기 위함)을 포함한다. 그러나, 패시베이션층(14)으로 다른 재료들이 배제되는 것은 아니다. 전형적으로, 패시베이션층(14)은 약 100 내지 약 500 나노미터의 두께를 갖는다.
컬러 필터층들(16)은 전형적으로 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서에 의해 구분(classify)되고 이미징될 대상의 입사 방사 스펙트럼 범위의 한도들(limitations) 내에서 컬러 식별(color discrimination)의 몇몇 레벨을 제공할 것이다. 따라서, 복수의 컬러 필터층들(16) 내의 개별 컬러 필터층들(16)은, 적절한 컬러 필터 식별을 제공하는 적절한(즉, 일반적으로 적외선) 염료들(dyes) 또는 안료들(pigments)의 다른 유형들 및 다른 레벨들을 포함할 것이다. 상기 염료들 또는 안료들은 바인더들(binders)(예를 들어, 유기 바인더들(organic binders), 무기 바인더들(inorganic binders) 및 유기 바인더들과 무기 바인더들의 합성물들을 포함함, 그러나, 이러한 예들로 한정되는 것은 아님)에 용해될 수 있다. 유기 폴리머 바인더들(예를 들어, 유기 폴리머 포토레지스트 바인더들, 그러나, 이러한 예들로 한정되는 것은 아님)이 종종 일반적이고 바람직하다. 전형적으로는, 컬러 필터층들(16) 각각은 약 200 내지 약 1000 나노미터의 두께를 갖는다.
위에서 개시된 실시예에 따라, 불투명층(17)은 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에 다크 픽셀(dark pixel)(DP)을 제공할 의도로 만들어진 것이다. 이러한 다크 픽셀(DP)의 존재는, 이 다크 픽셀(DP)이 상기 CMOS 이미지 센서 내에 구분된 입사 방사가 없는 백그라운드 신호 레벨을 제공하는 한에서는, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에서 바람직하다. 따라서, 불투명층(17)은, 선택적으로는 다크 픽셀(DP)을 제공하기 위해 더 넓은 스펙트럼 염료 또는 안료의 더 높은 농도를 갖지만, 그렇지 않다면 컬러 필터층들(16)과 유사한 크기로 만들어진다.
렌즈층들(18)은 광전자 제조 기술에서 알려진 몇 가지의 광학적으로 투명 렌즈 재료들을 포함할 수 있다. 그 예들에는, 광학적으로 투명한 무기 재료들, 광학적으로 투명한 유기 재료들 및 광학적으로 투명한 합성물 재료들이 있으나, 이러한 예들로 한정되는 것은 아니다. 광학적으로 투명한 유기 재료들이 가장 일반적이다. 전형적으로는, 렌즈층들(18)은 유기 폴리머 재료 - 이 유기 폴리머 재료는 복수의 컬러 필터층들(16)보다 낮은 글래스 트랜지션 온도(glass transition temperature)를 가짐 - 의 리플로우(reflow) 및 패터닝 후에 형성된다. 그러나, 렌즈층들(16)을 제조하기 위해, 다른 방법들 및 재료들이 사용될 수 있다.
반사층들(20)은 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서가 구분 및 이미징할 대상의 입사 방사 파장 범위를 반사시키는 몇 가지의 반사 재료들을 포함할 수 있다. 도 1에 예시된 바와 같이, 반사층들(20)은 비-평면 형상, 그리고 전형적으로는 곡면(curved)인데, 이는 특정 감광 영역(PSR)에 의해 초기에 캡쳐되지 않은 입사 방사가 특정 감광 영역(PSR) 내로 다시 반사되는 한편, 인접한 액티브 픽셀들(AP) 또는 다크 픽셀들(DP) 내에서 인접한 감광 영역들(PSR)에 의한 감광(photosensing)에 기인한 광학 크로스-토크(optical cross-talk)를 최소화하도록 하기 위함이다. 이하의 추가 실시예의 정황 내에서 예시되는 바와 같이, 반사층들(20)은 제1 금속배선 배선층(M1)과 동시에 제조될 수 있다. 그러나, 실시예들은 반드시 이러한 환경으로 한정되는 것은 아니다. 도 1의 개략적인 단면도 내에서 또한 예시되는 바와 같이, 반사층들(20)은 콘택 비아들(CA)을 통하여 트랜지스터들(T) 내의 도전체 영역들에 연결된다. 따라서, 이러한 특정 실시예는 반사층들(20)이 전기적으로 대전될 수 있는 옵션을 제공한다. 전기적으로 대전되는 이러한 반사층(20)은 감광 영역(PSR)(즉, 광다이오드)의 표면에서 전기 전위(electrical potential)를 고정시키는(pinning) 이점을 제공한다. 따라서, 전기적으로 대전되는 이러한 반사층(20)은 또한 도프된 고정층(doped pinning layer)이 필요하지 않도록 할 수 있으며, 그에 따라, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서의 설계 정황 내에서 비용을 줄일 수 있고, 더 많은 옵션들을 제공할 수 있다. 이와는 다르게, 도프된 고정층(미도시)은, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에서, 감광 영역(PSR)을 포함하는 광다이오드의 표면 전위를 제어하기 위해 사용될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 CMOS 이미지 센서의 개략적인 단면도를 보여준다. 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서는, 입사 적외선 방사(incoming infrared radiation)를 이미징하는 것의 정황 내에서 전형적으로 사용되는 백사이드 CMOS 이미지 센서로서 기능한다. 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서는, 상기 CMOS 이미지 센서 내의 각각의 개별 액티브 픽셀(AP) 내에서 감광 영역(PSR)의 입사 방사측 반대 편의 감광 영역(PSR)의 일 측에 또는 일 측 위에, 비-평면의, 전형적으로는 곡면의, 반사층(20)을 포함함으로써, 향상된 광 캡쳐 효율(light capture efficiency)을 실현한다. 이러한 특정 실시예 내에서, 반사층들(20)은, 유전체 분리 금속배선 스택(12) 내의 M1 금속배선층을 갖는 내장 컴포넌트들(integral components)로 제조된다. 그러한 이유로 인해, 상기 제1 실시예는 반사층들(20)이 전기적으로 대전되고 바이어스될 수 있는 기능을 제공한다. 위에서 논의된 바와 같이, 반사층(20) 내의 이러한 전기적 대전은 적어도 제조 설계 및 효율 이유들에 있어서는, 반사층(20)의 정황 내에서 바람직할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 CMOS 이미지 센서의 개략적인 단면도를 보여준다. 본 발명의 이러한 다른 실시예에 따른 CMOS 이미지 센서는 본 발명의 제2 실시예에 따른 CMOS 이미지 센서를 구성한다.
도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서는, 여러 면에서 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와 유사, 균등 또는 동일하다. 그렇지만, 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서는, 유전체 분리 금속배선 스택(12) 내의 유전체층(12a) 내에서 금속배선 구조들로부터 유전체로(dielectrically) 분리되고 독립된 반사층(20')의 존재로 인해, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와는 다르다. 따라서, 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와는 대조적으로, 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내의 반사층들(20')은 유전체 분리 금속배선 스택(12) 내에서 다른 금속배선 컴포넌트들에 독립적으로 제조된다. 또한 이러한 이유로 인해, 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내의 반사층들(20')은 일반적으로 독립적으로는 전기적으로 대전되지 않는다.
도 1 또는 도 2의 개략적인 단면도 내에 구체적으로 예시되지 않았지만, 도 1에 예시된 제1 실시예에 따른 CMOS 이미지 센서 또는 도 2에 예시된 제2 실시예에 따른 CMOS 이미지 센서는 일반적으로 트랜지스터들(T)을 포함하는 반도체 기판(10)에서 시작하여 제조된다. 그런 다음, 유전체 분리 금속배선 스택(12)은 트랜지스터들(T) 및 분리 영역들(11)을 포함하는 반도체 기판(10)의 제1 측 상에 적층되는 연속적인 유전체층 및 연속적인 금속배선층을 사용하여 제조된다. 결국, 스페이서층(14), 컬러 필터층들(16), 불투명층(17) 및 렌즈층들(18)은 반도체 기판(10)의 제1 측 반대 편의 반도체 기판(10)의 제2 측 상에 순차적으로 제조된다.
도 3 내지 도 5는 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내의 복수의 액티브 픽셀들(AP) 내에 복수의 반사층들(20')을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도들을 보여준다. 그러한 목적에 맞게, 도 3 내지 도 5의 개략적 단면도는 도 2에 예시된 개략적인 단면도를 갖는(즉, 제2 실시예에 따른) CMOS 이미지 센서의 제조에서의 초기 단계에서, 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서의 일부를 예시한다.
도 3은 반도체 기판(10) 내의 복수의 액티브 영역들을 분리시키는 분리 영역들(11)을 포함하는 반도체 기판(10)을 보여준다. 또한 도 3의 개략적인 단면도 내에는, 복수의 액티브 영역들 내에 복수의 트랜지스터들(T)이 예시되어 있다. 복수의 트랜지스터들(T) 내의 개별 트랜지스터들(T) 각각은 반도체 기판(10)의 액티브 영역 상에 위치하는 게이트 유전체(22)를 포함한다. 개별 트랜지스터들(T) 각각은 또한 게이트 유전체(22) 상에 위치하는 게이트 전극(24)을 포함한다. 또한 개별 트랜지스터들(T) 각각은 게이트 전극(24)의 측벽들에 인접하게 위치하여 이웃해 있는 스페이서(26)를 포함한다. 도 3은 스페이서(26)를 복수의 층들로 예시하고 있지만, 스페이서(26)는 그럼에도 불구하고 평면도에서 특정 게이트 전극(24)을 둘러싸는 하나의 층으로 만들어진다. 마지막으로, 트랜지스터들(T) 각각은 특정 게이트 전극(24)에 의해 덮히지 않은 위치들에서 특정 액티브 영역 내에 위치 및 형성된 복수의 소스 및 드레인 영역들(28)을 포함한다. 도 3 내에서, 트랜지스터들(T) 각각 내에서 소스 및 드레인 영역들(28) 중 하나는 광다이오드를 포함하는 감광 영역(PSR)으로서의 역할을 수행한다.
각각의 트랜지스터(T) 내에 포함된 앞에서의 층들 및 구조들 각각은, 반도체 제조 기술, 또는 광전자 제조 기술에서 일반적으로 전통적인 방법들을 사용하여 형성될 수 있고, 전통적인 재료들을 포함할 수 있으며, 전통적인 크기들을 가질 수 있다.
게이트 유전체들(22)은 몇 가지의 게이트 유전체 재료들을 포함할 수 있다. 예를 들어, 일반적으로 저 유전체 상수의 게이트 유전체 재료들(예를 들어, 진공에서 측정시 약 4 내지 약 20의 유전체 상수를 갖는 실리콘의 산화물들, 질화물들 및 산질화물들, 그러나 이러한 것들로 한정되는 것은 아님)이 포함될 수 있지만, 이러한 것들로 한정되는 것은 아니다. 또한, 일반적으로 약 20 내지 적어도 약 100의 유전체 상수를 갖는 고 유전체 상수의 게이트 유전체 재료들이 포함될 수 있으나, 또한 이러한 것들로 한정되는 것은 아니다. 이들 고 유전체 상수의 게이트 유전체 재료들에는, 하프늄 산화물들(hafnium oxides), 하프늄 실리케이트들(hafnium silicates), 티타늄 산화물들(titanium oxides), 바륨-스트론늄 티타네이트들(barium-strontium titanates, BSTs) 및 납-지르코네이트 티타네이트들(lead-zirconate titanates, PZTs) 등이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니다.
앞에서의 게이트 유전체 재료들은 그것들의 합성물의 재료들에 적합한 방법들을 사용하여 형성될 수 있다. 이러한 방법들의 예들로서는, 열 또는 플라즈마 산화 또는 질화 방법들, 화학 기상 증착 방법들(원자층 화학 기상 증착 방법들 포함) 및 물리 기상 증착 방법들 등이 있으나, 이러한 것들로 한정되는 것은 아니다. 전형적으로는, 게이트 유전체들(22)은 약 2 내지 약 7 나노미터의 두께를 갖는 열 실리콘 산화물 게이트 유전체 재료를 포함한다.
게이트 전극들(24)은 또한 유사하게 몇 가지 게이트 전극 도전체 재료들을 포함할 수 있다. 그 예들로서는, 특정 금속들, 금속 합금들, 금속 실리사이드들 및 금속 질화물들, 및 도우프된 폴리실리콘 재료들(즉, 입방 센치미터 당 약 1e18 내지 약 1e22 도펀트 원자들의 도펀트 농도를 가짐) 및 폴리사이드(polycide)(즉, 도우프된 폴리실리콘/금속 실리사이드 스택)이 있으나, 이러한 것들로 한정되는 것은 아니다. 상기 게이트 전극 재료들은 몇 가지 방법들을 사용하여 증착될 수 있다. 그러한 예들로서는, 화학 기상 증착 방법들(또한 원자층 화학 기상 증착 방법들을 포함함) 및 물리 기상 증착 방법들이 있으나, 이러한 것들로 한정되는 것은 아니다. 전형적으로는, 게이트 전극들(24)의 각각은 약 1000 내지 약 1500 옹스트롱의 두께를 갖는 도우프된 폴리실리콘 재료를 포함한다.
스페이서들(26)은 전형적으로는 유전체 스페이서 재료 또는 유전체 스페이서 재료들의 라미네이트로 형성되지만, 도전체 재료들로 형성된 스페이서층들도 또한 알려져 있다. 실리콘의 산화물들, 질화물들 및 산질화물들은 유전체 스페이서 재료들로 흔히 사용된다. 그러나, 다른 엘리먼트들의 산화물들, 질화물들 및 산질화물들이 배제되는 것은 아니다. 상기 유전체 스페이서 재료들은 게이트 유전체들(22)을 형성하기 위해 사용되는 방법들과 유사, 균등 또한 동일한 방법들을 사용하여 증착될 수 있다. 전형적으로는, 스페이서들(26)은 스페이서들(26)에게 안쪽으로 포인트된 형상(inward pointed shape)의 특성을 제공하기 위해 블랭킷층 증착(blanket layer deposition) 및 에치백(etchback) 방법을 사용하여 형성된다.
결국, 소스 및 드레인 영역들(28)은 전형적으로는 두 단계의 이온 주입 방법을 사용하여 형성된다. 소스 및 드레인 영역들(28)은 그것들이 형성된 전계 효과 트랜지스터(T)에 적합한 극성(즉, 도전형)으로 주입된다. 두 단계의 이온 주입 방법은 게이트 전극(24)을 마스크로서 사용한다(이 경우, 스페이서(26)를 사용할 수도 있고 그렇지 않을 수도 있음). 소스 및 드레인 영역들(22) 내의 도펀트들의 전형적인 농도들은 입방 센치미터 당 약 1e15 내지 약 1e22의 도펀트 원자들이다.
마지막으로, 도 3은 또한 복수의 트랜지스터들(T)내에서 게이트 전극들(24) 사이에 배치(interpose)되도록 위치하는 복수의 리플로우가능한(reflowable) 재료층들(13)을 보여준다. 리플로우가능한 재료층들(13)은 몇 가지의 리플로우가능한 재료들을 포함할 수 있다. 그 예들로서는, 유기 리플로우가능한 재료들, 무기 리플로우가능한 재료들 및 유기 리플로우가능한 재료들과 무기 리플로우가능한 재료들의 합성물들이 있으나, 이러한 것들로 한정되는 것은 아니다. 전형적으로는, 리플로우가능한 재료층들(13) 각각은 무기 글래스 리플로우가능한 재료, 예를 들어, 실리케이트 글래스 리플로우가능한 재료 또는 도우프된(즉, 붕소, 인 또는 붕소 및 인) 실리케이트 글래스 리플로우가능한 재료들 - 이것들은 약 500 내지 약 150 나노미터의 두께를 가지며, 약 0.5 내지 약 50 마이크론의 선폭을 가짐 - 을 포함한다. 그러나, 이러한 것들로 한정되는 것은 아니다. 여러 가지 바람직한 픽셀 크기들의 정황 내에서, 리플로우가능한 재료층들(13)의 크기는 감광 영역들(PSR)의 크기들에 가까울 것이다. 앞에서의 크기 요건들에 추가로, 복수의 리플로우가능한 재료층들(13)은 또한, 도 3 내지 도 5에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서가 구분 및 이미징할 대상의 파장 범위에 관해, 적어도 실질적으로 투명한(즉, 약 75% 투과율(transmittance)보다 더 큼) 리플로우가능한 재료를 포함한다.
도 4는 도 3에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서의 열 리플로우 공정의 결과를 보여주는 복수의 리플로우된 재료층들(13')을 보여준다. 도 3에 예시된 리플로우가능한 재료층들(13)이, 예를 들어, 무기 글래스 리플로우가능한 재료(예를 들어, 도우프된 실리케이트 글래스 무기 글래스 리플로우가능 재료, 그러나, 이러한 재료로 한정되는 것은 아님)를 포함할 때, 도 3에 예시된 리플로우가능한 재료층들(13로부터 도 4에 예시된 리플로우된 재료층들(13')을 형성하기 위해, 약 5 내지 약 600초의 열 어닐링 시구간 동안 약 200 내지 약 800도(섭씨)의 열 어닐링 공정 온도가 적절하게 사용될 수 있다. 도 4에 예시된 바와 같이, 리플로우된 재료층들(13')은 반구 형상의 일부일 수 있는 볼록한 상부 표면을 갖는다.
도 5는 복수의 리플로우된 재료층들(13') 상에 위치 및 형성된 복수의 반사층들(20')을 보여준다. 복수의 반사층들(20')은 전형적으로 순차적인 블랭킷 반사 재료층 증착, 마스킹 및 식각 공정을 사용하여 형성된다. 위에서 논의된 바와 같이, 반사층들(20') 각각은 전형적으로 약 50 내지 약 500 나노미터의 두께를 갖는 알루미늄 반사 재료 또는 구리 반사 재료를 포함한다. 복수의 반사층들(20') 각각은 특정 리플로우된 층(13')을 따르고, 또한 반구 형상의 일부일 수 있는 볼록한 상부 표면을 갖는다.
나아가, 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 구조를 제공하기 위해, 도 5에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서의 제조는, 리플로우된 재료층들(13')을 포함하기 위해 사용되는 유전체층(12a)의 증착을 포함한다.
도 6 내지 도 9는 본 발명의 다른 방법 실시예에 따라 도 2에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내의 반사층들(20')을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도들을 보여준다. 본 발명의 이러한 다른 방법 실시예는 본 발명의 제2 방법 실시예를 구성한다.
도 6은 도 3에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와 대체로 유사한 CMOS 이미지 센서의 개략적인 단면도(그러나, 도 6에는 리플로우가능한 재료층들(13)이 없음)를 보여준다. 도 3에서는 또한 도 6에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에 투명 라이너층(transparent liner layer)(15)이 존재한다. 투명 라이너층(15)은 도 3에 예시된 리플로우가능한 재료층들(13)과 유사, 균등 또는 동일한 재료들을 포함할 수 있다. 이와는 다르게, 투명 라이너층(15)은 또한, 리플로우가능하지 않은 재료가 도 6 내지 도 9에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서를 사용하여 구분되고 이미징될 대상의 광의 파장에 대해 적어도 실질적으로 투명한 한, 상기 리플로우가능하지 않은 재료(non-reflowable material)를 포함할 수 있다.
도 7은 도 6에 예시된 투명 라이너층(15)의 패터닝으로부터 얻어지는 복수의 투명 라이너층(15')을 보여준다. 이러한 패터닝은 광전자 제조 기술에서 일반적으로 전통적인 방법들 및 재료들을 사용하여 얻어질 수 있다. 이러한 방법들은 전형적으로 레지스트층(즉, 포토레지스트층)을 사용할 것인데, 이 레지스트층은 투명 라이너층(15)으로부터 투명 라이너층들(15')을 형성하기 위해 먼저 식각 마스크로서 사용된다. 그런 다음, 상기 레지스트층은 도 7에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에 예시되는 복수의 레지스트층들(22)을 형성하기 위해 리플로우된다.
도 8은 도 8에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내의 트랜지스터들(T) 내에서 겉으로 보기에 감광 영역들(PSR)과 정렬되는 복수의 투명 라이너층들(15")을 보여준다. 투명 라이너층들(15")은 볼록한 형상을 포함한다. 상기 볼록한 형상은 도 7에 예시된 레지스트층들(22) 및 투명 라이너층들(15')의 비-선택적인 순차적인 식각으로부터 얻어진다. 상기 비-선택적인 순차적인 식각은 전형적으로는 이방성 식각(anisotropic etching)을 포함하지만, 본 발명의 이러한 특정 방법 실시예는 반드시 그러한 것으로 한정되는 것은 아니다. 따라서, 도 8의 CMOS 이미지 센서 내에 예시된 라이너층들(15")은 도 4의 CMOS 이미지 센서 내에 예시된 리플로우가능한 재료층들(13')과 비교해서 유사한 볼록한 기하 형상을 갖는 것으로 만들어진다.
마지막으로, 도 9는 투명 라이너층들(15") 상에 위치 및 형성된 반사층들(20')을 보여준다. 도 9의 개략적인 단면도 내에 예시된 반사층들(20')은, 도 5의 CMOS 이미지 센서 내에 예시된 반사층들(20')의 정황 내에서 사용되는 재료들, 크기들 및 방법들과 유사, 균등 또는 동일한, 재료들을 포함할 수 있고, 그러한 크기들을 가질 수 있으며, 그러한 방법들을 사용하여 형성될 수 있다.
도 3 내지 도 5에 예시된 개략적인 단면도들을 갖는 CMOS 이미지 센서와 유사하게, 도 6 내지 도 9에 예시된 개략적인 단면도들을 갖는 CMOS 이미지 센서는 나아가 도 2에 예시된 유전체층(12a)의 증착의 정황 내에서 제조될 수 있는데, 이는 도 5에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와 유사하게 투명 라이너층들(15")을 포함한다.
도 10 내지 도 12는 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서 내에서 복수의 반사층들(20)을 제조함에 있어서 진행 단계들의 결과들을 예시하는 일련의 개략적인 단면도들을 보여준다. 따라서, 도 10 내지 도 12의 개략적인 단면도들은 도 1에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서의 일부분을 제조함에 있어서 몇 가지의 중간의 공정 단계들을 보여준다.
먼저, 도 10은 도 3 또는 도 6에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서와 유사한 CMOS 이미지 센서를 보여주는데, 다만 도 3에 예시된 리플로우가능한 재료층들(13)이 없거나, 도 6에 예시된 투명 라이너층(15)이 없다. 도 10은 또한 도 1에 예시된 유전체층(12a), 및 도 1에 예시된 콘택 비아들(CA)을 보여준다. 도 10은 또한 유전체층(12a) 상에 위치 및 형성된 레지스트층(22)을 보여준다. 레지스트층(22)은 복수의 볼록한 낮은 단 높이의 피쳐들(convex shorter step height features) 및 복수의 정방형의 높은 단 높이의 피쳐들(rectangular higher step height features)을 포함한다. 상기 복수의 볼록한 낮은 단 높이의 피처들은 하프 톤 피쳐(half tone feature)를 포함하는 마스크의 부분(즉, 그래서 순차적으로 현상될 수 있는 부분적으로 노출된 레지스트층을 제공함)을 사용하는 노출로부터 얻어지고, 한편 상기 정방형의 높은 단 높이 피쳐들은, 상기 레지스트층을 구성하는 레지스트 재료가 포지티브(positive) 레지스트 재료인지 네거티브(negative) 레지스트 재료인지에 의존하여, 상기 레지스트층의 노출이 전적으로 부재하거나 전적으로 노출된 경우 얻어진다.
도 11은 도 10에 예시된 개략적인 단면도를 갖는 CMOS 이미지 센서를 식각한 결과들 - 마스크로서 레지스트층(22)을 사용함 - 을 보여준다. 도 11에 예시된 바와 같이, 앞에서의 식각은 바람직하게는 유전체층(12a) 내에 레지스트층(22)의 표면 형태(surface topography)를 비-선택적으로 복제하도록 수행되고, 그에 따라 복수의 애퍼춰들(apertures)(A)을 형성한다.
도 12는 도 11의 CMOS 이미지 센서 내에 예시된 애퍼춰들(A) 내에 위치 및 형성되는 반사층들(20)을 보여준다. 반사층들(20)은 전형적으로는 블랭킷 반사 재료층(즉, 도전체 재료층) 증착 및 평탄화 방법 - 이는 차례대로 평탄화 정지층(planarizing stop layer)으로서 유전체층(12a)의 상층 부분들(upper lying portions)을 사용함 - 을 사용하여 형성된다. 평탄화 방법들의 예들에는, 기계적 평탄화 방법들 및 화학적 기계적 연마 평탄화 방법들이 있으나, 이러한 것들로 한정되는 것은 아니다. 일반적으로 화학적 기계적 연마 평탄화 방법들이 더 흔히 사용된다.
특히, 도 1 및 도 2는 본 발명의 특정 실시예들에 따른 복수의 CMOS 이미지 센서 구조들을 보여준다. 개별 CMOS 이미지 센서 구조들은, 감광 영역(PSR)(예를 들어, 광다이오드 영역)에 의해 초기에 캡쳐되지 않은 입사 방사를, 감광 영역(PSR) 내로 다시 반사시키는 반사층(도 1의 20) 또는 반사층(도 2의 20')을 포함한다. 상기 실시예들 내에서, 이러한 반사층(20 또는 20')은, 입사 방사를 특정 감광 영역(PSR)으로 다시 반사시키는 한편 인접한 감광 영역(PSR)에 대해 광학 크로스-토크를 최소화 또는 제거하기 위해, 비-평면, 그리고 일반적으로 곡면 형상이다.
실시예들에 관한 앞에서의 바람직한 구조 및 성능 특성들은 적외선 방사를 센싱하기 위해 전형적으로 사용되는 백사이드 CMOS 이미지 센서의 정황 내에서 예시되었으나, 본 발명 또는 실시예들 그 어느 것도 반드시 그렇게 한정하려는 의도는 아니다. 그보다는 오히려, 그리고 특히 Mouli에 대해 관련 기술의 설명 내에서 인용되는 바와 같이, 관련 기술 모두는 참조로서 본 명세서 내에 포함된다. 또한 본 발명 또는 실시예들은, 솔리드 스테이트 이미지 센서(예를 들어, CMOS 이미지 센서, 그러나 이것으로 한정되는 것은 아님) - 이는 본 발명 및 실시예들에 따른 비-평면의, 곡면 반사층을 포함함 - 가 다르게는 프론트사이드 이미지 센서로 제조될 수 있다는 것도 고려한다. 이러한 환경들 하에서, 상기 비-평면 반사층은 전형적으로 반도체 기판 내의 캐비티 내에 포함된다.
도 13은 예를 들어, 반도체 설계, 제조 및/또는 테스트에서 사용되는 예시적인 설계 플로우(900)의 블록도를 보여준다. 설계 플로우(900)는 설계되는 IC의 유형에 의존하여 변할 수 있다. 예를 들어, 주문형 반도체(ASIC)를 구성하기 위한 설계 플로우(900)는 표준 컴포넌트를 설계하기 위한 설계 플로우(900)와 다를 수 있다. 설계 구조(920)는 바람직하게는 설계 프로세스(910)에 대한 입력이고, IP 제공자, 코어 개발자, 또는 다른 설계 회사로부터 제공될 수 있으며, 또는 설계 플로우의 작업자(operator)에 의해 발생될 수 있으며, 또는 다른 소스들로부터 제공될 수 있다. 설계 구조(920)는 스키매틱스(schematics) 또는 HDL의 형태, 하드웨어-기술 언어(hardware-description language)(예를 들어, Verilog, VHDL, C 등)의 형태로 도 1 또는 도 2에 보여진 발명의 실시예를 포함한다. 설계 구조(920)는 하나 또는 그 이상의 머신 판독가능 매체(machine readable medium) 상에 포함될 수 있다. 예를 들어, 설계 구조(920)는 도 1 또는 도 2에 보여진 발명의 실시예의 텍스트 파일 똔는 그래픽 표현일 수 있다. 설계 프로세스(910)는 바람직하게는 도 1 또는 도 2에 도시된 발명의 실시예를 네트리스트(netlist)(980) - 네트리스트(980)는, 예를 들어, 와이어들, 트랜지스터들, 로직 게이트들, 제어 회로들, I/O, 모델들 등의 리스트임 - 로 합성(synthesize)한다(또는 옮긴다(translate)). 상기 네트리스트(980)는 집적회로 설계에서 다른 엘리먼트들 및 회로들에 대한 연결들을 기록하고, 적어도 하나의 머신 판독가능 매체 상에 기록된다. 이는 네트리스트(980)가 상기 회로에 대한 설계 사양들 및 파라미터들에 의존하여 한 번 또는 그 이상으로 재합성(resynthesize)되는 반복 프로세스일 수 있다.
설계 프로세스(910)는 다양한 입력들을, 즉 예를 들어, 주어진 제조 기술(예, 다른 기술 노드들, 32nm, 45nm, 90nm 등)에 대한, 모델들, 레이아웃들 및 상징적 표현들을 포함하여, 일반적으로 사용되는 엘리먼트들, 회로들 및 디바이스들의 세트를 보관(house)할 수 있는 라이브러리 엘리먼트들(930)로부터의 입력들, 설계 사양들(design specifications)(940)로부터의 입력들, 특성 데이터(characterization data)(950)로부터의 입력들, 검증 데이터(960)로부터의 입력들, 설계 규칙들(970)로부터의 입력들, 및 테스트 데이터 파일들(985)(이는 테스트 패턴들 및 다른 테스팅 정보를 포함할 수 있음)로부터의 입력들을 사용하는 것을 포함할 수 있다. 설계 프로세스(910)는, 예를 들어, 표준 회로 설계 프로세스들(예를 들어, 타이밍 분석(timing analysis), 검증, 설계 규칙 체킹, 배치 및 경로 작업들(place and route operations) 등)을 더 포함할 수 있다. 집적회로 설계의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 범위 및 사상을 벗어나지 않고서 설계 프로세스(910)에 사용되는 가능한 전자 설계 자동화 툴들 및 어플리케이션들의 정도를 알 수 있을 것이다. 본 발명의 설계 구조는 특정 설계 플로우로 한정되는 것은 아니다.
설계 프로세스(910)는 바람직하게는, 도 1 또는 도 2에 보여진 본 발명의 실시예를 추가 집적회로 설계 또는 데이터와 함께(만약 가능하다면) 제2 설계 구조(990)로 옮긴다. 설계 구조(990)는 집적회로들 및/또는 상징적 데이터 포맷의 레이아웃 데이터(예를 들어, GDSII(GDS2), GL1, OASIS, 맵 파일들, 또는 이러한 설계 구조들을 저장하기에 적절한 기타 포맷으로 저장된 정보)의 교환을 위해 사용된 데이터 포맷으로 스토리지 매체 상에 존재한다. 설계 구조(990)는, 예를 들어, 상징적 데이터, 맵 파일들, 테스트 데이터 파일들, 설계 내용 파일들, 제조 데이터, 레이아웃 파라미터들, 와이어들, 금속의 레벨들, 비아들, 형상들, 제조 라인을 통한 경로 설정을 위한 데이터, 및 도 1 또는 도 2에 보여진 본 발명의 실시예를 생성하기 위해 반도체 제조자에 의해 요구되는 기타 데이터 등의 정보를 포함할 수 있다. 그런 다음, 설계 구조(990)는 단계(995)로 진행될 수 있는데, 이 단계에서는, 예를 들어, 설계 구조(990)는 테이프-아웃(tape-out)으로 진행되고, 제조 단계로 릴리스(release)되고, 마스크 하우스(mask house)로 릴리스되고, 또 다른 설계 하우스(design house)로 보내지고, 고객들에게 보내진다.
본 발명의 바람직한 실시예들은 발명의 범위를 한정하려는 의도라기보다는 발명을 예시하기 위한 것들이다. 상기 바람직한 실시예들에 따른 CMOS 이미지 센서의 방법들, 재료들, 구조들 및 크기들에 대해 수정들 및 변경들이 행해질 수 있으나, 이 또한 본 발명에 따른, 나아가 첨부되는 청구항들에 따른, 이미지 센서 및 이미지 센서 제조 방법을 제공한다.

Claims (20)

  1. 이미지 센서에 있어서,
    감광 영역(photosensitive region)을 포함하는 기판 ― 상기 감광 영역은 적어도 하나의 트랜지스터를 포함함 ―;
    상기 감광 영역의 입사 방사측(incident radiation side) 반대 편(opposite)의 상기 감광 영역의 일 측(a side) 위에 위치하는 비-평면 반사층(non-planar reflector layer) ― 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성(shape)되고 배치됨 ―; 및
    상기 감광 영역 내 상기 적어도 하나의 트랜지스터의 도전 영역(a conductive region)에 상기 비-평면 반사층을 연결하는 도전성 비아들(conductive vias)을 포함하는
    이미지 센서.
  2. 청구항 1에 있어서, 상기 비-평면 반사층은 곡면(curved) 형상을 갖는
    이미지 센서.
  3. 청구항 1에 있어서, 상기 비-평면 반사층은 또한 상기 기판 내의 상기 감광 영역에 측면으로 인접하는, 상기 기판 내의 제2 감광 영역에 대해, 캡쳐되지 않은 입사 방사의 반사를 방지하도록 모양이 형성되는
    이미지 센서.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 청구항 1에 있어서, 상기 반사층은 상기 감광 영역의 입사 방사측 반대 편의 상기 감광 영역의 상기 일 측 위에 위치하는 유전체 분리 금속배선 스택(dielectric isolated metallization stack) 내에 분리되어 위치하는
    이미지 센서.
  8. 삭제
  9. 이미지 센서에 있어서,
    감광 영역(photosensitive region)을 포함하는 기판 ― 상기 감광 영역은 적어도 하나의 트랜지스터를 포함함 ―;
    상기 감광 영역의 입사 방사측(incident radiation side) 반대 편(opposite)의 상기 감광 영역의 일 측(a side) 위의 유전체 함유 금속배선 스택(dielectric containing metallization stack) 내에 위치하는 비-평면 반사층(non-planar reflector layer) ― 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성(shape)되고 배치됨 ―; 및
    상기 감광 영역 내 상기 적어도 하나의 트랜지스터의 도전성 영역에 상기 비-평면 반사층을 연결하는 도전성 비아들을 포함하는
    이미지 센서.
  10. 청구항 9에 있어서, 상기 이미지 센서는, 상기 감광 영역의 입사 방사측 위에 위치하고 또한 상기 감광 영역과 정렬되는 컬러 필터층(color filter layer)을 더 포함하는
    이미지 센서.
  11. 삭제
  12. 이미지 센서를 제조하기 위한 방법에 있어서,
    감광 영역(photosensitive region)을 포함하는 기판을 제공하는 단계 ― 상기 감광 영역은 적어도 하나의 트랜지스터를 포함함 ―;
    상기 감광 영역의 입사 방사측(incoming radiation side) 반대 편(opposite)의 상기 감광 영역의 일 측(a side) 위에, 비-평면 반사층(non-planar reflector layer)을 형성하는 단계 ― 상기 비-평면 반사층은 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키도록 모양이 형성(shape)되고 배치됨 ―; 및
    상기 감광 영역 내 상기 적어도 하나의 트랜지스터의 도전성 영역에 상기 비-평면 반사층으로부터 연장되는 도전성 비아들을 형성하는 단계를 포함하되, 상기 비-평면 반사층은 정기적으로 충전되어(electrically charged) 상기 감광 영역의 표면에서 전위(an electrical potential)를 고정시키는(pin)
    이미지 센서 제조 방법.
  13. 삭제
  14. 청구항 12에 있어서, 상기 비-평면 반사층은 또한 상기 캡쳐되지 않은 입사 방사를 상기 기판 내의 상기 감광 영역으로부터 측면으로 분리된 추가 감광 영역 내로 다시 반사시키는 것을 방지하면서, 캡쳐되지 않은 입사 방사를 다시 상기 감광 영역 내로 반사시키는 모양이 형성되고 배치되는
    이미지 센서 제조 방법.
  15. 삭제
  16. 청구항 12에 있어서, 상기 비-평면 반사층을 형성하는 단계는, 상기 감광 영역의 상기 입사 방사측 반대 편의 상기 감광 영역의 상기 일 측 위에 또한 형성된 유전체 분리 금속배선 스택(dielectric isolated metallization stack) 내에 상기 비-평면 반사층을 형성하는 단계를 포함하는
    이미지 센서 제조 방법.
  17. 삭제
  18. 삭제
  19. 청구항 12에 있어서, 상기 이미지 센서 제조 방법은
    상기 감광 영역의 상기 입사 방사측 위에, 상기 감광 영역과 정렬되는 컬러 필터층을 형성하는 단계를 더 포함하는
    이미지 센서 제조 방법.
  20. 삭제
KR1020100075901A 2009-08-31 2010-08-06 비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조 KR101581052B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/550,640 2009-08-31
US12/550,640 US8299554B2 (en) 2009-08-31 2009-08-31 Image sensor, method and design structure including non-planar reflector

Publications (2)

Publication Number Publication Date
KR20110023741A KR20110023741A (ko) 2011-03-08
KR101581052B1 true KR101581052B1 (ko) 2016-01-11

Family

ID=43623414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075901A KR101581052B1 (ko) 2009-08-31 2010-08-06 비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조

Country Status (3)

Country Link
US (2) US8299554B2 (ko)
JP (1) JP5710179B2 (ko)
KR (1) KR101581052B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629523B2 (en) * 2010-04-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Inserted reflective shield to improve quantum efficiency of image sensors
KR20120110377A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 이미지 센서
JP5956866B2 (ja) * 2011-09-01 2016-07-27 キヤノン株式会社 固体撮像装置
JP6587581B2 (ja) * 2011-09-01 2019-10-09 キヤノン株式会社 固体撮像装置
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
KR20130099425A (ko) 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6080495B2 (ja) * 2012-10-26 2017-02-15 キヤノン株式会社 固体撮像装置および撮像システム
JP6080494B2 (ja) * 2012-10-26 2017-02-15 キヤノン株式会社 固体撮像装置および撮像システム
US9236326B2 (en) * 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
JP2016046336A (ja) * 2014-08-21 2016-04-04 ソニー株式会社 固体撮像素子および製造方法、並びに放射線撮像装置
US10563739B2 (en) 2016-03-14 2020-02-18 Lawrence Livermore National Security, Llc Bi-triaxial photoconductive switch module
US10110224B2 (en) 2016-03-14 2018-10-23 Lawrence Livermore National Security, Llc Triaxial photoconductive switch module
JP6921486B2 (ja) * 2016-06-01 2021-08-18 凸版印刷株式会社 固体撮像素子
US10181544B2 (en) 2016-07-07 2019-01-15 Lawrence Livermore National Security, Llc Photoconductive switch package configurations having a profiled resistive element
KR102444733B1 (ko) * 2016-10-27 2022-09-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 전자기기
WO2018105558A1 (ja) * 2016-12-05 2018-06-14 凸版印刷株式会社 固体撮像素子
US10170517B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
JP2020031074A (ja) * 2016-12-20 2020-02-27 パナソニックＩｐマネジメント株式会社 固体撮像装置およびその製造方法
US10680024B2 (en) * 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP6934277B2 (ja) 2018-11-23 2021-09-15 シェンチェン グディックス テクノロジー カンパニー，リミテッド イメージセンサ及びその製造方法
CN109585481B (zh) * 2018-12-03 2021-04-06 德淮半导体有限公司 图像传感器结构及其制备方法
US11171172B2 (en) * 2019-07-16 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method of forming the same
CN112510057A (zh) * 2020-11-30 2021-03-16 维沃移动通信有限公司 芯片结构、摄像组件和电子设备
TWI824978B (zh) * 2023-02-14 2023-12-01 采鈺科技股份有限公司 影像感測器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261372A (ja) 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682813B2 (ja) * 1984-07-13 1994-10-19 日本電気株式会社 赤外線検出固体撮像素子の製造方法
JPS6482666A (en) * 1987-09-25 1989-03-28 Mitsubishi Electric Corp Solid-state image sensor
JP3303571B2 (ja) * 1994-12-21 2002-07-22 三菱電機株式会社 赤外線検出器及び赤外線検出器アレイ
US6465786B1 (en) * 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
US20020020846A1 (en) * 2000-04-20 2002-02-21 Bo Pi Backside illuminated photodiode array
US7279764B2 (en) * 2004-06-01 2007-10-09 Micron Technology, Inc. Silicon-based resonant cavity photodiode for image sensors
US7124999B1 (en) * 2005-03-29 2006-10-24 Wen Sheng Fu Co., Ltd. Switch valve having a locking effect
US20070152289A1 (en) * 2005-12-30 2007-07-05 Morse Michael T Avalanche photodetector with reflector-based responsivity enhancement
US7586139B2 (en) * 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
US7982177B2 (en) * 2008-01-31 2011-07-19 Omnivision Technologies, Inc. Frontside illuminated image sensor comprising a complex-shaped reflector
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261372A (ja) 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置

Also Published As

Publication number Publication date
US20130001727A1 (en) 2013-01-03
US8299554B2 (en) 2012-10-30
US8647913B2 (en) 2014-02-11
JP2011054963A (ja) 2011-03-17
US20110049330A1 (en) 2011-03-03
JP5710179B2 (ja) 2015-04-30
KR20110023741A (ko) 2011-03-08

Similar Documents

Publication Publication Date Title
KR101581052B1 (ko) 비-평면 반사층을 포함하는 이미지 센서, 방법 및 설계 구조
US11121166B2 (en) Image sensor device
US7759755B2 (en) Anti-reflection structures for CMOS image sensors
CA2719681C (en) Methods for forming anti-reflection structures for cmos image sensors
JP5172819B2 (ja) 固体撮像装置
US8736006B1 (en) Backside structure for a BSI image sensor device
US7800192B2 (en) Backside illuminated image sensor having deep light reflective trenches
TWI332262B (en) Method for manufacturing cmos image sensor using spacer etching barrier film
US8546173B2 (en) Photoelectric conversion device and fabrication method therefor
JP2010212668A (ja) 遮光部を含む画素センサ・セルおよび製造方法
US7732845B2 (en) Pixel sensor with reduced image lag
Fontaine Recent innovations in CMOS image sensors
JP5535261B2 (ja) 固体撮像装置
CN105762160B (zh) 背照式全局像素单元结构及其制备方法
TWI782461B (zh) 背照式影像感測器及其製造方法
CN114141799A (zh) 背照式图像传感器及其形成方法
KR101776611B1 (ko) 씨모스 이미지 센서의 단위 화소 어레이
KR20210060288A (ko) 광 검출기에서의 잡음 감소를 위한 금속 반사기 접지
KR20230143118A (ko) 이미지 센서의 격리 구조체
KR20120024139A (ko) 단위 화소 및 이를 포함하는 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee