JP5710179B2 - イメージ・センサ及びその製造方法 - Google Patents

イメージ・センサ及びその製造方法 Download PDF

Info

Publication number
JP5710179B2
JP5710179B2 JP2010186851A JP2010186851A JP5710179B2 JP 5710179 B2 JP5710179 B2 JP 5710179B2 JP 2010186851 A JP2010186851 A JP 2010186851A JP 2010186851 A JP2010186851 A JP 2010186851A JP 5710179 B2 JP5710179 B2 JP 5710179B2
Authority
JP
Japan
Prior art keywords
image sensor
photosensitive region
reflective layer
region
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010186851A
Other languages
English (en)
Other versions
JP2011054963A (ja
Inventor
ジェフリー・ピー・ガンビーノ
ジョン・ヨセフ・エリス−モナハン
ジェームス・ウィリアム・アドキッセン
ロバート・ケネス・ラィディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011054963A publication Critical patent/JP2011054963A/ja
Application granted granted Critical
Publication of JP5710179B2 publication Critical patent/JP5710179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、一般的にイメージ・センサ、イメージ・センサの製造方法及びこれを製造するための設計構造に関する。更に具体的にいうならば、本発明は、光捕獲効率が増大したイメージ・センサに関する。
ソリッド・ステート・イメージ・センサは、種々なイメージング技術分野において広く使用されている光エレクトロニクス・コンポーネントである。特に一般的なのは、ディジタル・カメラ内の能動光捕獲及びイメージング素子として使用されているソリッド・ステート・イメージ・センサである。
ソリッド・ステート・イメージ・センサは、能動光捕獲及びイメージング素子のための種々な半導体技術を使用して製造される。電荷結合デバイスは、最も伝統的なソリッド・ステート・イメージ・センサ即ち光捕獲及びイメージング素子である。相補型金属酸化物半導体(CMOS)デバイスは、ソリッド・ステート・センサ内で使用される他の半導体ベースの能動光捕獲及びイメージング素子を与える。CMOS半導体デバイスに基づくソリッド・ステート・イメージ・センサは、このようなCMOSベースのソリッド・ステート・イメージ・センサが他の型のソリッド・ステート・イメージ・センサに比べて電力消費が低いならば、より望ましい。
一般的にはソリッド・ステート・イメージ・センサそして具体的にはCMOSイメージ・センサは、光エレクトロニクス・コンポーネント製造分野内では望ましいが、一般的にはソリッド・ステート・イメージ・センサそして具体的にはCMOSイメージ・センサは問題点を有しないわけではない。特に、光捕獲効率及び光変換効率は、ソリッド・ステート・イメージ・センサ内で最適化することが困難である関連するパラメータである。このため、優れた光捕獲効率または優れた光変換効率あるいはその両方を備えたソリッド・ステート・イメージ・センサが望まれる。
種々なソリッド・ステート・イメージ・センサ構造及びデザイン並びにこれを製造する方法は、光エレクトロニクスの分野で知られている。
例えば、Pi等による米国公開公報第2002/0020846号は、ソリッド・ステート・イメージ・センサ内で使用され得る背面照射型のフォトダイオード・アレイを開示している。背面照射型のフォトダイオード・アレイは、シンチレーション・ベースの背面照射型フォトダイオード・アレイをもたらすためにシンチレーション物質と結合される。
更に、Rhodesによる米国特許第6,465,786号は、CMOSイメージ・センサ内で使用される深赤外線フォトダイオードを開示している。深赤外線フォトダイオードは、赤外線吸収シリサイド層及び任意選択的な反射層を含む。
最後に、Mouliによる米国特許第7,279,764号は、シリコン・ベースの共振空洞を含むCMOSイメージ・センサを開示している。シリコン・ベースの共振空洞は、長波長におけるCMOSイメージ・センサ光吸収率を増大する。
米国公開公報第2002/0020846号 米国特許第6,465,786号 米国特許第7,279,764号
特にCMOSイメージ・センサを含むソリッド・ステート・イメージ・センサは、このソリッド・ステート・イメージ・センサの技術が進展するにつれて、使用され続けそして重要性が増大するであろう。かくして、望まれるのは、光捕獲及び光変換を正確に且つ効率的に行うソリッド・ステート・イメージ・センサ及びこれの製造方法である。
本発明は、ソリッド・ステート・イメージ・センサ、ソリッド・ステート・イメージ・センサを製造する方法及びソリッド・ステート・イメージ・センサを製造するための設計構造を提供する。代表的には、背面型ソリッド・ステート・イメージ・センサであるCMOSイメージ・センサであるがこれに限定されないソリッド・ステート・イメージ・センサは、ソリッド・ステート・イメージ・センサ内の光の捕獲効率を増大し、従って光変換効率を増大する非平坦状、代表的には曲面状の反射層を含む。
本発明に従う特定なソリッド・ステート・イメージ・センサは、感光領域を含む基板を有する。又、この特定なソリッド・ステート・イメージ・センサは、感光領域の放射光が入射する側と反対の側に配置された非平坦状の反射層を含む。非平坦状の反射層は、感光領域により捕獲されなかった入射放射光を反射して感光領域に戻すような形状を有し、そしてこのように戻す位置に配置されている。
本発明に従う他の特定なソリッド・ステート・イメージ・センサは、感光領域を含む基板を有する。この他の特定なソリッド・ステート・イメージ・センサは、感光領域の放射光が入射する側と反対の側に配置された、誘電体で分離された金属配線スタック内に配置された非平坦状の反射層を含む。非平坦状の反射層は、感光領域により捕獲されなかった入射放射光を反射して感光領域に戻すような形状を有し、そしてこのように戻す位置に配置されている。
本発明に従うソリッド・ステート・イメージ・センサを製造する特定な方法は、感光領域を含む基板を準備するステップを含む。又、この特定な方法は、感光領域の放射光が入射する側と反対の側に非平坦状な反射層を形成するステップを含む。非平坦状の反射層は、感光領域により捕獲されなかった入射放射光を反射して感光領域に戻すような形状を有し、そしてこのように戻す位置に配置されている。
本発明の特定な実施例に従うCMOSイメージ・センサの概略的な断面図である。 本発明の他の特定な実施例に従うCMOSイメージ・センサの概略的な断面図である。 本発明の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の更に他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の更に他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明の更に他の特定な方法の実施例に従うCMOSイメージ・センサ内に複数の反射層を製造するステップの結果を示す概略的な断面図である。 本発明に従うイメージ・センサの設計、製造又はテストあるいはこれらにおいて使用されることができる設計プロセスの流れ図である。
ソリッド・ステート・イメージ・センサ及びこれを製造する方法を含む本発明は、以下の説明において理解されるであろう。以下の説明は、図面を参照することにより更に理解されるであろう。図は参照のためのものであり、正しい寸法で描かれていない。図1は、本発明の特定な実施例に従うCMOSイメージ・センサの概略的な断面を示す。本発明のこの特定な実施例は、本発明の第1の実施例である。
図1は、半導体基板10の横方向に沿って感光部分R2に隣接している回路部分R1を含む上記半導体基板10を示す。完成時に半導体基板10の感光部分R2内に含まれるのは、複数個の能動画素AP及び暗画素(ダーク・ピクセル)DPである。半導体基板10は又、この半導体基板10の複数個の能動領域を互いに分離する複数個の分離領域11を含む。半導体基板10の感光部分R2内の能動領域内に含まれそして分離領域11により分離されているのは、複数個のトランジスタTであり、これらトランジスタのそれぞれは、感光領域PSRを含む。感光領域PSRを有しないトランジスタTが、半導体基板10の回路部分R1に配置されている。
図1は又、半導体基板10の第1の側上に配置されそして形成されている誘電体で分離された金属配線スタック12を示している。この誘電体で分離された金属配線スタック12は、順番に積層された誘電体層12a,12b、12c、12d及び12eを含む。又、誘電体で分離された金属配線スタック12内に含まれるのは、複数個のコンタクト・バイアCA、第1金属層M1,第1バイアV1,複数個の第2金属層M2、第2バイアV2,及び複数個の第3金属層M3を含む導電体層である。又、誘電体で分離されている金属配線スタック12に含まれるのは、複数個の平坦状でなく曲面状にされた反射層20である。平坦状でなく曲面状、更に詳しくは凹面状にされた反射層20は、能動画素AP及び暗画素DP内に配置されている。
図1は又、誘電体で分離された金属配線スタック12が配置され形成されている半導体基板10の第1の側と反対の側である第2の側上に配置され形成されているスペーサ層14を示す。完成時の半導体基板10のこの第2の側は、本発明の第1の実施例に従うCMOSイメージ・センサの光入射側を構成する。更に図1は、スペーサ層14の上に設けられそして複数個の能動画素APのそれぞれに(即ち、個々の感光領域PSRに)位置合わせされた複数個のカラー・フィルタ層16を示す。更に図1は、スペーサ層14の上に設けられそしてカラー・フィルタ層16に対して横方向に隣接する不透明層17を示す。不透明層17は、暗画素DP内の感光領域PSRに位置合わせされる。更に図1は、複数のカラー・フィルタ層16の個々の上に形成されそして能動画素AP内の感光領域PSRに位置合わせされている複数個のレンズ層18を示す。
反射層20を除いて、図1に示されている概略的な断面を有するCMOSイメージ・センサを構成する複数の層及び構造のそれぞれは、光エレクトロニクスの製造分野で一般的な材料、寸法を有し、そして一般的な方法で形成されることができる。
例えば、半導体基板10は、幾つかの半導体材料から形成されることができる。これらの材料の例は、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、シリコン−炭素合金、シリコン−ゲルマニウム−炭素合金及び化合物半導体材料であるがこれに限定されない。化合物半導体材料の例は、ガリウム−砒素半導体材料、インジウム−砒素半導体材料及びインジウム−リン半導体材料であるがこれに限定されない。代表的には、半導体基板10は、厚さが約5ミクロン乃至100ミクロンであるシリコン又はシリコン−ゲルマニウム合金半導体材料である。半導体基板10は、入射光を透過するものである。
複数個の分離領域11は、シリコンのローカル酸化(LOCOS)分離領域、浅いトレンチ分離領域(即ち約5000オングストロームまでの深さを有する)及び深いトレンチ分離領域(即ち、20ミクロンまでの深さを有する)であるがこれに限定されない。代表的には、本実施例は、浅い分離トレンチ内に配置された浅いトレンチ分離領域を使用する。浅い分離トレンチ又は深い分離トレンチ内に配置されようとも、分離領域11は、任意の幾つかの誘電体材料を含むことができる。代表的な材料は、シリコンの酸化物、窒化物及び酸窒化物、並びにこれらの積層及び混合物である。又、他の元素の酸化物、窒化物及び酸窒化物が可能である。
代表的には、複数個の分離領域11は、少なくともその一部として、ブランケット層を付着し平坦化する方法を使用して形成される。適切なブランケット層は、熱若しくはプラズマ酸化若しくは窒化法、化学蒸着法及び物理蒸着法を使用して形成されることができる。平坦化法は、機械平坦化法及び化学機械研磨(CMP)平坦化法であるがこれに限定されない。化学機械研磨(CMP)平坦化法が最も一般的である。
トランジスタTの個別のコンポーネントについて以下に説明するが、これらのコンポーネントは、通常の方法を使用して通常の寸法に仕上げられた通常の材料を含むことができるがこれに限定されない。同様に、図1は、フォトダイオードの感光領域を与えるために特定なトランジスタのソース領域及びドレイン領域の1つを感光領域として使用する、本発明の第1実施例に従うCMOSイメージ・センサを示しているが、本発明はこの実施例に限定されるものではない。むしろ、本発明の実施例は、フォトダイオード以外を構成する能動画素AP内の感光領域PSR内で働くようにされる。本発明の実施例で使用され得るフォトダイオード以外の他の光活動デバイスは、電荷結合デバイス(CCD)であるがこれに限定されない。
誘電体で分離された金属配線スタック12内にあり金属コンポーネントを構成する個々のバイア、並びに相互接続層CA,M1,V1,M2,V2及びM3は、半導体製造分野及び光エレクトロニクス製造分野において通常使用されている幾つかの金属材料である。この材料の例は、或る金属、金属合金、金属窒化物及び金属シリサイドを含むがこれに限定されない。最も一般的な材料は、タングステン金属材料、アルミニウム金属材料及び銅金属材料であり、これらの材料は、バリア金属材料を伴う。金属材料の型は、図1に示されている概略的断面図を有するCMOSイメージ・センサ内での寸法及び位置の関数として異なる。コンタクト・バイアCA以外であって寸法が小さく且つ半導体基板10に最も近く配置される下側金属要素の材料は、銅を含む導電性材料である。これの代わりに、コンタクト・バイアCAは、代表的には、タングステンを含有する導電性材料である。寸法が大きくそして上側に配置される金属製の構成要素(フィーチャ)は、アルミニウムを含有する導電性材料であることが最も望ましい。
誘電体で分離された金属配線スタック12内の複数個の誘電体層12a、12b、12c、12d及び12eは、光エレクトロニクスの製造の分野で一般的な幾つかの誘電体材料のうちの任意の材料でよい。比誘電率が4乃至約20の一般的に比誘電率が高い誘電体材料を使用することができる。この群に含まれる材料の例は、シリコンの酸化物、窒化物及び酸窒化物であるがこれに限定されない。望ましい例としては、複数個の誘電体層12a、12b、12c、12d及び12eは、約2乃至約4の比誘電率を有する比較的比誘電率が低い誘電体材料も使用することができる。この群に含まれるのは、ハイドロゲル、エアロゲル、シルセスキオキサン・スピン・オン・ガラス誘電体材料、フッ化ガラス材料及び有機ポリマー材料であるがこれに限定されない。
代表的には、誘電体で分離された金属配線スタック12は、銅の金属化材料及びアルミニウムの金属化材料の少なくとも1つから成る相互接続金属層及び個別的な金属化層を含む。誘電体で分離された金属配線スタック12のうち、誘電体層12a、12b、12c、12d及び12eの少なくとも1つは、上記の一般的に比誘電率が低い誘電体材料である。誘電体で分離された金属配線スタック12の全体的な厚さは、約1マイクロメータ乃至約4マイクロメータである。代表的には、誘電体で分離された金属配線スタック12は、水平方向に延びる約2乃至約4の個別の誘電体及び金属サブ・コンポーネントを含む。
スペーサ層14は、図1に示されている概略的な断面を有するCMOSイメージ・センサを使用して結像される入射光に対して透明な材料で構成される。又、パッシベーション層14は、半導体基板10の背面上の界面状態密度(interface state density)を最小にする。図1に示す概略的な断面を有するCMOSイメージ・センサは、入射光が半導体基板10の一部を透過することを必要とする背面型CMOSイメージ・センサであるので、パッシベーション層14は、代表的には、シリコン酸化物、又はシリコン酸化物(半導体基板10を不動態化する)及びシリコン窒化物の2層構造、又はシリコン酸窒化物(反射防止膜材料として使用される)である。パッシベーション層14として他の材料を使用することができる。代表的には、パッシベーション層14は、約100nm乃至約500nmの厚さを有する。
カラー・フィルタ16は、代表的には、図1に示されている断面を有するCMOSイメージ・センサにより感知されそして結像される入射放射スペクトル・レンジの制限内での或るレベルの色弁別を行う。かくして、複数個のカラー・フィルタ層16のうちの個別のカラー・フィルタ層16は、カラー・フィルタとしての適切な弁別を行う種々な種類及び種々なレベルの適切な(即ち一般的には赤外)染料若しくは顔料を含む。染料若しくは顔料は、有機バインダ、無機バインダ並びに有機バインダ及び無機バインダの複合体を含むバインダ内に溶解される。これに限定されないが例えば有機ポリマー・フォトレジスト・バインダのような有機ポリマー・バインダが一般的に使用されそしてこれが望ましい。代表的には、カラー・フィルタ層16のそれぞれは、約200nm乃至約1000nmの厚さを有する。
上述の説明に従い、不透明層17は、図1に示されている断面を有するCMOSイメージ・センサ内の暗画素DPを与えるために設けられる。暗画素DPがCMOSイメージ・センサ内に入力放射光が存在しない状態での背景信号レベルを与える限り、このような暗画素DPを、図1に示される断面を有するCMOSイメージ・センサ内に設けることが望ましい。かくして、不透明層17は、カラー・フィルタ層16と同様の寸法にされ、但し任意選択的に、暗画素DOを与えるために、広いスペクトルの染料若しくは顔料を高い濃度で含むことができる。
レンズ層18は、光エレクトロニクス製造分野で周知の幾つかの光学的に透明なレンズ用材料のうちの任意の材料から構成される。この材料の例は、光学的に透明な無機材料、光学的に透明な有機材料及び光学的に透明な化合物材料である。最も好ましい材料は、光学的に透明な有機材料である。代表的に、レンズ層18は、複数個のカラー・フィルタ層16よりもガラス転移温度が低い有機ポリマー材料のパターンを形成しそしてリフローすることにより形成される。しかしながら、レンズ層16を形成するために他の方法及び材料が使用され得る。
反射層20は、図1に示されている断面を有するCMOSイメージ・センサが感知しそして結像する入力放射光の波長レンジを反射する幾つかの反射材料のうちの任意の材料で形成され得る。図1に示されているように、反射層20は、平坦状ではなく曲面状、更に詳しくは凹面状にされており、その結果、特定な感光領域PSRにより最初に捕獲されなかった入射放射光は、隣接する能動画素AP若しくは暗画素DP内の隣接する感光領域PSRによる感光動作に基づく光学的なクロストークを最小にしつつ、反射後に上記の特定な感光領域PSRに戻される。後述のように、反射層20は、第1金属相互接続層M1と同時に製造されることができる。図1の概略的断面に示されているように、反射層20は、コンタクト・バイアCAを介してトランジスタTの導電性領域に接続されている。かくして、この特定な実施例では、反射層20が電気的に荷電される。このように電気的に荷電されている反射層20は、感光領域PSR(即ち、フォトダイオード)の表面の電位を固定し、かくして、ドープ型の電位固定(ピン留め)層を形成する必要性をなくし、これにより図1に示されている断面を有するCMOSイメージ・センサのコストを軽減しそして構造を簡単にする。これの代わりに、ドープ型の固定層(図示せず)を、図1に示されている断面を有するCMOSイメージ・センサ内の感光領域PSRを構成するフォトダイオードの表面電位を制御するために使用することができる。
図1は、本発明の第1の実施例に従うCMOSイメージ・センサの概略的な断面を示す。図1に示されている断面を有するCMOSイメージ・センサは、代表的には入力赤外線放射を結像するのに使用される背面型CMOSイメージ・センサとして働く。図1に示されている断面を有するCMOSイメージ・センサ内の個別の能動画素AP内の、感光領域PSRのうち入力放射光が入る側と反対側に平坦状ではなく曲面状の反射層20を設けることにより、このCMOSイメージ・センサの光捕捉効率の増大を実現することができる。この特定な実施例においては、反射層20は、誘電体で分離された金属配線スタック12のM1金属層と一体のコンポーネントとして製造される。これの理由は、この第1の実施例の反射層20が電気的に荷電されそしてバイアスされるからである。上述のように、反射層20に対するこのような荷電は少なくとも製造設計及び効率の理由から望ましい。
図2は、本発明の他の実施例に従うCMOSイメージ・センサの概略的な断面を示す。この本発明の他の実施例に従うCMOSイメージ・センサは、本発明の第2実施例のCMOSイメージ・センサである。
図2に示されている断面を有するCMOSイメージ・センサは、図1に示されている断面を有するCMOSイメージ・センサと多くの部分で同じである。図2に示されている断面を有するCMOSイメージ・センサと図1に示されている断面を有するCMOSイメージ・センサとの相違点は、誘電体で分離された金属配線スタック12の誘電体層12a内の金属構造とは別個であり且つこの金属構造から誘電体で分離されている反射層20’が存在することである。かくして、図1に示されている断面を有するCMOSイメージ・センサとは対照的に、図2に示されている断面を有するCMOSイメージ・センサ内の反射層20’は、誘電体で分離された金属配線スタック12内の金属コンポーネントとは別個に製造される。この理由のために、図2に示されている断面を有するCMOSイメージ・センサ内の反射層20’は、電気的に荷電されない。
図1及び図2の概略的な断面には示されていないが、図1に示されている第1実施例及び図2に示されている第2実施例に従うCMOSイメージ・センサは、トランジスタTを含む半導体基板10から製造が開始される。次いで、トランジスタT及び分離領域11を含む半導体基板10の第1の側に、誘電体層を形成し次いで金属層を形成することにより誘電体で分離された金属配線スタック12が製造される。最後に、半導体基板10の第1の側と反対の第2の側に、スペーサ層14,カラー・フィルタ層16,不透明層17及びレンズ層18が順番に形成される。
図3乃至図5は、図2に示されている断面を有するCMOSイメージ・センサ内の複数個の能動画素AP内に複数個の反射層20’を形成するための一連のステップにより生じる概略的な断面を示す。このため図3乃至図5の概略的断面図は、第2実施例に従う製造工程の初期における、図2に示されている断面を有するCMOSイメージ・センサの一部を示す。
図3は、半導体基板10内の複数個の能動領域を分離する分離領域11を含むこの基板10を示す。又、図3の概略的な断面図において複数個の能動領域内には、複数個のトランジスタTが設けられている。複数個の能動領域内のトランジスタTのそれぞれは、半導体基板10の能動領域上に配置されたゲート誘電体22’を含む。又、トランジスタTのそれぞれは、ゲート誘電体22’の上に設けられたゲート電極24を含む。又、各トランジスタTは、ゲート電極24の側壁に設けられたスペーサ26を有する。図3においては、スペーサ26は複数の層から成るとして示されているが、平面図で見てゲート電極24を取り囲む単一の層として形成されることができる。最後に、各トランジスタTは、能動領域のうちゲート電極24により覆われていない部分に設けられた複数個のソース及びドレイン領域28を含む。図3において、各トランジスタTのソース領域及びドレイン領域の一方は、フォトダイオードを構成する感光領域PSRとして働く。
トランジスタTのそれぞれに含まれる上述の層及び構造のそれぞれは、半導体製造分野及び光エレクトロニクスの製造分野で一般的な方法、材料及び寸法を使用して形成されることができる。
ゲート誘電体22’は、真空中での測定値である約4乃至約20の比誘電率を有する例えばシリコンの酸化物、窒化物及び酸窒化物のような低誘電率のゲート誘電体材料のような幾つかのゲート誘電体材料で形成されるが、これに限定されない。又、約20乃至約100の比誘電率を有する高比誘電率のゲート誘電体も使用することができる。これらの高誘電率のゲート誘電体材料は、酸化ハフニウム、ケイ酸ハフニウム、酸化チタン、チタン酸バリウム・ストロンチウム(BST)及びジルコン酸チタン酸鉛(PZT)のような材料であるがこれに限定されない。
上述のゲート誘電体材料は、これらの材料成分に適切な方法を使用して形成されることができる。使用できる方法は、熱若しくはプラズマ酸化若しくは窒化方法、化学蒸着方法(原子層化学蒸着方法を含む)及び物理蒸着方法を含むがこれに限定されない。代表的には、ゲート誘電体22’は、約2nm乃至約7nmの厚さを有する熱酸化シリコン・ゲート誘電体材料から成る。
ゲート電極24は、幾つかのゲート電極用導電性材料のうちの1つから形成される。ゲート電極の材料は、金属、金属合金、金属シリサイド、金属窒化物、ドープされた多結晶シリコン(即ち、約1×1018/cm乃至1×1022/cmのドーパント濃度を有する)及びポリサイド(即ち、ドープされた多結晶シリコン/金属シリサイドのスタック)のうちの任意の材料でよいがこれに限定されない。ゲート電極材料は、幾つかの方法のうちの任意の方法を使用して付着される。この方法は、化学蒸着方法(原子層化学蒸着方法を含む)及び物理蒸着方法を含むがこれに限定されない。代表的には各ゲート電極24は、約1000オングストローム乃至約1500オングストロームの厚さを有するドープされた多結晶シリコン材料である。
導電性材料で形成されているスペーサも知られてはいるが、スペーサ26は、代表的には誘電体スペーサ材料若しくは誘電体スペーサ材料の積層体で形成されている。シリコンの酸化物、窒化物及び酸窒化物が誘電体スペーサ材料として一般的に使用される。他の元素の酸化物、窒化物及び酸窒化物も使用できる。誘電体スペーサ材料は、ゲート誘電体22’を形成する方法と同様の方法を使用して付着される。代表的には、スペーサ26は、ブランケット層の付着及びエッチバック法を使用して形成され、これにより上部が尖鋭な形状のスペーサ26が形成される。
最後に、ソース及びドレイン領域28は、代表的には2段階イオン注入法を使用して形成される。ソース及びドレイン領域28は、これらが形成される電界効果トランジスタの導電型に対応した極性(即ち導電型)で注入される。2段階イオン注入法は、マスクとしてゲート電極を使用する(スペーサ26をマスクとして使用しても使用しなくてもよい)。ソース及びドレイン領域28の代表的なドーパントの濃度は、約1×1015/cm乃至約1×1022/cmである。
最後に図3は、複数個のトランジスタT内のゲート電極24相互間に配置されている複数個のリフロー可能な材料の層13を示している。リフロー可能な材料の層13は、幾つかのリフロー可能な材料のうちの1つである。この層13の材料の例は、リフロー可能な有機材料、リフロー可能な無機材料並びにこれらリフロー可能な有機材料及びリフロー可能な無機材料の複合材料であるがこれらに限定されない。代表的には、これらリフロー可能な材料の層13のそれぞれは、約500nm乃至約150nmの厚さ及び約0.5ミクロン乃至約50ミクロンのライン幅を有するリフロー可能なシリケート・ガラス材料若しくはリフロー可能なドープされた(即ち、硼素、リン若しくは硼素及びリン)シリケート・ガラスのようなリフロー可能な無機ガラス材料であるが、これに限定されない。種々な望ましい画素の寸法に関して、リフロー可能な材料の層13の寸法は、感光領域PSRの寸法とほぼ同等である。上述の寸法上の条件に加えて、複数個のリフロー可能な材料層13は、図3乃至図5に示した断面を有するCMOSイメージ・センサが感知し結像する波長レンジに対して相当な透明度(即ち、少なくとも約75%の透過率)を有するリフロー可能な材料から成る。
図4は、図3に示されている断面を有するCMOSイメージ・センサに熱的リフロー処理を行ったことにより生じた複数個のリフローされた材料層13’を示す。図3に示されているリフロー可能な材料の層13が、例えばドープされたシリケート・ガラスから成るリフロー可能な無機ガラス材料のようなリフロー可能な無機ガラス材料で形成される場合、図3に示されているリフロー可能な材料層13から図4に示されているリフローされた材料層13’を形成するために、熱アニール時間が約5秒乃至約600秒で熱アニール温度が約200℃乃至800℃の熱アニールが使用され得る。図4に示されているように、リフローされた材料の層13’は、半球形状の一部である凸型形状を有する。
図5は、複数個のリフローされた材料層13’の上に配置されて形成された複数個の反射層20’を示す。複数個の反射層20’は、代表的には、反射材料をブランケットに付着し、マスキングを行い、そしてエッチングするプロセスを使用して形成される。上述のように、反射層20’のそれぞれは、約50nm乃至約500nmの厚さを有するアルミニウム反射材料若しくは銅の反射材料から成る。複数個の反射層20’のそれぞれは、これの下にあるリフローされた材料層13’と同じ形状であり、そして半球形状の一部である凸型形状を有する。
図5に示されている断面を有するCMOSイメージ・センサを図2に示されている断面を有するCMOSイメージ・センサにするための製造ステップは、リフローされた材料層13’を覆うように、誘電体層12aを付着することを含む。
図6乃至図9は、本発明の他の方法の実施例に従って、図2に示されている断面を有するCMOSイメージ・センサ内に反射層20’を形成するための一連のステップにより生じる概略的な断面を示す。本発明のこの代替的な方法の実施例は、本発明の第2の方法の実施例である。
図6は、図3に示されている断面を有するCMOSイメージ・センサと同様なCMOSイメージ・センサの概略的な断面を示し、まず第1に、図3との相違点は、まず第1にリフロー可能な材料層13が存在していないことである。第2に、図6に示されている断面のCMOSイメージ・センサには、透明なライナー層15が存在している。透明なライナー層15の材料は、図3に示されているリフロー可能な層13の材料と同じか若しくは同等である。これの代わりに、或るリフロー不能な材料が図6乃至図9に示されている断面を有するCMOSイメージ・センサを使用して感知されそして結像される光の波長に対して殆ど透明であるならば、ライナー層15の材料としてこのリフロー不能な材料を使用することができる。
図7は、図6に示されている透明なライナー層15をパターン化して得られた複数個の透明なライナー層15’を示す。このようなパターン化は、光エレクトロニクスの製造分野で一般的に行われている方法及び材料を使用して行われ得る。代表的には、このような方法は、透明なライナー層15から複数個の透明なライナー層15’を形成するためのエッチング・マスクとしてレジスト層を使用する。次いで、このレジストはリフローされて、図7のCMOSイメージ・センサ内に示されている複数個のレジスト層22を形成する。
図8は、この図に示されている断面を有するCMOSイメージ・センサ内のトランジスタT内の感光領域PSRに対して垂直方向で位置合わせされている複数個の透明ライナー層15”を示す。透明ライナー層15”の形状は、凸型である。凸型形状は、図7に示されているレジスト層22及び透明ライナー層15’を非選択性のエッチングにより順次エッチングすることにより形成される。この非選択性の順次エッチングは、代表的には異方性エッチングであるが、これに限定されない。かくして、図8のCMOSイメージ・センサ内に示されているライナー層15”は、図4のCMOSイメージ・センサ内に示されているリフローされた材料層13’と比較した場合ほぼ同様の凸型形状を有する。
最後の、図9は、透明ライナー層15”上に配置されて形成された反射層20’を示す。図9の断面に示されている反射層20’は、図5のCMOSイメージ・センサの反射層20’と同じ材料、寸法及び製造方法で形成される。
図3乃至図5に断面が示されているCMOSイメージ・センサと同様に、図6乃至図9に断面が示されているCMOSイメージ・センサに、図2に示されているような誘電体層12aが付着される。図9は、図5に示されている断面を有するCMOSイメージ・センサと同様に透明ライナー層15”を有する。
図10乃至図12は、図1に示されている断面を有するCMOSイメージ・センサ内に複数個の反射層20を製造するための一連のステップにより生じる概略的な断面を示す。かくして、図10乃至図12の概略的な断面は、図1に示されている断面を有するCMOSイメージ・センサの一部を製造する一連のステップを示す。
図10は、まず第1に、図3乃至図6に示されている断面を有するCMOSイメージ・センサと同様なCMOSイメージ・センサを示すが、図10には、図3に示されているリフロー可能な材料層13が存在せず、又は図6に示されている透明ライナー層15が存在していない。又、図10は、図1に示されている誘電体層12a及び図1に示されているコンタクト・バイアCAを示している。又、図10は、誘電体層12aの上に配置されて形成されているレジスト層22’を示している。レジスト層22’は、複数個の高さが低い凸型形状の構成要素及び複数個の高さが高い矩形状の構成要素を含む。複数個の高さが低い凸型形状の構成要素は、マスクの一部がハーフトーン部である(即ち、レジスト層を部分的に露光する。次いでこのレジスト層を現像する)マスクを使用して露光することにより形成され、一方、高さが高い矩形状の構成要素は、レジスト層を構成するレジスト材料がポジティブ・レジスト材料であるかネガティブ・レジスト材料であるかに依存して、レジスト層を完全に露光するか若しくは全く露光しないことにより形成される。
図11は、図10に示されている断面を有するCMOSイメージ・センサの誘電体層12aを、レジスト層22’をマスクとして使用してエッチングした結果を示す。図11に示されているように、このエッチングは、レジスト層22’の表面形状を誘電体層12aに転写して複数個の開口Aを形成するように非選択的に行われる。
図12は、図11に示すCMOSイメージ・センサの開口A内に形成された反射層20を示す。代表的には、反射層20は、反射層の材料(即ち、導電性材料)をブランケット(一面)に付着し、そして、誘電体層12aの上部突出部を平坦化停止層として使用して平坦化することにより形成される。平坦化法の例は、機械的平坦化法及び化学機械的研磨平坦化法であるがこれに限定されない。化学機械的研磨平坦化法が最も一般的である。
図1及び図2は、本発明の特定な実施例に従う複数個のCMOSイメージ・センサを特に示す。個々のCMOSイメージ・センサ構造は、例えばフォトダイオードのような感光領域PSRによって最初に捕獲されなかった入射放射光を反射してこの感光領域PSRに戻す反射層20(図1)若しくは反射層20’を有する。本発明の実施例において、このような反射層20若しくは20’は、入射放射光を対応する感光領域PSRに戻す一方で隣接する感光領域PSRとの光学的クロストークを最小若しくは排除するために、非平坦即ち曲面状にされている。
上述の本発明の実施例の構造及びパフォーマンスは、赤外線放射を感知するのに使用される背面型CMOSイメージ・センサに関して説明したが、本発明はこれに限定されない。前述の米国特許第7,279,764号に関連して述べると、本発明の実施例は、本発明に従う非平坦状であって曲面状の反射層を含むCMOSイメージ・センサ以外のソリッド・ステート・イメージ・センサをも含み、そして本発明は、前面型のイメージ・センサとして形成されることができる。この場合、曲面状の反射層は、半導体基板内の空洞部内に配置される。
図13は、例えば半導体の設計、製造及びテストにおいて使用される例示的なデザイン・フロー900のブロック図である。デザイン・フロー900は、設計されるICの型に依存する。例えば、カスタムICと呼ばれるASICを製造するデザイン・フロー900は、標準型コンポーネントを設計するための流れ900と異なる。設計構造920は、設計プロセス910に対する入力であり、そしてこれは、IPプロバイダ、コアの開発者、若しくは他の設計会社から入力され、又は、このデザイン・フローのオペレータ若しくは他の要求元から発生される。設計構造920は、HDLの形、又はハードウエア記述言語(例えばVerilog、VHDL,C等)の形式の図1若しくは図2に示されている本発明の実施例から成る。設計構造920は、1つ以上の読み取り可能記録媒体に含まれ得る。例えば、設計構造920は、図1若しくは図2に示す本発明の実施例を表すテキスト・ファイル若しくはグラフィック表示である。設計プロセス910は、図1若しくは図2に示されている本発明の実施例をネットリスト980に統合(トランスレート)し、ここで、ネットリスト980は、集積回路設計における他の素子及び回路への接続を記述する配線、トランジスタ、論理ゲート、制御回路、I/O、モデル等のリストであり、少なくとも1つの記憶媒体に記録される。これは、回路の設計仕様及びパラメータに依存して、1回以上ネットリスト980が再合成される反復プロセスである。
設計プロセス910は種々な入力を使用する。これら入力の例は、所定の製造技術(例えば異なる技術ノード、32nm、45nm、90nm等)に対するモデル、レイアウト及び記号表示を含む一般的に使用される1組の素子、回路及びデバイスを収容するライブラリ930,設計仕様940,特性データ950,検証データ960,設計ルール970及びテスト・データ・ファイル985(これはテスト・パターン及び他のテスト・データを含む)からの入力である。更に設計プロセス910は、例えばタイミング分析、検証、設計ルール・チェック、配置及びルート動作のような標準的な回路設計プロセスを含む。集積回路設計の分野における当業者ならば、本発明の精神から逸脱することなく、設計プロセス910において電子設計自動化ツール及びアプリケーションを使用しうることが明らかであろう。本発明の設計構造は、特定のデザイン・フローに限定されない。
設計プロセス910は、図1若しくは図2に示されている本発明の実施例及び任意の追加の集積回路設計若しくはデータを第2設計構造990に変換する。設計構造990は、集積回路のレイアウト・データの交換に使用されるデータ・フォーマットまたはシンボリック・データ・フォーマット(例えば、GDSII(GDS2)、GL1、OASIS,マップ・ファイルに記憶されている情報、又はこのような設計構造を記憶するための他の適切なフォーマット)で記憶媒体に記憶される。設計構造990は、図1若しくは図2に示す本発明の実施例を製造するために半導体製造者により要求される例えば、シンボリック・データ、マップ・ファイル、テキスト・データ・ファイル、設計内容ファイル、製造データ、レイアウト・パラメータ、配線、金属配線のレベル、バイア、形状、製造ラインに亘るデータ及び他のデータ等のデータを含む。設計構造990は、ステージ995に渡され、ここで、設計構造990はテープアウト段階になり、製造現場にリリースされ、マスク・ハウスにリリースされ、他の設計会社に送られ、カスタマに送り返される。
説明した良好な実施例は本発明を説明するためのものであって、本発明を限定するものではない。良好な実施例に従うCMOSイメージ・センサの材料、構造及び寸法は、本発明の精神から逸脱することなく修正、又は変更できる。
10 半導体基板
11 分離領域
12 金属配線スタック
12a、12b、12c,12d,12e 誘電体層
13 リフロー可能な材料層
13’リフローされた材料層
15 ライナー層
16 カラー・フィルタ層
17 不透明層
18 レンズ層
20 反射層
22 レジスト層
22’ゲート誘電体
24 ゲート電極
26 スペーサ
28 ソース及びドレイン領域

Claims (20)

  1. 少なくとも1つのトランジスタを含む感光領域を含む基板と、
    前記感光領域の放射光が入射する側と反対の側に配置され、前記感光領域により捕獲されなかった入射放射光を反射して前記感光領域に戻すような形状を有する非平坦状の反射層と
    前記非平坦状の反射層を前記感光領域内の前記トランジスタの導電領域に接続する導電バイアと、
    を備えるイメージ・センサ。
  2. 1つの感光領域の非平坦状の反射層は、前記1つの感光領域により最初に捕獲されなかった入射放射光を、前記1つの感光領域に隣接して前記基板に設けられている他の感光領域へ反射しないような形状を有する、請求項1の記載のイメージ・センサ。
  3. 前記イメージ・センサは前面型のイメージ・センサまたは背面型のイメージ・センサである、請求項1の記載のイメージ・センサ。
  4. 前記入射放射光は赤外線放射である、請求項1の記載のイメージ・センサ。
  5. 前記感光領域の放射光が入射する側と反対の側に誘電体で分離された金属配線スタックが設けられており、前記反射層は、前記金属配線スタックの誘電体内で絶縁された状態で配置されている、請求項1の記載のイメージ・センサ。
  6. 前記感光領域の放射光が入射する側と反対の側に誘電体で分離された金属配線スタックが設けられており、前記反射層は、前記金属配線スタックの誘電体内で前記金属配線に接続された状態で配置されている、請求項1の記載のイメージ・センサ。
  7. 少なくとも1つのトランジスタを含む感光領域を含む基板と、
    前記感光領域の放射光が入射する側と反対の側に設けられた誘電体で分離された金属配線スタック内に配置され、前記感光領域により捕獲されなかった入射放射光を反射して前記感光領域に戻すような形状を有する非平坦状の反射層と
    前記非平坦状の反射層を前記感光領域内の前記トランジスタの導電領域に接続する導電バイアと、
    を備えるイメージ・センサ。
  8. 前記感光領域の放射光が入射する側に前記感光領域と位置合わせされて配置されたカラー・フィルタ層を備える、請求項に記載のイメージ・センサ。
  9. 前記非平坦状の反射層の形状は、曲面形状である、請求項1または7に記載のイメージ・センサ。
  10. 前記トランジスタの導電領域は、ソース領域またはドレイン領域である、請求項1または7に記載のイメージ・センサ
  11. 少なくとも1つのトランジスタを含む感光領域を含む基板を準備するステップと、
    前記感光領域の放射光が入射する側と反対の側に、前記感光領域により捕獲されなかった入射放射光を反射して前記感光領域に戻すような形状を有する非平坦状の反射層を形成するステップと、
    前記非平坦状の反射層を前記感光領域内の前記トランジスタの導電領域に接続する導電バイアを形成し、前記反射層を荷電して前記感光領域の表面電位を固定する、ステップと、
    を含む、イメージ・センサを製造する方法。
  12. 前記トランジスタの導電領域は、ソース領域またはドレイン領域である、請求項11に記載の方法
  13. 前記非平坦状の反射層の形状は、曲面形状である、請求項11に記載の方法。
  14. 1つの感光領域の非平坦状の反射層は、前記1つの感光領域により捕獲されなかった入射放射光を反射して前記1つの感光領域に戻し、前記1つの感光領域に隣接して前記基板に設けられている他の感光領域へ反射しないような形状を有する、請求項11に記載の方法。
  15. 前記感光領域を含む基板を準備するステップは、フォトダイオード感光領域を含む半導体基板を準備する、請求項11に記載の方法。
  16. 前記非平坦状の反射層を形成するステップは、
    前記感光領域の放射光が入射する側と反対の側に設けられた誘電体で分離された金属配線スタック内に前記反射層を配置するステップを含む、請求項11に記載の方法。
  17. 前記反射層は、前記誘電体で分離された金属配線スタック内の金属配線と同時に形成される、請求項16に記載の方法。
  18. 前記反射層は、前記誘電体で分離された金属配線スタック内の金属配線と同時に形成されない、請求項11に記載の方法。
  19. 前記感光領域の放射光が入射する側に前記感光領域と位置合わせしてカラー・フィルタを形成するステップを含む、請求項11に記載の方法。
  20. 前記感光領域の放射光が入射する側に前記感光領域及び前記カラー・フィルタと位置合わせしてレンズ層を形成するステップを含む、請求項19に記載の方法。
JP2010186851A 2009-08-31 2010-08-24 イメージ・センサ及びその製造方法 Expired - Fee Related JP5710179B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/550,640 US8299554B2 (en) 2009-08-31 2009-08-31 Image sensor, method and design structure including non-planar reflector
US12/550640 2009-08-31

Publications (2)

Publication Number Publication Date
JP2011054963A JP2011054963A (ja) 2011-03-17
JP5710179B2 true JP5710179B2 (ja) 2015-04-30

Family

ID=43623414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010186851A Expired - Fee Related JP5710179B2 (ja) 2009-08-31 2010-08-24 イメージ・センサ及びその製造方法

Country Status (3)

Country Link
US (2) US8299554B2 (ja)
JP (1) JP5710179B2 (ja)
KR (1) KR101581052B1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629523B2 (en) * 2010-04-16 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Inserted reflective shield to improve quantum efficiency of image sensors
KR20120110377A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 이미지 센서
JP5956866B2 (ja) * 2011-09-01 2016-07-27 キヤノン株式会社 固体撮像装置
JP6587581B2 (ja) * 2011-09-01 2019-10-09 キヤノン株式会社 固体撮像装置
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
KR20130099425A (ko) 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6080494B2 (ja) * 2012-10-26 2017-02-15 キヤノン株式会社 固体撮像装置および撮像システム
JP6080495B2 (ja) * 2012-10-26 2017-02-15 キヤノン株式会社 固体撮像装置および撮像システム
US9236326B2 (en) 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
JP2016046336A (ja) * 2014-08-21 2016-04-04 ソニー株式会社 固体撮像素子および製造方法、並びに放射線撮像装置
US10110224B2 (en) 2016-03-14 2018-10-23 Lawrence Livermore National Security, Llc Triaxial photoconductive switch module
US10563739B2 (en) 2016-03-14 2020-02-18 Lawrence Livermore National Security, Llc Bi-triaxial photoconductive switch module
JP6921486B2 (ja) * 2016-06-01 2021-08-18 凸版印刷株式会社 固体撮像素子
US10181544B2 (en) 2016-07-07 2019-01-15 Lawrence Livermore National Security, Llc Photoconductive switch package configurations having a profiled resistive element
KR102444733B1 (ko) * 2016-10-27 2022-09-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 전자기기
EP3550606B1 (en) * 2016-12-05 2022-08-03 Toppan Printing Co., Ltd. Solid-state imaging element
US10170517B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
JP2020031074A (ja) * 2016-12-20 2020-02-27 パナソニックIpマネジメント株式会社 固体撮像装置およびその製造方法
US10680024B2 (en) * 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
JP7362198B2 (ja) * 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
WO2020103131A1 (zh) * 2018-11-23 2020-05-28 深圳市汇顶科技股份有限公司 图像传感器及其制造方法
CN109585481B (zh) * 2018-12-03 2021-04-06 德淮半导体有限公司 图像传感器结构及其制备方法
US11171172B2 (en) * 2019-07-16 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method of forming the same
CN112510057A (zh) * 2020-11-30 2021-03-16 维沃移动通信有限公司 芯片结构、摄像组件和电子设备
TWI824978B (zh) * 2023-02-14 2023-12-01 采鈺科技股份有限公司 影像感測器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682813B2 (ja) * 1984-07-13 1994-10-19 日本電気株式会社 赤外線検出固体撮像素子の製造方法
JPS6482666A (en) * 1987-09-25 1989-03-28 Mitsubishi Electric Corp Solid-state image sensor
JP3303571B2 (ja) * 1994-12-21 2002-07-22 三菱電機株式会社 赤外線検出器及び赤外線検出器アレイ
US6465786B1 (en) 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
US20020020846A1 (en) 2000-04-20 2002-02-21 Bo Pi Backside illuminated photodiode array
US7279764B2 (en) 2004-06-01 2007-10-09 Micron Technology, Inc. Silicon-based resonant cavity photodiode for image sensors
JP4826111B2 (ja) 2005-03-17 2011-11-30 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法および画像撮影装置
US7124999B1 (en) 2005-03-29 2006-10-24 Wen Sheng Fu Co., Ltd. Switch valve having a locking effect
US20070152289A1 (en) * 2005-12-30 2007-07-05 Morse Michael T Avalanche photodetector with reflector-based responsivity enhancement
US7586139B2 (en) 2006-02-17 2009-09-08 International Business Machines Corporation Photo-sensor and pixel array with backside illumination and method of forming the photo-sensor
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
US7982177B2 (en) * 2008-01-31 2011-07-19 Omnivision Technologies, Inc. Frontside illuminated image sensor comprising a complex-shaped reflector
JP2010118412A (ja) * 2008-11-11 2010-05-27 Panasonic Corp 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
US8647913B2 (en) 2014-02-11
JP2011054963A (ja) 2011-03-17
KR101581052B1 (ko) 2016-01-11
US8299554B2 (en) 2012-10-30
US20110049330A1 (en) 2011-03-03
KR20110023741A (ko) 2011-03-08
US20130001727A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
JP5710179B2 (ja) イメージ・センサ及びその製造方法
JP2010212668A (ja) 遮光部を含む画素センサ・セルおよび製造方法
CN108028259B (zh) 成像元件、成像元件的制造方法、成像装置以及成像装置的制造方法
CN103403869B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
CN102738185B (zh) 用于背照式图像传感器金属栅格的侧壁及其制造方法
TWI332262B (en) Method for manufacturing cmos image sensor using spacer etching barrier film
EP1930950B1 (en) Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
KR100392044B1 (ko) 적외선 센서 및 그 제조 방법
JP4383959B2 (ja) 光電変換装置およびその製造方法
US8546173B2 (en) Photoelectric conversion device and fabrication method therefor
US7935560B2 (en) Imagers having electrically active optical elements
TWI756301B (zh) 光感測元件及其形成方法
US7732845B2 (en) Pixel sensor with reduced image lag
CN107240593B (zh) 一种堆叠式全局曝光像素单元结构及其形成方法
TW201103130A (en) Vertically stacked image sensors with cutoff filters
JP2003229553A (ja) 半導体装置及びその製造方法
JP2012023251A (ja) 固体撮像素子及び固体撮像素子の製造方法、電子機器
JP2008270500A (ja) 固体撮像素子およびその製造方法、電子情報機器
US11843013B2 (en) Polarizers for image sensor devices
KR100784871B1 (ko) 내부 렌즈를 구비한 이미지 센서의 제조방법
Fontaine Recent innovations in CMOS image sensors
US20060057759A1 (en) System and method to improve image sensor sensitivity
US20210389184A1 (en) Light receiving device
JP5535261B2 (ja) 固体撮像装置
CN105762160B (zh) 背照式全局像素单元结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140812

TRDD Decision of grant or rejection written
RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20150217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees