KR101552946B1 - 자성체를 이용한 칩 패키징 방법 및 칩 패키지 - Google Patents

자성체를 이용한 칩 패키징 방법 및 칩 패키지 Download PDF

Info

Publication number
KR101552946B1
KR101552946B1 KR1020140050299A KR20140050299A KR101552946B1 KR 101552946 B1 KR101552946 B1 KR 101552946B1 KR 1020140050299 A KR1020140050299 A KR 1020140050299A KR 20140050299 A KR20140050299 A KR 20140050299A KR 101552946 B1 KR101552946 B1 KR 101552946B1
Authority
KR
South Korea
Prior art keywords
substrate
magnetic
magnetic body
hole
lower substrate
Prior art date
Application number
KR1020140050299A
Other languages
English (en)
Inventor
박효훈
김종훈
한선규
박지환
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020140050299A priority Critical patent/KR101552946B1/ko
Application granted granted Critical
Publication of KR101552946B1 publication Critical patent/KR101552946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

자성체(magnetic material)를 이용한 칩 패키지는 아랫면에 형성된 적어도 하나의 금속 접촉면(metal contact)을 포함하는 상부 기판(substrate); 상기 상부 기판과 마주보는 윗면에 형성된 적어도 하나의 홀을 포함하고, 아랫면에는 하부 자성체가 배치되는 하부 기판; 및 상기 하부 기판의 적어도 하나의 홀에 배치되어, 상기 상부 기판 및 상기 하부 기판을 정렬하는 적어도 하나의 자성체를 포함한다.

Description

자성체를 이용한 칩 패키징 방법 및 칩 패키지{CHIP PACKAGING METHOD AND CHIP PACKAGE USING MAGNETIC MATERIAL}
본 발명은 자성체를 이용한 칩 패키징 방법 및 그에 의해 형성된 칩 패키지에 관한 것으로, 구체적으로, 기판 위 혹은 기판 사이에 자성체를 배치시킴으로써, 자력(magnetism)을 이용하여 칩을 패키징하는 기술에 관한 것이다.
기존의 칩을 패키징하는 기술은 대부분 플립 칩 본딩(Flip Chip Bonding) 방식을 이용한다. 여기서, 플립-칩 본딩 방식은 칩들에 형성된 전극을 표면끼리 서로 마주보도록 칩들을 부착하는 방식이다.
예를 들어, 공개특허 제2012-0000152호에는 기판의 상단에 도전성 물질인 범프에 의해 반도체 칩이 결합되는 반도체 패키지의 구성이 개시되어 있다.
그러나, 기존의 칩을 패키징하는 기술은 칩들이 서로 접착되는 과정에서, 정렬 오차 범위가 10 이상 발생되기 때문에, 정렬 오류가 발생되는 문제점이 있다. 이에, 본 명세서에서는 정렬 오차 범위를 최소화하도록 칩을 패키징하는 기술을 제안한다.
본 발명의 실시예들은 정렬 오차 범위를 최소화하기 위하여, 기판들 사이에 적어도 하나의 자성체를 배치시킴으로써, 자력을 이용하여 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공한다.
또한, 본 발명의 실시예들은 기판들 사이에 적어도 하나의 자성체를 배치시킴으로써 자력을 이용하는 과정에서, 기판들의 정렬 오차 범위를 최소화하도록 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공한다.
또한, 본 발명의 실시예들은 적어도 하나의 자성체 사이의 공간을 이용하여 기판들과 수직 방향으로 광 섬유를 배치함으로써, 광 패키징이 수행된 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공한다.
본 발명의 일실시예에 따른 자성체(magnetic material)를 이용한 칩 패키지는 적어도 하나의 홀(hole)을 포함하는 기판(substrate); 상기 기판 위에 배치된 자성체; 및 상기 자성체의 위치를 제어하기 위하여 자력을 가하는 상기 기판의 하부에 배치된 하부 자성체를 포함한다.
상기 기판에 형성된 적어도 하나의 홀의 중심 혹은 주변에 위치하는 자성체는 기 하부 자성체에 의해 가해지는 자력으로 상기 적어도 하나의 홀로 유도되어 고정될 수 있다.
상기 자성체가 상기 기판에 형성된 적어도 하나의 홀 주변에 위치하는 경우, 상기 자성체는 상기 하부 자성체에 의해 가해지는 자력으로 움직이거나 이동할 수 있다.
상기 적어도 하나의 홀은 액체를 포함하고, 상기 자성체가 상기 적어도 하나의 홀에 위치한 경우, 상기 자성체는 상기 액체의 표면 장력에 의하여 고정될 수 있다.
상기 적어도 하나의 자성체는 볼(ball) 형태로 형성될 수 있다.
상기 기판에 형성된 상기 적어도 하나의 홀은 사각형, V자형, 원형 또는 삼각형의 형태로 형성될 수 있다.
상기 자성체(magnetic material)를 이용한 칩 패키지는 복수의 자성체들이 상기 기판에 형성된 복수의 홀들에 위치한 경우, 상기 복수의 자성체들 사이에서 상기 기판과 수직 방향으로 배치되는 광 섬유를 더 포함할 수 있다.
상기 광 섬유는 상기 복수의 자성체들 중 적어도 하나에 접착될 수 있다.
본 발명의 일실시예에 따른 자성체(magnetic material)를 이용한 칩 패키지는 적어도 하나의 홀(hole)을 포함하는 하부 기판; 상기 하부 기판의 하부에 배치된 하부 자성체의 자력을 이용하여 상기 하부 기판 위에 배치되고, 고정되는 자성체; 및 상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판을 포함한다.
상기 하부 기판에 포함된 적어도 하나의 홀 또는 상기 상부 기판에 포함된 적어도 하나의 홀은 액체를 포함하고, 상기 자성체가 상기 하부 기판에 포함된 적어도 하나의 홀 또는 상기 상부 기판에 포함된 적어도 하나의 홀에 위치한 경우, 상기 자성체는 상기 액체의 표면 장력에 의하여 고정될 수 있다.
상기 하부 자성체는 강자성체(ferromagnetic material) 또는 상자성체(paramagnetic material) 중 적어도 어느 하나로 형성될 수 있다.
상기 자성체는 상기 하부 자성체에 의해 가해지는 자력에 의하여 상기 하부 기판에 포함된 적어도 하나의 홀로 유도되어 배치되고, 상기 자성체와 구별되는 다른 자성체는 상기 하부 기판에 포함된 적어도 하나의 홀과 구별되는 다른 위치에서 상기 하부 기판과 상기 상부 기판에 접촉할 수 있다.
상기 상부 기판의 아랫 면에는 적어도 하나의 금속 접촉면(metal contact)이 배치되고, 상기 자성체는 상기 금속 접촉면과 상기 하부 기판에 접촉할 수 있다.
상기 상부 기판의 아랫 면에는 적어도 하나의 금속 접촉면(metal contact)이 배치되고, 상기 자성체와 구별되는 다른 자성체는 상기 상부 기판의 아랫 면에 배치된 적어도 하나의 금속 접촉면(metal contact)과 접촉할 수 있다.
본 발명의 일실시예에 따른 자성체(magnetic material)를 이용한 칩 패키징 방법은 적어도 하나의 홀(hole)을 포함하는 하부 기판(substrate)을 제공하는 단계; 상기 하부 기판의 하부에 상기 자성체의 위치를 제어하기 위하여 자력을 가하는 하부 자성체를 배치하는 단계; 및 상기 기판 위에 자성체를 배치하는 단계를 포함한다.
상기 자성체(magnetic material)를 이용한 칩 패키징 방법은 상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판을 제공하는 단계를 더 포함할 수 있다.
상기 상부 기판의 아랫 면에는 적어도 하나의 금속 접촉면이 배치될 수 있다.
본 발명의 실시예들은 정렬 오차 범위를 최소화하기 위하여, 하나의 기판 혹은 기판들 사이에 적어도 하나의 자성체를 배치시킴으로써, 자력을 이용하여 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공할 수 있다.
또한, 본 발명의 실시예들은 하나의 기판 혹은 기판들 사이에 적어도 하나의 자성체를 배치시킴으로써 자력을 이용하는 과정에서, 기판들의 정렬 오차 범위를 최소화하도록 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공할 수 있다.
또한, 본 발명의 실시예들은 적어도 하나의 자성체 사이의 공간을 이용하여 기판들과 수직 방향으로 광 섬유를 배치함으로써, 광 패키징이 수행된 칩을 패키징하는 방법 및 그에 의해 형성된 칩 패키지를 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키지를 나타낸 도면이다.
도 2a는 도 1에 도시된 칩 패키지에서 자성체가 하부 기판으로 유도되어 고정되는 것을 설명하는 도면이다.
도 2b는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 2c는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 2d는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 하부 기판을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 광 패키징이 수행된 칩 패키지를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키징 방법을 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키징 방법을 나타낸 플로우 차트이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
본 발명의 일실시예에 따른 칩 패키징 공정을 수행하는 시스템을 칩 패키징 시스템으로 기재하기로 한다. 또한, 기판과 기판 사이에서 수행되는 칩 패키징 공정은 기판이 칩 또는 보드 중 어느 하나일 수 있으므로, 칩과 칩, 칩과 보드 또는 보드와 보드 사이에서 수행될 수 있다.
도 1은 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키지를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 칩 패키지는 상부 기판(110), 하부 기판(120) 및 적어도 하나의 자성체(130)를 포함한다. 여기서, 상부 기판(110) 및 하부 기판(120)이 사각 형태로 도시되었지만, 이에 제한되거나 한정되지 않고, 삼각 형태, 원 형태 등의 다양한 형태로 제작될 수 있다.
적어도 하나의 자성체(130)는 철, 코발트 또는 니켈 등의 금속 또는 다양한 금속 재료의 조합으로 구성될 수 있다. 특히, 적어도 하나의 자성체(130)는 볼(ball) 형태로 형성되는 강자성체(ferromagnetic material)일 수 있고, 알루미늄, 주석, 백금 또는 이리듐 등을 소재로 구성되는 합금으로 형성되는 상자성체(paramagnetic material)일 수 있다. 이 때, 도면에는 적어도 하나의 자성체(130)가 4개인 것으로 도시되었으나, 이에 제한되나 한정되지 않고, 적어도 하나의 자성체(130)의 개수는 임의로 설정될 수 있다.
하부 기판(120)은 적어도 하나의 자성체(130)을 유도하기 위한 적어도 홀을 포함한다. 즉, 아래에서 다시 설명하겠지만, 적어도 하나의 자성체(130)는 자력에 의하여 하부 기판(120)에 형성된 홀로 유도되고, 고정된다. 이 때, 상부 기판(110) 역시 홀을 포함할 수 있다. 또한, 상기 하부 기판(120)에 포함된 적어도 하나의 홀 또는 상기 상부 기판(110)에 포함된 적어도 하나의 홀은 액체를 포함하고, 상기 자성체(130)가 상기 하부 기판(120)에 포함된 적어도 하나의 홀 또는 상기 상부 기판(110)에 포함된 적어도 하나의 홀에 위치한 경우, 상기 자성체는 상기 액체의 표면 장력에 의하여 고정된다.
또한, 상기 자성체(130)와 구별되는 다른 자성체가 추가적으로 제공될 수 있다. 즉, 자성체(130)는 상기 하부 기판(120)에 포함된 적어도 하나의 홀로 유도되어 고정되는 반면에, 다른 자성체는 홀이 아닌 위치에서 상부 기판(110)과 하부 기판(120)에 접촉할 수 있다.
또한, 도면에는 도시되지 않았지만, 상부 기판(110)의 아랫면에는 적어도 하나의 금속 접촉면(metal contact)이 형성될 수도 있다. 이러한 경우, 다른 자성체는 적어도 하나의 금속 접촉면에 자력으로 부착되고, 적어도 하나의 홀에 자력으로 유도되어 고정될 수 있다.
또한, 도면에는 도시되지 않았지만, 적어도 하나의 자성체(130) 사이에는 상부 기판(110) 및 하부 기판(120)과 수직 방향으로 광 섬유가 배치됨으로써, 광 패키징이 수행될 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
도 2a는 도 1에 도시된 칩 패키지에서 자성체가 하부 기판으로 유도되어 고정되는 것을 설명하는 도면이다.
도 2a를 참조하면, 하부 기판(201)은 깊이 d, 폭 w를 갖는 홀을 포함하며, 반지름이 R인 구의 모양을 갖는 자성체(203, 204)는 홀로 유도되어 고정될 수 있다. 이 때, 폭의 사이즈는
Figure 112014040015133-pat00001
에 의해 결정될 수 있다.
보다 구체적으로, 하부 기판(201)의 하부에는 하부 자성체(202)가 배치될 수 있고, 자성체(203, 204)에는 하부 자성체(202)에 의하여 자력이 가해진다. 이러한 자력을 통하여 홀의 주변에서 잘못 정렬된 자성체(203, 204)는 홀의 중심으로 유도되어 고정될 수 있다. 이 때, 홀에는 액체가 포함될 수 있고, 액체의 표면 장력으로 인하여 자성체(203, 204)는 더 단단히 고정된다.
물론, 홀은 도 2a에 도시된 것과 다르게, V자형, 원형, 삼각형 등 다양한 형태를 가질 수 있다.
도 2b는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 2b를 참조하면, 칩 패키지는 하부 자성체(251), 하부 기판(252), 자성체(253) 및 상부 기판(254)를 포함한다. 하부 기판(252)는 홀(255)을 포함하고, 상부 기판(254) 역시 홀(256)을 포함할 수 있다.
자성체(253)는 하부 기판(252)에 포함된 홀(255)로 유도되어 고정되고, 하부 기판(252)의 홀에 대응하는 상부 기판(254)의 홀(256)에 의해 덮어진다. 결국, 자성체(253)는 하부 기판(252)에 포함된 홀(255)과 상부 기판(254)에 포함된 홀(256)에 의해 고정되고, 이를 통하여 상부 기판(254) 및 하부 기판(252)는 정확히 정렬된다. 특히, 이 때, 상부 기판(254)에 포함된 홀(256) 내부에는 금속 접착면이 형성될 수도 있다.
도 2c는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 2c를 참조하면, 본 발명의 일실시예에 따른 칩 패키지는 상부 기판(210), 하부 기판(220) 및 적어도 하나의 자성체(230)를 포함한다. 이 때, 적어도 하나의 자성체(230)는 강자성체 또는 상자성체 중 적어도 어느 하나로 볼 형태로 형성될 수 있다.
상부 기판(210)의 아랫면에는 적어도 하나의 자성체(230)가 부착되기 위한, 적어도 하나의 금속 접촉면(211)이 형성된다. 이 때, 적어도 하나의 금속 접촉면(211)은 상부 기판(210)의 아랫면 중 일부 영역에 형성될 수 있다. 또한, 적어도 하나의 금속 접촉면(211)은 적어도 하나의 자성체(230)의 개수에 대응하는 개수만큼 형성될 수 있다. 예를 들어, 칩 패키지에 적어도 하나의 자성체(230)가 2개 포함된다면, 상부 기판(210)의 아랫면에는 적어도 하나의 금속 접촉면(211)이 2개 형성될 수 있다.
하부 기판(220)의 상부 기판(210)과 마주보는 윗면에는 적어도 하나의 홀(221)이 형성된다. 이 때, 적어도 하나의 홀(221)은 하부 기판(220)의 윗면에 형성될 수 있다. 적어도 하나의 홀(221)의 형태는 다양할 수 있으나, 적어도 하나의 자성체(230)가 적어도 하나의 홀(221)에 자력으로 유도된 경우, 적어도 하나의 자성체(230)가 적어도 하나의 홀(221)에 고정될 수 있는 형태로 형성되어야 한다. 또한, 적어도 하나의 홀(221)은 적어도 하나의 자성체(230)의 개수에 대응하는 개수만큼 형성될 수 있다. 여기서, 적어도 하나의 홀(221)은 하부 기판(220)의 윗면 중 일부분이 제거되어 형성되거나, 하부 기판(220)의 윗면 중 다른 일부분에 하부 기판(220)과 동일한 물질 또는 다른 물질이 적층되어 형성될 수 있다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
하부 기판(220)이 상부 기판(210)과 마주보는 윗면의 반대면인 아랫면에는 하부 자성체(222)이 배치된다. 이 때, 하부 자성체(222)은 하부 기판(220)의 아랫면에 부착되어 배치됨으로써, 적어도 하나의 자성체(230)에 자력을 작용하여, 적어도 하나의 홀(221)으로 적어도 하나의 자성체(230)를 유도할 수 있다. 따라서, 적어도 하나의 자성체(230)가 상부 기판(210)에 포함되는 적어도 하나의 금속 접촉면(211)에 자력으로 부착되고, 하부 기판(220)에 배치된 하부 자성체(223)에 의해 적어도 하나의 홀(221)에 자력으로 유도되어 고정됨으로써, 상부 기판(210) 및 하부 기판(220)이 정렬되어 패키징될 수 있다. 여기서, 상부 기판(210)과 하부 기판(220)이 정렬되는 각각의 위치는 적어도 하나의 금속 접촉면(211)이 상부 기판(210)의 아랫면에 형성되는 위치 및 적어도 하나의 홀(221)이 하부 기판(220)의 윗면에 형성되는 위치에 따라 조절될 수 있다.
또한, 도면에는 도시하지 않았지만, 적어도 하나의 홀(221)이 하부 기판(220)을 관통하는 홀(hole)로 형성되어 하부 자성체(222)이 적어도 하나의 자성체(230)에 작용하는 자력의 크기가 증가됨으로써, 적어도 하나의 자성체(230)가 적어도 하나의 홀(221)에 보다 강하게 고정될 수 있다.
이 때, 적어도 하나의 자성체(230)의 중심이 하부 기판(220) 상에서 적어도 하나의 홀(221)이 아닌 영역에 있는 경우, 하부 기판(220) 상에서 적어도 하나의 홀(221)이 아닌 영역에서의 적어도 하나의 자성체(230)와 하부 자성체(222) 사이의 자력(231)이 적어도 하나의 홀(221)에서의 적어도 하나의 자성체(230)와 하부 자성체(222) 사이의 자력(232)보다 상대적으로 약하기 때문에, 적어도 하나의 자성체(230)는 적어도 하나의 홀(221)으로 유도될 수 있다. 따라서, 상부 기판(210) 및 하부 기판(220)의 정렬 오차는 최소화될 수 있다.
도 2d는 도 1에 도시된 자성체를 이용한 칩 패키지의 다른 예를 나타낸 도면이다.
도 2d를 참조하면, 칩 패키지는 하부 자성체(261), 하부 기판(262), 상부 기판(266) 및 홀에 배치되는 자성체(263) 및 홀이 아닌 다른 위치에 배치되는 자성체(264, 265)를 포함한다.
홀에 배치되는 자성(263)에 의하여 하부 기판(262) 및 상부 기판(266)은 더 정확하게 정렬될 수 있고, 홀이 아닌 다른 위치에 배치되는 자성체(264, 265)에 의하여 하부 기판(262) 및 상부 기판(266)은 서로 접촉할 수 있다.
이 때, 홀이 아닌 다른 위치에 배치되는 자성체(264, 265)는 상부 기판(266)에 형성되는 금속 접촉면(267, 268)과 접촉될 수 있다.
도 3은 본 발명의 일실시예에 따른 하부 기판을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 하부 기판(310)의 윗면에는 적어도 하나의 홀(311)이 형성된다. 이 때, 적어도 하나의 홀(311)은 하부 기판(310)의 윗면 중 일부분(312)이 제거됨으로써, 형성될 수 있다. 반면에, 적어도 하나의 홀(311)은 미리 설정된 위치에 기초하여, 하부 기판(310)의 윗면 중 다른 일부분(313)에 하부 기판(310)과 동일한 물질 또는 다른 물질이 적층되어 형성될 수도 있다.
또한, 적어도 하나의 홀(311)은 다양한 형태로 형성될 수 있다. 예를 들어, 적어도 하나의 홀(311)은 사각 형태(320), 역삼각 형태(330) 또는 역사다리꼴 형태(340) 등으로 형성될 수 있다. 적어도 하나의 홀(311)의 형태는 도면에 도시된 형태에 제한되거나, 한정되지 않는다. 다만, 적어도 하나의 홀(311)의 형태는 적어도 하나의 자성체가 하부 기판(310)의 아랫면에 배치된 하부 자성체에 의해 자력으로 적어도 하나의 홀(311)에 유도된 경우, 적어도 하나의 자성체가 적어도 하나의 홀(311)에 고정될 수 있는 형태로 형성되어야 한다.
또한, 도면에는 도시하지 않았지만, 적어도 하나의 홀(311)은 하부 기판(310)을 관통하는 홀로 형성될 수도 있다.
도 4는 본 발명의 일실시예에 따른 광 패키징이 수행된 칩 패키지를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 칩 패키지는 상부 기판(410) 및 하부 기판(420)과 수직 방향으로 배치되는 광 섬유(430)를 더 포함할 수 있다. 따라서, 칩 패키지에서 상부 기판(410) 및 하부 기판(420)이 광 섬유(430)을 이용하여 전기적으로 연결됨으로써, 광 패키징이 수행될 수 있다.
여기서, 광 섬유(430)는 적어도 하나의 자성체(440)가 볼 형태로 형성되기 때문에, 적어도 하나의 자성체(440) 사이의 빈 공간에 배치될 수 있다. 광 섬유(430)가 배치되는 영역의 크기는 적어도 하나의 자성체(440)의 크기를 변경함으로써, 조절될 수 있다.
도 5는 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키징 방법을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키징 시스템은 상부 기판(510)의 아랫면에 적어도 하나의 금속 접촉면(511)을 형성한다. 이 때, 칩 패키징 시스템은 적어도 하나의 금속 접촉면(511)을 미리 설정된 위치에 기초하여 상부 기판(510)의 아랫면 중 일부 영역에 형성할 수 있다. 이 때, 도 2a 내지 도 2d를 통하여 설명된 바와 같이 상부 기판(510)에도 홀이 형성될 수 있으며, 금속 접촉면(511)은 하부 기판의 홀의 위치와 다른 위치에 배치될 수도 있다.
이어서, 칩 패키징 시스템은 하부 기판(520)의 상부 기판(510)과 마주보는 윗면에 적어도 하나의 홀(521)을 형성한다. 여기서, 칩 패키징 시스템은 적어도 하나의 자성체(530)가 적어도 하나의 홀(521)에 자력으로 유도된 경우, 적어도 하나의 자성체(530)가 적어도 하나의 홀(521)에 고정될 수 있도록 적어도 하나의 홀(521)을 다양한 형태로 형성할 수 있다. 또한, 칩 패키징 시스템은 하부 기판(520)을 관통하는 홀 형태로 적어도 하나의 홀(521)을 형성할 수 있다. 도면에는 도시하지 않았지만, 칩 패키징 시스템은 하부 기판(520)의 윗면 중 일부분을 제거하거나, 하부 기판(520)의 윗면 중 다른 일부분에 하부 기판(520)과 동일한 물질 또는 다른 물질을 적층하여 적어도 하나의 홀(521)을 형성할 수 있다.
칩 패키징 시스템은 상부 기판(510)에 형성되는 적어도 하나의 금속 접촉면(511)의 개수 및 하부 기판(520)에 형성되는 적어도 하나의 홀(521)의 개수를 적어도 하나의 자성체(530)의 개수에 기초하여, 동일하게 설정 할 수 있다. 또한, 칩 패키징 시스템은 상부 기판(510)에 형성되는 적어도 하나의 금속 접촉면(511)의 미리 설정된 위치 및 하부 기판(520)에 형성되는 적어도 하나의 홀(521)의 미리 설정된 위치를 상부 기판(510) 및 하부 기판(520)이 정렬되어야 하는 각각의 위치에 기초하여 설정할 수 있다.
또한, 칩 패키징 시스템은 하부 기판(520)의 아랫면에 자력을 발생시키는 하부 자성체(522)을 배치한다.
그 후, 칩 패키징 시스템은 하부 기판(520)의 적어도 하나의 홀(521)에 적어도 하나의 자성체(530)를 배치하여, 상부 기판(510) 및 하부 기판(520)을 정렬한다. 구체적으로, 칩 패키징 시스템은 적어도 하나의 금속 접촉면(511)에 적어도 하나의 자성체(530)를 자력으로 부착하고, 하부 자성체(522)을 이용하여 적어도 하나의 홀(521)에 적어도 하나의 자성체(530)를 유도하여 고정함으로써, 상부 기판(510) 및 하부 기판(520)을 정렬할 수 있다.
이 때, 칩 패키징 시스템은 적어도 하나의 자성체(530)를 강자성체 또는 상자성체로 볼 형태로 형성할 수 있다. 따라서, 칩 패키징 시스템은 적어도 하나의 자성체(530)가 하부 기판(520) 상에서 적어도 하나의 홀(521)이 아닌 영역에 있거나, 적어도 하나의 자성체(530)가 상부 기판(510)의 아랫면에 형성된 적어도 하나의 금속 접촉면(511)에 부착되지 않은 경우, 상부 기판(510) 또는 하부 기판(520) 중 적어도 어느 하나를 수평 방향으로 이동시킴으로써, 적어도 하나의 자성체(530)가 적어도 하나의 금속 접촉면(511)에 부착되고, 적어도 하나의 홀(521)에 유도되어 고정되게 할 수 있다.
이와 같은 칩 패키징 공정의 순서는 적응적으로 변경되어 수행될 수 있다. 예를 들어, 칩 패키징 시스템은 하부 기판(520)의 윗면에 적어도 하나의 홀(521)을 형성하고, 하부 기판(520)의 아랫면에 하부 자성체(522)을 배치한 이후에, 상부 기판(510)의 아랫면에 적어도 하나의 금속 접촉면(511)을 형성할 수 있다. 그 후, 칩 패키징 시스템은 적어도 하나의 홀(521)에 적어도 하나의 자성체(530)를 배치하여, 상부 기판(510) 및 하부 기판(520)을 정렬할 수 있다.
또 다른 예를 들면, 칩 패키징 시스템은 하부 기판(520)의 윗면에 적어도 하나의 홀(521)을 형성하고, 하부 기판(520)의 아랫면에 하부 자성체(522)을 배치한 이후에, 적어도 하나의 홀(521) 위에 적어도 하나의 자성체(530)를 배치할 수 있다. 그 후, 칩 패키징 시스템은 상부 기판(510)의 아랫면에 적어도 하나의 금속 접촉면(511)을 형성하고, 하부 기판(520)의 적어도 하나의 홀(521)에 배치된 적어도 하나의 자성체(530)가 상부 기판(510)의 적어도 하나의 금속 접촉면(511)과 맞닿도록, 상부 기판(510) 및 하부 기판(520)을 정렬할 수 있다.
또한, 도면에는 도시하지 않았지만, 칩 패키징 시스템은 적어도 하나의 자성체(530) 사이에 하부 기판(520)과 수직 방향으로 광 섬유를 배치할 수 있다. 따라서, 칩 패키징 시스템은 광 섬유를 이용하여 상부 기판(510) 및 하부 기판(520)을 전기적으로 연결함으로써, 광 패키징을 수행할 수 있다.
도 6은 본 발명의 일실시예에 따른 자성체를 이용한 칩 패키징 방법을 나타낸 플로우 차트이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 칩 패키징 시스템은 상부 기판(substrate)의 아랫면에 적어도 하나의 금속 접촉면(metal contact)을 형성한다(610). 이 때, 칩 패키징 시스템은 미리 설정된 위치에 기초하여 상부 기판의 아랫면 중 일부 영역에 적어도 하나의 금속 접촉면을 형성할 수 있다.
이어서, 칩 패키징 시스템은 하부 기판의 상부 기판과 마주보는 윗면에 적어도 하나의 홀을 형성한다(620). 이 때, 칩 패키징 시스템은 사각 형태, 역삼각 형태, 역사다리꼴 형태 또는 반원 형태 중 적어도 어느 하나의 형태로 적어도 하나의 홀을 형성할 수 있다. 또한, 칩 패키징 시스템은 하부 기판을 관통하는 홀(hole) 형태로 적어도 하나의 홀을 형성할 수 있다.
또한, 칩 패키징 시스템은 하부 기판의 아랫면에 하부 자성체를 배치한다(630).
그 후, 칩 패키징 시스템은 하부 기판의 적어도 하나의 홀에 적어도 하나의 자성체를 배치하여, 상부 기판 및 하부 기판을 정렬한다(640). 이 때, 칩 패키징 시스템은 상부 기판에 포함되는 적어도 하나의 금속 접촉면에 적어도 하나의 자성체를 자력(magnetism)으로 부착하고, 하부 기판에 배치된 하부 자성체를 이용하여 적어도 하나의 홀에 적어도 하나의 자성체를 자력으로 유도하여 고정함으로써, 상부 기판 및 하부 기판을 정렬할 수 있다. 또한, 칩 패키징 시스템은 적어도 하나의 자성체가 적어도 하나의 금속 접촉면에 부착되고, 적어도 하나의 자성체가 적어도 하나의 홀에 유도되어 고정되도록 상부 기판 또는 하부 기판 중 적어도 어느 하나를 수평 방향으로 이동시킬 수 있다.
이 때, 칩 패키징 시스템은 적어도 하나의 자성체를 볼(ball) 형태로 형성할 수 있다. 또한, 칩 패키징 시스템은 적어도 하나의 자성체를 강자성체(ferromagnetic material) 또는 상자성체(paramagnetic material) 중 적어도 어느 하나로 형성할 수 있다.
또한, 칩 패키징 시스템은 적어도 하나의 자성체 사이에 하부 기판과 수직 방향으로 광 섬유를 배치할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (17)

  1. 삭제
  2. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 기판(substrate);
    상기 기판 위에 배치된 적어도 하나의 자성체; 및
    상기 적어도 하나의 자성체의 위치를 제어하기 위하여 자력을 가하는 상기 기판의 하부에 배치된 하부 자성체
    를 포함하고,
    상기 기판에 형성된 적어도 하나의 홀의 중심 혹은 주변에 위치하는 적어도 하나의 자성체는 상기 하부 자성체에 의해 가해지는 자력으로 상기 적어도 하나의 홀로 유도되어 고정되는, 자성체(magnetic material)를 이용한 칩 패키지.
  3. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 기판(substrate);
    상기 기판 위에 배치된 적어도 하나의 자성체; 및
    상기 적어도 하나의 자성체의 위치를 제어하기 위하여 자력을 가하는 상기 기판의 하부에 배치된 하부 자성체
    를 포함하고,
    상기 적어도 하나의 자성체가 상기 기판에 형성된 적어도 하나의 홀 주변에 위치하는 경우, 상기 적어도 하나의 자성체는 상기 하부 자성체에 의해 가해지는 자력으로 움직이거나 이동하는 자성체(magnetic material)를 이용한 칩 패키지.
  4. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 기판(substrate);
    상기 기판 위에 배치된 적어도 하나의 자성체; 및
    상기 적어도 하나의 자성체의 위치를 제어하기 위하여 자력을 가하는 상기 기판의 하부에 배치된 하부 자성체
    를 포함하고,
    상기 적어도 하나의 홀은 액체를 포함하고,
    상기 적어도 하나의 자성체가 상기 적어도 하나의 홀에 위치한 경우, 상기 적어도 하나의 자성체는 상기 액체의 표면 장력에 의하여 고정되는 자성체(magnetic material)를 이용한 칩 패키지.
  5. 제2항에 있어서,
    상기 적어도 하나의 자성체는
    볼(ball) 형태로 형성되는 자성체(magnetic material)를 이용한 칩 패키지.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서,
    상기 기판에 형성된 상기 적어도 하나의 홀은
    사각형, V자형, 원형 또는 삼각형의 형태로 형성되는 자성체(magnetic material)를 이용한 칩 패키지.
  7. 제2항에 있어서,
    복수의 자성체들이 상기 기판에 형성된 복수의 홀들에 위치한 경우, 상기 복수의 자성체들 사이에서 상기 기판과 수직 방향으로 배치되는 광 섬유
    를 더 포함하는 자성체(magnetic material)를 이용한 칩 패키지.
  8. 제7항에 있어서,
    상기 광 섬유는 상기 복수의 자성체들 중 적어도 하나에 접착되는 자성체(magnetic material)를 이용한 칩 패키지.
  9. 삭제
  10. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 하부 기판;
    상기 하부 기판의 하부에 배치된 하부 자성체의 자력을 이용하여 상기 하부 기판 위에 배치되고, 고정되는 적어도 하나의 자성체; 및
    상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판
    을 포함하고,
    상기 하부 기판에 포함된 적어도 하나의 홀 또는 상기 상부 기판에 포함된 적어도 하나의 홀은 액체를 포함하고, 상기 적어도 하나의 자성체가 상기 하부 기판에 포함된 적어도 하나의 홀 또는 상기 상부 기판에 포함된 적어도 하나의 홀에 위치한 경우, 상기 적어도 하나의 자성체는 상기 액체의 표면 장력에 의하여 고정되는 자성체(magnetic material)를 이용한 칩 패키지.
  11. 제10항에 있어서,
    상기 하부 자성체는
    강자성체(ferromagnetic material) 또는 상자성체(paramagnetic material) 중 적어도 어느 하나로 형성되는 자성체(magnetic material)를 이용한 칩 패키지.
  12. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 하부 기판;
    상기 하부 기판의 하부에 배치된 하부 자성체의 자력을 이용하여 상기 하부 기판 위에 배치되고, 고정되는 적어도 하나의 자성체; 및
    상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판
    을 포함하고,
    상기 적어도 하나의 자성체는 상기 하부 자성체에 의해 가해지는 자력에 의하여 상기 하부 기판에 포함된 적어도 하나의 홀로 유도되어 배치되고,
    상기 적어도 하나의 자성체와 구별되는 다른 적어도 하나의 자성체는 상기 하부 기판에 포함된 적어도 하나의 홀과 구별되는 다른 위치에서 상기 하부 기판과 상기 상부 기판에 접촉하는 자성체(magnetic material)를 이용한 칩 패키지.
  13. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 하부 기판;
    상기 하부 기판의 하부에 배치된 하부 자성체의 자력을 이용하여 상기 하부 기판 위에 배치되고, 고정되는 적어도 하나의 자성체; 및
    상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판
    을 포함하고,
    상기 상부 기판의 아랫 면에는 적어도 하나의 금속 접촉면(metal contact)이 배치되고, 상기 적어도 하나의 자성체는 상기 금속 접촉면과 상기 하부 기판에 접촉하는 자성체(magnetic material)를 이용한 칩 패키지.
  14. 자성체(magnetic material)를 이용한 칩 패키지에 있어서,
    적어도 하나의 홀(hole)을 포함하는 하부 기판;
    상기 하부 기판의 하부에 배치된 하부 자성체의 자력을 이용하여 상기 하부 기판 위에 배치되고, 고정되는 적어도 하나의 자성체; 및
    상기 하부 기판에 포함된 적어도 하나의 홀에 대응하는 위치에 적어도 하나의 홀을 포함하는 상부 기판
    을 포함하고,
    상기 상부 기판의 아랫 면에는 적어도 하나의 금속 접촉면(metal contact)이 배치되고, 상기 적어도 하나의 자성체와 구별되는 다른 적어도 하나의 자성체는
    상기 상부 기판의 아랫 면에 배치된 적어도 하나의 금속 접촉면(metal contact)과 접촉하는 자성체(magnetic material)를 이용한 칩 패키지.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020140050299A 2014-04-25 2014-04-25 자성체를 이용한 칩 패키징 방법 및 칩 패키지 KR101552946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140050299A KR101552946B1 (ko) 2014-04-25 2014-04-25 자성체를 이용한 칩 패키징 방법 및 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050299A KR101552946B1 (ko) 2014-04-25 2014-04-25 자성체를 이용한 칩 패키징 방법 및 칩 패키지

Publications (1)

Publication Number Publication Date
KR101552946B1 true KR101552946B1 (ko) 2015-09-15

Family

ID=54248219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050299A KR101552946B1 (ko) 2014-04-25 2014-04-25 자성체를 이용한 칩 패키징 방법 및 칩 패키지

Country Status (1)

Country Link
KR (1) KR101552946B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017083010A1 (en) * 2015-11-14 2017-05-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017083010A1 (en) * 2015-11-14 2017-05-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
US9711443B2 (en) 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
US10002824B2 (en) 2015-11-14 2018-06-19 Intel Corporation Magnetic alignment for flip chip microelectronic devices

Similar Documents

Publication Publication Date Title
KR101167490B1 (ko) 3축 자기 센서를 위한 단일 패키지 디자인
US10734263B2 (en) Semiconductor processing boat design with pressure sensor
US6049974A (en) Magnetic alignment apparatus and method for self-alignment between a die and a substrate
CN102800653A (zh) 使用伪连接的中介层测试
JP2009032813A (ja) 磁性はんだボールの配列装置および配列方法
US9508614B2 (en) Alignment of three dimensional integrated circuit components
CN103869235A (zh) 柔性测试装置及其测试方法
KR20150054502A (ko) 자성체를 갖는 반도체 소자 및 관련된 설비
CN102800600B (zh) 用于半导体封装的封装夹具及工艺
KR101663004B1 (ko) 프로버 및 프로브 카드의 니들 선단 연마 장치
KR102163708B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101596131B1 (ko) 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
KR101552946B1 (ko) 자성체를 이용한 칩 패키징 방법 및 칩 패키지
CN111244008A (zh) 微元件的转移装置及其转移方法
KR20140020627A (ko) 전기 검사용 지그의 제조방법
US20070181653A1 (en) Magnetic alignment of integrated circuits to each other
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
JP3015470B2 (ja) はんだバンプ形成方法及びマスク固定用磁石
CN206876472U (zh) 一种用于半导体器件测试的快速微接触定位工具
KR102257740B1 (ko) 테스트 소켓용 절연 필름 및 이를 포함하는 테스트 소켓
KR101189649B1 (ko) 필름타입 프로브카드
JP2018073577A (ja) 異方導電性シート及びその製造方法
KR20170127324A (ko) 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
TWI464856B (zh) 已單離晶粒堆疊封裝件之逆取放定位方法
KR20230086297A (ko) 자기력을 이용하는 다이 얼라인 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 4