KR20230086297A - 자기력을 이용하는 다이 얼라인 방법 - Google Patents

자기력을 이용하는 다이 얼라인 방법 Download PDF

Info

Publication number
KR20230086297A
KR20230086297A KR1020210174778A KR20210174778A KR20230086297A KR 20230086297 A KR20230086297 A KR 20230086297A KR 1020210174778 A KR1020210174778 A KR 1020210174778A KR 20210174778 A KR20210174778 A KR 20210174778A KR 20230086297 A KR20230086297 A KR 20230086297A
Authority
KR
South Korea
Prior art keywords
die
magnetic
patterns
magnetic patterns
pattern
Prior art date
Application number
KR1020210174778A
Other languages
English (en)
Inventor
김수민
이민우
신용철
한일영
홍능표
이승돈
임경빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210174778A priority Critical patent/KR20230086297A/ko
Priority to US18/075,814 priority patent/US20230178280A1/en
Publication of KR20230086297A publication Critical patent/KR20230086297A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F13/00—Apparatus or processes for magnetising or demagnetising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F13/00—Apparatus or processes for magnetising or demagnetising
    • H01F13/003—Methods and devices for magnetising permanent magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/02—Permanent magnets [PM]
    • H01F7/0231—Magnetic circuits with PM for power or force generation
    • H01F7/0247—Orientating, locating, transporting arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

다이 얼라인 방법은 제1 자성 패턴들을 포함하는 제1 다이와 제2 자성 패턴들을 포함하는 제2 다이를 상기 제1 자성 패턴들과 제2 자성 패턴들 간의 자기력을 이용하여 수직으로 얼라인 하되, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 각각 수평 자기 이방성 물질을 포함하며, 및 상기 제1 다이와 상기 제2 다이의 얼라인 시에, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 서로 중첩되지 않는다.

Description

자기력을 이용하는 다이 얼라인 방법{DIE ALIGNMENT METHOD USING MAGNETIC FORCE}
본 개시는 자기력을 이용하는 다이 얼라인 방법에 관한 것으로, 보다 상세하게는 자성체를 포함하는 다이들을 얼라인하는 다이 얼라인 방법에 관한 것이다.
반도체 후 공정인 3D 패키지 분야에서 종래에는 접착 성문을 포함하는 고분자 필름을 다이와 다이 사이 또는 다이와 기판 사이에 위치시키고 본딩을 하였으나, 최근에는 고밀도 인터커넥션(Interconnection)의 구현을 위해 다이 또는 기판의 표면을 플라즈마 처리하여 접착 필름 없이 직접 붙이는 D2W(Die to Wafer) 하이브리드 본딩 기술이 주목 받고 있다. 이러한 D2W 하이브리드 본딩 기술에서는 다이 간의 얼라인의 보다 높은 정확도를 요구한다.
소자의 집적화가 진행될수록 다이의 두께가 점차 얇아지고 있으며, 두께가 얇아진 만큼 다이들을 얼라인 하기 위해 다이를 이동하는 과정에서 다이의 휨(Warpage) 현상이 발생할 수 있다.
본 개시의 실시예들에 따른 과제는 다이 간의 얼라인의 정확도를 향상시키고, 다이의 휨(Warpage) 현상을 예방할 수 있는 다이 얼라인 방법을 제공하는 것이다.
본 개시의 일 실시예에 의한 다이 얼라인 방법은 제1 자성 패턴들을 포함하는 제1 다이와 제2 자성 패턴들을 포함하는 제2 다이를 상기 제1 자성 패턴들과 제2 자성 패턴들 간의 자기력을 이용하여 수직으로 얼라인 하되, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 각각 수평 자기 이방성 물질을 포함하며, 및 상기 제1 다이와 상기 제2 다이의 얼라인 시에, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 서로 중첩되지 않을 수 있다.
본 개시의 일 실시예에 의한 다이 얼라인 방법은 제1 자성 패턴들과 제2 자성 패턴들을 포함하는 제1 다이를 제공하는 것; 상기 제1 다이 상에 제3 자성 패턴들과 제4 자성 패턴들을 포함하는 제2 다이를 제공하는 것; 및 상기 제1 자성 패턴들과 상기 제3 자성 패턴들 간의 척력과 상기 제2 자성 패턴들과 상기 제4 자성 패턴들 간의 인력을 이용하여 상기 제1 다이와 상기 제2 다이를 수직으로 얼라인 하는 것을 포함하되, 상기 제1 자성 패턴들과 상기 제3 자성 패턴들은 반경자성(semi-hard magnet) 물질을 포함하고, 및 상기 제2 자성 패턴들과 상기 제4 자성 패턴들은 연자성 물질 또는 경자성 물질을 포함할 수 있다.
본 개시의 일 실시예에 의한 다이 얼라인 방법은 제1 자성 패턴들을 포함하는 제1 다이를 제공하는 것; 제2 자성 패턴들과 제3 자성 패턴들을 포함하는 제2 다이를 제1 다이와 인접하게 이동시키는 것; 및 상기 제1 자성 패턴들과 상기 제2 자성 패턴들 간의 인력을 이용하여 상기 제1 다이와 상기 제2 다이를 얼라인하는 것을 포함하되, 상기 제1 다이와 상기 제2 다이의 얼라인 시에 상기 제1 자성 패턴들과 상기 제3 자성 패턴들 간에 척력이 작용하고, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 강자성체를 포함하고, 및 상기 제3 자성 패턴들은 반자성체를 포함할 수 있다.
본 개시의 실시예에 따르면, 자성체 간의 자기력을 이용하여 다이들을 얼라인 함으로써 다이 간의 얼라인의 정확도를 향상시킬 수 있고, 또한 다이 얼라인을 위해 다이를 이동시키는 과정에서 다이의 휨(Warpage) 현상을 방지할 수 있다.
도 1은 본 개시의 일 실시예에 의한 다이 얼라인 방법을 설명하기 위한 도면이다.
도 2 및 도 3은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 5 및 도 6은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다.
도 7은 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 8 및 도 9는 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인하는 방법을 설명하기 위한 도면이다.
도 10은 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 11은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다.
도 1은 본 개시의 일 실시예에 의한 다이 얼라인 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 다이 얼라인 방법은 제1 다이(D1)에 제2 다이(D2)를 인접하게 이동시키는 것(S1), 제1 다이(D1)와 제2 다이(D2)에 자기장을 인가하여 제1 다이(D1)와 제2 다이(D2)를 얼라인 하는 것(S2), 및 제1 다이(D1)와 제2 다이(D2)의 얼라인 후 제1 다이(D1)와 제2 다이(D2)를 접촉시키는 것(S3)을 포함할 수 있다.
일 실시예에 있어서, 스테이지(1) 위에 제1 다이(D1)가 제공될 수 있다. 스테이지(1)는 웨이퍼 또는 웨이퍼가 절단되어 개별화된 다이들을 지지하는 역할을 할 수 있다. 예를 들어, 제1 다이(D1)는 웨이퍼의 일부일 수 있으며, 또는 웨이퍼로부터 개별화된 하나의 반도체 칩일 수 있다. 예를 들어, 웨이퍼와 제1 다이(D1)는 트랜지스터를 포함하는 회로층과 회로층에 전기적으로 연결되는 관통 전극을 포함할 수 있다. 제1 다이(D1)는 스테이지(1) 상에 직접 배치될 수도 있고, 스테이지(1) 상에 배치되는 웨이퍼 상에 배치될 수도 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시킬 수 있다(S1). 제2 다이(D2)는 웨이퍼로부터 절단되어 개별화된 하나의 반도체 칩일 수 있다. 제2 다이(D2)는 제1 다이(D1)와 동일 또는 유사한 구성을 가질 수 있다. 예를 들어, 제2 다이(D2)는 제2 다이(D2)를 픽업할 수 있는 픽업 툴에 의해 이동될 수 있다. 픽업 툴이 제2 다이(D2)를 픽업한 후, 제2 다이(D2)의 적어도 일부가 제1 다이(D1)와 수직으로 중첩할 수 있는 위치로 제2 다이(D2)를 이동시킬 수 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시킨 후, 제1 다이(D1)와 제2 다이(D2)에 자기장을 인가함으로써 제1 다이(D1)와 제2 다이(D2)를 얼라인시킬 수 있다(S2). 예를 들어, 제1 다이(D1)와 제2 다이(D2) 주변에 솔레노이드 코일을 배치시킨 후, 솔리노이드 코일에 전류를 흐르게 함으로써 자기장을 발생시킬 수 있으며, 제1 다이(D1)와 제2 다이(D2)는 상기 자기장 내에 위치할 수 있다. 제1 다이(D1)와 제2 다이(D2)는 각각 자성체를 포함하는 자성 패턴들을 포함할 수 있으며, 예를 들어, 자성 패턴들은 강자성체일 수 있다. 자성 패턴들은 자기장에 의해 자화될 수 있다. 자성 패턴들은 자화되어 N극과 S극을 가지며 극성을 띄게 된다. 자성 패턴들이 극성을 가지게 되면서 제1 다이(D1)가 포함하는 자성 패턴들과 제2 다이(D2)가 포함하는 제2 자성 패턴들 간에 서로 자기력, 즉 인력과 척력이 작용하게 되고, 상기 인력과 척력을 통해 제1 다이(D1)와 제2 다이(D2)가 서로 완전히 수직으로 중첩되도록 얼라인 될 수 있다(S2). 제1 다이(D1)와 제2 다이(D2)가 얼라인되면서 제2 다이(D2)는 제1 다이(D1)의 상면에 놓일 수 있다(S3). 제1 다이(D1)와 제2 다이(D2)가 얼라인 되는 것과 제2 다이(D2)가 제1 다이(D1) 상에 놓이는 것은 실질적으로 동시에 이루어질 수 있다. 일 실시예에 있어서, 제1 다이(D1)와 제2 다이(D2)가 얼라인 되는 것은, 제1 다이(D1)가 제2 다이(D2)와 수직으로 완전히 중첩되면서 동시에 제2 다이(D2)가 제1 다이(D1) 상에 놓이는 것을 포함할 수 있다.
일 실시예에 있어서, 자기력에 의해 제1 다이(D1)가 제2 다이(D2)가 수직으로 얼라인 된 상태에서, 제1 다이(D1)와 제2 다이(D2)는 수직으로 이격될 수도 있다. 제1 다이(D1)가 제2 다이(D2)가 수직으로 얼라인되되, 서로 수직으로 이격된 상태에서 제2 다이(D2)를 픽업 툴로부터 픽업을 해제하여 제2 다이(D2)가 제1 다이(D1)에 놓이도록 하거나, 픽업 툴을 통해 제2 다이(D2)를 제1 다이(D1)에 맞닿도록 이동시킬 수 있다.
도 2 및 도 3은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다. 도 2 및 도 3에서는 제1 다이와 제2 다이에 대한 단면들을 도시한다. 도 4는 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 제1 다이(D1)와 제2 다이(D2)가 제공될 수 있다. 제1 다이(D1)는 스테이지 위에 제공되고, 제2 다이(D2)는 픽업 툴에 의해 제1 다이(D1) 상에서 제공될 수 있다. 제1 다이(D1)와 제2 다이(D2)는 각각 제1 방향(X) 및 제2 방향(Y)으로 연장하는 플레이트 형상일 수 있다. 제1 방향(X)과 제2 방향(Y)은 서로 동일 평면 상에서 직교할 수 있다. 제3 방향(Z)은 제1 방향(X) 및 제2 방향(Y) 각각에 수직일 수 있다. 제2 다이(D2)는 제1 다이(D1)와 제3 방향(Z)으로 이격되어 위치하도록 제공될 수 있다.
제1 다이(D1)는 제1 자성 패턴(10)들을 포함할 수 있다. 제1 자성 패턴(10)들은 강자성체를 포함할 수 있다. 일 실시예에 있어서, 제1 자성 패턴(10)들은 제1 상부 패턴(11)들 및 제1 하부 패턴(12)들을 포함할 수 있다. 제1 상부 패턴(11)들은 제1 다이(D1)의 상면(US1)에 인접하게 위치할 수 있다. 제1 하부 패턴(12)들은 제1 다이(D1)의 하면(BS1)에 인접하게 위치할 수 있다. 도면에서는 제1 상부 패턴(11)들과 제2 하부 패턴(12)들이 상면(US1) 및 하면(BS1)에 의해 노출되는 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 제1 상부 패턴(11)들은 서로 수평 방향으로 이격될 수 있다. 제1 하부 패턴(12)들은 서로 수평 방향으로 이격될 수 있다. 제1 상부 패턴(11)들은 제1 하부 패턴(12)들과 수직으로 중첩되지 않을 수 있다. 예를 들어, 하나의 제1 하부 패턴(12)은 인접하게 위치하는 두 개의 제1 상부 패턴(11)들 사이의 영역에 대응하도록 위치할 수 있다. 일 실시예에 있어서, 제1 상부 패턴(11)들의 일 측면(11s)들은 인접하게 위치하는 제1 하부 패턴(12)들의 일 측면(12s)들과 얼라인될 수 있다. 여기서, 측면들이 얼라인 된다는 것의 의미는 측면들이 서로 동일 평면 상에 놓이는 것을 의미하며, 단면에서 볼 때 측면들이 동일 수직선 상에 놓이는 것을 의미한다. 서로 얼라인 되는 제1 상부 패턴(11)의 일 측면(11s)과 제1 하부 패턴(12)의 일 측면(12s)은 서로 반대 방향을 향할 수 있다. 제1 상부 패턴(11)들은 제2 다이(D2)와 제1 다이(D1)가 얼라인 하는 데에 사용될 수 있다. 제1 하부 패턴(12)들은 제1 다이(D1)가 제1 다이(D1) 아래의 다이나, 웨이퍼 또는 스테이지에 얼라인 되는 데에 사용될 수 있다.
제2 다이(D2)는 제2 자성 패턴(20)들을 포함할 수 있다. 제2 자성 패턴(20)들은 강자성체를 포함할 수 있다. 일 실시예에 있어서, 제2 자성 패턴(20)들은 제2 상부 패턴(21)들 및 제2 하부 패턴(22)들을 포함할 수 있다. 제2 상부 패턴(21)은 제2 다이(D2)의 상면(US2)에 인접하게 위치할 수 있다. 제2 하부 패턴(22)들은 제2 다이(D2)의 하면(BS2)에 인접하게 위치할 수 있다. 도면에서는 제2 상부 패턴(21)들과 제2 하부 패턴(22)들이 상면(US2) 및 하면(BS2)에 의해 노출되는 것으로 도시되었으나, 본 발명이 이에 제한되는 것은 아니다. 제2 상부 패턴(21)들은 서로 수평 방향으로 이격될 수 있다. 제2 하부 패턴(22)들은 서로 수평 방향으로 이격될 수 있다. 제2 상부 패턴(21)들은 제2 하부 패턴(22)들과 수직으로 중첩되지 않을 수 있다. 하나의 제2 상부 패턴(21)은 인접한 두 개의 제2 하부 패턴(22)들 사이의 영역에 대응하도록 배치될 수 있다. 일 실시예에 있어서, 제2 상부 패턴(21)들의 일 측면(21s)들은 제2 하부 패턴(22)들의 일 측면(22s)들과 얼라인될 수 있다. 서로 얼라인 되는 제2 상부 패턴(21)의 일 측면(21s)과 제2 하부 패턴(22)의 일 측면(22s)은 서로 반대 방향을 향할 수 있다. 제2 다이(D1) 내에서 제2 자성 패턴(20)들의 위치 및 배열은 제1 다이(D1) 내에서 제1 자성 패턴(10)들의 배열과 대응할 수 있다. 제2 하부 패턴(22)들은 제2 다이(D2)가 제1 다이(D1)와 얼라인 하는 데에 사용될 수 있다. 제2 상부 패턴(21)들은 제2 다이(D2)가 제2 다이(D2) 상에 배치될 다른 다이와 얼라인 하는 데에 사용될 수 있다.
도 3을 참조하면, 제1 다이(D1)와 제2 다이(D2)는 실질적으로 동일한 형상 및 면적을 가질 수 있다. 제1 다이(D1)와 제2 다이(D2)가 얼라인 되어 완전히 수직으로 중첩될 때에, 제1 상부 패턴(11)들은 제2 하부 패턴(22)들과 수직으로 중첩되지 않을 수 있다. 예를 들어, 제1 다이(D1)와 제2 다이(D2)가 얼라인 되었을 때, 하나의 제1 상부 패턴(11)은 인접한 두 개의 제2 하부 패턴(22)들 사이에 위치할 수 있다. 상기 하나의 제1 상부 패턴(11)의 양 측면(11as, 11sb)은 상기 두 개의 제2 하부 패턴(22)들의 서로 대면하는 측면들(22sa, 22sb)에 수직으로 얼라인될 수 있다. 즉, 상기 하나의 제1 상부 패턴(11)의 일 측면(11sa)은 상기 두 개의 제2 하부 패턴(22) 중 하나의 일 측면(22as)과 수직으로 얼라인되고, 상기 하나의 제1 상부 패턴(11)의 타 측면(11sb)은 (상기 두 개의 제2 하부 패턴(22) 중 하나의 일 측면(22as)과 대면하는) 상기 두 개의 제2 하부 패턴(22) 중 다른 하나의 일 측면(22sb)과 수직으로 얼라인될 수 있다.
제1 자성 패턴(10)들과 제2 자성 패턴(20)들은 박막 형태로 형성될 수 있다. 일 실시예에 있어서, 제1 자성 패턴(10)들과 제2 자성 패턴(20)들은 강자성체 중 수평 자기 이방성 물질을 포함할 수 있다. 수평 자기 이방성 물질은 박막 형태로 형성되는 경우 박막의 평면 내에서 자화가 쉽게 이루어질 수 있다. 예를 들어, 수평 자기 이방성 물질은 Fe, Co, FeCo, NiFe와 같은 연자성 물질일 수 있다. 또는, 수평 자기 이방성 물질은 SmCo와 같은 경자성 물질일 수 있다.
도 2 내지 도 4를 참조하면, 다이 얼라인 방법은 제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시키는 것(S10), 자기장(H)을 발생시켜 제1 다이(D1)의 제1 자성 패턴(10)들과 제2 다이(D2)의 제2 자성 패턴(20)들을 자화시키는 것(S20), 및 제1 자성 패턴(10)들과 제2 자성 패턴(20)들 간의 인력과 척력을 이용하여 제1 다이(D1)와 제2 다이(D2)를 얼라인 하는 것(S30)을 포함할 수 있다.
도 2 및 도 4를 참조하면, 제2 다이(D2)를 제1 다이(D1)에 인접하게 위치하도록 이동시킨 후에(S10), 제1 자성 패턴(10)들과 제2 자성 패턴(20)들을 자화시킬 수 있는 자기장(H)을 발생시킬 수 있다(S20). 예를 들어, 제1 다이(D1)와 제2 다이(D2)의 주변을 둘러싸거나, 제1 다이(D1) 및 제2 다이(D2) 주변에 위치하는 솔레노이드 코일에 전류를 흐르게 함으로써 자기장을 발생시킬 수 있으며, 제1 다이(D1)와 제2 다이(D2)는 자기장(H) 내에 위치할 수 있다. 자기장(H)은 제1 다이(D1) 및 제2 다이(D2)가 연장하는 방향과 평행한 방향으로 발생할 수 있다. 예를 들어, 자기장의 방향은 제1 방향(X)일 수 있다. 자기장(H)의 세기는 제1 자성 패턴(10)들과 제2 자성 패턴(20)들을 수평 방향으로 포화 자화 할 수 있는 세기 이상일 수 있다. 자기장(H)의 발생에 의해 제1 자성 패턴(10)들과 제2 자성 패턴(20)들이 자화될 수 있다. 제1 자성 패턴(10)들과 제2 자성 패턴(20)들은 박막 형태를 가지고 수평 자기 이방성 물질로 이루어져, 면내 자기 이방성을 가지고 면내 방향으로 자화될 수 있다. 즉, 제1 자성 패턴(10)들과 제2 자성 패턴(20)들은 박막을 이루는 막 면에 대하여 수평 방향으로 쉽게 자화될 수 있다. 예를 들어, 제1 자성 패턴(10)들과 제2 자성 패턴(20)들이 제1 방향(X)으로 자화될 수 있다. 여기서, 제1 방향(X)으로 자화 된다는 것의 의미는 N극과 S극이 제1 방향(X)을 따라 정렬되는 것을 의미할 수 있다.
일 실시예에 있어서, 제2 다이(D2)를 제1 다이(D1)에 인접하게 위치시켰을 때, 제1 다이(D1)와 제2 다이(D2)는 미스-얼라인 된 상태일 수 있다. 즉, 도 2와 같이 제2 다이(D2)는 제1 다이(D1)와 일부만 수직으로 중첩하고 일부는 중첩되지 않은 상태일 수 있다. 이 경우, 제1 다이(D1)의 제1 자성 패턴(10)들과 제2 다이(D2)의 제2 자성 패턴(20)들도 서로 일부 중첩될 수 있다. 예를 들어, 제1 다이(D1)의 제1 상부 패턴(11)의 일부가 제2 다이(D2)의 제2 하부 패턴(22)과 수직으로 중첩될 수 있다.
전술한 바와 같이, 제2 다이(D2)를 제1 다이(D1)에 인접하게 위치시켜 제1 자성 패턴(10)들과 제2 자성 패턴(20)들이 서로 일부 중첩되는 경우에, 자기장(H)을 인가하여 제1 자성 패턴(10)들과 제2 자성 패턴(20)들을 자화시키면, 제1 자성 패턴(10)들의 극성이 제2 자성 패턴(20)들의 동일한 극성과 수직으로 일부 중첩될 수 있다. 즉, 제1 자성 패턴(10)의 N극이 제2 자성 패턴(20)의 N극과 수직으로 일부 중첩되고, 제1 자성 패턴(10)의 S극이 제2 자성 패턴(20)의 S극과 수직으로 일부 중첩될 수 있다. 구체적으로, 제1 상부 패턴(11)의 N극이 제2 하부 패턴(22)의 N극과 수직으로 일부 중첩되고, 제1 상부 패턴(11)의 S극이 제2 하부 패턴(22)의 S극과 수직으로 일부 중첩될 수 있다. 제1 상부 패턴(11)과 제2 하부 패턴(22)의 동일한 극성이 서로 중첩되면서, 제1 상부 패턴(11)과 제2 하부 패턴(22)에는 척력이 작용할 수 있다.
제1 상부 패턴(11)들과 제2 하부 패턴(22)들의 척력을 통해 제1 다이(D1)와 제2 다이(D2)가 서로 완전히 수직으로 얼라인 되지 않은 상태에서는 제1 다이(D1)와 제2 다이(D2)가 서로 이격될 수 있도록 할 수 있다. 또한, 제1 상부 패턴(11)들과 제2 하부 패턴(22)들의 척력을 통해 제1 다이(D1)와 제2 다이(D2) 간의 얼라인 과정 동안 제2 다이(D2)에 휨(Warpage) 현상이 발생하는 것을 방지할 수 있다.
일 실시예에 있어서, 제1 상부 패턴(11)들과 제2 하부 패턴(22)들 사이에서 인력이 더 작용할 수 있다. 예를 들어, 제1 상부 패턴(11)과 제2 하부 패턴(22)들 중 상기 제1 상부 패턴(11)과 수직으로 중첩하지 않으면서 가장 가깝게 위치하는 제2 하부 패턴(22) 사이에 인력이 작용할 수 있다.
제1 상부 패턴(11)들과 제2 하부 패턴(22)들 사이에 작용하는 척력과 인력에 의해 제2 다이(D2)가 제1 다이(D1)에 얼라인 되도록 이동할 수 있다(S30). 제1 다이(D1)는 스테이지 또는 웨이퍼에 고정되므로 이동하지 않고, 제2 다이(D2)가 이동할 수 있다. 예를 들어, 제2 다이(D2)가 제1 다이(D1)에 대하여 제1 방향(X)으로 오프셋 된 경우, 제2 다이(D2)는 제1 상부 패턴(11)과 제2 하부 패턴(22) 사이에 작용하는 척력과 인력에 의해 제1 방향(X)과 반대 방향으로 수평 이동할 수 있다. 제2 다이(D2)가 제1 방향(X)으로 이동할수록 인력은 점차 커지고, 척력은 점차 작아질 수 있다. 제2 다이(D2)가 제1 방향(X)으로 이동할수록 제1 다이(D1)와 제2 다이(D2) 사이의 간격은 줄어들 수 있다.
제2 다이(D2)가 도 3과 같이 제1 다이(D1)와 수직으로 완전히 얼라인될 때까지 이동할 수 있다. 즉, 제2 다이(D2)는 제1 다이(D1)와 수직으로 완전히 중첩될 때까지 이동할 수 있다. 제2 다이(D2)가 제1 다이(D1)와 수직으로 중첩되는 면적이 점차 커질수록 제2 다이(D2)와 제1 다이(D1)의 제3 방향(Z)의 간격은 점차 가까워질 수 있다. 제2 다이(D2)가 제1 다이(D1)와 얼라인 되면, 제1 상부 패턴(11)들과 제2 하부 패턴(22)들 간에는 인력만 작용하고 척력은 작용하지 않을 수 있다. 제2 다이(D2)가 제1 다이(D1)와 얼라인 되면, 제1 상부 패턴(11)들과 제2 하부 패턴(22)들 간의 인력에 의해 제2 다이(D2)가 제1 다이(D1)와 맞닿을 수 있다. 즉, 제2 다이(D2)가 제1 다이(D1)의 상면(US1) 상에 놓일 수 있다. 일 실시예에 있어서, 제2 다이(D2)와 제1 다이(D1)가 얼라인 되는 것과 제2 다이(D2)가 제1 다이와 맞닿는 것은 실질적으로 동시에 일어날 수 있다.
도 5 및 도 6은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다. 도 5 및 도 6에서는 제1 다이와 제2 다이에 대한 단면들을 도시한다. 도 7은 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 5를 참조하면, 제1 다이(D1)와 제2 다이(D2)가 제공될 수 있다. 제1 다이(D1)는 제1 자성 패턴(30)들과 제2 자성 패턴(40)들을 포함할 수 있다. 제1 자성 패턴(30)들과 제2 자성 패턴(40)들은 각각 강자성체를 포함할 수 있다. 제1 자성 패턴(30)들과 제2 자성 패턴(40)들은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제1 자성 패턴(30)들은 수직 자기 이방성 물질을 포함하고, 제2 자성 패턴(40)들은 수평 자기 이방성 물질을 포함할 수 있다. 수직 자기 이방성 물질은 경자성 물질 또는 연자성 물질일 수 있다. 예를 들어, 수직 자기 이방성 물질은 NdFeB, MnBi, MnAl, MnGa, FeCoB, FePt와 같은 물질일 수 있다. 수평 자기 이방성 물질은 경자성 물질 또는 연자성 물질일 수 있다. 예를 들어, 수평 자기 이방성 물질은 Fe, Co, FeCo, NiFe와 같은 연자성 물질일 수 있다. 또는, 수평 자기 이방성 물질은 SmCo와 같은 경자성 물질일 수 있다. 일 실시예에 있어서, 제1 자성 패턴(30)이 포함하는 수직 자기 이방성 물질은 제2 자성 패턴(40)이 포함하는 수평 자기 이방성 물질에 비하여 보자력이 클 수 있다.
일 실시예에 있어서, 제1 자성 패턴(30)들은 제1 자성 패턴(30)들끼리 인접하게 모여서 위치하고, 제2 자성 패턴(40)들은 제2 자성 패턴(40)들끼리 인접하게 모여서 위치할 수 있다. 예를 들어, 제1 자성 패턴(30)들은 제1 다이(D1)의 가장자리에 인접하게 위치하고, 제2 자성 패턴(40)들은 제2 다이(D2)의 중앙부에 위치할 수 있다. 이에, 제1 자성 패턴(30)들은 제2 자성 패턴(40)들 둘레에 위치할 수 있다. 또는, 이와 반대로 제1 자성 패턴(30)들이 제1 다이(D1)의 중앙부에 위치하고, 제2 자성 패턴(40)들이 제2 다이(D2)의 가장자리에 인접하게 위치할 수 있다. 이에, 제2 자성 패턴(40)들이 제1 자성 패턴(30)의 둘레에 위치할 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 제1 자성 패턴(30)들과 제2 자성 패턴(40)들의 위치와 배열은 다양할 수 있다.
일 실시예에 있어서, 제1 자성 패턴(30)들은 제1 상부 패턴(31)들과 제1 하부 패턴(32)들을 포함할 수 있다. 제1 상부 패턴(31)들은 제1 다이(D1)의 상면(US1)에 인접하게 위치할 수 있다. 제1 상부 패턴(31)들은 서로 수평 방향으로 이격될 수 있다. 제1 하부 패턴(32)들은 제1 다이(D1)의 하면에 인접하게 위치할 수 있다. 제1 하부 패턴(32)들은 서로 수평 방향으로 이격될 수 있다. 제1 상부 패턴(31)들과 제1 하부 패턴(32)들은 서로 이격되되, 수직으로 얼라인될 수 있다. 즉, 제1 상부 패턴(31)들은 제1 하부 패턴(32)들과 수직으로 완전히 중첩될 수 있다. 제1 하부 패턴(32)들은 제1 다이(D1)를 제1 다이(D1) 아래에 위치하는 다이 또는 웨이퍼와 얼라인하기 위해 사용될 수 있다. 제1 상부 패턴(31)들은 제1 다이(D1)를 제1 다이(D1) 상의 제2 다이(D2)와 얼라인하기 위해 사용될 수 있다.
제2 자성 패턴(40)들은 제2 상부 패턴(41)들과 제2 하부 패턴(42)들을 포함할 수 있다. 제2 상부 패턴(41)들과 제2 하부 패턴(42)들은 X-Z 평면에서 볼 때, 지그재그로 배열될 수 있다. 제2 상부 패턴(41)들은 제1 다이(D1)의 상면(US1)에 인접하게 위치할 수 있다. 제2 상부 패턴(41)들은 서로 수평 방향으로 이격될 수 있다. 제2 하부 패턴(42)들은 제1 다이(D1)의 하면(BS1)에 인접하게 위치할 수 있다. 제2 하부 패턴(42)들은 서로 수평 방향으로 이격될 수 있다. 제2 상부 패턴(41)들과 제2 하부 패턴(42)들은 서로 수직으로 중첩되지 않을 수 있다. 예를 들어, 하나의 제2 하부 패턴(42)은 인접하게 위치하는 두 개의 제2 상부 패턴(41)들의 사이의 영역에 대응하도록 위치할 수 있다. 일 실시예에 있어서, 제2 상부 패턴(41)의 양 측면은 인접하게 위치하는 두 개의 제2 하부 패턴(42)들의 일 측면들과 얼라인될 수 있다. 서로 얼라인되는 제2 상부 패턴(41)의 일 측면과 제2 하부 패턴(42)의 일 측면은 서로 반대 방향을 향할 수 있다.
제2 다이(D2)는 제3 자성 패턴(50)들과 제4 자성 패턴(60)들을 포함할 수 있다. 제3 자성 패턴(50)들과 제4 자성 패턴(60)들은 각각 강자성체를 포함할 수 있다. 제3 자성 패턴(50)들과 제4 자성 패턴(60)들은 서로 다른 물질을 포함할 수 있다. 예를 들어, 제3 자성 패턴(50)들은 수직 자기 이방성 물질을 포함하고, 제4 자성 패턴(60)들은 수평 자기 이방성 물질을 포함할 수 있다. 수직 자기 이방성 물질은 경자성 물질 또는 연자성 물질일 수 있다. 예를 들어, 수직 자기 이방성 물질은 NdFeB, MnBi, MnAl, MnGa, FeCoB, FePt와 같은 물질일 수 있다. 예를 들어, 수평 자기 이방성 물질은 Fe, FeCo, NiFe와 같은 연자성 물질일 수 있다. 또는, 수평 자기 이방성 물질은 SmCo와 같은 경자성 물질일 수 있다. 제3 자성 패턴(50)이 포함하는 수직 자기 이방성 물질은 제4 자성 패턴(60)이 포함하는 수평 자기 이방성 물질에 비해 보자력이 클 수 있다. 일 실시예에 있어서, 제3 자성 패턴(50)들은 제1 자성 패턴(30)들과 동일한 물질을 포함하고, 제4 자성 패턴(60)들은 제2 자성 패턴(40)들과 동일한 물질을 포함할 수 있다.
제3 자성 패턴(50)들은 제3 상부 패턴(51)들과 제3 하부 패턴(52)들을 포함할 수 있다. 제3 상부 패턴(51)들과 제3 하부 패턴(52)은 각각 제2 다이(D2) 내에서 제1 다이(D1) 내의 제1 상부 패턴(31)들 및 제1 하부 패턴(32)들의 위치 및 배열과 대응되도록 배치될 수 있다. 제3 상부 패턴(51)들과 제3 하부 패턴(52)들은 서로 얼라인되어 수직으로 완전히 중첩되며, 또한 제1 다이(D1)가 제2 다이(D2)와 수직으로 얼라인될 때, 제1 상부 패턴(31)들 및 제1 하부 패턴(32)들과 얼라인되어 수직으로 완전히 중첩될 수 있다.
제4 자성 패턴(60)들은 제4 상부 패턴(61)들과 제4 하부 패턴(62)들을 포함할 수 있다. 제4 상부 패턴(61)들과 제4 하부 패턴(62)들은 각각 제2 다이(D2) 내에서 제1 다이(D1) 내의 제2 상부 패턴(41)들 및 제2 하부 패턴(42)들의 위치 및 배열과 대응되도록 배치될 수 있다. 제4 상부 패턴(61)들과 제4 하부 패턴(62)들은 X-Z 평면에서 볼 때, 지그재그로 배열될 수 있다. 제4 상부 패턴(61)들과 제4 하부 패턴(62)들은 서로 수직으로 중첩되지 않을 수 있다. 제4 상부 패턴(61)들 사이의 영역 각각에 대응하는 위치에 제4 하부 패턴(62)들이 배치될 수 있다. 제1 다이(D1)가 제2 다이(D2)와 수직으로 얼라인될 때, 제4 상부 패턴(61)들은 제2 상부 패턴(41)들과 수직으로 중첩될 수 있고, 제4 하부 패턴(62)들은 제2 하부 패턴(42)들과 수직으로 중첩될 수 있다. 제4 하부 패턴(62)들은 제2 상부 패턴(41)들 사이의 영역 각각에 대응하는 위치에 배치될 수 있다.
도 5 내지 도 7을 참조하면, 다이 얼라인 방법은 제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시키는 것(S110), 제1 자기장(H1)을 발생시켜 제1 다이(D1)의 제1 자성 패턴(30)들 및 제2 자성 패턴(40)들과 제2 다이(D2)의 제3 자성 패턴(50)들 및 제4 자성 패턴(60)들을 자화시키는 것(S120), 제2 자기장(H2)을 발생시켜 제1 다이(D1)의 제2 자성 패턴(40)들과 제2 다이(D2)의 제4 자성 패턴(60)들의 자화 방향을 변화시키는 것(S130), 및 제1 자성 패턴(30)들과 제3 자성 패턴(50)들 간의 인력 및 제2 자성 패턴(40)들과 제4 자성 패턴(60)들 간의 인력 및 척력을 이용하여 제1 다이(D1)와 제2 다이(D2)를 얼라인 하는 것(S140)을 포함할 수 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 위치하도록 이동시킨 후에(S110), 제1 자성 패턴(30)들, 제2 자성 패턴(40)들, 제3 자성 패턴(50) 및 제4 자성 패턴(60)들을 자화시킬 수 있는 제1 자기장(H1)을 발생시킬 수 있다(S120). 제1 자기장(H1)은 제1 다이(D1)와 제2 다이(D2)의 각각의 상면의 법선 방향인 제3 방향(Z)으로 발생할 수 있다. 또는, 제1 자기장(H1)은 제3 방향(Z)의 반대 방향으로 발생할 수도 있다. 제1 다이(D1)와 제2 다이(D2)는 제1 자기장(H1) 내에 위치하며, 제1 다이(D1)의 제1 자성 패턴(30)들 및 제2 자성 패턴(40)들과 제2 다이(D2)의 제3 자성 패턴(50)들과 제4 자성 패턴(60)들이 제1 자기장(H1)에 의해 자화될 수 있다.
일 실시예에 있어서, 제2 다이(D2)는 제1 다이(D1)에 인접하게 위치하지만, 제2 다이(D2)는 제1 다이(D1)와 동일한 제1 자기장(H1) 내에 위치할 수 있는 정도로만 인접하게 위치하며, 제2 다이(D2)는 제1 자성 패턴(30)들 및 제2 자성 패턴(40)들과 제3 자성 패턴(50)들 및 제4 자성 패턴(60)들 간에 자기력이 발생하지 않을 정도의 간격으로 제1 다이(D1)와 이격될 수 있다. 다만, 이에 본 발명이 한정되는 것은 아니다.
제1 자성 패턴(30)들과 제3 자성 패턴(50)들은 박막 형태를 가지고 수직 자기 이방성 물질로 이루어지며, 박막을 이루는 막 면에 대하여 수직 방향으로 쉽게 자화될 수 있다. 예를 들어, 제1 자성 패턴(30)들과 제3 자성 패턴(50)들은 제3 방향(Z)으로 자화될 수 있다. 제2 자성 패턴(40)들과 제4 자성 패턴(60)들은 박막 형태를 가지고 수평 자기 이방성 물질로 이루어지나, 제3 방향(Z)의 제1 자기장(H1)에 의해 박막을 이루는 막 면에 대하여 수직 방향으로 자화될 수 있다. 다만, 제2 자성 패턴(40)들과 제4 자성 패턴(60)들의 자화 방향은 제3 방향(Z)과 완전히 평행하지는 않을 수 있다.
도 6 및 도 7을 참조하면, 이후, 제1 자기장(H1)을 제거하고, 제1 자기장(H1)의 방향과 수직한 방향의 제2 자기장(H2)을 인가함으로써 제2 자성 패턴(40)들과 제4 자성 패턴(60)들의 자화 방향을 변화시킬 수 있다(S130). 제2 자기장(H2)은 제1 자기장(H1)에 대해 수직한 방향으로 형성될 수 있다. 예를 들어, 제1 방향(X)으로 형성되는 제2 자기장(H2)을 발생시킬 수 있다. 제1 다이(D1)와 제2 다이(D2)는 제2 자기장(H2) 내에 위치할 수 있다. 제2 자기장(H2)의 세기는 제1 자기장(H1)의 세기보다 작을 수 있다. 예를 들어, 제2 자기장(H2)은 제1 자성 패턴(30)들과 제3 자성 패턴(50)들이 제1 방향(X)으로 자화 방향이 변화될 수 있는 최소 자기장의 세기보다 작고, 제2 자성 패턴(40)들과 제 4자성 패턴(60)들이 제2 방향(Y)으로 자화 반전될 수 있는 자기장의 세기와 동일하거나 그보다 클 수 있다. 제2 자기장(H2)에 의해 제1 다이(D1)의 제2 자성 패턴(40)들과 제2 다이(D2)의 제4 자성 패턴(60)들이 자화 방향이 변화될 수 있다. 제2 자성 패턴(40)들과 제4 자성 패턴(60)들은 수평 자기 이방성 물질들을 포함하므로, 제2 자기장(H2)에 의해 쉽게 수평 방향으로 자화 방향이 변화될 수 있다. 제2 자기장(H2)에 의해 제2 자성 패턴(40)들과 제4 자성 패턴(60)들은 박막을 이루는 막 면에 대해 수평한 면내 방향으로 자화 방향이 변화될 수 있다. 제1 자성 패턴(30)들과 제3 자성 패턴(50)들은 경자성 물질인 수직 자기 이방성 물질로 이루어지며, 제2 자기장(H2)의 세기는 제1 자성 패턴(30)들과 제3 자성 패턴(50)들이 제1 방향(X)으로 자화 방향이 변화될 수 있는 자기장의 세기보다 작기 때문에 자화 방향은 변화하지 않거나, 자화 방향이 제3 방향(Z)이되, 단지 제3 방향(Z)과 완전히 평행하지 않을 수 있다.
제1 자기장(H1)에 의해 제1 자성 패턴(30)들과 제3 자성 패턴(50)들이 수직 방향(즉, 제3 방향(Z))으로 자화되고, 제2 자기장(H2)에 의해 제2 자성 패턴(40)들과 제4 자성 패턴(60)들이 수평 방향(즉, 제1 방향(X))으로 자화되어 제1 자성 패턴(30)들과 제3 자성 패턴(50)들 간에 인력이 작용하고, 제2 자성 패턴(40)들과 제4 자성 패턴(60)들 간에 인력 및 척력이 작용할 수 있다. 상기 인력과 상기 척력에 의해 제1 다이(D1)와 제2 다이(D2)가 서로 수직으로 완전히 중첩되도록 얼라인될 수 있다(S140). 구체적으로, 제1 다이(D1)의 제1 상부 패턴(31)들과 제2 다이(D2)의 제3 하부 패턴(52)들 간에 인력이 작용할 수 있다. 제1 다이(D1)의 제2 상부 패턴(41)들과 제2 다이(D2)의 제4 하부 패턴(62)들 간에 척력과 인력이 발생할 수 있다. 일 실시예에 있어서, 제1 다이(D1)가 제2 다이(D2)가 얼라인되면서 실질적으로 동시에 제2 다이(D2)는 제1 다이(D1)와 맞닿을 수 있다.
일 실시예에 있어서, 제2 자기장(H2)을 발생시키기 전에, 제2 다이(D2)가 제1 자성 패턴(30)들 및 제2 자성 패턴(40)들과 제3 자성 패턴(50)들 및 제4 자성 패턴(60)들 간에 자기력이 발생하지 않을 정도의 간격으로 제1 다이(D1)와 이격 되었던 경우, 제2 자기장(H2)을 발생시켜 제2 자성 패턴(40)들과 제4 자성 패턴(60)들의 자화 방향을 수평 방향으로 변화시킨 후에, 제2 다이(D2)를 제1 다이(D1)와 더 가까이 이동시켜 자성 패턴들 간에 자기력이 발생하도록 할 수 있다.
일 실시예에 있어서, 도 5 및 도 6과 다르게, 수직 이방성 물질을 포함하는 제1 자성 패턴(30)들과 제3 자성 패턴(50)들이 제1 다이(D1)와 제2 다이(D2) 각각의 중심부에 위치하고, 수평 이방성 물질을 포함하는 제2 자성 패턴(40)들과 제4 자성 패턴(60)들이 제1 다이(D1)와 제2 다이(D2) 각각의 가장자리에 위치하는 경우, 자기장을 발생시켜 제1 다이(D1)와 제2 다이(D2)를 얼라인할 때에, 제2 자성 패턴(40)들과 제4 자성 패턴(60)들 간에 작용하는 척력에 의해 제2 다이(D2)의 휨(Warpage) 현상이 감소될 수 있다. 다이의 휨 경향에 따라 척력을 발생시키는 자성 물질의 다이 내의 위치는 바뀔 수 있다.
도 8 및 도 9는 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인하는 방법을 설명하기 위한 도면이다. 도 8 및 도 9에서는 제1 다이와 제2 다이에 대한 단면들을 도시한다. 도 10은 본 개시의 일 실시예에 따른 다이 얼라인 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 제1 다이(D1)와 제2 다이(D2)가 제공될 수 있다. 제1 다이(D1)는 제1 자성 패턴(110)들과 제2 자성 패턴(120)들을 포함할 수 있다. 제1 자성 패턴(110)들과 제2 자성 패턴(120)들은 서로 이격될 수 있다. 예를 들어, 제1 자성 패턴(110)들과 제2 자성 패턴(120)들은 서로 수평적으로 이격될 수 있다. 일 실시예에 있어서, 제1 자성 패턴(110)들은 제2 자성 패턴(120)들 사이에 위치할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 자성 패턴(110)들은 제2 자성 패턴(120)들의 일 측에 위치할 수 있다. 예를 들어, 제1 자성 패턴(110)들은 제2 자성 패턴(120)들 보다 제1 다이(D1)의 가장자리에 더 가깝게 위치할 수 있다.
제1 자성 패턴(110)들과 제2 자성 패턴(120)들은 강자성체를 포함할 수 있다. 제1 자성 패턴(110)들과 제2 자성 패턴(120)들은 서로 다른 물질을 포함할 수 있다. 제1 자성 패턴(110)들은 반경자성(semi-hard magnetic) 물질을 포함하고, 제2 자성 패턴(120)들은 연자성(soft magnetic) 물질 또는 경자성(hard magnetic) 물질을 포함할 수 있다. 예를 들어, 반경자성 물질은 MnAl, MnGa, 또는 FePt일 수 있고, 경자성 물질은 NdFeB, SmCo, 또는 MnBi일 수 있고, 연자성 물질은 Fe, Co, FeCo, NiFe, 또는 FePt일 수 있다. 예를 들어, 연자성 물질보다 반경자성 물질의 보자력이 크고, 반경자성 물질보다 경자성 물질의 보자력이 클 수 있다.
도면에서는, 제1 자성 패턴(110)들과 제2 자성 패턴(120)들이 제1 다이(D1)를 관통하는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니며, 제1 자성 패턴(110)들과 제2 자성 패턴(120)들은 제1 다이(D1) 내부에 위치할 수 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시키기 전에, 제1 다이(D1) 내의 제1 자성 패턴(110)은 미리 자화된 상태일 수 있다. 제1 자성 패턴(110)의 자화 방향은 수직 방향일 수 있다. 예를 들어, 제1 자성 패턴(110)은 제3 방향(Z) 또는 제3 방향(Z)의 반대 방향으로 자화된 상태일 수 있다. 제2 자성 패턴(120)은 자화된 상태가 아닐 수 있다.
제2 다이(D2)는 제3 자성 패턴(210)들과 제4 자성 패턴(220)들을 포함할 수 있다. 제3 자성 패턴(210)들과 제4 자성 패턴(220)들은 제2 다이(D2) 내에서 제1 다이(D1) 내의 제1 자성 패턴(110)들 및 제2 자성 패턴(120)들과 대응되는 배열을 가질 수 있다. 예를 들어, 제2 다이(D2)가 제1 다이(D1)와 수직으로 얼라인될 때에, 제1 자성 패턴(110)들은 제3 자성 패턴(210)들과 수직으로 얼라인될 수 있고, 제2 자성 패턴(120)들은 제4 자성 패턴(220)들과 수직으로 얼라인 될 수 있다.
제3 자성 패턴(210)들과 제4 자성 패턴(220)들은 강자성체를 포함할 수 있다. 제3 자성 패턴(210)들과 제4 자성 패턴(220)들은 서로 다른 물질을 포함할 수 있다. 제3 자성 패턴(210)들은 반경자성(semi-hard magnetic) 물질을 포함하고, 제4 자성 패턴(220)들은 연자성(soft magnetic) 물질 또는 경자성(hard magnetic) 물질을 포함할 수 있다. 일 실시예에 있어서, 제3 자성 패턴(210)들은 제1 자성 패턴(110)들과 동일한 물질을 포함하고, 제4 자성 패턴(220)들은 제2 자성 패턴(120)들과 동일한 물질을 포함할 수 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시키기 전에, 제2 다이(D2) 내의 제3 자성 패턴(210)은 미리 자화된 상태일 수 있다. 제3 자성 패턴(210)의 자화 방향은 수직 방향일 수 있다. 제3 자성 패턴(210)의 자화 방향은 제1 자성 패턴(110)의 자화 방향과 반대일 수 있다. 예를 들어, 제3 자성 패턴(210)은 제3 방향(Z)의 반대 방향 또는 제3 방향(Z)으로 자화된 상태일 수 있다. 제4 자성 패턴(220)은 자화된 상태가 아닐 수 있다.
도 8 내지 도 10을 참조하면, 다이 얼라인 방법은 자화된 상태의 제3 자성 패턴(210)들을 포함하는 제2 다이(D2)를 자화된 상태의 제1 자성 패턴(110)을 포함하는 제1 다이(D1)와 인접하게 이동시키는 것(S210), 자기장(H)을 인가하여 제1 다이(D1)의 제2 자성 패턴(120)들과 제2 다이(D2)의 제4 자성 패턴(220)들을 자화시키고, 제1 다이(D1)의 제3 자성 패턴(210)들의 자화 방향을 반전시키는 것(S220), 및 제1 자성 패턴(110)들과 제3 자성 패턴(210)들 간의 인력과 제2 자성 패턴(120)들과 제4 자성 패턴(220)들 간의 인력을 이용하여 제1 다이(D1)와 제2 다이(D2)를 얼라인하는 것(S220)을 포함할 수 있다.
도 8 및 도 10을 참조하면, 자화된 상태의 제3 자성 패턴(210)들을 포함하는 제2 다이(D2)를 자화된 상태의 제1 자성 패턴(110)을 포함하는 제1 다이(D1)와 인접하게 이동시킬 수 있다(S210). 제2 다이(D2)를 제1 다이(D1)에 인접하게 위치시키면, 제1 자성 패턴(110)과 제3 자성 패턴(210) 간에 자기력이 작용할 수 있다. 제1 자성 패턴(110)들과 제3 자성 패턴(210)들은 서로 반대되는 자화 방향을 가지고 있기 때문에, 제1 자성 패턴(110)들과 제3 자성 패턴(210) 간에 척력이 작용할 수 있다. 픽업 툴에 의해 이동되는 제2 다이(D2)는 제1 다이(D1)에 놓이기 전에 휨(Warpage) 현상이 발생할 수 있는데, 제1 자성 패턴(110)과 제3 자성 패턴(210) 간의 척력에 의해 제2 다이(D2)의 휨 현상이 감소될 수 있다.
도 9 및 도 10을 참조하면, 자기장(H)을 발생시켜 제2 자성 패턴(120)들과 제4 자성 패턴(220)들을 자화시키고, 제3 자성 패턴(210)의 자화 방향을 반전시킬 수 있다(S220). 자기장(H)은 제1 다이(D1) 및 제2 다이(D2)의 상면(US1, US2)들에 대해 각각 수직한 방향일 수 있다. 자기장(H)은 제1 자성 패턴(110)의 자화 방향과 동일한 방향일 수 있다. 예를 들어, 제1 자성 패턴(110)의 자화 방향이 제3 방향(Z)의 반대 방향인 경우, 자기장(H)의 방향도 제3 방향(Z)의 반대 방향일 수 있다. 자기장(H)은 제3 자성 패턴(210)의 자화 방향과 반대 방향일 수 있다. 예를 들어, 제3 자성 패턴(210)의 자화 방향이 제3 방향(Z)인 경우, 자기장(H)의 방향은 제3 방향(Z)의 반대 방향일 수 있다. 자기장(H)의 세기는 제2 자성 패턴(120)들과 제4 자성 패턴(220)들을 제3 방향(Z)의 반대 방향으로 자화시킬 수 있는 세기 이상일 수 있다.
자기장(H)에 의해 제3 자성 패턴(210)들의 자화 방향이 바뀔 수 있다. 제3 자성 패턴(210)들은 반경자성 물질로서, 자기장(H)에 의해 자화 방향이 변화될 수 있다. 예를 들어, 자기장(H)이 발생하기 전에 제3 자성 패턴(210)들의 자화 방향이 제3 방향(Z)이었던 경우, 제3 방향(Z)의 방향을 갖는 자기장(H)에 의해 제3 자성 패턴(210)들의 자화 방향이 제3 방향(Z)으로 반전될 수 있다. 다만, 자화 방향이 반드시 제3 방향(Z)에 완전히 평행한 것은 아닐 수 있다.
자기장(H)에 의해 제2 자성 패턴(120)들과 제4 자성 패턴(220)들이 자화될 수 있다. 자기장(H)에 의해 제2 자성 패턴(120)들과 제4 자성 패턴(220)들이 제3 방향(Z)의 반대 방향으로 자화될 수 있다.
자기장(H)에 의해 제3 자성 패턴(210)들의 자화 방향이 반전되고, 제2 자성 패턴(120)들과 제4 자성 패턴(220)들이 자화됨으로써, 제1 자성 패턴(110)들과 제3 자성 패턴(210)들 간에 인력이 작용하고, 제2 자성 패턴(120)들과 제4 자성 패턴(220)들 간에 인력이 작용할 수 있다. 제1 자성 패턴(110)들과 제3 자성 패턴(210)들 간의 인력과 제2 자성 패턴(120)들과 제4 자성 패턴(220)들 간의 인력에 의해 제1 다이(D1)와 제2 다이(D2)가 수직으로 얼라인될 수 있다(S230). 제2 다이(D2)는 제1 다이(D1)와 얼라인되면서 제1 다이(D1)의 상면(US1)에 놓일 수 있다.
도 11은 본 개시의 일 실시예에 의한 자기장을 인가하여 제1 다이와 제2 다이를 얼라인 하는 방법을 설명하기 위한 도면이다. 도 11에서는 제1 다이와 제2 다이에 대한 단면들을 도시한다.
도 11을 참조하면, 제1 다이(D1) 및 제2 다이(D2)가 제공될 수 있다. 제1 다이(D1)는 제1 자성 패턴(310)들을 포함할 수 있다. 제1 자성 패턴(310)들은 서로 수평적으로 이격될 수 있다. 제1 자성 패턴(310)들은 강자성체를 포함할 수 있다. 제1 자성 패턴(310)들은 수직 자기 이방성 물질을 포함할 수 있다.
제2 다이(D2)는 제2 자성 패턴(410)들 및 제3 자성 패턴(420)들을 포함할 수 있다. 제2 자성 패턴(410)들과 제3 자성 패턴(420)들은 수평적으로 이격될 수 있다. 제2 자성 패턴(410)들과 제3 자성 패턴(420)들은 제2 다이(D2) 내에서, 제1 다이(D1)와 제2 다이(D2)가 수직으로 얼라인 되었을 때 제1 자성 패턴(310)들과 수직으로 얼라인 될 수 있는 위치에 배치될 수 있다.
제2 자성 패턴(410)들과 제3 자성 패턴(420)들은 서로 다른 물질을 포함할 수 있다. 제2 자성 패턴(410)들은 강자성체를 포함할 수 있다. 제2 자성 패턴(410)들은 수직 자기 이방성 물질을 포함할 수 있다. 일 실시예에 있어서, 제2 자성 패턴(410)들은 제1 자성 패턴(310)들과 동일한 물질을 포함할 수 있다. 제3 자성 패턴(420)들은 반자성체를 포함할 수 있다. 예를 들어, 제3 자성 패턴(420)들은 Pb, Cu, Sb, Ag, Au, Nb-Ti 합금, Ge-Nb 합금, 및 ReFOFeAs(Re는 La, Ce, Sm, Nd, 또는 Pr) 중에서 적어도 하나를 포함할 수 있다.
제2 다이(D2)를 제1 다이(D1)에 인접하게 이동시킨 후에, 자기장(H)을 발생시킬 수 있다. 자기장(H)은 제1 다이(D1) 및 제2 다이(D2)의 상면(US1, US2)들에 대해 각각 수직한 방향일 수 있다. 예를 들어, 자기장(H)의 방향은 제3 방향(Z) 또는 제3 방향(Z)의 반대 방향일 수 있다.
자기장(H)에 의해 제1 자성 패턴(310), 제2 자성 패턴(410) 및 제3 자성 패턴(420)들이 자화될 수 있다. 제1 자성 패턴(310)들과 제2 자성 패턴(410)들은 서로 동일한 방향으로 자화되고, 제3 자성 패턴(420)들은 제1 자성 패턴(310) 및 제2 자성 패턴(410)들과 반대 방향으로 자화될 수 있다. 예를 들어, 제1 자성 패턴(310)들과 제2 자성 패턴(410)들은 제3 방향(Z)의 반대 방향으로 자화되고, 제3 자성 패턴(420)들은 제3 방향(Z)으로 자화될 수 있다. 이에, 제1 자성 패턴(310)들과 제2 자성 패턴(410)들 간에는 인력이 작용하고, 제1 자성 패턴(310)들과 제3 자성 패턴(420)들 간에는 척력이 작용할 수 있다. 제1 자성 패턴(310)들과 제2 자성 패턴(410)들의 인력에 의해 제1 다이(D1)와 제2 다이(D2)가 수직으로 얼라인될 수 있다. 또한, 제1 자성 패턴(310)들과 제3 자성 패턴(420)들 간의 척력에 의해 제1 다이(D1)와 제2 다이(D2)가 얼라인 되는 동안 제2 다이(D2)의 휨(Warpage) 현상이 감소될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
D1: 제1 다이 D2: 제2 다이
10: 제1 자성 패턴 11: 제1 상부 패턴
12: 제1 하부 패턴 20: 제2 자성 패턴
21: 제2 상부 패턴 22: 제2 하부 패턴

Claims (10)

  1. 제1 자성 패턴들을 포함하는 제1 다이와 제2 자성 패턴들을 포함하는 제2 다이를 상기 제1 자성 패턴들과 제2 자성 패턴들 간의 자기력을 이용하여 수직으로 얼라인 하되,
    상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 각각 수평 자기 이방성 물질을 포함하며, 및
    상기 제1 다이와 상기 제2 다이의 얼라인 시에, 상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 서로 중첩되지 않는, 다이 얼라인 방법.
  2. 제1항에 있어서,
    상기 자기력을 이용하는 것은,
    상기 제1 자성 패턴들과 상기 제2 자성 패턴들 간의 척력과 인력을 이용하는 것을 포함하는, 다이 얼라인 방법.
  3. 제1항에 있어서,
    상기 다이 얼라인 방법은:
    상기 제1 자성 패턴들과 상기 제2 자성 패턴들을 자화 시키도록 자기장을 발생시키는 것을 더 포함하는, 다이 얼라인 방법.
  4. 제3항에 있어서,
    상기 자기장의 방향은,
    상기 제1 다이 및 상기 제2 다이가 각각 연장하는 방향과 평행한, 다이 얼라인 방법.
  5. 제3항에 있어서,
    상기 제1 자성 패턴들과 상기 제2 자성 패턴들은 각각의 면내 방향으로 자화되는, 다이 얼라인 방법.
  6. 제1 자성 패턴들과 제2 자성 패턴들을 포함하는 제1 다이를 제공하는 것;
    상기 제1 다이 상에 제3 자성 패턴들과 제4 자성 패턴들을 포함하는 제2 다이를 제공하는 것; 및
    상기 제1 자성 패턴들과 상기 제3 자성 패턴들 간의 척력과 상기 제2 자성 패턴들과 상기 제4 자성 패턴들 간의 인력을 이용하여 상기 제1 다이와 상기 제2 다이를 수직으로 얼라인 하는 것을 포함하되,
    상기 제1 자성 패턴들과 상기 제3 자성 패턴들은 반경자성(semi-hard magnet) 물질을 포함하고, 및
    상기 제2 자성 패턴들과 상기 제4 자성 패턴들은 연자성 물질 또는 경자성 물질을 포함하는, 다이 얼라인 방법.
  7. 제6항에 있어서,
    상기 제1 다이와 상기 제2 다이를 수직으로 얼라인 하기 이전에,
    상기 제1 자성 패턴들은 제1 방향으로 자화된 상태이고,
    상기 제3 자성 패턴들은 상기 제1 방향과 반대 방향인 제2 방향으로 자화된 상태인, 다이 얼라인 방법.
  8. 제7항에 있어서,
    상기 제1 다이와 상기 제2 다이를 수직으로 얼라인 하는 것은,
    상기 제1 방향으로 자기장을 발생시켜 상기 제3 자성 패턴들의 자화 방향을 반전시키는 것을 포함하는, 다이 얼라인 방법.
  9. 제8항에 있어서,
    상기 제1 다이와 상기 제2 다이를 수직으로 얼라인 하는 것은,
    상기 자기장을 통해 상기 제2 자성 패턴들과 상기 제4 자성 패턴들을 상기 제1 방향으로 자화하는 것을 포함하는, 다이 얼라인 방법.
  10. 제9항에 있어서,
    상기 제1 다이와 제2 다이를 수직으로 얼라인 하는 것은,
    상기 제1 자성 패턴들과 상기 제3 자성 패턴들의 척력을 이용하여 제2 다이의 휨(Warpage) 현상을 방지하는 것을 포함하는, 다이 얼라인 방법.
KR1020210174778A 2021-12-08 2021-12-08 자기력을 이용하는 다이 얼라인 방법 KR20230086297A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210174778A KR20230086297A (ko) 2021-12-08 2021-12-08 자기력을 이용하는 다이 얼라인 방법
US18/075,814 US20230178280A1 (en) 2021-12-08 2022-12-06 Die alignment method using magnetic force

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210174778A KR20230086297A (ko) 2021-12-08 2021-12-08 자기력을 이용하는 다이 얼라인 방법

Publications (1)

Publication Number Publication Date
KR20230086297A true KR20230086297A (ko) 2023-06-15

Family

ID=86608011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210174778A KR20230086297A (ko) 2021-12-08 2021-12-08 자기력을 이용하는 다이 얼라인 방법

Country Status (2)

Country Link
US (1) US20230178280A1 (ko)
KR (1) KR20230086297A (ko)

Also Published As

Publication number Publication date
US20230178280A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US3612955A (en) Circuit board containing magnetic means for positioning devices
US20100170086A1 (en) Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
US9070692B2 (en) Shields for magnetic memory chip packages
KR20170071514A (ko) 반자성 부상을 이용한 전자 컴포넌트들의 유도 자기 조립
JPS63114109A (ja) 磁気保持装置
US4575702A (en) Permanent magnetic chuck
JP7224285B2 (ja) Ｌｅｄキャリアアセンブリを製造する方法
CN101106052B (zh) 用于使荫罩消磁的装置和方法
US3341030A (en) Method and apparatus for positioning and orientating articles
CN101488530A (zh) 太阳能电池和磁性自组装太阳能电池装置
KR20230086297A (ko) 자기력을 이용하는 다이 얼라인 방법
EP1329912A1 (en) Thin film rare earth permanent magnet, and method for manufacturing the permanent magnet
JPWO2008047458A1 (ja) メタルマスクを用いたウエハのアライメント装置
JP5353292B2 (ja) ３次元半導体集積回路及びその製造方法
US20070181653A1 (en) Magnetic alignment of integrated circuits to each other
TW202044361A (zh) 極化半導體晶圓的裝置和製造磁性半導體裝置的方法
CN110429074A (zh) 晶圆键合结构以及晶圆键合方法
KR101366360B1 (ko) 자력을 이용한 반도체 웨이퍼 탈착 방법
JP3015470B2 (ja) はんだバンプ形成方法及びマスク固定用磁石
CN1611961A (zh) 制造磁共振成像系统的磁极片的系统和方法
JP2000219965A (ja) スパッタ装置用磁気回路
US20230051048A1 (en) Apparatus for separating semiconductor chip and method for separating semiconductor by using same
KR102549863B1 (ko) 웨이퍼 접합 방법 및 접합된 디바이스 구조물
US11742123B2 (en) Method of producing an oppositely magnetized magnetic structure
TWI838891B (zh) 晶圓接合方法及接合裝置結構