KR101547604B1 - Ｂｂｔ를 이용한 누락검출 방법 - Google Patents

Ｂｂｔ를 이용한 누락검출 방법 Download PDF

Info

Publication number
KR101547604B1
KR101547604B1 KR1020140061372A KR20140061372A KR101547604B1 KR 101547604 B1 KR101547604 B1 KR 101547604B1 KR 1020140061372 A KR1020140061372 A KR 1020140061372A KR 20140061372 A KR20140061372 A KR 20140061372A KR 101547604 B1 KR101547604 B1 KR 101547604B1
Authority
KR
South Korea
Prior art keywords
bbt
solder resist
missing
jig
scrap
Prior art date
Application number
KR1020140061372A
Other languages
English (en)
Inventor
권오군
Original Assignee
주식회사 에스아이 플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스아이 플렉스 filed Critical 주식회사 에스아이 플렉스
Priority to KR1020140061372A priority Critical patent/KR101547604B1/ko
Application granted granted Critical
Publication of KR101547604B1 publication Critical patent/KR101547604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/082—Integration of non-optical monitoring devices, i.e. using non-optical inspection means, e.g. electrical means, mechanical means or X-rays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 제품의 스크랩(Scrap)영역의 솔더레지스트(Solder resist)에 두개의 오픈(open)을 형성하고 BBT지그에 오픈된 두개의 포인트에 핀을 삽입하여 Copper로 전기적 통전 여부를 검사하는 제품의 CU를 이용하는 방법과, 제품의 스크랩(Scrap)영역을 관통 가공하여 해당위치에 BBT지그상 상단에 핀을 하단엔 통전용 패드를 삽입하여 전기적 통전 여부를 검사하는 BBT지그의 상판과 하판의 접촉을 이용하는 방법을 포함함으로서,
본 공법을 통해 각종 부자재, 인쇄, 외형가공등이 누락되는 것을 방지하기 위하여 BBT검사에서 전수 체크하여 공정 누락을 검출될 수 있도록 하는 효과를 도모할 수 있는 BBT를 이용한 누락검출 방법에 관한 것이다.

Description

ＢＢＴ를 이용한 누락검출 방법{Using the BBT method for detecting missing}
본 발명은 연성 인쇄회로 기판 제조시 진행되는 각종 부자재, 인쇄, 외형가공등이 누락되는 것을 방지하기 위하여 BBT검사에서 전수 체크하여 공정 누락을 검출될 수 있도록 하는 BBT를 이용한 누락검출 방법에 관한 것이다.
스마트 폰이나 스마트 패드 등의 휴대단말기의 경박단소화와 함께 고성능의 다양한 기능 구현하도록 날로 제품이 발전하고 있으며, 이러한 발전에 따라 입출력 정보라인 및 접속을 위한 핀 수도 급격히 증가하게 된다.
이에 대응하여 연성회로기판(FPCB)를 생산함에 있어서 배선 패턴의 폭과 간격을 줄이기 위한 노력을 계속하고 있으며, 모든 패턴(Pattern)에 테스트 핀(Test Pin)을 동시에 접촉시켜 짧은 시간에 쇼트(Short)/오픈(Open)의 불량 여부를 판단하고 불량 내용을 모니터에 디스플레이함은 물론 그 내용을 프린트하도록 하는 B.B.T(Bare Board Test) 검사 공정을 실시하고 있다.
일반적으로 BBT(BARE BOARD TESTER, 이하의 본 발명 설명에서 '비비티' 또는 'BBT'로 약칭함)는 연성회로기판의 회로 숏트나 신호전류가 회로패턴에 정확히 흐르는지 등의 전기적 불량을 검사하는 것으로서, 종래의 BBT는 회로 누락검사만 진행될 뿐 연성 인쇄회로 기판의 제조시 진행되는 각종 부자재와 인쇄, 외형가공 등의 누락은 육안으로만 진행되어 간혹 검출되지 못하고 고객에게 납품되는 문제점이 발생되었다.
대한민국 특허청 등록특허공보 제10-1338332호
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 모든 인쇄에 대한 누락 검출이 가능하고 부자재는 제품 내부에만 취부되는 사양을 제외한 모든 부자재가 적용 가능하여 전수검사를 할 수 있도록 하는 BBT를 이용한 누락검출 방법을 제공하는 것이다.
본 발명은 앞서 본 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의해 구현된다.
본 발명은 솔더레지스트단계와, 기타공정단계와, 부자재, 인쇄 공정 및 전도성 공정 진행 단계와, 기타공정진행단계 및 BBT단계를 포함하며, 상기 솔더레지스트단계에서는 CU층이 노출될 수 있도록 스크랩(Scrap)영역에 2 포인트(point)를 오픈 형성하고, 상기 부자재 및 인쇄 공정 진행 단계(S30)두개의 솔더레지스트 오픈 영역중 한곳에 인쇄를 하거나 부자재를 취부한 후 노출된 1포인트(point)와 잉크 또는 부자재가 덮힌 1포인트(point)를 BBT로 검사하여 통전이 되면 누락 불량으로 검출될 수 있도록 하는 것을 특징으로 한다.
상기에서 전도성 공정 진행 단계는 솔더레지스트단계 전에 패턴 구현 시 스크랩 영역에 도넛 형상의 독립된 랜드(land)를 형성하고 스크랩의 독립된 랜드와 일반 CU가 노출되도록 솔더 레지스트에 2포인트(point)를 가공한 다음, 노출된 cu 2포인트(point) 중 독립 랜드가 형성된 부분의 일부를 덮어 전도성 자재로 연결될 수 있도록 하며 노출된 1포인트(point)와 독립된 1포인트(point)를 BBT로 검사하여 통전이 되지 않으면 누락불량으로 검출될 수 있도록 하는 것을 특징으로 한다.
제품의 스크랩에 관통된 홀을 가공하는 공정(S100)과, Solder resist 공정, 가이드 홀 가공 공정, 도금전처리 공정, 금도금 공정 등 등을 포함하는 기타공정단계(S200)와, 관통 가공된 위치에 부자재를 취부하는 부자재 취부 단계(S300)와. 인쇄공정 , 외형 가공 공정 , sus 부착 공정 , 전도성 자재 부착 공정 , 재단 공정 등을 포함하는 기타공정진행단계(S400) 및 관통된 위치를 BBT 상판과 하판으로 검사하여 통전이 되면 부자재 누락 불량으로 검출될 수 있도록 하는 BBT 검사단계(S500)을 포함하여,
제품의 스크랩(Scrap)영역을 관통 가공하여 해당위치에 BBT지그상 상단에 핀을 하단엔 통전용 패드를 삽입하여 전기적 통전 여부를 검사하는 BBT지그의 상판과 하판의 접촉을 이용하는 방법을 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 BBT를 이용한 누락검출 방법은 BBT검사를 통한 전수 검사로 불량품의 고객 유출을 방지할 수 있어 제품의 신뢰도를 높일 수 있으며, 제품의 제조에 필요한 공정상에 BBT PIN을 추가하거나 솔더레지스트 오픈 혹은 스크램 관통 등을 추가하여 큰 로스가 없도록 하며, 작업자가 일일이 검사하던 것을 이미 전수검사 진행하는 BBT공정에 추가하여 검출하므로 소모인력이 감소하고 생산성이 증가하는 효과를 도모할 수 있다.
도 1은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이고,
도 2는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 인쇄공정 및 부자재 공정에 적용된 방법을 개략적으로 도시한 공정도이고,
도 3은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 인쇄공정에 적용된 방법을 개략적으로 도시한 도면이고,
도 4는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재취부공정에 적용된 방법을 개략적으로 도시한 도면이고,
도 5는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 전도성 자재 사용 공정에 적용된 BBT를 이용한 누락검출 방법을 개략적으로 도시한 공정도이고,
도 6은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 전도성 자재 사용 공정에 적용된 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이고,
도 7은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이고,
도 8은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재 공정에 적용된 방법을 개략적으로 도시한 공정도이고,
도 9는 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재 공정에 적용된 방법을 개략적으로 도시한 도면이고,
도 10은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 외형가공 공정에 적용된 방법을 개략적으로 도시한 공정도이고,
도 11은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 외형가공 공정에 적용된 방법을 개략적으로 도시한 도면이다.
이하에서는 본 발명에 따른 BBT를 이용한 누락검출 방법을 첨부된 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이고, 도 2는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 인쇄공정 및 부자재 공정에 적용된 방법을 개략적으로 도시한 공정도이고, 도 3은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 인쇄공정에 적용된 방법을 개략적으로 도시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재취부공정에 적용된 방법을 개략적으로 도시한 도면이고, 도 5는 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 전도성 자재 사용 공정에 적용된 BBT를 이용한 누락검출 방법을 개략적으로 도시한 공정도이고, 도 6은 본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 전도성 자재 사용 공정에 적용된 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이다.
본 발명의 일 실시예에 따른 BBT를 이용한 누락검출 방법은 도 1에 도시된 바와 같이, 제품의 스크랩(Scrap)영역의 솔더레지스트(Solder resist)에 두개의 오픈(open)을 형성하고 BBT지그에 오픈된 두개의 포인트에 핀을 삽입하여 Copper로 전기적 통전 여부를 검사하는 제품의 CU를 이용하는 방법을 포함한다.
상기와 같이 제품의 CU를 이용하는 방법은 인쇄공정, 부자재 공정 및 전도성 자재 사용 공정에 적용 가능한 것으로서,
상기 인쇄공정 및 부자재 공정에 적용된 BBT를 이용한 누락검출 방법은 도 2에 도시된 바와 같이, 솔더레지스트단계(S10)와, 가이드 홀 가공 공정, 도금전처리공정, 금도금공정 등을 포함하는 기타공정단계(S20)와, 부자재 또는 인쇄 공정진행 단계와(S30). 외형 가공 공정, sus 부착 공정, 전도성부자재 부착공정, 재단 공정 등을 포함하는 기타공정진행단계(S40) 및 BBT단계(S50)를 포함하는 것으로서, 상기 솔더레지스트단계에서는 CU층이 노출될 수 있도록 스크랩(Scrap)영역에 2 포인트(point)를 오픈 형성하고, 기타공정단계를 거친 다음,
인쇄공정에 적용될 경우에는 도 3에 도시된 바와 같이, 제품과 임의의 스크랩영역을 동시에 인쇄를 하며 스크랩은 두개의 솔더레지스트 오픈 영역중 한곳에 인쇄를 하고, 다시 기타공정을 진행시킨 수 노출된 1포인트(point)와 부자재가 덮힌 1포인트(point)를 BBT로 검사하여 통전이 되면 누락 불량으로 검출될 수 있도록 하고,
부자재 공정에 적용될 경우에는 도 4에 도시된 바와 같이, 부자재로 오픈된 솔더레지스트의 2포인트(point)중 1포인트(point)를 막아 통전되지 못하도록 함으로서, 부자재 누락이 검출될 수 있도록 한다.
상기 전도성 자재 사용 공정에 적용된 BBT를 이용한 누락검출 방법은 도 5에 도시된 바와 같이, 솔더레지스트단계(S10)와, 가이드 홀 가공 공정, 도금전처리공정, 금도금공정 등을 포함하는 기타공정단계(S20)와, 전도성 공정 진행 단계(S30)와, 인쇄공정 , 부자재 부착 공정 , 외형 가공 공정 , 재단 공정 등을 포함하는 기타공정진행단계(S40) 및 BBT단계(S50)를 포함하는 것으로서, 먼저 솔더레지스트단계 전에 패턴 구현 시 스크랩 영역에 도넛 형상의 독립된 랜드(land)를 형성하고 스크랩의 독립된 랜드와 일반 CU가 노출되도록 솔더 레지스트에 2포인트(point)를 가공한 다음, 노출된 cu 2포인트(point) 중 독립 랜드가 형성된 부분의 일부를 덮어 전도성 자재로 연결될 수 있도록 하며 노출된 1포인트(point)와 독립된 1포인트(point)를 BBT로 검사하여 통전이 되지 않으면 누락불량으로 검출될 수 있도록 한다.
도 7은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법을 개략적으로 도시한 도면이고, 도 8은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재 공정에 적용된 방법을 개략적으로 도시한 공정도이고, 도 9는 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 부자재 공정에 적용된 방법을 개략적으로 도시한 도면이고, 도 10은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 외형가공 공정에 적용된 방법을 개략적으로 도시한 공정도이고, 도 11은 본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법에 따라 외형가공 공정에 적용된 방법을 개략적으로 도시한 도면이다.
본 발명의 다른 실시예에 따른 BBT를 이용한 누락검출 방법은 도 6에 도시된 바와 같이, 제품의 스크랩(Scrap)영역을 관통 가공하여 해당위치에 BBT지그상 상단에 핀을 하단엔 통전용 패드를 삽입하여 전기적 통전 여부를 검사하는 BBT지그의 상판과 하판의 접촉을 이용하는 방법을 포함한다.
상기와 같이 BBT지그의 상판과 하판의 접촉을 이용하는 방법은 부자재 공정 및 외형 가공 공정에 적용 가능한 것으로서,
상기 부자재 공정에 적용된 BBT를 이용한 누락검출 방법은 도 7에 도시된 바와 같이, 제품의 스크랩에 관통된 홀을 가공하는 공정(S100)과, Solder resist 공정, 가이드 홀 가공 공정, 도금전처리 공정, 금도금 공정 등 등을 포함하는 기타공정단계(S200)와, 관통 가공된 위치에 부자재를 취부하는 부자재 취부 단계(S300)와. 인쇄공정 , 외형 가공 공정 , sus 부착 공정 , 전도성 자재 부착 공정 , 재단 공정 등을 포함하는 기타공정진행단계(S400) 및 관통된 위치를 BBT 상판과 하판으로 검사하여 통전이 되면 부자재 누락 불량으로 검출될 수 있도록 하는 BBT 검사단계(S500)을 포함한다.
또한, 상기 외형가공 공정에 적용된 BBT를 이용한 누락검출 방법은 8에 도시된 바와 같이, Solder resist 공정 , 가이드 홀 가공 공정 , 도금전처리 공정 , 금도금 공정 , 부자재부착 공정 , 인쇄공정 등을 포함하는 기타 공정단계(s1000)와, 피어싱 타입으로 외형을 가공하는 1차 외형 가공 단계(s2000)와, sus 부착 공정 , 재단 공정 등을 포함하는 기타 공정 단계(s3000)와, 관통된 위치를 BBT상판과 하판으로 검사하여 통전이 않되면 외형 가공 누락 불량으로 검출될 수 있도록 하는 BBT 검사 단계(s4000)와, 2차 외형가공단계(s5000)를 포함한다. 상기 외형 가공 공정은 제품의 두께, 공차등의 사양에 따라 외형을 여러 번 나눠 가공하게 되는데 이때 여러번의 금형 가공 시 가공이 누락되는 부분을 개선하기 위하여 적용하는 것으로 외형을 금형으로 가공하면 제품에 관통되는 부분이 발생되어 이 부분에 BBT 지금 상 핀을 세워 검사할 수 있도록 한다,
이상에서, 출원인은 본 발명의 다양한 실시예들을 설명하였지만, 이와 같은 실시예들은 본 발명의 기술적 사상을 구현하는 일 실시예일 뿐이며, 본 발명의 기술적 사상을 구현하는 한 어떠한 변경예 또는 수정예도 본 발명의 범위에 속하는 것으로 해석되어야 한다.
S10 : 솔더레지스트단계 S20, S40 : 기타공정단계
S30 : 부자재, 인쇄 공정진행 및 전도성 자재 공정 단계
S50 : BBT단계

Claims (3)

  1. 솔더레지스트단계(S10)와, 기타공정단계(S20)와, 부자재, 인쇄 공정 및 전도성 공정 진행 단계(S30)와, 기타공정진행단계(S40) 및 BBT단계(S50)를 포함하며,
    상기 솔더레지스트단계(S10)에서는 CU층이 노출될 수 있도록 스크랩(Scrap)영역에 2 포인트(point)를 오픈 형성하고,
    상기 부자재 및 인쇄 공정 진행 단계(S30)에서는 두개의 솔더레지스트 오픈 영역중 한곳에 인쇄를 하거나 부자재를 취부한 후 노출된 1포인트(point)와 잉크 또는 부자재가 덮힌 1포인트(point)를 BBT로 검사하여 통전이 되면 누락 불량으로 검출될 수 있도록 하는 것을 특징으로 하는 BBT를 이용한 누락검출 방법.
  2. 제1항에 있어서,
    상기 전도성 공정 진행 단계(S30)는 솔더레지스트단계(S10) 전에 패턴 구현 시 스크랩 영역에 도넛 형상의 독립된 랜드(land)를 형성하고 스크랩의 독립된 랜드와 일반 CU가 노출되도록 솔더 레지스트에 2포인트(point)를 가공한 다음, 노출된 cu 2포인트(point) 중 독립 랜드가 형성된 부분의 일부를 덮어 전도성 자재로 연결될 수 있도록 하며 노출된 1포인트(point)와 독립된 1포인트(point)를 BBT로 검사하여 통전이 되지 않으면 누락불량으로 검출될 수 있도록 하는 것을 특징으로 하는 BBT를 이용한 누락검출 방법.
  3. 제품의 스크랩에 관통된 홀을 가공하는 공정(S100)과, Solder resist 공정, 가이드 홀 가공 공정, 도금전처리 공정, 금도금 공정 등 등을 포함하는 기타공정단계(S200)와, 관통 가공된 위치에 부자재를 취부하는 부자재 취부 단계(S300)와. 인쇄공정 , 외형 가공 공정 , sus 부착 공정 , 전도성 자재 부착 공정 , 재단 공정 등을 포함하는 기타공정진행단계(S400) 및 관통된 위치를 BBT 상판과 하판으로 검사하여 통전이 되면 부자재 누락 불량으로 검출될 수 있도록 하는 BBT 검사단계(S500)을 포함하여,
    제품의 스크랩(Scrap)영역을 관통 가공하여 해당위치에 BBT지그상 상단에 핀을 하단엔 통전용 패드를 삽입하여 전기적 통전 여부를 검사하는 BBT지그의 상판과 하판의 접촉을 이용하는 방법을 포함하는 것을 특징으로 하는 BBT를 이용한 누락검출 방법.
KR1020140061372A 2014-05-22 2014-05-22 Ｂｂｔ를 이용한 누락검출 방법 KR101547604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140061372A KR101547604B1 (ko) 2014-05-22 2014-05-22 Ｂｂｔ를 이용한 누락검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061372A KR101547604B1 (ko) 2014-05-22 2014-05-22 Ｂｂｔ를 이용한 누락검출 방법

Publications (1)

Publication Number Publication Date
KR101547604B1 true KR101547604B1 (ko) 2015-09-07

Family

ID=54246667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061372A KR101547604B1 (ko) 2014-05-22 2014-05-22 Ｂｂｔ를 이용한 누락검출 방법

Country Status (1)

Country Link
KR (1) KR101547604B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151755A (ko) 2021-05-07 2022-11-15 주식회사 디에이피 다층인쇄회로기판쇼트인자검증기판 및 그의 검증방법
KR20240045410A (ko) 2022-09-29 2024-04-08 대덕전자 주식회사 플립칩 비지에이 기판의 비비티 검사 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085435A (ja) 2004-09-16 2006-03-30 Matsushita Electric Ind Co Ltd データ移動方法、データ移動装置、データ移動プログラム、データ移動プログラムを記録した記録媒体
KR101338332B1 (ko) 2013-08-16 2013-12-06 주식회사 에스아이 플렉스 연성회로기판의 전기적 검사를 위한 비비티 지그

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085435A (ja) 2004-09-16 2006-03-30 Matsushita Electric Ind Co Ltd データ移動方法、データ移動装置、データ移動プログラム、データ移動プログラムを記録した記録媒体
KR101338332B1 (ko) 2013-08-16 2013-12-06 주식회사 에스아이 플렉스 연성회로기판의 전기적 검사를 위한 비비티 지그

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220151755A (ko) 2021-05-07 2022-11-15 주식회사 디에이피 다층인쇄회로기판쇼트인자검증기판 및 그의 검증방법
KR20240045410A (ko) 2022-09-29 2024-04-08 대덕전자 주식회사 플립칩 비지에이 기판의 비비티 검사 방법

Similar Documents

Publication Publication Date Title
TW201605315A (zh) 背鑽加工方法以及背鑽加工裝置
JP2009244077A (ja) 基板検査装置及びその方法
KR101547604B1 (ko) Ｂｂｔ를 이용한 누락검출 방법
KR101588570B1 (ko) 실장부품이 탑재된 완제품의 연성회로기판(fpcb) 통합 검사장치
CN114266219B (zh) 一种适用于pcba制程的版图设计优化方法及装置
KR101572089B1 (ko) 인쇄회로기판 검사방법
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
CN204652771U (zh) 一种v-cut防呆线路板
KR101526522B1 (ko) 휴대 전자기기 모듈 검사용 인덱스 장치
KR100795691B1 (ko) Ｆｐｃｂ 검사용 프로브 시트 및 이를 이용한 검사방법
KR101570023B1 (ko) 인쇄 회로 기판 자동 분류 방법
JP2008112027A (ja) 液晶表示パネル用検査治具
JP6559446B2 (ja) 回路パターンの断線及び短絡の検査方法及び検査用配線パターンを有するプリント基板
KR102718594B1 (ko) 기판의 찍힘 불량 검사 장치 및 방법
KR101511175B1 (ko) 위치조절이 가능한 핀 블록
JP4257164B2 (ja) 基板検査装置及び基板検査方法
KR101230626B1 (ko) 전자모듈칩 검사용 소켓
JP5404113B2 (ja) 回路基板の良否判定方法
KR200417528Y1 (ko) Ｐｃｂ 전극판
JPH0470572A (ja) プリント基板の検査方法
JP2007218925A (ja) 印刷検査装置および印刷検査方法
JPS6033064A (ja) パターン検査装置の自己診断方法
CN117406065A (zh) 基于油墨印刷的pcb板生产用文字漏印检测方法
Manjeshwar et al. Effectiveness study of an automated 3D laminography x-ray inspection system in a high-volume–low-mix SMT line
KR101350793B1 (ko) 인쇄회로기판 통전 검사 지그

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 5