KR101537896B1

KR101537896B1 - 역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치

Info

Publication number: KR101537896B1
Application number: KR1020140030340A
Authority: KR
Inventors: 이강윤; 장재형; 박형구; 전주영
Original assignee: 성균관대학교산학협력단
Priority date: 2014-03-14
Filing date: 2014-03-14
Publication date: 2015-07-20
Also published as: US20150263534A1; US9774274B2

Abstract

본 발명의 실시예들에 따른 능동형 정류기는, 교류 입력의 전압이 음인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들, 교류 입력의 전압이 양인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제2 및 제3 스위치들 및 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 제1 내지 제4 스위치들을 스위칭하는 동기 제어부를 포함할 수 있다.

Description

역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치{ACTIVE RECTIFIER FOR REDUCING REVERSE LEAKAGE CURRENT AND WIRELESS POWER RECEIVER USING THE SAME}

본 발명은 무선 전력 전송 기술에 관한 것으로, 더욱 상세하게는, 무선 전력 수신 장치 내의 정류기에 관한 것이다.

전자기파 기반의 무선 전력 전송 기술은 애초에 전력 송신기가 높은 에너지를 가진 전자기파를 원하는 방향으로 송출하고 전력 수신기가 송출된 전자기파를 수신함으로써 전력을 원거리 또는 근거리 전송하는 기술로 시작되었지만, 효율이 크게 떨어지고 인체에 유해하다는 문제를 해결하지 못하였다.

자기 유도 방식의 무선 전력 전송 기술은 자기 유도 현상이 발견된 이후부터 시도되어 왔고, 상용화된 사례도 많다. 하지만 전력 송신기와 전력 수신기 사이에 허용되는 이격 거리가 매우 짧고, 발열이 심하며, 전력 송신기와 전력 수신기의 위치에 따라 충전 효율이 크게 달라져 사용성이 떨어지고, 무엇보다 전송 전력의 크기가 제한된다.

이렇게 답보 상태에 있던 무선 전력 전송 기술은 2007년 MIT의 마틴 솔라치치가 전혀 새로운 자기 공명 방식의 전송 기술을 발표한 이후 크게 발전하고 있다.

자기 공명은 두 매체가 같은 주파수로 공진할 경우 전자파가 근거리 자기장을 통해 한 매체에서 다른 매체로 이동하는 감쇄파 결합 현상이다. 자기 공명 방식의 무선 전력 전송 기술은 매우 높은 효율로 더 멀리까지 더 큰 전력을 전달할 수 있다.

무선 전력 수신 장치에서 정류기는 통상적인 교류-직류 정류기와 유사한 역할을 하는데, 정류기의 효율은 전체 무선 전력 전송 효율에 큰 영향을 미친다. 다이오드 브리지를 이용하는 수동형 정류기는 다이오드가 일으키는 전압 강하로 인해 피크 전압에서 손해를 본다.

이러한 전압 강하 문제는 다이오드 대신에 능동형 소자들을 이용하면 해결될 수 있는데, AC 입력 파형의 구간에 따라 다이오드 연결된 능동형 소자들에서 DC 출력으로부터 역으로 AC 입력으로 역전류 누설이 일어날 수 있고, 이러한 누설 역전류가 효율을 떨어뜨리는 문제로 등장하였다.

이러한 역전류는 구간에 따라 다이오드 연결된 능동형 소자들을 완전히 오프시킴으로써 줄일 수 있지만, 능동형 소자들을 턴오프하는 데에 걸리는 지연 동안에 여전히 역전류가 발생할 수 있다.

본 발명이 해결하고자 하는 과제는 역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치를 제공하는 데에 있다.

본 발명이 해결하고자 하는 과제는 능동형 소자들을 턴오프하는 데에 걸리는 지연에 대한 지연 보상 수단을 통해 역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치를 제공하는 데에 있다.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.

본 발명의 일 측면에 따른 능동형 정류기는

교류 입력의 전압이 음인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들;

상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들; 및

상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 상기 제1 내지 제4 스위치들을 스위칭하는 동기 제어부를 포함할 수 있다.

일 실시예에 따라, 상기 제1 내지 제4 스위치들은 N 채널 필드 효과 트랜지스터들로 구현될 수 있다.

일 실시예에 따라, 상기 제3 스위치 또는 제4 스위치의 스위칭을 위해 문턱 전압을 각각 보상하는 제1 레벨 시프터 또는 제2 레벨 시프터를 더 포함할 수 있다.

일 실시예에 따라, 상기 제1 및 제2 레벨 시프터들이 상기 교류 입력의 피크 전압 레벨보다 적어도 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨에서 동작할 수 있도록, 부스트 전압을 생성하여 상기 제1 및 제2 레벨 시프터들에 각각 공급하는 전압 부스터를 더 포함할 수 있다.

일 실시예에 따라, 상기 동기 제어부는,

상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 상기 제1 및 제2 스위치들을 스위칭하고,

상기 교류 입력의 교변 시점을 검출하는 비교기 및 상기 제1 또는 제2 레벨 시프터들의 지연 시간을 보상하여 상기 제3 및 제2 스위치들을 스위칭하도록 동작할 수 있다.

일 실시예에 따라, 상기 동기 제어부는

상기 교류 입력의 교변 시점을 검출하는 비교기에서 출력되는 비교 신호를 지연시켜 지연 비교 신호를 생성하고,

상기 지연 비교 신호를 상기 비교기의 지연 시간 또는 상기 비교기 및 레벨 시프터의 지연 시간과 동일한 보상 지연 시간을 가지는 복제 지연 라인에 통과시켜 기준 지연 신호를 생성하며,

상기 기준 지연 신호를 상기 비교 신호에 동기화시켜 얻은 지연 비교 신호에 기초하여 상기 제1 내지 제4 스위치들을 스위칭할 제1 내지 제4 스위치 제어 신호들을 생성하는 디지털 지연 고정 루프를 포함할 수 있다.

일 실시예에 따라, 상기 동기 제어부는

상기 비교기에서 출력된 비교 신호를 대략적 지연 시간만큼 지연한 대략적 지연 비교 신호를 생성하고, 상기 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하며,

선택된 후보 지연 신호를 상기 보상 지연 시간만큼 더 지연시킨 제1 기준 지연 신호의 위상과 상기 비교 신호의 위상이 동기화되도록 상기 대략적 지연 시간을 결정하고,

상기 결정된 대략적 지연 시간으로 지연된 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하며,

상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제2 기준 지연 신호의 위상이 상기 비교 신호의 위상과 동기화되는 미세 지연 시간을 결정하고, 결정된 미세 지연 시간에 상응하는 후보 지연 신호를 스위치 제어 신호로서 출력하도록 동작할 수 있다.

일 실시예에 따라, 상기 디지털 지연 고정 루프는,

대략적 지연 제어 신호에 따라 각각 지연 시간이 결정되는 복수의 직렬 연결된 지연 셀들을 포함하고, 상기 비교 신호를 복수의 지연 셀들에 통과시켜 대략적 지연 비교 신호를 출력하는 대략적 지연 라인;

상기 대략적 지연 비교 신호를 직렬 연결된 복수의 지연 셀들에 통과시키면서, 위상이 조금씩 지연되는 복수의 후보 지연 신호들을 각 지연 셀마다 하나씩 출력하는 미세 지연 라인;

미세 지연 제어 신호에 따라 상기 복수의 후보 지연 신호들 중 하나를 선택하는 위상 선택부;

선택된 후보 지연 신호를 보상 지연 시간만큼 지연하는 복제 지연 라인;

상기 비교 신호와, 선택된 후보 지연 신호가 상기 복제 지연 라인을 거친 제1 기준 지연 신호의 위상을 동기화하고 대략적 지연 완료 신호를 출력하는 대략적 위상 검출부;

대략적 지연 완료 신호에 따라, 상기 비교 신호와, 선택된 후보 지연 신호가 상기 복제 지연 라인을 거친 제2 기준 지연 신호의 위상을 동기화하는 미세 위상 검출부; 및

상기 비교 신호와 상기 제2 기준 지연 신호의 위상 비교에 따라 상기 미세 지연 제어 신호를 생성하여 상기 위상 선택부에 출력하는 시프트 레지스터를 포함할 수 있다.

본 발명의 다른 측면에 따른 무선 전력 수신 장치는,

무선 신호를 수신하여 교류 입력 파형을 생성하는 공진 수신 코일;

상기 교류 입력의 전압이 음인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하고, 상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 제1 내지 제4 스위치들을 스위칭하는 능동형 정류기; 및

상기 정류 커패시터에 충전된 전압으로서 직류 전압을 생성하는 저손실 레귤레이터를 포함할 수 있다.

본 발명의 다른 측면에 따른 능동형 정류기의 동기 제어를 위한 지연 보상 방법으로서,

교류 입력의 전압이 음인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 교류 입력의 전압이 양인 구간에서 통전되어 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하는 능동형 정류기의 동기 제어를 위한 지연 보상 방법은,

상기 교류 입력의 교변 시점을 감지하는 비교기에서 출력된 비교 신호를 대략적 지연 시간만큼 지연한 대략적 지연 비교 신호를 생성하는 단계;

상기 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하는 단계;

상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제1 기준 지연 신호의 위상과 상기 비교 신호의 위상이 동기화되도록 대략적 지연 시간을 결정하는 단계;

결정된 대략적 지연 시간으로 지연된 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하는 단계;

상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제2 기준 지연 신호의 위상이 비교 신호의 위상과 동기화되는 미세 지연 시간을 결정하는 단계; 및

결정된 미세 지연 시간에 상응하는 후보 지연 신호를 스위치 제어 신호로서 출력하는 단계를 포함할 수 있다.

일 실시예에 따라, 상기 능동형 정류기는 상기 3 및 제4 스위치들의 문턱 전압을 보상하는 레벨 시프터들을 더 포함하고,

상기 보상 지연 시간은 상기 제1 및 제2 스위치 제어 신호들의 경우에는 비교기의 지연 시간이고 상기 제3 및 제4 스위치 제어 신호들의 경우에는 비교기 및 레벨 시프터의 각각의 지연 시간들의 합일 수 있다.

본 발명의 또 다른 측면에 따른 능동형 정류기의 동기 제어 방법은,

교류 입력의 전압이 음인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하고, 제3 및 제4 스위치들의 문턱 전압을 보상하는 레벨 시프터들을 더 포함하는 능동형 정류기의 동기 제어 방법으로서,

상기 교류 입력이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제1 비교기에서 출력되는 제1 비교 신호에 관하여, 상기 제1 비교기에 의한 지연을 보상하여 제1 스위치 제어 신호를 출력하는 단계;

상기 교류 입력이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제2 비교기에서 출력되는 제2 비교 신호에 관하여, 상기 제2 비교기에 의한 지연을 보상하여 제2 스위치 제어 신호를 출력하는 단계;

상기 교류 입력이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제3 비교기에서 출력되는 제3 비교 신호에 관하여, 상기 제3 비교기 및 상기 레벨 시프터에 의한 지연을 보상하여 제3 스위치 제어 신호를 출력하는 단계;

상기 교류 입력이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제4 비교기에서 출력되는 제4 비교 신호에 관하여 상기 제4 비교기 및 상기 레벨 시프터에 의한 지연을 보상하여 제4 스위치 제어 신호를 출력하는 단계;

상기 교류 입력의 전압이 음인 구간에서 상기 제1 및 제4 스위치 제어 신호들을 이용하여 상기 제1 및 제4 스위치들을 통전시키고 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 단계; 및

상기 교류 입력의 전압이 양인 구간에서 상기 제2 및 제3 스위치 제어 신호들을 이용하여 상기 제2 및 제4 스위치들을 통전시키고 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 단계를 포함할 수 있다.

본 발명의 능동형 정류기 및 이를 이용한 무선 전력 수신 장치에 따르면, 능동형 소자들을 턴오프하는 데에 걸리는 지연에 대한 지연 보상 수단을 통해 역전류 누설을 줄일 수 있다.

본 발명의 능동형 정류기 및 이를 이용한 무선 전력 수신 장치에 따르면, 역전류 누설을 효과적으로 줄임으로써 효율을 크게 증가시킬 수 있다.

본 발명의 능동형 정류기 및 이를 이용한 무선 전력 수신 장치에 따르면, ㄴ능동 소자들을 NMOS 기반으로 구현하므로 능동 소자 자체의 전력 손실을 줄일 수 있다.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 능동형 정류기를 예시한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 능동형 정류기에서 고려되어야 하는 스위칭 지연 성분들을 예시한 파형도이다.
도 3은 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어부와 동기식 정류 회로부를 구체적으로 예시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어부 내의 디지털 지연 고정 루프를 좀더 구체적으로 예시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 능동형 정류기에서 스위칭 지연 성분들과 지연이 대략적 보상된 스위치 제어 신호를 예시한 파형도이다.
도 6은 본 발명의 일 실시예에 따른 능동형 정류기에서 스위칭 지연 성분들과 지연이 미세 보상된 스위치 제어 신호를 예시한 파형도이다.
도 7은 본 발명의 일 실시예에 따른 능동형 정류기를 포함하는 무선 전력 수신 장치를 예시한 개념도이다.
도 8은 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어 방법을 예시한 순서도이다.
도 9는 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어를 위한 지연 보상 방법을 예시한 순서도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 능동형 정류기를 예시한 개념도이다.

도 1을 참조하면, 능동형 정류기(10)는 공진 수신 코일(receiving coil)(11), 전압 부스터(voltage booster)(12), 제1 및 제2 레벨 시프터들(level shifters)(13, 14), 동기식 정류 회로부(15) 및 동기 제어부(16)를 포함할 수 있고, 실시예에 따라서는 정류 회로 보호를 위해 교류 전압(AC)의 스윙 폭에 따라 동기 제어부(16)가 동기식 정류 회로부(15)의 모든 스위치들(151 내지 154)을 턴오프시키도록 하는 전압 리미터(voltage limiter)(17)를 더 포함할 수 있다.

공진 수신 코일(11)은 송신 측에서 보낸 소정 공진 주파수의 전자기 신호를 수신하여 교류 입력 단자들(VINP, VINN) 사이에 교류 입력(AC)을 발생시킨다. 공진 수신 코일(11)은 자기 공진을 일으키고자 하는 주파수에서 최대 입력 전류를 얻을 수 있도록 소정의 Q 값(Quality factor)과 권선수와 같은 설계 요소들에 기초하여 설계될 수 있다.

전압 부스터(12)는, 제1 및 제2 레벨 시프터들(13, 14)이 교류 입력(AC)의 피크 전압 레벨보다 적어도 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨에서 동작할 수 있도록, 예를 들어 부트스트랩 전압 부스터(bootstrap voltage booster)로 구현되어, 부스트 전압(VBOOST)을 생성하여 제1 및 제2 레벨 시프터들(13, 14)에 공급할 수 있다.

도 1에 예시된 전압 부스터(12)는 특히 순방향 전압 강하가 적고 스위칭이 빠르며 접합 커패시턴스가 낮은 쇼트키 다이오드들(schottky diodes)과 부트스트랩 커패시터들(CB1, CB2)로 구현된다. 부스트 전압(VBOOST)은 부스터 커패시터(CBOOST)에 의해 유지된다.

예시적인 전압 부스터(12)의 동작을 전압 부스터(12)의 반회로(Half-circuit)을 기준으로 간단히 설명하면 다음과 같다.

입력되는 교류 입력(AC)의 음의 반주기 동안에 제1 쇼트키 다이오드(D1)와 제3 쇼트키 다이오드(D3)가 턴온되고, 후단의 LDO(Low Drop Out) 레귤레이터에서 공급되는 직류 전압(VDD)에 의해 부스트 커패시터(CBOOST)가 충전된다. 부스트 커패시터(CBOOST)에 충전되는 전압은 직류 전압(VDD)에서 제1 및 제3 쇼트키 다이오드들(D1, D3)의 전압 강하 분을 제외한 크기이다.

교류 입력(AC)의 양의 반주기 동안에 제1 쇼트키 다이오드(D1)는 턴오프되고, 제3 쇼트키 다이오드(D3)를 통해 양의 교류 입력(VINP)에 비례하는 추가 전압이 더 충전될 수 있다.

이러한 동작에 의해 전압 부스터(12)는 교류 입력(AC)의 피크 전압 레벨보다 적어도 트랜지스터와 같은 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨의 부스트 전압(VBOOST)을 생성하여 제1 및 제2 레벨 시프터들(13, 14)에 공급할 수 있다.

전압 부스터(12)는 도 1에 예시된 구성에 한정되지 않으며, 위와 같은 목적을 달성할 수 있다면 도 1에 예시된 구성 외에 알려진 또는 새로 고안되는 다른 부트스트랩 전압 부스터로도 용이하게 대체될 수 있다.

제1 및 제2 레벨 시프터들(13, 14)은 동기 제어부(16)에서 출력되는 제3 및 제4 스위치 제어 신호들(VG3, VG4)을 입력받아, 교류 입력(AC)의 피크 전압 레벨보다 적어도 트랜지스터와 같은 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨로 레벨 시프트된 제3 및 제4 스위치 제어 신호들(SVG3, SVG4)을 각각 생성한다.

제1 및 제2 레벨 시프터들(13, 14)에 의해 레벨 시프트된 제3 및 제4 스위치 제어 신호들(SVG3, SVG4)은 각각 동기식 정류 회로부(15)의 상단에 있는 제3 및 제4 스위치들(153, 154)의 제어 단자들에, 다시 말해, 바람직하게는 N 채널 트랜지스터로 구현된 제3 및 제4 트랜지스터들(M3, M4)의 게이트들에 인가될 수 있다.

동기식 정류 회로부(15)는 교류 입력(AC)의 전압이 음인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제1 및 제4 스위치들(151, 154)과, 교류 입력(AC)의 전압이 양인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제2 및 제3 스위치들(152, 153)을 포함한다.

구체적으로 동기식 정류 회로부(15)는 교류 입력(AC)의 제1 단자(VINP)와 접지 단자(GND) 사이에 제1 스위치(151), 교류 입력(AC)의 제2 단자(VINN)와 접지 단자(GND) 사이에 제2 스위치(152), 교류 입력(AC)의 제1 단자(VINP)와 직류 출력 단자(VREG) 사이에 제3 스위치(153) 및 교류 입력(AC)의 제2 단자(VINN)와 직류 출력 단자(VREG) 사이에 제4 스위치(154)를 포함할 수 있다.

교류 입력(AC)의 제1 단자(VINP)가 양(Positive)인 시구간에는, 제1 스위치(151)와 제4 스위치(154)는 턴오프되고, 제2 스위치(152)와 제3 스위치(153)가 턴온된다. 접지 단자(GND), 제2 스위치(152), 교류 입력(AC)의 제1 및 제2 단자들(VINP, VINN), 제3 스위치(153)를 거치는 전류 경로를 통해, 제1 단자(VINP)로부터 직류 출력 단자(VREG)로 전류가 흘러, 정류 커패시터(CREG)에 충전된다.

교류 입력(AC)의 제1 단자(VINP)가 음(Negative)인 시구간에는, 제1 스위치(151)와 제4 스위치(154)는 턴온되고, 제2 스위치(152)와 제3 스위치(153)가 턴오프된다. 접지 레벨(GND), 제1 스위치(151), 교류 입력(AC)의 제1 및 제2 단자들(VINP, VINN), 제4 스위치(154)를 거치는 전류 경로를 통해, 제2 단자(VINN)로부터 직류 출력 단자(VREG)로 전류가 흘러, 정류 커패시터(CREG)에 충전된다.

실시예에 따라, 제1 내지 제4 스위치들(151, 152, 153, 154)는 N 채널 필드 효과 트랜지스터(FET, Field Effect Transistor)로 구현될 수 있고, 바람직하게는 N 채널 금속 산화막 반도체 필드 효과 트랜지스터(N Channel Metal Oxide Semiconductor FET, MOSFET) 즉 NMOS 트랜지스터로 구현될 수 있다.

특히, 동기식 정류 회로부(15)의 상단의 제3 및 제4 스위치들(153, 154)은, NMOS 트랜지스터로 구현될 경우에, PMOS 트랜지스터로 구현되는 경우에 비해, 더 적은 온 저항("On" resistance)을 가지므로 전력 손실이 더 적고 전체적으로 효율을 더 높일 수 있다.

다만 NMOS 트랜지스터는 게이트-소스 전압이 문턱 전압보다 높아야 동작하는 문제가 있다. 이러한 문제를 해결하기 위해, 앞서 설명한 바와 같이, 제1 및 제2 레벨 시프터들(13, 14)이 동기 제어부(16)에서 출력되는 제3 및 제4 스위치 제어 신호들(VG3, VG4)을 교류 입력(AC)의 피크 전압 레벨보다 적어도 트랜지스터와 같은 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨로 시프트한 제3 및 제4 스위치 제어 신호들(SVG3, SVG4)을 각각 제3 및 제4 스위치들(153, 154)의 제어 단자들에, 다시 말해, 바람직하게는 N 채널 트랜지스터로 구현된 제3 및 제4 트랜지스터들(M3, M4)의 게이트들에 인가한다. 또한 제1 및 제2 레벨 시프터들(13, 14)의 레벨 시프트 동작을 위해, 전압 부스터(12)를 통해 부스트 전압을 제1 및 제2 레벨 시프터들(13, 14)에 제공한다.

한편, 제1 내지 제4 스위치들(151, 152, 153, 154)을 제어하기 위해 동기 제어부(16)에서 생성되는 제1 내지 제4 스위치 제어 신호들(VG1, VG2, VG3, VG4)은, 만약 내부적인 지연 시간을 보상하지 않을 경우에, 스위치들은 턴오프(turn-off)해야 할 정확한 시점에 턴오프하지 못하고 늦게 턴오프하게 되고, 직류 출력 단자에서 교류 입력 단자 쪽으로 거꾸로 전류가 흐르는 역전류 누설을 일으킬 수 있다. 또한 스위치들을 턴온(turn-on)해야 할 시점보다 늦게 스위치들을 턴온하는 것도 그만큼 교류 전류의 변환 기회를 놓치는 것이므로 손실에 기여한다.

이러한 현상을 간략하게 설명하기 위해 도 2를 참조하면, 도 2는 본 발명의 일 실시예에 따른 능동형 정류기에서 고려되어야 하는 스위칭 지연 성분들을 예시한 파형도이다.

도 2에서, 교류 입력(AC)은 제1 단자(VINP)에서 대부분의 시구간 동안에는 접지 레벨(GND)보다 높은 양의 구간이고, 일부 시구간 동안에 접지 레벨(GND)보다 낮은 음의 구간을 가지는 파형을 보인다.

역전류 누설은 교류 입력(AC)이 음에서 양으로 변할 때에 제1 및 제4 스위치 제어 신호들(VG1, VG4)이 제1 및 제4 스위치들(151, 154)에 제때 생성 및 전달되지 못하고 약간의 지연(T_{D_COMP}) 후에 제1 및 제4 스위치들(151, 154)에 도달함에 따라, 제1 및 제4 스위치들(151, 154)이 즉각 턴오프되지 못하고 약간 지연된 후에 턴오프되는 짧은 지연 시간(T_{D_COMP}) 동안에 일어난다. 이러한 지연의 주요 원인은 교류 입력(AC)의 교변 시점을 감지하는 비교기(Comparator)이다.

특히, 제4 스위치(154)에 전달되는 제4 스위치 제어 신호(VG4)는 레벨 시프터(14)를 거치면서 생기는 지연만큼 더 긴 지연 시간(T_{D_LS})을 가짐에 따라, 더 오랫동안 지연된다.

이에 따라, 제1 스위치(151)와 제4 스위치(154)가 턴온되어 있는 동안에, 교류 입력(AC)의 제1 단자(VINP)로부터 제1 스위치(151)를 거쳐 접지 레벨(GND)로 전류 경로가 형성되고, 직류 출력 단자(VREG)로부터 제4 스위치(154)를 거쳐 교류 입력(AC)의 제2 단자(VINN)로 전류 경로가 형성된다.

이러한 지연 시간(T_{D_COMP})만큼 제2 스위치(152)도 지연되어 턴온되므로, 그 동안 교류 입력(AC)의 전기 에너지는 제1 스위치(151)를 통해 손실되고, 이전에 정류 커패시터(CREG)에 충전되었던 전기 에너지는 제4 스위치(154)를 통해 손실된다.

한편, 교류 입력(AC)이 양에서 음으로 변할 때에, 제1 스위치(151)는 지연 시간(T_{D_COMP})만큼 늦게 턴온되고, 제4 스위치(154)는 지연 시간(T_{D_LS})만큼 더 늦게 턴온됨에 따라, 그 동안 교류 입력(AC)의 전기 에너지는 열 손실된다.

이러한 역전류 누설 현상과 그 밖의 손실 요인에 따라 종래의 무선 전력 수신 장치의 효율은 50% 수준에 머문다.

다시 도 1로 돌아와서, 본 발명의 능동형 정류기(10)의 동기 제어부(16)는 제1 및 제2 스위치들(151, 152)을 위해서는 교류 입력(AC)의 교변 시점을 검출하는 비교기의 지연 시간을 보상한 제1 및 제2 스위치 제어 신호들(VG1, VG2)을 생성하고, 제3 및 제4 스위치들(153, 154)을 위해서는 비교기 및 레벨 시프터의 지연 시간을 보상한 제3 및 제4 스위치 제어 신호들(VG3, VG4)을 생성한다.

생성된 제1 및 제2 스위치 제어 신호들(VG1, VG2)은 제1 및 제2 스위치들(151, 152)에 인가되고, 제3 및 제4 스위치 제어 신호들(VG3, VG4)은 제1 및 제2 레벨 시프터들(13, 14)을 거쳐 레벨 시프트된 제3 및 제4 스위치 제어 신호들(SVG3, SVG4)로서 제3 및 제4 스위치들(153, 154)에 인가된다.

이러한 동기 제어부(16)의 동작을 좀더 상세하게 설명하기 위해 도 3을 참조하면, 도 3은 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어부와 동기식 정류 회로부를 구체적으로 예시한 블록도이다.

도 3에서, 동기 제어부(16)는 네 개의 스위치들(151, 152, 153, 154)을 위한 복수의 비교기들(161, 162, 163, 164)과 복수의 디지털 지연 고정 루프들(DLL, digital locked loops)(165, 166, 167, 168)을 포함할 수 있다.

구체적으로, 동기 제어부(16)는 교류 입력(AC)의 파형이 음에서 양으로 또는 양에서 음으로 전환되는 시점에 제1 내지 제4 스위치들(151, 152, 153, 154)의 각각을 적절히 스위칭하는 제1 내지 제4 스위치 제어 신호들(VG1, VG2, VG3, VG4)을 생성하는 것이 목적이다.

이를 위해, 동기 제어부(16)는 교류 입력(AC)이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제1 비교기(161)에서 출력되는 제1 비교 신호(VCOM1)의 지연을 보상하여 제1 스위치 제어 신호(VG1)를 출력하는 제1 지연 고정 루프(165), 교류 입력(AC)이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제2 비교기(162)에서 출력되는 제2 비교 신호(VCOM2)의 지연을 보상하여 제2 스위치 제어 신호(VG2)를 출력하는 제2 지연 고정 루프(166), 교류 입력(AC)이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제3 비교기(163)에서 출력되는 제3 비교 신호(VCOM3)의 지연을 보상하여 제3 스위치 제어 신호(VG3)를 출력하는 제3 지연 고정 루프(167) 및 교류 입력(AC)이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제4 비교기(164)에서 출력되는 제4 비교 신호(VCOM4)의 지연을 보상하여 제4 스위치 제어 신호(VG4)를 출력하는 제4 지연 고정 루프(168)를 포함할 수 있다.

실시예에 따라, 제1 비교 신호(VCOM1)와 제4 비교 신호(VCOM4)가 서로 동위상이고, 또한 제2 비교 신호(VCOM2)와 제3 비교 신호(VCOM3)가 서로 동위상이므로, 제2 및 제3 지연 고정 루프들(166, 167)은 제2 비교기(162)의 제2 비교 신호(VCOM2)를 공유할 수 있고, 제1 및 제4 지연 고정 루프들(165, 168)은 제1 비교기(161)의 제1 비교 신호(VCOM1)를 공유할 수 있다.

또한 실시예에 따라, 제1 비교 신호(VCOM1) 및 제4 비교 신호(VCOM4)는 제2 비교 신호(VCOM2) 및 제3 비교 신호(VCOM3)와 서로 반전인 파형이므로, 제2 및 제3 지연 고정 루프들(166, 167)은 제1 비교기(161)의 제1 비교 신호(VCOM1)의 반전된 신호를 이용할 수 있고, 제1 및 제4 지연 고정 루프들(165, 168)은 제1 비교기(161)의 제1 비교 신호(VCOM1)를 공유할 수 있다. 이 경우에, 제2 및 제3 지연 고정 루프들(166, 167)은 제1 비교 신호(VCOM1)의 반전 시에 발생하는 지연까지 함께 보상하여 제2 및 제3 스위치 제어 신호들(VG2, VG3)을 각각 생성할 수 있다.

도 4는 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어부 내의 디지털 지연 고정 루프를 좀더 구체적으로 예시한 블록도이다.

도 4를 참조하면, 동기 제어부(16) 내의 제1 내지 제4 지연 고정 루프들(165, 166, 167, 168)의 각각은 2 단계 디지털 지연 고정 루프(40)를 포함할 수 있다.

2 단계 디지털 지연 고정 루프(40)는 대략적 지연 라인(41), 미세 지연 라인(42), 위상 선택부(43), 복제 지연 라인(44), 대략적 위상 검출부(45), 업다운 카운터(46), 미세 위상 검출부(47) 및 시프트 레지스터(48)을 포함하여 구현될 수 있다.

대략적 지연 라인(41)은 n 비트의 대략적 지연 제어 신호(C_DELAY)에 따라 각각 지연 시간이 결정되는 복수의 직렬 연결된 지연 셀들을 포함하고, 비교 신호(VCOM)를 복수의 지연 셀들에 통과시켜 대략적 지연 비교 신호(VCDL)를 출력한다.

미세 지연 라인(42)는 대략적 지연 비교 신호(VCDL)를 직렬 연결된 복수의 지연 셀들(421)에 통과시키면서, 위상이 조금씩 지연되는 복수의 후보 지연 신호들을 각 지연 셀(421)마다 하나씩 출력한다.

위상 선택부(43)는 대략적 지연 완료 신호(COARSE_LOCK)가 활성화되지 않은 동안에는, 즉 대략적 지연 보상 루프인 동안에는, 초기화된 m 비트의 미세 지연 제어 신호(F_DELAY)에 따라 후보 지연 신호들 중 하나, 예를 들어 중앙의 후보 지연 신호를 선택하고, 선택된 후보 지연 신호를 지연 보상된 스위치 제어 신호(VG)로 출력한다.

한편, 선택된 후보 지연 신호는 복제 지연 라인(44)에 인가된다. 복제 지연 라인(44)은 복수의 직렬 연결된 지연 셀들을 포함하고, 비교기(161)의 지연 시간(TDCOM)만큼 더 지연할 수 있도록 설정된다. 만약 레벨 시프터(13 또는 14)의 지연까지 보상해야 하는 경우에는, 복제 지연 라인(44)은 예를 들어 비교기(163)의 지연과 레벨 시프터(13)의 지연을 합산한 지연 시간만큼 지연할 수 있도록 설정된다.

복제 지연 라인(44)은 선택된 후보 지연 신호를 지연하여 제1 기준 지연 신호(VCPD)를 생성한다.

대략적 위상 검출부(45)는 비교기(161)에서 출력되는 비교 신호(VCOM)와, 후보 지연 신호가 복제 지연 라인(44)을 거친 제1 기준 지연 신호(VCPD)의 위상을 서로 비교하여 대략적 업/다운 신호(UPC/DNC)를 출력한다.

업다운 카운터(46)는 대략적 업/다운 신호(UPC/DNC)를 카운트하여 n 비트의 대략적 지연 제어 신호(C_DELAY)를 대략적 지연 라인(41)에 출력한다.

이렇게 하여 대략적 지연 보상 루프가 형성된다.

대략적 위상 검출부(45)는 비교 신호(VCOM)와 제1 기준 지연 신호(VCPD) 사이의 위상 차이를 더 이상 검출할 수 없어 대략적 지연이 완료되었다고 판정되면, 대략적 지연 완료 신호(COARSE_LOCK)를 출력할 수 있다.

대략적 지연 완료 신호(COARSE_LOCK)에 따라, 대략적 지연 라인(41), 대략적 위상 검출부(45) 및 업다운 카운터(46)의 상태는 동결되고, 복제 지연 라인(44)은 선택된 후보 지연 신호를 지연하여 제2 기준 지연 신호(VFPD)를 생성한다.

미세 위상 검출부(47)는 비교 신호(VCOM)와 제2 기준 지연 신호(VFPD)의 위상을 비교하여 서로 비교하여 미세 업/다운 신호(UPF/DNF)를 출력한다.

시프트 레지스터(48)는 미세 업/다운 신호(UPF/DNF)에 따라 선택 비트를 시프트하는 방식으로 m 비트의 미세 지연 제어 신호(F_DELAY)를 위상 선택부(43)에 출력한다.

이렇게 하여 미세 지연 보상 루프가 형성된다.

아날로그 지연 고정 루프를 이용하는 경우는 각 스위치의 게이트로부터 신호를 검출하여 지연 고정 루프를 통해 비교기로 인가되는 피드백 루프가 필요하다. 또한 필요한 지연의 양을 보장하기 위해서는 큰 용량의 루프 필터나 차지 펌프가 필요하기 때문에 자체적인 전력 소비가 크고 효율 개선 효과가 반감된다.

반면에, 본 발명의 2 단계 디지털 지연 보상 구성은 동기 제어부(16)의 외부에서 어떤 피드백 루프가 형성될 필요가 없고, 소비 전력이 매우 적으며 최대 네 개의 지연 고정 루프들을 사용하면서도 필요한 면적은 적다.

도 5는 본 발명의 일 실시예에 따른 능동형 정류기에서 스위칭 지연 성분들과 지연이 대략적 보상된 스위치 제어 신호를 예시한 파형도이다.

도 5를 참조하면, 도 4의 2 단계 디지털 지연 고정 루프(40)의 동작에 따라, 교류 입력(AC)의 제1 단자(VINP)의 전압이 양에서 음으로, 또는 음에서 양으로 전환되는 스위칭 시점에 정확하게 발생하여야 할 비교 신호(VCOM)가 비교기(161)를 거치면서 소정의 지연 시간(T_{D_COMP})만큼 지연을 가진 채로 발생한다.

이어서, 대략적 지연 보상의 초기에, 대략적 지연 비교 신호(VCDL)는 초기화된 대략적 지연 라인(41)에 의해 지연되어, 정확한 스위칭 시점과 동떨어진 위상을 보인다.

대략적 지연 비교 신호(VCDL)는 미세 지연 라인(42)에 인가되며, 미세 지연 라인(42)의 각 지연 셀에서 출력되는 후보 지연 신호들 중에서, m 비트의 미세 지연 제어 신호(F_DELAY)의 초기값에 의해, 예를 들어 중앙의 후보 지연 신호가 선택된다. 선택된 후보 지연 신호는 일단 지연 보상된 스위치 제어 신호(VG)로 출력된다.

따라 대략적 위상 검출부(45)는 비교 신호(VCOM)의 위상과, 위의 선택된 후보 지연 신호가 비교기 지연 시간(TD_COMP)만큼 지연되도록 설정된 복제 지연 라인(44)을 더 거친 후의 제1 기준 지연 신호(VCPD)의 위상을 비교하여 대략적 업/다운 신호(UPC/DNC)를 생성한다. 만약 레벨 시프터(13 또는 14)의 지연까지 보상해야 하는 경우에는, 복제 지연 라인(44)은 예를 들어 비교기(163)의 지연과 레벨 시프터(13)의 지연을 합산한 지연 시간만큼 지연할 수 있도록 설정된다.

위의 예에서 비교 신호(VCOM)에 비해 제1 기준 지연 신호(VCPD)의 위상은 훨씬 뒤져 있으므로, 대략적 위상 검출부(45)는 대략적 다운 신호(DNC)를 출력한다.

대략적 위상 검출부(45)는 비교 신호(VCOM)와 제1 기준 지연 신호(VCPD)의 위상 차이가 검출 해상도 이하로 줄어들 때까지 대략적 다운 신호(DNC)를 매 루프마다 출력한다.

또한 업다운 카운터(46)는 대략적 다운 신호(DNC)가 있는 동안 계속하여 대략적 지연 라인(41)의 지연 시간이 줄어드는 방향으로 대략적 지연 제어 신호(C_DELAY)를 조절한다.

대략적 위상 검출부(45)에서 비교 신호(VCOM)와 제1 기준 지연 신호(VCPD)의 위상 차이가 검출 해상도 이하로 줄어들면, 대략적 지연 보상이 완료된다. 이때의 대략적 지연 비교 신호(VCDL)는 목표하는 스위칭 시점에 비해 지연이 상당히 줄어들었지만, 여전히 약간의 지연(TC)을 가지고 있음을 알 수 있다.

도 6은 본 발명의 일 실시예에 따른 능동형 정류기에서 스위칭 지연 성분들과 지연이 미세 보상된 스위치 제어 신호를 예시한 파형도이다.

도 6을 참조하면, 미세 지연 보상의 초기에는, 도 5에서 보상하지 못하고 남은 지연(TC)을 가지는 대략적 지연 비교 신호(VCDL)를 미세 지연 라인(42)이 각 지연 셀에서 미세하게 지연한 후보 지연 신호들 중에 선택된 후보 지연 신호가 지연 보상된 스위치 제어 신호(VG)로서 출력된다.

이 선택된 후보 지연 신호, 즉 지연 보상된 스위치 제어 신호(VG)가 비교기(161)의 지연 시간(TD_COMP)으로 설정된 복제 지연 라인(44)을 통과하여 지연된 제2 기준 지연 신호(VFPD)가, 미세 위상 검출부(47)에서, 비교 신호(VCOM)와 비교된다. 만약 레벨 시프터(13 또는 14)의 지연까지 보상해야 하는 경우에는, 복제 지연 라인(44)은 예를 들어 비교기(163)의 지연과 레벨 시프터(13)의 지연을 합산한 지연 시간만큼 지연할 수 있도록 설정된다.

제2 기준 지연 신호(VFPD)와 비교 신호(VCOM) 사이의 위상에 따라 미세 위상 검출부(47)에서 미세 업/다운 신호(UPF/DNF)가 출력된다.

도 6의 예시에서는 제2 기준 지연 신호(VFPD)가 더 느리므로, 제2 기준 지연 신호(VFPD)의 지연을 줄이는 방향으로, 즉 미세 다운 신호(DNF)가 지속적으로 발생한다.

제2 기준 지연 신호(VFPD)는 지연 보상된 스위치 제어 신호(VG)보다 비교기(161)의 지연 또는 비교기(163)와 레벨 시프터(13)의 지연만큼 지연되고, 비교 신호(VCOM)는 스위칭 시점보다 비교기(161)의 지연만큼 지연된다. 따라서 제2 기준 지연 신호(VFPD)를 비교 신호(VCOM)에 위상을 동기화하면, 지연 보상된 스위치 제어 신호(VG)는 비교 신호(VCOM)에 비해 비교기(161)의 지연 시간 또는 비교기(163)와 레벨 시프터(13)의 지연 시간만큼 앞서게 된다.

이에 따라, 스위치 제어 신호(VG)는, 스위칭 시점보다 비교기(16)의 지연 시간만큼 지연된 비교 신호(VCOM)에 대해 비교기(161)의 지연 시간만큼 다시 앞섬으로써, 비교기(161)의 지연 시간을 보상할 수 있고, 스위칭 시점과 동기화될 수 있다.

또한, 스위치 제어 신호(VG)는, 스위칭 시점보다 비교기(16)의 지연 시간만큼 지연된 비교 신호(VCOM)에 대해 비교기(163)와 레벨 시프터(13)의 지연 시간만큼 다시 앞섰다가, 레벨 시프터(13)를 거치면서 레벨 시프터(13)의 지연 시간만큼 다시 지연됨으로써, 비교기(163) 및 레벨 시프터(13)의 지연 시간을 보상할 수 있고, 스위칭 시점과 동기화될 수 있다.

도 7은 본 발명의 일 실시예에 따른 능동형 정류기를 포함하는 무선 전력 수신 장치를 예시한 개념도이다.

도 7을 참조하면, 무선 전력 수신 장치(70)는 공진 수신 코일(71), 능동형 정류기(72) 및 저손실 레귤레이터(73)를 포함할 수 있다.

공진 수신 코일(71)은 무선 전력 송신 장치(미도시)에서 송출되는 무선 신호를 수신하여 교류 입력(AC) 파형을 생성한다.

능동형 정류기(72)는 교류 입력(AC)의 전압이 음인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제1 및 제4 스위치들(151, 154)과, 교류 입력(AC)의 전압이 양인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제2 및 제3 스위치들(152, 153)을 포함한다.

이때, 제1 스위치(151) 및 제 2 스위치(152)의 각 일단은 접지 레벨(GND)에 연결되고, 제3 스위치(153) 및 제4 스위치(154)의 각 일단은 정류 커패시터(CREG)에 연결된다.

제1 내지 제4 스위치들(151, 152, 153, 154)은 N 채널 필드 효과 트랜지스터들로 구현될 수 있고, 능동형 정류기(72)는 제3 및 제4 스위치들(153, 154)의 스위칭을 위해 문턱 전압을 보상하는 레벨 시프터들(13, 14)을 더 포함할 수 있다.

또한 능동형 정류기(72)는 교류 입력(AC)의 교변 시점을 검출하는 비교기(161, 162)의 지연 시간을 보상하여 제1 및 제2 스위치들(151, 152)을 스위칭하고, 교류 입력(AC)의 교변 시점을 검출하는 비교기(163, 164) 및 레벨 시프터(13, 14)의 지연 시간을 보상하여 제3 및 제4 스위치들(153, 154)을 스위칭한다.

능동형 정류기(72)가 2단계 디지털 지연 고정 루프들을 통해 지연 시간을 보상하는 구체적인 실시예들은 도 4 내지 도 6에서 상세하게 예시된다.

한편, 능동형 정류기(72)는 제1 및 제2 레벨 시프터들(13, 14)이 교류 입력(AC)의 피크 전압 레벨보다 적어도 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨에서 동작할 수 있도록, 부스트 전압(VBOOST)을 생성하여 제1 및 제2 레벨 시프터들(13, 14)에 공급하는 전압 부스터(12)를 더 포함할 수 있다.

도 8은 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어 방법을 예시한 순서도이다.

도 8을 참조하면, 교류 입력(AC)의 전압이 음인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제1 및 제4 스위치들(151, 154)과, 교류 입력(AC)의 전압이 양인 구간에서 통전되어 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가하는 제2 및 제3 스위치들(152, 153)을 포함하고, 제3 및 제4 스위치들(153, 154)의 문턱 전압을 보상하는 레벨 시프터들(13, 14)을 더 포함하는 능동형 정류기(10)의 동기 제어 방법은 단계(S81)에서 시작한다.

단계(S81)에서, 교류 입력(AC)이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제1 비교기(161)에서 출력되는 제1 비교 신호(VCOM1)에 관하여 제1 비교기(161)에 의한 지연을 보상하여 제1 스위치 제어 신호(VG1)를 출력한다.

단계(S82)에서, 교류 입력(AC)이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제2 비교기(162)에서 출력되는 제2 비교 신호(VCOM2)에 관하여 제2 비교기(162)에 의한 지연을 보상하여 제2 스위치 제어 신호(VG2)를 출력한다.

단계(S83)에서, 교류 입력(AC)이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제3 비교기(163)에서 출력되는 제3 비교 신호(VCOM3)에 관하여 제3 비교기(163) 및 레벨 시프터(13)에 의한 지연을 보상하여 제3 스위치 제어 신호(VG3)를 출력한다.

단계(S84)에서, 교류 입력(AC)이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제4 비교기(164)에서 출력되는 제4 비교 신호(VCOM4)에 관하여 제4 비교기(164) 및 레벨 시프터(14)에 의한 지연을 보상하여 제4 스위치 제어 신호(VG4)를 출력한다.

단계(S85)에서, 교류 입력(AC)의 전압이 음인 구간에서 제1 및 제4 스위치 제어 신호들을 이용하여 제1 및 제4 스위치들(151, 154)을 통전시키고 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가한다.

단계(S86)에서, 교류 입력(AC)의 전압이 양인 구간에서 제2 및 제3 스위치 제어 신호들을 이용하여 제2 및 제4 스위치들(152, 153)을 통전시키고 교류 입력(AC)의 전류를 정류 커패시터(CREG)에 인가한다.

위 단계들(S81 내지 S84)에서 지연 보상은 다음 도 9와 같이 수행될 수 있다.

도 9는 본 발명의 일 실시예에 따른 능동형 정류기의 동기 제어를 위한 지연 보상 방법을 예시한 순서도이다.

단계(S91)에서, 비교기(161)에서 출력된 비교 신호(VCOM)를 대략적 지연 시간만큼 지연한 대략적 지연 비교 신호(VCDL)를 생성한다.

단계(S92)에서, 대략적 지연 비교 신호(VCDL)를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택한다.

단계(S93)에서, 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제1 기준 지연 신호(VCPD)의 위상과 비교 신호(VCOM)의 위상이 동기화되도록 단계(S91)과 단계(S92)를 반복하여 대략적 지연 시간을 결정한다.

보상 지연 시간은 보상될 지연 시간으로서, 제1 및 제2 스위치 제어 신호들(VG1, VG2)의 경우에는 비교기들(161, 162)의 지연 시간이고 제3 및 제4 스위치 제어 신호들(VG3, VG4)의 경우에는 비교기들(163, 164) 및 레벨 시프터들(13, 14)의 각각의 지연 시간들의 합이다.

단계(S94)에서, 결정된 대략적 지연 시간으로 지연된 대략적 지연 비교 신호(VCDL)를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택한다.

단계(S95)에서, 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제2 기준 지연 신호(VFPD)의 위상이 비교 신호(VCOM)의 위상과 동기화되는 미세 지연 시간을 결정한다.

단계(S96)에서, 결정된 미세 지연 시간에 상응하는 후보 지연 신호를 스위치 제어 신호(VG)로서 출력한다.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.

10 능동형 정류기
11 공진 수신 코일
12 전압 부스터
13, 14 제1 및 제2 레벨 시프터
15 동기식 정류 회로부
151, 152, 153, 154 제1 내지 제4 스위치들
16 동기 제어부
161, 162, 163, 164 제1 내지 제4 비교기들
165, 166, 167, 168 디지털 지연 고정 루프들
17 전압 리미터
40 2 단계 디지털 지연 고정 루프
41 대략적 지연 라인
42 미세 지연 라인
421 지연 셀
43 위상 선택부
44 복제 지연 라인
45 대략적 위상 검출부
46 업다운 카운터
47 미세 위상 검출부
48 시프트 레지스터
70 무선 전력 수신 장치
71 공진 수신 코일
72 능동형 정류기
73 저손실 레귤레이터

Claims

교류 입력의 전압이 음인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들;
상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들;
상기 제3 스위치 또는 제4 스위치의 스위칭을 위해 문턱 전압을 각각 보상하는 제1 레벨 시프터 또는 제2 레벨 시프터; 및
상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 상기 제1 및 제2 스위치들을 스위칭하고, 상기 교류 입력의 교변 시점을 검출하는 비교기 및 상기 제1 또는 제2 레벨 시프터들의 지연 시간을 보상하여 상기 제3 및 제4 스위치들을 스위칭하는 동기 제어부를 포함하는 것을 특징으로 하는 능동형 정류기.
청구항 1에 있어서, 상기 제1 내지 제4 스위치들은 N 채널 필드 효과 트랜지스터들로 구현되는 것을 특징으로 하는 능동형 정류기.
삭제
청구항 1에 있어서, 상기 제1 및 제2 레벨 시프터들이 상기 교류 입력의 피크 전압 레벨보다 적어도 반도체 소자의 문턱 전압 크기만큼 더 높은 전압 레벨에서 동작할 수 있도록, 부스트 전압을 생성하여 상기 제1 및 제2 레벨 시프터들에 각각 공급하는 전압 부스터를 더 포함하는 것을 특징으로 하는 능동형 정류기.
삭제
청구항 1에 있어서, 상기 동기 제어부는
상기 교류 입력의 교변 시점을 검출하는 비교기에서 출력되는 비교 신호를 지연시켜 지연 비교 신호를 생성하고,
상기 지연 비교 신호를 상기 비교기의 지연 시간 또는 상기 비교기 및 레벨 시프터의 지연 시간과 동일한 보상 지연 시간을 가지는 복제 지연 라인에 통과시켜 기준 지연 신호를 생성하며,
상기 기준 지연 신호를 상기 비교 신호에 동기화시켜 얻은 지연 비교 신호에 기초하여 상기 제1 내지 제4 스위치들을 스위칭할 제1 내지 제4 스위치 제어 신호들을 생성하는 디지털 지연 고정 루프를 포함하는 것을 특징으로 하는 능동형 정류기.
청구항 6에 있어서, 상기 동기 제어부는
상기 비교기에서 출력된 비교 신호를 대략적 지연 시간만큼 지연한 대략적 지연 비교 신호를 생성하고, 상기 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하며,
선택된 후보 지연 신호를 상기 보상 지연 시간만큼 더 지연시킨 제1 기준 지연 신호의 위상과 상기 비교 신호의 위상이 동기화되도록 상기 대략적 지연 시간을 결정하고,
상기 결정된 대략적 지연 시간으로 지연된 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하며,
상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제2 기준 지연 신호의 위상이 상기 비교 신호의 위상과 동기화되는 미세 지연 시간을 결정하고, 결정된 미세 지연 시간에 상응하는 후보 지연 신호를 스위치 제어 신호로서 출력하도록 동작하는 것을 특징으로 하는 능동형 정류기.
청구항 6에 있어서, 상기 디지털 지연 고정 루프는,
대략적 지연 제어 신호에 따라 각각 지연 시간이 결정되는 복수의 직렬 연결된 지연 셀들을 포함하고, 상기 비교 신호를 복수의 지연 셀들에 통과시켜 대략적 지연 비교 신호를 출력하는 대략적 지연 라인;
상기 대략적 지연 비교 신호를 직렬 연결된 복수의 지연 셀들에 통과시키면서, 위상이 조금씩 지연되는 복수의 후보 지연 신호들을 각 지연 셀마다 하나씩 출력하는 미세 지연 라인;
미세 지연 제어 신호에 따라 상기 복수의 후보 지연 신호들 중 하나를 선택하는 위상 선택부;
선택된 후보 지연 신호를 보상 지연 시간만큼 지연하는 복제 지연 라인;
상기 비교 신호와, 선택된 후보 지연 신호가 상기 복제 지연 라인을 거친 제1 기준 지연 신호의 위상을 동기화하고 대략적 지연 완료 신호를 출력하는 대략적 위상 검출부;
대략적 지연 완료 신호에 따라, 상기 비교 신호와, 선택된 후보 지연 신호가 상기 복제 지연 라인을 거친 제2 기준 지연 신호의 위상을 동기화하는 미세 위상 검출부; 및
상기 비교 신호와 상기 제2 기준 지연 신호의 위상 비교에 따라 상기 미세 지연 제어 신호를 생성하여 상기 위상 선택부에 출력하는 시프트 레지스터를 포함하는 것을 특징으로 하는 능동형 정류기.
무선 신호를 수신하여 교류 입력 파형을 생성하는 공진 수신 코일;
상기 교류 입력의 전압이 음인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하고, 상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 제1 내지 제4 스위치들을 스위칭하는 능동형 정류기; 및
상기 정류 커패시터에 충전된 전압으로서 직류 전압을 생성하는 저손실 레귤레이터를 포함하고,
상기 능동형 정류기는,
상기 제3 스위치 또는 제4 스위치의 스위칭을 위해 문턱 전압을 각각 보상하는 제1 레벨 시프터 또는 제2 레벨 시프터; 및
상기 교류 입력의 교변 시점을 검출하는 비교기의 지연 시간을 보상하여 상기 제1 및 제2 스위치들을 스위칭하고, 상기 교류 입력의 교변 시점을 검출하는 비교기 및 상기 제1 또는 제2 레벨 시프터들의 지연 시간을 보상하여 상기 제3 및 제4 스위치들을 스위칭하는 동기 제어부를 포함하는 것을 특징으로 하는 무선 전력 수신 장치.
교류 입력의 전압이 음인 구간에서 통전되어 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 교류 입력의 전압이 양인 구간에서 통전되어 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하는 능동형 정류기의 동기 제어를 위한 지연 보상 방법은,
상기 교류 입력의 교변 시점을 감지하는 비교기에서 출력된 비교 신호를 대략적 지연 시간만큼 지연한 대략적 지연 비교 신호를 생성하는 단계;
상기 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하는 단계;
상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제1 기준 지연 신호의 위상과 상기 비교 신호의 위상이 동기화되도록 대략적 지연 시간을 결정하는 단계;
결정된 대략적 지연 시간으로 지연된 대략적 지연 비교 신호를 서로 다른 미세 지연 시간으로 미세 지연한 후보 지연 신호들 중에 한 후보 지연 신호를 선택하는 단계;
상기 선택된 후보 지연 신호를 보상 지연 시간만큼 더 지연시킨 제2 기준 지연 신호의 위상이 비교 신호의 위상과 동기화되는 미세 지연 시간을 결정하는 단계; 및
결정된 미세 지연 시간에 상응하는 후보 지연 신호를 스위치 제어 신호로서 출력하는 단계를 포함하는 능동형 정류기의 동기 제어를 위한 지연 보상 방법.
청구항 10에 있어서, 상기 능동형 정류기는 상기 3 및 제4 스위치들의 문턱 전압을 보상하는 레벨 시프터들을 더 포함하고,
상기 보상 지연 시간은 상기 제1 및 제2 스위치 제어 신호들의 경우에는 비교기의 지연 시간이고 상기 제3 및 제4 스위치 제어 신호들의 경우에는 비교기 및 레벨 시프터의 각각의 지연 시간들의 합인 것을 특징으로 하는 능동형 정류기의 동기 제어를 위한 지연 보상 방법.
교류 입력의 전압이 음인 구간에서 통전되어 상기 교류 입력의 전류를 정류 커패시터에 인가하는 제1 및 제4 스위치들과, 상기 교류 입력의 전압이 양인 구간에서 통전되어 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 제2 및 제3 스위치들을 포함하고, 제3 및 제4 스위치들의 문턱 전압을 보상하는 레벨 시프터들을 더 포함하는 능동형 정류기의 동기 제어 방법으로서,
상기 교류 입력이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제1 비교기에서 출력되는 제1 비교 신호에 관하여, 상기 제1 비교기에 의한 지연을 보상하여 제1 스위치 제어 신호를 출력하는 단계;
상기 교류 입력이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제2 비교기에서 출력되는 제2 비교 신호에 관하여, 상기 제2 비교기에 의한 지연을 보상하여 제2 스위치 제어 신호를 출력하는 단계;
상기 교류 입력이 음에서 양으로 변할 때에 활성화되고 양에서 음으로 변할 때에 비활성화되도록 제3 비교기에서 출력되는 제3 비교 신호에 관하여, 상기 제3 비교기 및 상기 레벨 시프터에 의한 지연을 보상하여 제3 스위치 제어 신호를 출력하는 단계;
상기 교류 입력이 양에서 음으로 변할 때에 활성화되고 음에서 양으로 변할 때에 비활성화되도록 제4 비교기에서 출력되는 제4 비교 신호에 관하여 상기 제4 비교기 및 상기 레벨 시프터에 의한 지연을 보상하여 제4 스위치 제어 신호를 출력하는 단계;
상기 교류 입력의 전압이 음인 구간에서 상기 제1 및 제4 스위치 제어 신호들을 이용하여 상기 제1 및 제4 스위치들을 통전시키고 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 단계; 및
상기 교류 입력의 전압이 양인 구간에서 상기 제2 및 제3 스위치 제어 신호들을 이용하여 상기 제2 및 제4 스위치들을 통전시키고 상기 교류 입력의 전류를 상기 정류 커패시터에 인가하는 단계를 포함하는 능동형 정류기의 동기 제어 방법.