CN108206639B - 整流电路 - Google Patents

整流电路 Download PDF

Info

Publication number
CN108206639B
CN108206639B CN201710536043.5A CN201710536043A CN108206639B CN 108206639 B CN108206639 B CN 108206639B CN 201710536043 A CN201710536043 A CN 201710536043A CN 108206639 B CN108206639 B CN 108206639B
Authority
CN
China
Prior art keywords
sensing
signal
voltage
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710536043.5A
Other languages
English (en)
Other versions
CN108206639A (zh
Inventor
金海峰
金奎镐
刘態映
郑椿植
李柱炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN108206639A publication Critical patent/CN108206639A/zh
Application granted granted Critical
Publication of CN108206639B publication Critical patent/CN108206639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Rectifiers (AREA)

Abstract

公开了使用集成电路实现的整流电路。按照由比较器的偏移电压导致的延迟时间，整流电路可控制构成整流单元的开关的导通/断开时间，从而减少电流通路切换时可能发生的功率损耗。

Description

整流电路
技术领域
本公开涉及整流电路，更具体地，涉及使用集成电路实现的用于供电的整流电路。
背景技术
整流电路是指将AC电压整流为输入电压并输出经过整流的电压的电路。通常，整流电路以包括桥二极管。在这种情况下，整流电路具有两个输入端和两个输出端，并且在输入端和输出端之间分别包括二极管。AC电压施加至两个输入端，以及经过整流的电压施加至两个输出端。
经过整流的电压可指示通过整流AC电压而获得的各种类型的输出电压。理想地，经过整流的电压可被理解为DC电压。
当经过整流的电压以几百伏或几十伏输出时，整流电路中的每个二极管的功耗对整体功率效率没有影响。然而，当经过整流的电压以几伏输出时，整流电路中的每个二极管的功耗对整体功率效率具有显著的影响。
为了在当经过整流的电压以低电平输出时提高功率效率，整流电路可由MOS晶体管构成，并且使用集成电路实现。
当整流电路使用集成电路实现时，整流电路可分为无源整流电路和有源或同步整流电路，其中，无源整流电路包括一个或多个二极管，有源或同步整流电路包括用作开关的四个MOSFET和用于控制开关的驱动单元。
在它们之间，有源或同步整流电路可包括用于决定开关的控制时间的比较器和用于响应于比较器的输出来控制开关的驱动电路。
比较器可配置成输出与施加至其正输入端和负输入端的信号之间的差值相对应的比较信号，以及驱动电路可配置成根据比较信号执行控制操作。
在这种情况下，在比较器的正输入端与负输入端之间形成偏移电压，并且导致延迟。因此，由于比较器的偏移电压和由偏移电压导致的延迟，整流电路难以在准确的时间导通/断开开关。此外，功率损耗与导通/断开延迟期间的时间一样多。
因此，使用集成电路实现的有源或同步整流电路由于上述功率损耗而具有低功率效率。
发明内容
各种实施方式涉及使用开关的集成电路实现的整流电路。
此外，各种实施方式涉及能够切换用于整流的电流通路，并且按照比较器的偏移电压和延迟来控制电流通路的开关的导通/断开时间从而降低功率损耗的整流电路。
此外，各种实施方式涉及能够预先为输入电压和输出电压改变感测环境，并且控制用于切换电流通路的开关的导通/断开时间从而降低功率损耗的整流电路。
此外，各种实施方式涉及能够响应于作为输入电压的AC电压的频率变化来控制用于形成电流通路的开关的导通/断开时间从而降低功率损耗的整流电路。
此外，各种实施方式涉及能够通过感测AC电压和经过整流的电压的电平以及感测AC电压的频率来控制用于形成电流通路的开关的导通/断开时间从而降低功率损耗的整流电路。
在实施方式中，整流电路可包括：整流单元，配置成通过交替地形成第一电流通路和第二电流通路而将AC电压改变为经过整流的电压；以及驱动单元，配置成通过在第一感测环境中将用于AC电压的输入感测信号与用于经过整流的电压的输出感测信号进行比较来控制第一电流通路和第二电流通路的导通，并且在从导通时间经过预设的延迟时间之后，通过在第二感测环境中将用于AC电压的输入感测信号与用于经过整流的电压的输出感测信号进行比较来控制第一电流通路和第二电流通路的断开。
在另一实施方式中，整流电路可包括：整流单元，配置成通过交替地形成第一电流通路和第二电流通路而将AC电压改变为经过整流的电压；以及驱动单元，配置成使用通过感测AC电压的频率而获得的频率感测信号来控制第一电流通路和第二电流通路的导通/断开。
在另一实施方式中，整流电路可包括：整流单元，配置成通过交替地形成第一电流通路和第二电流通路而将AC电压改变为经过整流的电压；以及驱动单元，配置成通过在第一感测环境中将用于AC电压的输入感测信号和用于经过整流的电压的输出感测信号进行比较来控制第一电流通路和第二电流通路的导通，使用通过感测经过整流的电压的频率获得的频率感测信号来决定延迟时间，在从导通时间经过延迟时间之后通过在第二感测环境中将用于AC电压的输入感测信号与用于经过整流的电压的输出感测信号进行比较来控制第一电流通路和第二电流通路的断开，在从导通时间经过延迟时间后的时间点将第一感测环境改变为第二感测环境，以及在第一感测环境改变为第二感测环境之后再经过延迟时间后的时间点将第二感测环境改变为第一感测环境。
根据本发明的实施方式，能够依据使用开关的经过整流的电压的变化而执行整流操作的整流电路可使用集成电路实现。
按照比较器的偏移电压和延迟，整流电路可控制电流通路的开关的导通/断开时间，从而提高功率效率并减少在电流通路被切换以进行整流时可能发生的功率损耗。
整流电路可预先为输入电压和输出电压改变感测环境，并且控制用于切换电流通路的开关的导通/断开时间，从而减少电流通路被切换以进行整流时可能发生的功率损耗。
响应于作为输入电压的AC电压的频率变化，整流电路可控制用于形成电流通路的开关的导通/断开时间，从而减少电流通路切换时可能发生的功率损耗。
整流电路可通过感测AC电压和经过整流的电压的电平以及感测AC电压的频率来控制用于形成电流通路的开关的导通/断开时间，从而减少电流通路切换时可能发生的功率损耗。
附图说明
图1是示出根据本发明的实施方式的整流电路的电路图；
图2是用于描述图1的整流电路的操作的波形图；
图3是示出根据本发明的另一实施方式的整流电路的电路图；
图4是用于描述图3的整流电路的操作的波形图；
图5是示出根据本发明的又一实施方式的整流电路的电路图；以及
图6是用于描述图5的整流电路的操作的波形图。
具体实施方式
以下，将参照附图详细描述本发明的实施方式。本说明书和权利要求中使用的术语不限于典型的字典定义，而是必须被解释为与本发明的技术思想一致的含义和概念。
本说明书中描述的实施方式和附图中所示的配置是本发明的优选实施方式，并不代表本发明的整个技术思想。因此，可以在本申请提交的时间点提供能够替代实施方式和配置的各种等同物和修改。
本发明的各种实施方式公开了包括驱动单元和使用MOS晶体管实现的四个开关的整流电路。整流电路配置成补偿偏移电压和由偏移电压引起的延迟，偏移电压在驱动单元中包括的比较器的正输入端和负输入端之间形成。
根据本发明的实施方式的整流电路可配置为如图1所示。参照图1，整流电路可包括整流单元和驱动单元100。
整流单元交替地形成第一和第二电流通路以将AC电压转换为经过整流的电压，并且包括四个开关SW1至SW4，两个输入端和两个输出端。四个开关SW1至SW4可由MOS晶体管构成，或理想地，由NMOS晶体管构成，并且整流单元使用集成电路实现。
将AC电压作为输入电压施加至两个输入端。AC电压可包括具有180度相位差的第一AC电压AC1和第二AC电压AC2，第一AC电压AC1施加至第一输入端，以及第二AC电压AC2施加至第二输入端。在本说明书中，第一AC电压AC1和第二AC电压AC2统称为AC电压AC。
经过整流的电压RECT被作为输出电压施加至两个输出端。
经过整流的电压RECT可以理解为通过对第一AC电压AC1和第二AC电压AC2进行整流和平滑获得的预定电平的DC电压。
在四个开关SW1至SW4中，开关SW1和SW2并联连接至第一AC电压AC1的第一输入端，以及开关SW3和SW4并联连接至第二AC电压AC2的第二输入端。
此外，在四个开关SW1至SW4中，开关SW1和SW3连接至经过整流的电压RECT的第一输出端，以及开关SW2和SW4连接至与经过整流的电压RECT的第二输出端。第二输出端可被理解为接地端。
当开关SW1和SW4导通时，整流单元形成第一电流通路，并且当开关SW2和SW3导通时形成第二电流通路。当形成第一电流通路时，开关SW2和SW3断开，并且当形成第二电流通路时，开关SW1和SW4断开。
根据上述配置，整流单元交替地形成第一电流通路和第二电流通路，从而将AC电压AC转换为经过整流的电压RECT。此时，可通过开关SW1和SW4的导通来形成第一电流通路，并且可通过开关SW2和SW3的导通来形成第二电流通路。
整流单元的经过整流的电压RECT可由电容器C平滑并作为DC电压输出。
图1的驱动单元100通过在第一感测环境中将用于AC电压AC的输入感测信号AC1_SEN和AC2_SEN与用于经过整流的电压RECT的输出感测信号RECT_SEN1和RECT_SEN2进行比较来控制第一电流通路和第二电流通路的导通，并且在从导通时间经过预设的延迟时间t-延迟之后，通过在第二感测环境中将用于AC电压AC的输入感测信号AC1_SEN和AC2_SEN与用于经过整流的电压RECT的输出感测信号RECT_SEN1和RECT_SEN2进行比较来控制整流单元的第一电流通路和第二电流通路的断开。
第一感测环境配置成将输出感测信号RECT_SEN1和RECT_SEN2改变为低于与经过整流的电压RECT相对应的第一电平的第二电平，并且第二感测环境配置长将输出感测信号RECT_SEN1和RECT_SEN2从第二电平改变为第一电平，并且将输入感测信号AC1_SEN和AC2_SEN改变为第二电平或以下的电平。
第一电平和第二电平可设置成具有差值，该差值等于或大于在将输出感测信号RECT_SEN1和RECT_SEN2与输入感测信号AC1_SEN和AC2_SEN进行比较的比较器14和24的正输入端(+)和负输入端(-)之间形成的偏移电压。驱动单元100在从导通时间开始经过延迟时间t-延迟后的时间点将第一感测环境改变为第二感测环境，并且在从第一感测环境改变到第二感测环境的时间点开始再经过延迟时间t-延迟后的时间点将第二感测环境改变为第一感测环境。
驱动单元100包括用于控制操作的输出感测单元、输入感测单元、比较单元和控制单元30。
输入感测单元包括输入感测电路12和输入感测电路22，其中，输入感测电路12用于感测第一输入端的第一AC电压AC1，输入感测电路22用于感测第二输入端的第二AC电压AC2。
输入感测电路12依据第一和第二感测环境不同地感测第一AC电压AC1，并根据控制单元30的感测控制信号AC1_SW提供输入感测信号AC1_SEN。
即，输入感测电路12在第一感测环境中提供与第一AC电压AC1的电流电平相对应的输入感测信号AC1_SEN。此外，输入感测电路12在第二感测环境中将输入感测信号AC1_SEN改变为第二电平或以下的电平，并且提供改变的输入感测信号AC1_SEN，第二电平低于与经过整流的电压RECT相对应的第一电平。
输入感测电路22依据第一和第二感测环境不同地感测第二AC电压AC2，并根据控制单元30的感测控制信号AC2_SW提供输入感测信号AC2_SEN。
即，输入感测电路22在第一感测环境中提供与第二AC电压AC2的电流电平相对应的输入感测信号AC2_SEN。此外，输入感测电路22在第二感测环境中将输入感测信号AC2_SEN改变为第二电平或以下的电平，并且提供改变的输入感测信号AC2_SEN，第二电平低于与经过整流的电压RECT相对应的第一电平。
输入感测电路12和22可依据感测环境的改变输出具有与经过整流的电压RECT相对应的第一电平的输入感测信号AC1_SEN和AC2_SEN，或输出具有低于第一电平的第二电平的输入感测信号AC1_SEN和AC2_SEN。为了该操作，输入感测电路12和22可包括第一电平和第二电平电压源，或包括能够使用AC电压AC1和AC2以及经过整流的电压RECT中的一个或多个生成在第一电平和第二电平的电压的电路。
输出感测单元包括输出感测电路10和输出感测电路20，其中，输出感测电路10用于感测与第一输入端的第一AC电压AC1相对应的经过整流的电压RECT，输出感测电路20用于感测与第二输入端的第二AC电压AC2相对应的经过整流的电压RECT。
根据控制单元30的感测控制信号AC1_SW，输出感测电路10在第一感测环境中将输出感测信号RECT_SEN1改变为低于与经过整流的电压RECT相对应的第一电平的第二电平，并且提供改变的输出感测信号RECT_SEN1。此外，输出感测电路10在第二感测环境中将输出感测信号RECT_SEN1从第二电平改变为第一电平，并且提供改变的输出感测信号RECT_SEN1。
根据控制单元30的感测控制信号AC2_SW，输出感测电路20在第一感测环境中将输出感测信号RECT_SEN2改变为低于与经过整流的电压RECT相对应的第一电平的第二电平，并且提供改变的输出感测信号RECT_SEN2。此外，输出感测电路20在第二感测环境中将输出感测信号RECT_SEN2从第二电平改变为第一电平，并且提供改变的输出感测信号RECT_SEN2。
输出感测电路10和20可依据感测环境的改变输出具有与经过整流的电压RECT相对应的第一电平的输出感测信号RECT_SEN1和RECT_SEN2，或输出具有低于第一电平的第二电平的输出感测信号RECT_SEN1和RECT_SEN2。为了该操作，输出感测电路10和20可包括第一电平和第二电平电压源，或包括能够使用AC电压AC1和AC2以及经过整流的电压RECT中的一个或多个生成在第一电平和第二电平的电压的电路。
可以以使得AC电压AC1和AC2从第二电平上升到第一电平所需的时间等于比较器14和24的偏移电压导致的延迟时间的方式来设置第一电平和第二电平之间的电压差。
比较单元包括比较器14和比较器24。比较器14配置成通过其负输入端(-)接收输出感测电路10的输出感测信号RECT_SEN1，并且通过其正输入端(+)接收输入感测电路12的输入感测信号AC1_SEN。比较器24配置长通过其负输入端(-)接收输出感测电路20的输出感测信号RECT_SEN2，并通过其正输入端(+)接收输入感测电路22的输入感测信号AC2_SEN。
比较器14将输出感测电路10的输出感测信号RECT_SEN1与输入感测电路12的输入感测信号AC1_SEN进行比较，并且将比较结果提供为为比较信号CP1。
比较器24将输出感测电路20的输出感测信号RECT_SEN2与输入感测电路22的输入感测信号AC2_SEN进行比较，并且将比较结果提供为比较信号CP2。
当输入感测信号AC1_SEN在第一感测环境中变得高于具有第二电平的输出感测信号RECT_SEN1时，比较器14在经过偏移电压导致的延迟时间之后输出高电平比较信号CP1。
在第二感测环境中，输入感测信号AC1_SEN改变为第二电平或以下的电平，并且输出感测信号RECT_SEN1改变为第一电平。比较器14比较输入感测信号AC1_SEN和电平被第二感测环境改变的输出感测信号RECT_SEN1，并且在经过由偏移电压导致的延迟时间之后输出比较信号CP1。此时，由于输入感测信号AC1_SEN低于输出感测信号RECT_SEN1，所以比较信号CP1以低电平输出。
此外，当输入感测信号AC2_SEN在第一感测环境中变得高于在具有第二电平的输出感测信号RECT_SEN2时，比较器24在经过偏移电压导致的延迟时间之后输出高电平比较信号CP2。
在第二感测环境中，输入感测信号AC2_SEN改变为第二电平或以下的电平，输出感测信号RECT_SEN2改变为第一电平。比较器24比较输入感测信号AC2_SEN和电平被第二感测环境改变的输出感测信号RECT_SEN2，并且在经过由偏移电压导致的延迟时间之后输出比较信号CP2。此时，由于输入感测信号AC2_SEN低于输出感测信号RECT_SEN2，所以比较信号CP2以低电平输出。
比较器14和比较器24中的每个在正输入端和负输入端之间形成有偏移电压，从而在由偏移电压导致的延迟时间之后输出输入感测信号与输出感测信号之间的比较结果。
在本实施方式中，控制单元30配置成在早于由比较器14和24导致的延迟时间的时间点将输出感测电路10和20以及输入感测电路12和22控制在第一感测环境和第二感测环境。
更具体地，比较器14和比较器24在早于由偏移电压导致的延迟时间的时间点确定第一AC电压AC1和第二AC电压AC2是否高于具有第二电平的输出感测信号RECT_SEN1和RECT_SEN2，并且在由偏移电压导致的延迟时间之后将比较信号CP1和CP2输出至控制单元30。因此，比较信号CP1和CP2被输出至控制单元30的时间点可与第一AC电压AC1和第二AC电压AC2达到第一电平或经过整流的电压RECT的电平的时间点一致。因此，控制单元30可第一AC电压AC1和第二AC电压AC2达到经过整流的电压RECT的电平的时间点控制开关SW1和SW4导通第一电流通路，以及控制开关SW2和SW3导通第二电流通路。
控制单元30可在从第一和第二电流通路导通的时间点开始经过预设的延迟时间t-延迟之后控制输入感测电路12和22以及输出感测电路10和20，以将第一感测环境改变为第二感测环境。此时，延迟时间t-延迟可基于第一AC电压AC1和第二AC电压AC2开始下降到低于第一电平的时间点而在早于由比较器14和比较器24的偏移电压导致的延迟时间的时间点结束。
响应于比较信号CP1和CP2指示第二感测环境中的输入感测信号AC1_SEN和AC2_SEN低于输出感测信号RECT_SEN1和RECT_SEN2，控制单元30控制第一和第二电流通路的断开。
此外，在从整流电路进入第二感测环境的时间点开始经过预设的延迟时间t-延迟之后，控制单元30将第二感测环境改变为第一感测环境。
为了该操作，控制单元30配置成接收比较信号CP1和CP2，向开关SW1和SW2提供开关控制信号AC1_HS、AC2_HS、AC1_LS和AC2_LS，并且分别向输出感测电路10和20以及输入感测电路12和22提供感测控制信号AC1_SW和AC2_SW。
控制单元30包括配置为设置延迟时间t-延迟的延迟单元32。延迟单元32可包括计算器或延迟电路。
延迟单元32使用比较信号CP1和CP2执行计算操作，以便决定断开第一和第二电流通路的时间点。即，延迟单元32计算与比较信号CP1和CP2被激活的时间点同步的预设延迟时间t-延迟，并且提供控制单元30激活感测控制信号AC1_SW和AC2_SW所需的信息。
此外，为了决定将第二感测环境改变为第一感测环境的时间点，延迟单元32计算与感测控制信号AC1_SW和AC2_SW被激活的时间点同步的延迟时间t-延迟，并且提供控制单元30使感测控制信号AC1_SW和AC2_SW失效所需的信息。
控制单元30可不同地设置与第一比较电路110相对应的延迟时间和与第二比较电路120相对应的延迟时间。可根据第一输入端的第一AC电压AC1的相位与第二输入端的第二AC电压AC2的相位之间的差执行该设置。
在上述配置中，输出感测电路10、输入感测电路12和比较器14可表示为第一比较电路110，以及输出感测电路20、输入感测电路22和比较器24可表示为第二比较电路120。
即，根据本发明的实施方式的驱动单元100包括第一比较电路110和第二比较电路120。第一比较电路110包括输出感测电路10、输入感测电路12和比较器14，第一比较电路110与AC电压AC的第一输入端和经过整流的电压RECT的输出端相对应，以及第二比较电路120包括输出感测电路20、输入感测电路22和比较器24，第二比较电路120与AC电压AC的第二输入端和经过整流的电压RECT的输出端相对应。
根据上述配置，驱动单元100的控制单元30配置成在第一比较电路110和第二比较电路120中的每一个上执行控制进程。
在控制进程中，响应于比较信号CP1和CP2指示第一感测环境中的输入感测信号AC1_SEN和AC2_SEN高于输出感测信号RECT_SEN1和RECT_SEN2，驱动单元100控制第一和第二电流通路的导通，在从导通时间经过预设的延迟时间t-延迟之后，将第一感测环境改变为第二感测环境，并且响应于比较信号CP1和CP2指示第二感测环境中的输入感测信号AC1_SEN和AC2_SEN低于输出感测信号RECT_SEN1和RECT_SEN2，驱动单元100控制第一和第二电流通路的断开。
将参照图2描述根据图1的实施方式的整流电路的操作。
首先，将描述与第一输入端的第一AC电压AC1的变化相对应的整流电路的操作。
在初始模式中，输出感测电路10和输入感测电路12被由控制单元30提供的非激活感测控制信号AC1_SW设置为第一感测环境。在第一感测环境中，输出感测电路10向比较器14的负输入端(-)提供具有低于与经过整流的电压RECT相对应的第一电平的第二电平的输出感测信号RECT_SEN1，并且输入感测电路12提供与第一AC电压AC1的电流电平相对应的输入感测信号AC1_SEN。
当第一AC电压AC1从初始电平上升时，输入感测电路12提供随着第一AC电压AC1的变化而上升的输入感测信号AC1_SEN。此时，由于输入感测信号AC1_SEN低于输出感测信号RECT_SEN1，因此比较器14向控制单元30提供非激活或低电平的比较信号CP1。
根据本实施方式的整流电路消除由比较器14的偏移电压导致的延迟时间，并且通过在准确的时间导通开关SW1和SW4而形成第一电流通路。为了该操作，输出感测电路10设置成第一感测环境，并且提供具有低于与经过整流的电压RECT相对应的第一电平的第二电平的输出感测信号RECT_SEN1。因此，在第一AC电压AC1达到与经过整流的电压RECT相对应的第一电平之前，比较器14可感测第一AC电压AC1达到第二电平。
根据本实施方式的整流电路设置输出感测电路10的输出感测信号RECT_SEN1的第二电平，以使得比较信号CP1的输出被偏移电压延迟的延迟时间等于第一AC电压AC1从第二电平上升到第一电平所需的时间。
即，比较器14可在早于与其延迟时间相对应的时间前感测第一AC电压AC1的上升，并且在第一AC电压AC1上升到第一电平的时间点向控制单元30提供激活的比较信号CP1。
由比较器14的偏移电压导致的延迟时间由第一感测环境抵消。
根据上述配置，当第一AC电压AC1上升到第二电平或以上的电平时，比较器14在由偏移电压导致的延迟时间之后的、第一AC电压AC1达到第一电平的时间点向控制单元30提供激活的或高电平的比较信号CP1。
控制单元30在比较信号CP1被激活的时间点向开关SW1和SW4提供激活的开关控制信号AC1_HS和AC2_LS，并且开关SW1和SW4由开关控制信号AC1_HS和AC2_LS导通并形成第一电流通路。
第一AC电压AC1在与经过整流的电压RECT相对应的第一电平保持预定的时间，然后下降。
控制单元30使用延迟单元32计算从开关控制信号AC1_HS和AC2_LS被激活的时间点开始的预定延迟时间t-延迟，并且当延迟时间t-延迟的计算结束时，激活感测控制信号AC1_SW。
根据本实施方式的整流电路需要将延迟单元32的计算结束时间设置为在第一AC电压AC1开始下降到经过整流的电压RECT以下之前，以便消除由比较器14的偏移电压导致的延迟时间。
更具体地，为了通过在准确的时间断开开关SW1和SW4以阻挡第一电流通路，根据本实施方式的整流电路可将延迟单元32的计算结束时间设置为这样的时间点，该时间点比断开开关SW1和SW4的时间点早了比较器14的偏移电压的延迟时间。
当感测控制信号AC1_SW被激活时，输出感测电路10和输入感测电路12设置成第二感测环境。
根据第二感测环境，输出感测电路10将具有第二电平的输出感测信号RECT_SEN1改变为与经过整流的电压RECT相对应的第一电平，并且提供改变的输出感测信号。
输入感测电路12在第一感测环境改变为第二感测环境的时间点将输入感测信号强制性地改变为第二电平，输入感测信号在第一电流通路形成之后被保持第一电平的第一AC电压AC1保持在第一电平。即，输入感测电路12在第二感测环境中将高于第二电平的输入感测信号AC1_SEN钳位于第二电平。
断开开关SW1和SW4的时间点与第一AC电压AC1开始下降到经过整流的电压RECT以下的时间点相对应。
因此，输出感测电路10和输入感测电路12在延迟单元32对延迟时间t-延迟的计算结束时间设置为第二感测环境，计算结束时间早于第一AC电压AC1开始下降到经过整流的电压RECT以下的时间点。
即，在比第一AC电压AC1开始下降到经过整流的电压RECT以下的时间点较早的时间点，比较器14可感测第一AC电压AC1开始下降到经过整流的电压RECT以下。
根据本实施方式，比较器14预先改变由第二感测环境施加至比较器14的输入感测信号AC1_SEN和输出感测信号RECT_SEN1，以使得由偏移电压导致的延迟时间与延迟比较信号CP1的延迟时间相对应。
即，比较器14可在早于与其延迟时间相对应的时间前感测第一AC电压AC1下降到经过整流的电压RECT以下，并且在第一AC电压AC1下降到经过整流的电压RECT以下的时间点向控制单元30提供失效的比较信号CP1。
因此，由比较器14的偏移电压导致的延迟时间由第二感测环境抵消。
控制单元30在比较信号CP1失效的时间点向开关SW1和SW4提供失效的开关控制信号AC1_HS和AC2_LS，并且开关SW1和SW4由开关控制信号AC1_HS和AC2_LS断开并因此阻挡第一电流通路。
控制单元30使用延迟单元32重新计算从感测控制信号AC1_SW被激活的时间点开始的延迟时间t-延迟，并且在当延迟时间t-延迟的重新计算结束时使感测控制信号AC1_SW失效。
当感测控制信号AC1_SW失效时，输出感测电路10和输入感测电路12恢复到第一感测环境。
根据本实施方式的整流电路可按照由比较器14的偏移电压导致的延迟时间而将输出感测电路10和输入感测电路12预先改变为第一感测环境或第二感测环境，并且在准确的时间导通/断开用于形成第一电流通路的开关SW1和SW4。
与第二输入端的第二AC电压AC2的变化相对应的、根据本实施方式的整流电路的操作以和与第一输入端的第一AC电压AC1的变化对应的操作相同的方式执行。
即，输出感测电路20和输入感测电路22被由控制单元30提供的失效感测控制信号AC2_SW设置为第一感测环境。然后，当第二AC电压AC2从初始电平上升时，输入感测电路22提供随着第二AC电压AC2的变化而上升的输入感测信号AC2_SEN，并且因为输入感测信号AC2_SEN低于输出感测信号RECT_SEN2，比较器24向控制单元30提供失效的或低电平的比较信号CP2。
然后，比较器24可在第一感测环境中在第二AC电压AC2达到与经过整流的电压RECT相对应的第一电平之前，感测第二AC电压AC2达到第二电平，并且在第二AC电压AC2上升到第一电平的时间点向控制单元30提供激活的比较信号CP2。
即，由比较器24的偏移电压导致的延迟时间由第一感测环境抵消。
控制单元30在比较信号CP2被激活的时间点向开关SW2和SW3分别提供激活的开关控制信号AC1_LS和AC2_HS，并且开关SW2和SW3分别由开关控制信号AC1_LS和AC2_HS导通并形成第二电流通路。
第二AC电压AC2在与经过整流的电压RECT相对应的第一电平保持预定的时间，然后下降。
控制单元30使用延迟单元32计算从开关控制信号AC1_LS和AC2_HS被激活的时间点开始的预定延迟时间t-延迟，并且当延迟时间t-延迟的计算结束时，激活感测控制信号AC2_SW。
在本实施方式中，感测控制信号AC2_SW在延迟单元32的计算结束时间激活，该时间比断开开关SW2和SW3的时间点早了由比较器24的偏移电压导致的延迟时间，并且输出感测电路10和输入感测电路12设置为第二感测环境。
因此，比较器24可在第二感测环境中在早于与其延迟时间相对应的时间，感测第二AC电压AC2下降到经过整流的电压RECT以下，并且在第二AC电压AC2下降到经过整流的电压RECT以下的时间点向控制单元30提供失效的比较信号CP2。
因此，由比较器24的偏移电压导致的延迟时间由第二感测环境抵消。
控制单元30在比较信号失效的时间点向开关SW2和SW3提供失效的开关控制信号AC2_HS和AC1_LS，并且开关SW2和SW3由开关控制信号AC2_HS和AC1_LS断开并因此阻挡第二电流通路。
控制单元30使用延迟单元32重新计算从感测控制信号AC2_SW被激活的时间点开始的延迟时间t-延迟，并且在当延迟时间t-延迟的重新计算结束时使感测控制信号AC2_SW失效。
当感测控制信号AC2_SW失效时，输出感测电路20和输入感测电路22恢复到第一感测环境。
根据本实施方式的整流电路可按照由比较器24的偏移电压引起的延迟时间而将输出感测电路20和输入感测电路22预先改变为第一感测环境或第二感测环境，并且因此在准确的时间导通/断开用于形成第二电流通路的开关SW2和SW3。
图1和图2的整流电路可使用由MOS晶体管构成的开关根据经过整流的电压的变化来执行整流操作，并且可使用集成电路实现。
此外，整流电路可按照比较器的偏移电压和由偏移电压导致的延迟时间来控制电流通路的开关的导通/断开时间，从而减少当电流通路被切换以进行整流时可能发生的功率损耗。
此外，整流电路可预先改变感测环境，并且控制电流通路的开关的导通/断开时间，从而减少当电流通路被切换以进行整流时可能发生的功率损耗。
如参照图3和图4所描述的，根据本发明的实施方式的整流电路可配置成通过感测频率而在准确的时间导通/断开第一电流通路和第二电流通路。
AC电压的频率可改变。根据图3和图4中公开的实施方式的整流电路可在当第一和第二电流通路的切换被控制时排除用作为延迟元件的比较器，并且响应于频率的改变准确地控制第一AC电压AC1和第二AC电压AC2的切换。
为了该操作，驱动单元100配置长使用通过感测AC电压AC的频率而获得的频率感测信号来控制整流单元的第一和第二电流通路的导通/断开。
更具体地，驱动单元100包括频率感测单元和控制单元30。
频率感测单元包括频率感测电路40和频率感测电路42。频率感测电路40感测第一输入端的第一AC电压AC1的频率，并且提供频率感测信号AC1_freq，以及频率感测电路42感测第二输入端的第二AC电压AC2的频率，并且提供频率感测信号AC2_freq。
频率感测电路40和42可以以脉冲的形式提供频率感测信号AC1_freq和AC2_freq。响应于第一AC电压AC1和第二AC电压AC2的频率，频率感测电路40和42可确定第一AC电压AC1和第二AC电压AC2达到经过整流的电压RECT的时间点以及第一AC电压AC1和第二AC电压AC2下降到经过整流的电压RECT以下的时间点。因此，频率感测电路40和42可以通过使第一AC电压AC1和第二AC电压AC2达到经过整流的电压RECT的时间点与上升沿相匹配来生成脉冲式频率感测信号AC1_freq，以及通过使第一AC电压AC1和第二AC电压AC2下降到经过整流的电压RECT以下的时间点与下降沿相匹配来生成脉冲式频率感测信号AC2_freq。
由于可以以各种方式执行用于生成频率感测信号AC1_freq和AC2_freq的方法，所以在此省略其详细描述。
控制单元30接收频率感测信号AC1_freq和AC2_freq，并且向开关SW1至SW4提供开关控制信号AC1_HS、AC1_LS、AC2_HS和AC2_LS，该开关控制信号AC1_HS、AC1_LS、AC2_HS和AC2_LS具有与频率感测信号AC1_freq和AC2_freq相同的相位、脉冲宽度和周期。
控制单元30在当前周期的前一周期接收与第一AC电压AC1和第二AC电压AC2相对应的频率感测信号AC1_freq和AC2_freq，并且在下一个周期输出与第一AC电压AC1和第二AC电压AC2相对应的用于切换第一和第二电流通路的频率感测信号AC1_freq和AC2_freq。
在上述配置中，根据图3和图4的实施方式的整流电路可响应于AC电压的频率变化来控制形成电流通路的开关的导通时间和断开时间，从而减少电流通路切换时可能发生的功率损耗。
此外，如图5和图6所示，根据本发明的实施方式的整流电路可配置成通过预先改变感测环境来切换电流通路，以及通过感测AC电压的频率来控制改变感测环境的时间点。
在这种情况下，驱动单元100配置成通过将第一感测环境中用于AC电压AC的输入感测信号AC1_SEN和AC2_SEN与用于经过整流的电压RECT的输出感测信号RECT_SEN1和RECT_SEN2进行比较来控制第一和第二电流通路的导通，使用通过感测经过整流的电压RECT的频率而获得的频率感测信号来决定延迟时间AC1_Freq_D和AC2_Freq_D，在从导通时间经过延迟时间AC1_Freq_D和AC2_Freq_D之后通过将第二感测环境中用于AC电压AC的输入感测信号AC1_SEN和AC2_SEN与用于经过整流的电压RECT的输出感测信号RECT_SEN1和RECT_SEN2进行比较来控制第一和第二电流通路的断开，在从导通时间经过延迟时间AC1_Freq_D和AC2_Freq_D后的时间点将第一感测环境改变为第二感测环境，并且在从第一感测环境改变为第二感测环境的时间点再经过延迟时间AC1_Freq_D和AC2_Freq_d后的时间点将第二感测环境改变为第一感测环境。
更具体地，驱动单元100包括第一比较电路110、第二比较电路120和控制单元30。第一比较电路110包括输出感测电路10、输入感测电路12、比较器14和频率感测电路40，第一比较电路110u与AC电压AC的第一输入端和经过整流的电压RECT的输出端相对应，以及第二比较电路120包括输出感测电路20、输入感测电路22、比较器24和频率感测电路42，第二比较电路120与AC电压AC的第二输入端和经过整流的电压RECT的输出端相对应。控制单元30在第一比较电路110和第二比较电路120中的每一个上执行控制进程。
在上述配置中，输出感测电路10和20、输入感测电路12和22、比较器14和24以及频率感测电路40和42以与如参照图1和图3所述的相同方式配置并操作。因此，此处省略对其重复的描述。
在控制进程中，响应于比较信号CP1和CP2指示第一感测环境中的输入感测信号AC1_SEN和AC2_SEN高于输出感测信号RECT_SEN1和RECT_SEN2，控制单元30控制第一和第二电流通路的导通，使用频率感测信号AC1_freq和AC2_freq来决定延迟时间AC1_Freq_D和AC2_Freq_D，在从导通时间经过延迟时间AC1_Freq_D和AC2_Freq_D之后将第一感测环境改变为第二感测环境，响应于比较信号CP1和CP2指示第二感测环境中的输入感测信号AC1_SEN和AC2_SEN低于输出感测信号RECT_SEN1和RECT_SEN2q控制第一和第二电流通路的断开，并且在从第一感测环境改变为第二感测环境的时间点再经过延迟时间AC1_Freq_D和AC2_Freq_d后的时间点将第二感测环境改变为第一感测环境。
与图1的实施方式不同，控制单元30可以不包括延迟单元32，并且使用频率感测信号AC1_freq和AC2_freq来决定延迟时间AC1_Freq_D和AC2_Freq_D的配置和操作与图1的实施方式的配置和操作不同。然而，由于其它的配置和操作与图1的实施方式的配置和操作相同，因此本文中省略了对其重复的描述。
根据图5和图6的实施方式的整流电路可通过感测AC电压和经过整流的电压的电平以及感测AC电压的频率来控制形成电流通路的开关的导通/断开时间。因此，整流电路不仅可应对AC电压的频率变化，还可减少当电流通路被切换时可能发生的功率损耗。
虽然上面已经描述了各种实施方式，但是本领域技术人员将理解的是，所描述的实施方式仅作为示例。因此，本文所描述的公开内容不应基于所描述的实施方式而受到限制。

Claims (12)

1.整流电路，包括：
整流单元，配置成通过交替地形成第一电流通路和第二电流通路而将AC电压改变为经过整流的电压；以及
驱动单元，配置成通过在第一感测环境中将用于所述AC电压的输入感测信号与用于所述经过整流的电压的输出感测信号进行比较来控制所述第一电流通路和所述第二电流通路的导通，并且在从导通时间经过预设的延迟时间之后，通过在第二感测环境中将用于所述AC电压的所述输入感测信号与用于所述经过整流的电压的所述输出感测信号进行比较来控制所述第一电流通路和所述第二电流通路的断开，
其中，所述第一感测环境配置成将所述输出感测信号提供成低于与所述经过整流的电压相对应的第一电平的第二电平；以及，
所述第二感测环境配置成将所述输出感测信号从所述第二电平改变为所述第一电平，并且将所述输入感测信号改变为所述第二电平或以下的电平。
2.根据权利要求1所述的整流电路，其中，所述第一电平和所述第二电平设置成能够使得，所述AC电压从所述第二电平上升至所述第一电平所需的时间等于或大于用于比较所述输出感测信号和所述输入感测信号的比较器的偏移电压导致的延迟时间。
3.根据权利要求1所述的整流电路，其中，所述驱动单元在从所述导通时间经过所述延迟时间后的时间点将所述第一感测环境改变为所述第二感测环境，并且在所述第一感测环境改变为所述第二感测环境之后再经过所述延迟时间后的时间点将所述第二感测环境改变为所述第一感测环境。
4.根据权利要求1所述的整流电路，其中，所述整流单元包括：
第一开关和第二开关，并联连接至所述AC电压的第一输入端；以及
第三开关和第四开关，并联连接至所述AC电压的第二输入端，
其中，所述第一开关和所述第三开关连接至所述经过整流的电压的第一输出端，所述第二开关和所述第四开关连接至所述经过整流的电压的第二输出端，所述第一电流通路由所述第一开关和所述第四开关形成，所述第二电流通路由所述第二开关和所述第三开关形成，并且所述第一开关至所述第四开关使用MOS晶体管实现并且包括在集成电路中。
5.根据权利要求1所述的整流电路，其中，所述驱动单元包括：
输入感测单元，配置成依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压，并且提供所述输入感测信号；
输出感测单元，配置成依据所述第一感测环境和所述第二感测环境不同地感测所述经过整流的电压，并且提供所述输出感测信号；
比较单元，配置成比较所述输入感测信号和所述输出感测信号，并且提供比较信号；以及
控制单元，配置成响应于当所述比较信号指示在所述第一感测环境中所述输入感测信号高于所述输出感测信号时控制所述第一电流通路和所述第二电流通路的导通，在从所述导通时间经过所述预设的延迟时间之后将所述第一感测环境改变为所述第二感测环境，并且响应于当所述比较信号指示在所述第二感测环境中所述输入感测信号低于所述输出感测信号时控制所述第一电流通路和所述第二电流通路的断开。
6.根据权利要求1所述的整流电路，其中，所述驱动单元包括：
第一比较电路，与所述AC电压的第一输入端和所述经过整流的电压的输出端相对应，以及
所述第一比较电路包括：
第一输入感测电路和第一输出感测电路，配置成提供通过依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压和所述经过整流的电压而获得的第一输入感测信号和第一输出感测信号；以及
第一比较器，配置成比较所述第一输入感测信号和所述
第一输出感测信号；
第二比较电路，与所述AC电压的第二输入端和所述经过整流的电压的所述输出端相对应，以及
所述第二比较电路包括：
第二输入感测电路和第二输出感测电路，配置成提供通过依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压和所述经过整流的电压而获得的第二输入感测信号和第二输出感测信号；以及
第二比较器，配置成比较所述第二输入感测信号和所述第二输出感测信号；以及
控制单元，配置成当确定所述第一感测环境中的所述第一输入感测信号和所述第二输入感测信号高于所述第一输出感测信号和所述第二输出感测信号时控制所述第一电流通路和所述第二电流通路的导通，在从所述导通时间经过所述预设的延迟时间之后将所述第一感测环境改变为所述第二感测环境，并且当确定所述第二感测环境中的所述第一输入感测信号和所述第二输入感测信号低于所述第一输出感测信号和所述第二输出感测信号时控制所述第一电流通路和所述第二电流通路的断开。
7.根据权利要求6所述的整流电路，其中，所述控制单元不同地设置与所述第一比较电路和所述第二比较电路相对应的所述延迟时间。
8.整流电路，包括：
整流单元，配置成通过交替地形成第一电流通路和第二电流通路而将AC电压改变为经过整流的电压；以及
驱动单元，配置成通过在第一感测环境中将用于所述AC电压的输入感测信号与用于所述经过整流的电压的输出感测信号进行比较来控制所述第一电流通路和所述第二电流通路的导通，使用通过感测所述经过整流的电压的频率获得的频率感测信号来决定延迟时间，在从导通时间经过所述延迟时间之后通过在第二感测环境中将用于所述AC电压的所述输入感测信号与用于所述经过整流的电压的所述输出感测信号进行比较来控制所述第一电流通路和所述第二电流通路的断开，在从所述导通时间经过所述延迟时间后的时间点将所述第一感测环境改变为所述第二感测环境，并且在所述第一感测环境改变为所述第二感测环境之后再经过所述延迟时间后的时间点将所述第二感测环境改变为所述第一感测环境。
9.根据权利要求8所述的整流电路，其中，
所述第一感测环境配置成将所述输出感测信号提供成低于与所述经过整流的电压的第一电平相对应的第二电平，以及
所述第二感测环境配置成将所述输出感测信号从所述第二电平改变为所述第一电平，并且将所述输入感测信号改变为所述第二电平或以下的电平。
10.根据权利要求9所述的整流电路，其中，所述第一电平和所述第二电平设置成能够使得，所述AC电压从所述第二电平上升至所述第一电平所需的时间等于或大于用于比较所述输出感测信号和所述输入感测信号的比较器的偏移电压导致的延迟时间。
11.根据权利要求8所述的整流电路，其中，所述驱动单元包括：
输入感测单元，配置成依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压，并且提供所述输入感测信号；
输出感测单元，配置成依据所述第一感测环境和所述第二感测环境不同地感测所述经过整流的电压，并且提供所述输出感测信号；
比较单元，配置成比较所述输入感测信号和所述输出感测信号并且提供比较信号；
频率感测单元，配置成通过感测所述AC电压的所述频率提供频率感测信号；以及
控制单元，配置成响应于当所述比较信号指示所述第一感测环境中的所述输入感测信号高于所述输出感测信号时控制所述第一电流通路和所述第二电流通路的导通，使用所述频率感测信号决定延迟时间，在从所述导通时间经过所述延迟时间之后将所述第一感测环境改变为所述第二感测环境，响应于当所述比较信号指示所述第二感测环境中的所述输入感测信号低于所述输出感测信号时控制所述第一电流通路和所述第二电流通路的断开，并且在所述第一感测环境改变为所述第二感测环境之后再经过所述延迟时间后的时间点将所述第二感测环境改变为所述第一感测环境。
12.根据权利要求8所述的整流电路，其中，所述驱动单元包括：
第一比较电路，与所述AC电压的第一输入端和所述经过整流的电压的输出端相对应，以及
所述第一比较电路包括：
第一输入感测电路和第一输出感测电路，配置成提供通过依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压和所述经过整流的电压而获得的第一输入感测信号和第一输出感测信号；
第一比较器，配置成比较所述第一输入感测信号和所述第一输出感测信号；以及
第一频率感测电路，配置成感测所述AC电压的所述频率并且提供第一频率感测信号；
第二比较电路，与所述AC电压的第二输入端和所述经过整流的电压的所述输出端相对应，以及
所述第二比较电路包括：
第二输入感测电路和第二输出感测电路，配置成提供通过依据所述第一感测环境和所述第二感测环境不同地感测所述AC电压和所述经过整流的电压而获得的第二输入感测信号和第二输出感测信号；
第二比较器，配置成比较所述第二输入感测信号和所述第二输出感测信号；以及
第二频率感测电路，配置成感测所述AC电压的所述频率并且提供第二频率感测信号；以及
控制单元，配置成当确定所述第一感测环境中的所述第一输入感测信号和所述第二输入感测信号高于所述第一输出感测信号和所述第二输出感测信号时控制所述第一电流通路和所述第二电流通路的导通，使用所述频率感测信号决定延迟时间，在从所述导通时间经过所述延迟时间之后将所述第一感测环境改变为所述第二感测环境，当确定所述第二感测环境中的所述第一输入感测信号和所述第二输入感测信号低于所述第一输出感测信号和所述第二输出感测信号时控制所述第一电流通路和所述第二电流通路的断开，并且在所述第一感测环境改变为所述第二感测环境之后再经过所述延迟时间后的时间点将所述第二感测环境改变为所述第一感测环境。
CN201710536043.5A 2016-12-20 2017-07-04 整流电路 Active CN108206639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0174314 2016-12-20
KR1020160174314A KR102621927B1 (ko) 2016-12-20 2016-12-20 정류 회로

Publications (2)

Publication Number Publication Date
CN108206639A CN108206639A (zh) 2018-06-26
CN108206639B true CN108206639B (zh) 2021-10-01

Family

ID=62603667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710536043.5A Active CN108206639B (zh) 2016-12-20 2017-07-04 整流电路

Country Status (2)

Country Link
KR (1) KR102621927B1 (zh)
CN (1) CN108206639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245347A2 (ko) 2018-06-21 2019-12-26 재단법인 아산사회복지재단 신경퇴행성 질환 예방 또는 치료용 조성물
CN109980963B (zh) * 2019-04-22 2021-04-02 西北工业大学 一种逐次逼近控制的自适应延时补偿有源整流器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304202A (zh) * 1999-10-15 2001-07-18 精工爱普生株式会社 斩波电路、斩波电路控制方法、斩波式充电电路、电子器件和计时(timeke－eping)装置、
CN104426408A (zh) * 2013-09-05 2015-03-18 台达电子企业管理（上海）有限公司 变换电路以及应用于变换电路的变换电力的切换方法
CN105471286A (zh) * 2015-12-10 2016-04-06 无锡华润矽科微电子有限公司 同步整流电路、无线充电系统以及同步整流方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094081B1 (ko) * 2011-07-01 2011-12-15 주식회사 피엠디네트웍스 스마트 전력변환기를 이용한 스마트 전력관리시스템 및 그 전력관리방법
JP2013212033A (ja) * 2012-03-30 2013-10-10 Equos Research Co Ltd 電力伝送システム
KR101537896B1 (ko) * 2014-03-14 2015-07-20 성균관대학교산학협력단 역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304202A (zh) * 1999-10-15 2001-07-18 精工爱普生株式会社 斩波电路、斩波电路控制方法、斩波式充电电路、电子器件和计时(timeke－eping)装置、
CN104426408A (zh) * 2013-09-05 2015-03-18 台达电子企业管理（上海）有限公司 变换电路以及应用于变换电路的变换电力的切换方法
CN105471286A (zh) * 2015-12-10 2016-04-06 无锡华润矽科微电子有限公司 同步整流电路、无线充电系统以及同步整流方法

Also Published As

Publication number Publication date
KR20180071564A (ko) 2018-06-28
CN108206639A (zh) 2018-06-26
KR102621927B1 (ko) 2024-01-08

Similar Documents

Publication Publication Date Title
KR101537896B1 (ko) 역전류 누설을 줄일 수 있는 능동형 정류기 및 이를 이용한 무선 전력 수신 장치
CN107769567B (zh) 谐振转换器中的突发模式控制
US8148956B2 (en) Power factor correction circuit and method of driving the same
JP4862432B2 (ja) スイッチング電源装置
TWI626824B (zh) System and method with timing control for synchronous rectification controller
KR20170002325A (ko) 소프트 스타트 회로 및 이를 포함하는 벅 컨버터
JP4929856B2 (ja) スイッチング素子制御装置
JP6702010B2 (ja) スイッチング電源装置
KR20160070710A (ko) 변조 모드 제어 회로 및 이를 포함하는 스위치 제어 회로, 및 스위치 제어 회로를 포함하는 전력 공급 장치
US20170160756A1 (en) Dual-mode regulator circuit
US20220329171A1 (en) Systems and methods for controlling synchronous rectifiers in power converters with zero voltage switching
US9985549B2 (en) Control of a dead time in a DC-DC converter
KR20160134562A (ko) 과전류 보호 회로 및 이를 포함하는 역률 보상 회로
JP2009159721A (ja) スイッチング電源装置および二次側制御回路
CN108206639B (zh) 整流电路
US10715046B2 (en) Secondary side current mode control for a converter
CN109149941B (zh) 独立电源供应器及其控制方法
US10554118B2 (en) Power supply device
KR20130132169A (ko) 스위치 제어 장치, 이를 포함하는 전력 공급 장치, 및 그 구동 방법
US20110148505A1 (en) Solid-state alternating current (ac) switch
US20140292291A1 (en) Multiphase converting controller
US20160241144A1 (en) Switching power supply, method for controlling switching power supply, and power supply system
CN112152392B (zh) 交流发电机以及整流装置
JP2017212795A (ja) コンデンサ放電回路
KR101825142B1 (ko) 역누설전류를 방지하는 능동형 정류기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant