KR101531120B1 - 적층된 전력 컨버터를 갖는 반도체 디바이스 - Google Patents

적층된 전력 컨버터를 갖는 반도체 디바이스 Download PDF

Info

Publication number
KR101531120B1
KR101531120B1 KR1020137016475A KR20137016475A KR101531120B1 KR 101531120 B1 KR101531120 B1 KR 101531120B1 KR 1020137016475 A KR1020137016475 A KR 1020137016475A KR 20137016475 A KR20137016475 A KR 20137016475A KR 101531120 B1 KR101531120 B1 KR 101531120B1
Authority
KR
South Korea
Prior art keywords
die
bond
current
power converter
bond pad
Prior art date
Application number
KR1020137016475A
Other languages
English (en)
Other versions
KR20130088884A (ko
Inventor
버나드 제이 뉴
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20130088884A publication Critical patent/KR20130088884A/ko
Application granted granted Critical
Publication of KR101531120B1 publication Critical patent/KR101531120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92127—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

적층된 전력 컨버터(120)를 갖는 반도체 디바이스(100)가 기술된다. 일 실시예에서, 반도체 디바이스(100)는 솔더 범프 및 본드 패드(112)를 갖는 제 1 집적 회로(IC) 다이(104); 및 제 1 IC 다이(104)에 장착될 수 있는 제 2 IC 다이(106)를 포함하고, 제 2 IC 다이(106)는 활성면 및 활성면에 대향하는 후면, 그리고 후면 상에 배치된 솔더 범프를 갖고, 제 1 IC 다이(104)의 솔더 범프는 제 2 IC 다이(106)의 솔더 범프에 전기적 및 기계적으로 결합되어 범프 본드(126)를 형성한다.

Description

적층된 전력 컨버터를 갖는 반도체 디바이스{SEMICONDUCTOR DEVICE WITH STACKED POWER CONVERTER}
하나 이상의 실시예들은 반도체 디바이스에 관한 것으로, 보다 구체적으로 적층된 전력 컨버터를 갖는 반도체 디바이스에 관한 것이다.
집적 회로(integrated circuit; IC)는 점점 더 복잡해지고 있고, 이는 더욱 작은 다이 크기에 대한 동작 전류 및 더욱 많은 입출력(IO) 핀을 요구한다. 와이어 본딩된 IC 패키지에서, IO, 전류 및 다이 크기 요건의 균형을 유지하는 것이 어려워졌다. 특히, 작은 다이 크기는 IO를 위해 이용될 수 있는 본드 패드에 대해 더욱 작은 영역을 야기한다. 구현되는 기능과는 관계없이, 와이어 본딩된 IC의 최소 영역은 본드 패드의 주변부와 본드 패드의 최소 피치와 함께 예시되어야 하는 본드 패드의 수에 의해 결정된다는 것이 잘 공지되어 있다. 게다가, 본드 패드의 일부는 전원과 같은 "오버헤드"(즉, 사용자 정의된 IO를 위한 것이 아님)를 위해 이용되어야 한다. 더욱 낮은 전원 전압을 향한 실리콘 기술 기반의 경향으로, 공급 전류는 전력에 대한 증대하는 필요성보다 더욱 빠르게 상승해야 했다. 본드 와이어의 전류 전달 능력은 증가되지 않았으므로, 전원 본드 패드의 수는 상당히 상승되어, IO 이용을 위한 더욱 적은 본드 패드를 야기한다. 유사하게, 패키지 핀은 제한된 전류 전달 능력을 갖는다. 따라서, 더욱 높은 전원 전류는 또한 전원을 위해 따로 설정되어야 하는 패키지 핀의 수를 증가시켜, 그 결과 다른 목적을 위해 이용 가능한 핀의 수가 감소되었다. 그러므로, 설계자는 원하는 것보다 작은 수의 IO 핀, 증가된 다이 크기, 증가된 공급 전압, 및/또는 감소된 전력 소비를 갖는 와이어 본딩된 패키지에 IC를 구현하도록 강요된다.
따라서, 앞서 언급된 결함을 극복하는 집적 회로 패키지 장치를 위한 기술의 필요성이 존재한다.
일 실시예는 반도체 디바이스에 관한 것으로, 이 반도체 디바이스는 솔더 범프를 갖는 제 1 집적 회로(IC) 다이; 및 제 1 IC 다이에 장착될 수 있는 제 2 IC 다이를 포함할 수 있고, 제 2 IC 다이는 활성면 및 활성면에 대향하는 후면, 그리고 후면 상에 배치된 솔더 범프를 가질 수 있고, 제 1 IC 다이의 솔더 범프는 제 2 IC 다이의 솔더 범프에 전기적 및 기계적으로 결합되어 범프 본드를 형성할 수 있다.
이 실시예에서, 제 2 IC 다이는 활성면 상에 집적된 적어도 하나의 전력 컨버터 회로를 포함할 수 있고, 적어도 하나의 전력 컨버터 회로는 제 1 IC 다이에 전류를 제공하도록 구성될 수 있다. 제 1 IC 다이는 본드 패드를 포함할 수 있고, 제 1 IC 다이의 본드 패드는 와이어 본딩을 위해 구성될 수 있으며, 제 2 IC 다이는 와이어 본딩을 위해 구성된 활성면 상의 본드 패드를 포함할 수 있고, 적어도 하나의 전력 컨버터 회로는 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압에 응답하여 솔더 범프를 통해 제 1 IC 다이에 전류를 제공할 수 있다.
이 실시예에서, 반도체 디바이스는 제 1 IC 다이의 본드 패드를 기판에 전기적으로 결합시키는 제 1 와이어 본드; 및 제 2 IC 다이의 본드 패드를 기판에 전기적으로 결합시키는 제 2 와이어 본드를 더 포함할 수 있다. 제 2 IC 다이는 활성면과 후면 사이에 확장되는 다이 관통 비아(through-die via; TDV)를 더 포함할 수 있고, TDV는 적어도 하나의 전력 컨버터 회로를 제 2 IC 다이의 솔더 범프의 적어도 일부에 전기적으로 결합시킬 수 있다. 제 2 IC 다이는 활성면과 후면 사이에서 확장되는 다이 관통 비아(TDV) 및 후면 상에 형성된 인덕터를 더 포함할 수 있고, 인덕터는 TDV의 적어도 일부와 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합될 수 있다.
이 실시예에서, 제 1 IC 다이는 복수의 전압을 수신하도록 구성될 수 있고, 복수의 전압 중 적어도 하나의 전압은 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압일 수 있으며, 제 1 IC 다이의 본드 패드 중 어느 것도 복수의 전압 중 적어도 하나의 전압을 수신하도록 구성되지 않는다. 적어도 하나의 전력 컨버터는 DC-DC 컨버터 또는 선형 레귤레이터를 포함할 수 있다. 적어도 하나의 커패시터가 기판에 장착될 수 있고, 그 각각은 제 2 와이어 본드 중 적어도 하나의 와이어 본드에 전기적으로 결합될 수 있다. 적어도 하나의 커패시터가 기판에 장착될 수 있고, 그 각각은 제 1 와이어 본드 중 적어도 하나의 와이어 본드에 전기적으로 결합될 수 있다.
다른 실시예는 반도체 디바이스에 관한 것이다. 반도체 디바이스는 솔더 범프를 갖는 제 1 집적 회로(IC) 다이; 및 제 1 IC 다이에 장착된 제 2 IC 다이를 포함할 수 있고, 제 2 IC 다이는 활성면 및 활성면에 대향하는 후면을 가질 수 있고, 제 2 IC 다이는 와이어 본딩을 위해 구성된 활성면 상의 본드 패드를 포함할 수 있고, 솔더 범프는 활성면에 대향하는 후면 상에 배치될 수 있으며, 제 1 IC 다이의 솔더 범프는 제 2 IC 다이의 솔더 범프에 전기적 및 기계적으로 결합되어 범프 본드를 형성한다.
또 다른 실시예는 반도체 다비이스에 관한 것이다. 반도체 디바이스는 기판; 기판에 장착될 수 있고, 본드 패드 및 솔더 범프를 포함할 수 있는, 제 1 집적 회로(IC) 다이; 제 1 IC 다이의 본드 패드를 기판에 전기적으로 결합시킬 수 있는 제 1 와이어 본드; 제 1 IC 다이에 장착될 수 있고, 활성면 및 활성면에 대향하는 후면을 갖는, 제 2 IC 다이; 및 제 2 IC 다이의 본드 패드를 기판에 전기적으로 결합시킬 수 있는 제 2 와이어 본드를 포함할 수 있고, 제 2 IC 다이는 활성면 상에 본드 패드를 포함할 수 있고, 솔더 범프는 활성면에 대향하는 후면 상에 있을 수 있으며, 제 1 IC 다이의 솔더 범프는 제 2 IC 다이의 솔더 범프에 전기적 및 기계적으로 결합되어 범프 본드를 형성할 수 있다.
이 실시예에서, 제 2 IC 다이는 활성면에 집적된 적어도 하나의 전력 컨버터 회로를 포함할 수 있고, 적어도 하나의 전력 컨버터 회로는 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압에 응답하여 범프 본드를 통해 제 1 IC 다이에 전류를 제공하도록 구성될 수 있다. 제 2 IC 다이는 활성면과 후명 사이에 확장되는 다이 관통 비아(TDV)를 포함할 수 있다. TDV는 제 2 IC 다이의 솔더 범프의 적어도 일부에 적어도 하나의 전력 컨버터 회로를 전기적으로 결합시킬 수 있다. 제 2 IC 다이는 활성면과 후면 사이에 확장될 수 있는 다이 관통 비아(TDV) 및 후면 상에 형성된 인덕터를 더 포함할 수 있고, 인덕터는 TDV의 적어도 일부와 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합될 수 있다.
이 실시예에서, 반도체 디바이스는 제 2 와이어 본드 중 적어도 하나의 와이어 본드에 전기적으로 결합되고 기판에 장착되는 적어도 하나의 커패시터를 더 포함할 수 있다. 반도체 디바이스는 제 1 와이어 본드 중 적어도 하나의 와이어 본드에 전기적으로 결합되고 기판에 장착되는 적어도 하나의 커패시터를 더 포함할 수 있다. 적어도 하나의 전력 컨버터 회로는 직류 대 직류(DC-DC) 컨버터를 포함할 수 있다. 적어도 하나의 전력 컨버터 회로는 선형 레귤레이터를 포함할 수 있다. 제 1 IC 다이는 복수의 전압을 수신하도록 구성될 수 있고, 복수의 전압 중 적어도 하나의 전압은 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압일 수 있고, 제 1 IC 다이의 본드 패드 중 어느 것도 복수의 전압 중 적어도 하나의 전압을 수신하도록 구성되지 않는다.
다른 실시예는 반도체 디바이스를 형성하는 방법에 관한 것으로, 이 방법은 솔더 범프를 갖는 제 1 집적 회로(IC) 다이를 형성하는 단계; 활성면 및 활성면에 대향하는 후면, 그리고 상기 후면 상에 배치된 솔더 범프를 갖는 제 2 IC 다이를 획득하는 단계; 제 2 IC 다이를 제 1 IC 다이에 장착하는 단계로서, 제 1 IC 다이의 솔더 범프와 제 2 IC 다이의 솔더 범프를 전기적 및 기계적으로 결합함으로써 범프 본드를 형성하는 것인 제 2 IC 다이를 제 1 IC 다이에 장착하는 단계; 및 제 1 IC 다이를 기판에 장착하는 단계를 포함한다.
이 실시예에서, 제 2 IC 다이는 활성면에 집적된 적어도 하나의 전력 컨버터 회로를 포함할 수 있다. 제 1 IC 다이는 본드 패드를 포함할 수 있고, 제 1 IC 다이의 본드 패드는 와이어 본딩을 위해 구성될 수 있으며, 제 2 IC 다이는 와이어 본딩을 위해 구성된 활성면 상의 본드 패드를 포함할 수 있고, 이 방법은 제 1 IC 다이의 본드 패드와 기판 사이에 제 1 와이어 본드를 형성하는 단계; 제 2 IC 다이의 본드 패드와 기판 사이에 제 2 와이어 본드를 형성하는 단계; 및 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압에 응답하여 솔더 범프를 통해 적어도 하나의 전력 컨버터 회로로부터 제 1 IC 다이에 전류를 제공하는 단계를 더 포함할 수 있다. 제 2 IC 다이는 활성면과 후면 사이에 확장되는 다이 관통 비아(TDV)를 포함할 수 있고, TDV는 적어도 하나의 전력 컨버터 회로를 제 2 IC 다이의 솔더 범프의 적어도 일부에 전기적으로 결합시킬 수 있다. 제 2 IC 다이는 활성면과 후면 사이에 확장되는 다이 관통 비아(TDV) 및 후면 상에 형성된 인덕터를 더 포함할 수 있고, 인덕터는 TDV의 적어도 일부와 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합될 수 있다.
또 다른 실시예는 반도체 디바이스를 형성하는 방법에 관한 것이다. 이 방법은 본드 패드 및 솔더 범프를 갖는 제 1 집적 회로(IC) 다이를 형성하는 단계; 및 활성면 및 활성면에 대향하는 후면을 갖는 제 2 IC 다이를 획득하는 단계를 포함할 수 있고, 제 2 IC 다이는 와이어 본딩을 위해 구성된 활성면 상의 본드 패드를 포함할 수 있고, 솔더 범프는 활성면에 대향하는 후면 상에 배치될 수 있다. 이 방법은 제 2 IC 다이를 제 1 IC 다이에 장착하는 단계로서, 제 1 IC 다이의 솔더 범프와 제 2 IC 다이의 솔더 범프를 전기적 및 기계적으로 결합함으로써 범프 본드를 형성하는 것인 제 2 IC 다이를 제 1 IC 다이에 장착하는 단계; 제 1 IC 다이를 기판에 장착하는 단계; 및 제 1 IC 다이의 본드 패드와 기판 사이에 제 1 와이어 본드를 형성하는 단계; 및 제 2 IC 다이의 본드 패드와 기판 사이에 제 2 와이어 본드를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 적층된 전력 컨버터를 갖는 반도체 디바이스를 제공하는 것이 가능하다.
첨부 도면은 예시적인 실시예들을 도시한다. 그러나, 첨부 도면은 도시된 실시예들로 본 발명을 제한하도록 고려되어야 하는 것이 아니라, 오직 설명과 이해를 목적으로 한다.
도 1은 반도체 디바이스의 실시예의 횡단면도이다.
도 2는 도 1의 반도체 디바이스의 하향식 도면이다.
도 3은 도 1의 집적 회로(IC) 다이의 하향식 도면이다.
도 4는 도 1의 다른 IC 다이의 상향식 도면이다.
도 5는 반도체 디바이스의 다른 실시예의 횡단면도이다.
도 6은 도 1의 반도체 디바이스, 도 5의 반도체 디바이스, 또는 이들의 조합에 의해 유발된 회로 장치(circuit arrangement)를 도시하는 개략도이다.
도 7은 반도체 디바이스를 형성하는 방법의 실시예를 도시하는 흐름도이다.
도 1은 반도체 디바이스(100)의 실시예의 횡단면도이다. 도 2는 반도체 디바이스(100)의 하향식 도면이다. 도 3은 집적 회로(IC) 다이(104)의 하향식 도면이다. 도 4는 제 2 IC 다이(106)의 상향식 도면이다. 도 1 내지 도 4를 동시에 참조하면, 반도체 디바이스(100)는 기판(102), IC 다이(104)(제 1 IC 다이로도 언급됨), 및 IC 다이(106)(제 2 IC 다이로도 언급됨)를 포함한다. 제 1 IC 다이(104)는 반도체 기판(110)의 활성면 상에 형성된 회로(108)를 포함한다. 제 1 IC 다이(104)의 활성면에 대향하는 후면은 기판(102)에 장착된다(예컨대, 기술 분야에 공지된 임의의 유형의 부착 물질을 이용함). 회로(108)는 일반적으로 활성 컴포넌트(예컨대, 트랜지스터) 및 전도성 상호접속부를 포함한다.
특히, 회로(108)는 본드 패드(112) 및 솔더 범프(118)를 포함한다. 본드 패드(112)는 와이어 본딩을 위해 구성된다. 예를 들어, 본드 패드(112)는 제 1 IC 다이(104)의 주변 둘레에 패턴화될 수 있다. 기판(102)은 본드 패드(112)와 각각 연관된 지역(114)을 포함한다. 와이어 본드(116)는 본드 패드(112)와 지역(114) 사이에서 각각 전기적 및 기계적으로 결합된다. 일반적으로, 솔더 범프(118)는 이하에 더욱 논의되는 바와 같이, 제 2 IC 다이(106)에 대한 전기적 및 기계적인 접속을 가능하게 하는 리소그래픽으로 생성된 금속 포스트이다. 본드 패드(112) 및 솔더 범프(118)는 함께 회로(108)의 외부 전기 인터페이스를 제공한다. 이하에 더욱 논의되는 바와 같이, 본드 패드(112)는 주로 입출력(IO) 신호 인터페이스를 제공하는데 이용되고, 솔더 범프(118)는 전원 인터페이스를 제공하는데 이용된다.
제 2 IC 다이(106)는 반도체 기판(122)의 활성면 상에 형성된 회로(120)를 포함한다. 제 2 IC 다이(106)는 또한 활성면에 대향하는 후면에 형성된 솔더 범프(124)를 포함한다. 일반적으로, 솔더 범프(124)는 제 1 IC 다이(104)에 대한 전기적 및 기계적인 접속을 가능하게 하는 리소그래픽으로 생성된 금속 포스트이다. 특히, 솔더 범프(124) 및 솔더 범프(118)는 정합 어레이로 형성된다. 제 1 IC 다이(104)에 제 2 IC 다이(106)를 전기적 및 기계적으로 장착하기 위해서, 솔더 범프(124) 및 솔더 범프(118)는 함께 가압되고 이들의 조합은 어닐링되어 확산 본드["본드(126)"]를 형성한다. 솔더 범프를 이용하여 디바이스들을 함께 결합하는 공정은 기술 분야에 잘 공지되어 있다.
제 2 IC 다이(106)의 회로(120)는 본드 패드(128)를 포함한다. 본드 패드(128)는 와이어 본딩을 위해 구성된다. 예를 들어, 본드 패드(128)는 제 2 IC 다이(106)의 주변 둘레에 패턴화될 수 있다. 기판(102)은 본드 패드(128)와 각각 연관된 지역(130)을 포함한다. 와이어 본드(132)는 본드 패드(128)와 지역(130) 사이에서 각각 전기적 및 기계적으로 결합된다.
제 2 IC 다이(106)는 또한 다이 관통 비아(TDV)(134)를 포함한다. TDV(134)는 제 2 IC 다이(106)의 활성면과 후면 사이에 확장된다. 일반적으로, TDV(134)는 제 2 IC 다이(106)를 관통하여 에칭된 홀이다. 이 홀은 절연체로 막이 형성되고, 그리고 나서 기술 분야에 공지된 바와 같이 금속으로 충진된다. 금속은 활성면 상의 회로(120)를 후면 상의 또는 후면 근처의 다른 회로에 전기적으로 결합시킬 수 있는 전도체를 제공한다. 도 1 에 도시된 실시예에서, 제 2 IC 다이(106)는 후면 상에 형성된 인덕터 회로(136)를 포함한다. TDV(134)는 회로(120)를 인덕터 회로(136)와 전기적으로 결합시키는데 이용될 수 있다. 인덕터 회로(136)는 또한 제 2 IC 다이(106)의 후면 상의 패턴화된 전도체(138)를 이용하여 솔더 범프(124)에 결합될 수 있다. 이런 식으로, 인덕터 회로(136)는 TDV(134)와 솔더 범프(124)(그리고 결국 본드(126)) 사이에 직렬로 결합될 수 있다.
반도체 디바이스(100)는 하나 이상의 커패시터(140)를 더욱 포함할 수 있다. 일부 실시예들에서, 커패시터(140)는 기판(102)에 장착될 수 있고 지역(130) 중 적어도 하나의 지역에 전기적으로 결합될 수 있다[따라서, 와이어 본드(132)]. 도 2에 도시된 바와 같이, 커패시터(140)는 지역(130) 중 2개의 지역에 걸쳐 분류(shunt)된다. 일부 실시예들에서, 커패시터(140)는 기판(102)에 장착될 수 있고 지역(114) 중 적어도 하나의 지역에 전기적으로 결합될 수 있다[따라서, 와이어 본드(116)]. 도 2에 도시된 바와 같이, 선택적 커패시터(140)는 지역(114) 중 2개의 지역에 걸쳐 분류된다. 일반적으로, 반도체 디바이스(100)는 지역(130), 지역(114), 또는 양자 모두의 지역에 결합되는 하나 이상의 커패시터(140)를 포함할 수 있다.
반도체 디바이스(100)는 적층된 전력 컨버터를 갖는 집적 회로를 제공할 수 있다. 특히, 회로(120)는 직류 대 직류(DC-DC) 컨버터, 선형 레귤레이터, 전압 안정기, 또는 DC 입력 및 DC 출력을 갖는 유사한 유형의 회로와 같은 하나 이상의 전력 컨버터 회로를 포함할 수 있다. 일반적으로, 회로(120)의 전력 컨버터 회로는 고전압, 저전류 입력을 갖고, 저전압, 고전류 출력을 제공한다. 예를 들어, 회로(120)는 비교류형(non-alternating current) 변압기를 에뮬레이트하기 위해 트랜지스터-스위칭 기술을 이용하는 DC-DC 컨버터를 포함할 수 있다. DC-DC 컨버터의 입력에서의 전력이 출력에 나타나지만(비효율성으로 인해 손실될 수 있음), 상이한 전압 및 전류 조합으로 나타난다. 예를 들어, 5 watt는 5 volt에서 1 amp의 입력, 1 volt에서 5 amp의 출력일 수 있다. 잘 공지된 "벅" 컨버터가 이와 같은 전압 스텝 다운을 제공할 수 있다.
"벅" 컨버터와 같은 DC-DC 컨버터가 트랜지스터를 이용하여 다이 상에 집적될 수 있지만, 인덕터가 그 출력에 직렬로 요구된다. 따라서, 인덕터 회로(136)가 회로(120)의 DC-DC 전력 컨버터와 함께 이용하기 위해 포함될 수 있다. 인덕터 회로(136)는 잘 공지된 미세 전자 기계 시스템(micro electro mechanical systems; MEMS) 기술을 이용하여 형성될 수 있다. 회로(120)의 DC-DC 컨버터는 TDV(134)를 이용하여 인덕터 회로(136)에 전기적으로 결합될 수 있다. 따라서, 인덕터 회로(136)는 회로(120)와 확산 본드(126) 사이에 직렬로 있다. 이런 식으로, DC-DC 컨버터는 인덕터 회로(136) 및 확산 본드(126)를 통해 제 1 IC 다이(104)에 전류를 제공할 수 있다. 회로(120)의 DC-DC 컨버터를 위한 입력 전압은 와이어 본드(132)에 의해 제공될 수 있다.
따라서, 제 1 IC 다이(104)로의 저전압, 고전류 경로는 제 1 IC 다이(104)의 본드 패드(112) 및 와이어 본드(116)를 통하는 대신에 , 솔더 범프(118) 및 솔더 범프(124)의 확산 본드(126)에 의해 제공된다. 반도체 디바이스(100)의 이러한 구성은 고전류 공급부와 함께 이용하기 위한 전용 본드 패드(112)에 대한 필요성을 제거한다. 공지된 바와 같이, 본드 패드 및 와이어 본드는 제한된 전류 운반 능력을 갖는다. 그 결과, 고전류 요건은 전원을 위해 따로 설정되어야 하는 본드 패드의 수를 증가시켰다. 이와 같은 고전류 공급부가 와이어 본드(116) 및 본드 패드(112)를 통해 제 1 IC 다이(104)에 직접적으로 결합되지 않기 때문에, 제 1 IC 다이(104)는 IO 또는 다른 이용을 위해 본드 패드(112)를 이용할 수 있고, 및/또는 그 크기를 더욱 작게할 수 있다.
용어 "고전류"는 상대적인 것으로 본드 패드 및 와이어 본드 전류 전달 능력, 제 1 IC 다이(104) 상의 회로(108)의 설계 전력 및 전압 요건 등을 포함하는 다수의 인자에 기초할 수 있다는 것을 유념한다. 설계자는 고전류로서 일부 전원을 지정할 수 있으므로, 이와 같은 공급부를 제공하기 위해 제 2 IC 다이(106)를 이용한다. 다른 전원은 저전류일 수 있고, 여전히 와이어 본드(116) 및 본드 패드(112)를 통해 제 1 IC 다이(104)에 제공될 수 있다. 제 1 IC 다이에 의해 요구되는 임의의 전원이 제 2 IC 다이에 의해 제공될 수 있다. 제 1 IC 다이(104)에 의해 요구되는 전원 모두를 포함하고, 전류의 크기에 관계없는 임의의 전원이 제 2 IC 다이(106)에 의해 제공될 수 있음을 유념한다.
커패시터(들)(140)이 전원을 위해 디커플링(바이패스)를 구현하는데 이용될 수 있다. 일부 실시예들에서, 하나 이상의 커패시터들(140)이 제 2 IC 다이(106)에 대한 입력에서 각각의 전원에 걸쳐[예컨대, 지역(130)에 걸쳐] 분류될 수 있다. 다른 실시예들에서, 하나 이상의 커패시터들(140)은 제 1 IC 다이(104)의 본드 패드(112)에 결합되는 지역(114)에 걸쳐 분류될 수 있다. 이것은 제 1 IC 다이(104)가 디커플링 목적을 위해 본드 패드(112)의 일부를 전용으로 하도록 요구한다. 그러나, 비교적 적은 본드 패드(112)가 디커플링 목적을 위해 전용으로 될 필요가 있는데, 커패시터(들)(140)을 통해 흐르는 AC 전용 전류가 공급부에 비해 비교적 낮기 때문이다.
앞서 논의된 바와 같이, 제 2 IC 다이(106)의 회로(120)는 하나 이상의 전력 컨버터 회로를 포함할 수 있다. 도 1에 단일의 제 2 IC 다이(106)가 도시되었지만, 기술 분야의 당업자는 다수의 IC 다이들이 제 2 IC 다이(106)와 유사한 방식으로 제 1 IC 다이(104)에 장착될 수 있고, 이들 각각은 하나 이상의 전력 컨버터 회로를 제공한다.
도 5는 반도체 디바이스(500)의 다른 실시예의 횡단면도이다. 도 1 내지 도 4의 요소들과 동일하거나 유사한 도 5의 요소들은 동일한 참조 번호로 지정되고 이들은 앞서 상세하게 기술되었다. 본 실시예에서, 인덕터 회로(136)는 생략되었다. 예를 들어, 회로(120)는 출력 인덕터를 요구하지 않는, DC-DC 컨버터 이외의 상이한 유형의 전력 컨버터 회로를 포함할 수 있다. 예를 들어, 회로(120)는 앞서 기술된 방식으로 전력 변환을 제공하기 위해 하나 이상의 선형 레귤레이터 회로를 포함할 수 있다. 이와 같은 실시예에서, TDV(134)는 인덕터 회로를 횡단하지 않고 솔더 범프(124)(따라서 확산 본드(126))에 직접적으로 결합될 수 있다.
기술 분야의 당업자는 도 1에 도시된 실시예 및 도 5에 도시된 실시예의 조합이 이용될 수 있다는 것을 이해할 것이다. 특히, 회로(120)는 인덕터 회로(136)를 요구하는 DC-DC 컨버터, 및 인덕터 회로(136)를 요구하지 않는 선형 레귤레이터 모두를 포함할 수 있다. 이와 같이 조합된 실시예에서, TDV(134)의 일부는 인덕터 회로(136)에 결합될 수 있고, TDV(134)의 다른 부분은 솔더 범프(124)에 직접적으로 결합될 수 있다.
도 6은 반도체 디바이스(100), 반도체 디바이스(500), 또는 이들의 조합에 의해 유발된 회로 장치(600)를 도시하는 개략도이다. 회로 장치(600)는 전력 컨버터(604)에 결합된 전압 공급부(602)를 포함하고, 전력 컨버터(604)는 결국 부하(606)를 구동한다. 전압 공급부(602)는 고전압, 저전류 공급부와 같은 임의의 공급부일 수 있다. 전압 공급부(602)는 기판(102)을 통해 제공된다(예컨대, 기판(102)이 장착될 수 있는 패키지 또는 회로 보드를 통해 수신됨). 디커플링 커패시터(608)[예컨대, 와이어 본드(132) 사이의 커패시터(140)]가 전압 공급부(602)에 걸쳐 포함될 수 있다. 전압 공급부(602)는 와이어 본드(610)(예컨대, 와이어 본드(132) 중 특정한 하나)를 통해 전력 컨버터(604)에 결합된다. 전력 컨버터(604)는 DC-DC 컨버터, 선형 레귤레이터 등과 같은 하나 이상의 컨버터 회로를 포함할 수 있다. 전력 컨버터(604)는 TDV(614)를 통해 확산 본드(612)(예컨대, TDV(134) 및 확산 본드(126) 중 특정한 TDV 및 특정한 확산 본드)에 결합된다. 요구되면, 인덕터 회로(618)가 부하(606)의 전류 공급 측면[예컨대, 인덕터 회로(136)]을 통해 전력 컨버터(604)의 출력에서 이용될 수 있다. 커패시터(604)는 커패시터(608) 대신에, 또는 커패시터(608)에 더하여, 부하(606)에 걸쳐 분류될 수 있다. 커패시터(620)는 제 1 IC 다이(104)의 와이어 본드(116) 사이에 결합된 커패시터(140)로서 구현될 수 있다.
도 7은 반도체 디바이스를 형성하는 방법(700)의 실시예를 도시하는 흐름도이다. 방법은 단계(702)에서 시작하고, 이 단계에서 본드 패드 및 솔더 범프를 갖는 제 1 IC 다이가 형성된다. 제 1 IC 다이는 종래의 반도체 제조 공정을 이용하여 형성될 수 있다. 단계(704)에서, 적어도 하나의 전력 컨버터 회로를 갖는 제 2 IC 다이가 획득된다. 제 2 IC 다이는 활성면 및 활성면에 대향하는 후면을 포함하고, 활성면 상의 본드 패드는 와이어 본딩을 위해 구성되고, 솔더 범프는 활성면에 대향하는 후면 상에 배치된다. 단계(706)에서, 제 2 IC 다이가 제 1 IC 다이에 장착되어, 제 1 IC 다이의 솔더 범프 및 제 2 IC 다이의 솔더 범프를 전기적 및 기계적으로 결합함으로써 범프 본드(앞서 기술된 바와 같은 확산 본드)를 형성한다. 단계(708)에서, 제 1 IC 다이가 기판에 장착된다. 단계(710)에서, 제 1 와이어 본드가 기판 및 제 1 IC 다이의 본드 패드 사이에 형성되고, 제 2 와이어 본드가 기판 및 제 2 IC 다이의 본드 패드 사이에 형성된다. 이런 식으로, 도 1 내지 도 6의 앞서 기술된 반도체 디바이스와 같은 반도체 디바이스가 형성될 수 있다.
일부 실시예들에서, 단계(704)에서 획득된 제 2 IC는 활성면과 후면 사이에 확장되는 TDV를 포함한다. TDV는 적어도 하나의 전력 컨버터 회로를 제 2 IC 다이의 솔더 범프의 적어도 일부에 전기적으로 결합시킨다. 일부 실시예들에서, 단계(704)에서 획득된 제 2 IC 다이는 활성면과 후면 사이에 확장되는 TDV 및 후면 상에 형성된 인덕터를 더 포함하고, 인덕터는 TDV의 적어도 일부와 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합된다. 일부 실시예들에서, 적어도 하나의 커패시터가 기판에 장착된다. 각각의 커패시터는 제 1 와이어 본드 또는 제 2 와이어 본드 중 어느 하나에 전기적으로 결합될 수 있다.
앞서 말한 것은 본 발명의 하나 이상의 양태에 따라 예시적인 실시예를 기술하였지만, 본 발명의 하나 이상의 양태에 따라 다른 실시예 및 추가의 실시예가 본 발명의 범위로부터 벗어나지 않고 고안될 수 있고, 본 발명은 다음의 특허청구범위 및 등가물에 의해 결정된다. 단계들을 나열하는 특허청구범위는 단계들의 순서를 의미하는 것이 아니다. 상표는 해당 소유자의 재산이다.

Claims (15)

  1. 반도체 디바이스에 있어서,
    솔더 범프를 갖는 제 1 집적 회로(IC) 다이;
    상기 제 1 IC 다이에 장착된 제 2 IC 다이로서, 상기 제 2 IC 다이는 활성면 및 상기 활성면에 대향하는 후면, 그리고 상기 후면 상에 배치된 솔더 범프를 갖고, 상기 제 2 IC 다이는 상기 활성면 상에 와이어 본딩을 위해 구성된 본드 패드 및 상기 제 1 IC 다이에 전류를 제공하기 위해서 상기 활성면 상에 집적된 적어도 하나의 전력 컨버터 회로를 포함하는, 제 2 IC 다이; 및
    상기 제 2 IC 다이의 상기 본드 패드를 기판에 전기적으로 결합시키는 제 1 와이어 본드를 포함하고, 상기 적어도 하나의 전력 컨버터 회로는 상기 솔더 범프를 통해 상기 제 1 IC 다이에 제 1 전류를 제공하고;
    상기 제 1 IC 다이의 솔더 범프는 상기 제 2 IC 다이의 솔더 범프에 전기적 및 기계적으로 결합되어 범프 본드를 형성하고, 상기 적어도 하나의 전력 컨버터 회로는 상기 제 1 IC 다이에 제 1 전류를 상기 범프 본드를 통해 제공하고;
    상기 제 1 IC 다이는 와이어 본딩을 위해 구성된 본드 패드를 포함하고, 제 2 와이어 본드는 상기 제 1 IC 다이의 본드 패드를 상기 기판에 전기적으로 결합시키고 상기 제 1 IC 다이에 제 2 전류를 제공하고,
    상기 제 1 전류는 상기 제 2 전류 보다 큰 것인 반도체 디바이스.
  2. 삭제
  3. 제 1 항에 있어서, 상기 적어도 하나의 전력 컨버터 회로는 상기 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압에 응답하여 상기 솔더 범프를 통해 상기 제 1 IC 다이에 상기 제 1 전류를 제공하는 것인 반도체 디바이스.
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서, 상기 제 2 IC 다이는 상기 활성면과 상기 후면 사이에 확장되는 다이 관통 비아(through-die via; TDV)를 더 포함하고, 상기 TDV는 상기 적어도 하나의 전력 컨버터 회로를 상기 제 2 IC 다이의 솔더 범프의 적어도 일부에 전기적으로 결합시키는 것인 반도체 디바이스.
  6. 제 1 항 또는 제 3 항에 있어서, 상기 제 2 IC 다이는 상기 활성면과 상기 후면 사이에서 확장되는 다이 관통 비아(TDV) 및 상기 후면 상에 형성된 인덕터를 더 포함하고, 상기 인덕터는 상기 TDV의 적어도 일부와 상기 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합되는 것인 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 제 1 IC 다이는 복수의 전압을 수신하도록 구성되고, 상기 복수의 전압 중 적어도 하나의 전압은 상기 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압이며, 상기 제 1 IC 다이의 본드 패드 중 어느 것도 상기 복수의 전압 중 적어도 하나의 전압을 수신하도록 구성되지 않는 것인 반도체 디바이스.
  8. 제 1 항에 있어서, 상기 적어도 하나의 전력 컨버터는 DC-DC 컨버터 또는 선형 레귤레이터를 포함하는 것인 반도체 디바이스.
  9. 제 1 항에 있어서,
    상기 기판에 장착된 적어도 하나의 커패시터를 더 포함하고,
    상기 커패시터 각각은 상기 제 2 와이어 본드 중 적어도 하나의 제 2 와이어 본드에 전기적으로 결합되는 것인 반도체 디바이스.
  10. 제 1 항에 있어서,
    상기 기판에 장착된 적어도 하나의 커패시터를 더 포함하고,
    상기 커패시터 각각은 상기 제 1 와이어 본드 중 적어도 하나의 제 1 와이어 본드에 전기적으로 결합되는 것인 반도체 디바이스.
  11. 반도체 디바이스를 형성하는 방법에 있어서,
    솔더 범프를 갖는 제 1 집적 회로(IC) 다이를 형성하는 단계;
    활성면 및 상기 활성면에 대향하는 후면, 그리고 상기 후면 상에 배치된 솔더 범프를 갖는 제 2 IC 다이를 획득하는 단계;
    상기 제 2 IC 다이를 상기 제 1 IC 다이에 장착하는 단계로서, 상기 제 1 IC 다이의 솔더 범프와 상기 제 2 IC 다이의 솔더 범프를 전기적 및 기계적으로 결합함으로써 범프 본드를 형성하는 것인 상기 제 2 IC 다이를 상기 제 1 IC 다이에 장착하는 단계 - 상기 제 2 IC 다이는 상기 활성면 상에 집적된 적어도 하나의 전력 컨버터 회로를 포함함 - ;
    상기 제 1 IC 다이를 기판에 장착하는 단계 - 상기 제 1 IC 다이는 와이어 본딩을 위해 구성된 본드 패드를 포함함 - ;
    상기 제 2 IC 다이의 상기 본드 패드를 상기 기판에 전기적으로 결합시키도록 상기 제 2 IC 다이의 상기 활성면 상의 본드 패드와 상기 기판 사이에 제 1 와이어 본드를 형성하는 단계;
    상기 제 1 IC 다이의 본드 패드와 상기 기판 사이에 제 2 와이어 본드를 형성하는 단계;
    상기 솔더 범프를 통해 상기 적어도 하나의 전력 컨버터 회로로부터 상기 제 1 IC 다이에 제 1 전류를 제공하는 단계; 및
    상기 제 2 와이어 본드를 이용하여 상기 제 1 IC 다이에 제 2 전류를 제공하는 단계를 포함하고,
    상기 제 1 전류는 상기 제 2 전류보다 큰 것인 반도체 디바이스를 형성하는 방법.
  12. 삭제
  13. 제 11 항에 있어서, 상기 제 2 IC 다이는 와이어 본딩을 위해 구성된 상기 활성면 상의 본드 패드를 포함하고,
    상기 솔더 범프를 통해 상기 적어도 하나의 전력 컨버터 회로로부터 상기 제 1 IC 다이에 제 1 전류를 제공하는 단계는 상기 제 2 IC 다이의 본드 패드에 인가되는 적어도 하나의 전압에 응답하는 것인 반도체 디바이스를 형성하는 방법.
  14. 제 11 항 또는 제 13 항에 있어서, 상기 제 2 IC 다이는 상기 활성면과 상기 후면 사이에 확장되는 다이 관통 비아(TDV)를 포함하고, 상기 TDV는 상기 적어도 하나의 전력 컨버터 회로를 상기 제 2 IC 다이의 솔더 범프의 적어도 일부에 전기적으로 결합시키는 것인 반도체 디바이스를 형성하는 방법.
  15. 제 11 항 또는 제 13 항에 있어서, 상기 제 2 IC 다이는 상기 활성면과 상기 후면 사이에 확장되는 다이 관통 비아(TDV) 및 상기 후면 상에 형성된 인덕터를 더 포함하고, 상기 인덕터는 상기 TDV의 적어도 일부와 상기 제 2 IC 다이의 솔더 범프의 적어도 일부 사이에 직렬로 결합되는 것인 반도체 디바이스를 형성하는 방법.
KR1020137016475A 2010-12-03 2011-10-13 적층된 전력 컨버터를 갖는 반도체 디바이스 KR101531120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/960,288 US9177944B2 (en) 2010-12-03 2010-12-03 Semiconductor device with stacked power converter
US12/960,288 2010-12-03
PCT/US2011/056156 WO2012091780A1 (en) 2010-12-03 2011-10-13 Semiconductor device with stacked power converter

Publications (2)

Publication Number Publication Date
KR20130088884A KR20130088884A (ko) 2013-08-08
KR101531120B1 true KR101531120B1 (ko) 2015-06-23

Family

ID=45044689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016475A KR101531120B1 (ko) 2010-12-03 2011-10-13 적층된 전력 컨버터를 갖는 반도체 디바이스

Country Status (7)

Country Link
US (1) US9177944B2 (ko)
EP (1) EP2647047B1 (ko)
JP (2) JP5781624B2 (ko)
KR (1) KR101531120B1 (ko)
CN (1) CN103262239B (ko)
TW (1) TWI515870B (ko)
WO (1) WO2012091780A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931167A (zh) * 2012-10-25 2013-02-13 上海新储集成电路有限公司 一种在堆叠芯片之间传输驱动大电流信号的方法
US10615133B2 (en) 2013-09-27 2020-04-07 Intel Corporation Die package with superposer substrate for passive components
BR122017018407B1 (pt) 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
EP3246945B1 (en) * 2016-05-19 2018-10-03 ABB Schweiz AG Power module with low stray inductance
CN109474178B (zh) 2017-09-07 2020-02-07 台达电子企业管理（上海）有限公司 半导体芯片供电系统
US10367415B1 (en) 2018-08-28 2019-07-30 Ferric Inc. Processor module with integrated packaged power converter
WO2020046276A1 (en) * 2018-08-28 2020-03-05 Ferric Inc. Processor module with integrated packaged power converter
US10658331B2 (en) 2018-08-28 2020-05-19 Ferric Inc. Processor module with integrated packaged power converter
US20220367406A1 (en) * 2021-05-15 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Die-group package having a deep trench device
US20230094594A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Back Side Power Supply for Electronic Devices
US11929673B2 (en) 2021-10-29 2024-03-12 Ferric Inc. Two-stage voltage converters for microprocessors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093834A1 (ja) * 2004-03-25 2005-10-06 Nec Corporation チップ積層型半導体装置
JP2008085362A (ja) * 2004-12-20 2008-04-10 Sanyo Electric Co Ltd 半導体装置及び半導体モジュール
JP2010056139A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185676A (ja) 1999-12-24 2001-07-06 Sharp Corp 半導体装置
JP2002158326A (ja) 2000-11-08 2002-05-31 Apack Technologies Inc 半導体装置、及び製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7952194B2 (en) 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
US6606251B1 (en) 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
JP2004214258A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
KR100596776B1 (ko) 2004-01-08 2006-07-04 주식회사 하이닉스반도체 멀티 칩 어셈블리 및 이의 구동 방법
JP4290158B2 (ja) 2004-12-20 2009-07-01 三洋電機株式会社 半導体装置
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
US20080153200A1 (en) 2006-12-22 2008-06-26 Arkalgud Sitaram Stacked semiconductor components
US7638869B2 (en) 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US8053873B2 (en) 2008-06-06 2011-11-08 Texas Instruments Incorporated IC having voltage regulated integrated Faraday shield
JP2010080781A (ja) 2008-09-26 2010-04-08 Panasonic Corp 電子デバイス及びその製造方法
JP5083360B2 (ja) 2010-04-02 2012-11-28 セイコーエプソン株式会社 電子基板、半導体装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093834A1 (ja) * 2004-03-25 2005-10-06 Nec Corporation チップ積層型半導体装置
JP2008085362A (ja) * 2004-12-20 2008-04-10 Sanyo Electric Co Ltd 半導体装置及び半導体モジュール
JP2010056139A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置

Also Published As

Publication number Publication date
TW201230290A (en) 2012-07-16
CN103262239A (zh) 2013-08-21
EP2647047A1 (en) 2013-10-09
JP2015156518A (ja) 2015-08-27
EP2647047B1 (en) 2016-09-21
CN103262239B (zh) 2016-01-20
JP2014500627A (ja) 2014-01-09
US20120139103A1 (en) 2012-06-07
US9177944B2 (en) 2015-11-03
KR20130088884A (ko) 2013-08-08
TWI515870B (zh) 2016-01-01
JP5781624B2 (ja) 2015-09-24
WO2012091780A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101531120B1 (ko) 적층된 전력 컨버터를 갖는 반도체 디바이스
US8679896B2 (en) DC/DC converter power module package incorporating a stacked controller and construction methodology
US8422261B2 (en) Semiconductor device and power supply device using the same
US9859194B2 (en) Semiconductor device and method for manufacturing the same
US10290618B2 (en) Back-to-back stacked dies
US8497574B2 (en) High power semiconductor package with conductive clips and flip chip driver IC
US20120193772A1 (en) Stacked die packages with flip-chip and wire bonding dies
US9653355B2 (en) Flip chip package structure and fabrication process thereof
JPH08111497A (ja) 樹脂封止型半導体装置
CN104167401A (zh) 用于功率变换器的多芯片封装结构
US20150249068A1 (en) Chip package structure
JP5487290B2 (ja) 半導体装置
Reiner et al. PCB-embedding for GaN-on-Si power devices and ICs
TW201603223A (zh) 於半導體裝置中形成為金屬線互連之凸塊連結
CN103337486A (zh) 半导体封装构造及其制造方法
JP2008251901A (ja) 複合半導体装置
JP2012216858A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 5