KR101530094B1 - 전극의 제조 방법 - Google Patents

전극의 제조 방법 Download PDF

Info

Publication number
KR101530094B1
KR101530094B1 KR1020090024025A KR20090024025A KR101530094B1 KR 101530094 B1 KR101530094 B1 KR 101530094B1 KR 1020090024025 A KR1020090024025 A KR 1020090024025A KR 20090024025 A KR20090024025 A KR 20090024025A KR 101530094 B1 KR101530094 B1 KR 101530094B1
Authority
KR
South Korea
Prior art keywords
current collector
electrode
protective layer
collector material
layer
Prior art date
Application number
KR1020090024025A
Other languages
English (en)
Other versions
KR20090102654A (ko
Inventor
노부오 안도
미츠루 나가이
Original Assignee
후지 주코교 카부시키카이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 주코교 카부시키카이샤 filed Critical 후지 주코교 카부시키카이샤
Publication of KR20090102654A publication Critical patent/KR20090102654A/ko
Application granted granted Critical
Publication of KR101530094B1 publication Critical patent/KR101530094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0402—Methods of deposition of the material
    • H01M4/0404—Methods of deposition of the material by coating on electrode collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0438—Processes of manufacture in general by electrochemical processing
    • H01M4/0459—Electrochemical doping, intercalation, occlusion or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/70—Carriers or collectors characterised by shape or form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

본 발명은 구멍이 뚫린 집전체를 구비하는 전극의 생산성을 향상시키는 것을 과제로 한다.
집전체 재료(30)의 한쪽 면에는 전체에 레지스트층(31)이 형성되고, 집전체 재료(30)의 다른쪽 면에는 소정 패턴의 레지스트층(32)이 형성된다. 이 집전체 재료(30)에는 에칭 처리에 의해 관통 구멍(20a, 23a)이 형성된다. 관통 구멍(20a, 23a)이 형성된 집전체 재료(30)에는, 레지스트층(31, 32)을 제거하지 않고서 전극 슬러리가 도공된다. 즉, 관통 구멍(20a, 23a)이 레지스트층(31)에 의해 폐쇄되기 때문에, 전극 슬러리가 관통 구멍(20a, 23a)을 통과하여 누설되는 일이 없다. 이에 따라, 집전체 재료(30)를 수평 방향으로 반송하는 것이 가능해져, 전극의 생산성을 향상시키는 것이 가능해진다. 또한, 레지스트층(31, 32)은 PVdF에 의해 구성되어 있고, PVdF를 융해하는 가열 건조 공정에서 레지스트층(31, 32)은 제거된다.

Description

전극의 제조 방법{METHOD OF MANUFACTURING ELECTRODE}
본 발명은, 구멍이 뚫린 집전체를 구비하는 전극의 제조 방법에 관한 것이다.
전기 자동차나 하이브리드 자동차 등에는, 리튬 이온 배터리나 리튬 이온 커패시터 등의 축전 디바이스가 탑재된다. 축전 디바이스에 내장되는 전극을 제조할 때에는, 금속박 등의 집전체 재료에 활물질을 함유하는 전극 슬러리가 도공된다. 그리고, 집전체 재료를 수평 방향으로 반송하면서 건조로를 통과시킴으로써, 전극 슬러리를 건조시켜 전극 합재층을 형성하는 것이 일반적이다.
또한, 축전 디바이스의 에너지 밀도를 향상시키기 위해서, 금속 리튬박과 음극을 전기 화학적으로 접촉시키도록 한 축전 디바이스가 제안되어 있다. 이 축전 디바이스에 있어서는, 음극에 대하여 리튬 이온을 미리 도핑시켜 두는 것이 가능해진다. 이에 따라, 음극의 전위를 저하시키고 음극의 정전 용량을 높일 수 있으며, 축전 디바이스의 에너지 밀도를 향상시키는 것이 가능해진다. 또한, 적층되는 복수의 음극에 대하여 균일하게 리튬 이온을 도핑시키기 위해서, 각 전극의 집전체에는 리튬 이온을 통과시키기 위한 관통 구멍이 형성되어 있다(예컨대, 특허 문헌 1 참 조).
그런데, 관통 구멍을 구비하는 집전체 재료에 전극 슬러리를 도공할 때에는, 전극 슬러리가 관통 구멍을 통과하여 집전체 재료의 이면측으로 빠져 나갈 우려가 있다. 이와 같이, 전극 슬러리가 집전체 재료의 이면측으로 빠져 나가면, 집전체 재료를 지지하는 가이드 롤러에 전극 슬러리가 부착되게 된다. 그래서, 집전체 재료를 수직 방향으로 끌어올리면서 전극 슬러리를 도공하도록 한 제조 방법이 제안되어 있다. 이 제조 방법에 따르면, 집전체 재료를 끌어올리는 과정에서는 가이드 롤러가 불필요해지기 때문에, 가이드 롤러에 대한 전극 슬러리의 부착을 방지하는 것이 가능해진다. 또한, 집전체 재료에 대하여 관통 구멍을 작게 형성함으로써, 집전체 재료의 이면측으로 전극 슬러리가 빠져 나가는 것을 방지하도록 한 축전 디바이스도 제안되어 있다(예컨대, 특허 문헌 2 참조).
[특허 문헌 1] 일본 특허 제3485935호 공보
[특허 문헌 2] 일본 특허 공개 제2007-141897호 공보
그러나, 집전체 재료를 수직 방향으로 끌어올리는 것은, 반송 속도의 저하를 초래하기 때문에, 전극의 생산성을 저하시키게 된다는 문제가 있다. 즉, 집전체 재료에 도공한 전극 슬러리가 건조될 때까지는, 집전체 재료를 수직 방향으로 끌어올릴 필요가 있다. 그러나, 집전체 재료가 자중(自重)에 의해 파단될 우려가 있기 때문에, 집전체 재료를 끌어올리는 높이에는 제한이 있다. 이 끌어올리는 높이의 제한에 따라, 전극 슬러리를 건조시키는 건조로의 높이 치수에도 제한이 있게 된다. 이러한 짧은 건조로에 의해 전극 슬러리를 건조시키기 위해서는, 집전체 재료의 반송 속도를 낮출 필요가 있었다. 이와 같이, 집전체 재료를 수직 방향으로 끌어올리는 것은, 전극의 생산성을 저하시키고, 제조 비용을 상승시키는 요인이 되고 있었다.
또한, 집전체 재료의 이면측으로 전극 슬러리가 빠져 나가지 않도록, 관통 구멍을 작게 형성한 경우에는, 집전체 재료를 수평 반송하면서 전극 슬러리를 도공하는 것이 가능하다. 그러나, 관통 구멍을 갖지 않는 집전체 재료에 비하여, 관통 구멍을 구비하는 집전체 재료의 강도는 낮기 때문에, 관통 구멍을 구비하는 집전체의 반송 속도는 저하되는 경향이 있다. 이와 같이, 관통 구멍의 소직경화에 의해 수평 반송을 가능하게 해도, 관통 구멍을 갖지 않는 집전체 재료에 비하여, 전극의 생산성을 향상시키는 것이 곤란해지고 있었다. 게다가, 집전체의 관통 구멍이 작아지기 때문에, 음극에 리튬 이온을 도핑할 때에는, 리튬 이온의 이동 속도가 저하되 게 된다. 이 이동 속도의 저하는, 음극에 대한 리튬 이온의 도핑 작업의 장기화를 초래하게 된다. 이 도핑 작업의 장기화는 축전 디바이스의 생산성을 저하시키고, 축전 디바이스의 제조 비용을 상승시키는 요인이 되고 있었다.
또한, 집전체 재료에 관통 구멍을 가공하는 방법으로서는, 프레스 등의 기계 가공이나 에칭 등의 화학 처리가 있으나, 얻어지는 품질면에서 에칭을 실시하는 것이 바람직하다. 그러나, 에칭을 실시할 때에는, 집전체 재료에 소정 패턴의 레지스트층을 형성할 필요가 있다. 또한, 에칭에 의해 관통 구멍을 형성한 후에는, 집전체 재료로부터 레지스트층을 제거할 필요가 있다. 이와 같이, 에칭을 행하기 위해서는 많은 공정이 필요하여, 집전체의 생산성을 저하시키고, 전극의 생산성을 저하시키는 요인이 되고 있었다.
본 발명의 목적은, 구멍이 뚫린 집전체를 구비하는 전극의 생산성을 향상시키는 것에 있다.
본 발명의 전극의 제조 방법은, 구멍이 뚫린 집전체를 구비하는 전극의 제조 방법으로서, 집전체 재료의 한쪽 면에 확대되는 보호층을 형성하는 한편, 상기 집전체 재료의 다른쪽 면에 소정 패턴의 보호층을 형성하는 보호층 형성 공정과, 상기 집전체 재료에 상기 소정 패턴의 보호층을 형성한 면으로부터 에칭 처리를 실시하여, 상기 집전체 재료에 관통 구멍을 형성하는 에칭 공정과, 상기 보호층 및 상기 관통 구멍을 구비한 상기 집전체 재료에, 전극 슬러리를 도공하여 전극 합재층을 형성하는 합재층 형성 공정과, 상기 전극 합재층을 구비한 상기 집전체 재료로 부터 상기 보호층을 제거하는 보호층 제거 공정을 갖는 것을 특징으로 한다.
본 발명의 전극의 제조 방법은, 상기 보호층 제거 공정에 있어서, 가열 처리에 의해 상기 보호층을 제거하는 것을 특징으로 한다.
본 발명의 전극의 제조 방법은, 상기 보호층 제거 공정에 있어서, 상기 보호층은 상기 전극 합재층에 흡수되는 것을 특징으로 한다.
본 발명의 전극의 제조 방법에 있어서, 상기 보호층에 상기 전극 합재층에 포함되는 바인더와 동일한 재료를 사용하는 것을 특징으로 한다.
본 발명의 전극의 제조 방법은, 상기 보호층에 폴리비닐리덴플루오라이드가 포함되는 것을 특징으로 한다.
본 발명에서는, 보호층을 구비한 집전체 재료에 전극 슬러리를 도공하고 있다. 이에 따라, 도공된 전극 슬러리의 관통 구멍으로부터의 누설을 방지할 수 있다. 따라서, 전극 슬러리가 도공된 집전체 재료를 수평 방향으로 반송할 수 있고, 전극의 생산성을 향상시키는 것이 가능해진다.
도 1은 축전 디바이스(10)를 도시하는 사시도이다. 도 2는 도 1의 A-A선을 따라서 축전 디바이스(10)의 내부 구조를 개략적으로 도시하는 단면도이다. 도 1 및 도 2에 도시된 바와 같이, 외장 용기인 라미네이트 필름(11) 내에는 전극 적층 유닛(12)이 수용된다. 이 전극 적층 유닛(12)은, 교대로 적층되는 양극(전극)(13)과 음극(전극)(14)에 의해 구성된다. 양극(13)과 음극(14) 사이에는 세퍼레이 터(15)가 마련된다. 또한, 전극 적층 유닛(12)의 최외부에는, 리튬극(16)이 음극(14)에 대향하여 배치된다. 음극(14)과 리튬극(16) 사이에는 세퍼레이터(15)가 마련된다. 이들 전극 적층 유닛(12)과 리튬극(16)에 의해 3극 적층 유닛(17)이 구성된다. 또한, 라미네이트 필름(11) 내에는 전해액이 주입된다. 이 전해액은 리튬염을 포함하는 비프로톤성 유기 용매에 의해 구성된다.
도 3은 축전 디바이스(10)의 내부 구조를 부분적으로 확대하여 도시하는 단면도이다. 도 3에 도시된 바와 같이, 양극(13)은 다수의 관통 구멍(20a)을 구비한 양극 집전체(구멍이 뚫린 집전체)(20)를 갖고 있다. 이 양극 집전체(20)에는 양극 합재층(전극 합재층)(21)이 도공되어 있다. 또한, 양극 집전체(20)에는 볼록한 형상으로 신장된 단자 용접부(20b)가 마련된다. 복수 매의 단자 용접부(20b)는 포개진 상태로 서로 접합된다. 또한, 서로 접합된 단자 용접부(20b)에는 양극 단자(22)가 접합되어 있다. 마찬가지로, 음극(14)은 다수의 관통 구멍(23a)을 구비한 음극 집전체(구멍이 뚫린 집전체)(23)를 갖고 있다. 이 음극 집전체(23)에는 음극 합재층(전극 합재층)(24)이 도공되어 있다. 또한, 음극 집전체(23)에는 볼록한 형상으로 신장된 단자 용접부(23b)가 마련된다. 복수 매의 단자 용접부(23b)는 포개진 상태로 서로 접합된다. 또한, 서로 접합된 단자 용접부(23b)에는 음극 단자(25)가 접합되어 있다.
양극 합재층(21)에는, 양극 활물질로서 활성탄이 포함된다. 이 활성탄에는, 리튬 이온이나 음이온을 가역적으로 도핑·탈도핑시키는 것이 가능하다. 또한, 음극 합재층(24)에는, 음극 활물질로서 폴리아센계 유기 반도체(PAS)가 포함된다. 이 PAS에는, 리튬 이온을 가역적으로 도핑·탈도핑시키는 것이 가능하다. 이와 같이, 양극 활물질로서 활성탄을 채용하고, 음극 활물질로서 PAS를 채용함으로써, 도시하는 축전 디바이스(10)는 리튬 이온 커패시터로서 기능하게 된다. 또한, 본 명세서에 있어서, 도핑이란, 흡장, 담지, 흡착, 삽입 등을 의미하고 있다. 즉, 도핑이란, 양극 활물질이나 음극 활물질에 대하여 리튬 이온 등이 들어가는 상태를 의미하고 있다. 또한, 탈도핑이란, 방출, 이탈 등을 의미하고 있다. 즉, 탈도핑이란, 양극 활물질이나 음극 활물질로부터 리튬 이온 등이 나오는 상태를 의미하고 있다.
전술한 바와 같이, 축전 디바이스(10) 내에는 리튬극(16)이 내장되어 있다. 이 리튬극(16)은, 음극 집전체(23)에 접합되는 리튬극 집전체(26)를 갖고 있다. 또한, 리튬극 집전체(26)에는 이온 공급원으로서의 금속 리튬박(27)이 압착된다. 따라서, 금속 리튬박(27)과 음극 합재층(24)은, 리튬극 집전체(26) 및 음극 집전체(23)를 통해 접속된 상태가 된다. 이와 같이, 음극(14)과 리튬극(16)은 전기적으로 접속되는 구조를 갖고 있다. 따라서, 라미네이트 필름(11) 내에 전해액을 주입함으로써, 리튬극(16)으로부터 음극(14)에 대하여 리튬 이온이 도핑(이하, 프리 도핑이라고 함)되게 된다.
이와 같이, 음극(14)에 리튬 이온을 프리 도핑함으로써, 음극 전위를 저하시키는 것이 가능해진다. 이에 따라, 축전 디바이스(10)의 셀 전압을 높이는 것이 가능해진다. 또한, 음극 전위의 저하에 의해 양극(13)을 깊이 방전시키는 것이 가능해지고, 축전 디바이스(10)의 셀 용량(방전 용량)을 높이는 것이 가능해진다. 또한, 음극(14)에 리튬 이온을 프리 도핑함으로써, 음극(14)의 정전 용량을 높이는 것이 가능해진다. 이에 따라, 축전 디바이스(10)의 정전 용량을 높이는 것이 가능해진다. 이와 같이, 축전 디바이스(10)의 셀 전압, 셀 용량, 정전 용량을 높일 수 있기 때문에, 축전 디바이스(10)의 에너지 밀도를 향상시키는 것이 가능해진다. 또한, 축전 디바이스(10)의 고용량화를 도모하는 관점에서, 양극(13)과 음극(14)을 단락시킨 후의 양극 전위가 20 V(Li/Li+에 대하여) 이하가 되도록, 금속 리튬박(27)의 양을 설정하는 것이 바람직하다.
또한, 양극 집전체(20)나 음극 집전체(23)에는 관통 구멍(20a, 23a)이 형성되어 있다. 이 때문에, 리튬극(16)으로부터 방출되는 리튬 이온을 적층 방향으로 이동시키는 것이 가능해진다. 이에 따라, 적층되는 모든 음극(14)에 대하여 원활하게 리튬 이온을 프리 도핑하는 것이 가능해진다.
계속해서, 양극(13) 및 음극(14)의 제조 방법에 대하여 설명한다. 이하, 제조 방법의 설명에 있어서는, 양극(13) 및 음극(14)을 전극으로서 기재함으로써, 양극(13)의 제조 방법과 음극(14)의 제조 방법을 통합하여 설명한다. 또한, 이하의 제조 방법의 설명에서는, 양극 합재층(21) 및 음극 합재층(24)을 전극 합재층으로서 기재하고 있다. 도 4는 본 발명의 일 실시형태인 전극의 제조 방법을 도시하는 플로우차트이다. 또한, 도 5 및 도 6은 각 제조 공정에 있어서의 전극의 상태를 도시하는 개략도이다.
도 4에 도시된 바와 같이, 단계 S101에서는, 집전체 재료(30)에 보호층으로서의 레지스트층(31)을 형성하는 전체면 도포 공정(보호층 형성 공정)이 실시된다. 이 전체면 도포 공정에서는, 도 5의 (a)에 도시된 바와 같이, 금속박으로 이루어지는 장척(長尺)의 집전체 재료(30)가 준비된다. 그리고, 집전체 재료(30)의 한쪽 면(30a) 전체에 레지스트 잉크가 도포된다. 이 레지스트 잉크를 건조시킴으로써, 집전체 재료(30)의 한쪽 면(30a)에는 전체로 확대되는 레지스트층(31)이 형성된다. 계속해서, 단계 S102에서는, 집전체 재료(30)에 보호층으로서의 레지스트층(32)을 형성하는 패턴 도포 공정(보호층 형성 공정)이 실시된다. 이 패턴 도포 공정에서는, 도 5의 (b)에 도시된 바와 같이, 집전체 재료(30)의 다른쪽 면(30b)에 소정 패턴으로 레지스트 잉크가 도포된다. 이 레지스트 잉크를 건조시킴으로써, 집전체 재료(30)의 다른쪽 면(30b)에는 관통 구멍(20a, 23a)에 대응하는 소정 패턴의 레지스트층(32)이 형성된다.
전술한 전체면 도포 공정이나 패턴 도포 공정에서는, 그라비아 인쇄나 스크린 인쇄 등에 의해 레지스트 잉크가 도포된다. 또한, 레지스트 잉크는, 후술하는 후속 공정에 의해 제거되는데, 이 후속 공정에서는, 집전체면으로부터 레지스트 잉크의 대부분이 제거되지만, 레지스트 잉크는 전극의 내부로 이동하여 남게 된다. 이 때문에, 레지스트 잉크는, 축전 디바이스의 특성을 손상시키지 않는 것이어야만 한다. 예컨대, 폴리비닐리덴플루오라이드(polyvinylidenefluoride, PVdF)를 N-메틸-2-피롤리돈에 용해시킨 PVdF 용액이 이용된다. 이 PVdF 용액에 의해 얻어지는 레지스트층(31, 32)은, 후술하는 에칭액이나 축전 디바이스에 이용되는 전해액에 대하여 내성을 갖고 있다. 또한, 양극(13)을 제조할 때에는, 집전체 재료(30)로서 예컨대 알루미늄박이 이용된다. 한편, 음극(14)을 제조할 때에는, 집전체 재료(30)로 서 예컨대 동박이 이용된다.
도 4에 도시된 바와 같이, 이어지는 단계 S103에서는, 집전체 재료(30)에 관통 구멍(20a, 23a)을 형성하는 에칭 공정이 실시된다. 이 에칭 공정에서는, 도 5의 (c)에 도시된 바와 같이, 레지스트층(31, 32)을 마스크로서 이용하여 집전체 재료(30)에 에칭 처리가 실시된다. 이에 따라, 집전체 재료(30)에 대하여 한쪽 면측으로부터 다수의 관통 구멍(20a, 23a)이 형성된다. 이 에칭 처리에 이용되는 에칭액은, 집전체 재료(30)의 재질에 따라서 적절하게 선택되는 것이다. 전술한 바와 같이, 집전체 재료(30)로서 알루미늄박이나 동박을 이용한 경우에는, 에칭액으로서 염산이나 염화제이철 수용액을 이용하는 것이 가능하다. 또한, 집전체 재료(30)에 대하여 한쪽 면측으로부터 관통 구멍(20a, 23a)을 형성하도록 했기 때문에, 양면으로부터 에칭 처리를 행하는 경우와 같이, 집전체 재료(30)에 소정 패턴으로 형성되는 레지스트층(32)의 고정밀도의 위치 결정이 불필요해진다. 이에 따라, 양극 집전체(20)나 음극 집전체(23)의 제조 비용을 낮추는 것이 가능해진다.
도 4에 도시된 바와 같이, 이어지는 단계 S104에서는, 관통 구멍(20a, 23a)을 구비한 집전체 재료(30)에 제1 전극 합재층(33)을 형성하는 제1 슬러리 도공 공정(합재층 형성 공정)이 실시된다. 이 제1 슬러리 도공 공정에서는, 도 6의 (a)에 도시된 바와 같이, 집전체 재료(30)에 남겨진 레지스트층(32) 상에 전극 슬러리가 도공된다. 또한, 관통 구멍(20a, 23a)의 내부에 전극 슬러리가 충전되도록 도공해도 좋다. 그리고, 전극 슬러리를 건조시킴으로써, 레지스트층(32) 상에 전극 합재층(33)이 형성된다. 여기서, 도 7은 도공 건조 장치(100)의 일례를 도시하는 개략 도이다. 도 7에 도시된 바와 같이, 롤(101)로부터 투입되는 레지스트층(31, 32)을 구비한 집전체 재료(30)는, 다이코터 등의 도공부(102)로 안내된다. 이 도공부(102)에서, 집전체 재료(30)에는 전극 슬러리가 도공된다. 그리고, 도공된 전극 슬러리를 건조시키기 위해서, 집전체 재료(30)는 수평 방향으로 반송되면서 건조로(103)를 통과하도록 되어 있다.
전술한 바와 같이, 에칭 공정 후에 레지스트층(31, 32)을 제거하지 않고서, 집전체 재료(30)에 대하여 전극 슬러리가 도공되어 있다. 즉, 전극 슬러리가 도공된 집전체 재료(30)는, 레지스트층(31)에 의해 관통 구멍(20a, 23a)이 폐쇄된 상태로 되어 있다. 이 때문에, 집전체 재료(30)에 전극 슬러리를 도공한 경우라도, 전극 슬러리가 관통 구멍(20a, 23a)을 통과하여 집전체 재료(30)의 이면측으로 누설되는 일이 없다. 따라서, 도공 건조 장치(100)의 가이드 롤러(104) 등에 전극 슬러리를 부착시키지 않고서, 집전체 재료(30)를 수평 방향으로 반송하는 것이 가능해진다. 이에 따라, 수직 방향으로 집전체 재료(30)를 끌어올리는 도공 방법에 비하여 건조로(103)를 길게 설정하는 것이 가능해진다. 따라서, 집전체 재료(30)의 반송 속도를 올릴 수 있어, 전극의 생산성을 향상시키는 것이 가능해진다.
또한, 관통 구멍(20a, 23a)을 갖는 집전체 재료(30)에 있어서는, 관통 구멍을 갖지 않는 집전체 재료에 비하여 강도가 낮아진다. 이 때문에, 관통 구멍(20a, 23a)을 갖는 집전체 재료(30)의 반송 속도를 높이는 것이 곤란해지고 있었다. 이에 비해, 집전체 재료(30)에 대하여 레지스트층(31, 32)을 남겨 둠으로써, 슬러리 도공 시에 집전체 재료(30)의 인장 강도를 높이는 것이 가능해진다. 이에 따라, 집전 체 재료(30)의 반송 속도를 올릴 수 있어, 전극의 생산성을 향상시키는 것이 가능해진다.
계속해서, 도 4에 도시된 바와 같이, 단계 S105에서는, 집전체 재료(30)에 제2 전극 합재층(34)을 형성하는 제2 슬러리 도공 공정(합재층 형성 공정)이 실시된다. 이 제2 슬러리 도공 공정에서는, 도 6의 (b)에 도시된 바와 같이, 집전체 재료(30)에 남겨진 레지스트층(31) 상에 전극 슬러리가 도공되고, 그리고, 전극 슬러리를 건조시킴으로써, 레지스트층(31) 상에 전극 합재층이 형성된다. 이 제2 슬러리 도공 공정에서도, 집전체 재료(30)에는 관통 구멍(20a, 23a)을 폐쇄하는 레지스트층(31)이나 전극 합재층(33)이 형성된 상태로 되어 있다. 이 때문에, 전극 슬러리가 관통 구멍(20a, 23a)을 통과하여 집전체 재료(30)의 이면측으로 누설되는 일이 없다. 따라서, 집전체 재료(30)를 수평 방향으로 반송하면서, 효율 좋게 전극 합재층(34)을 형성하는 것이 가능해진다.
도 4에 도시된 바와 같이, 이어지는 단계 S106에서는, 전극 합재층(33, 34)이 형성된 집전체 재료(30)를 가열하면서 건조시키는 가열 건조 공정(보호층 제거 공정)이 실시된다. 이 가열 건조 공정에서는, 도 6의 (c)에 도시된 바와 같이, 전극 합재층을 구비한 집전체 재료(30)가, 소정 시간(예컨대, 12시간)에 걸쳐 소정 온도(예컨대, 150℃∼200℃)에서 가열 처리된다. 이에 따라, 전극 합재층(33, 34)에 잔존하는 수분이 제거되고, 레지스트층(31, 32)에 포함되는 PVdF가 융해 또는 분해된다. 그리고, 융해된 PVdF는 전극 합재층(33, 34)에 흡수되고, 집전체 재료(30) 상으로부터 레지스트층(31, 32)이 제거되게 된다. 또한, 전극 합재층(33, 34)의 건조 공정과 레지스트층(31, 32)의 제거 공정은 별개의 공정으로 행해도 좋다. 이와 같이, 전극 합재층(33, 34)이 형성된 집전체 재료(30)에 대하여, PVdF가 융해되는 온도(150℃) 이상에서 열 처리를 실시함으로써, 레지스트층(31, 32)을 제거하여 전극의 저저항화를 도모하는 것이 가능해진다. 또한, PVdF가 분해되는 적당한 온도 이상에서 열 처리를 실시함으로써, 레지스트층(31, 32)을 제거하도록 해도 좋다. 또한, 레지스트층(31, 32)을 구성하는 PVdF는, 전극 슬러리에 바인더로서 포함되는 재료이다. 이 때문에, 전극 합재층(33, 34)에 PVdF를 침투시켜 레지스트층(31, 32)을 제거하는 것이 가능해진다. 또한, 가열 건조 공정에서는, 집전체 재료(30)나 전극 합재층(33, 34)의 산화를 방지하기 위해서, 진공 분위기하, 또는 불활성 가스 분위기하에서 가열 처리를 행하는 것이 바람직하다.
지금까지 설명한 바와 같이, 관통 구멍(20a, 23a)을 폐쇄하는 레지스트층(31)이 형성된 집전체 재료(30)에 전극 슬러리를 도공하고 있다. 이에 따라, 도공된 전극 슬러리가 관통 구멍(20a, 23a)으로부터 빠져 나가는 것을 방지할 수 있다. 따라서, 전극 슬러리를 도공한 집전체 재료(30)를 수평 방향으로 반송할 수 있고, 전극의 생산성을 향상시키는 것이 가능해진다. 또한, 레지스트층(31, 32)을 마련함으로써 집전체 재료(30)의 인장 강도를 높이는 것이 가능해진다. 이에 따라, 슬러리 도공 시에 집전체 재료(30)의 반송 속도를 올릴 수 있어, 전극의 생산성을 향상시키는 것이 가능해진다. 또한, 전극 슬러리의 누설을 방지할 수 있기 때문에, 관통 구멍(20a, 23a)을 크게 형성하는 것이 가능하다. 이에 따라, 리튬 이온의 프리 도핑 속도를 저하시키는 일이 없으며, 축전 디바이스(10)의 생산성을 향상시키 는 것이 가능해진다.
또한, 가열 건조 공정에 의해 레지스트층(31, 32)을 제거하도록 했기 때문에, 전극의 저항을 낮추는 것이 가능해진다. 이에 따라, 이 전극을 내장한 축전 디바이스(10)의 성능을 향상시키는 것이 가능해진다. 또한, 수분을 제거하여 전극 합재층(33, 34)을 완성시키는 가열 건조 공정에 있어서, 아울러 레지스트층(31, 32)을 융해하여 제거하도록 했기 때문에, 비용을 들이지 않고서 레지스트층(31, 32)을 제거할 수 있다.
또한, 전술한 설명에서는, 건조로(103)의 온도를 PVdF가 융해되는 온도 이상으로 설정함으로써, 전극 슬러리를 도공한 직후에 레지스트층(31, 32)을 제거하고 있다. 이 경우에는, 온도 상승에 따른 집전체 재료(30)의 파단이나 전극 합재층(33, 34)의 품질 저하를 초래하는 일이 없도록, 반송 속도 등의 각종 조건을 설정하는 것이 중요하다. 또한, 상기 공정에 한정되는 것은 아니며, 도공 건조 장치(100)의 건조로(103)에 의한 건조 공정과는 별개의 가열 건조 공정을 마련하도록 해도 좋다.
또한, 가열 건조 공정에서는, 집전체 재료(30)와 전극 합재층(33, 34) 사이의 레지스트층(31, 32)을 제거하기 때문에, 조건에 따라서는 집전체 재료(30)와 전극 합재층(33, 34) 사이에 간극이 발생하는 것도 고려된다. 이러한 경우에는, 가열 건조 공정 후에 전극에 대하여 프레스 가공을 실시하도록 해도 좋다. 또한, 전술한 설명에서는, 전극 합재층(33, 34)을 구비한 장척의 집전체 재료(30)에 대하여 가열 건조 공정을 실시하고 있으나, 이것에 한정되는 일은 없다. 예컨대, 전극 합재 층(33, 34)을 구비한 집전체 재료(30)를 소정 치수로 재단한 후에, 이 재단된 집전체 재료(30)에 대하여 가열 건조 공정을 실시해도 좋다.
이하, 전술한 축전 디바이스의 구성 요소에 대하여 하기의 순서로 상세히 설명한다. [A] 양극, [B] 음극, [C] 양극 집전체 및 음극 집전체, [D] 리튬극, [E] 세퍼레이터, [F] 전해액, [G] 외장 용기.
[A] 양극
양극은, 양극 집전체와 이것에 도공되는 양극 합재층을 갖고 있다. 축전 디바이스를 리튬 이온 커패시터로서 기능시키는 경우에는, 양극 합재층에 포함되는 양극 활물질로서, 리튬 이온 및/또는 음이온을 가역적으로 도핑·탈도핑할 수 있는 물질을 채용하는 것이 가능하다. 즉, 리튬 이온과 음이온 중 적어도 어느 한쪽을 가역적으로 도핑·탈도핑할 수 있는 물질이면 특별히 한정되는 일은 없다. 예컨대, 활성탄, 천이 금속 산화물, 도전성 고분자, 폴리아센계 물질 등을 이용하는 것이 가능하다.
예컨대, 활성탄은 알칼리 부활(賦活) 처리되며, 또한 비표면적 600 ㎡/g 이상을 갖는 활성탄 입자로 형성하는 것이 바람직하다. 활성탄의 원료로서는, 페놀 수지, 석유 피치, 석유 코크스, 야자 껍질, 석탄계 코크스 등이 사용된다. 페놀 수지나 석탄계 코크스는 비표면적을 높게 할 수 있다는 이유에서 적합하다. 이들 활성탄의 알칼리 부활 처리에 사용되는 알칼리 활성화제는, 리튬, 나트륨, 칼륨 등의 금속 리튬 이온의 염류 또는 수산화물이 바람직하다. 그 중에서도, 수산화칼륨이 적합하다. 알칼리 부활의 방법은, 예컨대, 탄화물과 활성제를 혼합한 후, 비활성 가스 기류 중에서 가열함으로써 행하는 방법을 들 수 있다. 또한, 활성탄의 원재료에 미리 활성화제를 담지시킨 후 가열하고, 탄화 및 부활의 공정을 행하는 방법을 들 수 있다. 또한, 탄화물을 수증기 등의 가스 부활법으로 부활한 후, 알칼리 활성화제로 표면 처리하는 방법도 들 수 있다. 이러한 알칼리 부활 처리가 실시된 활성탄은, 볼밀 등의 기지의 분쇄기를 이용하여 분쇄된다. 활성탄의 입도로서는, 일반적으로 사용되는 넓은 범위의 것을 사용하는 것이 가능하다. 예컨대, D50이 2 ㎛ 이상이고, 바람직하게는 2 ㎛∼50 ㎛, 특히 2 ㎛∼20 ㎛가 가장 바람직하다. 또한, 평균 세공 직경이 바람직하게는 10 ㎚ 이하이고, 비표면적이 바람직하게는 600 ㎡/g∼3000 ㎡/g인 활성탄이 적합하다. 그 중에서도, 800 ㎡/g 이상, 특히 1300 ㎡/g∼2500 ㎡/g인 것이 적합하다.
또한, 축전 디바이스를 리튬 이온 배터리로서 기능시키는 경우에는, 양극 합재층에 포함되는 양극 활물질로서, 폴리아닌 등의 도전성 고분자나, 리튬 이온을 가역적으로 도핑·탈도핑할 수 있는 물질을 채용하는 것이 가능하다. 예컨대, 양극 활물질로서 오산화바나듐(V2O5)이나 코발트산리튬(LiCoO2)을 이용하는 것이 가능하다. 이 외에도, LixCoO2, LixNiO2, LixMnO2, LixFeO2 등의 LixMyOz(x, y, z는 양의 수, M은 금속, 2종 이상의 금속이어도 좋음)의 일반식으로 표시될 수 있는 리튬 함유 금속 산화물, 또는 코발트, 망간, 바나듐, 티탄, 니켈 등의 천이 금속 산화물 또는 코발트, 망간, 바나듐, 티탄, 니켈 등의 천이 금속 황화물을 이용하는 것도 가능하다. 특히, 고전압을 요구하는 경우에는, 금속 리튬에 대하여 4 V 이상의 전위를 갖 는 리튬 함유 산화물을 이용하는 것이 바람직하다. 예컨대, 리튬 함유 코발트 산화물, 리튬 함유 니켈 산화물, 또는 리튬 함유 코발트-니켈 복합 산화물이 특히 적합하다.
전술한 활성탄 등의 양극 활물질은, 분말 형상, 입자 형상, 단섬유 형상 등으로 형성된다. 이 양극 활물질을 바인더와 혼합하여 전극 슬러리를 형성한다. 그리고, 양극 활물질을 함유하는 전극 슬러리를 양극 집전체에 도공하여 건조시킴으로써, 양극 집전체 상에 양극 합재층이 형성된다. 또한, 양극 활물질과 혼합되는 바인더로서는, 예컨대 SBR 등의 고무계 바인더나 폴리테트라플루오로에탈렌, 폴리비닐리덴플루오라이드 등의 불소 함유계 수지, 폴리프로필렌, 폴리에틸렌, 폴리아크릴레이트 등의 열가소성 수지를 이용할 수 있다. 또한, 양극 합재층에 대하여, 아세틸렌 블랙, 그래파이트, 금속 분말 등의 도전성 재료를 적절하게 첨가하도록 해도 좋다.
[B] 음극
음극은, 음극 집전체와 이것에 도공되는 음극 합재층을 갖고 있다. 음극 합재층에 포함되는 음극 활물질로서는, 리튬 이온을 가역적으로 도핑·탈도핑할 수 있는 것이면 특별히 한정되는 일은 없다. 예컨대, 그래파이트(흑연), 하드 카본(난흑연화성 탄소), 폴리아센계 물질 등의 여러 가지 탄소 재료, 주석 산화물, 규소 산화물 등을 이용하는 것이 가능하다. 그래파이트나 하드 카본은 고용량화를 도모할 수 있기 때문에 음극 활물질로서 바람직하다. 또한, 방향족계 축합 폴리머의 열 처리물인 폴리아센계 유기 반도체(PAS)는, 고용량화를 도모할 수 있기 때문에 음극 활물질로서 적합하다. 이 PAS는 폴리아센계 골격 구조를 갖는다. 이 PAS의 수소 원자/탄소 원자의 원자수비(H/C)는 0.05 이상, 0.50 이하의 범위 내인 것이 바람직하다. PAS의 H/C가 0.50을 초과하는 경우에는, 방향족계 다환 구조가 충분히 발달되어 있지 않기 때문에, 리튬 이온의 도핑·탈도핑이 원활하게 행해지지 않아, 축전 디바이스의 충방전 효율이 저하될 우려가 있다. PAS의 H/C가 0.05 미만인 경우에는, 축전 디바이스의 용량이 저하될 우려가 있다.
전술한 PAS 등의 음극 활물질은, 분말 형상, 입자 형상, 단섬유 형상 등으로 형성된다. 이 음극 활물질을 바인더와 혼합하여 전극 슬러리가 형성된다. 그리고, 음극 활물질을 함유하는 전극 슬러리를, 음극 집전체에 도공하여 건조시킴으로써, 음극 집전체 상에 음극 합재층이 형성된다. 또한, 음극 활물질과 혼합되는 바인더로서는, 예컨대, 폴리테트라플루오로에틸렌, 폴리비닐리덴플루오라이드 등의 불소 함유계 수지, 폴리프로필렌, 폴리에틸렌, 폴리아크릴레이트 등의 열가소성 수지, 스티렌부타디엔고무(SBR) 등의 고무계 바인더를 이용할 수 있다. 이들 중에서도 불소계 바인더를 이용하는 것이 바람직하다. 이 불소계 바인더로서는, 예컨대, 폴리비닐리덴플루오라이드, 비닐리덴플루오라이드-트리플루오로에틸렌 공중합체, 에틸렌-테트라플루오로에틸렌 공중합체, 프로필렌-테트라플루오로에틸렌 공중합체 등을 들 수 있다. 또한, 음극 합재층에 대하여, 아세틸렌 블랙, 그래파이트, 금속 분말 등의 도전성 재료를 적절하게 첨가하도록 해도 좋다.
[C] 양극 집전체 및 음극 집전체
양극 집전체 및 음극 집전체의 재료로서는, 일반적으로 전지나 커패시터로서 제안되어 있는 여러 가지 재료를 이용하는 것이 가능하다. 예컨대, 양극 집전체의 재료로서, 알루미늄, 스테인리스강 등을 이용할 수 있다. 음극 집전체의 재료로서, 스테인리스강, 동, 니켈 등을 이용할 수 있다. 또한, 전술한 양극 집전체나 음극 집전체에 형성되는 관통 구멍의 개구율은 특별히 한정되지 않으나, 40%∼60%가 바람직하다. 또한, 리튬 이온의 이동을 저해하지 않는 것이면, 관통 구멍의 크기나 갯수 등에 대해서도 특별히 한정되는 일은 없다. 또한, 양극 집전체 및 음극 집전체에 형성되는 관통 구멍의 형상으로서는, 원형, 타원형, 직사각형, 마름모형, 슬릿형 등, 어떠한 형상이어도 좋다.
[D] 리튬극
리튬극 집전체의 재료로서는, 일반적으로 전지나 커패시터의 집전체로서 제안되어 있는 여러 가지 재료를 이용하는 것이 가능하다. 이들 재료로서는, 스테인리스강, 동, 니켈 등을 이용할 수 있다. 또한, 리튬극 집전체로서, 익스팬디드 메탈, 펀칭 메탈, 에칭박, 망, 발포체 등의 표리면을 관통하는 관통 구멍을 구비하고 있는 것을 사용해도 좋다. 또한, 리튬극 집전체에 부착되는 금속 리튬박을 대신하여, 리튬 이온을 방출하는 것이 가능한 리튬-알루미늄 합금 등을 이용해도 좋다.
[E] 세퍼레이터
세퍼레이터로서는, 전해액, 양극 활물질, 음극 활물질 등에 대하여 내구성이 있고, 연통 기공을 갖는 전자 전도성이 없는 다공질체 등을 이용할 수 있다. 통상은, 종이(셀룰로오스), 유리 섬유, 폴리에틸렌 또는 폴리프로필렌 등으로 이루어지는 천, 부직포 또는 다공체가 이용된다. 세퍼레이터의 두께는 전해액의 유지량이나 세퍼레이터의 강도 등을 감안하여 적절하게 설정할 수 있다. 또한, 세퍼레이터의 두께는 축전 디바이스의 내부 저항을 작게 하기 위해서 얇은 편이 바람직하다.
[F] 전해액
전해액으로서는, 고전압에서도 전기 분해를 일으키지 않는다는 점, 리튬 이온이 안정적으로 존재할 수 있다는 점에서, 리튬염을 포함하는 비프로톤성 유기 용매를 이용하는 것이 바람직하다. 비프로톤성 유기 용매로서는, 예컨대, 에틸렌카보네이트, 프로필렌카보네이트, 디메틸카보네이트, 디에틸카보네이트, γ-부틸로락톤, 아세토니트릴, 디메톡시에탄, 테트라히드로푸란, 디옥솔란, 염화메틸렌, 술포란 등을 단독 또는 혼합한 용매를 들 수 있다. 또한, 리튬염으로서는, 예컨대, LiClO4, LiAsF6, LiBF4, LiPF6, LiN(C2F5SO2)2 등을 들 수 있다. 또한, 전해액 중의 전해질 농도는, 전해액에 의한 내부 저항을 작게 하기 위해서, 적어도 0.1 몰/L 이상으로 하는 것이 바람직하다. 나아가서는, 0.5 몰/L∼1.5 몰/L의 범위 내로 하는 것이 바람직하다.
또한, 유기 용매를 대신하여 이온성 액체(이온 액체)를 이용해도 좋다. 이온성 액체는 각종 양이온종과 음이온종의 조합이 제안되어 있다. 양이온종으로서는, 예컨대, N-메틸-N-프로필피페리디늄(PP13), 1-에틸-3-메틸이미다졸늄(EMI), 디에틸메틸-2-메톡시에틸암모늄(DEME) 등을 들 수 있다. 또한, 음이온종으로서는, 비스(플루오로술포닐)이미드(FSI), 비스(트리플루오로메탄술포닐)이미드(TFSI), PF6 -, BF4 - 등을 들 수 있다.
[G] 외장 용기
외장 용기로서는, 일반적으로 전지에 이용되고 있는 여러 가지 재질을 이용할 수 있다. 예컨대, 철이나 알루미늄 등의 금속 재료를 사용해도 좋다. 또한, 수지 등의 필름 재료를 사용해도 좋다. 또한, 외장 용기의 형상에 대해서도 특별히 한정되는 일은 없다. 원통형이나 각형 등 용도에 따라서 적절하게 선택하는 것이 가능하다. 축전 디바이스의 소형화나 경량화의 관점에서는, 알루미늄의 라미네이트 필름을 이용한 필름형의 외장 용기를 이용하는 것이 바람직하다. 일반적으로는, 외측에 나일론 필름, 중심에 알루미늄박, 내측에 변성 폴리프로필렌 등의 접착층을 가진 3층 라미네이트 필름이 이용되고 있다.
본 발명은 상기 실시형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능한 것은 물론이다. 예컨대, 본 발명의 제조 방법에 의해 얻어진 전극은, 리튬 이온 배터리나 리튬 이온 커패시터 뿐만 아니라, 여러 가지 형식의 배터리나 커패시터에 적용하는 것이 가능하다.
또한, 전술한 설명에서는, 전체면 도포 공정을 실시한 후에 패턴 도포 공정을 실시하도록 하고 있으나, 이것에 한정되는 일은 없다. 예컨대, 패턴 도포 공정을 실시한 후에 전체면 도포 공정을 실시해도 좋고, 전체면 도포 공정과 패턴 도포 공정을 동시에 실시해도 좋다. 또한, 전체면 도포 공정이나 패턴 도포 공정에서는, PVdF 용액을 그라비아 인쇄에 의해 도포하고, PVdF 용액을 건조시켜 필름화함으로 써 레지스트층(31, 32)을 형성하고 있으나, 이것에 한정되는 일은 없다. 예컨대, 에칭액이나 전해액에 대하여 내성을 갖는 것이면, 자외선 경화형이나 열경화형의 레지스트 잉크를 이용하여 레지스트층을 형성해도 좋다. 또한, 에칭액이나 전해액에 대하여 내성을 갖는 것이면, 노광 처리와 현상 처리를 경유하여 레지스트층을 형성하는 포토레지스트를 이용해서 레지스트층을 형성해도 좋다.
도 1은 축전 디바이스를 도시하는 사시도이다.
도 2는 도 1의 A-A선을 따라서 축전 디바이스의 내부 구조를 개략적으로 도시하는 단면도이다.
도 3은 축전 디바이스의 내부 구조를 부분적으로 확대하여 도시하는 단면도이다.
도 4는 본 발명의 일 실시형태인 전극의 제조 방법을 도시하는 플로우차트이다.
도 5는 각 제조 공정에 있어서의 전극의 상태를 도시하는 개략도이다.
도 6은 각 제조 공정에 있어서의 전극의 상태를 도시하는 개략도이다.
도 7은 도공 건조 장치의 일례를 도시하는 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
13: 양극(전극) 14: 음극(전극)
20: 양극 집전체(구멍이 뚫린 집전체)
20a: 관통 구멍 21: 양극 합재층(전극 합재층)
23: 음극 집전체(구멍이 뚫린 집전체)
23a: 관통 구멍 24: 음극 합재층(전극 합재층)
30: 집전체 재료 30a: 한쪽 면
30b: 다른쪽 면 31: 레지스트층(보호층)
32: 레지스트층(보호층) 33: 전극 합재층
34: 전극 합재층

Claims (5)

  1. 구멍이 뚫린 집전체를 구비하는 전극의 제조 방법으로서,
    집전체 재료의 한쪽 면에 확대되는 보호층을 형성하는 한편, 상기 집전체 재료의 다른쪽 면에 정해진 패턴의 보호층을 형성하는 보호층 형성 공정과,
    상기 집전체 재료의 상기 정해진 패턴의 보호층을 형성한 면에 에칭 처리를 실시하여, 상기 집전체 재료에 관통 구멍을 형성하는 에칭 공정과,
    상기 보호층 및 상기 관통 구멍을 구비한 상기 집전체 재료에, 전극 슬러리를 도공하여 전극 합재층을 형성하는 합재층 형성 공정, 및
    상기 전극 합재층을 구비한 상기 집전체 재료로부터 상기 보호층을 제거하는 보호층 제거 공정
    을 포함하고,
    상기 보호층 형성 공정에서 상기 보호층은 폴리비닐리덴플루오라이드 만을 용해시킨 용액을 도포하여 형성되며, 상기 보호층 제거 공정에서 상기 보호층은 가열 처리에 의해 제거되는 것을 특징으로 하는 전극의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 보호층 제거 공정에서, 상기 보호층은 상기 전극 합재층에 흡수되는 것을 특징으로 하는 전극의 제조 방법.
  4. 제1항에 있어서, 상기 보호층에, 상기 전극 합재층에 포함되는 바인더와 동일한 재료를 사용하는 것을 특징으로 하는 전극의 제조 방법.
  5. 삭제
KR1020090024025A 2008-03-26 2009-03-20 전극의 제조 방법 KR101530094B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-081413 2008-03-26
JP2008081413A JP5038954B2 (ja) 2008-03-26 2008-03-26 電極の製造方法

Publications (2)

Publication Number Publication Date
KR20090102654A KR20090102654A (ko) 2009-09-30
KR101530094B1 true KR101530094B1 (ko) 2015-06-18

Family

ID=40756592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090024025A KR101530094B1 (ko) 2008-03-26 2009-03-20 전극의 제조 방법

Country Status (5)

Country Link
US (1) US8404126B2 (ko)
EP (1) EP2105983B1 (ko)
JP (1) JP5038954B2 (ko)
KR (1) KR101530094B1 (ko)
CN (1) CN101546827B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015974A (ja) * 2008-03-28 2010-01-21 Fuji Heavy Ind Ltd 電極の製造方法、蓄電デバイス、および中間積層材
KR101677101B1 (ko) 2009-03-23 2016-11-17 도요 알루미늄 가부시키가이샤 전극 구조체, 콘덴서, 전지 및 전극 구조체의 제조 방법
JP5427292B2 (ja) * 2010-03-23 2014-02-26 太陽誘電株式会社 電気化学デバイス用蓄電素子、該蓄電素子を用いた電気化学デバイス、電気化学デバイス用蓄電素子の製造方法、及び電気化学デバイスの製造方法
JP5927755B2 (ja) * 2010-09-30 2016-06-01 凸版印刷株式会社 リチウムイオン電池およびリチウムイオン電池の製造方法
WO2013146464A1 (ja) * 2012-03-29 2013-10-03 住友電気工業株式会社 電極材料、及びこの電極材料を用いたキャパシタ、二次電池
US11050121B2 (en) 2012-05-16 2021-06-29 Eskra Technical Products, Inc. System and method for fabricating an electrode with separator
US11011737B2 (en) 2012-05-16 2021-05-18 Eskra Technical Products, Inc. System and method of fabricating an electrochemical device
US10211433B2 (en) 2012-11-27 2019-02-19 Apple Inc. Battery packaging
US9711770B2 (en) 2012-11-27 2017-07-18 Apple Inc. Laminar battery system
US10033029B2 (en) * 2012-11-27 2018-07-24 Apple Inc. Battery with increased energy density and method of manufacturing the same
CN103094578B (zh) * 2013-01-18 2017-11-24 东莞新能源科技有限公司 一种软包装锂离子电池负极片的制作方法
US9899661B2 (en) 2013-03-13 2018-02-20 Apple Inc. Method to improve LiCoO2 morphology in thin film batteries
US9601751B2 (en) 2013-03-15 2017-03-21 Apple Inc. Annealing method for thin film electrodes
US9887403B2 (en) 2013-03-15 2018-02-06 Apple Inc. Thin film encapsulation battery systems
US9570775B2 (en) 2013-03-15 2017-02-14 Apple Inc. Thin film transfer battery systems
US10141600B2 (en) 2013-03-15 2018-11-27 Apple Inc. Thin film pattern layer battery systems
US10930915B2 (en) 2014-09-02 2021-02-23 Apple Inc. Coupling tolerance accommodating contacts or leads for batteries
CN105895853B (zh) * 2016-04-20 2018-06-12 清华大学深圳研究生院 一种储能器件及其制备方法
KR102039909B1 (ko) * 2016-09-01 2019-11-04 주식회사 엘지화학 관통형의 기공 또는 구멍들이 형성된 집전체를 사용하여 전극을 제조하는 방법
US11824220B2 (en) 2020-09-03 2023-11-21 Apple Inc. Electronic device having a vented battery barrier
US20220263060A1 (en) * 2021-02-15 2022-08-18 Alliance For Sustainable Energy, Llc Laser ablation for lithium-ion batteries

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036607A (ja) * 2006-08-10 2008-02-21 Nihon Micro Coating Co Ltd 帯状体の塗工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69417521T2 (de) * 1993-06-23 1999-09-16 Toray Industries Elektrode einer zelle, sekundärzelle mit dieser elektrode und verfahren zur herstellung dieser elektrode
DE69837838T2 (de) 1997-01-27 2008-01-31 Fuji Jukogyo K.K. Organische, elektrolytische batterie
JP4694737B2 (ja) * 2000-09-26 2011-06-08 旭硝子株式会社 電気二重層キャパシタ用電極体の製造方法
US6790561B2 (en) * 2001-03-15 2004-09-14 Wilson Greatbatch Ltd. Process for fabricating continuously coated electrodes on a porous current collector and cell designs incorporating said electrodes
US6921609B2 (en) * 2001-06-15 2005-07-26 Kureha Chemical Industry Co., Ltd. Gradient cathode material for lithium rechargeable batteries
DE10203143A1 (de) * 2002-01-28 2003-08-07 Epcos Ag Elektroden, deren Herstellung und Kondensatoren mit den Elektroden
JP4267279B2 (ja) * 2002-09-06 2009-05-27 日本製箔株式会社 集電体及びその製造方法
WO2004097867A2 (ja) * 2003-03-31 2004-11-11 Kanebo Ltd 有機電解質キャパシタ
JP4813152B2 (ja) 2005-11-14 2011-11-09 富士重工業株式会社 リチウムイオンキャパシタ
US20080032236A1 (en) * 2006-07-18 2008-02-07 Wallace Mark A Method and apparatus for solid-state microbattery photolithographic manufacture, singulation and passivation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036607A (ja) * 2006-08-10 2008-02-21 Nihon Micro Coating Co Ltd 帯状体の塗工方法

Also Published As

Publication number Publication date
US20090242507A1 (en) 2009-10-01
US8404126B2 (en) 2013-03-26
JP2009238924A (ja) 2009-10-15
EP2105983A1 (en) 2009-09-30
KR20090102654A (ko) 2009-09-30
EP2105983B1 (en) 2012-02-22
JP5038954B2 (ja) 2012-10-03
CN101546827B (zh) 2013-12-25
CN101546827A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101530094B1 (ko) 전극의 제조 방법
KR101596509B1 (ko) 축전 디바이스
KR101625672B1 (ko) 축전 디바이스
US8148002B2 (en) Electric storage device
US8247115B2 (en) Wound-type electric storage device including electrode sheets
US8166635B2 (en) Manufacturing method of electrode, electric storage device, and intermediate laminate member
JP2009123385A (ja) 蓄電デバイス
JP2009200302A (ja) 蓄電デバイスの製造方法および蓄電デバイス
KR20090029625A (ko) 축전 디바이스
JP5409467B2 (ja) 捲回型の蓄電デバイス
CN111742385B (zh) 蓄电装置、蓄电装置用负极、以及它们的制造方法
JP2010044896A (ja) 蓄電デバイス
JP5038957B2 (ja) 電極の製造方法および電極
JP2009188141A (ja) 蓄電デバイス
CN113950756B (zh) 蓄电装置以及锂离子二次电池的制造方法
US20230318039A1 (en) Electrolyte for lithium secondary battery and lithium secondary battery comprising same
KR101157500B1 (ko) 리튬이온 커패시터 셀 및 그 제조방법
JP2010123357A (ja) 蓄電デバイス
KR101137723B1 (ko) 탄소가 코팅된 집전체를 이용한 리튬이온 커패시터 셀 및 그 제조방법
KR20210109455A (ko) 리튬 금속 음극의 제조방법, 이에 의해 제조된 리튬 금속 음극 및 이를 포함하는 리튬-황 전지
KR101771012B1 (ko) 울트라 커패시터의 리튬 이온 도핑 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 5