KR101517859B1 - 스위칭 전원 - Google Patents

Abstract

스위칭 전원은 트랜스포머, 트랜스포머의 1차측에 입력 전압을 스위칭하도록 구성된 스위칭 유닛, 스위칭 유닛의 동작을 제어하도록 구성된 제어 유닛, 및 트랜스포머의 1차측을 통해 흐르는 전류를 전압으로서 검출하고 그 전압을 제어 유닛에 공급하도록 구성된 검출 유닛을 포함하고, 검출 유닛은 스위칭 유닛의 동작 상태에 기초하여 제어 유닛에 공급되는 전압을 제어한다.

Description

스위칭 전원 {SWITCHING POWER SUPPLY}

본 발명은, 직류(DC) 전압을 출력하는 스위칭 전원에 관한 것이다.

종래의 플라이백형(flyback-type) 스위칭 전원에 있어서, 트랜스포머의 1차측 전압을 스위칭하기 위한 전계 효과 트랜지스터(FET)와 같은 스위칭 소자의 스위칭 동작은 다음과 같이 제어된다. 예를 들면, FET의 온/오프 동작은 트랜스포머의 2차측 전압, FET를 통해 흐르는 전류에 대응하는 전압 및 FET의 드레인과 소스 사이의 전압에 기초하여 제어된다. 이 동작을 제어하기 위해서, 스위칭 동작 제어를 위한 전용 집적 회로(IC)가 사용된다. 구체적으로, 2차측 전압이 제1 기준 전압을 초과하고 FET의 드레인과 소스 사이의 전압이 제2 기준 전압 이하인 경우에 FET가 온된다. 2차측의 전압이 FET를 통해 흐르는 전류에 대응하는 전압 미만인 경우에 FET는 오프된다. 이러한 스위칭 전원은 경부하 상태(light load state)에서 FET가 온되는 기간을 단축시킴으로써, 경부하시의 전력 소비를 감소시키기 위한 기술을 사용한다(일본 특허 출원 공개 제2000-148265호 공보).

최근, 경부하 상태에서의 전력 소비를 감소시키는 것은 스위칭 전원이 탑재된 기기에 있어서 하나의 과제가 되고 있다. 예를 들면, 경부하 상태(동작 대기 상태라고도 칭함)에서 스위칭 전원이 탑재된 기기의 전력 소비를 더욱 감소시킴으로써, 종래의 기기보다 낮은 전력 소비를 갖는 기기가 제공될 수 있다. 특히, 동작 대기 상태나 비동작 상태에서는, 많은 경우에 스위칭 전원과 같은 전력 공급원이 장치 내에서 가장 많은 양의 전력을 소비한다. 따라서, 경부하 상태에 있어서의 스위칭 전원의 전력 소비를 더욱 감소시킬 필요성이 높아지고 있다.

경부하 상태에 있어서의 스위칭 전원의 전력 소비의 감소를 방해하는 요인 중 하나는 FET(스위칭 소자)의 스위칭 손실이다. FET의 스위칭 손실을 감소시키기 위한 가능한 방법은 FET가 온으로 있는 동안 FET에 보내지는 전류량을 증가시켜 단위 시간당 스위칭 동작의 횟수를 감소시키는 것이다.

그러나, 스위칭 소자가 온으로 있는 동안에 스위칭 소자로 보내지는 전류량을 증가시켜 스위칭 동작의 횟수를 감소시키는 것은, 트랜스포머가 비트음(beat sound)을 생성시키는 문제점을 야기시킨다. 스위칭 동작의 횟수가 감소되어 스위칭 소자가 온으로 있는 동안 스위칭 소자로 보내지는 전류량이 증가되면, 트랜스포머의 비트음이 커진다. 구체적으로, 경부하 상태에 있어서의 스위칭 손실을 감소시키고자 하면, 사용자에게 불쾌한 음인 트랜스포머의 비트음이 생성된다. 많은 경우의 경부하 상태에서는, 기기가 비동작 상태이므로, 비트음은 사용자에게 쉽게 들린다.

본 발명은 경부하 상태에 있어서의 스위칭 전원의 트랜스포머에 의해 생성된 비트음을 감소시키는 것을 가능하게 한다.

본 발명의 일 양태에 따르면, 스위칭 전원은 입력 전압을 변환하도록 구성된 트랜스포머, 트랜스포머의 1차측에 입력된 전압을 스위칭하도록 구성된 스위칭 유닛, 스위칭 유닛의 동작을 제어하도록 구성된 제어 유닛, 및 트랜스포머의 1차측을 통해 흐르는 전류를 전압으로서 검출하고 상기 전압을 상기 제어 유닛에 공급하도록 구성된 검출 유닛을 포함하고, 검출 유닛은 스위칭 유닛의 동작 상태에 기초하여 제어 유닛에 공급되는 전압을 제어한다.

본 발명의 다른 양태에 따르면, 화상 형성 장치는 기록재에 화상을 형성하도록 구성된 화상 형성 유닛, 화상 형성 유닛의 동작을 제어하도록 구성된 컨트롤러, 및 컨트롤러에 전압을 출력하도록 구성된 스위칭 전원을 포함하고, 스위칭 전원은, 입력 전압을 변환하도록 구성된 트랜스포머, 트랜스포머의 1차측에 입력된 전압에 대한 스위칭을 수행하도록 구성된 스위칭 유닛, 스위칭 유닛의 동작을 제어하도록 구성된 제어 유닛, 및 트랜스포머의 1차측을 통해 흐르는 전류를 전압으로서 검출하고 상기 전압을 제어 유닛에 공급하도록 구성된 검출 유닛을 포함하고, 검출 유닛은 스위칭 유닛의 동작 상태에 기초하여 제어 유닛에 공급되는 전압을 제어한다.

본 발명의 추가적인 특징 및 양태는 첨부된 도면을 참조하여 실시예의 후술하는 상세한 설명으로부터 명확해질 것이다.

본 명세서에 통합되고 그 일부를 이루는 첨부 도면은 설명과 함께 본 발명의 실시예, 특징 및 양태를 예시하고, 본 발명의 원리를 설명하는 역할을 한다.

도 1a는 본 발명의 제1 실시예에 따른 스위칭 전원을 나타내는 회로도이고, 도 1b는 본 발명의 제1 실시예에 따른 전원 IC를 나타내는 개략 블록도.
도 2a는 본 발명의 제1 실시예에 따른 경부하 상태에 있어서의 동작 파형을 나타내는 도면이고, 도 2b는 본 발명의 제1 실시예에 따른 경부하 상태에 있어서의 전원 IC의 입력 신호(IS) 단자에 입력되는 전압 파형을 나타내는 도면.
도 3a는 본 발명의 제1 실시예에 따른 통상 부하 상태에 있어서의 동작 파형을 나타내는 도면이고, 도 3b는 본 발명의 제1 실시예에 따른 통상 부하 상태에 있어서의 전원 IC의 IS 단자에 입력되는 전압 파형을 나타내는 도면.
도 4는 본 발명의 제1 실시예에 따른 과부하 상태에 있어서의 전원 IC의 IS 단자에 입력되는 전압 파형을 나타내는 도면.
도 5a 및 5b는 본 발명의 제2 실시예에 따른 스위칭 전원을 나타내는 회로도.
도 6은 본 발명의 제2 실시예에 따른 전원 IC의 IS 단자에 입력되는 전압 파형을 나타내는 도면.
도 7a는 본 발명에 따른 스위칭 전원을 나타내는 전제(pre-required) 회로도이고, 도 7b는 본 발명에 따른 전원 IC를 나타내는 개략 블록도.
도 8은 도 7a에 나타낸 스위칭 전원의 동작 파형을 나타내는 도면.
도 9는 전력 절약이 가능한 스위칭 전원을 나타내는 회로도.
도 10a 및 10b는 간헐 발진시의 도 7 및 도 9의 회로의 동작 파형을 나타내는 도면.
도 11은 과전류 검출시의 부하 차이를 나타내는 도면.
도 12는 스위칭 손실을 나타내는 도면.
도 13은 트랜스포머의 구성을 나타내는 도면.
도 14는 트랜스포머를 위로부터 본 사시도.
도 15는 트랜스포머의 변형을 나타내는 도면.
도 16은 트랜스포머의 고유 진동을 나타내는 도면.
도 17a 및 17b는 전자기력에 의한 코어의 변형을 나타내는 도면.
도 18a 및 18b는 스위칭 전원의 적용예를 나타내는 도면.

이하에, 도면을 참조하여, 본 발명의 다양한 실시예, 특징 및 양태에 대해 상세하게 설명한다.

이하, 본 발명에 따른 스위칭 전원의 구성 및 동작에 대해 설명한다. 이하의 실시예들은 예시적인 것이며, 본 발명의 기술적 범위가 이에 한정되지는 않는다.

이하, (본 발명에 필수적인) 스위칭 전원의 경부하 상태에 있어서의 트랜스포머 비트음의 생성 메커니즘에 대해서 설명한다.

도 13은 트랜스포머(108)의 구성을 나타낸다. 도 14는 트랜스포머(108)를 위로부터 본 사시도이다. 도 13 및 도 14를 참조하면, 트랜스포머(108)에는, 페라이트 코어(301, 302), 코일 보빈(303), 1차 권선(304), 2차 권선(305), 층간지(interlaminar paper)(306) 및 테이프(307)가 제공된다. 중앙 자각부(central magnetic leg)에는 갭이 제공된다. 이하, 트랜스포머(108)를 조립하는 절차에 대해 설명한다. 우선, 권선(304, 305)과 층간지(306)가 코일 보빈(303) 둘레에 권취된다. 단자 처리를 행한 후, 페라이트 코어(301, 302)가 코일 보빈(303)에 삽입된다. 그 후, 코어(301, 302)를 고정하기 위해, 테이프(307)가 그 외주부에 권취된다. 다음으로, 일반적으로 불포화 폴리에스테르 수지, 변성 폴리에스테르 수지 또는 알키드 수지인 바니시(varnish)에 트랜스포머(108)가 함침된다. 구체적으로, 트랜스포머(108)는 단자를 위로 해서 미리 정해진 기간 동안 조(tub)에서 이러한 바니시에 함침된다(침지). 바니시를 고착화하기 위해, 바니시는 몇시간동안 고온으로 유지된다. 이렇게, 상술한 바니시 함침 처리의 과정에서, 바니시는 코어(301, 302)들 사이의 갭, 코어(301, 302)와 코일 보빈(303) 사이의 갭, 권선(304, 305)과 층간지(306) 사이의 갭으로 스며들고, 고착화되어 이러한 요소들을 일체화시킨다.

그러나, 바니시 함침 처리를 실시한 트랜스포머(108)는 바니시의 함침 상태에 변동을 갖는다. 예를 들면, 바니시가 중앙 자각에 도달해서 (서로 대향하는) 짝을 이루는 중앙 자각이 서로 밀접하게 접착되어 있으면, 트랜스포머(108)는 작은 비트음을 생성한다. 한편, 바니시가 중앙 자각에 도달하지 않으면, 트랜스포머(108)는 큰 비트음을 생성한다. 짝을 이루는 외측 자각들이 서로 밀접하게 접착되지 않으면, 도 15에 나타낸 바와 같이 외측 자각들 사이의 마찰이 발생하여 큰 비트음을 초래한다. 이러한 비트음은 트랜스포머(108)가 여자될 때 생성된 자속에 의해 유발되는 전자기력에 의해 야기된다. 전자기력은 중앙 자각에 가장 크게 영향을 미친다. (서로 대향하는) 짝을 이루는 중앙 자각이 서로 접착되는 방향 즉, 도 17a의 화살표에 의해 나타내어진 방향으로 전자기력이 생성된다. 전자기력이 트랜스포머(108)에 인가되면, 트랜스포머(108)는 도 17a에 나타낸 바와 같이 변형된다.

스위칭 디바이스가 오프되고 자속의 양이 감소하면, 코어(301, 302)의 탄성에 의한 복원력이 작용하여 트랜스포머(108)가 도 17b에 나타낸 바와 같이 변형된다. 트랜스포머(108)가 이렇게 변형하면, 짝을 이루는 외측 자각들이 진동하고, 이들 사이의 마찰에 의해 비트음이 발생된다.

도 16에 나타낸 바와 같이, (서로 대향하는) 짝을 이루는 외측 자각들을 밀접하게 접착함으로써 비트음이 감소될 수 있다. 하지만, 짝을 이루는 외측 자각들이 서로 밀접하게 접착되어 있어도, 이들은 하나의 탄성체로서 진동하므로, 외측 자각의 고유 진동(natural vibration)에 의한 진동음이 남는다. 즉, 짝을 이루는 외측 자각들이 서로 밀접하게 접착되어도, 비트음을 충분히 감쇠시키는 것은 어렵다.

요즘에는, 기기가 동작하지 않는 경우에 전력 절약에 대한 추가적인 요구가 있고, 전원의 스위칭 동작의 횟수가 비동작 상태와 같은 경부하 상태에서 전력 소비를 감소시키기 위한 스위칭 동작의 횟수로 감소되어 동작 효율을 향상시킨다. 그 결과, 이러한 스위칭 전원의 트랜스포머(108)의 구동 주파수가 가청 주파수 영역 내로 들게 되어, 트랜스포머(108)의 비트음을 크게 할 가능성이 있다. 스위칭 손실을 감소시키기 위해서 스위칭 소자가 온일 때 스위칭 소자로 보내지는 전류량을 증가시키는 경향이 있다. 이 경우, 트랜스포머(108)의 코어(301, 302)에 대한 전자기력이 증가하고, 도 17에 나타낸 바와 같이 진동에 의한 비트음을 증가시킬 가능성이 있다. 트랜스포머(108)로부터의 비트음 생성의 메커니즘에 대해 상술하였다.

이하, (본 발명의 기초가 되는) 스위칭 전원의 회로 구성과 동작에 대해서 도 7a 및 도 7b를 참조하여 설명한다. 후술하는 스위칭 전원도 일반적으로 플라이백형 스위칭 전원이라 칭해진다.

도 7a를 참조하면, 회로도는 상용 교류(AC) 전원으로부터 전원 전압을 공급하기 위한 입구(101), 퓨즈(102), 공통 모드 코일(103), 정류 다이오드 브릿지(104), 1차 평활 커패시터(105), 전원 IC(109)를 기동시키기 위한 기동 저항(106) 및 트랜스포머(108)의 1차 권선 Np를 통해 흐르는 전류를 단속적으로 차단시키기 위한 스위칭 소자(107)를 포함한다. 본 예에서는 (MOS)(metal oxide semiconductor)-FET(107)(이하, FET(107)라 칭함)가 적용된다. 1차 권선 Np(1차측)와 2차 권선 Ns(2차측)를 갖는 플라이백형 트랜스포머(108)는 입력된 DC 전압을 필요한 출력 전압으로 변압(변환)한다. 전원 IC(109)는 FET(107)의 온/오프 동작을 제어한다.

회로도는 스위칭 FET(107)의 게이트를 통해 흐르는 전류를 제한하기 위한 저항(110)과, 트랜스포머(108)의 보조 권선 Nb에 유기된 전압을 정류하기 위한 다이오드(111)를 추가적으로 포함한다. 회로도는 필터 회로를 형성하는 저항(112)과 커패시터(113)를 추가적으로 포함한다. 회로도는 (트랜스포머(108)를 통해 흐르는 전류를 검출하기 위한 전류 검출 회로의 제1 저항인) 전류 검출 저항(114), 션트 레귤레이터(shunt regulator)(125)의 출력을 전원 IC(109)에 전달하기 위한 포토 커플러(115), 트랜스포머(108)의 2차 권선 Ns의 전압을 정류하기 위한 다이오드(116) 및 평활 커패시터(117)를 추가적으로 포함한다.

회로도는 스위칭 전원에 접속되는 부하(119), 포토 커플러(115)에 보내지는 전류를 제한하기 위한 저항(120), 저항(121) 및 커패시터(122)를 추가적으로 포함한다. 저항(121)과 커패시터(122)는 위상 보상 회로를 형성한다. 회로도는 레귤레이션 저항(123, 124) 및 션트 레귤레이터(125)를 추가적으로 포함한다.

우선, 스위칭 전원의 통상 동작(통상 부하 상태)으로서, 입구(101)로부터 입력된 상용 AC 전력의 AC 전압은 정류 다이오드 브릿지(104)에 의해 전파 정류된 후, 1차 평활 커패시터(105)에 DC 전압으로서 충전된다. 이 DC 전압은 기동 저항(106)을 통해 전원 IC(109)를 기동시킨다.

전원 IC(109)가 동작을 개시하고, FET(107)가 도통(온) 상태로 진입하면, 1차 권선 Np에 1차 평활 커패시터(105)의 DC 전압이 인가되어, 1차 권선 Np와 동극측에서 양극성을 갖는 전압이 보조 권선 Nb에 유기된다. 이 경우에, 2차 권선 Ns에도 전압이 유기되지만, 전압이 다이오드(116)의 애노드측에서 음극성을 가지므로, 전압이 2차측에 전달되지 않는다. 따라서, 트랜스포머(108)의 여자 전류(exciting current)만이 1차 권선 Np를 통해 흐른다. 여자 전류의 제곱에 비례하는 에너지가 트랜스포머(108)에 축적된다. 이 여자 전류는 시간에 비례해서 증가한다.

보조 권선 Nb에 유기된 전압은 다이오드(111) 및 저항(112)을 통해 커패시터(113)를 충전하여 전원 IC(109)에 대한 전원 전압을 공급한다.

FET(107)가 비도통(오프) 상태로 진입하면, 기동시의 전압과 역극성을 갖는 전압이 트랜스포머(108)의 각 권선에 유기되어, 다이오드(116)의 애노드측에서 양의 극성을 갖는 전압이 2차 권선 Ns에 유기된다. 트랜스포머(108)에 축적된 에너지가 다이오드(116)와 평활 커패시터(117)에 의해 각각 정류 및 평활화되어, DC 출력 전압(118)으로서 부하(119)에 공급된다. 이와 같이 트랜스포머(108)가 동작하면, 트랜스포머(108)의 보조 권선 Nb에 의해 생성된 전압이 전원 IC(109)에 대한 전원으로서 공급된다. 이에 의해 전원 IC(109)가 동작을 계속하는 것이 가능해지고, FET(107)의 스위칭(온/오프) 동작이 계속 수행되어, 안정된 전압이 트랜스포머(108)로부터 계속적으로 출력될 수 있다.

DC 출력 전압(118)의 전압값은 이하와 같이 제어된다. 우선, DC 출력 전압(118)을 레귤레이션 저항(123, 124)에 의해 분할함으로써 생성된 전압이 션트 레귤레이터(125)에 입력된다. 그리고, 이 입력되는 전압에 기초하여 피드백 신호가 생성되어, 포토 커플러(115)를 통해 전원 IC(109)에 전달(피드백)된다. 이 피드백 신호에 기초하여 FET(107)의 온/오프 동작을 제어함으로써, 전원 IC(109)는 안정된 DC 전압을 출력할 수 있다. 도 7a에 나타낸 전원 IC(109)에서, 참조 부호 T1 내지 T7가 단자들에 할당되어 후술하는 전원 IC(109)의 상세한 회로도의 각 단자에 대한 대응 관계를 나타낸다.

스위칭 전원의 (스위칭 소자인) FET(107)와 그 온/오프 동작을 제어하기 위한 전원 IC(109)의 동작에 대해 상세하게 후술한다. 전원 IC(109)에 대한 이하의 설명에서는, 3개의 상이한 동작 모드(주파수 비고정 모드, 듀티 비고정 모드, 전류 제어 모드)에 대해서 후술한다. 이 동작 모드는 일반적인 전원 IC들에 적용된다.

도 7b는 전원 IC(109)를 나타내는 개략 블록도이다. 도 7b에 나타낸 개략도는 전원 IC(109)를 기동시키기 위한 기동 회로(400a) 및 전원 IC(109)에 공급되는 전원 전압을 입력하기 위한 VCC 단자(401)를 포함한다. 도 7b에 나타낸 개략도는 BOTOM 단자(402), 피드백(FB) 단자(403), IS 단자(404), 전원 IC(109)의 접지(GND) 단자(405), OUT 단자(406), 비교기(407, 409 및 412), 기준 전압(408, 410), AND 회로(411) 및 RS 플립-플롭 논리 회로(413)를 추가적으로 포함한다.

이하, 도 7b의 블록도에 나타낸 전원 IC(109)의 주요 부분의 기능에 대해 설명한다.

- VH 단자(400)(T1) 및 기동 회로(400a)

기동 저항(106)에 접속되어서 기동을 위한 전압을 입력하기 위한 단자 및 전원 IC(109)를 기동시키기 위한 회로.

- VCC 단자(401)(T2)

보조 권선 Nb에서 생성된 전압을 전원 IC(109)에 대한 전원 전압으로서 입력하기 위한 단자.

- BOTOM 단자(402)(T3)

FET(107)의 드레인과 소스 사이의 전압 Vds를 모니터하기 위한 단자.

- FB 단자(403)(T4)

피드백 단자, 즉 DC 출력 전압(118)의 변동을 포토 커플러(115)를 통해 입력하기 위한 단자.

- IS 단자(404)(T5)

FET(107)를 통해 흐르는 드레인 전류 Id를 모니터하기 위한 단자.

- GND 단자(405)(T6)

전원 IC(109)의 GND 단자.

- OUT 단자(406)(T7)

FET(107)의 게이트 단자에 접속되는 단자.

- 비교기(407)

BOTOM 단자(402)의 전압이 기준 전압(408) 미만이면, AND 회로(411)에 HIGH 신호를 출력한다.

- 비교기(409)

FB 단자(403)의 전압이 기준 전압(408)을 초과하면, AND 회로(411)에 HIGH 신호를 출력한다.

- AND 회로(411)

비교기(407)와 비교기(409)의 출력을 수신한다.

- 비교기(412)

FB 단자(403)의 전압과 IS 단자(404)로부터 입력된 전압을 비교하고, IS 단자(404)로부터 입력된 전압이 FB 단자(403)의 전압을 초과하면 RS 플립-플롭 논리 회로(409)에 HIGH 신호를 출력한다. 또한, IS 단자(404)로부터 입력된 전압이 기준 전압(414)을 초과하면, 전원 IC(109)의 발진을 정지시킨다.

- RS 플립-플롭 논리 회로

알려진 RS 플립-플롭 논리 회로(상세 설명은 생략함).

도 8은 상술한 전원 IC(109)에 의해 제어되는 스위칭 전원의 동작 파형을 나타낸다. 도 7a, 7b, 8 및 9를 참조하여, 스위칭 전원의 전원 IC(109), FET(107), 트랜스포머(108) 및 다이오드(116)의 동작에 대해 후술한다.

(도 8의 타이밍 1)

도 8에 나타낸 타이밍 1은, FET(107)가 도통(온) 상태로 막 진입한 때의 타이밍이다. 이 타이밍에서, FET(107)의 드레인 전류 Id는 선형으로 증가한다. FET(107)의 드레인 전류 Id에 의해 트랜스포머(108)에 에너지가 축적된다. 다이오드(116)가 역바이어싱되므로, 전류 If가 다이오드(116)를 통해 흐르지 않는다. 따라서, DC 출력 전압(118)은 감소된다. 또한, FB 단자(403)의 전압은 포토 커플러(115)를 통해 서서히 상승된다. 스위칭 FET(107)의 드레인 전류 Id와 마찬가지로, IS 단자(404)의 전압이 선형으로 증가한다.

(도 8의 타이밍 2)

도 8에 나타낸 타이밍 2는, IS 단자(404)의 전압이 FB 단자(403)의 전압을 초과할 때의 타이밍이다. 타이밍 2에서, RS 플립-플롭 논리 회로(409)의 R 단자가 HIGH 상태(이하, HI라 칭함)로 진입하고, RS 플립-플롭 논리 회로(409)의 Q 단자(즉, 전원 IC(109)의 OUT 단자)(406)가 LOW 상태로 진입하고, FET(107)가 비도통(오프) 상태로 진입한다. 따라서, FET(107)의 드레인 전류 Id가 흐르지 않는다. 다이오드(116)는 정바이어싱되어 도통 상태로 진입한다. 따라서, 트랜스포머(108)에 축적된 에너지가 다이오드(116)의 전류 If로서 흐르기 시작하며, 그에 따라 DC 출력 전압(118)이 상승한다. 따라서, FB 단자(403)의 전압은 포토 커플러(115)를 통해 서서히 하강한다. IS 단자(404)의 전압도 FET(107)의 드레인 전류 Id가 정지되는 타이밍과 마찬가지의 타이밍에서 정지한다.

(도 8의 타이밍 3)

도 8에 나타낸 타이밍 3은, BOTOM 단자(402)의 전압이 기준 전압(408) 이하로 되고, FB 단자(403)의 전압이 기준 전압(410)을 초과할 때의 타이밍이다. 이 경우, HIGH 신호가 AND 회로(411)로부터 RS 플립-플롭 논리 회로(409)의 S 단자에 입력되어, RS 플립-플롭 논리 회로(409)의 Q 단자(406)(즉, 전원 IC(109)의 OUT 단자)가 HI가 되고, FET(107)이 도통(온) 상태로 진입한다. 타이밍 3은 타이밍 1과 같다. 그 후에, 상술한 일련의 동작들이 타이밍 1로부터 반복된다.

상술한 바와 같이, 스위칭 전원은, 전원 IC(109)가 주파수 비고정, 듀티 비고정, 전류 제어 모드에서 동작하는 일련의 스위칭 동작을 행한다.

도 9, 10a 및 10b를 참조하여, 스위칭 동작의 횟수를 감소시켜 FET(107)의 스위칭 동작으로 인한 스위칭 손실을 감소시킨 스위칭 전원의 구성 및 동작에 대해 후술한다. 도 9에 나타낸 전원 IC(109)의 구성은 도 7a에 나타낸 구성과 마찬가지이므로 그 설명을 생략한다. 도 10b는 도 9에 나타낸 회로의 경부하 상태에 있어서의 동작 파형을 나타낸다. 비교예로서, 도 10a는 도 7a에 나타낸 회로의 동작 파형을 나타낸다. 도 9에 나타낸 회로는, 다이오드(201)가 IS 단자(404)(T5)에의 입력 라인에 접속되어 있는 점에 있어서만 도 7a에 나타낸 회로와 다르다. 도 9에 나타낸 회로는 다이오드(201)를 사용하여 IS 단자(404)로의 전압 입력의 타이밍을 제어하여, 후술하는 도 10b에 나타낸 동작을 수행한다.

(도 10b의 기간 A)

도 10b의 기간 A를 참조하면, 경부하 상태에서, 전류 검출 저항(114)에서 생성되는 전압이 다이오드(201)의 임계값 전압 Vf를 초과하는 포인트 B0에서 IS 단자(404)의 전압이 고정된 기울기로 상승을 개시한다. IS 단자(404)의 전압이 FB 단자(403)의 전압과 같은 전압에 도달하는 타이밍에서, FET(107)는 비도통(오프) 상태로 진입한다.

전류 검출 저항(114)에서 생성되는 전압이 다이오드(201)의 임계값 전압 Vf만큼 저하한다는 사실을 이용하여, FET(107)가 도통(온) 상태로부터 비도통(오프) 상태로 변하는 기간이, 도 10a에 나타낸 타이밍보다 길게 되도록 연장된다(도 7a에 나타낸 스위칭 전원의 동작 파형). 도 10a의 상대적인 기간에 대한, FET(107)가 도 10b의 비도통(오프) 상태로 진입하는 기간의 비율은 다이오드(201)의 임계값 전압 Vf에 의해 결정된다. 예를 들면, 도 9에 나타낸 구성에서, FET(107)의 스위칭 동작의 횟수를 도 7a의 스위칭 동작의 1/6로 감소시키는 경우에, 다이오드(201)의 임계값 전압 Vf는 이하의 (식 1) 및 (식 2)에 의해 계산될 수 있다.

- 도 7a의 경우

P1=1/2×L×I1^2...(식 1)

P1: 트랜스포머(108)에 축적된 에너지

L: 트랜스포머(108)의 L값

I1: 스위칭 FET(107)의 드레인 전류 Id의 피크값

- 도 9의 경우

P2=1/2×L×I2^2...(식 2)

P2: 트랜스포머(108)에 축적된 에너지

L: 트랜스포머(108)의 L값

I2: 스위칭 FET(107)의 드레인 전류 Id의 피크값

스위칭 동작의 횟수를 1/6로 감소시키기 위해서, 6×P1=P2이므로 I2＝√6×I1이다. 구체적으로, 도 9의 경우에 스위칭 FET(107)의 도통 시간이 도 7a의 경우의 도통 시간의 √6배로 된다. 임계값 전압 Vf와 IS 단자(404)의 피크 전압 VIS 사이의 관계는 1+Vf/VIS＝√6, 즉, Vf＝(√6-1)×VIS로 된다.

도 11은 도 7의 경우와 도 10b의 경우 사이의 과부하 검출의 타이밍의 차이를 나타낸다. 도 11에 나타낸 바와 같이, 다이오드(201)에 의해 과부하 검출 타이밍에서의 차이가 유발된다. 이 차이가 커질수록 과부하 상태의 오검출 발생 가능성이 커진다.

(도 10b의 기간 B)

FET(107)가 비도통(오프) 상태로 진입한 후에, 도 10b에 나타낸 기간 B에서, 트랜스포머(108)에 축적된 에너지가 플라이백 전류로서 트랜스포머(108)의 2차측에 보내진다. 플라이백 전류가 보내진 후에도, FB 단자(403)의 전압이 기준 전압(410)을 초과하지 않는 한, AND 회로(411)로부터의 출력이 HI로 설정될 수 없다. 따라서, 플립-플롭 논리 회로(409)의 S 단자가 HI로 설정될 수 없다. 따라서, FET(107)는 도통(온) 상태로 진입할 수 없다. 따라서, 플라이백 전류가 보내어진 후에도 비도통(오프) 상태를 유지하도록 전원 IC(109)가 FET(107)의 스위칭 동작을 제어하여, DC 출력 전압(118)을 안정화시킨다.

(도 10b의 기간 C)

도 10b에 나타낸 기간 C에서, FET(107)는 도통(온) 상태로 다시 진입한다. FET(107)가 도통(온) 상태로 진입 가능하기 위해서는, FB 단자(403)의 전압이 기준 전압(410)을 초과하고, BOTOM 단자(402)의 전압이 기준 전압(408) 미만이 될 필요가 있다. 플라이백 전류가 보내어진 후에는, DC 출력 전압(118)이 하강하고, 그에 따라 FB 단자(403)의 전압이 서서히 상승한다. FB 단자(403)의 전압이 기준 전압(410)을 초과하면, FET(107)가 도통(온) 상태로 진입한다.

상술한 바와 같이, FET(107)가 도통 상태로 진입할 때의 타이밍은, BOTOM 단자(402)의 전압이 기준 전압(408) 이하가 되고, FB 단자(403)의 전압이 기준 전압(410)을 초과할 때의 타이밍이다. 통상 부하 상태에서, 단자 FB의 전압은 기준 전압(410)보다 충분히 높으므로, BOTOM 단자(402)의 전압이 기준 전압(408) 이하가 될 때의 타이밍에서 FET(107)가 도통 상태로 진입한다.

한편, 경부하 상태에서는, 단자 FB의 전압이 낮고, 트랜스포머(108)에 축적된 에너지가 플라이백 전류로서 2차측 트랜스포머로 흐르는 동안, 단자 FB의 전압이 기준 전압(410) 미만이 된다. 따라서, 플라이백 전류가 보내어진 후에, 단자 FB의 전압이 기준 전압(410)을 초과할 때까지는 스위칭 FET(107)가 도통 상태에 있을 수 없다. 따라서, 경부하 상태에서, 도 10b에 나타낸 바와 같이 간헐적인 발진이 초래된다.

상술한 바와 같이, 도 9에 나타낸 회로를 사용하여 스위칭 동작의 횟수를 감소시키는 것은, 도 7a에 나타낸 회로보다 경부하 상태에 있어서의 추가적인 전력 절약을 가능하게 한다.

도 12는 FET(107)의 스위칭 손실을 나타내는 개략도이다. 도 12에 나타낸 바와 같이, 스위칭 손실은 FET(107)의 스위칭(온/오프) 동작 동안 발생하는 손실을 지칭한다. 스위칭 손실은 스위칭 동작 동안의 FET(107)의 드레인과 소스 사이의 전압 Vds와 드레인 전류 Id를 곱함으로써 얻어진 전력으로 나타내어진다. 도 10b의 경우에서의 이러한 스위칭 손실은 도 10a의 경우에서보다 더 낮다.

스위칭 전원의 상술한 구성 및 동작을 전제로 하여, 본 발명의 특징적인 구성 및 동작에 대해 몇개의 실시예를 참조하여 상세하게 후술한다.

도 1a는 제1 실시예에 따른 스위칭 전원을 나타내는 회로도이다. 도 1a에 나타낸 회로는 도 7a에 나타낸 회로와 마찬가지의 기본 구성을 갖는다. 도 1a에 나타낸 회로는, 저항(202)(제2 저항), 저항(203)(제3 저항) 및 다이오드(204)를 포함하는 직렬 회로가 전류 검출 저항(114)과 병렬로 접속되고, 저항(202, 203)의 접속점이 전원 IC(109)의 IS 단자(404)에 접속된다는 점에서 도 7a에 나타낸 회로와 상이하다.

도 1a를 참조하면, 복수의 저항과 다이오드로 형성된 (점선으로 둘러싸여진) 상술한 회로가 본 실시예를 특징화한다. 구체적으로, 회로는 전류 검출 저항(114)(제1 저항), 저항(202)(제2 저항), 저항(203)(제3 저항) 및 다이오드(204)로 형성된다. 다른 요소는 도 7a에 나타낸 회로의 요소와 마찬가지이므로, 상세한 설명은 생략한다.

본 실시예에 따른 회로 구성 구성(도 1a 참조)은 도 7a에 나타낸 회로 구성에 비해, 경부하 상태에 있어서의 트랜스포머(108)의 비트음을 더욱 감소시킬 수 있다. 비트음 감소 외에, 과전류의 오검출을 방지할 수 있는 기능도 본 실시예를 특징화한다. 이하, 본 실시예에 따른 회로 동작에 대해, (1) 경부하 상태의 회로 동작, (2) 통상 부하 상태의 회로 동작 및 (3) 과부하 상태의 회로 동작의 관점에서 상세하게 설명한다.

(경부하 상태의 회로 동작)

도 2a는 도 1a에 나타낸 회로의 경부하 상태에 있어서의 동작 파형(간헐 발진)을 나타낸다. 도 2b는 전원 IC(109)의 IS 단자(404)의 전압 파형(1회의 스위칭에 있어서의 전압 파형)을 나타낸다. FET(107)가 도통(온) 상태로 진입하면, IS 단자(404)의 전압은 일정한 기울기로 상승을 개시한다. IS 단자(404)의 전압이 FB 단자(403)의 전압과 같은 전압에 도달하는 타이밍에서, FET(107)는 비도통(오프) 상태로 진입한다. 경부하 상태에서는, IS 단자(404)의 전압이 다이오드(204)의 순방향 전압 Vf를 초과하지 않으므로, 전류 검출 저항(114)에 의해 검출된 전압이 그대로 IS 단자(404)에 입력된다. 이 경우에, 트랜스포머(108)의 비트음을 감소시키기 위해서, 도 1a에 나타낸 전류 검출 저항(114)은 도 7a에 나타낸 것보다 높은 저항값을 갖는다.

따라서, 도 2b에 나타낸 바와 같이, 경부하 상태에서는, 도 1a에 나타낸 회로가 도 7a에 나타낸 회로보다 더 짧은 스위칭 간격(더 높은 스위칭 주파수)을 제공한다. 그 결과, 한번에 트랜스포머(108)를 통해 흐르는 전류값이 감소된다. 구체적으로, 경부하 상태에 있어서 FET(107)의 1회의 스위칭 동작에서 트랜스포머(108)를 통해 흐르는 전류값이 도 7a에 나타낸 회로에 비해 감소되면, 트랜스포머(108)의 코어의 전자기력이 약해질 수 있어, 트랜스포머(108) 비트음을 더욱 감소시킨다.

경부하 상태에 있어서의 IS 단자(404)에 입력되는 전압 VIS는 이하의 (식 3)에 의해 나타내어진다.

VIS=Vo=RIS×Id...(식 3)

여기에서, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)를 통해 흐르는 드레인 전류를 나타낸다.

(통상 부하 상태의 회로 동작)

도 3a는 통상 부하 상태에 있어서의 도 1a에 나타낸 회로의 동작 파형을 나타낸다. 도 2b는 전원 IC(109)의 IS 단자(404)의 전압 파형(1회의 스위칭 동작에서의 전압 파형)을 나타낸다. 통상 부하 상태에서는, IS 단자(404)의 전압이 다이오드(204)의 순방향 전압 Vf를 초과할 때의 타이밍(포인트 B1)에서 기울기가 변한다. 0V로부터 포인트 B1까지, IS 단자(404)의 전압은 경부하 상태에서와 같은 기울기로 상승한다. 전압이 포인트 B1을 초과하면, 분압 저항(202, 203)에 의해 결정된 분압비의 기울기로 전압이 상승한다(즉, 상승율이 변하면서 기울기가 완만해진다).

IS 단자(404)의 전압 VIS는 이하의 (식 4), (식 5) 및 (식 6)에 의해 나타내어지며, 여기에서, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)를 통해 흐르는 드레인 전류를 나타내고, Ra 및 Rb는 분압 저항(202, 203)의 저항값을 각각 나타내고, Vf는 다이오드(204)의 순방향 전압을 나타내고, i는 분압 저항(202, 203)과 다이오드(204)로 형성된 직렬 회로를 통해 흐르는 전류를 나타낸다. 이하의 (식 4) 내지 (식 6)에 따르면, 포인트 B1은, IS 단자(404)의 전압 VIS가 다이오드(204)의 순방향 전압 Vf와 동등하게 될 때의 타이밍이다.

RIS<<Ra 및 RIS<<Rb가 설정되면, 이하의 (식 4)가 Id>>i에 대해 주어진다.

Vo

Ra×Id...(식 4)

VIS=Vo-Ra×i이고 VIS=Vf+Rb×i이므로, 이하의 (식 5)로 귀결된다.

VIS=((Ra×Vf)+(Rb×Vo))/(Ra+Rb)...(식 5)

포인트 B1에 대한 경계 조건이 아래에서 얻어진다. (식 4)에서 VIS=Vo라고 가정하면,

VIS=((Ra×Vf)+(Rb×Vo))/(Ra+Rb)=((Ra×Vf)+(Rb×VIS))/(Ra+Rb)(Ra+Rb)×VIS(Ra×Vf)+(Rb×VIS)...(식 6)

그 결과, VIS=Vf가 된다. 경계 조건으로서, IS 단자(404)의 전압 VIS가 다이오드(204)의 순방향 전압 Vf와 동등하게 되는 타이밍이 포인트 B1이 된다.

(과부하 상태의 회로 동작)

도 4는 과부하 상태에 있어서의 IS 단자(404)의 (1회의 스위칭 동작에서의) 전압 파형을 나타낸다. 과부하 상태는, 과잉 출력 전류가 흐르는 부하 상태를 의미한다. 이 경우에, 스위칭 전원은 과부하 상태를 올바르게 검출해서 전원 IC(109)의 발진을 정지시킬 필요가 있다.

IS 단자(404)의 피크 전압이 비교기(412)의 기준 전압(414)을 초과하면, 전원 IC(109)가 발진을 정지시킨다. 또한, 과부하 검출 동작에 대하여도, 전류 검출 저항(114)에 의해 검출된 전압으로부터 다이오드(204)의 순방향 전압 Vf를 뺀 전압이 분압 저항(202, 203)에 의해 분압되고, 분압된 전압이 IS 단자(404)에 입력된다. 도 4는 이 경우의 동작 파형을 나타낸다. 최종 과부하 검출값은 도 7a 및 7b에 나타낸 회로에서의 검출값과 일치한다.

도 4를 참조하면, 포인트 B2에서, IS 단자(404)의 피크 전압이 다이오드(201)의 순방향 전압 Vf를 초과한다. 포인트 B2로부터, IS 단자(404)의 전압은 분압 저항(202, 203) 사이의 저항값의 분압비에 의해 결정된 기울기로 상승한다(상승율이 변함에 따라 기울기가 완만해짐).

이렇게, 과부하 상태에서는, 다이오드(204)가 온되면, 전류 검출 저항(114)에 의해 검출된 전압으로부터 다이오드(204)의 순방향 전압 Vf를 뺀 전압이 분압 저항(202, 203)에 의해 분압되고, 분압된 전압이 IS 단자(404)에 입력된다. 따라서, IS 단자(404)에 입력되는 전압의 기울기가 완만해지고, 도 7a의 회로와 같은 타이밍에서 필요한 부하(도 7a의 회로에서와 동일한 부하)에서 과부하 상태가 올바르게 검출될 수 있다. 이 전압의 기울기는 분압 저항(202, 203) 사이의 저항값의 분압비에 의해 결정되므로, 다이오드(204)의 순방향 전압 Vf를 고려하여 분압 저항(202, 203) 사이의 저항값의 분압비를 조정함으로써 설정될 수 있다.

다이오드(204)가 제공되지 않는 경우에는, 과부하 검출 타이밍은 점선으로 나타낸 바와 같이 대폭 지연되어, 과부하 상태를 연장하고 예를 들어 소자의 파괴로 인한 기능 장애를 초래할 가능성이 있다.

상술한 과부하 검출 구성은, 전원 IC가 통상 동작 상태에서 스위칭 소자를 정지시키기 위한 단자와 과부하 상태를 검출하기 위한 단자로서 기능하는 공통 단자를 갖는 경우에 특히 유효하다. 왜냐하면, 도 1에 나타낸 회로가 이러한 전원 IC에 적용되면, 과부하 상태 검출시의 부하가 통상 동작 상태에서보다 높아지기 때문이다. 이는, 과전류(과부하)로부터의 보호 타이밍이 도 7a의 회로 구성의 경우보다 더 지연될 수 있다는 것을 의미한다. 이는 스위칭 소자(MOS-FET) 및 다른 소자의 정격(절연 내구력)을 올리게 되고, 소자의 사이즈 및 비용의 증가를 초래한다. 본 실시예에 따른 구성(도 1a 참조)은 소자의 정격을 올리지 않고도 상술한 문제점에 대해 대응할 수 있다.

이하에서는, 후술하는 (식 7) 내지 (식 9)를 사용하여, 다이오드(204)의 순방향 전압 Vf의 경우에, 분압 저항(202, 203)의 저항값 Ra 및 Rb를 각각 설정하기 위한 방법에 대해 설명하며, 여기에서, VIS는 IS 단자(404)의 전압을 나타내고, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)를 통해 흐르는 드레인 전류를 나타낸다.

VIS=((Ra×Vf)+(Rb×Vo))/(Ra+Rb)...(식 7)

Vo

Ra×Id...(식 8)

이하의 (식 9)는 (식 7) 및 (식 8)로부터 주어진다.

VIS=((Ra×Vf)+(Rb×Ra×Id))/(Ra+Rb)...(식 9)

과부하 검출을 위한 드레인 전류값 Id, 다이오드(204)의 순방향 전압 Vf 및 전원 IC의 발진을 정지시키기 위한 IS 단자(404)의 전압 VIS가 (식 9)에 부여되면, 과부하 검출에 필요한 분압 저항(202, 203)의 저항값 Ra 및 Rb가 계산될 수 있다.

상술한 바와 같이, 본 실시예에 따른 스위칭 전원은, 경부하 상태에 있어서의 트랜스포머(108)로부터 생성되는 비트음을 감소시킬 수 있고, 또한 과부하(과전류)의 오검출을 방지할 수 있다.

도 5a는 제2 실시예에 따른 스위칭 전원을 나타내는 회로도이다. 도 5a에 나타낸 회로는 도 7a에 나타낸 회로와 동일한 기본 구성을 갖는다. 도 5a에 나타낸 회로는, 저항(202)(제2 저항), 저항(203)(제3 저항) 및 스위칭 소자(205)를 포함하는 직렬 회로가 전류 검출 저항(114)과 병렬로 접속되어 있다는 점과, 저항(202, 203)의 접속점이 전원 IC(109)의 IS 단자(404)에 접속되어 있다는 점에서 도 7a에 나타낸 회로와 다르다. 도 5a를 참조하면, 복수의 저항과 스위칭 소자로 형성된 (점선으로 둘러싸인) 상술한 회로가 본 실시예를 특징화한다. 구체적으로, 회로는 전류 검출 저항(114)(제1 저항), 저항(202)(제2 저항), 저항(203)(제3 저항) 및 스위칭 소자(205)로 형성된다.

제1 실시예와 마찬가지로, 본 실시예에 따른 회로(도 5a 참조)는 도 7a 및 7b에 나타낸 회로에 비해, 경부하 상태에 있어서의 트랜스포머(108)의 비트음을 감소시킬 수 있다. 비트음 감소 외에, 과부하(과전류)의 오검출을 방지할 수 있는 기능도 본 실시예를 특징화한다. 또한, 본 실시예에 따른 스위칭 전원의 동작은 제1 실시예에 따른 동작과 마찬가지이다(도 1a 참조).

본 실시예에 따른 회로(도 5a 참조)에서는, 경부하 상태에 있어서 스위칭 소자(205)가 오프되면, 전류 검출 저항(114)에 의해 검출된 전압이 그대로 IS 단자(404)에 입력되고, 그에 따라 FET(107)를 통해 흐르는 전류가 감소된다. 이는 트랜스포머(108)의 코어의 전자기력을 약하게 하고, 그에 따라 트랜스포머(108)의 비트음을 감소시킨다.

IS 단자(404)에 입력되는 전압은 이하의 (식 10)에 의해 나타내어지며, 여기에서, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)를 통해 흐르는 드레인 전류를 나타낸다.

VIS=Vo=RIS×Id ...(식 10)

과부하 상태에서는, 스위칭 소자(205)가 온되면, 전류 검출 저항(114)에 의해 검출된 전압에서 스위칭 소자(205)에 의한 전압 강하를 뺀 전압이 분압 저항(202, 203)에 의해 분압되고, 분압된 전압이 IS 단자(404)에 입력된다. 따라서, IS 단자(404)의 전압의 기울기가 완만해지고, 도 7a의 회로와 같은 타이밍에서 필요한 부하(도 7a의 회로에서와 동일한 부하)로 과부하 상태가 올바르게 검출될 수 있다. 전압 VIS의 기울기는 분압 저항(202, 203) 사이의 저항값의 비에 의해 결정된다. 스위칭 소자(205)에 의한 전압 강하를 고려하여, 분압 저항(202, 203) 사이의 저항값의 분압비가 조정되면, 도 7a의 회로와 마찬가지의 과부하 검출이 수행될 수 있다.

IS 단자(404)의 전압을 VIS는 이하의 (식 12)에 의해 나타내어지며, 여기에서, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)을 통해 흐르는 드레인 전류를 나타내고, Ra 및 Rb는 분압 저항(202, 203)의 저항값을 각각 나타내고, i는 분압 저항(202, 203)을 통해 흐르는 전류를 나타낸다.

RIS<<Ra, 및 RIS<<Rb가 설정된 경우, (식 11)은 Id>>i에서 아래와 같다.

Vo

Ra×Id...(식 11)

VIS=Vo-Ra×i 및 VIS=Rb×i이므로, (식 12)는 아래와 같이 귀결된다.

VIS=(Rb×Vo)/(Ra+Rb)...(식 12)

이하, 본 실시예와 제1 실시예와의 차이에 대해 설명한다. 본 실시예에서는, IS 단자(404)에 입력되는 전압의 상승율이 스위칭 소자(205)의 온/오프 동작에 의해 변경된다. 도 6은 스위칭 소자(205)의 온 및 오프 상태 사이의 IS 단자(404)의 검출 전압의 차를 나타낸다. 본 실시예에서는, 스위칭 소자(205)가 저항(203)의 하류에 제공되고, 스위칭 소자(205)의 온/오프 동작을 제어하기 위한 제어 유닛(206)이 트랜스포머(108)의 2차측에 제공된다. 따라서, 제어 유닛(206)이 스위칭 소자(205)의 온/오프 동작을 제어하여 분압 저항(202, 203)을 활성화(enable) 또는 비활성화(disenable)시킨다.

장치가 동작하고 있지 않은 경부하 상태에서, 제어 유닛(206)을 통해 스위칭 소자(205)를 오프시킴으로써, 스위칭 전원이 트랜스포머(108)의 비트음을 감소시키는 모드에서 동작가능하게 한다. 통상 동작 상태와 같이 부하를 필요로 하는 장치의 동작 상태에서는, 제어 유닛(206)을 통해 스위칭 소자(205)가 온되어 분압 저항(202, 203)을 활성화시키고, 도 7의 부하와 마찬가지의 부하에서 과부하 상태를 검출한다. 스위칭 소자(205)는, 예를 들면, 릴레이 스위치나 MOS-FET일 수 있다. 제어 유닛(206)은 스위칭 전원이 탑재된 장치를 제어하는 CPU(central processing unit) 또는 ASIC(application specific IC)일 수 있다.

이하, 다음의 (식 12) 내지 (식 14)를 참조하여 다이오드(204)의 순방향 전압 Vf의 경우에 있어서, 분압 저항(202, 203)의 저항값 Ra 및 Rb를 각각 설정하기 위한 방법에 대해 설명하며, 여기에서, VIS는 IS 단자(404)의 전압을 나타내고, Vo는 전류 검출 저항(114)에 의해 검출된 전압을 나타내고, RIS는 전류 검출 저항(114)의 저항값을 나타내고, Id는 FET(107)를 통해 흐르는 드레인 전류를 나타낸다.

VIS=(Rb×Vo)/(Ra+Rb)...(식 12)

Vo

Ra×Id...(식 13)

(식 12) 및 (식 13)은 이하의 (식 14)를 산출한다.

VIS=(Rb×Ra×Id)/(Ra+Rb)...(식 14)

(식 14)에 과부하 검출을 위한 드레인 전류값 Id와 전원 IC의 발진을 정지시키기 위한 IS 단자(404)의 전압 VIS를 부여함으로써, 과부하 검출을 위해 필요한 분압 저항(202, 203)의 저항값 Ra 및 Rb가 계산될 수 있다.

상술한 바와 같이, 본 실시예에 따른 스위칭 전원은 경부하 상태에 있어서의 트랜스포머에 의해 생성되는 비트음을 감소시킬 수 있으며, 또한 과전압(과전류)의 오검출을 방지할 수 있다.

상술한 제1 및 제2 실시예와는 다른 방법으로서, 전류 검출 저항(114)의 라인에 예를 들어 전류 트랜스포머로 형성된 전류 검출 회로가 제공될 수 있다. 이 경우, 스위칭 소자(205)는 전류 트랜스포머에 의해 검출 및 출력되는 전압과 기준 전압을 비교기를 이용해서 비교한 결과에 기초하여 온 및 오프된다. 이러한 구성에서는, 스위칭 소자(205)의 온/오프 동작이 CPU의 제어 하에 있지 않아도 자동적으로 제어될 수 있다.

(스위칭 전원의 적용예)

상술한 제1 및 제2 실시예에 따른 스위칭 전원이 레이저 빔 프린터, 복사기 및 팩시밀리와 같은 화상 형성 장치에서의 저전압 전원에 적용될 수 있다. 이하, 적용예를 설명한다. 스위칭 전원은 화상 형성 장치에서의 모터(용지를 반송하기 위한 반송 롤러의 구동 유닛), 액튜에이터 및 컨트롤러에 전력을 공급하기 위한 전원으로서 적용가능하다.

도 18a는 예시적인 화상 형성 장치로서의 레이저 빔 프린터(200)의 구성을 나타내는 개략도이다. 레이저 빔 프린터(200)는, 그 위에 잠상을 형성하기 위한 화상 담지 부재인 감광 드럼(211)(화상 형성 유닛(210)), 및 감광 드럼(211)에 형성된 잠상을 토너를 사용하여 현상하기 위한 현상 유닛(212)을 포함한다. 그리고, 감광 드럼(211) 상에 현상된 토너 화상은 카세트(216)로부터 기록 매체로서 공급된 시트(도시 생략) 상에 전사되고, 시트 상에 전사된 토너 화상이 정착 디바이스(214)에 의해 정착되어, 시트가 트레이(215)로 배출된다.

도 18b는 화상 형성 장치(200)의 스위칭 전원으로부터 모터(구동 유닛) 및 컨트롤러로의 전력 공급 라인을 나타낸다. 상술한 스위칭 전원은 상술한 화상 형성 동작을 제어하기 위한 CPU(218)를 포함하는 컨트롤러(217)와 모터(219, 220)(화상 형성을 위한 구동 유닛)에 전력을 공급하기 위한 저전압 전원으로서 적용될 수 있다. 스위칭 전원은 예를 들어, 모터(219, 220)에 24V 전원 전압을 공급한다. 예를 들면, 모터(219)는 시트를 반송하기 위한 반송 롤러를 구동하고, 모터(220)는 정착 디바이스(214)를 구동한다. 예를 들면, 스위칭 전원은 컨트롤러(217)에 5V 전원 전압을 공급한다.

레이저 빔 프린터와 같은 화상 형성 장치(200)는 화상이 기록재 상에 형성되는 동작 상태와, 화상 형성이 수행되지 않고 전력 소비를 감소시키기 위해서 모터 등에의 전력 공급이 정지되는 비동작 상태(대기 상태 또는 전력 절약 상태라고도 칭함) 사이에서 스위칭될 수 있다. 예를 들면, 화상 형성 장치(200)가 비동작 상태로 스위칭되면, 상술한 스위칭 전원이 사용되는 경우에, 비동작 상태에 있어서의 화상 형성 장치(200)의 전력 소비가 더욱 감소될 수 있고, 또한 과부하(과전류)의 오검출이 방지될 수 있다. 상술한 제1 및 제2 실시예에 따른 스위칭 전원은 상술한 화상 형성 장치(200)뿐만 아니라 다른 전자 디바이스에 대한 저전압 전원으로서도 적용가능하다.

실시예들을 참조하여 본 발명을 설명하였지만, 본 발명이 개시된 실시예들에 한정되지 않는다는 것이 이해되어야 한다. 이하의 청구항의 범위는 모든 변형, 동등한 구성 및 기능을 포함하도록 최광의의 해석에 따라야 한다.

Claims (19)

1. 스위칭 전원이며,
   1차측과 2차측이 절연된 트랜스포머와,
   상기 트랜스포머의 1차측에 접속되도록 구성된 스위칭 유닛과,
   상기 스위칭 유닛의 스위칭 동작을 제어하도록 구성된 제어 유닛과,
   상기 트랜스포머의 1차측을 통해 흐르는 전류를 제1 전압 신호로서 검출하고 상기 제1 전압 신호를 상기 제어 유닛에 출력하도록 구성된 제1 검출 유닛과,
   상기 제1 검출 유닛으로부터 출력된 상기 제1 전압 신호를 보정함으로써 얻어진 제2 전압 신호를 상기 제어 유닛에 출력하도록 구성된 제2 검출 유닛을 포함하고,
   상기 제1 검출 유닛에 의해 검출된 상기 제1 전압 신호가 임계값 미만인 경우, 상기 제1 전압 신호가 상기 제2 검출 유닛을 거치지 않고 상기 제1 검출 유닛으로부터 상기 제어 유닛에 출력되고,
   상기 제1 검출 유닛에 의해 검출된 상기 제1 전압 신호가 임계값 이상인 경우, 상기 제2 검출 유닛에 의해 보정된 상기 제2 전압 신호가 상기 제어 유닛에 출력되는, 스위칭 전원.
2. 제1항에 있어서,
   상기 스위칭 유닛은, 상기 트랜스포머가 저전압을 출력하고 상기 스위칭 유닛이 저주파수에서 동작하는 경부하 상태와, 상기 트랜스포머가 상기 경부하 상태에서보다 더 높은 전압을 출력하고 상기 스위칭 유닛이 상기 경부하 상태에서보다 더 높은 주파수에서 동작하는 통상 부하 상태를 포함하는 2개의 상이한 동작 상태에서 동작하고,
   상기 경부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 미만이고,
   상기 통상 부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 이상인, 스위칭 전원.
3. 제1항에 있어서,
   상기 스위칭 유닛은, 상기 트랜스포머가 저전압을 출력하고 상기 스위칭 유닛이 저주파수에서 동작하는 경부하 상태와, 상기 트랜스포머가 상기 경부하 상태에서보다 더 높은 전압을 출력하고 상기 스위칭 유닛이 상기 경부하 상태에서보다 더 높은 주파수에서 동작하는 과부하 상태를 포함하는 2개의 상이한 동작 상태에서 동작하고,
   상기 경부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 미만이고,
   상기 과부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 이상인, 스위칭 전원.
4. 제1항에 있어서,
   상기 제2 검출 유닛은 상기 스위칭 유닛에 접속된 복수의 저항과 다이오드를 포함하는 검출 회로이며, 상기 다이오드의 순방향 전압에 의해 상기 제어 유닛에 공급되는 전압을 스위칭하는, 스위칭 전원.
5. 제4항에 있어서,
   상기 검출 회로는 상기 트랜스포머의 1차 권선을 통해 흐르는 전류를 검출하기 위한 제1 저항과, 상기 제1 저항과는 병렬로 접속되며, 직렬로 접속되어 있는 제2 저항 및 제3 저항과 다이오드로 형성되고,
   상기 검출 회로는 상기 제2 저항과 상기 제3 저항 사이의 전압값을 상기 제어 유닛에 공급하는, 스위칭 전원.
6. 제1항에 있어서,
   상기 제2 검출 유닛은 상기 스위칭 유닛에 접속되는 복수의 저항과 스위칭 소자를 포함하는 검출 회로이며, 상기 스위칭 소자를 온 및 오프시킴으로써 상기 제어 유닛에 공급되는 전압을 스위칭하는, 스위칭 전원.
7. 제4항에 있어서,
   상기 검출 회로는 상기 트랜스포머의 1차 권선을 통해 흐르는 전류를 검출하기 위한 제1 저항과, 상기 제1 저항과는 병렬로 접속되며, 직렬로 접속되어 있는 제2 저항 및 제3 저항과 스위칭 소자로 형성되고,
   상기 검출 회로는 상기 제2 저항과 상기 제3 저항 사이의 전압값을 상기 제어 유닛에 공급하는, 스위칭 전원.
8. 화상 형성 장치이며,
   기록재에 화상을 형성하도록 구성된 화상 형성 유닛과,
   상기 화상 형성 유닛의 동작을 제어하도록 구성된 컨트롤러와,
   상기 컨트롤러에 전압을 출력하도록 구성된 스위칭 전원을 포함하고,
   상기 스위칭 전원은,
   1차측과 2차측이 절연된 트랜스포머와,
   상기 트랜스포머의 1차측에 접속되도록 구성된 스위칭 유닛과,
   상기 스위칭 유닛의 스위칭 동작을 제어하도록 구성된 제어 유닛과,
   상기 트랜스포머의 1차측을 통해 흐르는 전류를 제1 전압 신호로서 검출하고 상기 제1 전압 신호를 상기 제어 유닛에 출력하도록 구성된 제1 검출 유닛과,
   상기 제1 검출 유닛으로부터 출력된 상기 제1 전압 신호를 보정함으로써 얻어진 제2 전압 신호를 상기 제어 유닛에 출력하도록 구성된 제2 검출 유닛을 포함하고,
   상기 제1 검출 유닛에 의해 검출된 상기 제1 전압 신호가 임계값 미만인 경우, 상기 제1 전압 신호가 상기 제2 검출 유닛을 거치지 않고 상기 제1 검출 유닛으로부터 상기 제어 유닛에 출력되고,
   상기 제1 검출 유닛에 의해 검출된 상기 제1 전압 신호가 임계값 이상인 경우, 상기 제2 검출 유닛에 의해 보정된 상기 제2 전압 신호가 상기 제어 유닛에 출력되는, 화상 형성 장치.
9. 제8항에 있어서,
   상기 스위칭 유닛은, 상기 트랜스포머가 저전압을 출력하고 상기 스위칭 유닛이 저주파수에서 동작하는 경부하 상태와, 상기 트랜스포머가 상기 경부하 상태에서보다 더 높은 전압을 출력하고 상기 스위칭 유닛이 상기 경부하 상태에서보다 더 높은 주파수에서 동작하는 통상 부하 상태를 포함하는 2개의 상이한 동작 상태에서 동작하고,
   상기 경부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 미만이고,
   상기 통상 부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 이상인, 화상 형성 장치.
10. 제8항에 있어서,
    상기 스위칭 유닛은, 상기 트랜스포머가 저전압을 출력하고 상기 스위칭 유닛이 저주파수에서 동작하는 경부하 상태와, 상기 트랜스포머가 상기 경부하 상태에서보다 더 높은 전압을 출력하고 상기 스위칭 유닛이 상기 경부하 상태에서보다 더 높은 주파수에서 동작하는 과부하 상태를 포함하는 2개의 상이한 동작 상태에서 동작하고,
    상기 경부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 미만이고,
    상기 과부하 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 이상인, 화상 형성 장치.
11. 제8항에 있어서,
    상기 제2 검출 유닛은 상기 스위칭 유닛에 접속된 복수의 저항과 다이오드를 포함하는 검출 회로이며, 상기 다이오드의 순방향 전압에 의해 상기 제어 유닛에 공급되는 전압을 스위칭하는, 화상 형성 장치.
12. 제11항에 있어서,
    상기 검출 회로는 상기 트랜스포머의 1차 권선을 통해 흐르는 전류를 검출하기 위한 제1 저항과, 상기 제1 저항과는 병렬로 접속되며, 직렬로 접속되어 있는 제2 저항 및 제3 저항과 다이오드로 형성되고,
    상기 검출 회로는 상기 제2 저항과 상기 제3 저항 사이의 전압값을 상기 제어 유닛에 공급하는, 화상 형성 장치.
13. 제8항에 있어서,
    상기 제2 검출 유닛은 상기 스위칭 유닛에 접속되는 복수의 저항과 스위칭 소자를 포함하는 검출 회로이며, 상기 스위칭 소자를 온 및 오프시킴으로써 상기 제어 유닛에 공급되는 전압을 스위칭하는, 화상 형성 장치.
14. 제11항에 있어서,
    상기 검출 회로는 상기 트랜스포머의 1차 권선을 통해 흐르는 전류를 검출하기 위한 제1 저항과, 상기 제1 저항과는 병렬로 접속되며, 직렬로 접속되어 있는 제2 저항 및 제3 저항과 스위칭 소자로 형성되고,
    상기 검출 회로는 상기 제2 저항과 상기 제3 저항 사이의 전압값을 상기 제어 유닛에 공급하는, 화상 형성 장치.
15. 제8항에 있어서,
    상기 화상 형성 장치의 전력 소비가 감소되는 대기 상태에서, 상기 제1 검출 유닛에 의해 검출되는 상기 제1 전압 신호는 임계값 미만인, 화상 형성 장치.
16. 삭제
17. 삭제
18. 삭제
19. 삭제

Images