KR101508916B1 - 인쇄 회로 기판 및 다이플렉서 회로 - Google Patents

인쇄 회로 기판 및 다이플렉서 회로 Download PDF

Info

Publication number
KR101508916B1
KR101508916B1 KR1020137024876A KR20137024876A KR101508916B1 KR 101508916 B1 KR101508916 B1 KR 101508916B1 KR 1020137024876 A KR1020137024876 A KR 1020137024876A KR 20137024876 A KR20137024876 A KR 20137024876A KR 101508916 B1 KR101508916 B1 KR 101508916B1
Authority
KR
South Korea
Prior art keywords
connector
filter
printed circuit
circuit board
diplexer
Prior art date
Application number
KR1020137024876A
Other languages
English (en)
Other versions
KR20130126987A (ko
Inventor
플로리안 피빗
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20130126987A publication Critical patent/KR20130126987A/ko
Application granted granted Critical
Publication of KR101508916B1 publication Critical patent/KR101508916B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2136—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using comb or interdigital filters; using cascaded coaxial cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

다이플렉서 회로(200)를 형성하기 위한 인쇄 회로 기판(100)은 제 1 필터(112)에 접속하기 위한 제 1 커넥터(110) 및 제 2 필터(122)에 접속하기 위한 제 2 커넥터(120)를 포함하고, 상기 제 1 커넥터(110) 및 제 2 커넥터(120)는 상기 인쇄 회로 기판(100)의 반대 측면들에 위치된다.

Description

인쇄 회로 기판 및 다이플렉서 회로{PRINTED CIRCUIT BOARD AND DIPLEXER CIRCUIT}
본 발명은 다이플렉서 회로(diplexer circuit)를 형성하기 위한 인쇄 회로 기판들, 특히 모바일 통신 시스템의 기지국 트랜시버를 위한 다이플렉서 회로에 관한 것이지만 이에 제한되지 않는다.
현대 기지국 트랜시버들은 전력 소비 및 복사 전력을 가능한 최소로 유지하면서 고 데이터 레이트 및 품질 서비스들을 모바일 통신 시스템의 사용자들에게 제공하기 위해 고 효율성 레벨들로 동작될 필요가 있다. 따라서, 기지국의 고-주파수(HF로 약기)-프론트엔드(front-end)를 구축하는 전력 증폭기들(PA로 약기) 및 저 잡음 증폭기들(LNA로 약기)이 가능한 저 잡음 및 간섭으로 경험되어야 한다. 하나의 가능한 잡음 및 간섭원은 공통으로 사용된 안테나를 통한 상기 PA를 갖는 송신기 브랜치(transmitter branch)와 상기 LNA를 갖는 수신기 브랜치의 잠재적인 접속 또는 크로스토크이고, 즉 송신 신호의 일부가 상기 수신 브랜치에서 발생할 수 있다. 따라서, 각각의 필터 회로들이 이러한 크로스토크를 감쇠하기 위해 활용될 수 있다.
이러한 필터 회로의 한 예는 주파수 도메인 멀티플렉싱을 구현하는 수동 디바이스인, 소위 다이플렉서이다. 통신 시스템들은 시분할 듀플렉스(TDD로 약기) 또는 주파수 분할 듀플렉스(FDD로 약기)를 사용할 수 있다. TDD에서, 송신 및 수신이 시간 도메인에서 분리되고, 즉, 주어진 시간에 대해 송신 또는 수신이 상기 기지국 트랜시버에서 수행된다. FDD에서, 송신 및 수신이 주파수 도메인에서 분리되고, 즉, 상이한 주파수 대역들이 송신 및 수신을 위해 사용된다. 다이플렉서들은 FDD 시스템의 상기 수신 대역으로부터 상기 송신 대역을 분리하는, 2개의 대역 통과 필터들에 기초할 수 있다. 두 포트들(예를 들어, 로우(low) 및 하이(high) 주파수 대역의 축약형인, L 및 H)이 안테나 또는 안테나 시스템에 접속하는 제 3의 포트(예를 들어, 신호의 축약형인 S)로 멀티플렉싱된다. 상기 포트들 L 및 H 상의 신호들은 분리(disjoint) 주파수 대역들을 점유한다. 이론적으로, 상기 L 및 H 상의 신호들은 서로 간섭하지 않고 포트 S 상에 공존할 수 있다.
전형적으로, 상기 포트 L 상의 신호는 단일 저 주파수 대역을 점유할 수 있고 상기 포트 H 상의 신호는 더 높은 주파수 대역을 점유할 수 있다. 그 경우, 상기 다이플렉서는 포트들 L 및 S를 접속하는 저역 통과 필터 및 포트들 H 및 S를 접속하는 고역 통과 필터를 구성할 수 있다.
이상적으로, 포트 L 상의 모든 신호 전력은 S 포트로 이동되고 그 반대도 가능하다, 포트 H 상의 모든 신호 전력은 S 포트로 이동되고 그 반대도 가능하다. 이상적으로, 상기 신호들의 분리가 완료된다, 즉 상기 S 포트로부터 상기 H 포트로 이동된 저 대역 신호가 없다. 실제 상황에서, 일부 전력이 손실될 것이고, 일부 신호 전력이 잘못된 포트로 누설될 것이다.
FDD 무선 시스템에서 상기 송신 주파수 대역과 상기 수신 주파수 대역 간의 격리는 기지국 트랜시버에 대한 매우 필수적인 성능 요건이다. 상기 수신기의 매우 높은 센서티비티(sensitivity) 및 상대적으로 매우 큰 출력 전력으로 인해, 이들 두 대역들 사이에 통상적으로 필요한 상기 격리는 약 70, 80, 90 또는 심지어 100dB일 수 있다.
실시예들은 이 정도의 격리가 달성하기 매우 어렵다는 결론에 기초할 수 있고 이러한 필터들의 물리적 배치는 필터-아키텍처의 성능 및 HF-프론트엔드의 성능을 매우 많이 결정할 수 있다. 특히 활성 안테나 어레이 시스템들에서, 상기 TX-필터 및 RX-필터가 서로 매우 가깝게 위치되었다는 것을 의미하는, 상기 디바이스들의 요구된 집적 레벨이 높기 때문에, 격리를 감소시키는, 상기 디바이스들 간의 결합(coupling)을 다시 유발하는 것이 중요하다.
실시예들은 제 1 필터에 접속하기 위한 제 1 커넥터 및 제 2 필터에 접속하기 위한 제 2 커넥터를 포함하는 다이플렉서 회로를 형성하기 위한 인쇄 회로 기판(PCB로 약기)으로서, 상기 제 1 커넥터 및 상기 제 2 커넥터가 상기 인쇄 회로 기판의 반대 측면들에 위치되는, 상기 인쇄 회로 기판을 제공한다. 이러한 실시예는 상기 PCB의 반대 측면들에 두 필터들을 배열할 수 있다. PCB의 한 측면으로부터 다른 측면으로의 격리 또는 감쇠가 고 집적 레벨 및 고 격리 레벨을 동시에 인에이블할 수 있다는 것이 다른 결론이다. 즉, 두 필터 회로들이 상기 PCB의 반대 측면들에 위치할 때, 이들은 서로 근접할 수 있고 동시에 서로 잘 격리되어, 크로스토크가 고도로 억제될 수 있다.
상기 용어 "커넥터"는 상호접속부 또는 전자 디바이스들, 즉, 제 1 또는 제 2 필터를 장착하기 위한 수단으로서 이해된다. 이러한 커넥터는 필터에 대한 기계적 지지 및 전기적 지지를 제공할 수 있는 납땜-패치로서 구현될 수 있다. 상기 커넥터들은 상기 PCB의 전면과 후면에 필터들의 장착을 인에이블할 수 있고, 상기 PCB는 상기 커넥터들 사이에 있다. 실시예들에서, 납땜-패치들은 상기 필터들을 장착하고 필터의 하우징을 특정한 전압 또는 기준 전위로 접속하도록 사용될 수 있다. 예를 들어, 상기 필터의 하우징은 납땜 패치에 납땜될 수 있고 동시에 접지 전위에 접속될 수 있다. 실시예들은 또한 상기 PCB의 제 1 측면에 제 1 커넥터를 장착하고 제 2 측면에 제 2 커넥터를 장착한 PCB를 제작하는 방법을 포함할 수 있다. 상기 커넥터들은 상기 PCB를 통해 서로 접속되거나 상기 PCB 내의 매립된 접지면에 접속될 수 있다. 게다가, 실시예들은 다이플렉서 회로를 제작하기 위한 방법을 포함할 수 있고; 이러한 방법은 상기 PCB의 상기 제 1 커넥터에 제 1 필터를 장착하고 상기 제 2 커넥터에 제 2 필터를 장착하는 단계를 포함할 수 있다. 이들 단계들은 매립된 접지면 및/또는 기준 또는 접지 전위와 함께, 상기 제 1 필터 및 상기 제 2 필터를 서로 전기적으로 접속하는 단계를 포함할 수 있다.
따라서 실시예들에서 상기 인쇄 회로 기판은 기지국 트랜시버의 다이플렉서를 형성하도록 구성될 수 있고, 상기 제 1 필터는 송신 신호 필터에 대응하고 상기 제 2 필터는 수신 신호 필터에 대응한다. 상기 제 1 커넥터는 제 1 납땜-패치에 대응하고 상기 제 2 커넥터는 제 2 납땜-패치에 대응할 수 있다. 즉, 상기 두 납땜-패치들은 인접한 두 필터들의 기계적으로 안정하고 전기적으로 잘 격리된 구현을 달성하는, 상기 필터들의 상기 PCB로의 기계적 및 전기적 접속을 인에이블할 수 있다.
다른 실시예들에서 상기 인쇄 회로 기판은 두 개의 비도전성 기판층들 및 상기 두 개의 비도전성 기판층들 사이의 도전층을 포함할 수 있다. 상기 도전층은 프린징 필드(fringing fields) 및 누설 전류에 대한 차폐물로서 기능할 수 있다. 따라서 상기 도전층은 특정한 전위에 접속될 수 있고, 예를 들어, 접지될 수 있다. 따라서, 상기 도전층은 상기 도전층을 접지하기 위한 커넥터를 가질 수 있다. 게다가, 상기 제 1 커넥터와 상기 도전층 사이에 적어도 하나의 접속부 또는 비아(via)가 있을 수 있다. 또한 상기 제 2 커넥터와 상기 도전층 사이에 적어도 하나의 접속부 또는 비아가 있을 수 있다. 즉, 상기 두 커넥터들과 상기 도전층 사이에 전기 접속이 있을 수 있고, 따라서 셋이 모두 특정한 전위, 예를 들어, 접지에 접속될 수 있다.
상기 인쇄 회로 기판은 격리층에 의해 상기 도전층으로부터 분리된 다른 도전층을 또한 포함할 수 있다. 상기 도전층, 상기 다른 도전층 및 상기 격리층은 상기 두 개의 비도전성 기판층들 사이에 있을 수 있다. 즉, 상기 기판에 서로 격리될 수 있는 2개의 평행한 도전층들이 있을 수 있고, 일부 실시예들에서 이들 사이에도 또한 기판이 있을 수 있다. 따라서, 실제로 다섯 층들, 제 1 기판, 제 1 도전층, 제 2 기판, 제 2 도전층, 및 제 3 기판이 있을 수 있다. 상기 도전층 및 상기 다른 도전층, 즉, 상기 제 1 및 상기 제 2 도전층은 평행할 수 있고 도파 구조(wave guide structure)를 형성할 수 있다. 상기 도파 구조는 전자기파, 프린징 필드, 또는 누설 전류를 상기 두 필터 구조들로부터 멀리 도파할 수 있고 상기 두 필터 구조들 사이에 더 높은 감쇠를 인에이블할 수 있다.
상기 도파 구조는 상기 제 1 필터에 의해 결정된 송신 대역 및 상기 제 2 필터에 의해 결정된 수신 대역에 기초하여 중심 주파수의 파장의 1/4에 맞도록 구성될 수 있다. 즉, 송신 신호들이 중심 주파수 주변에 위치된 특정한 대역이 있다. 상기 도파 구조는 감쇠가 일어나야 하거나 크로스토크가 억제되어야 하는 특정한 파장으로 기하학적으로 구성될 수 있다. 이 파장은 상기 송신 대역의 중심 주파수, 상기 수신 대역의 중심 주파수 또는 이들 사이의 임의의 다른 주파수에 대응할 수 있다. 기본적으로 이러한 구조의 기하학은 실시예들에서 가장 강한 간섭 또는 크로스토크로 구성될 수 있고, 상기 가장 강한 간섭의 파장은 필터 구조들, 이들의 전달 함수 특성들, 등에 의존할 수 있다. 따라서 실시예들은 PCB의 도전성 구조가 크로스토크를 억제하기 위해 상기 PCB의 반대 측면들에 위치된 필터 구조들 간의 상기 크로스토크로 기하학적으로 구성될 수 있다는 결론에 기초할 수 있다.
상기 도전층 및 상기 다른 도전층, 즉, 상기 제 1 및 제 2 도전층은 상기 제 1 필터의 커넥터의 주변 및 상기 제 2 필터의 커넥터의 주변에 돌출부를 형성할 수 있다. 상기 도전층 및 상기 다른 도전층은 상기 제 1 및 제 2 커넥터들 아래의 추가 커넥터 또는 비아를 통해 접속될 수 있고, 상기 돌출부는 상기 추가의 커넥터 또는 비아로부터 상기 파장의 적어도 1/4 연장할 수 있다. 일반적으로, 상기 인쇄 회로 기판은 전자기파를 도파하기 위한 임의의 수단을 포함할 수 있고, 상기 도파 수단은 상기 파동의 파장의 적어도 1/4에 대해 상기 전자기파를 도파하도록 구성될 수 있다. 상기 인쇄 회로 기판은 또한 70, 80, 90 또는 100dB 이상의 송신 대역 신호들의 감쇠를 달성하기 위해 상기 제 2 커넥터의 측면으로부터 상기 제 1 커넥터의 측면을 격리하기 위한 격리 수단을 포함할 수 있다.
실시예들은 또한 상기 회로 기판의 실시예, 송신 대역의 송신 신호를 필터링하기 위해 상기 제 1 커넥터에 접속된 제 1 필터 및 수신 대역의 수신 신호를 필터링하기 위해 상기 제 2 커넥터에 접속된 제 2 필터를 포함하는 다이플렉서 회로를 제공할 수 있다. 상기 제 1 및 제 2 필터는 또한 제 1 피드 라인(feed-line) 및 제 2 피드 라인을 사용하여 안테나에 접속될 수 있고, 상기 제 1 피드 라인 및 상기 제 2 피드 라인은 상기 인쇄 회로 기판에 평행하게 위치될 수 있거나 상기 제 1 및 상기 제 2 필터는 공통 안테나 포트를 사용하여 상기 안테나에 접속되고, 상기 인쇄 회로 기판은 상기 제 1 및 제 2 필터를 상기 공통 안테나 기판에 접속하기 위해 급전 커넥터 또는 비아를 포함한다. 상기 다이플렉서는 두 개의 비도전성 기판층들 및 상기 두 개의 비도전성 기판층들 사이의 적어도 하나의 도전층을 포함하는 인쇄 회로 기판을 사용할 수 있고, 상기 도전층은 상기 송신 신호와 상기 수신 신호 사이에 70, 80, 90 또는 100dB 이상의 감쇠를 제공하도록 구성된다.
도 1a는 인쇄 회로 기판의 실시예를 도시하는 도면.
도 1b는 각각 인쇄 회로 기판의 실시예를 사용하고, 하나는 별도의 안테나 포트를 갖고, 하나는 공통 안테나 포트를 갖는 다이플렉서 회로들의 2개의 실시예들을 도시하는 도면.
도 1c는 실시예의 커넥터를 도시하는 도면.
도 1d는 실시예의 다른 커넥터를 도시하는 도면.
도 1e는 도파 구조를 갖는 인쇄 회로 기판의 실시예를 사용하여 다이플렉서 회로의 다른 실시예를 도시하는 도면.
도 2a는 다이플렉서 회로의 실시예를 도시하는 도면.
도 2b는 다이플렉서 회로의 다른 실시예를 도시하는 도면.
도 3a는 단일 하우징의 다이플렉서 회로를 도시하는 도면.
도 3b는 분리된 하우징들의 다이플렉서 회로를 도시하는 도면.
일부 다른 특징들 또는 양태들은 첨부된 도면들을 참조하여, 단지 예로서 인쇄 회로 기판들 및 다이플렉서 회로들의 이하의 비제한적인 실시예들을 사용하여 설명될 것이다.
실시예들의 예시적인 설명은 첨부된 도면들과 함께 상세히 주어질 것이다. 도 1a는 제 1 필터를 접속하기 위한 제 1 커넥터(110) 및 제 2 필터를 접속하기 위한 제 2 커넥터(120)를 포함하는 다이플렉서 회로를 형성하기 위한 인쇄 회로 기판(100)의 실시예를 도시하고, 상기 제 1 커넥터(110) 및 상기 제 2 커넥터(120)는 상기 인쇄 회로 기판(100)의 반대 측면들에 위치된다. 상기 커넥터들(110, 120)은 상기 PCB의 전면 및 후면에 상기 필터들의 기계적 장착 및 전기적 접속을 인에이블할 수 있다. 게다가, 실시예들은 다이플렉서 회로를 형성하기 위해 인쇄 회로 기판(100)을 제작하는 방법을 제공할 수 있다. 상기 방법은 상기 인쇄 회로 기판(100)의 제 1 측면에 제 1 필터를 접속하기 위한 제 1 커넥터(110)를 구현하는 단계 및 상기 인쇄 회로 기판(100)의 제 2 측면에 제 2 필터(122)를 접속하기 위한 제 2 커넥터(120)를 구현하는 단계를 포함할 수 있다. 상기 제 1 커넥터(110) 및 상기 제 2 커넥터(120)는 상기 인쇄 회로 기판(100)의 반대 측면들에 위치된다. 즉, 상기 제 1 커넥터(110)는 상기 PCB(100)의 전면에 위치될 수 있고 상기 제 2 커넥터(120)는 후면에 위치될 수 있다.
도 1b는 각각 인쇄 회로 기판(100)의 실시예를 사용하고, 하나는 별도의 안테나 포트들 또는 피드 라인들(116, 126)을 갖고 다른 하나는 공통 안테나 포트(160)를 갖는 다이플렉서 회로들(200)의 두 실시예들을 도시한다. 도 1b의 상부의 실시예가 먼저 설명되고, 도 1b의 하부의 실시예는 상기 피드 라인 또는 안테나 포트들을 제외하고 유사한 구성 요소들을 갖는다. 하부의 실시예의 유사한 구성 요소들의 설명은 생략될 것이다.
도 1b의 상부의 실시예는 두 개의 커넥터들(110 및 120)을 갖는 인쇄 회로 기판(100)을 도시한다. 상기 실시예는 또한 장착된 제 1 필터(112) 및 장착된 제 2 필터(122)를 도시한다. 상기 제 2 필터(122)의 점선 구조(124)는 또한 제 1 필터(110)에 존재한다고 가정되는, 공진기(resonator) 구조를 나타낸다. 상기 인쇄 회로 기판(100)은 기지국 트랜시버의 다이플렉서를 형성하도록 구성될 수 있고 상기 제 1 필터(112)는 송신 신호 필터 또는 블록 필터에 대응할 수 있고 상기 제 2 필터(122)는 수신 신호 필터 또는 블록 필터에 대응할 수 있다. 상기 제 1 필터(112) 및 상기 제 2 필터(122)는 상기 PCB(100)에 납땜될 수 있다. 따라서, 상기 제 1 커넥터(110)는 제 1 납땜-패치에 대응할 수 있고 상기 제 2 커넥터(120)는 제 2 납땜-패치에 대응할 수 있다.
상기 실시예에 도시된 바와 같이, 상기 인쇄 회로 기판(100)은 두 개의 비도전성 기판층들(132, 134) 및 상기 두 개의 비도전성 기판층들(132, 134) 사이의 도전층(130)을 포함한다. 상기 도전층은 금속, 예를 들어, 구리 또는 알루미늄을 포함할 수 있다. 상기 두 비도전층들(132, 134)은 또한 제 1 비도전층(132) 및 제 2 비도전층(134)으로 참조될 수 있다. 상기 PCB(100)는 상기 제 1 커넥터(110)와 상기 도전층(130) 사이에 적어도 하나의 접속부 또는 비아(140)를 포함할 수 있다. 상기 PCB(100)는 상기 제 2 커넥터(120)와 상기 도전층(130) 사이에 적어도 하나의 접속부 또는 비아(142)를 포함할 수 있다. 도 1b에 도시된 실시예에서 다수의 이러한 접속부들이 도시되지만, 접속부(140 및 142)만이 참조된다. 또한, 상기 도전층(130)은 상기 도전층(130)을 접지하기 위한 커넥터를 가질 수 있다.
도 1b에서 화살표(150)는 접지면으로 기능할 수 있는, 상기 도전층(130)에 의해 격리된 결합 전류를 나타낸다. 비아들(140, 142)은 상기 접지면(130)과 상기 납땜-패치들(110 및 120) 사이의 접속을 보장할 것이다. 게다가, 화살표들(152)은 상기 접지면(130)에 의해 또한 격리되는, 프린징 필드들을 나타낸다. 도 1b의 하부의 도면은 상부에서 도시된 실시예에 나타낸 바와 같이 별도의 피드 라인들(116 및 126) 대신 공통 안테나 포트(160)를 갖는 유사한 실시예를 도시한다. 즉, 실시예들은 다이플렉서 회로(200)를 제공할 수 있고, 상기 제 1 및 상기 제 2 필터(112, 122)는 또한 제 1 피드 라인(116) 및 제 2 피드 라인(126)을 사용하여 안테나에 접속되고, 상기 제 1 피드 라인(116) 및 상기 제 2 피드 라인(126)은 상기 인쇄 회로 기판(100)에 평행하게 위치되거나 동작한다. 다른 실시예들에서, 상기 제 1 및 상기 제 2 필터(112, 122)는 공통 안테나 포트(160)를 사용하여 상기 안테나에 접속될 수 있고 상기 인쇄 회로 기판(100)은 상기 제 1 및 상기 제 2 필터(112, 122)를 상기 공통 안테나 포트(160)에 접속하기 위한 급전 커넥터 또는 비아를 포함할 수 있다. 도 1b는 필터들(112, 122)이 PCB(100)의 반대 측면들에 위치되고, 접지면(130)에 의한 결합 해제가 증가하고 공통 (안테나) 포트를 형성할 가능성이 있는 실시예를 도시한다(하부의 실시예 참조).
또한, 실시예들은 다이플렉서 회로(200)를 제공할 수 있고, 상기 인쇄 회로 기판(100)은 두 개의 비도전성 기판층들(132, 134) 및 상기 두 개의 비도전성 기판층들(132, 134) 사이의 적어도 하나의 도전층(130)을 포함하고, 상기 도전층(130)은 상기 송신 신호와 상기 수신 신호 사이에 70, 80, 90 또는 100dB 이상의 감쇠를 제공하도록 구성된다.
도 1c는 인쇄 회로 기판의 실시예의 전형적인 예시의 커넥터(110, 120)를 도시한다. 상기 커넥터(110, 120)는 도 1c의 평면 구조 풋프린트(footprint)에 의해 나타낸 바와 같이, 세라믹 블록 필터에 대한 커넥터에 대응할 수 있다. 실시예들에서 상기 커넥터들(110, 120)은 상기 필터들(112, 122)을 장착하기 위한 수단에 대응할 수 있다. 한편, 상기 커넥터들(110, 120)은 상기 PCB의 필터들(112, 122)을 기계적으로 안정화하기 위한 수단으로서 기능할 수 있고, 다른 한편으로 이들은 상기 필터들(112, 122)을 상기 PCB에 전기적으로 접속할 수 있다. 일부 실시예들에서, 상기 커넥터들(110, 120)은 상기 비아들(140, 142)을 사용하여 상기 필터들(112, 122)의 하우징을 상기 도전층(130)에 접속할 수 있다. 도 1b에서는 단 2개의 접속부들 또는 비아들(140, 142)이 참조되지만, 도 1c는 다수의 비아들 또는 접속부들을 도전층 아래에 포함하는, 평면 커넥터 또는 납땜 패치(110, 120)를 도시한다. 상기 아래의 도전층은 매립된 접지층에 대응할 수 있다. 상기 커넥터(110, 120)의 하얀 점들은 실시예들에서 아래의 도전층으로의 복수의 접속부들일 수 있다는 것을 나타낸다. 또한, 도 1c는 상기에 설명된 바와 같이, 필터(112, 122)를 상기 피드 라인들(116, 126) 또는 안테나 경로에 접속하도록 사용될 수 있는 커넥터 또는 납땜-패치(116a, 126a)를 도시한다. 도 1c의 상기 커넥터(105)는 필터(112, 122)의 입력 또는 출력 포트 즉, 송신 필터(110)의 TX-포트 또는 수신 필터(120)의 RX-포트에 접속하도록 기능할 수 있다.
도 1d는 PCB의 실시예의 다른 커넥터(110, 120)를 도시한다. 도 1d는 도 1c에서 설명된 커넥터(110, 120)로서 유사한 구성 요소들을 도시하지만, 다수의 커넥터들이 도시된다. 도 1c가 평면 커넥터(110, 120)를 도시하는 반면, 도 1d는 다수의 커넥터들(110, 120)에 포함되는 커넥터 필드 또는 패치 필드를 도시한다. 커넥터들(110, 120)의 구조는 도 1d의 패치-필드 구조 풋프린트로 나타낸 바와 같이, SAW(표면 탄성파(surface-acoustic-wave)의 약기) 필터에 대한 커넥터에 대응할 수 있다. 상기 필터(112, 122)의 윤곽은 도 1d의 점선(107)으로 나타낸다. 상기 필터(112, 122)는 적어도 일부가 매립된 접지층에 대응할 수 있는, 상기 도전층(130)에 대한 비아 또는 접속부(140, 142)를 가질 수 있는 다수의 접속부들(110, 120)에 접속될 수 있다는 것을 알 수 있다. 도 1d는 또한 상기에 이미 상세히 설명된 바와 같이, 포트-커넥터 또는 납땜-패치(105) 및 상기 안테나 경로 커넥터 또는 납땜-패치(116a, 126a)를 도시한다.
실시예들은 또한 상기 PCB(100)의 제 1 측면에 제 1 커넥터(110)를 장착하고 제 2 측면에 제 2 커넥터(120)를 장착하는 PCB(100)를 제작하기 위한 방법을 제공할 수 있다. 상기 커넥터들(110, 120)은 상기 PCB(100)를 통해 서로 접속되거나 상기 PCB(100) 내의 매립된 접지면(130)에 접속될 수 있다. 게다가, 실시예들은 다이플렉서 회로(200)를 제작하기 위한 방법을 제공할 수 있고; 이러한 방법은 상기 PCB(100)의 상기 제 1 커넥터(110)에 제 1 필터(112)를 장착하는 단계 및 상기 제 2 커넥터(120)에 제 2 필터(122)를 장착하는 단계를 포함할 수 있다. 이들 단계들은 상기 제 1 필터(112) 및 상기 제 2 필터(122)를 서로, 매립된 접지면(130) 및/또는 기준 또는 접지 전위와 전기적으로 접속하는 단계를 포함할 수 있다.
도 1e는 도파 구조를 갖는 인쇄 회로 기판(100)의 실시예를 사용하여 다이플렉서 회로(200)의 다른 실시예를 도시한다. 상기 실시예에서 상기 인쇄 회로 기판(100)은 또한 격리층(172)에 의해 도전층(176)으로부터 분리된 다른 도전층(178), 상기 두 개의 비도전성 기판층들(132, 134) 사이의 상기 도전층(176), 또 다른 도전층(178) 및 상기 격리층(172)을 더 포함한다. 상기 도전층(176)은 또한 제 1 도전층(176)으로 참조될 수 있고, 상기 또 다른 도전층(178)은 또한 제 2 도전층(178)으로 참조될 수 있다. 상기 도전층(176) 및 상기 다른 도전층(178)은 평행할 수 있고 이들은 도파 구조를 형성할 수 있다. 상기 도파 구조는 상기 제 1 필터(112)에 의해 결정된 송신 대역 및 상기 제 2 필터(122)에 의해 결정된 수신 대역에 기초하여 중심 주파수의 파장의 1/4에 맞도록 구성될 수 있다.
실시예들에서, 상기 도전층(176) 및 상기 또 다른 도전층(178)은 상기 제 1 필터(112)에 대한 상기 커넥터(110) 및 상기 제 2 필터(122)의 상기 커넥터(120) 주변에 돌출부 또는 차폐물을 형성할 수 있고, 상기 도전층(176) 및 상기 또 다른 도전층(178)은 상기 제 1 및 제 2 커넥터들(110, 120) 아래의 추가의 커넥터(174) 또는 비아(174)를 통해 접속되고, 상기 돌출부 또는 차폐물은 상기 추가의 커넥터 또는 비아(174)로부터 파장의 적어도 1/4 연장한다. 상기 돌출부 또는 차폐물은 그 사이에 갭을 갖는 상기 PCB 내에 장착되는 두 개의 도전층들(176, 178)에 의해 형성될 수 있고, 상기 갭은 상기 파장의 1/4로 연장할 수 있다. 상기 돌출부 또는 도파 구조의 연장은 또한 점선들 사이의 λ/4의 거리로 도 1e에 나타낸다. 도 1e는 누설 전류 억제 접지면 구조를 갖는 개선된 접지면을 제공하는 실시예를 예시한다.
일반적으로, 실시예들에서 상기 인쇄 회로 기판(100)은 전자기파를 도파하는 수단을 포함할 수 있고, 상기 파장을 도파하는 수단은 상기 파동의 파장의 적어도 1/4로 상기 전자기파를 도파하도록 구성될 수 있다. 이러한 수단은 예를 들어 PCB의 상기 도전층들의 상기 설명된 기하학적 구조에 대응할 수 있다. 실시예들에서, 상기 PCB(100)는 70, 80, 90 또는 100dB 이상의 송신 대역 신호들에 대한 감쇠를 달성하도록 제 2 커넥터(120)의 측면으로부터 상기 제 1 커넥터(110)의 측면을 격리하기 위한 격리 수단을 더 포함할 수 있다. 상기 격리 수단은 상기 실시예들에 대해 설명된 도전층에 대응할 수 있다.
실시예들은 또한 회로 기판(100), 송신 대역에서 송신 신호를 필터링하기 위해 상기 제 1 커넥터(110)에 접속된 제 1 필터(112), 및 수신 대역에서 수신 신호를 필터링하기 위해 상기 제 2 커넥터(120)에 접속된 제 2 필터(122)의 실시예를 포함하는 다이플렉서 회로(200)를 제공할 수 있다.
도 2a에서 FDD-무선의 구현을 위한 아키텍처 또는 다이플렉서-구성이 도시된다. 도 2a는 PA(400)가 위치되고, 안테나 포트(306)를 사용하여 상기 안테나에 접속하는 상기 다이플렉서(200)의 PA-포트(302)가 이어지는 송신 경로를 갖는 다이플렉서 회로(200)를 도시한다. 상기 수신 경로에서, 상기 안테나로부터 LNA-포트(304)를 통해 상기 다이플렉서 회로(200)를 LNA(410)로 접속한다. 상기 PA-포트(302)와 상기 LNA-포트(304) 간의 격리는 상기 다이플렉서 회로(200)의 상기 필터들(112, 122)에 의해서만 달성된다. 여기서, 상기 두 개의 필터들(112, 122)은 하나의 단일 물리적 엔티티로 몰딩(mold)되고 따라서 상기 PA-포트(302)와 상기 LNA-포트(304) 간의 결합은 상기 필터들(112, 122)의 장착에 의해 그렇게 많이 영향을 받지 않는다. 실시예들에서, 이러한 구조, 즉, 상기 두 필터들(112, 122)이 단일 하우징에서 구현되는 구조는 또한 상기 PCB(100)가 따라서 구성될 수 있는, 즉, 상기 하우징에 핏(fit)되도록 구성되는, 상기에 설명된 PCB(100)를 포함할 수 있다. 상기 PCB(100)는 또한 추가 구성 요소들의 장착을 위한 수단을 제공할 수 있다.
도 2b는 도 2a의 실시예와 유사한 구성 요소들을 도시하지만, 두 필터들(112, 122)이 별개의 물리적 엔티티들에 있고 따라서 상기 실시예가 2-포트-안테나를 갖는 대역 통과 필터 구성에 따라 두 안테나 포트들(306a 및 306b)을 활용하는, 다이플렉서 회로(200)의 다른 실시예를 도시한다. 도 2b에 도시된 상기 다이플렉서(200)에서, 상기 포트들(302, 304) 간의 격리는 또한 상기 두 안테나 포트들(306a 및 306b) 간의 격리에 의해 증가될 수 있다. 이 격리는 예를 들어, 이중 편파 다이폴(dual-polarized dipole) 또는 패치 안테나에서 예를 들어, 두 개의 직교 편파들(polarizations)에 의해 달성될 수 있다. 특히, 이러한 구성에서, 상기 두 필터들(112, 122)이 두 개의 별도의 엔티티들이기 때문에, 상기 무선의 물리적 구현에 상기 두 필터들(112, 122)이 위치되는 방법이 핵심이다. 일반적으로, 이들이 더 가깝게 배열되면, 누설 전류 및 프린징 필드에 의해 상기 디바이스들 간의 결합이 더 커진다. 이는 이들을 멀리 위치시킴으로써 감소될 수 있고, 이는 다시 고 물리적 집적도에 대한 요건들과 모순된다. 따라서, 실시예들은 상기 두 필터들(112, 122)를 가깝게 위치시킬 수 있고, 고 레벨 집적도를 달성할 수 있으면서, 동시에 상기 필터들을 분리하는 상기 PCB(100)를 통해 고 레벨의 격리를 달성하고, 일부 실시예들에서는 추가의 집적된 격리 또는 차폐 수단을 갖는 장점을 제공할 수 있다.
실시예들에서, 상기 필터들(112, 122)의 사이즈 및 무게는 상기 회로 기판(100)의 반대 측면들에 이들을 장착할 수 있도록 구성될 수 있다. 예를 들어, 세라믹 블록 필터들(CB로 약기), SAW 또는 FBAR(film-bulk-acoustic-resonator-filter의 약기)와 같은 표면 장착 디바이스들로서 사용되기에 충분히 작은 필터들이 사용될 수 있다. 실시예들에 대해, 세라믹 블록 필터들이 사용될 수 있지만, 실시예들은 세라믹 필터 기술로 제한되지 않고, 다른 필터 기술들이 또한 적용될 수 있다.
도 3a는 블록 필터 예를 들어, 세라믹 블록-필터로서 구현된 단일 하우징(500)의 다이플렉서 회로를 도시한다. 도 3a는 TX- 및 RX-필터가 하나의 단일 물리적 엔티티를 형성하고, 프린징 필드 및 누설 전류에 의해 격리를 제한하는, 도 2a에 도시된 바와 같이 무선-아키텍처에 사용된 표면 장착 블록 다이플렉서를 예시한다. 상기 다이플렉서는 상부에 수신-대역 필터(RX-대역 필터) 및 하부에 송신-대역 필터(TX-대역 필터)를 포함한다. 상기 다이플렉서는 공진기 구조(502) 및 결합 구조(504)를 포함한다. 또한, 도 3a는 3개의 포트들, 수신 포트(506), 송신 포트(508), 및 공통 안테나 포트(510)를 도시한다. 게다가, 몇몇 신호선들(512) 및 PCB(514)를 도 3a에 나타낸다. 오른쪽의 점선 화살표는 상기 TX-포트(508)와 상기 RX-포트(506) 간의 결합을 유도하고 따라서 격리를 제한하는, 공진기들 사이의 프린징 필드를 나타낸다. 도 3a의 왼쪽에서, 점선 화살표들은 상기 TX-포트(508)와 상기 RX-포트(506) 간의 결합을 유도하고 또한 격리를 제한하는, 상기 필터의 금속화 표면의 누설 전류를 나타낸다.
이러한 필터 디바이스들은 통상적으로, 하나의 단일 엔티티 내의 다이플렉서-기능으로 구축되는 것을 제외하고, 두 개의 별도의 수행 디바이스들로서 이용가능하다(도 3a 참조). 예를 들어, 종래의 접근 방법을 사용하여, 하나의 단일 엔티티로서 구현된 다이플렉서는 동일한 표면 상에 누설 전류가 흐르는 단점을 가질 수 있고, 따라서 상기 격리는 특정한 레벨(약 60dB 이상)을 넘어가면 달성하기 어렵다. 이는 통상적으로 격리 성능의 관점에서 불충분하다.
도 3b는 송신-대역 필터가 왼쪽에 도시되고 수신-대역 필터가 오른쪽에 도시되는, 별도의 하우징들의 다이플렉서 회로를 도시한다. 도 3b는 TX- 및 RX-필터가 두 개의 별도의 물리적 엔티티들을 형성하고, 프린징 필드 및 누설 전류에 의해 격리가 증가하지만, 도 2b에 도시된 바와 같이 무선-아키텍처들로 사용을 제한하는, 두 개의 표면 장착 블록 필터들을 도시한다. 도 3b는 도 3a와 유사한 구성 요소들, 즉, 공진기 및 결합 구조를 포함하는 두 개의 필터들을 도시한다. 상기 다이플렉서가 별도의 하우징들을 사용함에 따라 또한 별도의 안테나 포트들(510a 및 510b)이 있다. 상기 TX-대역 필터 및 RX-대역 필터가 두 개의 엔티티들로서 구축된다면, 이들은 다시 공통 접지-면 상에 흐르는 프린징 필드 및 전류에 의해 결합하도록 유도하는, 다이플렉서 기능을 형성하기 위해 여전히 서로 옆에 위치되어야 한다(도 3b 참조). 이들 단점들은 상기 PCB(100)에 의해 상기 두 필터들(112, 122)을 분리함으로써, 즉 상기 PCB(100)의 반대 측면들에 상기 두 필터들(112, 122)을 장착함으로써, 실시예들에서 극복될 수 있다.
상기 필터들이 상기 회로 기판의 동일한 측면 심지어 동일한 납땜 패치에 위치되면, 상기 프린징 필드는 비싸고 고 집적 회로들의 목적을 좌절시키는, 캡슐화 벽과 같은 복잡한 방법에 의해 억제되어야 한다. 실시예들에서 상기 필터들은 상기 회로 기판의 반대 측면들에 위치될 수 있다. 이는 상기 두 개의 필터들을 서로 차폐하는, 격리면으로서 기능할 수 있는, 다층-PCB의 격리 접지면의 도입을 인에이블할 수 있다. 실시예들은 따라서 이들이 근접함에도 불구하고 상기 두 필터들 간의 고 격리를 유지하면서 고 집적 무선 구조들을 구성할 수 있도록 한다. 실시예들은 비싸고 기계적- 및 회로-레이아웃-노력을 증가시키는 예를 들어, 캡슐화 박스들로부터 유발된 단점들을 극복할 수 있다.
상기 설명 및 도면들은 단순히 본 발명의 원리들을 예시한다. 따라서 당업자가 본원에 명시적으로 설명되거나 도시되지 않더라도 본 발명의 원리들을 구현하고 본 발명의 정신 및 범위 내에 포함된 다양한 장치들을 고안할 수 있다는 것이 명백할 것이다. 또한, 본원에 언급된 모든 예들은 기본적으로 독자들이 본 발명의 원리들 및 기술 분야를 발전시키기 위해 발명자(들)에 의해 부여된 개념들을 이해하는 것을 돕기 위한 교육적 목적만으로 확실하게 의도되고, 구체적으로 언급된 예들 및 조건들로 제한하지 않는 것으로 해석된다. 게다가, 본 발명의 원리들, 양태들, 및 실시예들, 뿐만 아니라 구체적인 예들을 언급하는 본원의 모든 문장들은 이들의 등가물들을 포함하도록 의도된다. 본원의 임의의 블록도들은 본 발명의 원리들을 구현하는 예시적인 회로의 개념도를 나타내는 것으로 당업자에 의해 이해될 것이다.

Claims (10)

  1. 제 1 필터(112)에 접속하기 위한 제 1 커넥터(110) 및 제 2 필터(122)에 접속하기 위한 제 2 커넥터(120)를 포함하는 다이플렉서 회로(diplexer circuit)를 형성하기 위한 인쇄 회로 기판(100)으로서,
    상기 제 1 커넥터(110) 및 제 2 커넥터(120)는 상기 인쇄 회로 기판(100)의 반대 측들에 위치되고, 상기 인쇄 회로 기판은 두 개의 비도전성 기판층들(132; 134) 및 상기 두 개의 비도전성 기판층들(132; 134) 사이의 두 개의 격리된 도전층들(176; 178)을 더 포함하고, 상기 두 개의 격리된 도전층들(176; 178)은 격리층(172)에 의해 분리되고, 상기 두 개의 격리된 도전층들(176; 178)은 평행하고, 상기 제 1 필터(112)에 의해 결정된 송신 대역 및 상기 제 2 필터(122)에 의해 결정된 수신 대역에 기초하여 중심 주파수의 파장의 1/4에 맞도록 구성되는 도파 구조(wave guide structure)를 형성하는, 인쇄 회로 기판(100).
  2. 제 1 항에 있어서,
    상기 제 1 커넥터(110)는 제 1 납땜-패치에 대응하고 상기 제 2 커넥터(120)는 제 2 납땜-패치에 대응하는, 인쇄 회로 기판(100).
  3. 제 1 항에 있어서,
    상기 제 1 커넥터(110)와 상기 도전층들(176; 178) 사이에 적어도 하나의 접속부 또는 비아(via)(140)를 포함하거나, 또는 상기 제 2 커넥터(120)와 상기 도전층들(176; 178) 사이에 적어도 하나의 접속부 또는 비아(142)를 포함하는, 인쇄 회로 기판(100).
  4. 제 1 항에 있어서,
    상기 도전층들(176; 178)은 상기 도전층들(176; 178)을 접지하기 위한 커넥터를 갖는, 인쇄 회로 기판(100).
  5. 제 1 항에 있어서,
    상기 두 개의 도전층들(176; 178)은 상기 제 1 필터(112)에 대한 커넥터(110) 및 상기 제 2 필터(122)에 대한 커넥터(120) 중 적어도 하나 주변에 돌출부를 형성하고, 상기 두 개의 도전층들(176; 178)은 상기 제 1 및 제 2 커넥터들(110; 120) 아래의 추가 커넥터 또는 비아(174)를 통해 접속되고, 상기 돌출부는 상기 추가의 커넥터 또는 비아(174)로부터 상기 파장의 적어도 1/4 연장하는, 인쇄 회로 기판(100).
  6. 제 1 항에 있어서,
    상기 도파 구조는 상기 중심 주파수의 상기 파장의 적어도 1/4에 대해 전자기파(electromagnetic wave)를 도파하도록 구성되는, 인쇄 회로 기판(100).
  7. 다이플렉서 회로를 형성하기 위한 인쇄 회로 기판(100)을 제작하는 방법에 있어서,
    두 개의 비도전성 기판층들(132; 134) 및 상기 두 개의 비도전성 기판층들(132; 134) 사이의 두 개의 격리된 도전층들(176; 178)을 포함하는 상기 인쇄 회로 기판에 도파 구조를 형성하는 단계로서, 상기 두 개의 격리된 도전층들(176; 178)은 격리층(172)에 의해 분리되고, 상기 두 개의 격리된 도전층들(176; 178)은 평행하고 상기 도파 구조는 제 1 필터(112)에 의해 결정된 송신 대역 및 제 2 필터(122)에 의해 결정된 수신 대역에 기초하여 중심 주파수의 파장의 1/4에 맞도록 구성되는, 상기 도파 구조 형성 단계;
    상기 인쇄 회로 기판(100)의 제 1 측면에서 제 1 필터(112)에 접속하기 위한 제 1 커넥터(110)를 구현하는 단계; 및
    상기 인쇄 회로 기판(100)의 제 2 측면에서 제 2 필터(122)에 접속하기 위한 제 2 커넥터(120)를 구현하는 단계를 포함하고, 상기 제 1 커넥터(110) 및 상기 제 2 커넥터(120)는 상기 인쇄 회로 기판(100)의 반대 측면들에 위치되는, 인쇄 회로 기판(100) 제작 방법.
  8. 제 1 항의 인쇄 회로 기판(100)을 포함하는 다이플렉서 회로(200)에 있어서,
    제 1 필터(112)는 송신 대역의 송신 신호를 필터링하기 위해 제 1 커넥터(110)에 접속되고, 제 2 필터(122)는 수신 대역의 수신 신호를 필터링하기 위해 상기 제 2 커넥터(120)에 접속되는, 다이플렉서 회로(200).
  9. 제 8 항에 있어서,
    상기 제 1 및 상기 제 2 필터(112; 122)는 또한 제 1 피드 라인(feed-line)(116) 및 제 2 피드 라인(126)을 사용하여 안테나에 접속되고, 상기 제 1 피드 라인(116) 및 상기 제 2 피드 라인(126)은 상기 인쇄 회로 기판(100)에 평행하게 위치되고, 또는 상기 제 1 및 상기 제 2 필터(112; 122)는 공통 안테나 포트(160)를 사용하여 상기 안테나에 접속되고 상기 인쇄 회로 기판(100)은 상기 제 1 및 상기 제 2 필터(112; 122)를 상기 공통 안테나 포트(160)에 접속하기 위한 피드 커넥터 또는 비아를 포함하는, 다이플렉서 회로(200).
  10. 다이플렉서를 제작하기 위한 방법에 있어서,
    제 7 항에 따라 다이플렉서 회로를 형성하기 위한 인쇄 회로 기판(100)을 제작하는 단계;
    제 1 커넥터에 제 1 필터를 장착하는 단계; 및
    상기 인쇄 회로 기판(100)의 제 2 커넥터에 제 2 필터를 장착하는 단계를 포함하는, 다이플렉서 제작 방법.
KR1020137024876A 2011-03-24 2012-03-12 인쇄 회로 기판 및 다이플렉서 회로 KR101508916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11305329.2 2011-03-24
EP11305329.2A EP2503858B1 (en) 2011-03-24 2011-03-24 Diplexer circuit and method of manufacturing a printed circuit board therefor
PCT/EP2012/054235 WO2012126757A1 (en) 2011-03-24 2012-03-12 Printed circuit board and diplexer circuit

Publications (2)

Publication Number Publication Date
KR20130126987A KR20130126987A (ko) 2013-11-21
KR101508916B1 true KR101508916B1 (ko) 2015-04-07

Family

ID=44201079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137024876A KR101508916B1 (ko) 2011-03-24 2012-03-12 인쇄 회로 기판 및 다이플렉서 회로

Country Status (7)

Country Link
US (1) US9270322B2 (ko)
EP (1) EP2503858B1 (ko)
JP (1) JP5726366B2 (ko)
KR (1) KR101508916B1 (ko)
CN (1) CN103563492A (ko)
ES (1) ES2447298T3 (ko)
WO (1) WO2012126757A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103475387A (zh) * 2013-04-22 2013-12-25 江苏声立传感技术有限公司 提高声表面波无线传感信号检测灵敏度的方法
EP3128714A4 (en) * 2014-04-17 2017-03-22 Huawei Technologies Co., Ltd. Data processing method, control method and apparatuses
WO2016035091A1 (en) * 2014-09-03 2016-03-10 Meru Cab Company Private Limited Dynamic forecasting for forward reservation of cab
TWI683535B (zh) * 2016-02-10 2020-01-21 日商村田製作所股份有限公司 雙工器
RU2649871C2 (ru) * 2016-06-24 2018-04-05 Общество с ограниченной ответственностью "Радио Гигабит" Устройство беспроводной связи с частотно-поляризационной развязкой между передающим и приемным каналами
CN107623532A (zh) * 2017-08-25 2018-01-23 深圳天珑无线科技有限公司 一种通信终端
WO2020154008A1 (en) * 2019-01-25 2020-07-30 Commscope Italy S.R.L. Multi-pole rf filters
CN113574658A (zh) 2019-03-13 2021-10-29 株式会社村田制作所 高频模块和通信装置
CN114008928B (zh) * 2019-07-03 2024-03-12 株式会社村田制作所 高频模块以及通信装置
WO2021009545A1 (en) 2019-07-16 2021-01-21 Telefonaktiebolaget Lm Ericsson (Publ) Ceramic waveguide filter
EP4059087A4 (en) * 2020-03-30 2023-11-29 Telefonaktiebolaget LM Ericsson (publ.) AU AND RU WITH CWG FILTERS AND BS THAT HAVE THE AU OR RU
CN116709638A (zh) * 2023-08-03 2023-09-05 合肥国家实验室 用于超导量子计算机系统的排线

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314491A (ja) 2001-04-12 2002-10-25 Nec Corp 携帯型無線利用機器
JP2003198408A (ja) 2001-12-26 2003-07-11 Toshiba Corp 送受信装置
JP2006203652A (ja) 2005-01-21 2006-08-03 Kyocera Corp 高周波モジュール及びそれを用いた通信機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894585B2 (en) * 2002-03-29 2005-05-17 M/A-Com, Inc. High quality factor (Q) planar spiral inductor based CATV diplexer and telephony module
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US7123118B2 (en) * 2004-03-08 2006-10-17 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
JP2007158157A (ja) * 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路装置
US7613009B2 (en) * 2006-03-15 2009-11-03 Tdk Corporation Electrical transition for an RF component
US7612638B2 (en) * 2006-07-14 2009-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Waveguides in integrated circuits
DE102006059996B4 (de) * 2006-12-19 2015-02-26 Epcos Ag Anordnung mit einem HF Bauelement und Verfahren zur Kompensation der Anbindungsinduktivität
KR101082182B1 (ko) * 2009-11-27 2011-11-09 아주대학교산학협력단 기판 집적 도파관을 이용한 위상천이기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314491A (ja) 2001-04-12 2002-10-25 Nec Corp 携帯型無線利用機器
JP2003198408A (ja) 2001-12-26 2003-07-11 Toshiba Corp 送受信装置
JP2006203652A (ja) 2005-01-21 2006-08-03 Kyocera Corp 高周波モジュール及びそれを用いた通信機器

Also Published As

Publication number Publication date
EP2503858A1 (en) 2012-09-26
JP5726366B2 (ja) 2015-05-27
US9270322B2 (en) 2016-02-23
CN103563492A (zh) 2014-02-05
US20140022958A1 (en) 2014-01-23
KR20130126987A (ko) 2013-11-21
JP2014512116A (ja) 2014-05-19
ES2447298T3 (es) 2014-03-11
WO2012126757A1 (en) 2012-09-27
EP2503858B1 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101508916B1 (ko) 인쇄 회로 기판 및 다이플렉서 회로
JP5505915B1 (ja) 通信モジュール
US8536957B1 (en) High-frequency circuit module having a duplexer disposed between specified module integrated circuits
FI114259B (fi) Radiotaajuisen etupään rakenne
JP5143972B1 (ja) 高周波回路モジュール
KR20110130389A (ko) Ｒｆ 전단 모듈 및 안테나 시스템
JPWO2002067379A1 (ja) フィルタ内蔵アンテナ
JP5456935B1 (ja) 回路モジュール
CN112751583B (zh) 高频模块和通信装置
CN114830434B (zh) 一种封装天线装置和无线通信装置
CN104602366B (zh) 通信模块
CN110710118B (zh) 高频模块以及通信装置
US20140312978A1 (en) High-frequency module
JP2014039236A (ja) 高周波回路モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP5420101B1 (ja) 高周波回路モジュール
JP5420102B1 (ja) 高周波回路モジュール
JP3770880B2 (ja) 高周波スイッチモジュール及びそれを用いた無線電話通信装置
JP5420103B1 (ja) 高周波回路モジュール
KR20080073139A (ko) 이동통신 단말기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee