KR101493104B1 - 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치 - Google Patents

광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치 Download PDF

Info

Publication number
KR101493104B1
KR101493104B1 KR20090024697A KR20090024697A KR101493104B1 KR 101493104 B1 KR101493104 B1 KR 101493104B1 KR 20090024697 A KR20090024697 A KR 20090024697A KR 20090024697 A KR20090024697 A KR 20090024697A KR 101493104 B1 KR101493104 B1 KR 101493104B1
Authority
KR
South Korea
Prior art keywords
resin layer
optical semiconductor
resin
layer
semiconductor element
Prior art date
Application number
KR20090024697A
Other languages
English (en)
Other versions
KR20090102662A (ko
Inventor
이찌로 스에히로
고오지 아까자와
히데유끼 우스이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20090102662A publication Critical patent/KR20090102662A/ko
Application granted granted Critical
Publication of KR101493104B1 publication Critical patent/KR101493104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Abstract

본 발명은 캡슐 수지층, 접착 수지층, 금속층 및 보호 수지층을 포함하고, 캡슐 수지층과 접착 수지층 상에 접착된 금속층은 서로 인접하게 배치되고, 보호 수지층은 캡슐 수지층과 금속층 양쪽을 덮기 위해 캡슐 수지층과 금속층 상에 적층되고, 캡슐 수지층은 보호 수지층을 향해 확대되는 테이퍼 형상을 갖는, 광 반도체 소자를 캡슐화하기 위한 수지 시트와, 이 수지를 사용하여 캡슐화되는 광 반도체 소자를 포함하는 광 반도체 장치를 제공한다. 본 발명의 광 반도체 소자 캡슐 수지 시트는 액정 스크린의 배면광, 트래픽 신호, 큰 크기의 외부 디스플레이 및 빌보드 등의 용도로 적절히 사용될 수 있다.
Figure R1020090024697
광 반도체 소자, 수지 시트, 캡슐 수지층, 보호 수지층, 금속층

Description

광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체 장치 {RESIN SHEET FOR ENCAPSULATING OPTICAL SEMICONDUCTOR ELEMENT AND OPTICAL SEMICONDUCTOR DEVICE}
본 발명은 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 이를 사용하여 얻어지는 광 반도체 장치에 관한 것이다.
광 반도체 장치에서, 기판의 표면 상에 복수의 발광기를 장착하고 이러한 발광기가 발광하도록 하여 이들을 평면 발광원으로써 사용하는 것이 연구되고 있다. 특히, 발광기로써 발광 다이오드 베어칩(LED 베어칩)을 사용하는 것이 연구되고 있다. 이러한 발광원으로써, 예를 들어, 기판, 기판의 표면 상에 장착된 복수의 LED 베어칩, 이러한 LED 베어칩을 개별적으로 캡슐화하는 수지체, 수지체에 상응하는 개방된 반사 구멍을 구비하고 그 후방측이 기판의 표면에 접착되는 반사판, 전체 기판을 덮고 LED 베어칩에 상응하는 부분에 렌즈를 구비한 렌즈판을 포함하는 것이 있다. 따라서, 광 반도체 소자를 캡슐화하는 단계와 반사판으로써 금속층을 기판 상에 장착하는 단계가 지금까지 별도로 수행되고 있다.
본 발명의 목적은 광 반도체 소자를 캡슐화하는 단계와 금속층을 기판 위에 장착하는 단계를 단순화시켜서 광 반도체 소자의 캡슐화를 효율적으로 수행할 수 있는 광 반도체 소자를 캡슐화하기 위한 수지 시트(이후, "광 반도체 소자 캡슐 수지 시트"로 언급될 수 있음)와, 광 반도체 소자 캡슐 수지 시트를 사용하여 캡슐화되는 광 반도체 소자를 포함하는 광 반도체 장치를 제공하는 것이다.
즉, 본 발명은 다음 1-4 항목을 제공한다.
1. 캡슐 수지층, 접착 수지층, 금속층 및 보호 수지층을 포함하는, 광 반도체 소자를 캡슐화하기 위한 수지 시트이며, 캡슐 수지층과 접착 수지층 상에 접착된 금속층은 서로 인접하게 배치되고, 보호 수지층은 캡슐 수지층과 금속층 양쪽을 덮기 위해 캡슐 수지층과 금속층 상에 적층되고, 캡슐 수지층은 보호 수지층을 향해 확대되는 테이퍼 형상을 갖는, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
2. 제1 항목에 있어서, 캡슐 수지층의 형상으로 보호 수지층을 향해 확대되는 각도는 30 내지 50도인, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
3. 제1 항목에 있어서, 금속층은 구리 또는 알루미늄을 포함하는, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
4. 제1 항목에 따른 수지 시트를 사용하여 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치.
본 발명의 광 반도체 소자 캡슐 수지 시트는 광 반도체 소자를 캡슐화하는 단계와 금속층을 기판 상에 장착하는 단계를 단순화할 수 있어서 광 반도체 소자의 캡슐화를 효율적으로 수행할 수 있다. 더욱이, 이 수지 시트를 사용하여 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치가 효율적으로 제조될 수 있다.
본 발명은 적어도 캡슐 수지층, 접착 수지층, 금속층 및 보호 수지층을 포함하는 광 반도체 소자 캡슐 수지 시트에 관한 것이고, 캡슐 수지층과 접착 수지층 위에 접착되는 금속층은 서로 인접하게 배치되고, 보호 수지층은 캡슐 수지층과 금속층 양쪽을 덮도록 캡슐 수지층과 금속층 상에 적층되고, 캡슐 수지층은 보호 수지층을 향해 확대되는 테이퍼 형상을 갖는다.
이러한 광 반도체 소자 캡슐 수지 시트는 금속층과 캡슐 수지층이 서로 일체식으로 결합된 시트이고, 따라서 광 반도체 소자를 캡슐화하고 금속층을 기판 상에 장착하는 상술된 두 단계는, 본 시트를 사용하여 광 반도체 소자를 캡슐화하는 하나의 단계에 의해 단순해질 수 있다.
본 발명에서, "캡슐 수지층과 접착 수지층 위에 접착되는 금속층은 서로 인접하게 배치된다"는 표현은 캡슐 수지층이 기판 상에 광 반도체 소자를 캡슐화할 수 있고 동시에 금속층 아래측에 접착되는 접착 수지층이 광 반도체 소자가 장착되는 기판에 접착될 수 있는 방식으로 캡슐 수지층과 접착 수지층 위에 접착되는 금속층이 서로 인접하게 배치되는 것을 의미한다. 도 1a는 본 발명의 일 실시예를 도시하는 개략도이다. 캡슐 수지층(3)과 접착 수지층(4) 위에 접착되는 금속층(5)은 하나 이상의 위치에서 서로 인접하게 배치될 수 있다. 즉, 캡슐 수지층과 접착 수지층 위에 접착되는 금속층은 하나 걸러 서로 연속적으로 인접하게 배치될 수 있다. 더욱이, 캡슐 수지층과 금속층은 광 반도체 소자의 수와 그 배치 이격거리에 상응하는 금속층과 캡슐 수지층의 수, 크기 등을 적절히 조절함으로써 서로 인접하게 배치될 수 있다. 또한, 접착 수지층과 금속층을 서로 인접하게 배치시키기 위해, 예를 들어, 금속층을 접착 수지층 상에 형성하고, 양쪽 층을 관통하는 적어도 하나의 테이퍼 형상의 관통 구멍을 형성하고, 내부에 캡슐 수지층을 형성하는 것이 필요하다.
본 발명에서, "보호 수지층은 캡슐 수지층과 금속층 양쪽을 덮도록 캡슐 수지층과 금속층 상에 적층된다"라는 표현은 도 1a에 도시된 바와 같이 외부 환경으로부터 캡슐 수지층과 금속층을 보호하도록 양쪽 층을 덮기 위해 캡슐 수지층과 금속층 상에 보호 수지층이 적층되는 것을 의미한다. 보호 수지층을 적층하기 위해, 예를 들어, 보호 수지층은 공지된 방법(예를 들어, 라미네이팅, 프레싱 등)에 의해 캡슐 수지층과 금속층의 양쪽 층 상에 적층되거나, 또는 보호 수지층이 관통 구멍을 가진 금속층 상에 적층된 후, 캡슐 수지층을 형성하기 위해 캡슐 수지층이 관통 구멍에 충전될 수 있다.
본 발명에서, "캡슐 수지층은 보호 수지층을 향해 확대되는 테이퍼 형상을 갖는다"는 표현은 캡슐 수지층이 보호 수지층을 향해 넓어지는 형상을 갖는 것을 의미한다. 즉, 캡슐 수지층은 그 두께 방향에 수직인 방향에서의 단면적이 보호 수지층이 배치되지 않은 측으로부터 보호 수지층이 배치된 측을 향해서 증가하는 형상을 갖는다. 캡슐 수지층의 형상으로 보호 수지층을 향해 확대되는 (예를 들어, 도 1a의 참조번호 9로 표시된) 각도는 바람직하게 30 내지 50도이고 더 바람직하게 30 내지 45도이다.
본 발명의 캡슐 수지층은, 바람직하게는 LED와 같은 광 반도체 소자의 관점에서 반경화된 상태의 열경화성 수지이다. 특히, 내열성의 관점에서 바람직하게 실리콘 수지, 폴리보로실록산 수지, 폴리알루미노실록산 수지, 에폭시 수지 등으로 형성된다. 더욱이, 필요시에 LED의 발광색을 조절하기 위한 형광 수지가 캡슐 수지층에 첨가될 수 있다.
캡슐 수지층의 두께는 LED 높이, 배선 높이 및 수지에 의한 빛 흡수의 관점에서 바람직하게 0.3 내지 1mm이고, 더 바람직하게 0.3 내지 0.5mm이다.
캡슐 수지층은 테이퍼 형상이고 상술된 두께를 갖는다. 이 형상은 본 발명의 효과가 손상되지 않는 한 특별히 제한되지 않고 광 반도체 소자를 적어도 캡슐화할 수 있는 형상이면 충분하다. 예를 들어, 캡슐 수지층의 바닥면(기부 재료측 상의 면)의 형상은 원형, 타원형, 4변형 등이고, 특별히 제한되지 않는다. 더욱이, 그 바닥면의 크기는 예를 들어, 바람직하게 원형인 경우 직경 1.5 내지 5mm이고, 4변형인 경우 1.5 내지 5mm X 1.5 내지 5mm이다. 이러한 바닥면 형상을 가진 캡슐 수지층은 접착 수지층과 금속층을 관통하고 상술된 바닥면 형상을 갖고 상향으로 넓어지는 테이퍼진 형상으로 확대된 적어도 하나의 관통 구멍을 예를 들어, 펀칭, 드릴링 등으로 형성하고, 내부에 캡슐 수지를 충전하고, 이 캡슐 수지를 반 경화시킴으로써 형성된다.
본 발명의 광 반도체 소자 캡슐 수지 시트의 캡슐 수지층의 수는 기판 상에 배치되는 캡슐화되는 광 반도체 소자의 수에 따라 적절히 변경될 수 있다. 그러나, 시트의 단위 면적(cm2)을 기초로 바람직하게 1 내지 20, 더 바람직하게 1 내지 9개이다. 그 사이의 이격거리는 또한 기판 상의 광 반도체 소자에 상응하도록 허용될 수 있고, 캡슐 수지층은 동일하게 이격될 수 있다.
반경화된 상태의 열경화성 수지가 캡슐 수지층용으로 사용될 때, 상술된 교차결합되지 않은 열경화성 수지는 예를 들어, 5 내지 30분동안 80 내지 120도(℃)에서 가열된다. 더욱이, 광 반도체 소자의 캡슐화 이후의 경화 처리의 경우, 캡슐 수지층은 예를 들어, 1 내지 24시간동안 100 내지 150도(℃)에서 2차적으로 경화될 수 있다.
본 발명의 접착 수지층은 기판에 이를 접착시키는 관점에서 바람직하게 반경화된 상태의 열경화성 수지이다. 특히, 접착성의 관점에서 바람직하게 에폭시 수지 또는 폴리카보디이미드 수지로 형성된다.
상술된 접착 수지층은, 상업적으로 이용가능한 상술된 수지가 톨루엔, 싸이클로헥산 또는 메틸 에틸 케톤과 같은 유기 용매에 바람직하게 중량의 10 내지 30%의 농도로 용해된 수지 용액을 마련하고, 주조, 시핀 코팅 및 롤 코팅과 같은 방법에 의해 적절한 두께로 릴리스 처리된 기판 상에 필름을 형성하고, 경화 작용을 진행시키지 않고 이 용매가 제거될 수 있는 온도에서 이를 더 건조시킴으로써 얻어질 수 있다. 필름으로 형성될 수지 용액을 건조시키는 온도 또는 시간은 수지 또는 용매의 종류에 따라 변하고 임의로 결정될 수는 없다. 그러나, 이 온도는 바람직하게 80 내지 150도(℃)이고, 더 바람직하게 100 내지 120도(℃)이다. 이 시간은 바람직하게 1 내지 30분이고, 더 바람직하게 3 내지 10분이다. 상술된 바와 같이 얻어진 수지층은 단독으로 또는 복수의 적층물로 사용될 수 있다.
접착 수지층의 두께는 탈선 광을 방지하는 관점에서 바람직하게 5 내지 50㎛이고, 더 바람직하게 10 내지 20㎛이다.
본 발명의 금속층은 광 반도체 소자에서 발생된 열을 방사하기 위해 바람직하게 우수한 열전도성을 가진 구리 또는 알루미늄으로 형성된다. 금속층의 형성은 예를 들어, 100 내지 180℃ 및 0.2 내지 0.5Mpa에서 접착 수지층 상에 상술된 금속의 호일을 적층함으로써 가능해진다. 더욱이, 성형 순간에 금속층의 변형을 방지하기 위해, 금속의 어닐링 처리가 수행될 수 있다. 알루미늄의 어닐링은 예를 들어, 1 내지 2시간동안 350℃의 진소 분위기 하에서 열처리를 함으로써 수행될 수 있고, 이어서 그 온도를 원래의 온도로 복귀시킨다.
금속층의 두께는 광 반도체 소자를 인접한 캡슐 수지층으로 캡슐화하기에 충분하면 임의로 될 수 있고, 바람직하게 0.5 내지 1mm이다.
본 발명의 보호 수지층은 열경화성 수지 또는 열가소성 수지일 수 있다. 열경화성 수지의 예는 반경화 상태의 에폭시 수지를 포함하고, 열가소성 수지의 예는 폴리메틸 메타아크릴레이트, 폴리에틸렌 테레프탈레이트(PET) 및 폴리카보네이트와 같은 높은 투명성을 가진 수지를 포함한다. 이들은 보호 수지층을 형성하기 위한 시트 형상물로 형성될 수 있다.
보호 수지층의 두께는 수지에 의해 야기되는 광손실의 관점에서 바람직하게 20 내지 3,000㎛이고, 더 바람직하게 20 내지 100㎛이다.
보호 수지층은 원하면 하나 이상의 다른 층(중간 층)을 삽입하여 적층될 수 있다. 이러한 중간층은 캡슐 수지층의 굴절률보다 낮은 굴절률을 가진 층, 미세하게 고르지 않은 면이 형성된 층 등을 포함한다.
일 실시예로써, 본 발명의 광 반도체 소자 캡슐 수지 시트는 바람직하게 폴리알루미노실록산 수지, 실리콘 수지, 에폭시 수지 등으로 형성된 캡슐 수지층, 에폭시 수지로 형성된 접착 수지층, 아크릴 수지, 에폭시 수지 등으로 형성된 보호 수지층 및 알루미늄으로 형성된 금속층을 포함한다.
본 발명의 광 반도체 소자 캡슐 수지 시트의 두께는 경량, 소형 및 후공정성의 관점에서 바람직하게 0.4 내지 1mm이고, 더 바람직하게 0.4 내지 0.6mm이다.
본 발명의 광 반도체 소자 캡슐 수지 시트(1)의 일 실시예의 개략적인 도면이 도 1a에 도시된다. 캡슐 수지층(3)과 접착 수지층(4) 위에 접착된 금속층(5)은 서로 인접하게 배치되고, 보호 수지층(2)은 캡슐 수지층(3)과 금속층(5) 양쪽층 위에 적층된다. 캡슐 수지층(3)은 보호 수지층을 향해 각도(9)로 확대되는 테이퍼 형상을 갖는다. 더욱이, 기판 상에 장착되는 광 반도체 소자(6)가 본 발명의 광 반도체 소자 캡슐 수지 시트(1)를 사용하여 캡슐화되는 일 실시예가 도 1b에 도시된다.
본 발명에서, 본 발명의 광 반도체 소자 캡슐 수지 시트(1)의 제조 공정의 일 실시예는 적어도 다음의 단계를 포함한다.
a) 릴리스 처리된 기부 재료 상에 접착 수지층을 형성하는 단계
b) 접착 수지층 상에 금속층을 형성하는 단계
c) 접착 수지층을 통해 캡슐 수지층과 접착 수지층 위에 접착되는 금속층을 형성하도록 테이퍼 형상의 관통 구멍을 형성하는 단계
d) 형성된 관통 구멍에 캡슐 수지층을 형성하도록 캡슐 수지를 충전하고 그 캡슐 수지를 반경화시키는 단계
e) 캡슐 수지층과 금속층 양쪽을 덮기 위해 캡슐 수지층과 금속층 상에 보호 수지층을 적층하는 단계
이러한 제조 공정에 따르면, 캡슐화를 효율적으로 수행할 수 있는 광 반도체 소자 캡슐 수지 시트가 제조될 수 있다. 더욱이, 이러한 제조 공정의 일 실시예를 도시하는 개략적인 도면은 도 2a 내지 도 2e에 도시된다.
더 상세한 실시예가 설명된다. 상술된 단계 a) 또는 도 2a에서, 릴리스-처리되는 기부 재료(7)는 바람직하게 PET 필름이다. 접착 수지층(4)의 형성을 위해서, 전사 몰딩 투명 에폭시 수지 중량의 40 내지 70 비율(parts)가 코팅 용액을 준비하기 위해 중량의 10 내지 30%를 기본으로 메틸 에틸 케톤 용매에 용해된다. 그 후, 코팅 용액은 바람직하게 5 내지 50㎛의 두께, 더 바람직하게 10 내지 20㎛의 두께로 릴리스-처리되는 기부 재료(7) 위로 도포되고, 이 후 5 내지 30분동안 80 내지 120℃에서 건조된다. 이렇게 해서 얻어지는 층은 단독으로 또는 복수의 적층물로써 사용될 수 있어서, 접착 수지층(4)을 형성한다.
상술된 단계 b) 또는 도 2b에서, 0.3 내지 1mm의 두께를 가진 알루미늄 호일이 100 내지 180℃와 0.2 내지 0.5Mpa에서 접착 수지층(4) 상에 금속층(5)으로 적층된다.
상술된 단계 c) 또는 도 2c에서, 캡슐 수지층을 형성하기 위한 테이퍼 형상의 관통 구멍(8)은 접착 수지층(4)과 이 접착 수지층 위에 접착된 금속층(5)을 관통하는 구멍이면 임의일 수 있다. 이 경우에, 테이퍼 형상을 가진 관통 구멍은 보호 수지층이 캡슐 수지층 상에 형성되는 경우 보호 수지층을 향해 확대되도록 형성되고, 그 각도(9)는 바람직하게 30 내지 50도이고, 더 바람직하게 30 내지 45도이다.
접착 수지층(4)과 이 접착 수지층 위에 접착된 금속층(5)을 관통하는 이러한 관통 구멍(8)의 수 및 크기는 기판 상에 장착되는 LEDs의 수와 배열의 관점에서 적절히 선택될 수 있다. 이러한 관통 구멍(8)은 예를 들어, 펀칭 및 드릴링 등에 의해 형성될 수 있다.
상술된 단계 d) 또는 도 2d에서, 관통 구멍(8)에 충전되는 캡슐 수지는 바람직하게 교차결합되지 않은 수지이고, 예를 들어, 디스펜서 등으로 내부에 주입되고, 이후 반경화 상태의 캡슐 수지층(3)을 형성하기 위해 바람직하게 5 내지 30분동안 바람직하게 80 내지 120℃에서 가열된다.
상술된 단계 e) 또는 도 2e에서, 보호 수지층(2)은 예를 들어, 바람직하게 100 내지 160℃에서 바람직하게 10 내지 60초동안 서로 인접하게 형성된 캡슐 수지층(3)과 금속층(5) 양쪽 표면 상에 적층될 수 있다.
상기에서 얻어진 광 반도체 소자 캡슐 수지 시트는 예를 들어, 청색 또는 백색 LED 소자가 장착되는 광 반도체 장치(액정 스크린의 배면광, 트래픽 신호, 큰 크기의 외부 디스플레이, 빌보드 등)용으로 적절히 사용된다.
더욱이, 본 발명은 상술된 광 반도체 소자 캡슐 수지 시트를 사용하여 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치를 제공한다. 이러한 광 반도체 장치는 상술된 수지 시트가 사용되기 때문에 효율적으로 제조될 수 있다.
다음에, 본 발명의 광 반도체 소자 캡슐 수지 시트를 사용하는 광 반도체 장치를 제조하는 공정이 이후 설명된다. 본 발명의 광 반도체 장치의 제조 공정의 일 실시예는 다음의 단계를 포함한다.
(1) 캡슐 수지층을 광 반도체 소자에 대향하는 위치에 위치시키기 위해 광 반도체 소자가 장착되는 기판의 표면 상에 본 발명의 광 반도체 소자 캡슐 수지 시트를 적층하는 단계
(2) 단계(1)에서 적층된 수지 시트를 가압 경화시키는 단계
단계(1)에서, 캡슐 수지층을 광 반도체 소자에 대향하는 위치에 위치시키기 위해 적층을 수행하는 방법의 예는, 라미네이터, 진공 프레스 등을 사용하여 광 반도체 장치가 장착되는 기판 상에 본 발명의 시트를 적층하는 방법을 포함한다.
단계(2)에서, 시트를 가압 경화하기 위한 조건으로써, 시트는 바람직하게 80 내지 150℃에서, 더 바람직하게 80 내지 100℃에서, 바람직하게 0.2 내지 0.5MPa에서, 더 바람직하게 0.2 내지 0.3MPa에서 진공 프레스를 사용하여 기판 상에서 가압되고, 이후 바람직하게 100 내지 150℃에서, 더 바람직하게 100 내지 120℃에서, 바람직하게 1 내지 24시간동안, 더 바람직하게 1 내지 2시간동안 후경화(post curing)(2차 경화)된다. 더욱이, 단계(2)는 단계(1)와 동시에 수행될 수 있다.
본 발명의 실시예가 다음의 예로 설명되지만, 본 발명은 이에 제한되지 않는다.
예시
예1
전사 몰딩 투명 에폭시 수지(니또 덴코 코포레이션에 의해 제조된 NT-8528)의 30-wt% 메틸 에틸 케톤 용액이 기부 재료로써 릴리스 처리된 PET 필름 위에 도포되고, 반경화 상태에서 50㎛ 두께의 에폭시 수지층(접착 수지층)을 형성하기 위해 10 내지 15분동안 80 내지 100℃에서 건조된다.(도 2a) 다음에, 금속층으로써 0.6mm 두께의 알루미늄 호일이 100℃ 및 0.3MPa에서 상술된 에폭시 수지층(접착 수지층) 상에 적층된다.(도 2b) 그 후, 캡슐 수지층 형상으로 보호 수지층을 향해 확대되는 각도가 30도가 되는 테이퍼 형상의 관통 구멍[바닥면(기부 재료측 상의 면)은 원형이고, 바닥면의 크기는 직경 3mm임.)은 펀칭에 의해 금속층과 접착 수지층을 관통해서 형성된다. 더욱이, 전사 몰딩 투명 에폭시 수지(니또 덴코 코포레이션에 의해 제조된 NT-8528)는 디스펜서를 갖고 형성된 관통 구멍 안으로 주입되고, 그 후, 반경화 상태에서 캡슐 수지층(두께 650㎛)을 형성하기 위해 0.5시간동안 100℃에서 가열되고, 이에 따라 캡슐 수지층과 접착 수지층 위에 접착된 금속층은 서로 인접하게 배치된다.(도 2d) 최종적으로, 상술된 접착 수지층으로 사용된 동일한 에폭시 수지층(두께 100㎛)은 상술된 바와 동일한 PET 필름 상에 형성되고, 보호 수지층이 양쪽 층을 덮도록 캡슐 수지층과 금속층 상에 적층되고 캡슐 수지층이 보호 수지층을 향해 확대되는 테이퍼 형상을 가진 광 반도체 소자 캡슐 수지 시트(두께 750㎛)를 얻도록 100℃ 및 0.3MPa에서 적층된다.(도 2e) PET 필름은 사용 순간에 박리된다.
(광 반도체 장치의 제조)
예1의 광 반도체 소자 캡슐 수지 시트는 청색 발광 다이오드가 장착되는 기판의 표면에 적층되고, 캡슐 수지층을 광 반도체 소자에 대향하는 위치에 위치설정하고, 150℃ 및 0.3MPa에서 가압되고, 그 후, 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치를 얻기 위해 2시간동안 150℃에서 후경화된다.
본 발명의 광 반도체 소자 캡슐 수지 시트는 광 반도체 소자를 캡슐화하는 단계와 금속층을 기판 상에 장착하는 단계를 단순화할 수 있어서 광 반도체 소자의 캡슐화를 효율적으로 수행할 수 있다. 따라서, 이 수지 시트를 사용하여 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치가 효율적으로 제조될 수 있다.
본 발명의 광 반도체 소자 캡슐 수지 시트는 액정 스크린의 배면광, 트래픽 신호, 큰 크기의 외부 디스플레이 및 빌보드 등의 용도로 적절히 사용될 수 있다.
본 발명이 특정 실시예를 참조하여 상세히 설명되었지만, 본 발명의 범위 내에서 다양한 변경 및 변형이 가능하다는 것은 당업자에게 자명하다.
본 출원은 2008년 3월 25일 출원된 일본 특허 출원 제2008-078352호를 기초로 하고, 그 전체 내용은 본 명세서에 참조로 병합되어 있다.
도 1a는 본 발명의 광 반도체 소자 캡슐 수지 시트의 일 실시예를 도시한 개략도. 도 1b는 본 발명의 광 반도체 소자 캡슐 수지 시트를 사용하여 기판 상에 장착되는 광 반도체 소자가 캡슐화되는 일 실시예를 도시한 개략도.
도 2a 내지 도 2e는 본 발명의 광 반도체 소자 캡슐 수지 시트의 제조 공정의 일 실시예를 도시한 개략도. 도 2a는 기판 상에 접착 수지층을 형성하는 단계를 도시한 도면. 도 2b는 접착 수지층 상에 금속층을 형성하는 단계를 도시한 도면. 도 2c는 접착 수지층과 금속층을 통해 관통 구멍을 형성하는 단계를 도시한 도면. 도 2d는 캡슐 수지층을 형성하기 위해 관통 구멍에 캡슐 수지를 충전하는 단계를 도시한 도면. 도 2e는 도 2d에서 얻은 층 상에 보호 수지층을 적층하는 단계를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 광 반도체 소자 캡슐 수지 시트
2 : 보호 수지층
3 : 캡슐 수지층
4 : 접착 수지층
5 : 금속층
6 : 기판 상에 형성된 광 반도체 소자
7 : 기부 재료
8 : 관통 구멍
9 : 보호 수지층을 향해 확대되는 각

Claims (4)

  1. 광 반도체 소자를 캡슐화하기 위한 수지 시트이며,
    상기 수지 시트는 캡슐 수지층, 접착 수지층, 금속층 및 보호 수지층을 포함하고,
    상기 캡슐 수지층과, 접착 수지층 및 그 위에 접착된 금속층은 서로 인접하게 배치되고,
    상기 보호 수지층은 캡슐 수지층과 금속층 양쪽을 덮기 위해 캡슐 수지층과 금속층 상에 적층되고,
    상기 캡슐 수지층은 보호 수지층을 향해 확대되는 테이퍼 형상을 갖는, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
  2. 제1항에 있어서, 상기 캡슐 수지층의 형상으로 보호 수지층을 향해 확대되는 각도는 30 내지 50도인, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
  3. 제1항에 있어서, 상기 금속층은 구리 또는 알루미늄을 포함하는, 광 반도체 소자를 캡슐화하기 위한 수지 시트.
  4. 제1항에 따른 수지 시트를 사용하여 캡슐화된 광 반도체 소자를 포함하는 광 반도체 장치.
KR20090024697A 2008-03-25 2009-03-24 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치 KR101493104B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-078352 2008-03-25
JP2008078352A JP5064278B2 (ja) 2008-03-25 2008-03-25 光半導体素子封止用樹脂シートおよび光半導体装置

Publications (2)

Publication Number Publication Date
KR20090102662A KR20090102662A (ko) 2009-09-30
KR101493104B1 true KR101493104B1 (ko) 2015-02-12

Family

ID=40848557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090024697A KR101493104B1 (ko) 2008-03-25 2009-03-24 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치

Country Status (5)

Country Link
US (1) US7781794B2 (ko)
EP (1) EP2105975A1 (ko)
JP (1) JP5064278B2 (ko)
KR (1) KR101493104B1 (ko)
CN (1) CN101546802B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5378666B2 (ja) * 2007-09-03 2013-12-25 日東電工株式会社 光半導体装置の製造方法
WO2011136404A1 (ko) * 2010-04-28 2011-11-03 주식회사 웨이브닉스이에스피 광소자 패키지 모듈 및 그 제조방법
JP5486431B2 (ja) * 2010-07-27 2014-05-07 日東電工株式会社 発光装置用部品、発光装置およびその製造方法
JP5700544B2 (ja) * 2011-04-14 2015-04-15 日東電工株式会社 発光ダイオード装置の製造方法
JP6033557B2 (ja) * 2012-03-06 2016-11-30 日東電工株式会社 封止シート、および、それを用いた発光ダイオード装置の製造方法
JP2014013879A (ja) * 2012-06-06 2014-01-23 Nitto Denko Corp 光半導体用光反射部材およびそれを用いた光半導体実装用基板ならびに光半導体装置
US8907502B2 (en) * 2012-06-29 2014-12-09 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
US9082940B2 (en) * 2012-06-29 2015-07-14 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
US9239137B2 (en) 2012-09-28 2016-01-19 Empire Technology Development Llc Lighting device and methods of making the same
JP2014130918A (ja) * 2012-12-28 2014-07-10 Nitto Denko Corp 封止層被覆光半導体素子、その製造方法および光半導体装置
CN103959488B (zh) * 2013-03-28 2015-09-30 日东电工株式会社 系统、制造条件决定装置以及制造管理装置
JP5373215B1 (ja) * 2013-03-28 2013-12-18 日東電工株式会社 システム、製造条件決定装置および製造管理装置
JP6356395B2 (ja) * 2013-08-09 2018-07-11 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2015133369A (ja) * 2014-01-10 2015-07-23 アピックヤマダ株式会社 光デバイス及び光デバイスの製造方法
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法
EP3483943B1 (en) * 2017-09-12 2021-04-28 LG Innotek Co., Ltd. Light emitting device package
KR20190133878A (ko) 2018-05-24 2019-12-04 엘지이노텍 주식회사 조명 모듈 및 이를 구비한 조명 장치
CN111640677B (zh) * 2020-03-02 2022-04-26 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法
CN112968004A (zh) * 2021-02-09 2021-06-15 池州昀冢电子科技有限公司 封装结构及其制备方法
CN113066731A (zh) * 2021-03-01 2021-07-02 池州昀冢电子科技有限公司 封装结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186297A (ja) 2004-12-03 2006-07-13 Toshiba Corp 半導体発光装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043716A (en) * 1988-07-14 1991-08-27 Adaptive Micro Systems, Inc. Electronic display with lens matrix
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
JP3844196B2 (ja) * 2001-06-12 2006-11-08 シチズン電子株式会社 発光ダイオードの製造方法
WO2003016782A1 (en) * 2001-08-09 2003-02-27 Matsushita Electric Industrial Co., Ltd. Led illuminator and card type led illuminating light source
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4173024B2 (ja) * 2003-02-14 2008-10-29 富士通メディアデバイス株式会社 電子部品の製造方法及びそのベース基板
JP3918858B2 (ja) * 2003-03-18 2007-05-23 住友電気工業株式会社 発光素子搭載用部材およびそれを用いた半導体装置
JP2005167092A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置の製造方法
JP2005223216A (ja) 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 発光光源、照明装置及び表示装置
JP2006294898A (ja) * 2005-04-12 2006-10-26 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
TWI256737B (en) * 2005-05-19 2006-06-11 Pi-Fu Yang One-block light-emitting device and manufacturing method thereof
JPWO2007023807A1 (ja) * 2005-08-23 2009-02-26 株式会社東芝 発光装置とそれを用いたバックライトおよび液晶表示装置
JP4841627B2 (ja) * 2006-05-31 2011-12-21 三洋電機株式会社 電子部品及びその製造方法
CN2938416Y (zh) * 2006-08-15 2007-08-22 何永祥 一种金属外壳封装的大功率发光二极管
JP5103831B2 (ja) * 2006-08-29 2012-12-19 日亜化学工業株式会社 半導体の製造方法
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186297A (ja) 2004-12-03 2006-07-13 Toshiba Corp 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
CN101546802B (zh) 2012-12-05
CN101546802A (zh) 2009-09-30
US20090242928A1 (en) 2009-10-01
KR20090102662A (ko) 2009-09-30
US7781794B2 (en) 2010-08-24
JP5064278B2 (ja) 2012-10-31
JP2009231750A (ja) 2009-10-08
EP2105975A1 (en) 2009-09-30

Similar Documents

Publication Publication Date Title
KR101493104B1 (ko) 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치
JP5078644B2 (ja) 光半導体素子封止用樹脂シートおよび光半導体装置
JP5064254B2 (ja) 光半導体素子封止用樹脂シートおよび光半導体装置
KR101118420B1 (ko) 광반도체 장치의 제조 방법
US7998765B2 (en) Method for forming an LED lens structure and related structure
US10243122B2 (en) Method of manufacturing light-emitting device
US9351348B2 (en) Laminate support film for fabrication of light emitting devices and method of fabrication
KR20160106152A (ko) 인광체 변환기를 갖는 비접착식 발광 디바이스
US20100209670A1 (en) Sheet for photosemiconductor encapsulation
JP2011003706A (ja) 発光装置及び発光装置の製造方法
US10347798B2 (en) Photoluminescence material coating of LED chips
US8236126B2 (en) Encapsulation method of environmentally sensitive electronic element
US8551277B2 (en) Method for producing light emitting diode device
US8008100B2 (en) Light emitting diode package structure and manufacturing method therefor
JP2017041621A (ja) Ｌｅｄ発光装置
EP3762970A1 (en) Optoelectronic modules and wafer-level methods for manufacturing the same
TW202224035A (zh) 發光顯示裝置的封裝方法及封裝結構
US20150249193A1 (en) Light emitting device package having phosphor layer and method of fabricating the same
TWI514051B (zh) 背光結構及其製造方法
KR101926714B1 (ko) 마이크로 led 모듈 및 마이크로 led 모듈 제조 방법
WO2019007513A1 (en) PROCESS FOR PRODUCING AN OPTOELECTRONIC COMPONENT AND AN OPTOELECTRONIC COMPONENT
US20170040300A1 (en) Lighting device and method for producing a lighting device
JP2008028223A (ja) 光半導体装置の製造方法及び光半導体装置
US20140227498A1 (en) Method, system for manufacturing a circuit board, and the circuit board thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 5