CN113066731A - 封装结构及其制备方法 - Google Patents

封装结构及其制备方法 Download PDF

Info

Publication number
CN113066731A
CN113066731A CN202110227733.9A CN202110227733A CN113066731A CN 113066731 A CN113066731 A CN 113066731A CN 202110227733 A CN202110227733 A CN 202110227733A CN 113066731 A CN113066731 A CN 113066731A
Authority
CN
China
Prior art keywords
dam
layer
substrate
manufacturing
dam body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110227733.9A
Other languages
English (en)
Inventor
章军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chizhou Yunzhong Electronic Technology Co ltd
Original Assignee
Chizhou Yunzhong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chizhou Yunzhong Electronic Technology Co ltd filed Critical Chizhou Yunzhong Electronic Technology Co ltd
Priority to CN202110227733.9A priority Critical patent/CN113066731A/zh
Publication of CN113066731A publication Critical patent/CN113066731A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供了一种封装结构及其制备方法，该制备方法包括：提供一基板，所述基板具有相对的上表面和下表面，所述基板中设置有导电体，所述基板的上表面设置有第一导电层，所述基板的下表面设置有第二导电层，所述第一导电层和第二导电层通过所述导电体导通；在所述基板的上表面设置围坝，所述围坝的至少一部分为塑胶材质；提供一图像传感器芯片，将所述图像传感器芯片设置在所述基板的上表面并电性连接所述第一导电层；提供一盖体，将所述盖体设置在所述围坝上以封装所述图像传感器芯片。图像传感器芯片产生的电信号通过基板上表面的第一导电层、基板中的导电体、基板下表面的第二导电层垂直导出，减小整个封装结构的尺寸；制造简单，污染小。

Description

封装结构及其制备方法
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种封装结构及其制备方法。
背景技术
传感器、晶体振荡器、谐振器、激光器、摄像装置、LED光源等器件一般采用陶瓷基板封装方式，常用的封装结构是在带有线路层的陶瓷基板上设置围坝，围坝上设置盖板，盖板、围坝与陶瓷基板围设成密封腔室，该密封腔室内用于放置各类芯片等器件，通过向密封腔室内填充封装胶水、惰性气体或直接抽真空，实现器件的气密封装。
其中，摄像装置例如是内置图像传感器芯片的封装结构，现有的摄像装置一般采用金属材质的围坝，工艺一般采用电镀，电镀工艺成本较高，且对环境造成一定污染，另外，图像传感器芯片产生的电信号通过围坝水平导出，占用空间较大，使整个封装结构的尺寸难以做小。
因此，研究开发一种体积小、性价比高的封装技术对于半导体封装有着十分重要的意义。
发明内容
本申请的目的在于提供一种封装结构及其制备方法，图像传感器芯片产生的电信号通过基板上下表面的导电层以及基板中的导电体垂直导出，减小整个封装结构的尺寸，占用空间较小，且制造成本低。
本申请的目的采用以下技术方案实现：
第一方面，本申请提供了一种封装结构的制备方法，包括：提供一基板，所述基板具有相对的上表面和下表面，所述基板中设置有导电体，所述基板的上表面设置有第一导电层，所述基板的下表面设置有第二导电层，所述第一导电层和第二导电层通过所述导电体导通；在所述基板的上表面设置围坝，所述围坝的至少一部分为塑胶材质；提供一图像传感器芯片，将所述图像传感器芯片设置在所述基板的上表面并电性连接所述第一导电层；提供一盖体，将所述盖体设置在所述围坝上以封装所述图像传感器芯片。该技术方案的有益效果在于，基板、围坝、盖体形成密封腔室，内置图像传感器芯片，图像传感器芯片产生的电信号通过基板上表面的第一导电层、基板中的导电体、基板下表面的第二导电层垂直导出，相比于水平导出电信号来说，减小整个封装结构的尺寸，占用空间较小；另外，部分围坝或者整个围坝采用塑胶材质，相比金属围坝来说，塑胶材料成本较低，制造方法简单，制造成本低，而且对环境的污染小，较为环保。
在一些可选的实施例中，所述图像传感器芯片为倒装芯片。该技术方案的有益效果在于，相比于正装芯片来说，倒装芯片不需要通过明线连接至基板上表面的第一导电层，结构、工艺简单，稳定性佳。
在一些可选的实施例中，所述基板为低温共烧陶瓷基板或高温共烧陶瓷基板，所述基板包括多个叠放的基板单元，所述基板单元上设置有贯穿所述基板单元上下两面的导电体单元，最上层以外的所述基板单元的上表面设置有层间导电层，最上层的所述基板单元的上表面不设置层间导电层；所述第一导电层设置在最上层的所述基板单元的上表面，所述第二导电层设置在最下层的所述基板单元的下表面，所述第一导电层电性连接最上层的所述基板单元中的导电体单元，所述第二导电层电性连接最下层的所述基板单元中的导电体单元。该技术方案的有益效果在于，低温共烧陶瓷基板或高温共烧陶瓷基板中每层生瓷带的导通孔的位置可以不同，每层生瓷带的表面的层间导电层的图案可以不同，使得导通孔的设计位置更灵活，层间导电层的图案设计更紧凑，更灵活多变，在设计的灵活性、布线密度和可靠性方面提供了巨大的潜能。
在一些可选的实施例中，所述低温共烧陶瓷基板采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层，最上层的所述生瓷带不设置层间导电层，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和低温共烧，形成多个叠放的基板单元，得到所述低温共烧陶瓷基板；所述高温共烧陶瓷基板采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层，最上层的所述生瓷带不设置层间导电层，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和高温共烧，形成多个叠放的基板单元，得到所述高温共烧陶瓷基板。该技术方案的有益效果在于，相对于高温共烧陶瓷基板，低温共烧陶瓷基板有着较低的烧结温度(低于900℃)，可以采用电导率高而熔点低的Au、Ag、Cu等金属作为导体材料，且能在空气气氛中烧结，既降低了成本，又能获得良好的性能，并且由于玻璃陶瓷低介电常数和在高频低损耗性能，低温共烧陶瓷基板非常适合应用于射频、微波和毫米波器件中；相对于低温共烧陶瓷基板，高温共烧陶瓷基板有着较高的烧结温度，且采用熔点较高的金属材料制作导电体和层间导电层，具有结构强度高、热导率高、化学稳定性好和布线密度高等优点，在大功率微组装电路中具有广泛的应用前景。
在一些可选的实施例中，还包括：在最上层以外的至少一个所述生瓷带的表面形成无源器件。该技术方案的有益效果在于，可以通过多种无源器件实现多种功能。
在一些可选的实施例中，所述第一导电层和第二导电层分别采用以下任意一种方法得到：采用直接镀铜方式得到；在所述基板单元的表面制作导电膜层，根据预设的电路图形，对所述导电膜层进行激光刻蚀或采用CNC加工方式去除部分导电膜层。该技术方案的有益效果在于，采用直接镀铜方式制作第一导电层和/或第二导电层，具有工艺成熟、适用范围广的优势；通过在最上层和/或最下层的基板单元上制作导电膜层，并根据预设的电路图形，采用激光刻蚀技术对导电膜层直接进行刻蚀或者CNC加工方式去除部分导电膜层，得到图形化的第一导电层和/或第二导电层，省去了现有陶瓷基板的制作工艺中的贴干膜、曝光、显影、电镀加厚、去干膜、去钛、铜层等步骤，大大简化了陶瓷基板的制作工序，同时避免了因曝光、显影、电镀加厚、化学去膜蚀刻等工序带来的污染物排放问题，对于提高陶瓷基板的品质稳定性和节能环保具有重要意义。
在一些可选的实施例中，采用直接镀铜方式在所述基板单元的表面制作第一导电层和/或第二导电层的方法包括：采用真空蒸镀方式在所述基板单元的表面制作第一导电膜层，在所述第一导电膜层上贴干膜，然后利用光罩在所述基板单元的表面进行曝光、显影处理，得到电路图形，采用电镀方式在所述基板单元的电路图形上制作第二导电膜层，去除干膜和除电路图案以外的第一导电膜层，得到图形化的第一导电层和/或第二导电层。该技术方案的有益效果在于，采用真空蒸镀薄膜、曝光显影制作图案、电镀加厚的方式制作第一导电层和/或第二导电层，制造工艺成熟，应用范围广。
在一些可选的实施例中，在所述基板单元的表面制作导电膜层的方法包括：采用真空镀膜方式在所述基板单元的表面制作导电膜层；或，先采用真空镀膜方式在所述基板单元的表面制作第三导电膜层，后采用电镀方式在所述第三导电膜层上制作第四导电膜层，所述第三导电膜层和第四导电膜层形成所述导电膜层。该技术方案的有益效果在于，导电膜层可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的导电膜层宽度尺寸不受限制；导电膜层也可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，所述真空镀膜方式为磁控溅射。该技术方案的有益效果在于，真空镀膜方式可以为磁控溅射，与现有通过电镀方式对金属膜层进行加厚的方式相比，该真空镀膜方法可以减少污染物排放，更加环保。
在一些可选的实施例中，所述制备方法还包括：在所述第一导电层和/或第二导电层上制作保护膜层。该技术方案的有益效果在于，导电层通常由金属材料形成，与空气接触后容易氧化变质，导致电性能下降，影响陶瓷基板的可靠性，在图形化的导电层上制作保护膜层，保护膜层包括银、金中的一种或两种。
在一些可选的实施例中，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的上表面，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体顶面上并形成阶梯结构，所述下层坝体为塑胶材质，所述上层坝体为金属材质。该技术方案的有益效果在于，相比陶瓷围坝，塑胶材质的下层坝体在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝分为下层坝体和上层坝体两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的上层坝体和下层坝体，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝的制备过程更加灵活，适用范围广。
在一些可选的实施例中，将所述下层坝体设置在所述基板的上表面的方法包括以下任意一种：将所述下层坝体粘附在所述基板的上表面；将所述上层坝体作为制作所述下层坝体的模具的一部分，采用注塑方式在所述基板的上表面制作所述下层坝体；将所述上层坝体埋入制作所述下层坝体的模具，采用注塑方式制作得到连接为一体的所述上层坝体和所述下层坝体，并将连接为一体的所述上层坝体和所述下层坝体设置在所述基板的上表面。该技术方案的有益效果在于，下层坝体可以粘附在基板的上表面，粘附的连接方式工艺简单，成本较低，便于推广；下层坝体也可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将上层坝体作为制作下层坝体的模具的一部分或者在下层坝体的注塑成型过程中将上层坝体埋入模具，能够将上层坝体和下层坝体牢固地结合，不需要再使用粘合剂使二者结合，提高封装结构的稳定性。
在一些可选的实施例中，将所述上层坝体设置在所述下层坝体的顶面的方法包括以下任意一种：将所述上层坝体粘附在所述下层坝体的顶面；采用真空镀膜方式在所述下层坝体的顶面制作所述上层坝体；先采用真空镀膜方式，后采用电镀方式在所述下层坝体的顶面制作所述上层坝体。该技术方案的有益效果在于，上层坝体可以粘附在下层坝体的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体还可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；上层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的上表面，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体顶面上并形成阶梯结构，所述下层坝体为金属材质，所述上层坝体为塑胶材质。该技术方案的有益效果在于，相比陶瓷围坝，金属材质的下层坝体在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝分为下层坝体和上层坝体两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的上层坝体和下层坝体，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝的制备过程更加灵活，适用范围广，且强度与金属围坝基本相同或相当。
在一些可选的实施例中，将所述下层坝体设置在所述基板的上表面的方法包括以下任意一种：将所述下层坝体粘附在所述基板的上表面；采用真空镀膜方式在所述基板的上表面制作所述下层坝体；先采用真空镀膜方式，后采用电镀方式在所述基板的上表面制作所述下层坝体。该技术方案的有益效果在于，下层坝体可以粘附在基板的上表面，粘附的连接方式工艺简单，成本较低，便于推广；下层坝体也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；下层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，将所述上层坝体设置在所述下层坝体的顶面的方法包括以下任意一种：将所述上层坝体粘附在所述下层坝体的顶面；将所述下层坝体作为制作所述上层坝体的模具的一部分，采用注塑方式在所述下层坝体的顶面制作所述上层坝体；将所述下层坝体埋入制作所述上层坝体的模具，采用注塑方式制作得到连接为一体的所述下层坝体和所述上层坝体。该技术方案的有益效果在于，上层坝体可以粘附在下层坝体的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将下层坝体作为制作上层坝体的模具的一部分或者在上层坝体的注塑成型过程中将下层坝体埋入模具，能够将下层坝体和上层坝体牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
在一些可选的实施例中，所述围坝包括内层坝体和外层坝体，所述内层坝体套设在所述外层坝体内并形成阶梯结构，所述外层坝体具有相对的内侧面和外侧面，所述内层坝体为塑胶材质，所述外层坝体为金属材质。该技术方案的有益效果在于，相比陶瓷围坝，塑胶材质的内层坝体在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝分为内层坝体和外层坝体两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的内层坝体和外层坝体，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝的制备过程更加灵活，适用范围广。
在一些可选的实施例中，在所述基板的上表面设置所述外层坝体的方法包括以下任意一种：将所述外层坝体粘附在所述基板的上表面；采用真空镀膜方式在所述基板的上表面制作所述外层坝体；先采用真空镀膜方式，后采用电镀方式在所述基板的上表面制作所述外层坝体。该技术方案的有益效果在于，外层坝体可以粘附在基板的上表面，粘附的连接方式工艺简单，成本较低，便于推广；外层坝体也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；外层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，在所述基板的上表面设置所述内层坝体的方法包括以下任意一种：将所述内层坝体粘附在所述外层坝体的内侧面；将所述外层坝体作为制作所述内层坝体的模具的一部分，采用注塑方式在所述基板的上表面制作内层坝体；将所述外层坝体埋入制作所述内层坝体的模具，采用注塑方式制作得到连接为一体的所述外层坝体和所述内层坝体，并将连接为一体的所述外层坝体和所述内层坝体设置在所述基板的上表面。该技术方案的有益效果在于，内层坝体可以粘附在外层坝体的内侧面，粘附的连接方式工艺简单，成本较低，便于推广；内层坝体可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将外层坝体作为制作内层坝体的模具的一部分或者在内层坝体的注塑成型过程中将外层坝体埋入模具，能够将内层坝体和外层坝体牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
在一些可选的实施例中，所述围坝包括内层坝体和外层坝体，所述内层坝体套设在所述外层坝体内并形成阶梯结构，所述内层坝体具有相对的内侧面和外侧面，所述内层坝体为金属材质，所述外层坝体为塑胶材质。该技术方案的有益效果在于，相比陶瓷围坝，金属材质的内层坝体在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝分为内层坝体和外层坝体两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的内层坝体和外层坝体，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝的制备过程更加灵活，适用范围广。
在一些可选的实施例中，在所述基板的上表面设置所述内层坝体的方法包括以下任意一种：将所述内层坝体粘附在所述基板的上表面；采用真空镀膜方式在所述基板的上表面制作所述内层坝体；先采用真空镀膜方式，后采用电镀方式在所述基板的上表面制作所述内层坝体。该技术方案的有益效果在于，内层坝体可以粘附在基板的上表面，粘附的连接方式工艺简单，成本较低，便于推广；内层坝体也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；内层坝体还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些可选的实施例中，在所述基板的上表面设置所述外层坝体的方法包括以下任意一种：将所述外层坝体粘附在所述内层坝体的外侧面；将所述内层坝体作为制作所述外层坝体的模具的一部分，采用注塑方式在所述基板的上表面制作所述外层坝体；将所述内层坝体埋入制作所述外层坝体的模具，采用注塑方式制作得到连接为一体的所述内层坝体和所述外层坝体，并将连接为一体的所述内层坝体和所述外层坝体设置在所述基板的上表面。该技术方案的有益效果在于，外层坝体可以粘附在内层坝体的外侧面，粘附的连接方式工艺简单，成本较低，便于推广；外层坝体可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将内层坝体作为制作外层坝体的模具的一部分或者在外层坝体的注塑成型过程中将内层坝体埋入模具，能够将内层坝体和外层坝体牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
第二方面，本申请提供了一种封装结构，所述封装结构根据上述任一项制备方法得到。
附图说明
下面结合附图和实施例对本申请进一步说明。
图1是本申请实施例提供的一种封装结构的制备方法的流程示意图。
图2是本申请实施例提供的一种封装结构的立体图。
图3是本申请实施例提供的一种封装结构的截面示意图。
图4是本申请实施例提供的一种基板的截面示意图。
图5是本申请实施例提供的另一种封装结构的截面示意图。
图6是本申请实施例提供的又一种封装结构的截面示意图。
图中：10、基板；11、基板单元；12、导电体；13、层间导电层；14、第一导电层；15、第二导电层；20、围坝；21、下层坝体；22、上层坝体；23、内层坝体；24、外层坝体；30、图像传感器芯片；40、盖体。
具体实施方式
下面，结合附图以及具体实施方式，对本申请做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
本申请中所描述的表达位置与方向的词，如“上”、“下”，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本申请保护范围内。本申请的附图仅用于示意相对位置关系，某些部位的层厚采用了夸张显示的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。
参见图1至图3，本申请实施例提供了一种封装结构的制备方法，包括步骤S1～S4。
步骤S1：提供一基板10，所述基板10具有相对的上表面和下表面，所述基板10中设置有导电体12，所述基板10的上表面设置有第一导电层14，所述基板10的下表面设置有第二导电层15，所述第一导电层14和第二导电层15通过所述导电体12导通。
其中，基板10例如是陶瓷基板，导电体12的材质可以包括铜、银、钛、铬、钨、镍或其合金中的一种或多种。
步骤S2：在所述基板10的上表面设置围坝20，所述围坝20的至少一部分为塑胶材质。
步骤S3：提供一图像传感器芯片30，将所述图像传感器芯片30设置在所述基板10的上表面并电性连接所述第一导电层14。
步骤S4：提供一盖体40，将所述盖体40设置在所述围坝20上以封装所述图像传感器芯片30。
基板10、围坝20、盖体40形成密封腔室，内置图像传感器芯片30，图像传感器芯片30产生的电信号通过基板10上表面的第一导电层14、基板10中的导电体12、基板10下表面的第二导电层15垂直导出，相比于现有技术通过金属围坝水平导出电信号来说，减小整个封装结构的尺寸，占用空间较小；另外，部分围坝或者整个围坝采用塑胶材质，相比金属围坝来说，塑胶材料成本较低，制造方法简单，制造成本低，而且对环境的污染小，较为环保。
在一些实施方式中，所述图像传感器芯片30可以为倒装芯片(Flip Chip)。相比于正装芯片来说，倒装芯片的电极是朝下连接，不需要通过明线连接至基板10上表面的第一导电层14，因此，结构、工艺简单，稳定性佳。
参见图4，在一些实施方式中，所述基板10可以为低温共烧陶瓷基板10或高温共烧陶瓷基板10，所述基板10包括多个叠放的基板单元11，所述基板单元11上设置有贯穿所述基板单元11上下两面的导电体单元，最上层以外的所述基板单元11的上表面设置有层间导电层13，最上层的所述基板单元11的上表面不设置层间导电层13；所述第一导电层14设置在最上层的所述基板单元11的上表面，所述第二导电层15设置在最下层的所述基板单元11的下表面，所述第一导电层14电性连接最上层的所述基板单元11中的导电体单元，所述第二导电层15电性连接最下层的所述基板单元11中的导电体单元。所述第一导电层14和第二导电层15通过所有导电体单元和部分层间导电层13导通，此时导电体12以多个导电体单元的形式存在。
其中，层间导电层13材质可以包括铜、银、钛、铬、钨、镍或其合金中的一种或多种，相邻两个基板单元11的上表面的层间导电层13可以通过导电体12导通。具体地，导电体12和层间导电层13可以均为铜材质，二者在受热冲击时，膨胀系数匹配，可以避免由于热应力过大，导致二者分离，形成凸起或者气泡。
基板单元11的厚度可以为0.1mm-3mm，导通孔的孔径可以为0.03-3mm。
低温共烧陶瓷基板10或高温共烧陶瓷基板10中每层生瓷带的导通孔的位置可以不同，每层生瓷带的表面的层间导电层13的图案可以不同，使得导通孔的设计位置更灵活，层间导电层13的图案设计更紧凑，更灵活多变，在设计的灵活性、布线密度和可靠性方面提供了巨大的潜能。
在一些实施方式中，所述低温共烧陶瓷基板10可以采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层13，最上层的所述生瓷带不设置层间导电层13，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和低温共烧，形成多个叠放的基板单元11，得到所述低温共烧陶瓷基板10。
相对于高温共烧陶瓷基板10，低温共烧陶瓷基板10有着较低的烧结温度(低于900℃)，可以采用电导率高而熔点低的Au、Ag、Cu等金属作为导体材料，且能在空气气氛中烧结，既降低了成本，又能获得良好的性能，并且由于玻璃陶瓷低介电常数和在高频低损耗性能，低温共烧陶瓷基板10非常适合应用于射频、微波和毫米波器件中。
在一些实施方式中，所述高温共烧陶瓷基板10可以采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层13，最上层的所述生瓷带不设置层间导电层13，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和高温共烧，形成多个叠放的基板单元11，得到所述高温共烧陶瓷基板10。
相对于低温共烧陶瓷基板10，高温共烧陶瓷基板10有着较高的烧结温度，且采用熔点较高的金属材料制作导电体12和层间导电层13，具有结构强度高、热导率高、化学稳定性好和布线密度高等优点，在大功率微组装电路中具有广泛的应用前景。
在一些实施方式中，所述封装结构还可以包括：在最上层以外的至少一个所述生瓷带的表面形成无源器件，例如电容、电阻、电感等。由此，可以通过多种无源器件实现多种功能。
在一些实施方式中，所述第一导电层14和第二导电层15可以分别采用以下任意一种方法得到：采用直接镀铜方式得到；在所述基板单元11的表面制作导电膜层，根据预设的电路图形，对所述导电膜层进行激光刻蚀或采用CNC加工方式去除部分导电膜层。下文将介绍上述两种制作方式。
第一种方式，采用直接镀铜方式制作第一导电层14和/或第二导电层15，具有工艺成熟、适用范围广的优势。
具体而言，采用直接镀铜方式在所述基板单元11的表面制作第一导电层14和/或第二导电层15的方法可以包括：采用真空蒸镀方式在所述基板单元11的表面制作第一导电膜层，在所述第一导电膜层上贴干膜，然后利用光罩在所述基板单元11的表面进行曝光、显影处理，得到电路图形，采用电镀方式在所述基板单元11的电路图形上制作第二导电膜层，去除干膜和除电路图案以外的第一导电膜层，得到图形化的第一导电层14和/或第二导电层15。采用真空蒸镀薄膜、曝光显影制作图案、电镀加厚的方式制作第一导电层14和/或第二导电层15，制造工艺成熟，应用范围广。
其中，真空蒸镀的加热方式可以是电阻加热、电子束加热、射频感应加热、电弧加热和激光加热中的任意一种。干膜可以是一种对紫外线反应的聚合性树脂，干膜通过紫外线的照射后能够发生聚合反应形成一种稳定的物质附着于第一导电膜层，从而达到阻挡电镀和蚀刻的功能。光罩又称掩膜版，掩膜版的原材料掩膜版基板10是制作光掩膜图形的感光空白板，通过光刻制版工艺，将已设计好的图形刻制于掩膜版基板10上制作成掩膜版。由于光罩的使用，光罩上有图像的部分无法透射紫外线，因此，干膜上未被紫外线照射的部分将无法产生聚合作用。可以利用显影液将未产生聚合的干膜部分去除，将需要保留的线路显现出来，由此，通过该步骤制作出来的电路图案具有细直平整的特性。
第二种方式，通过在最上层和/或最下层的基板单元11上制作导电膜层，并根据预设的电路图形，采用激光刻蚀技术对导电膜层直接进行刻蚀或者CNC加工方式去除部分导电膜层，得到图形化的第一导电层14和/或第二导电层15，省去了现有陶瓷基板10的制作工艺中的贴干膜、曝光、显影、电镀加厚、去干膜、去钛、铜层等步骤，大大简化了陶瓷基板10的制作工序，同时避免了因曝光、显影、电镀加厚、化学去膜蚀刻等工序带来的污染物排放问题，对于提高陶瓷基板10的品质稳定性和节能环保具有重要意义。
具体而言，在所述基板单元11的表面制作导电膜层的方法可以包括：采用真空镀膜方式在所述基板单元11的表面制作导电膜层；或，先采用真空镀膜方式在所述基板单元11的表面制作第三导电膜层，后采用电镀方式在所述第三导电膜层上制作第四导电膜层，所述第三导电膜层和第四导电膜层形成所述导电膜层。导电膜层可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的导电膜层宽度尺寸不受限制；导电膜层也可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在一些实施方式中，所述真空镀膜方式可以为磁控溅射。真空镀膜方式可以为磁控溅射，与现有通过电镀方式对金属膜层进行加厚的方式相比，该真空镀膜方法可以减少污染物排放，更加环保。
导电膜层可以是由钛、铜、铬、钨、镍或其合金中的一种或多种形成的膜层，在一些实施方式中，导电膜层包括铜金属膜层，铜金属膜层为导电层。
在一些实施方式中，导电膜层包括铜金属膜层，或导电膜层包括依次形成在基板单元11上的钛金属膜层和铜金属膜层，铜金属膜层为导电层，钛金属膜层作为形成铜金属膜层之前的打底层，可以增加铜金属膜层与基板单元11之间的粘附力，使铜金属膜层与基板单元11的结合更加牢固。钛金属膜层的厚度可以为100nm-300nm。铜金属膜层的厚度可以为500nm-100000nm。
采用激光刻蚀技术对导电膜层直接进行刻蚀可以获得更加精准的电路图形，激光刻蚀可以根据导电膜层组成、厚度、刻蚀深度等实际需要来完成，根据刻蚀需要选择不同功率和波长的激光进行刻蚀。
采用CNC加工方式去除部分导电膜层具体可以是，根据预设的电路图形，对CNC加工(计算机数字化控制精密机械加工)用的数控机床进行编程控制，设定切削加工的路径和刀具的切削参数，按照预设的参数去除基板单元11的部分导电膜层，得到图形化的第一导电层14、第二导电层15。
在一些实施方式中，所述制备方法还可以包括：在所述第一导电层14和/或第二导电层15上制作保护膜层。导电层通常由金属材料形成，与空气接触后容易氧化变质，导致电性能下降，影响陶瓷基板10的可靠性，在图形化的导电层上制作保护膜层，保护膜层可以包括银、金中的一种或两种。
现有围坝20采用一体化结构，本申请实施例中，制作围坝20时可以采用模块化设计的理念，将围坝20分为下层坝体21和上层坝体22两部分，或者，将围坝20分为内层坝体23和外层坝体24两部分。具体而言，可以有如下几种实施方式。
第一种方式，参见图5，围坝20分为下层坝体21和上层坝体22两部分，下层坝体21采用塑胶材质，上层坝体22采用金属材质。
所述围坝20可以包括下层坝体21和上层坝体22，所述下层坝体21设置在所述基板10的上表面，所述下层坝体21具有顶面、相对的内侧面和外侧面，所述上层坝体22设置在所述下层坝体21顶面上并形成阶梯结构，所述下层坝体21为塑胶材质，所述上层坝体22为金属材质。
相比陶瓷围坝，塑胶材质的下层坝体21在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝20分为下层坝体21和上层坝体22两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的上层坝体22和下层坝体21，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝20的制备过程更加灵活，适用范围广。
在第一种方式中，将所述下层坝体21设置在所述基板10的上表面的方法可以包括以下任意一种：将所述下层坝体21粘附在所述基板10的上表面；将所述上层坝体22作为制作所述下层坝体21的模具的一部分，采用注塑方式在所述基板10的上表面制作所述下层坝体21；将所述上层坝体22埋入制作所述下层坝体21的模具，采用注塑方式制作得到连接为一体的所述上层坝体22和所述下层坝体21，并将连接为一体的所述上层坝体22和所述下层坝体21设置在所述基板10的上表面。
下层坝体21可以粘附在基板10的上表面，粘附的连接方式工艺简单，成本较低，便于推广；下层坝体21也可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将上层坝体22作为制作下层坝体21的模具的一部分或者在下层坝体21的注塑成型过程中将上层坝体22埋入模具，能够将上层坝体22和下层坝体21牢固地结合，不需要再使用粘合剂使二者结合，提高封装结构的稳定性。
在第一种方式中，将所述上层坝体22设置在所述下层坝体21的顶面的方法包括以下任意一种：将所述上层坝体22粘附在所述下层坝体21的顶面；采用真空镀膜方式在所述下层坝体21的顶面制作所述上层坝体22；先采用真空镀膜方式，后采用电镀方式在所述下层坝体21的顶面制作所述上层坝体22。
上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体22还可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；上层坝体22还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
第二种方式，继续参见图5，围坝20分为下层坝体21和上层坝体22两部分，下层坝体21采用金属材质，上层坝体22采用塑胶材质。
所述围坝20可以包括下层坝体21和上层坝体22，所述下层坝体21设置在所述基板10的上表面，所述下层坝体21具有顶面、相对的内侧面和外侧面，所述上层坝体22设置在所述下层坝体21顶面上并形成阶梯结构，所述下层坝体21为金属材质，所述上层坝体22为塑胶材质。
相比陶瓷围坝，金属材质的下层坝体21在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝20分为下层坝体21和上层坝体22两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的上层坝体22和下层坝体21，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝20的制备过程更加灵活，适用范围广，且强度与金属围坝基本相同或相当。
在第二种方式中，将所述下层坝体21设置在所述基板10的上表面的方法可以包括以下任意一种：将所述下层坝体21粘附在所述基板10的上表面；采用真空镀膜方式在所述基板10的上表面制作所述下层坝体21；先采用真空镀膜方式，后采用电镀方式在所述基板10的上表面制作所述下层坝体21。
下层坝体21可以粘附在基板10的上表面，粘附的连接方式工艺简单，成本较低，便于推广；下层坝体21也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；下层坝体21还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在第二种方式中，将所述上层坝体22设置在所述下层坝体21的顶面的方法可以包括以下任意一种：将所述上层坝体22粘附在所述下层坝体21的顶面；将所述下层坝体21作为制作所述上层坝体22的模具的一部分，采用注塑方式在所述下层坝体21的顶面制作所述上层坝体22；将所述下层坝体21埋入制作所述上层坝体22的模具，采用注塑方式制作得到连接为一体的所述下层坝体21和所述上层坝体22。
上层坝体22可以粘附在下层坝体21的顶面，粘附的连接方式工艺简单，成本较低，便于推广；上层坝体22可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将下层坝体21作为制作上层坝体22的模具的一部分或者在上层坝体22的注塑成型过程中将下层坝体21埋入模具，能够将下层坝体21和上层坝体22牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
第三种方式，参见图6，围坝20分为内层坝体23和外层坝体24两部分，内层坝体23采用塑胶材质，外层坝体24采用金属材质。
所述围坝20可以包括内层坝体23和外层坝体24，所述内层坝体23套设在所述外层坝体24内并形成阶梯结构，所述外层坝体24具有相对的内侧面和外侧面，所述内层坝体23为塑胶材质，所述外层坝体24为金属材质。
相比陶瓷围坝，塑胶材质的内层坝体23在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝20分为内层坝体23和外层坝体24两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的内层坝体23和外层坝体24，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝20的制备过程更加灵活，适用范围广。
在第三种方式中，在所述基板10的上表面设置所述外层坝体24的方法可以包括以下任意一种：将所述外层坝体24粘附在所述基板10的上表面；采用真空镀膜方式在所述基板10的上表面制作所述外层坝体24；先采用真空镀膜方式，后采用电镀方式在所述基板10的上表面制作所述外层坝体24。
外层坝体24可以粘附在基板10的上表面，粘附的连接方式工艺简单，成本较低，便于推广；外层坝体24也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；外层坝体24还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在第三种方式中，在所述基板10的上表面设置所述内层坝体23的方法可以包括以下任意一种：将所述内层坝体23粘附在所述外层坝体24的内侧面；将所述外层坝体24作为制作所述内层坝体23的模具的一部分，采用注塑方式在所述基板10的上表面制作内层坝体23；将所述外层坝体24埋入制作所述内层坝体23的模具，采用注塑方式制作得到连接为一体的所述外层坝体24和所述内层坝体23，并将连接为一体的所述外层坝体24和所述内层坝体23设置在所述基板10的上表面。
内层坝体23可以粘附在外层坝体24的内侧面，粘附的连接方式工艺简单，成本较低，便于推广；内层坝体23可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将外层坝体24作为制作内层坝体23的模具的一部分或者在内层坝体23的注塑成型过程中将外层坝体24埋入模具，能够将内层坝体23和外层坝体24牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
第四种方式，继续参见图6，围坝20分为内层坝体23和外层坝体24两部分，内层坝体23采用金属材质，外层坝体24采用塑胶材质。
所述围坝20可以包括内层坝体23和外层坝体24，所述内层坝体23套设在所述外层坝体24内并形成阶梯结构，所述内层坝体23具有相对的内侧面和外侧面，所述内层坝体23为金属材质，所述外层坝体24为塑胶材质。
相比陶瓷围坝，金属材质的内层坝体23在制备时可以避免高温烧结步骤，制造成本低；相比一体化的金属围坝或者塑胶围坝，采用模块化设计的理念，将围坝20分为内层坝体23和外层坝体24两部分，用户可以根据实际应用中的需求，各自独立地采用不同的工艺制作多种尺寸的内层坝体23和外层坝体24，通过两层坝体之间的粘附或者先后制作两层坝体等方式形成整个围坝，由此，使围坝20的制备过程更加灵活，适用范围广。
在第四种方式中，在所述基板10的上表面设置所述内层坝体23的方法可以包括以下任意一种：将所述内层坝体23粘附在所述基板10的上表面；采用真空镀膜方式在所述基板10的上表面制作所述内层坝体23；先采用真空镀膜方式，后采用电镀方式在所述基板10的上表面制作所述内层坝体23。
内层坝体23可以粘附在基板10的上表面，粘附的连接方式工艺简单，成本较低，便于推广；内层坝体23也可以采用真空镀膜方式制作，与真空镀薄膜并电镀加厚的制作方式相比，对环境无污染，且制备得到的坝体宽度尺寸不受限制；内层坝体23还可以采用真空镀膜加电镀方式制作，这种制作方式工艺成熟，应用广泛。
在第四种方式中，在所述基板10的上表面设置所述外层坝体24的方法可以包括以下任意一种：将所述外层坝体24粘附在所述内层坝体23的外侧面；将所述内层坝体23作为制作所述外层坝体24的模具的一部分，采用注塑方式在所述基板10的上表面制作所述外层坝体24；将所述内层坝体23埋入制作所述外层坝体24的模具，采用注塑方式制作得到连接为一体的所述内层坝体23和所述外层坝体24，并将连接为一体的所述内层坝体23和所述外层坝体24设置在所述基板10的上表面。
外层坝体24可以粘附在内层坝体23的外侧面，粘附的连接方式工艺简单，成本较低，便于推广；外层坝体24可以采用注塑方式制作，注塑工艺生产速度快，效率高，操作可实现自动化；将内层坝体23作为制作外层坝体24的模具的一部分或者在外层坝体24的注塑成型过程中将内层坝体23埋入模具，能够将内层坝体23和外层坝体24牢固地结合，不需要再使用粘合剂使两层坝体结合，提高封装结构的稳定性。
参见图2至图6，本申请实施例还提供了一种封装结构，所述封装结构根据上述任一项制备方法得到。其具体实现方式与本实施例的上述封装结构的制备方法中记载的实施方式、所达到的技术效果一致，部分内容不再赘述。
本申请从使用目的上，效能上，进步及新颖性等观点进行阐述，已符合专利法所强调的功能增进及使用要件，本申请以上的说明书及说明书附图，仅为本申请的较佳实施例而已，并非以此局限本申请，因此，凡一切与本申请构造，装置，特征等近似、雷同的，即凡依本申请专利申请范围所作的等同替换或修饰等，皆应属本申请的专利申请保护的范围之内。

Claims (15)

1.一种封装结构的制备方法，其特征在于，包括：
提供一基板，所述基板具有相对的上表面和下表面，所述基板中设置有导电体，所述基板的上表面设置有第一导电层，所述基板的下表面设置有第二导电层，所述第一导电层和第二导电层通过所述导电体导通；
在所述基板的上表面设置围坝，所述围坝的至少一部分为塑胶材质；
提供一图像传感器芯片，将所述图像传感器芯片设置在所述基板的上表面并电性连接所述第一导电层；
提供一盖体，将所述盖体设置在所述围坝上以封装所述图像传感器芯片。
2.根据权利要求1所述封装结构的制备方法，其特征在于，所述图像传感器芯片为倒装芯片。
3.根据权利要求1所述封装结构的制备方法，其特征在于，所述基板为低温共烧陶瓷基板或高温共烧陶瓷基板，所述基板包括多个叠放的基板单元，所述基板单元上设置有贯穿所述基板单元上下两面的导电体单元，最上层以外的所述基板单元的上表面设置有层间导电层，最上层的所述基板单元的上表面不设置层间导电层；
所述第一导电层设置在最上层的所述基板单元的上表面，所述第二导电层设置在最下层的所述基板单元的下表面，所述第一导电层电性连接最上层的所述基板单元中的导电体单元，所述第二导电层电性连接最下层的所述基板单元中的导电体单元。
4.根据权利要求3所述封装结构的制备方法，其特征在于，所述低温共烧陶瓷基板采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层，最上层的所述生瓷带不设置层间导电层，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和低温共烧，形成多个叠放的基板单元，得到所述低温共烧陶瓷基板；
所述高温共烧陶瓷基板采用以下方法得到：提供多个生瓷带，在所述生瓷带上形成贯穿所述生瓷带上下两面的导通孔，向所述生瓷带的导通孔内填充导电材料以形成导电体单元，在最上层以外的所述生瓷带的表面形成层间导电层，最上层的所述生瓷带不设置层间导电层，将多个所述生瓷带叠放和热压，然后对所述生瓷带进行切片和高温共烧，形成多个叠放的基板单元，得到所述高温共烧陶瓷基板。
5.根据权利要求4所述封装结构的制备方法，其特征在于，还包括：在最上层以外的至少一个所述生瓷带的表面形成无源器件。
6.根据权利要求3所述封装结构的制备方法，其特征在于，所述第一导电层和第二导电层分别采用以下任意一种方法得到：
采用直接镀铜方式得到；
在所述基板单元的表面制作导电膜层，根据预设的电路图形，对所述导电膜层进行激光刻蚀或采用CNC加工方式去除部分导电膜层。
7.根据权利要求6所述封装结构的制备方法，其特征在于，采用直接镀铜方式在所述基板单元的表面制作第一导电层和/或第二导电层的方法包括：采用真空蒸镀方式在所述基板单元的表面制作第一导电膜层，在所述第一导电膜层上贴干膜，然后利用光罩在所述基板单元的表面进行曝光、显影处理，得到电路图形，采用电镀方式在所述基板单元的电路图形上制作第二导电膜层，去除干膜和除电路图案以外的第一导电膜层，得到图形化的第一导电层和/或第二导电层。
8.根据权利要求6所述封装结构的制备方法，其特征在于，在所述基板单元的表面制作导电膜层的方法包括：
采用真空镀膜方式在所述基板单元的表面制作导电膜层；或，
先采用真空镀膜方式在所述基板单元的表面制作第三导电膜层，后采用电镀方式在所述第三导电膜层上制作第四导电膜层，所述第三导电膜层和第四导电膜层形成所述导电膜层。
9.根据权利要求8所述封装结构的制备方法，其特征在于，所述真空镀膜方式为磁控溅射。
10.根据权利要求1所述封装结构的制备方法，其特征在于，所述制备方法还包括：在所述第一导电层和/或第二导电层上制作保护膜层。
11.根据权利要求1所述封装结构的制备方法，其特征在于，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的上表面，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体顶面上并形成阶梯结构，所述下层坝体为塑胶材质，所述上层坝体为金属材质。
12.根据权利要求1所述封装结构的制备方法，其特征在于，所述围坝包括下层坝体和上层坝体，所述下层坝体设置在所述基板的上表面，所述下层坝体具有顶面、相对的内侧面和外侧面，所述上层坝体设置在所述下层坝体顶面上并形成阶梯结构，所述下层坝体为金属材质，所述上层坝体为塑胶材质。
13.根据权利要求1所述封装结构的制备方法，其特征在于，所述围坝包括内层坝体和外层坝体，所述内层坝体套设在所述外层坝体内并形成阶梯结构，所述外层坝体具有相对的内侧面和外侧面，所述内层坝体为塑胶材质，所述外层坝体为金属材质。
14.根据权利要求1所述封装结构的制备方法，其特征在于，所述围坝包括内层坝体和外层坝体，所述内层坝体套设在所述外层坝体内并形成阶梯结构，所述内层坝体具有相对的内侧面和外侧面，所述内层坝体为金属材质，所述外层坝体为塑胶材质。
15.一种封装结构，其特征在于，所述封装结构根据权利要求1至14任意一项所述的制备方法得到。
CN202110227733.9A 2021-03-01 2021-03-01 封装结构及其制备方法 Pending CN113066731A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110227733.9A CN113066731A (zh) 2021-03-01 2021-03-01 封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110227733.9A CN113066731A (zh) 2021-03-01 2021-03-01 封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113066731A true CN113066731A (zh) 2021-07-02

Family

ID=76559239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110227733.9A Pending CN113066731A (zh) 2021-03-01 2021-03-01 封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113066731A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220897A (zh) * 2021-12-22 2022-03-22 鸿利智汇集团股份有限公司 一种led及封装方法
CN114242870A (zh) * 2021-12-22 2022-03-25 鸿利智汇集团股份有限公司 一种晶片支架、晶片支架板以及晶片的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184404A1 (en) * 2004-02-23 2005-08-25 Siliconware Precision Industries Co., Ltd. Photosensitive semiconductor package with support member and method for fabricating the same
JP2005285871A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 発光装置およびその製造方法ならびに照明装置
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
CN101546802A (zh) * 2008-03-25 2009-09-30 日东电工株式会社 用于封装光学半导体元件的树脂片和光学半导体器件
CN111477733A (zh) * 2020-04-26 2020-07-31 深圳市环基实业有限公司 一种晶片封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184404A1 (en) * 2004-02-23 2005-08-25 Siliconware Precision Industries Co., Ltd. Photosensitive semiconductor package with support member and method for fabricating the same
TW200529456A (en) * 2004-02-23 2005-09-01 Siliconware Precision Industries Co Ltd Photosensitive semiconductor package with support member and method for fabricating the same
JP2005285871A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 発光装置およびその製造方法ならびに照明装置
JP2006128511A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
CN101546802A (zh) * 2008-03-25 2009-09-30 日东电工株式会社 用于封装光学半导体元件的树脂片和光学半导体器件
JP2009231750A (ja) * 2008-03-25 2009-10-08 Nitto Denko Corp 光半導体素子封止用樹脂シートおよび光半導体装置
CN111477733A (zh) * 2020-04-26 2020-07-31 深圳市环基实业有限公司 一种晶片封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220897A (zh) * 2021-12-22 2022-03-22 鸿利智汇集团股份有限公司 一种led及封装方法
CN114242870A (zh) * 2021-12-22 2022-03-25 鸿利智汇集团股份有限公司 一种晶片支架、晶片支架板以及晶片的封装方法
CN114220897B (zh) * 2021-12-22 2022-09-20 鸿利智汇集团股份有限公司 一种led及封装方法

Similar Documents

Publication Publication Date Title
US7334326B1 (en) Method for making an integrated circuit substrate having embedded passive components
US7312103B1 (en) Method for making an integrated circuit substrate having laser-embedded conductive patterns
US6987661B1 (en) Integrated circuit substrate having embedded passive components and methods therefor
US8345433B2 (en) Heterogeneous organic laminate stack ups for high frequency applications
US20230145610A1 (en) Embedded chip package and manufacturing method thereof
CN113066731A (zh) 封装结构及其制备方法
TWI232076B (en) Method of manufacturing a multi-layered ceramic substrate
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
EP1354503B1 (en) A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
CN103874345B (zh) 一种利用陶瓷基片制作多层微波电路的方法
US5302219A (en) Method for obtaining via patterns in ceramic sheets
KR100857165B1 (ko) 회로기판 제조방법
JP3527766B2 (ja) 積層回路基板の製造方法及び積層回路基板
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
CN105024556A (zh) 基于低温共烧陶瓷混合集成的dc-dc变换器及其制造方法
CN215008231U (zh) 封装结构
US10818605B2 (en) Electronic power circuits comprising bus-bars forming heat sinks and integration method
CN112967934A (zh) 封装结构及其制作方法
CN112967933A (zh) 封装结构及其制作方法
CN112447533A (zh) 玻璃基板结构及封装方法
JP2001307946A (ja) チップ形コンデンサ
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
JP2004055985A (ja) セラミックパッケージ及び電子装置
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
CN210167326U (zh) 玻璃基板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210702