KR101472149B1 - 웨이퍼 엣지 처리 방법 및 장치 - Google Patents

웨이퍼 엣지 처리 방법 및 장치 Download PDF

Info

Publication number
KR101472149B1
KR101472149B1 KR1020097013200A KR20097013200A KR101472149B1 KR 101472149 B1 KR101472149 B1 KR 101472149B1 KR 1020097013200 A KR1020097013200 A KR 1020097013200A KR 20097013200 A KR20097013200 A KR 20097013200A KR 101472149 B1 KR101472149 B1 KR 101472149B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
ground electrode
annular ground
during
Prior art date
Application number
KR1020097013200A
Other languages
English (en)
Other versions
KR20090106490A (ko
Inventor
윤상 김
잭 첸
퉁 팡
앤드류 3세 베일리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20090106490A publication Critical patent/KR20090106490A/ko
Application granted granted Critical
Publication of KR101472149B1 publication Critical patent/KR101472149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

플라즈마 베벨 에칭 동안에 기판에 대한 아크 관련 손상을 개선하기 위한 방법들 및 장치. 플라즈마 실드는 기판 위에 배치되어, 2 개의 고리형 접지 플레이트들 사이에 생성되는 플라즈마가 기판 상의 노광된 금속 배선에 접촉하는 것을 방지한다. 부가적으로 혹은 대안으로, 베벨 에칭 동안에 아크 관련 손상을 경감하기 위해 플라즈마 생성 동안에 탄소를 함유하지 않는 플루오르화 프로세스 소스 가스가 사용될 수도 있고/있거나 RF 바이어스 전력이 점차로 상승될 수도 있다. 또한, 부가적으로 혹은 대안으로, 베벨 에칭 동안에 아크 관련 손상을 경감하기 위해 헬륨 및/또는 수소가 프로세스 소스 가스에 첨가될 수도 있다.
Figure R1020097013200
웨이퍼, 플라즈마, 에칭, 엣지, 아크

Description

웨이퍼 엣지 처리 방법 및 장치{METHODS AND APPARATUS FOR WAFER EDGE PROCESSING}
발명의 배경
플라즈마 처리는 기판을 처리하고 기판 상에 디바이스들을 생성하는데 오랫동안 사용되어 왔다. 일반적으로 말해서, 기판은 기판 상에 전자 디바이스들을 생성하기 위해 기판에서 선택된 영역들을 최종적으로 증착하고 에칭하도록 디자인된 다수의 단계들을 통해서 플라즈마 처리 챔버 내에서 처리될 수도 있다. 어떠한 기판이 주어지더라도, 기판의 중앙 부분은 대체로 복수의 다이들로 분할되며, 각각의 다이는 제조자가 기판 상에 형성하기를 원하는 집적 회로와 같은 전자 디바이스를 나타낸다. 기판의 주변부에 위치하는 영역들은 일반적으로 전자 디바이스들로 처리되지 않고 웨이퍼 엣지를 형성한다.
플라즈마 처리 챔버 내에서의 다양한 처리 단계는 불필요한 잔여물 또는 퇴적물을 생성할 수도 있으며, 이러한 잔여물 또는 퇴적물은 다음 처리 단계가 시작될 수 있기 전에 세정되어야 한다. 예를 들어, 금속배선 증착 단계 이후에, 웨이퍼의 주변부는 다음 처리 단계 이전에 세정되어야 할 불필요한 스퍼터링된 금속 조각들을 함유할 수도 있다. 또 다른 예로서, 에칭 단계는 기판의 주변 영역을 비롯한 챔버 전체에 중합체 증착을 생성할 수도 있다. 이러한 중합체 증착은, 기타 임의의 불필요한 잔여물들과 마찬가지로, 다음 처리 단계 이전에 세정되어야 하는데, 이러한 잔여물들이 이후의 처리 단계를 오염시키지 않도록 보장하기 위함이다. 본 출원에서 사용되듯이, 이러한 기판을 둘러싼 주변 영역은 디바이스 영역의 바깥 부분이며, "웨이퍼 엣지"라는 용어로 지칭된다. 따라서, 웨이퍼 엣지는 웨이퍼를 둘러싼 동심의 고리 모양의 영역으로 나타나며, 디바이스 영역의 바깥 부분이다.
설명을 용이하게 하기 위해서, 도 1은, 예를 들어, 300mm 웨이퍼를 나타낼 수도 있는 예시 웨이퍼 (102) 를 도시한다. 도시를 편하게 하기 위해, 예시 웨이퍼 (102) 의 일부분만이 도시되어 있다. 평면도 상에서 볼 때, 도면부호 104의 왼쪽으로 연장되는 디바이스 영역 (108) 이 존재하며, 이곳에서 다양한 플라즈마 처리 단계를 사용하여 웨이퍼 상의 디바이스들이 형성된다. 설명한 것과 같이, 디바이스 영역 (108) 은 웨이퍼의 중앙 부분에 존재하기 쉽다. 기판의 상면의 도면부호 104의 오른쪽으로부터 기판의 하면의 도면부호 110의 오른쪽까지 연장되는 영역이 존재하며, 본 출원에서 웨이퍼 엣지 (106) 로 지칭된다. 웨이퍼 엣지 영역 (106) 은 디바이스들이 형성되지 않는 웨이퍼 (102) 의 주변 영역을 나타낸다. 그럼에도 불구하고, 플라즈마 처리 단계들 동안에 불필요한 증착이 웨이퍼 엣지 영역 (106) 에 부착될 수도 있으며, 웨이퍼 엣지 영역 (106) 상의 어떠한 불필요한 증착도 이후의 플라즈마 처리 단계들을 오염시키지 않도록 보장하기 위해 세정이 수행될 필요가 있다.
선행 기술에서, 웨이퍼 엣지 영역 (106) 을 세정하기 위해 구성된 플라즈마 처리 시스템들이 제공되고 있다. 이러한 플라즈마 처리 시스템들에서, 웨이퍼 엣지 영역의 세정을 수행하기 위해 웨이퍼 엣지 영역에 웨이퍼 엣지 플라즈마가 형성된다. 웨이퍼 (102) 의 도면부호 104의 왼쪽 부분인 디바이스 영역 (108) 과 같은 기타 영역들은 일반적으로 웨이퍼 엣지 세정 동안에 그대로 남겨진다.
그러나, 어떤 플라즈마 웨이퍼 엣지 세정 프로시져 동안에, 기판 상의 디바이스들이 과도한 정도의 손상을 입는 것으로 관찰되어 왔다. 뒤따른 연구에서, (예를 들어, 구리층, 티타늄층, 질산 티타늄 층과 같은) 금속층의 금속 라인들이나 아티팩트들과 같은 노광된 금속 특징부들이 존재하는 경우, 금속층의 노광된 금속 라인들이나 아티팩트들이 플라즈마 웨이퍼 엣지 세정 프로시져 동안에 RF 안테나와 같이 작용하여 플라즈마 쉬스 (sheath) 로부터 기판으로 아크들을 유인하는 것으로 나타났다. 그러고 나서, 노광된 금속 라인들은 플라즈마로부터 디바이스 영역 (108) 의 디바이스들에 고전류 아크를 전도하는 전도성 있는 라인들로 작용하여 디바이스들에 전기적 손상을 야기하고 수율을 저하시킨다.
플라즈마 처리 시스템에서의 아킹에 대한 메커니즘의 철저한 이해가 충분히 선행되어 있지 않기 때문에 이론에 의한 제약을 받지 않기를 바라지만, 양으로 바이어스되기 쉬운 플라즈마 쉬스와 음으로 바이어스되기 쉬운 기판 간의 포텐셜차가 기여 요인일 수도 있다. 아킹이 일어나기 쉬운 조건은 단일 금속층 또는 다수의 금속층일 수도 있는 노광된 금속층들 또는 금속 전도체의 존재에 의해서 더욱 강화될 수도 있거나, 또는 아킹을 야기하는 불필요한 스퍼터링된 금속 퇴적의 존재에 의해서 일어나는 현상일 수도 있다. 플라즈마 처리 동안의 아킹이 문제가 되는 것은 그것이 앞서 언급한 디바이스들에 대한 전기적 손상을 야기할 뿐만 아니 라 아킹이 제어되지 않는 이벤트를 나타내기 때문이다. 제어되지 않는 이벤트들은 매개 변수들이 제어되지 않으며 의도하지 않은 결과로 종종 손상을 입히기 때문에 플라즈마 처리 동안에 일반적으로 바람직하지 않은 것이다.
발명의 요약
본 발명은, 일 실시형태에서, 기판을 처리하기 위해 구성되는 플라즈마 처리 챔버를 가지는 플라즈마 처리 시스템과 관련된다. 플라즈마 처리 시스템은 RF 전원을 포함한다. 또한, 플라즈마 처리 시스템은 처리 동안에 기판을 지지하도록 구성되는 하부 전극을 포함한다. 하부 전극은 처리 동안에 플라즈마 처리 챔버 내부에서 플라즈마를 생성하기 위해 RF 전원으로부터 적어도 RF 신호를 수신한다. 또한, 플라즈마 처리 시스템은 기판 위에 배치되는 제 1 고리형 접지 전극을 더 포함한다. 또한, 플라즈마 처리 시스템은 기판 아래에 배치되는 제 2 고리형 접지 전극을 포함한다. 제 1 고리형 접지 전극 및 제 2 고리형 접지 전극은 기판의 주변 엣지가 제 1 고리형 접지 전극의 적어도 일부 및 제 2 고리형 접지 전극의 적어도 일부에 직접 가시선 (direct line-of-sight) 방식으로 노광되도록 배치된다. 또한, 플라즈마 처리 시스템은 기판의 적어도 일부 위에 배치되는 플라즈마 실드를 더 포함한다. 플라즈마 실드는 처리 동안에 플라즈마 실드와 기판의 일부 사이의 영역에 플라즈마가 형성되는 것을 방지하도록 구성된다.
상기한 요약은 본 출원에서 개시되는 본 발명의 많은 실시형태들 중 단지 하나에만 관련되며, 본 출원의 특허청구범위에서 기술되는 본 발명의 범위를 한정하도록 의도되지 않는다. 본 발명의 이러한 특징들 및 기타 특징들은 이하의 본 발명에 대한 상세한 설명에서 아래 도면들과 함께 더욱 상세하게 기술된다.
도면의 간단한 설명
본 발명은 동일한 구성요소에 대해 동일한 참조 번호로 지칭되는 첨부 도면들에 의해서 예시의 방법으로 설명되며 한정의 방법으로 설명되지 않는다.
도 1은, 예를 들어, 300mm 웨이퍼를 나타낼 수도 있는 예시 웨이퍼를 도시한다.
도 2는, 본 발명의 일 실시형태에 따라서, 플라즈마 웨이퍼 엣지 세정 시스템에 관련된 부분의 간략도를 도시한다.
도 3은, 본 발명의 일 실시형태에 따라서, 플라즈마 웨이퍼 세정 시스템에서의 플라즈마 웨이퍼 엣지 세정 처리 중 아킹 이벤트들을 실질적으로 감소 또는 제거하기 위해 사용될 수도 있는 다양한 기술들을 도시한다.
실시형태들의 상세한 설명
본 발명은 지금부터, 첨부된 도면들에서 도시되는 대로, 본 발명에 대한 몇몇 실시형태들을 참조하여 자세하게 기술될 것이다. 이하의 설명에서, 본 발명에 대한 철저한 이해를 제공하기 위해 수치화한 구체적 사항들이 기술된다. 그러나, 본 발명이 이러한 구체적인 사항의 일부 또는 모두를 사용하지 않고도 실시될 수도 있다는 것은 당해 기술 분야에 통상의 지식을 가진 자에게 명백할 것이다. 다른 예시들에서, 본 발명을 불필요하게 불분명하게 하지 않기 위해서 잘 알려진 처리 단계 및/또는 구조들은 자세하게 기술되지 않았다.
본 발명의 실시형태에 따라, 앞서 언급한 아킹 문제는 프로세스 엔지니어에 게 아킹을 경감시키는 하나 이상의 툴을 제공함으로써 해결될 수도 있다. 일 실시형태에서, 플라즈마 실드는 노광된 금속 조각들 또는 층들이 존재할 수도 있는 기판 상의 영역에 플라즈마가 형성되지 않도록 웨이퍼 위에 제공되어 웨이퍼 엣지를 넘어서 연장된다. 본 발명의 실시형태는, 기판의 상부 수평 표면 위에 플라즈마 실드를 공급하고 플라즈마 실드를 웨이퍼 에지를 넘어서 연장함으로써, 노광된 금속층 및/또는 금속 입자들을 함유하지 않는 웨이퍼의 노광된 엣지 영역에서만 플라즈마 에칭이 발생하도록 보장한다. 이러한 방법으로, 플라즈마 쉬스로부터 웨이퍼로의 아킹은 실질적으로 제거되며, 그에 따라 기판 상의 디바이스들에 대한 아크 관련 손상을 실질적으로 제거한다.
다른 실시형태에서, 앞서 언급한 아킹 문제는, 대안으로 혹은 부가적으로, 탄소를 함유하지 않는 에칭 소스 가스를 사용함으로써 경감될 수도 있다. 플라즈마 웨이퍼 엣지 세정 프로세스를 위한 플라즈마를 형성하기 위해 탄소를 함유하지 않는 에칭 소스 가스의 사용은 플라즈마 쉬스로부터 기판으로의 아크들의 형성을 실질적으로 감소시키거나 제거하는 것으로 밝혀졌다.
또 다른 실시형태에서, 플라즈마 쉬스로부터 기판으로의 아크의 형성을 실질적으로 감소시키거나 제거하기 위해 헬륨 및/또는 수소가 플라즈마 에칭 소스 가스에 첨가될 수도 있다. 헬륨 및/또는 수소의 첨가는 대안으로 혹은 부가적으로 수행될 수도 있다.
또 다른 실시형태에서, 웨이퍼 엣지 영역에서 플라즈마를 스트라이킹하고 유지하기 위해서 RF 전력이 플라즈마에 대해 점차로 제공될 수도 있다. 이는 RF 전력을 스텝 함수로 제공하는 당해 분야의 선행 기술들과 대비된다. 본 발명의 일 실시형태에 따르면, 반사 전력에서의 스파이크를 제거하기 위해 전력이 점차로 상승 (ramp-up) 되는데, 이는 플라즈마 쉬스로부터 기판으로 아크의 형성을 실질적으로 감소시키거나 제거하는 것으로 여겨진다. RF 전력의 점차적 상승은 웨이퍼 엣지 세정 플라즈마 처리 챔버를 제어하기 위해 사용되는 자동화된 처리 제어 컴퓨터에 집적된 소프트웨어에 의해서 수행될 수도 있다. 소프트웨어로 제어되는 RF 전력의 점차적 상승은 이전의 접근 방법 (예를 들어, 플라즈마 실드를 웨이퍼 엣지를 넘어서 연장하는 것, 탄소를 함유하지 않는 에칭 소스 가스를 사용하는 것 및/또는 헬륨/수소를 첨가하는 것) 에 대해 대안으로 혹은 부가적으로 수행될 수도 있다.
도 2는, 본 발명의 일 실시형태에 따라서, 플라즈마 웨이퍼 엣지 세정 시스템에서 관련되는 부분에 대한 간략도를 도시한다. 웨이퍼 엣지 세정 시스템 (200) 에서 기판 (204) 은 플라즈마 웨이퍼 세정 동안에 척 (206) 위에 배치된다. 척 (206) 은 RF 바이어스 전원 (210) 에 연결되며, RF 바이어스 전원 (210) 은 플라즈마 웨이퍼 엣지 세정을 위한 플라즈마를 스트라이킹하고 유지하기 위해 척 (206) 에 하나 이상의 RF 신호들을 제공할 수도 있는데, 이때 RF 신호는 단일-주파수 신호 또는 다중-주파수 신호 일 수도 있다. 기판 (204) 은 기판 (204) 의 중앙 부분으로 배치되기 쉬운 디바이스 영역 (212) 을 포함한다. 기판 (204) 주변부에는 디바이스들이 형성되지 않는 동심의 웨이퍼 엣지 영역 (214) 이 존재한다.
앞서 언급한 것과 같이, 디바이스 영역 (212) 에 디바이스들을 형성하기 위해 사용되는 다양한 플라즈마 처리 단계 동안에, 중합체들 또는 금속 잔여물들과 같은 재료들의 불필요한 증착들이 웨이퍼 엣지 영역 (214) 의 표면에 부착될 수도 있고 이러한 불필요한 증착들은 이후의 플라즈마 처리 단계들을 오염시키지 않도록 보장하기 위해 세정될 필요가 있을 수도 있다. 적합한 유전체 재료로 형성되는 통상적인 유전체 하부 링 (220) 이 척 (206) 을 둘러싼다. 지금까지, 설명된 구성은 통상적인 것이었으며, 용량 결합 (capacitively-coupled) 플라즈마 처리 시스템에 익숙한 이들에게는 잘 알려져 있었을 것이다.
플라즈마 웨이퍼 엣지 세정을 수행하기 위해, 접지된 플레이트들이 플라즈마가 형성될 것으로 기대되는 영역에 공급된다. 도 2의 예에서, 알루미늄과 같은 적합한 전도체로 형성될 수도 있는 고리형 접지 플레이트들 (230 및 232) 은 플라즈마 영역 (240) 의 위와 아래에 배치된다. 도 2에서 볼 수 있듯이, 고리형 접지 플레이트들 (230 및 232) 의 적어도 일부들에 대한 기판의 주변 엣지 (262) 의 직접 가시선 노광이 존재하도록 이러한 고리형 접지 플레이트들 (230 및 232) 이 배치된다.
이러한 고리형 접지 플레이트들은 처리 동안에 접지 전극으로 작용한다. 따라서, RF 바이어스 전원 (210) 에 의해서 척 (206) 에 RF 전력이 공급되며 적합한 에칭 소스 가스가 플라즈마 웨이퍼 엣지 세정 시스템 (200) 의 챔버에 제공되는 경우에, 플라즈마는 웨이퍼 엣지 영역 (214) 을 세정하기 위해 플라즈마 영역 (240) 에서 스트라이킹되고 유지된다. 일 실시형태에서, RF 바이어스 전원에 의해서 공급되는 RF 신호의 주파수는, 예를 들어, 13.56 MHz 이다.
도 2의 구성에서, 석영 또는 알루미늄 옥사이드 (Al2O3) 와 같은 적합한 유전체 재료로 형성되는 플라즈마 실드 (250) 는 기판 (204) 의 수평 표면 위에 제공되고 배치된다. 일 실시형태에서, 플라즈마 실드 (250) 는 플라즈마 웨이퍼 엣지 세정 시스템과 호환가능한 임의의 적합한 유전체 재료로 형성될 수도 있다. 또한, 플라즈마 실드 (250) 는 플라즈마 실드 (250) 의 하부 표면 (252) 과 기판 (204) 의 상부 표면 사이에 제한된 갭을 형성한다. 바람직하게는, 도면부호 260으로 도시되는 이러한 제한된 갭은 플라즈마 영역 (240) 에 형성될 플라즈마의 쉬스 두께보다 크기가 작다. 일 실시형태에서, 갭 (260) 은, 예를 들어, 약 1mm보다 작을 수 있다. 어떠한 플라즈마가 주어지더라도 쉬스 두께는 계산될 수 있으므로, 갭 (260) 의 두께는 주어진 플라즈마 웨이퍼 엣지 세정 시스템의 특성들에 따라 달라질 수 있다.
또한, 플라즈마 실드 (250) 는 기판 (204) 의 엣지 (262) 를 넘어서 연장된다. 다시 말해, 플라즈마 실드 (250) 의 외부 엣지 (264) 는 기판 (204) 의 외부 엣지 (262) 를 넘어서 도 2의 X로 표시되는 일정 거리만큼 연장된다. 이러한 초과 연장 크기 (overextension dimension) (X) 는 노광된 금속 배선 엣지 또는 잔여물이 존재할 수도 있는 기판 (204) 의 영역 내에 플라즈마가 존재하지 않도록 충분히 크다. 예를 들어, 기판 (204) 의 영역 (270) 내에 금속 배선 엣지가 존재하면, 플라즈마 웨이퍼 엣지 세정 동안에 기판 (204) 의 영역 (270) 위에 플라즈 마가 존재하지 않도록 플라즈마 실드의 외부 엣지 (264) 는, 바람직하게는, 충분한 초과 연장 크기 (X) 만큼 기판 (204) 의 외부 엣지 (262) 를 넘어서 연장된다. 일 실시형태에서, 초과 연장 크기 (X) 는 약 0.5mm 이다. 비록 그러할지라도, 초과 연장 크기 (X) 는 수행될 특정 플라즈마 웨이퍼 엣지 세정에 따라 달라질 수도 있다. 그럼에도 불구하고, 본 발명의 실시형태들에 따르면, 초과 연장 크기 (X) 는 적어도 0이다. 따라서, 플라즈마가 물리적 플라즈마 실드에 의해서 마스킹되는 영역에서 형성될 수 없도록 유전체 플라즈마 실드의 초과 연장은 웨이퍼의 금속배선 영역을 마스킹한다.
일 실시형태에서, 기판 (204) 의 하면을 세정하기 위해서, 기판 아래에 배치되는 접지 플레이트 (232) 는 기판 (204) 위에 배치되는 접지 플레이트 (230) 로부터 오프셋될 수도 있다. 그와 같은 경우, 형성되는 플라즈마는 웨이퍼 엣지 영역 (214) 에 대해서 비대칭적이며, 기판 (204) 의 상면에 비해서 기판 (204) 하면 상에서 더 큰 영역이 세정될 수도 있다. 더욱 명확히 하자면, 기판의 주변부 하부 표면의 적어도 일부가 하부 접지 플레이트 (232) 와 겹쳐지도록 하부 접지 플레이트 (232) 는 기판의 중앙을 향하여 더욱 연장된다.
일 실시형태에서, 기판의 상면을 따라 측정되는 경우 기판 (204) 의 외부 엣지 (252) 로부터 2mm 떨어지고, 기판의 하면을 따라 측정되는 경우 기판 (204) 외부 엣지 (262) 로부터 5mm 떨어진 웨이퍼 엣지의 영역을 세정하는 것이 바람직하다.
언급하였듯이, 탄소를 함유하지 않는 플루오르화 화학 물질의 사용이 플라즈 마 웨이퍼 엣지 세정 챔버 내에서 아킹 이벤트들을 실질적으로 감소시키거나 제거하는 것으로 밝혀졌다. 따라서, 대안으로 혹은 부가적으로, 플라즈마 웨이퍼 엣지 세정 동안에 아킹 이벤트들을 더욱 감소시키거나 제거하기 위해서 탄소를 함유하지 않는 플루오르화 플라즈마 에칭 소스 가스가 플라즈마 웨이퍼 엣지 세정 시스템 (200) 에 제공될 수도 있다. 대안으로 혹은 부가적으로, 플라즈마 웨이퍼 세정 시스템 (200) 의 플라즈마 영역 (240) 에서 플라즈마를 생성하기 위해 사용되는 플라즈마 에칭 소스 가스는 아킹 이벤트들을 더욱 감소시키거나 제거하기 위해 헬륨 및/또는 수소를 포함할 수도 있다.
대안으로 혹은 부가적으로, 플라즈마 영역 (240) 에서 플라즈마를 스트라이킹하고 유지하기 위해 RF 전력이 점차적인 방법으로 제공되도록 플라즈마 웨이퍼 엣지 세정 시스템 (200) 을 제어하는 자동화된 처리 제어 컴퓨터는 RF 바이어스 전원 (210) 에 의해 척 (206) 에 제공되는 전력을 상승시키도록 프로그램될 수도 있다. 플라즈마 웨이퍼 엣지 세정 시스템 (200) 에 대하여 RF 전력을 점차로 증가시키는 것은 임피던스 및/또는 플라즈마 포텐셜에 급격한 변화를 감소시켜, 플라즈마 웨이퍼 엣지 세정 시스템 (200) 에서 아킹 이벤트들을 실질적으로 감소시키거나 제거하는 것으로 여겨진다. 기판 (204) 위에 초과 연장된 플라즈마 실드를 제공하지 않는 플라즈마 웨이퍼 엣지 세정 시스템에서 소프트웨어로 제어되는 RF 전력의 점차적 상승 및/또는 에칭 소스 가스에서 탄소를 함유하지 않는 플루오르화 에칭 소스 가스 및/또는 헬륨/수소를 사용하는 것이 가능하다는 것을 유념하기 바란다. 다시 말해, 본 출원에서 설명되는 4 개의 기술들 (기판 위의 초과 연장 된 플라즈마 실드, 탄소를 함유하지 않는 에칭 소스 가스의 사용, 플라즈마 에칭 소스 가스에 헬륨 및/또는 수소의 첨가, 소프트웨어로 제어되는 RF 전력의 점차적 상승) 각각은 상호 간의 어떠한 조합으로도 수행될 수도 있다.
도 3은, 본 발명의 일 실시형태에 따라서, 플라즈마 웨이퍼 엣지 세정 시스템에서의 플라즈마 웨이퍼 엣지 세정 처리 동안에 아킹 이벤트들을 실질적으로 감소시키거나 제거하기 위해 사용될 수도 있는 다양한 기술들을 도시한다. 도 3의 단계들은 부가적으로 혹은 대안으로 임의의 적합한 조합으로 수행되도록 의도된다. 도 3의 단계들은, 일 실시형태에서, 어떠한 순서로도 수행될 수도 있다.
단계 (302) 에서, 플라즈마 웨이퍼 엣지 세정을 수행하도록 형성된 플라즈마가 노광된 금속배선 영역 위에 존재하지 않도록 초과 연장된 플라즈마 실드가 기판 위에 제공된다. 이 단계에서, 물리적 플라즈마 실드의 하부 엣지와 기판의 상부 표면 사이의 갭은 초과 연장 크기와 마찬가지로 플라즈마 쉬스로부터 노광된 금속 배선 영역 및/또는 기판의 디바이스 형성 영역으로의 아킹이 실질적으로 감소하거나 제거되도록 구성된다.
단계 (304) 에서 에칭 소스 가스는 탄소를 함유하지 않는 플루오르화 에칭 소스 가스를 나타낸다. 예를 들어, 웨이퍼 엣지 영역에서의 중합체 제거를 위해, SF6 및/또는 NF3 와 같은 플라즈마 에칭 소스 가스가 사용될 수도 있다. 단계 (306) 에서 헬륨 및/또는 수소가 에칭 소스 가스에 첨가될 수도 있다. 일 실시형태에서 헬륨은 바람직하게는 전체 에칭 소스 가스 유입량의 적어도 10%이다. 일 실시형태에서, 수소는 전체 에칭 소스 가스 유입량에서 어떠한 비율로도 존재할 수도 있다.
단계 (308) 에서 플라즈마 웨이퍼 엣지 세정을 위해 사용되는 플라즈마를 스트라이킹 및/또는 유지하기 위해서 제공되는 RF 전력은 소프트웨어 제어 프로세스를 사용하여 점차 상승된다. 언급하였듯이, 이러한 소프트웨어 제어는 플라즈마 웨이퍼 엣지 세정 시스템을 제어하기 위해 사용되는 자동화된 처리 제어 컴퓨터에 집적될 수도 있다.
플라즈마 웨이퍼 엣지 세정 처리의 예시에서, 300mm 웨이퍼는 용량 결합 플라즈마 웨이퍼 엣지 세정 시스템에서 처리된다. 20 sccm (Standard Cubic Centimeter per Minute) 의 CF4 및 200 sccm의 CO2 가 주 웨이퍼 엣지 에칭 소스 가스로 사용된다.
이 예시에서, 플라즈마 웨이퍼 엣지 세정 시스템은 초과 연장된 플라즈마 실드를 사용하므로, 기판 상의 이러한 디바이스들에 대한 아크 관련 손상의 위험을 감수하지 않고도 탄소 함유 에칭 소스 가스가 사용될 수도 있다. 이러한 예시는 초과 연장된 플라즈마 실드의 사용에 대해 부가적으로 혹은 대안으로 탄소를 함유하지 않는 플루오르화 에칭 소스 가스의 사용이 수행될 수도 있음을 설명한다.
플라즈마 웨이퍼 엣지 세정의 예시에서, 플라즈마 웨이퍼 엣지 세정 챔버 내의 압력은 약 1.5 Torr로 유지되며, 약 13.56 MHz의 RF 주파수를 가지는 RF 바이어스 전력은 약 700 watt로 유지된다. 또한, 약 100 sccm의 헬륨/수소 혼합물이 (헬륨/수소 혼합물 유입량으로 4%의 수소를 가지는) 에칭 소스 가스에 첨가된다. 초과 연장 실드가 기판으로부터 약 1mm 떨어져 배치되며 기판 외부 엣지를 넘는 초과 연장 크기가 약 0.5mm 인 경우에는 아크 관련 손상이 예시 엣지에서 나타나지 않음이 밝혀졌다.
상술한 내용으로부터 평가할 수 있듯이, 본 발명의 실시형태들은 제조자로 하여금 플라즈마 웨이퍼 엣지 세정 동안에 아크 관련 문제를 해결할 수 있도록 하는 하나 이상의 툴 또는 제어 수단을 제공한다. 본 출원에서 설명한 기술들 중 하나 이상을 사용함으로써, 반도체 디바이스 제조자는 플라즈마 처리 단계들 사이에 노광된 금속 배선이 존재하는 경우에도 기판 상의 디바이스들에 대한 손상의 위험 없이 플라즈마 향상 웨이퍼 엣지 세정을 효과적으로 수행할 수 있다.
본 발명은 몇몇의 바람직한 실시형태에 의해서 기술되고 있으나, 본 발명의 범위 내에 포섭되는 교체, 치환 및 균등물들이 존재한다. 또한, 명칭, 요약 및 요약서는 편의를 위해 본 출원에서 제공되는 것이며, 본 출원의 특허청구범위를 해석하는데 사용되어서는 안 된다. 또한, 본 발명의 방법들 및 장치들을 구현하는 데는 많은 대안들이 존재함을 유념해야할 것이다. 비록 본 출원에서 다양한 예시들이 제공되고 있지만, 이러한 예시들은 설명을 위한 것이며 본 발명에 대하여 한정하지 않도록 의도된다. 따라서, 이하 첨부된 청구항들은 본 발명의 진정한 정신 및 범위 내에 포섭되는 그러한 모든 교체, 치환 및 균등물을 포함하고 있는 것으로 해석되도록 의도된다.

Claims (23)

  1. 기판을 처리하기 위해서 구성된 플라즈마 처리 챔버를 가지는 플라즈마 처리 시스템으로서,
    RF 전원;
    상기 처리 동안에 상기 기판을 지지하도록 구성되며, 상기 처리 동안에 상기 플라즈마 처리 챔버 내부에서 플라즈마를 생성하기 위해 상기 RF 전원으로부터 적어도 RF 신호를 수신하는 하부 전극;
    상기 기판 위에 배치되는 제 1 고리형 접지 전극;
    상기 기판 아래에 배치되는 제 2 고리형 접지 전극으로서, 상기 제 1 고리형 접지 전극과 상기 제 2 고리형 접지 전극은 상기 기판의 주변 엣지가 상기 제 1 고리형 접지 전극과 상기 제 2 고리형 접지 전극 사이의 플라즈마가 형성되는 영역에서 노광되도록 배치되는 상기 제 2 고리형 접지 전극; 및
    상기 기판의 적어도 일부 위에 배치되며, 상기 처리 동안에 플라즈마 실드와 상기 기판의 일부 사이의 영역에 상기 플라즈마가 형성되는 것을 방지하도록 구성되는 플라즈마 실드를 포함하고,
    상기 플라즈마 실드는 상기 처리 동안에 상기 기판의 주변부를 넘어서 연장되는 원형 구조를 나타내는, 플라즈마 처리 시스템.
  2. 제 1 항에 있어서,
    상기 기판의 하부 표면 주변부의 적어도 일부가 상기 제 2 고리형 접지 전극 에 겹쳐지도록 상기 제 2 고리형 접지 전극이 상기 제 1 고리형 접지 전극에 비해 상기 기판의 중심부를 향하여 더욱 연장되는, 플라즈마 처리 시스템.
  3. 제 1 항에 있어서,
    상기 하부 전극에 공급되는 RF 바이어스 전력을 상승 (ramp-up) 시키는 수단을 더 포함하는, 플라즈마 처리 시스템.
  4. 제 1 항에 있어서,
    상기 플라즈마 실드는 상기 처리 동안에 상기 플라즈마의 시스 (sheath) 두께보다 얇은 갭에 의해서 상기 기판의 상부 표면으로부터 분리되도록 구성되는, 플라즈마 처리 시스템.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 플라즈마 실드는 상기 주변부를 넘어서 초과 연장 크기 (overextension dimension) 만큼 연장되며, 상기 초과 연장 크기는 상기 기판의 표면 상의 노광된 금속배선이 상기 플라즈마에 노광되는 것을 방지하도록 선택되는, 플라즈마 처리 시스템.
  7. 제 1 항에 있어서,
    상기 RF 신호는 13.56 MHz의 주파수를 가지는, 플라즈마 처리 시스템.
  8. 플라즈마 처리 챔버 내에서 기판을 처리하는 방법으로서, 상기 기판은 상기 처리 동안에 척을 형성하는 하부 전극 상에 배치되며,
    상기 기판 위에 배치되는 제 1 고리형 접지 전극을 제공하는 단계;
    상기 기판 아래에 배치되는 제 2 고리형 접지 전극을 제공하는 단계로서, 상기 제 1 고리형 접지 전극과 상기 제 2 고리형 접지 전극은 상기 기판의 주변 엣지가 상기 제 1 고리형 접지 전극 및 상기 제 2 고리형 접지 전극 사이의 플라즈마가 형성되는 영역에서 노광되도록 배치되는 상기 제 2 고리형 접지 전극 제공 단계;
    상기 기판의 적어도 일부 위에 배치되는 플라즈마 실드를 제공하는 단계로서, 상기 플라즈마 실드는 상기 처리 동안에 상기 플라즈마 실드와 상기 기판의 일부 사이의 영역에 상기 플라즈마가 형성되는 것을 방지하도록 구성되는 상기 플라즈마 실드 제공 단계; 및
    상기 기판의 적어도 일부 위에 배치되며, 상기 처리 동안에 플라즈마 실드와 상기 기판의 일부 사이의 영역에 상기 플라즈마가 형성되는 것을 방지하도록 구성되는 상기 플라즈마 실드를 제공하는 단계; 및
    상기 제 1 고리형 접지 전극과 상기 제 2 고리형 접지 전극 사이에 플라즈마를 생성하여, 상기 기판의 주변 엣지의 적어도 일부를 상기 플라즈마로 처리하는 단계를 포함하고,
    상기 플라즈마 실드는 상기 처리 동안에 상기 기판의 주변부를 넘어서 연장되는 원형 구조를 나타내는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  9. 제 8 항에 있어서,
    상기 기판의 하부 표면 주변부의 적어도 일부가 상기 제 2 고리형 접지 전극에 겹쳐지도록 상기 제 2 고리형 접지 전극이 상기 제 1 고리형 접지 전극에 비해 상기 기판의 중심부를 향하여 더욱 연장되는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  10. 제 8 항에 있어서,
    상기 플라즈마를 생성하는 단계를 수행하는 동안에 상기 하부 전극에 공급되는 RF 바이어스 전력을 상승시키는 단계를 더 포함하는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  11. 제 8 항에 있어서,
    상기 플라즈마 실드는 상기 처리 동안에 상기 플라즈마의 시스 두께보다 얇은 갭에 의해서 상기 기판의 상부 표면으로부터 분리되도록 구성되는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  12. 삭제
  13. 제 8 항에 있어서,
    상기 플라즈마 실드는 상기 주변부를 넘어서 초과 연장 크기만큼 연장되며, 상기 초과 연장 크기는 상기 기판의 표면 상의 노광된 금속배선이 상기 플라즈마에 노광되는 것을 방지하도록 선택되는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  14. 제 8 항에 있어서,
    상기 제 2 고리형 접지 전극으로 공급된 RF 신호는 13.56 MHz 의 주파수를 가지는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  15. 제 8 항에 있어서,
    상기 플라즈마는 탄소를 사용하지 않는 프로세스 가스로부터 형성되는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  16. 제 15 항에 있어서,
    상기 프로세스 가스는 또한 플루오르화 가스인, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  17. 제 8 항에 있어서,
    상기 플라즈마는 수소 및 헬륨 중 적어도 하나를 포함하는 프로세스 가스로 형성되는, 플라즈마 처리 챔버 내에서 기판을 처리하는 방법.
  18. 기판을 처리하기 위해서 구성된 플라즈마 처리 챔버를 가지는 플라즈마 처리 시스템으로서,
    RF 전원;
    상기 처리 동안에 상기 기판을 지지하도록 구성되며, 상기 처리 동안에 상기 플라즈마 처리 챔버 내부에서 플라즈마를 생성하기 위해 상기 RF 전원으로부터 적어도 RF 신호를 수신하는 하부 전극;
    적어도 제 1 고리형 접지 전극 및 제 2 고리형 접지 전극을 포함하는 기판 엣지 플라즈마 생성 장치로서, 상기 제 1 고리형 접지 전극은 상기 기판 위에 배치되고 상기 기판과 겹쳐지지 않으며, 상기 제 2 고리형 접지 전극은 상기 기판의 아래에 배치되며, 상기 제 1 고리형 접지 전극 및 상기 제 2 고리형 접지 전극은 상기 기판의 주변 엣지가 상기 제 1 고리형 접지 전극 및 상기 제 2 고리형 접지 전극 사이의 플라즈마가 형성되는 영역에서 노광되도록 배치되는 상기 기판 엣지 플라즈마 생성 장치; 및
    상기 기판의 적어도 일부 위에 배치되며, 상기 기판 상의 노광된 금속배선 영역 근처에 상기 플라즈마가 형성되어 처리 동안에 상기 노광된 금속배선 영역에 아킹을 야기하는 것을 방지하도록 구성되는 플라즈마 실딩 수단을 포함하고,
    상기 플라즈마 실딩 수단은 상기 처리 동안에 상기 기판의 주변부를 넘어서 연장되는 원형 구조를 나타내는, 플라즈마 처리 시스템.
  19. 제 18 항에 있어서,
    상기 기판의 하부 표면 주변부의 적어도 일부가 상기 제 2 고리형 접지 전극에 겹쳐지도록 상기 제 2 고리형 접지 전극이 상기 제 1 고리형 접지 전극에 비해 상기 기판의 중심부를 향하여 더욱 연장되는, 플라즈마 처리 시스템.
  20. 제 18 항에 있어서,
    상기 하부 전극에 공급되는 RF 바이어스 전력을 상승시키는 수단을 더 포함하는, 플라즈마 처리 시스템.
  21. 제 18 항에 있어서,
    상기 플라즈마 실딩 수단은 상기 처리 동안에 상기 플라즈마의 시스 두께보다 얇은 갭에 의해서 상기 기판의 상부 표면으로부터 분리되도록 구성되는, 플라즈마 처리 시스템.
  22. 삭제
  23. 제 18 항에 있어서,
    상기 RF 신호는 13.56 MHz 의 주파수를 가지는, 플라즈마 처리 시스템.
KR1020097013200A 2006-12-29 2007-12-14 웨이퍼 엣지 처리 방법 및 장치 KR101472149B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/618,572 US20080156772A1 (en) 2006-12-29 2006-12-29 Method and apparatus for wafer edge processing
US11/618,572 2006-12-29
PCT/US2007/087673 WO2008082923A2 (en) 2006-12-29 2007-12-14 Methods and apparatus for wafer edge processing

Publications (2)

Publication Number Publication Date
KR20090106490A KR20090106490A (ko) 2009-10-09
KR101472149B1 true KR101472149B1 (ko) 2014-12-12

Family

ID=39582391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013200A KR101472149B1 (ko) 2006-12-29 2007-12-14 웨이퍼 엣지 처리 방법 및 장치

Country Status (6)

Country Link
US (1) US20080156772A1 (ko)
JP (1) JP5175302B2 (ko)
KR (1) KR101472149B1 (ko)
CN (1) CN101584031B (ko)
TW (1) TWI455201B (ko)
WO (1) WO2008082923A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US20080179007A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Reactor for wafer backside polymer removal using plasma products in a lower process zone and purge gases in an upper process zone
US7967996B2 (en) * 2007-01-30 2011-06-28 Applied Materials, Inc. Process for wafer backside polymer removal and wafer front side photoresist removal
US8257503B2 (en) * 2008-05-02 2012-09-04 Lam Research Corporation Method and apparatus for detecting plasma unconfinement
US8262923B2 (en) * 2008-12-17 2012-09-11 Lam Research Corporation High pressure bevel etch process
US8323523B2 (en) 2008-12-17 2012-12-04 Lam Research Corporation High pressure bevel etch process
JP5304255B2 (ja) * 2009-01-13 2013-10-02 住友電気工業株式会社 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法
US8501283B2 (en) * 2010-10-19 2013-08-06 Lam Research Corporation Methods for depositing bevel protective film
US9232626B2 (en) 2013-11-04 2016-01-05 Kla-Tencor Corporation Wafer grounding using localized plasma source
CN107803071B (zh) * 2016-09-09 2020-01-17 中微半导体设备(上海)股份有限公司 一种排气系统及防止尘粒回流的装置及方法
CN112981372B (zh) * 2019-12-12 2024-02-13 Asm Ip私人控股有限公司 衬底支撑板、包括它的衬底处理设备以及衬底处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120875A (ja) * 2004-10-21 2006-05-11 Nec Electronics Corp エッチング装置およびエッチング方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770509B2 (ja) * 1982-10-08 1995-07-31 株式会社日立製作所 ドライプロセス装置
US5089083A (en) * 1989-04-25 1992-02-18 Tokyo Electron Limited Plasma etching method
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
JPH0521393A (ja) * 1991-07-11 1993-01-29 Sony Corp プラズマ処理装置
JP2956494B2 (ja) * 1994-10-26 1999-10-04 住友金属工業株式会社 プラズマ処理装置
JP3521587B2 (ja) * 1995-02-07 2004-04-19 セイコーエプソン株式会社 基板周縁の不要物除去方法及び装置並びにそれを用いた塗布方法
TW418461B (en) * 1997-03-07 2001-01-11 Tokyo Electron Ltd Plasma etching device
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
JP2001044147A (ja) * 1999-08-04 2001-02-16 Mitsubishi Materials Silicon Corp 半導体ウェーハの面取り面の形成方法
DE60041341D1 (de) * 1999-08-17 2009-02-26 Tokyo Electron Ltd Gepulstes plasmabehandlungsverfahren und vorrichtung
US6770166B1 (en) * 2001-06-29 2004-08-03 Lam Research Corp. Apparatus and method for radio frequency de-coupling and bias voltage control in a plasma reactor
KR100442194B1 (ko) * 2002-03-04 2004-07-30 주식회사 씨싸이언스 웨이퍼 건식 식각용 전극
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
US20040118344A1 (en) * 2002-12-20 2004-06-24 Lam Research Corporation System and method for controlling plasma with an adjustable coupling to ground circuit
AU2003284723A1 (en) * 2003-05-12 2004-11-26 Sosul Co., Ltd. Plasma etching chamber and plasma etching system using same
KR100585089B1 (ko) * 2003-05-27 2006-05-30 삼성전자주식회사 웨이퍼 가장자리를 처리하기 위한 플라즈마 처리장치,플라즈마 처리장치용 절연판, 플라즈마 처리장치용하부전극, 웨이퍼 가장자리의 플라즈마 처리방법 및반도체소자의 제조방법
US20060278339A1 (en) * 2005-06-13 2006-12-14 Lam Research Corporation, A Delaware Corporation Etch rate uniformity using the independent movement of electrode pieces
US7729457B2 (en) * 2005-07-25 2010-06-01 Mstar Semiconductor, Inc. Method of weak signal acquisition and associated apparatus
US8475624B2 (en) * 2005-09-27 2013-07-02 Lam Research Corporation Method and system for distributing gas for a bevel edge etcher
KR100709589B1 (ko) * 2005-11-14 2007-04-20 (주)소슬 웨이퍼를 용이하게 탈착시킬 수 있는 엠보싱 척
US9184043B2 (en) * 2006-05-24 2015-11-10 Lam Research Corporation Edge electrodes with dielectric covers
US7740736B2 (en) * 2006-06-08 2010-06-22 Lam Research Corporation Methods and apparatus for preventing plasma un-confinement events in a plasma processing chamber
KR101346081B1 (ko) * 2006-06-20 2013-12-31 참엔지니어링(주) 플라스마 에칭 챔버

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120875A (ja) * 2004-10-21 2006-05-11 Nec Electronics Corp エッチング装置およびエッチング方法

Also Published As

Publication number Publication date
JP5175302B2 (ja) 2013-04-03
WO2008082923A2 (en) 2008-07-10
JP2010515264A (ja) 2010-05-06
TWI455201B (zh) 2014-10-01
CN101584031A (zh) 2009-11-18
WO2008082923A3 (en) 2008-11-27
US20080156772A1 (en) 2008-07-03
CN101584031B (zh) 2012-10-03
KR20090106490A (ko) 2009-10-09
TW200842969A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
KR101472149B1 (ko) 웨이퍼 엣지 처리 방법 및 장치
KR101342319B1 (ko) 플라즈마 에칭 챔버를 위한 통합된 용량성 전원과 유도성 전원
JP5518174B2 (ja) プラズマを生成する方法又はプラズマチャンバの操作方法
TWI381440B (zh) 用以去除晶圓之斜邊與背側上之薄膜的設備及方法
KR101257131B1 (ko) 조정가능 전극 면적비를 갖는 제한된 플라즈마
KR101526020B1 (ko) 플라즈마 프로세싱 챔버 및 이의 내에서 기판의 베벨 에지 및 챔버 내부를 세정하는 방법
KR101336479B1 (ko) 플라즈마 프로세싱 챔버의 선택적 프리-코트를 위한 방법 및 장치
EP1509942B1 (en) Apparatus and methods for minimizing arcing in a plasma processing chamber
KR100240534B1 (ko) 유도성 및 용량성 커플링이 조합된 고밀도 플라즈마 cvd 반응로 작동방법
TWI455204B (zh) 基板處理用之邊緣環裝置
US20110011534A1 (en) Apparatus for adjusting an edge ring potential during substrate processing
JP2010050485A (ja) エッチング速度の均一性を改善する装置及び方法
JP2008511175A (ja) プラズマチャンバ内部で使用するためのイットリア絶縁体リング
JP2002533949A (ja) プラズマリアクタにおける穿孔プラズマ閉じ込めリング
TW201712723A (zh) 電漿處理設備、其清洗系統以及控制方法
JP4584572B2 (ja) プラズマ処理装置および処理方法
WO2013151124A1 (ja) プラズマ処理装置
CN114695046A (zh) 一种等离子体处理装置和处理方法
JPH06120140A (ja) 半導体製造方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 6