KR101452881B1 - 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법 - Google Patents

이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법 Download PDF

Info

Publication number
KR101452881B1
KR101452881B1 KR1020127028458A KR20127028458A KR101452881B1 KR 101452881 B1 KR101452881 B1 KR 101452881B1 KR 1020127028458 A KR1020127028458 A KR 1020127028458A KR 20127028458 A KR20127028458 A KR 20127028458A KR 101452881 B1 KR101452881 B1 KR 101452881B1
Authority
KR
South Korea
Prior art keywords
layer
silicon substrate
conductivity type
type impurity
type
Prior art date
Application number
KR1020127028458A
Other languages
English (en)
Other versions
KR20130007639A (ko
Inventor
타카유키 이사카
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130007639A publication Critical patent/KR20130007639A/ko
Application granted granted Critical
Publication of KR101452881B1 publication Critical patent/KR101452881B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

제 1 도전형의 실리콘 기판(4)과, 실리콘 기판(4)의 수광면과는 반대측의 면인 이면에 형성된 제 1 도전형용 전극(2) 및 제 2 도전형용 전극(3)과, 실리콘 기판(4)의 이면에 형성된 제 1 도전형 불순물 확산층(9) 및 제 2 도전형 불순물 확산층(10)을 구비하고, 제 1 도전형 불순물 확산층(9)과 제 2 도전형 불순물 확산층 (10)은 인접해서 설치되어 있고, 실리콘 기판(4)의 이면의 외주 가장자리에 제 1 도전형 불순물 확산층(9)이 설치되어 있는 이면 전극형 태양전지(1, 14)와 그 제조방법이다.

Description

이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법{BACK CONTACT SOLAR CELL AND METHOD FOR MANUFACTURING BACK CONTACT SOLAR CELL}
본 발명은 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법에 관한 것이다.
태양광 에너지를 직접 전기 에너지로 변환하는 태양전지는, 최근 특히 지구환경문제의 관점으로부터 차세대의 에너지원으로서의 기대가 급격하게 높아지고 있다. 태양전지로서는 화합물 반도체 또는 유기재료를 사용한 것 등 여러가지 종류가 있지만, 현재 주류가 되고 있는 것은 실리콘 결정을 사용한 것이다.
현재, 가장 많이 제조 및 판매되고 있는 태양전지는 태양광이 입사되는 측의 면(수광면)과, 수광면의 반대측의 면(이면)에 각각 전극이 형성된 구조의 것이다.
태양전지의 수광면에 전극을 형성했을 경우에는 태양광이 전극에 의해 흡수 되기 때문에 전극의 형성 면적의 분만큼 태양전지의 수광면에 입사하는 태양광의 양이 감소한다. 그 때문에 태양전지의 이면에만 전극을 형성한 구조의 이면 전극형 태양전지가 개발되어 있다.
도 8에 특허문헌 1(일본 특허공표 2008-532311호 공보)에 개시되어 있는 종래의 이면 전극형 태양전지의 모식적인 단면도를 나타낸다.
도 8에 나타내는 종래의 이면 전극형 태양전지(101)의 수광면에는 n형 앞면측 확산영역(106)이 형성되어서 FSF(Front Surface Field) 구조가 형성되어 있다. 또한, 이면 전극형 태양전지(101)의 수광면은 요철형상(105)으로 되어 있고, 요철형상(105) 상에는 이산화규소를 포함하는 유전성 패시베이션층(108)과 질화실리콘을 포함하는 반사 방지 코팅(107)이 n형 실리콘 웨이퍼(104)측으로부터 이 순서 로 형성되어 있다.
또한, n형 실리콘 웨이퍼(104)의 이면에는 n형 불순물이 도프된 n+ 영역(110)과, p형 불순물이 도프된 p+ 영역(111)이 교대로 형성되어 있고, n형 실리콘 웨이퍼(104)의 이면 상에는 산화물층(109)이 형성되어 있다. 그리고, n형 실리콘 웨이퍼(104)의 이면의 n+ 영역(110) 상에는 n형용 금속 콘택트(102)가 형성되어 있고, p+ 영역(111) 상에는 p형용 금속 콘택트(103)가 형성되어 있다.
일본 특허공표 2008-532311호 공보
복수의 이면 전극형 태양전지가 직렬 또는 병렬로 접속되는 이면 전극형 태양전지 모듈에 있어서 동작 중에 이면 전극형 태양전지 모듈의 일부에 태양광이 닿지 않는 그림자가 생겼을 경우에는, 그림자가 생긴 부분의 이면 전극형 태양전지에는 다른 이면 전극형 태양전지와의 관계에서 역바이어스 전압이 인가된다.
이 때, 특허문헌 1에 기재된 바와 같이, 이면 전극형 태양전지(101)의 이면의 외주 가장자리에 n형 실리콘 웨이퍼(104)의 도전형과 다른 도전형의 영역인 p+영역이 형성되어 있을 경우에는, 이면 전극형 태양전지(101)에 역바이어스 전압이 인가되면 그 외주 가장자리를 통해서 누설 전류가 발생하기 쉬워진다.
상기 사정을 감안하여, 본 발명의 목적은 역바이어스 전압이 인가되었을 때에 누설 전류의 발생을 억제하는 것이 가능한 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법을 제공하는 것에 있다.
본 발명은 제 1 도전형의 실리콘 기판과, 실리콘 기판의 수광면과는 반대측의 면인 이면에 형성된 제 1 도전형용 전극 및 제 2 도전형용 전극과, 실리콘 기판의 이면에 형성된 제 1 도전형 불순물 확산층 및 제 2 도전형 불순물 확산층을 구비하고, 제 1 도전형 불순물 확산층과 제 2 도전형 불순물 확산층은 인접해서 설치되어 있고, 실리콘 기판의 이면의 외주 가장자리에 제 1 도전형 불순물 확산층이 설치되어 있는 이면 전극형 태양전지이다.
여기에서, 본 발명의 이면 전극형 태양전지에 있어서 실리콘 기판의 이면에 있어서의 제 1 도전형 불순물 확산층의 면적의 합계는 제 2 도전형 불순물 확산층의 면적의 합계보다 작은 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서 제 1 도전형은 n형인 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서는 실리콘 기판의 수광면에 실리콘 기판보다 제 1 도전형 불순물을 고농도로 포함하는 수광면 확산층이 형성되어 있는 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서는 수광면 확산층 상에 수광면 패시베이션막이 설치되고, 수광면 패시베이션막 상에 반사방지막이 설치되어 있고, 반사방지막은 제 1 도전형의 불순물을 포함하는 산화티타늄인 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서는 수광면 패시베이션막의 막두께가 15㎚∼200㎚인 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서 반사방지막에 포함되는 불순물은 인산화물로서 반사방지막의 15질량%∼35질량%가 포함되는 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서 제 2 도전형 불순물 확산층은 제 1 도전형 불순물 확산층으로 둘러싸여 있는 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지에 있어서 제 2 도전형 불순물 확산층은 섬 형상으로 형성되어 있는 것이 바람직하다.
여기에서, 본 발명의 이면 전극형 태양전지에 있어서 제 1 도전형 불순물 확산층은 1개의 확산층 영역을 형성하고 있는 것이 바람직하다.
또한, 본 발명은 제 1 도전형의 실리콘 기판의 이면의 일부에 제 1 도전형 불순물 확산층을 형성하는 공정과, 실리콘 기판의 이면에 열산화법에 의해 산화실리콘막을 형성하는 공정과, 실리콘 기판의 이면의 제 1 도전형 불순물 확산층이 형성되어 있는 영역 상의 산화실리콘막의 막두께와 제 1 도전형 불순물 확산층이 형성되어 있지 않은 영역 상의 산화실리콘막의 막두께의 막두께 차를 이용해서 실리콘 기판의 이면에 제 2 도전형 불순물 확산층을 형성하는 공정과, 제 1 도전형 불순물 확산층 상에 제 1 도전형용 전극을 형성하는 공정과, 제 2 도전형 불순물 확산층 상에 제 2 도전형용 전극을 형성하는 공정을 포함하는 이면 전극형 태양전지의 제조방법이다.
여기에서, 본 발명의 이면 전극형 태양전지의 제조방법은 제 2 도전형 불순물 확산층을 형성하는 공정 전에 산화실리콘막의 일부를 에칭하는 공정을 더 포함하는 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지의 제조방법에 있어서는 산화실리콘막의 일부를 에칭하는 공정에서는 산화실리콘막을 제 1 도전형 불순물 확산층 상에만 남기는 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지의 제조방법에 있어서는 제 1 도전형 불순물 확산층 상에만 남기는 산화실리콘막의 막두께는 60㎚ 이상인 것이 바람직하다.
또한, 본 발명의 이면 전극형 태양전지의 제조방법에 있어서는 제 1 도전형 불순물 확산층을 형성하는 공정에 있어서 제 1 도전형 불순물 확산층의 제 1 도전형 불순물 농도가 5×1019개/㎤ 이상인 것이 바람직하다.
(발명의 효과)
본 발명에 의하면 역바이어스 전압이 인가되었을 때에 누설 전류의 발생을 억제하는 것이 가능한 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법을 제공할 수 있다.
도 1은 실시형태 1의 이면 전극형 태양전지의 이면의 모식적인 평면도이다.
도 2의 (a)부분은 도 1의 II-II를 따르는 모식적인 단면도이며, (b)부분은 (a)부분에 나타내는 n형 실리콘 기판의 수광면의 일부의 모식적인 확대 단면도이며, (c)부분은 (a)부분에 나타내는 n++층과 p+층의 두께의 관계를 도해하는 모식적인 확대 단면도이다.
도 3은 실시형태 1의 이면 전극형 태양전지로부터 n형용 전극, p형용 전극 및 이면 패시베이션막을 제거했을 때의 n형 실리콘 기판의 이면의 모식적인 평면도이다.
도 4의 (a)∼(h)부분은 실시형태 1의 이면 전극형 태양전지의 제조방법의 일례에 대해서 도해하는 모식적인 단면도이다.
도 5의 (a)부분은 실시형태 2의 이면 전극형 태양전지의 모식적인 단면도이며, (b)부분은 (a)부분에 나타내는 n형 실리콘 기판의 수광면의 일부의 모식적인 확대 단면도이며, (c)부분은 (a)부분에 나타내는 n++층과 p+층의 두께의 관계를 도해하는 모식적인 확대 단면도이다.
도 6의 (a)∼(l)부분은 실시형태 2의 이면 전극형 태양전지의 제조방법의 일례에 대해서 도해하는 모식적인 단면도이다.
도 7의 (a)∼(l)부분은 실시형태 3의 이면 전극형 태양전지의 제조방법에 대해서 도해하는 모식적인 단면도이다.
도 8은 특허문헌 1에 개시되어 있는 종래의 이면 전극형 태양전지의 모식적인 단면도이다.
이하, 본 발명의 실시형태에 대하여 설명한다. 또한, 본 발명의 실시형태의 도면에 있어서 동일한 참조 부호는 동일 부분 또는 상당 부분을 나타내는 것으로 한다.
<실시형태 1>
도 1에 실시형태 1의 이면 전극형 태양전지의 이면의 모식적인 평면도를 나타낸다. 도 1에 나타내는 이면 전극형 태양전지(1)는 n형 실리콘 기판(4)의 수광면과는 반대측의 이면에 띠 형상의 n형용 전극(2)과, 띠 형상의 p형용 전극(3)을 구비하고 있고, n형용 전극(2)과 p형용 전극(3)은 n형 실리콘 기판(4)의 이면에 있어서 교대로 배열되어 있다.
도 2(a)에 도 1의 II-II를 따르는 모식적인 단면도를 나타내고, 도 2(b)에 도 2(a)에 나타내는 n형 실리콘 기판(4)의 수광면의 일부의 모식적인 확대 단면도를 나타내고, 도 2(c)에 도 2(a)에 나타내는 n++층과 p+층의 두께의 차를 도해하는 모식적인 확대 단면도를 나타낸다. 도 2(a) 및 도 2(b)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면에는 요철형상(5)(텍스쳐 구조)이 형성되어 있다. 요철형상(5)의 요철은, 예를 들면 ㎛ 오더로 한다.
도 2(a) 및 도 2(b)에 나타내는 바와 같이 요철형상(5) 상에는 수광면 패시베이션막(6)이 형성되어 있다. 수광면 패시베이션막(6)은 질화실리콘막으로 이루어진다. 또한, 수광면 패시베이션막(6)의 두께는 10㎚ 이하로 한다.
도 2(a) 및 도 2(b)에 나타내는 바와 같이 수광면 패시베이션막(6) 상에는 반사방지막(7)이 형성되어 있다. 반사방지막(7)도 질화실리콘막으로 이루어진다. 또한, 반사방지막(7)의 두께는 50㎚∼100㎚로 된다.
여기에서, 반사방지막(7)의 질화실리콘막은 수광면 패시베이션막(6)의 질화실리콘막보다 질소 함유율이 높다. 또한, 수광면 패시베이션막(6)의 질화실리콘막은 반사방지막(7)의 질화실리콘막보다 굴절율이 높다. 또한, 수광면 패시베이션막(6)은 산화실리콘막이라도 좋다.
또한, n형 실리콘 기판(4)의 이면에는 n형 불순물 확산층인 n++층(9)과, p형 불순물 확산층인 p+층(10)이 교대로 인접해서 형성되어 있다. 이와 같이, n++층(9)과 p+층(10)이 교대로 인접해서 형성되어 있는 것으로부터 이면 전극형 태양전지(1)에 역방향의 바이어스(역바이어스 전압)가 인가되었을 때, 통상의 다이오드와 같이 항복 전압까지는 거의 전류가 흐르지 않고, 항복 전압보다 큰 전압이 인가되었을 때에 큰 전류(항복 전류)가 흐르며, 그 이상의 전압은 이면 전극형 태양전지(1)에 인가되지 않는다고 하는 현상이 일어난다. 이 항복 전류는 n++층(9)과 p+층(10)이 인접하고 있는 영역에서 흐르기 때문에 n++층(9)과 p+층(10)이 교대로 인접되어 있는 이면 전극형 태양전지(1)에 있어서는 이면 전극형 태양전지(1)의 이면전면에 전류가 흐르게 된다. 그 때문에, 이면 전극형 태양전지(1)에는 부분적으로 전압이 인가되지 않아 국소적인 누설 전류에 의한 발열을 피할 수 있다.
도 2(c)에 나타내는 바와 같이 n++층(9)의 표면은 p+층(10)의 표면보다 깊이 A만큼 얕게 위치하고 있고, n형 실리콘 기판(4)의 이면의 n++층(9)의 표면은 n형 실리콘 기판(4)의 이면의 n++층(9) 이외의 영역의 표면보다 오목하게 되어 있으며, n++층(9)과 p+층(10)은 오목 형상을 형성하도록 배치되어 있다. 또한, 깊이 A는, 예를 들면 수십㎚ 오더로 된다. 또한, n++층(9) 상에는 n형용 전극(2)이 형성되어 있고, p+층(10) 상에는 p형용 전극(3)이 형성되어 있다.
또한, n형 실리콘 기판(4)의 이면의 일부에 산화실리콘막으로 이루어지는 이면 패시베이션막(8)이 형성되어 있다. 여기에서, 도 2(a)에 나타내는 바와 같이 n++층(9) 상의 이면 패시베이션막(8)의 막두께와 p+층(10) 상의 이면 패시베이션막(8)의 막두께 사이에는 막두께 차가 있고, n++층(9) 상의 이면 패시베이션막(8)의 막두께 쪽이 p+층(10) 상의 이면 패시베이션막(8)의 막두께보다 두껍게 되어 있다.
도 3에 이면 전극형 태양전지(1)로부터 n형용 전극(2), p형용 전극(3) 및 이면 패시베이션막(8)을 제거했을 때의 n형 실리콘 기판(4)의 이면의 모식적인 평면도를 나타낸다. 여기에서, 실시형태 1의 이면 전극형 태양전지(1)에 있어서는 n형 실리콘 기판(4)의 이면의 외주 가장자리에 n++층(9)이 형성되어 있다.
n형 실리콘 기판(4)의 이면의 외주 가장자리에는 n형 실리콘 기판(4)의 이면의 도전형인 n형과 동일한 도전형인 n형의 불순물 확산층인 n++층(9)이 형성되어 있기 때문에, n형 실리콘 기판(4)의 이면의 외주 가장자리의 n++층(9)의 표면이 어떠한 영향으로 깎여서 n형 실리콘 기판(4)의 실리콘면이 노출되었을 경우나, n형 실리콘 기판(4)의 측면 및/또는 수광면에 n++층(9)이 돌아들어갔을 경우 등에 있어서도 n++층(9)은 동일한 도전형의 면과 접하게 된다. 이러한 동일한 도전형의 면이 접하는 개소에서는 누설 전류가 발생하지 않기 때문에 이면 전극형 태양전지(1)에 역방향의 바이어스(역바이어스 전압)가 인가되었을 때의 누설 전류의 발생을 억제할 수 있다.
또한, n형 실리콘 기판(4)의 이면의 외주 가장자리의 전부에 n++층(9)이 형성되어 있지 않으면 이면 전극형 태양전지(1)의 특성이 크게 저하한다고 하는 일은 없기 때문에, n형 실리콘 기판(4)의 이면의 외주 가장자리에 부분적으로 n형 실리콘 기판(4)과 다른 도전형인 p형의 불순물 확산층인 p+층(10)이 형성되어 있어도 좋다.
또한, 도 3에 나타내는 바와 같이 n형 실리콘 기판(4)의 에지로부터 p+층(10)까지의 거리[p+층(10)의 길이방향에 직교하는 방향의 거리]는 n형 실리콘 기판(4)의 우측에 있어서는 C이고, n형 실리콘 기판(4)의 좌측에 있어서는 D이며, C>D로 되어 있다. 그 때문에 n형 실리콘 기판(4)의 우측의 외주 가장자리에 있어서의 n++층(9)의 폭(C)과, n형 실리콘 기판(4)의 좌측의 외주 가장자리에 있어서의 n++층(9)의 폭(D)은 다르다. 또한, 본 실시형태에 있어서는 도 2(a)에 나타내는 바와 같이 n형 실리콘 기판(4)의 우측의 외주 가장자리의 폭(C)의 n++층(9) 상에도 p+층(10)의 사이에 끼워진 n++층(9)과 마찬가지로 n형용 전극(2)이 형성되어 있다.
또한, 도 3에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 있어서 n++층(9)의 영역은 전부 연결되어서 1개의 확산층 영역을 형성하고 있다. 그리고, p+층(10)은 각각 섬 형상으로 형성되어 있고, 각각의 섬 형상의 p+층(10)은 n++층(9)에 의해 주위가 둘러싸여 있다.
또한, n형 실리콘 기판(4)의 이면에 있어서의 n++층(9)의 면적의 합계는 p+층(10)의 면적의 합계보다 작은 것이 바람직하다. 이 경우에는 이면 전극형 태양전지(1)의 발전시에 보다 큰 단락 전류 밀도의 단락 전류를 얻을 수 있는 경향이 있다.
또한, 상기에 있어서 n++층(9)의 적어도 1개소에서 p+층(10)의 길이방향에 직교하는 방향으로 n++층(9)이 분리되어 있어도 좋다. 이 경우, 분리된 n++층(9)의 사이에는 p+층(10)이 형성되게 된다.
또한, 상기에 있어서 p+층(10)의 적어도 1개소에서 p+층(10)의 길이방향에 직교하는 방향으로 p+층(10)이 분리되어 있어도 좋다. 이 경우, 분리된 p+층(10)의 사이에는 n++층(9)이 형성되게 된다.
이하, 도 4(a)∼도 4(h)의 모식적인 단면도를 참조하여 실시형태 1의 이면 전극형 태양전지의 제조방법의 일례에 대하여 설명한다.
우선, 도 4(a)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면이 되는 면[n형 실리콘 기판(4)의 수광면]의 반대측의 면인 이면[n형 실리콘 기판(4)의 이면]에 텍스쳐 마스크(21)를 형성한다. 여기에서, 텍스쳐 마스크(21)로서는 예를 들면 질화실리콘막 등을 사용할 수 있다. 또한, 텍스쳐 마스크(21)는, 예를 들면 CVD(Chemical Vapor Deposition)법 또는 스퍼터법 등에 의해 형성할 수 있다.
이어서, 도 4(b)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면에 예를 들면 텍스쳐 구조 등의 요철형상(5)을 형성한다. 요철형상(5)은, 예를 들면 수산화 나트륨 수용액 또는 수산화칼륨 수용액 등의 알카리 수용액에 이소프로필알콜을 첨가해서 70℃ 이상 80℃ 이하로 가열한 용액에 의해 n형 실리콘 기판(4)의 수광면을 에칭함으로써 형성할 수 있다.
이어서, 도 4(c)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면의 일부에 n++층(9)을 형성한다. 또한, 도 4(c)에 있어서는 n형 실리콘 기판(4)의 이면이 상측으로 되어 있다. 여기에서, n++층(9)은, 예를 들면 이하와 같이 해서 형성할 수 있다.
우선, n형 실리콘 기판(4)의 이면의 텍스쳐 마스크(21)를 제거한다. 이어서, n형 실리콘 기판(4)의 수광면에 예를 들면 산화실리콘막 등의 확산 마스크(22)를 형성한다. 다음에 n형 실리콘 기판(4)의 이면의 n++층(9)의 형성 영역 이외의 영역에 마스킹 페이스트를 도포한 후에 마스킹 페이스트를 열처리함으로써 확산 마스크(23)를 형성한다. 그 후에 POCl3을 사용한 기상 확산에 의해 확산 마스크(23)로부터 n형 실리콘 기판(4)의 이면이 노출된 개소에 인을 확산시킴으로써 n++층(9)을 형성한다.
또한, 마스킹 페이스트로서는, 예를 들면 용제, 증점제 및 산화실리콘 전구체를 포함하는 것 등을 사용할 수 있다. 또한, 마스킹 페이스트의 도포방법으로서는, 예를 들면 잉크젯 인쇄법 또는 스크린 인쇄법 등을 사용할 수 있다.
이어서, 도 4(d)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 산화실리콘막(24)을 형성한다. 여기에서, 산화실리콘막(24)은, 예를 들면 n형 실리콘 기판(4)에 형성된 확산 마스크(22), 확산 마스크(23) 및 확산 마스크(22, 23)에 인이 확산됨으로써 형성된 유리층을 불화수소산 처리에 의해 제거한 후, 산소 또는 수증기로 열산화함으로써 형성할 수 있다. 또한, n형 실리콘 기판(4)의 산소 또는 수증기에 의한 열산화는 산소 분위기 또는 수증기 분위기 중에 n형 실리콘 기판(4)을 설치한 상태에서 열처리함으로써 행할 수 있다.
이 때, 도 4(d)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면의 n++층(9)이 형성되어 있는 영역 상의 산화실리콘막(24)[n++층(9) 상의 산화실리콘막(24)]의 막두께를 n++층(9)이 형성되어 있지 않은 영역 상의 산화실리콘막(24)[n++층(9) 이외의 영역 상의 산화실리콘막(24)]의 막두께보다 두껍게 할 수 있다. 이러한 형상의 산화실리콘막(24)을 형성할 수 있을 경우의 일례로서는, 900℃로 수증기에 의한 열산화를 행해서 산화실리콘막(24)을 형성했을 경우에 n++층(9) 상의 산화실리콘막(24)의 막두께를 250㎚∼350㎚로 하고, n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께를 70㎚∼90㎚로 할 수 있다. 여기에서, 열산화 전의 n++층(9)의 표면의 인 농도는 5×1019개/㎤ 이상이며, 열산화의 처리 온도의 범위로서는 산소에 의한 열산화에서 800℃∼1000℃, 수증기에 의한 열산화에서 800℃∼950℃이다.
또한, 후술하는 p+층(10) 형성시의 n++층(9)의 확산 마스크의 막두께로서는 60㎚ 이상인 것이 바람직하기 때문에 n++층(9) 상의 산화실리콘막(24)의 막두께와 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께의 막두께 차는 60㎚ 이상인 것이 바람직하다.
또한, 열산화에 의한 산화실리콘막(24)의 형성시에 n형 실리콘 기판(4)의 이면에 확산되는 불순물의 종류와 농도에 의해 열산화에 의한 산화실리콘막(24)의 성장 속도를 다른 것으로 할 수 있고, 특히, n형 실리콘 기판(4)의 이면에 있어서의 n형 불순물 농도가 높을 경우에는 산화실리콘막(24)의 성장 속도를 빨리할 수 있다. 그 때문에 n형 실리콘 기판(4)보다 n형 불순물 농도가 높은 n++층(9) 상의 산화실리콘막(24)의 막두께를 n++층(9)보다 n형 불순물 농도가 낮은 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께보다 두껍게 할 수 있다.
또한, 산화실리콘막(24)은 열산화시에 실리콘과 산소가 결부됨으로써 형성된다.
이어서, 도 4(e)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면의 일부에 p+층(10)을 형성한다. 여기에서, p+층(10)은 예를 들면 이하와 같이 해서 형성할 수 있다.
우선, n형 실리콘 기판(4)의 수광면의 산화실리콘막(24) 및 이면의 n++층(9) 이외의 영역 상의 산화실리콘막(24)을 에칭에 의해 제거한다. 여기에서, n형 실리콘 기판(4)의 이면의 n++층(9) 상의 산화실리콘막(24)의 막두께는 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께보다 두껍게 형성되어 있기 때문에 n형 실리콘 기판(4)의 이면의 n++층(9) 상에만 산화실리콘막(24)을 남길 수 있다. n++층(9) 상의 산화실리콘막(24)과 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 에칭 레이트의 차에 의해 n++층(9) 상의 산화실리콘막(24)의 막두께를 120㎚ 정도로 할 수 있다.
예를 들면, 900℃의 수증기에 의한 30분의 열산화에 의해 산화실리콘막(24)을 형성하고, n++층(9) 이외의 영역 상의 산화실리콘막(24)을 제거하기 위해서 불화 수소산 처리를 했을 경우, n++층(9) 상의 산화실리콘막(24)의 막두께를 120㎚ 정도로 할 수 있다. 또한, 상술한 바와 같이 n++층(9) 상의 산화실리콘막(24)의 막두께가 60㎚ 이상일 경우에는 산화실리콘막(24)은 p+층(10)의 형성시의 확산 마스크로서 적합하게 기능할 수 있다.
그 후에 n형 실리콘 기판(4)의 수광면에 산화실리콘막 등의 확산 마스크(25)를 형성하고, n형 실리콘 기판(4)의 이면에 유기 고분자에 붕소 화합물을 반응시킨 폴리머를 알콜 수용액에 용해시킨 용액을 도포하고, 건조시킨 후에 열처리를 행함으로써 n++층(9) 이외의 영역에 붕소를 확산시킴으로써 p+층(10)을 형성한다.
이어서, 도 4(f)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 이면 패시베이션막(8)을 형성한다. 여기에서, 이면 패시베이션막(8)은 예를 들면 이하와 같이 해서 형성할 수 있다.
우선, n형 실리콘 기판(4)에 형성된 산화실리콘막(24), 확산 마스크(25), 및 산화실리콘막(24) 및 확산 마스크(25)에 붕소가 확산해서 형성된 유리층을 불화수소산 처리에 의해 제거한다.
이어서, 예를 들면 산소 또는 수증기에 의한 열산화를 행함으로써 n형 실리콘 기판(4)의 이면에 산화실리콘막으로 이루어지는 이면 패시베이션막(8)을 형성함과 아울러 n형 실리콘 기판(4)의 수광면에는 산화실리콘막(30)이 형성된다. 여기에서, n형 실리콘 기판(4)의 이면의 n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께와 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께 사이에는 막두께 차가 형성되고, n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께 쪽이 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께보다 두꺼워진다. 이 이면 패시베이션막(8)의 막두께 차는, 예를 들면 도 2(a)에 나타내는 바와 같이 이면 전극형 태양전지(1)의 형성 후에까지 나타난다. 그 후에 n형 실리콘 기판(4)의 수광면의 산화실리콘막(30)을 제거한다.
이어서, 도 4(g)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면 상에 질화실리콘막으로 이루어지는 수광면 패시베이션막(6)을 형성하고, 수광면 패시베이션막(6) 상에 반사방지막(7)을 형성한다. 수광면 패시베이션막(6) 및 반사방지막(7)은 각각 예를 들면 CVD법에 의해 형성할 수 있다. 여기에서, 반사방지막(7)을 구성하는 질화실리콘막 쪽이 수광면 패시베이션막(6)을 구성하는 질화실리콘막보다 질소 함유율이 낮다. 또한, 수광면 패시베이션막(6)을 구성하는 질화실리콘막은 반사방지막(7)을 구성하는 질화실리콘막보다 굴절율이 높다.
수광면 패시베이션막(6)은 산화실리콘막이어도 좋고, 수광면 패시베이션막(6)이 산화실리콘막일 경우에는 도 4(f)에 나타내는 산화실리콘막(30)을 제거하지 않고 그대로 수광면 패시베이션막(6)으로서 사용해도 좋다.
그 후에, 도 4(g)에 나타내는 바와 같이 이면 패시베이션막(8)의 일부를 제거하여 이면 패시베이션막(8)으로부터 n++층(9)의 일부 및 p+층(10)의 일부를 각각 노출시킨다. 여기에서, 이면 패시베이션막(8)의 일부의 제거는, 예를 들면 이면 패시베이션막(8)의 일부에 에칭 페이스트를 스크린 인쇄법 등에 의해 도포한 후에 에칭 페이스트를 가열하는 것 등에 의해 행할 수 있다. 그 후에 에칭 페이스트는 예를 들면 초음파 세정한 후에 산처리함으로써 제거할 수 있다. 에칭 페이스트로서는, 예를 들면 에칭 성분으로서 인산, 불화수소, 불화암모늄 및 불화수소암모늄으로 이루어지는 군에서 선택된 적어도 1종을 포함함과 아울러 물, 유기용매 및 증점제를 포함하는 것 등을 사용할 수 있다.
이어서, 도 4(h)에 나타내는 바와 같이 n++층(9) 상에 n형용 전극(2)을 형성함과 아울러 p+층(10) 상에 p형용 전극(3)을 형성한다. 여기에서, n형용 전극(2) 및 p형용 전극(3)은, 예를 들면 n형 실리콘 기판(4)의 이면의 이면 패시베이션막(8)의 소정의 위치에 은 페이스트를 스크린 인쇄에 의해 도포한 후에 건조시키고, 그 후에 은 페이스트를 소성함으로써 형성할 수 있다. 이상에 의해 실시형태 1의 이면 전극형 태양전지(1)를 제조할 수 있다.
이상과 같이, 본 실시형태의 이면 전극형 태양전지(1)의 제조방법에 있어서는, 도 4(d)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면의 n++층(9)이 형성된 후의 n형 실리콘 기판(4)의 이면에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용함으로써 p+층(10)을 형성하기 위한 확산 마스크를 형성할 수 있다. 그 때문에, p+층(10)을 형성하기 위한 확산 마스크의 패터닝 공정을 필요로 하지 않기 때문에 공정의 삭감이 가능하고, 또한 많은 설비를 필요로 하지 않기 때문에 이면 전극형 태양전지(1)의 생산성이 향상된다.
또한, 본 실시형태의 이면 전극형 태양전지(1)의 제조방법에 의하면 n형 실리콘 기판(4)의 이면에 있어서의 n++층(9)과 p+층(10)의 형성 위치의 어긋남을 억제하여 n++층(9) 및 p+층(10)을 각각 형성할 수 있다.
또한, 본 실시형태의 이면 전극형 태양전지(1)의 제조방법에 의하면 n++층(9)의 형성 후에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용해서 형성된 확산 마스크를 이용하여 p+층(10)이 형성되기 때문에, n형 실리콘 기판(4)의 이면에는 n++층(9) 또는 p+층(10) 중 어느 한쪽의 불순물 확산층이 형성되어 있게 된다.
<실시형태 2>
도 5(a)에 실시형태 2의 이면 전극형 태양전지의 모식적인 단면도를 나타내고, 도 5(b)에 도 5(a)에 나타내는 n형 실리콘 기판(4)의 수광면의 일부의 모식적인 확대 단면도를 나타내고, 도 5(c)에 도 5(a)에 나타내는 n++층과 p+층의 두께의 차를 도해하는 모식적인 확대 단면도를 나타낸다. 도 5(a) 및 도 5(b)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면에는 요철형상(5)(텍스쳐 구조)이 형성되어 있다. 요철형상(5)의 요철은, 예를 들면 ㎛ 오더로 한다.
실시형태 2의 이면 전극형 태양전지(14)는 n형 실리콘 기판(4)의 수광면의 전면에 n형 불순물이 확산해서 형성된 수광면 확산층인 n+층(11)이 FSF(Front Surface Field)층으로서 형성되고, n+층(11) 상에 수광면 패시베이션막(13)이 형성되어 있고, 수광면 패시베이션막(13)의 일부에 반사방지막(12)이 형성되어 있는 점에 특징이 있다.
n형 실리콘 기판(4)의 수광면에 수광면 확산층으로서 형성된 n+층(11)은 n형 실리콘 기판(4)과 동일한 n형의 도전형을 갖는 층이며, n+층(11)의 n형 불순물 농도는 n형 실리콘 기판(4)의 n형 불순물 농도보다 높아져 있다.
수광면 패시베이션막(13)은 산화실리콘막으로 이루어진다. 또한, 수광면 패시베이션막(13)의 막두께는 15㎚∼200㎚이며, 바람직하게는 15㎚∼60㎚이다.
반사방지막(12)은 n형 실리콘 기판(4)과 동일한 n형의 도전형으로 되는 n형 불순물을 포함하고, 예를 들면 n형 불순물로서 인을 포함하는 산화티타늄막으로 이루어진다. 반사방지막(12)의 막두께는 30∼500㎚이지만, 에칭에 의해 반사방지막(12)의 일부가 제거되어서 수광면 패시베이션막(13)의 표면이 노출되어 있는 개소가 있다.
또한, 반사방지막(12) 중의 인은 인 산화물로서 반사방지막(12)의 15질량%∼35질량%가 포함되어 있다. 또한, 인 산화물로서 반사방지막(12)의 15질량%∼35질량%가 포함된다고 하는 것은 반사방지막(12) 중의 인 산화물의 함유량이 반사방지막(12)전체의 15질량%∼35질량%인 것을 의미한다.
또한, 실시형태 1과 마찬가지로, n형 실리콘 기판(4)의 이면에는 n++층(n형 불순물 확산층)(9)과 p+층(p형 불순물 확산층)(10)이 교대로 인접해서 형성되어 있고, n형 실리콘 기판(4)의 이면의 n++층(9)의 표면은 n형 실리콘 기판(4)의 이면의 n++층(9) 이외의 영역의 표면보다 오목하게 되어 있고, n++층(9)과 p+층(10)은 오목 형상을 형성하도록 배치되어 있다.
도 5(c)에 나타내는 바와 같이, n++층(9)의 표면은 p+층(10)의 표면보다 깊이 B만큼 얕게 위치하고 있고, 깊이 B는 예를 들면 수십㎚ 오더로 한다. 또한, n++층(9) 상에는 n형용 전극(2)이 형성되어 있고, p+층(10) 상에는 p형용 전극(3)이 형성되어 있다.
실시형태 2의 이면 전극형 태양전지(14)에 있어서도 n형 실리콘 기판(4)의 이면에 있어서 n++층(9)과 p+층(10)이 교대로 인접해서 형성되어 있기 때문에, 실시형태 1과 마찬가지로 이면 전극형 태양전지(1)에 부분적으로 전압이 인가되지 않아 국소적인 누설 전류에 의한 발열을 피할 수 있다.
실시형태 2의 이면 전극형 태양전지(14)에 있어서도 n형 실리콘 기판(4)의 이면에 있어서의 n++층(9) 및 p+층(10)의 형상은 각각, 실시형태 1과 마찬가지로 도 3과 같은 형상으로 되어 있고, n형 실리콘 기판(4)의 이면의 외주 가장자리에는 n++층(9)이 형성되어 있다. 이것에 의해, 실시형태 1과 마찬가지로 이면 전극형 태양전지(1)에 역방향의 바이어스(역바이어스 전압)가 인가되었을 때의 누설 전류의 발생을 억제할 수 있다.
또한, n형 실리콘 기판(4)의 이면의 외주 가장자리의 전부에 n++층(9)이 형성되어 있지 않으면 이면 전극형 태양전지(14)의 특성이 크게 저하된다고 하는 일은 없기 때문에, n형 실리콘 기판(4)의 이면의 외주 가장자리에 부분적으로 n형 실리콘 기판(4)과 다른 도전형인 p형의 불순물 확산층인 p+층(10)이 형성되어 있어도 좋다.
또한, 실시형태 1과 마찬가지로, 도 3에 나타내는 바와 같이 n형 실리콘 기판(4)의 에지로부터 p+층(10)까지의 거리[p+층(10)의 길이방향에 직교하는 방향의 거리]는 n형 실리콘 기판(4)의 우측의 외주 가장자리에 있어서의 n++층(9)의 폭(C)이 n형 실리콘 기판(4)의 좌측의 외주 가장자리에 있어서의 n++층(9)의 폭(D)보다 넓게 되어 있고, p+층(10)의 사이에 끼워진 n++층(9)과 마찬가지로 n형 실리콘 기판(4)의 우측의 외주 가장자리의 폭이 넓은 n++층(9) 상에도 n형용 전극(2)이 형성되어 있다.
또한, 도 3에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 있어서 n++층(9)의 영역은 전부 연결되어서 1개의 확산층 영역을 형성하고 있다. 그리고, p+층(10)은 각각 섬 형상으로 형성되어 있고, 각각의 섬 형상의 p+층(10)은 n++층(9)에 의해 주위가 둘러싸여 있다.
또한, n형 실리콘 기판(4)의 이면에 있어서의 n++층(9)의 면적의 합계는 p+층(10)의 면적의 합계보다 작은 것이 바람직하다. 이 경우에는 이면 전극형 태양전지(14)의 발전시에 보다 큰 단락 전류 밀도의 단락 전류를 얻을 수 있는 경향이 있다.
또한, 상기에 있어서 n++층(9)의 적어도 1개소에서 p+층(10)의 길이방향에 직교하는 방향으로 n++층(9)이 분리되어 있어도 좋다. 이 경우, 분리된 n++층(9)의 사이에는 p+층(10)이 형성되게 된다.
또한, 상기 에 있어서 p+층(10)의 적어도 1개소에서 p+층(10)의 길이방향에 직교하는 방향으로 p+층(10)이 분리되어 있어도 좋다. 이 경우, 분리된 p+층(10)의 사이에는 n++층(9)이 형성되게 된다.
또한, 실시형태 2의 이면 전극형 태양전지(14)에 있어서는 수광면 확산층인 n+층(11)도 n형 실리콘 기판(4)과 동일한 도전형인 n형이기 때문에, n++층(9)이 n형 실리콘 기판(4)의 측면에서 수광면 확산층인 n+층(11)에 접했다고 해도 태양전지 특성에 영향을 미치지 않는다.
이하, 도 6(a)∼도 6(l)의 모식적인 단면도를 참조하여 실시형태 2의 이면 전극형 태양전지(14)의 제조방법의 일례에 대관하여 설명한다. 여기에서, 도 6(a)∼도 6(e)에 나타내어지는 제조공정은, 도 4(a)∼도 4(e)에 나타내어지는 제조공정과 동일하기 때문에, 여기에서는 그 설명에 대해서는 생략하고, 도 6(f)에 나타내어지는 제조공정으로부터 설명한다.
도 6(f)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 산화실리콘막 등의 확산 마스크(26)를 형성한다. 여기에서, 확산 마스크(26)는, 예를 들면 도 6(e)에 나타내는 바와 같이 n형 실리콘 기판(4)에 형성된 산화실리콘막(24), 확산 마스크(25), 및 산화실리콘막(24) 및 확산 마스크(25)에 붕소가 확산해서 형성된 유리층을 불화수소산 처리에 의해 제거한 후에, n형 실리콘 기판(4)의 이면에 CVD법 또는 스퍼터법 등에 의해 산화실리콘막 등을 형성함으로써 제작할 수 있다.
이어서, 도 6(f)에 나타내는 바와 같이, n형 실리콘 기판(4)의 수광면에 인 화합물, 티타늄알콕시드, 및 알콜을 적어도 포함하는 혼합액(27)을 스핀 도포 등에 의해 도포하고, 건조시킨다. 여기에서, 혼합액(27)은 n형 실리콘 기판(4)의 수광면에 수광면 확산층인 n+층(11)을 형성함과 아울러 반사방지막(12)으로 되는 산화티타늄막을 형성하기 위해서 도포된다. 또한, 혼합액(27)인 인 화합물로서는, 예를 들면 5산화인을 사용할 수 있고, 티타늄알콕시드로서는 예를 들면 테트라이소프로필티타네이트를 사용할 수 있고, 그리고 알콜로서는 예를 들면 이소프로필알콜을 사용할 수 있다.
이어서, 도 6(g) 및 도 6(k)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면에 n+층(11) 및 반사방지막(12)을 형성한다. 여기에서, n+층(11) 및 반사방지막(12)의 형성은 각각, n형 실리콘 기판(4)의 수광면에 도포되어서 건조된 혼합액(27)을 열처리함으로써 행할 수 있다. 이 열처리에 의해 n형 불순물인 인이 n형 실리콘 기판(4)의 수광면에 확산됨으로써 n형 실리콘 기판(4)의 수광면 전면에 n+층(11)이 형성됨과 아울러 반사방지막(12)으로 되는 인을 함유한 산화티타늄막이 형성된다. 열처리 후의 n+층(11)의 시트 저항값은, 예를 들면 30∼100Ω/□이며, 바람직하게는 50±10Ω/□이다.
여기에서, n+층(11) 및 반사방지막(12)은 혼합액(27)이 수광면에 도포된 n형 실리콘 기판(4)을 예를 들면 850℃ 이상 1000℃ 이하의 온도에서 열처리함으로써 형성할 수 있다. 즉, 이 가열에 의해 n형 실리콘 기판(4)의 수광면에 혼합액(27)로부터 인이 확산해서 n+층(11)이 형성됨과 아울러 인을 포함하는 산화티타늄막으로 이루어지는 반사방지막(12)이 형성된다.
이어서, 도 6(h) 및 도 6(l)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 이면 패시베이션막(8)을 형성함과 아울러 n형 실리콘 기판(4)의 수광면의 n+층(11) 상에 수광면 패시베이션막(13)을 형성한다. 여기에서, 이면 패시베이션막(8) 및 수광면 패시베이션막(13)은, 각각 예를 들면 이하와 같이 해서 형성할 수 있다.
우선, n형 실리콘 기판(4)의 이면에 형성한 확산 마스크(26)를 불화수소산 처리에 의해 제거한다. 이 때, 반사방지막(12)의 일부도 불화수소산에 의해 에칭되어서 n형 실리콘 기판(4)의 수광면의 일부가 노출된다. 여기에서, 반사방지막(12)은 인을 포함하는 산화티타늄막으로 이루어지기 때문에 내불산성이 높다. 이것에 의해, 도 6(l)에 나타내는 바와 같이 반사방지막(12)이 얇아져 있는 n형 실리콘 기판(4)의 수광면의 요철형상(5)의 볼록부만이 노출된다.
이어서, n형 실리콘 기판(4)의 산소 또는 수증기에 의한 열산화를 행한다. 이것에 의해, n형 실리콘 기판(4)의 이면에 산화실리콘막으로 이루어지는 이면 패시베이션막(8)이 형성됨과 아울러 n형 실리콘 기판(4)의 수광면에도 산화실리콘막으로 이루어지는 수광면 패시베이션막(13)이 형성된다. 이 때, 도 6(l)에 나타내는 바와 같이 n형 실리콘 기판(4)이 노출된 수광면의 요철형상(5)의 볼록부와 함께, n형 실리콘 기판(4)의 수광면의 n+층(11)과 반사방지막(12) 사이에도 수광면 패시베이션막(13)이 형성된다. n+층(11)과 반사방지막(12) 사이에 수광면 패시베이션막(13)이 형성되는 이유로서는 수광면의 요철형상(5)의 오목부에 있어서의 반사방지막(12)의 막두께가 두꺼워져서 반사방지막(12)에 크랙이 생기고, 그 크랙이 발생되어 있는 개소로부터 산소 또는 수증기가 들어가서 수광면 패시베이션막(13)인 산화실리콘막이 성장한다고 생각된다.
여기에서, n형 실리콘 기판(4)의 이면의 n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께와 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께 사이에는 막두께 차가 형성되고, n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께 쪽이 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께보다 두꺼워진다. 이 이면 패시베이션막(8)의 막두께 차는, 예를 들면 도 5(a)에 나타내는 바와 같이 이면 전극형 태양전지(14)의 형성 후에까지 나타난다.
이어서, 도 6(i)에 나타내는 바와 같이 이면 패시베이션막(8)의 일부를 제거하여 이면 패시베이션막(8)으로부터 n++층(9)의 일부 및 p+층(10)의 일부를 각각 노출시킨다. 여기에서, 이면 패시베이션막(8)의 일부의 제거는, 예를 들면 이면 패시베이션막(8)의 일부에 에칭 페이스트를 스크린 인쇄법 등에 의해 도포한 후에 에칭 페이스트를 가열하는 것 등에 의해 행할 수 있다. 그 후에 에칭 페이스트는, 예를 들면 초음파 세정한 후에 산처리함으로써 제거할 수 있다. 에칭 페이스트로서는, 예를 들면 에칭 성분으로서 인산, 불화수소, 불화암모늄 및 불화수소암모늄으로 이루어지는 군에서 선택된 적어도 1종을 포함함과 아울러 물, 유기용매 및 증점제를 포함하는 것 등을 사용할 수 있다.
이어서, 도 6(j)에 나타내는 바와 같이 n++층(9) 상에 n형용 전극(2)을 형성함과 아울러 p+층(10) 상에 p형용 전극(3)을 형성한다. 여기에서, n형용 전극(2) 및 p형용 전극(3)은, 예를 들면 n형 실리콘 기판(4)의 이면의 이면 패시베이션막(8)의 소정 위치에 은 페이스트를 스크린 인쇄에 의해 도포한 후에 건조시키고, 그 후에 은 페이스트를 소성함으로써 형성할 수 있다. 이상에 의해, 실시형태 2의 이면 전극형 태양전지(14)을 제조할 수 있다.
이상과 같이, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 있어서도 도 6(d)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면의 n++층(9)이 형성된 후의 n형 실리콘 기판(4)의 이면에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용함으로써 p+층(10)을 형성하기 위한 확산 마스크를 형성할 수 있다. 그 때문에, p+층(10)을 형성하기 위한 확산 마스크의 패터닝 공정을 필요로 하지 않기 때문에 공정의 삭감이 가능하고, 또한 많은 설비를 필요로 하지 않기 때문에 이면 전극형 태양전지(14)의 생산성이 향상된다.
또한, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 의하면 n형 실리콘 기판(4)의 이면에 있어서의 n++층(9)과 p+층(10)의 형성 위치의 어긋남을 억제하여 n++층(9) 및 p+층(10)을 각각 형성할 수 있다.
또한, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 의하면 n++층(9)의 형성 후에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용해서 형성된 확산 마스크를 이용하여 p+층(10)이 형성되기 때문에, n형 실리콘 기판(4)의 이면에는 n++층(9) 또는 p+층(10) 중 어느 한쪽의 불순물 확산층이 형성되어 있게 된다.
본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 있어서는 n+층(11) 및 반사방지막(12)을 하나의 공정에서 형성하는 것이 가능하고, 또한 수광면 패시베이션막(13) 및 이면 패시베이션막(8)도 하나의 공정에서 형성하는 것이 가능하기 때문에 공정의 삭감이 가능하고, 또한 많은 설비를 필요로 하지 않기 때문에 이면 전극형 태양전지(14)의 생산성이 향상된다.
<실시형태 3>
이하, 도 7(a)∼도 7(l)의 모식적 단면도를 참조하여 실시형태 3의 이면 전극형 태양전지의 제조방법에 대하여 설명한다. 실시형태 3에 있어서는 수광면 확산층인 n+층(11)과 p+층(10)을 하나의 공정에서 형성하는 것에 특징이 있다. 여기에서, 도 7(a)∼도 7(b)에 나타내어지는 제조공정은 도 6(a)∼도 6(b)에 나타내어지는 제조공정과 동일하기 때문에 여기에서는 그 설명에 대해서는 생략하고, 도 7(c)에 나타내어지는 제조공정으로부터 설명한다.
도 7(c)에 나타내는 바와 같이, n형 실리콘 기판(4)의 이면에 형성한 텍스쳐 마스크(21)를 제거한 후, n형 실리콘 기판(4) 이면의 n++층(9)의 형성 개소 이외의 개소에 확산 마스크(23)를 형성하고, n++층(9)의 형성 개소에 인 잉크(28)를 도포한다.
여기에서, 확산 마스크(23)는 예를 들면, n형 실리콘 기판(4) 이면의 n++층(9)의 형성 개소 이외의 개소에, 예를 들면 용제, 증점제 및 산화실리콘 전구체를 포함하는 마스킹 페이스트를 잉크젯법 또는 스크린 인쇄법 등으로 도포한 후에 마스킹 페이스트를 열처리함으로써 형성할 수 있다.
그리고, 인 잉크(28)는 예를 들면, 확산 마스크(23)의 형성 후에 n형 실리콘 기판(4) 이면의 n++층(9)을 형성하려고 하는 개소를 덮도록 잉크젯법 또는 그라비어 오프셋 인쇄법 등으로 도포할 수 있다. 인 잉크(28)는 인을 포함함과 아울러 인 이외에도, 예를 들면 용제, 증점제 및 산화실리콘 전구체 등을 포함한다.
이어서, 도 7(d)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 n++층(9)을 형성한다. 여기에서, n++층(9)은 n형 실리콘 기판(4)의 이면 상에 도포된 인 잉크(28)의 열처리를 행하고, 인 잉크(28)로부터 n형 실리콘 기판(4)의 이면에 인이 확산됨으로써 n++층(9)이 형성된다. 그 후에 n형 실리콘 기판(4)에 형성된 확산 마스크(23) 및 확산 마스크(23)에 인이 확산되어서 형성된 유리층, 및 열처리 후의 인 잉크(28)를 불화수소산 처리에 의해 제거한다.
이어서, 도 7(e)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면 및 이면에 각각 산화실리콘막(24)을 형성한다. 여기에서, 산화실리콘막(24)은 예를 들면, n++층(9)의 형성 후의 n형 실리콘 기판(4)을 산소 또는 수증기로 열산화를 행함으로써 형성할 수 있다.
여기에서, 도 7(e)에 나타내는 바와 같이 n형 실리콘 기판(4) 이면의 n++층(9) 상의 산화실리콘막(24)의 막두께가 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께보다 두꺼워진다. 이러한 형상의 산화실리콘막(24)을 형성할 수 있을 경우의 일례로서는, 900℃로 수증기에 의한 열산화를 행해서 산화실리콘막(24)을 형성했을 경우에 n++층(9) 상의 산화실리콘막(24)의 막두께를 250㎚∼350㎚로 하고, n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께를 70㎚∼90㎚로 할 수 있다. 여기에서, 열산화 전의 n++층(9)의 표면의 인 농도는 5×1019개/㎤ 이상이며, 열산화의 처리 온도의 범위로서는 산소에 의한 열산화에서 800℃∼1000℃, 수증기에 의한 열산화에서 800℃∼950℃이다.
여기에서, 실시형태 1 및 실시형태 2와 마찬가지로, 후술하는 p+층(10) 형성시의 n++층(9)의 확산 마스크의 막두께로서는 60㎚ 이상인 것이 바람직하기 때문에 n++층(9) 상의 산화실리콘막(24)의 막두께와 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께의 막두께 차는 60㎚ 이상인 것이 바람직하다.
또한, 상술한 바와 같이 n형 실리콘 기판(4)보다 n형 불순물 농도가 높은 n++층(9) 상의 산화실리콘막(24)의 막두께를, n++층(9)보다 n형 불순물 농도가 낮은 n++층(9) 이외의 영역 상의 산화실리콘막(24)의 막두께보다 두껍게 할 수 있다. 그 때문에, n형 실리콘 기판(4)의 이면의 n++층(9)의 영역의 표면은 n형 실리콘 기판(4)의 이면의 n++층(9) 이외의 영역인 p+층(10)의 영역의 표면보다 오목하게 되도록 해서 형성되고, n++층(9)과 p+층(10)은 오목형상을 형성하도록 배치되어 있다.
이어서, 도 7(f)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면의 산화실리콘막(24) 및 이면의 n++층(9) 이외의 영역 상의 산화실리콘막(24)을 에칭에 의해 제거한다. n형 실리콘 기판(4)의 이면의 산화실리콘막(24)은, 상술한 바와 같이 n++층(9) 상의 산화실리콘막(24)이 n++층(9) 이외의 영역 상의 산화실리콘막(24)보다 두껍게 형성되기 때문에 n++층(9) 상에 남겨지는 산화실리콘막(24)의 막두께는 예를 들면 120㎚ 정도가 된다. 상술한 바와 같이, n++층(9) 상의 산화실리콘막(24)의 막두께가 60㎚ 이상일 경우에는 p+층(10) 형성시의 확산 마스크로서 적합하게 기능한다.
이어서, n형 실리콘 기판(4) 이면의 p+층(10)을 형성하려고 하는 개소를 덮도록 붕소를 포함하는 붕소 잉크(29)를 예를 들면 잉크젯법 또는 그라비어 오프셋 인쇄법 등에 의해 도포한다. 붕소 잉크(29)로서는, 예를 들면, 붕소를 포함함과 아울러 붕소 이외에도, 예를 들면 용제, 증점제 및 산화실리콘 전구체를 포함하는 것을 사용할 수 있다. 그 후에 n형 실리콘 기판(4)의 이면에 도포된 붕소 잉크(29)를 소결한다.
이어서, n형 실리콘 기판(4)의 수광면에 인 화합물, 티타늄알콕시드, 및 알콜을 적어도 포함하는 혼합액(27)을 스핀 도포 등에 의해 도포하고, 건조시킨다. 여기에서, 혼합액(27)은 n형 실리콘 기판(4)의 수광면에 수광면 확산층인 n+층(11)을 형성함과 아울러 반사방지막(12)으로 되는 산화티타늄막을 형성하기 위해서 도포된다. 또한, 혼합액(27)인 인 화합물로서는 예를 들면 5산화인을 사용할 수 있고, 티타늄알콕시드로서는 예를 들면 테트라이소프로필티타네이트를 사용할 수 있고, 그리고 알콜로서는 예를 들면 이소프로필알콜을 사용할 수 있다.
이어서, 도 7 (g) 및 도 7(k)에 나타내는 바와 같이 n형 실리콘 기판(4)의 수광면에 수광면 확산층인 n+층(11) 및 반사방지막(12)을 형성함과 아울러 n형 실리콘 기판(4)의 이면에 p+층(10)을 형성한다. 여기에서, n+층(11) 및 반사방지막(12)의 형성은, 각각 n형 실리콘 기판(4)의 수광면에 도포되어서 건조된 혼합액(27)을 열처리함으로써 행할 수 있다. 이 열처리에 의해 n형 불순물인 인이 n형 실리콘 기판(4)의 수광면에 확산됨으로써 n형 실리콘 기판(4)의 수광면 전면에 n+층(11)이 형성됨과 아울러 반사방지막(12)으로 되는 인을 함유한 산화티타늄막이 형성된다. 열처리 후의 n+층(11)의 시트 저항값은, 예를 들면 30∼100Ω/□이며, 바람직하게는 50±10Ω/□이다.
또한, 이 때 n형 실리콘 기판(4)의 이면의 붕소 잉크(29)도 열처리되기 때문에 이 열처리에 의해 붕소 잉크(29)로부터 p형 불순물인 붕소가 n형 실리콘 기판(4)의 이면에 확산됨으로써 n형 실리콘 기판(4)의 이면에 p+층(10)이 형성된다.
이어서, 도 7(h) 및 도 7(l)에 나타내는 바와 같이 n형 실리콘 기판(4)의 이면에 이면 패시베이션막(8)을 형성함과 아울러 n형 실리콘 기판(4)의 수광면의 n+층(11) 상에 수광면 패시베이션막(13)을 형성한다. 여기에서, 이면 패시베이션막(8) 및 수광면 패시베이션막(13)은, 각각 예를 들면 이하와 같이 해서 형성할 수 있다.
즉, n형 실리콘 기판(4)의 산소 또는 수증기에 의한 열산화를 행한다. 이에 따라 n형 실리콘 기판(4)의 이면에 산화실리콘막으로 이루어지는 이면 패시베이션막(8)이 형성됨과 아울러 n형 실리콘 기판(4)의 수광면에도 산화실리콘막으로 이루어지는 수광면 패시베이션막(13)이 형성된다. 이 때, 도 7(l)에 나타내는 바와 같이, n형 실리콘 기판(4)이 노출된 수광면의 요철형상(5)의 볼록부와 함께 n형 실리콘 기판(4)의 수광면의 n+층(11)과 반사방지막(12) 사이에도 수광면 패시베이션막(13)이 형성된다. n+층(11)과 반사방지막(12) 사이에 수광면 패시베이션막(13)이 형성되는 이유로서는, 수광면의 요철형상(5)의 오목부에 있어서의 반사방지막(12)의 막두께가 두꺼워져서 반사방지막(12)에 크랙이 생기고, 그 크랙이 발생되어 있는 개소로부터 산소 또는 수증기가 들어가서 수광면 패시베이션막(13)인 산화실리콘막이 성장한다고 생각된다.
여기에서, n형 실리콘 기판(4)의 이면의 n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께와 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께 사이에는 막두께 차가 형성되고, n++층(9) 상에 형성된 이면 패시베이션막(8)의 막두께 쪽이 p+층(10) 상에 형성된 이면 패시베이션막(8)의 막두께보다 두꺼워진다. 이 이면 패시베이션막(8)의 막두께 차는, 예를 들면 도 5(a)에 나타내는 바와 같이 이면 전극형 태양전지(14)의 형성 후에까지 나타난다.
이어서, 도 7(i)에 나타내는 바와 같이 이면 패시베이션막(8)의 일부를 제거하여 이면 패시베이션막(8)으로부터 n++층(9)의 일부 및 p+층(10)의 일부를 각각 노출시킨다. 여기에서, 이면 패시베이션막(8)의 일부의 제거는, 예를 들면 이면 패시베이션막(8)의 일부에 에칭 페이스트를 스크린 인쇄법 등에 의해 도포한 후에 에칭 페이스트를 가열하는 것 등에 의해 행할 수 있다. 그 후에 에칭 페이스트는, 예를 들면 초음파 세정한 후에 산처리함으로써 제거할 수 있다. 에칭 페이스트로서는, 예를 들면 에칭 성분으로서 인산, 불화수소, 불화암모늄 및 불화수소암모늄으로 이루어지는 군에서 선택된 적어도 1종을 포함함과 아울러 물, 유기용매 및 증점제를 포함하는 것 등을 사용할 수 있다.
이어서, 도 7(j)에 나타내는 바와 같이 n++층(9) 상에 n형용 전극(2)을 형성함과 아울러 p+층(10) 상에 p형용 전극(3)을 형성한다. 여기에서, n형용 전극(2) 및 p형용 전극(3)은, 예를 들면 n형 실리콘 기판(4)의 이면의 이면 패시베이션막(8)의 소정의 위치에 은 페이스트를 스크린 인쇄에 의해 도포한 후에 건조시키고, 그 후에 은 페이스트를 소성함으로써 형성할 수 있다. 이상에 의해, 실시형태 3의 이면 전극형 태양전지(14)를 제조할 수 있다.
이상과 같이, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 있어서는 n형 실리콘 기판(4)의 이면의 n++층(9)이 형성된 후의 n형 실리콘 기판(4)의 이면에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용함으로써 p+층(10)을 형성하기 위한 확산 마스크를 형성할 수 있다. 그 때문에, p+층(10)을 형성하기 위한 확산 마스크의 패터닝 공정을 필요로 하지 않기 때문에 공정의 삭감이 가능하고, 또한 많은 설비를 필요로 하지 않기 때문에 이면 전극형 태양전지(14)의 생산성이 향상된다.
또한, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 의하면 n형 실리콘 기판(4)의 이면에 있어서의 n++층(9)과 p+층(10)의 형성 위치의 어긋남을 억제하여 n++층(9) 및 p+층(10)을 각각 형성할 수 있다.
또한, 본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 의하면 n++층(9)의 형성 후에 열산화에 의해 형성되는 산화실리콘막(24)의 막두께 차를 이용해서 형성된 확산 마스크를 이용하여 p+층(10)이 형성되기 때문에, n형 실리콘 기판(4)의 이면에는 n++층(9) 또는 p+층(10) 중 어느 한쪽의 불순물 확산층이 형성되어 있게 된다.
본 실시형태의 이면 전극형 태양전지(14)의 제조방법에 있어서도 실시형태 2와 마찬가지로, n+층(11) 및 반사방지막(12)을 하나의 공정에서 형성하는 것이 가능하고, 또한 수광면 패시베이션막(13) 및 이면 패시베이션막(8)도 하나의 공정에서 형성하는 것이 가능하기 때문에 공정의 삭감이 가능하고, 또한 많은 설비를 필요로 하지 않기 때문에 이면 전극형 태양전지(14)의 생산성이 향상된다.
또한, 상기의 실시형태 1∼3에 있어서는 n형 실리콘 기판을 사용했을 경우에 대해서 기재했지만, p형 실리콘 기판을 사용하는 것도 가능하다. 그 때, 수광면 확산층이 존재하는 경우에는 p형 불순물을 사용한 p+층이 되고, 반사방지막은 p형 불순물이 포함된 막으로 되고, 다른 구조는 n형 실리콘 기판에 대해서 기재한 상기 구조와 같다.
또한, p형 실리콘 기판을 사용하는 경우에는 보다 높은 단락 전류를 얻기 위해서 실리콘 기판의 도전형인 p형과 다른 도전형인 n+층의 합계 면적을 p++층의 합계 면적보다 크게 하는 것이 바람직하다. 이 경우, 인접하는 p++층은 길이방향에 직교하는 방향으로 분리되어 있어도 좋다. 그 때, 분리된 p++층간에는 n+층이 형성되어 있다. 또한, n+층이 길이방향에 직교하는 방향으로 분리되어 있을 경우에는 분리된 n+층간에 p++층이 형성된다.
또한, 본 발명의 이면 전극형 태양전지의 개념에는 반도체 기판의 한쪽의 표면(이면)에만 p형용 전극 및 n형용 전극의 쌍방이 형성된 구성의 이면 전극형 태양전지 뿐만 아니라, MWT(Metal Wrap Through)형(반도체 기판에 형성된 관통구멍에 전극의 일부를 배치한 구성의 태양전지) 등의 구성의 태양전지도 포함된다.
(산업상의 이용 가능성)
본 발명에 의한 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법은 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법의 전반에 널리 적용할 수 있다.
1, 14 : 이면 전극형 태양전지 2 : n형용 전극
3 : p형용 전극 4 : n형 실리콘 기판
5 : 요철형상 6, 13 : 수광면 패시베이션막
7, 12 : 반사방지막 8 : 이면 패시베이션막
9 : n++층 10 : p+층
11 : n+층 21 : 텍스쳐 마스크
22, 23, 25, 26 : 확산 마스크 24, 30 : 산화실리콘막
27 : 혼합액 28 : 인 잉크
29 : 붕소 잉크 101 : 이면 전극형 태양전지
102 : n형용 금속 콘택트 103 : p형용 금속 콘택트
104 : n형 실리콘 웨이퍼 105 : 요철형상
106 : n형 앞면측 확산영역 107 : 반사 방지 코팅
108 : 유전성 패시베이션층 109 : 산화물층
110 : n+ 영역 111 : p+ 영역

Claims (15)

  1. 제 1 도전형의 실리콘 기판(4)과,
    상기 실리콘 기판(4)의 수광면과는 반대측의 면인 이면에 형성된 제 1 도전형용 전극(2) 및 제 2 도전형용 전극(3)과,
    상기 실리콘 기판(4)의 상기 이면에 형성된 제 1 도전형 불순물 확산층(9) 및 제 2 도전형 불순물 확산층(10)을 구비하고;
    상기 제 1 도전형 불순물 확산층(9)과 상기 제 2 도전형 불순물 확산층(10)은 인접해서 형성되어 있고,
    상기 실리콘 기판(4)의 상기 이면의 외주 가장자리에 상기 제 1 도전형 불순물 확산층(9)이 형성되어 있고,
    상기 실리콘 기판(4)의 상기 이면의 외주 가장자리에 형성된 상기 제 1 도전형 불순물 확산층(9)의 영역은 전부 연결되어 있는 것을 특징으로 하는 이면 전극형 태양전지(1, 14).
  2. 제 1 항에 있어서,
    상기 실리콘 기판(4)의 상기 이면에 있어서의 상기 제 1 도전형 불순물 확산층(9)의 면적의 합계는 상기 제 2 도전형 불순물 확산층(10)의 면적의 합계보다 작은 것을 특징으로 하는 이면 전극형 태양전지(1, 14).
  3. 제 1 항에 있어서,
    상기 제 1 도전형은 n형인 것을 특징으로 하는 이면 전극형 태양전지.
  4. 제 1 항에 있어서,
    상기 실리콘 기판(4)의 수광면에 상기 실리콘 기판(4)보다 제 1 도전형 불순물을 고농도로 포함하는 수광면 확산층(11)이 형성되어 있는 것을 특징으로 하는 이면 전극형 태양전지(1, 14).
  5. 제 4 항에 있어서,
    상기 수광면 확산층(11) 상에 수광면 패시베이션막(6)이 형성되고,
    상기 수광면 패시베이션막(6) 상에 반사방지막(7)이 형성되어 있으며,
    상기 반사방지막(7)은 제 1 도전형의 불순물을 포함하는 산화티타늄인 것을 특징으로 하는 이면 전극형 태양전지.
  6. 제 5 항에 있어서,
    상기 수광면 패시베이션막(6)의 막두께는 15㎚∼200㎚인 것을 특징으로 하는 이면 전극형 태양전지.
  7. 제 5 항에 있어서,
    상기 반사방지막(7)에 포함되는 불순물은 인 산화물로서 상기 반사방지막(7)의 15질량%∼35질량%가 포함되는 것을 특징으로 하는 이면 전극형 태양전지.
  8. 제 1 항에 있어서,
    상기 제 2 도전형 불순물 확산층(10)은 상기 제 1 도전형 불순물 확산층(9)에 의해 둘러싸여 있는 것을 특징으로 하는 이면 전극형 태양전지(1, 14).
  9. 제 1 항에 있어서,
    상기 제 2 도전형 불순물 확산층(10)은 섬 형상으로 형성되어 있는 것을 특징으로 하는 이면 전극형 태양전지(1, 14).
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 도전형 불순물 확산층(9)은 1개의 확산층 영역을 형성하고 있는 것을 특징으로 하는 이면 전극형 태양전지.
  11. 제 1 항에 기재된 이면 전극형 태양전지(1, 14)의 제조방법에 있어서,
    제 1 도전형의 실리콘 기판(4) 이면의 일부에 제 1 도전형 불순물 확산층(9)을 형성하는 공정과,
    상기 실리콘 기판(4)의 상기 이면에 열산화법에 의해 산화실리콘막(24)을 형성하는 공정과,
    상기 실리콘 기판(4)의 상기 이면의 상기 제 1 도전형 불순물 확산층(9)이 형성되어 있는 영역 상의 상기 산화실리콘막(24)의 막두께와 상기 제 1 도전형 불순물 확산층(9)이 형성되어 있지 않은 영역 상의 상기 산화실리콘막(24)의 막두께의 막두께 차를 이용해서 상기 실리콘 기판(4)의 상기 이면에 제 2 도전형 불순물 확산층(10)을 형성하는 공정과,
    상기 제 1 도전형 불순물 확산층(9) 상에 제 1 도전형용 전극(2)을 형성하는 공정과,
    상기 제 2 도전형 불순물 확산층(10) 상에 제 2 도전형용 전극(3)을 형성하는 공정을 포함하는 것을 특징으로 하는 이면 전극형 태양전지(1, 14)의 제조방법.
  12. 제 11 항에 있어서,
    상기 제 2 도전형 불순물 확산층(10)을 형성하는 공정 전에 상기 산화실리콘막(24)의 일부를 에칭하는 공정을 더 포함하는 것을 특징으로 하는 이면 전극형 태양전지(1, 14)의 제조방법.
  13. 제 12 항에 있어서,
    상기 산화실리콘막(24)의 일부를 에칭하는 공정에서는 상기 산화실리콘막(24)을 상기 제 1 도전형 불순물 확산층(9) 상에만 남기는 것을 특징으로 하는 이면 전극형 태양전지(1, 14)의 제조방법.
  14. 제 13 항에 있어서,
    상기 제 1 도전형 불순물 확산층(9) 상에만 남기는 상기 산화실리콘막(24)의 막두께가 60㎚ 이상인 것을 특징으로 하는 이면 전극형 태양전지(1, 14)의 제조방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 제 1 도전형 불순물 확산층(9)을 형성하는 공정에 있어서 상기 제 1 도전형 불순물 확산층(9)의 제 1 도전형 불순물 농도가 5×1019개/㎤ 이상인 것을 특징으로 하는 이면 전극형 태양전지(1, 14)의 제조방법.
KR1020127028458A 2010-04-27 2011-04-21 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법 KR101452881B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010101631A JP5213188B2 (ja) 2010-04-27 2010-04-27 裏面電極型太陽電池、および裏面電極型太陽電池の製造方法
JPJP-P-2010-101631 2010-04-27
PCT/JP2011/059795 WO2011136116A1 (ja) 2010-04-27 2011-04-21 裏面電極型太陽電池および裏面電極型太陽電池の製造方法

Publications (2)

Publication Number Publication Date
KR20130007639A KR20130007639A (ko) 2013-01-18
KR101452881B1 true KR101452881B1 (ko) 2014-10-23

Family

ID=44861422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028458A KR101452881B1 (ko) 2010-04-27 2011-04-21 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법

Country Status (6)

Country Link
US (1) US20130037102A1 (ko)
EP (1) EP2565933A1 (ko)
JP (1) JP5213188B2 (ko)
KR (1) KR101452881B1 (ko)
CN (1) CN102971859B (ko)
WO (1) WO2011136116A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2583312A2 (en) * 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
JP2013187287A (ja) * 2012-03-07 2013-09-19 Sharp Corp 光電変換素子
TWI508319B (zh) * 2013-04-16 2015-11-11 Shui Yang Lien The formation of solar cells on the back of the passive structure of the method
CN103258917A (zh) * 2013-05-31 2013-08-21 英利集团有限公司 Mwt太阳能电池片的制备方法
JP2015026665A (ja) * 2013-07-25 2015-02-05 シャープ株式会社 裏面電極型太陽電池、裏面電極型太陽電池を使用した太陽電池モジュールおよび裏面電極型太陽電池の製造方法
US11121270B2 (en) 2013-10-25 2021-09-14 Sharp Kabushiki Kaisha Photoelectric conversion element, photoelectric conversion module, and solar photovoltaic power generation system
CN103594564B (zh) * 2013-12-03 2016-03-02 常州天合光能有限公司 全背电极太阳能电池的制作方法及全背电极太阳能电池
JP6700654B2 (ja) * 2014-10-21 2020-05-27 シャープ株式会社 ヘテロバックコンタクト型太陽電池とその製造方法
JP5963999B1 (ja) * 2014-11-21 2016-08-03 三菱電機株式会社 太陽電池の製造方法および太陽電池
CN104465885B (zh) * 2014-12-23 2017-01-25 常州天合光能有限公司 全背电极太阳能电池形成局域金属化的生产方法
US11355657B2 (en) * 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
KR101680037B1 (ko) 2015-07-28 2016-12-12 엘지전자 주식회사 태양 전지 및 이를 포함하는 태양 전지 패널
JP2017037899A (ja) * 2015-08-07 2017-02-16 シャープ株式会社 太陽電池セル
WO2017068959A1 (ja) * 2015-10-21 2017-04-27 シャープ株式会社 裏面電極型太陽電池セルおよび裏面電極型太陽電池セルの製造方法
WO2017072758A1 (en) * 2015-10-25 2017-05-04 Solaround Ltd. Method of bifacial cell fabrication
EP3343639A4 (en) * 2016-11-07 2018-09-26 Shin-Etsu Chemical Co., Ltd Solar cell with high photoelectric conversion efficiency and method for producing solar cell with high photoelectric conversion efficiency
CN106981523B (zh) * 2017-04-05 2019-05-24 南昌大学 一种应用于背面接触太阳电池的双层TiOx结构
CN106981537B (zh) * 2017-04-05 2019-05-24 南昌大学 一种应用于晶体硅太阳电池的Si/TiOx结构
CN112133774A (zh) * 2020-10-12 2020-12-25 青海黄河上游水电开发有限责任公司光伏产业技术分公司 一种背结背接触太阳能电池及其制作方法
CN114038921B (zh) * 2021-11-05 2024-03-29 晶科能源(海宁)有限公司 太阳能电池及光伏组件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294802A (ja) * 2005-04-08 2006-10-26 Toyota Motor Corp 光電変換素子
JP2006332273A (ja) * 2005-05-25 2006-12-07 Sharp Corp 裏面電極型太陽電池
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2009266870A (ja) * 2008-04-22 2009-11-12 Sharp Corp 裏面電極型太陽電池および太陽電池モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133698A (en) * 1977-12-27 1979-01-09 Texas Instruments Incorporated Tandem junction solar cell
US4933022A (en) * 1988-11-14 1990-06-12 Board Of Trustees Of The Leland Stanford Univ. & Electric Power Research Institute Solar cell having interdigitated contacts and internal bypass diodes
US5538564A (en) * 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
US5641362A (en) * 1995-11-22 1997-06-24 Ebara Solar, Inc. Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
DE10045249A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Photovoltaisches Bauelement und Verfahren zum Herstellen des Bauelements
US7339110B1 (en) * 2003-04-10 2008-03-04 Sunpower Corporation Solar cell and method of manufacture
US7388147B2 (en) * 2003-04-10 2008-06-17 Sunpower Corporation Metal contact structure for solar cell and method of manufacture
US7554031B2 (en) * 2005-03-03 2009-06-30 Sunpower Corporation Preventing harmful polarization of solar cells
US7468485B1 (en) * 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
JP5201789B2 (ja) * 2005-11-14 2013-06-05 シャープ株式会社 太陽電池およびその製造方法
CN106409970A (zh) * 2005-12-21 2017-02-15 太阳能公司 背面触点太阳能电池及制造方法
US8008575B2 (en) * 2006-07-24 2011-08-30 Sunpower Corporation Solar cell with reduced base diffusion area
AU2008229050A1 (en) * 2007-03-16 2008-09-25 Bp Corporation North America Inc. Solar cells
JP5111063B2 (ja) * 2007-11-12 2012-12-26 シャープ株式会社 光電変換素子及びその製造方法
DE102007059486A1 (de) * 2007-12-11 2009-06-18 Institut Für Solarenergieforschung Gmbh Rückkontaktsolarzelle mit länglichen, ineinander verschachtelten Emitter- und Basisbereichen an der Rückseite und Herstellungsverfahren hierfür
US20100186795A1 (en) * 2009-01-28 2010-07-29 Stephen Joseph Gaul Connection systems and methods for solar cells
JP2010267787A (ja) * 2009-05-14 2010-11-25 Sharp Corp 半導体装置の製造方法
US8525018B2 (en) * 2009-09-07 2013-09-03 Lg Electronics Inc. Solar cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294802A (ja) * 2005-04-08 2006-10-26 Toyota Motor Corp 光電変換素子
JP2006332273A (ja) * 2005-05-25 2006-12-07 Sharp Corp 裏面電極型太陽電池
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2009266870A (ja) * 2008-04-22 2009-11-12 Sharp Corp 裏面電極型太陽電池および太陽電池モジュール

Also Published As

Publication number Publication date
WO2011136116A1 (ja) 2011-11-03
KR20130007639A (ko) 2013-01-18
EP2565933A1 (en) 2013-03-06
JP5213188B2 (ja) 2013-06-19
CN102971859B (zh) 2016-02-10
JP2011233657A (ja) 2011-11-17
US20130037102A1 (en) 2013-02-14
CN102971859A (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
KR101452881B1 (ko) 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법
JP4767110B2 (ja) 太陽電池、および太陽電池の製造方法
JP5215330B2 (ja) 裏面電極型太陽電池の製造方法、裏面電極型太陽電池および裏面電極型太陽電池モジュール
JP5390102B2 (ja) へテロ接合およびインターフィンガ構造を有する半導体デバイス
US9214593B2 (en) Solar cell and method for manufacturing the same
KR101225978B1 (ko) 태양전지 및 그 제조방법
US20100190286A1 (en) Method for manufacturing solar cell
JP2015531550A (ja) 太陽電池及びその製造方法
WO2015133539A1 (ja) 太陽電池の製造方法および太陽電池
KR20140029563A (ko) 태양전지의 제조 방법
WO2012077597A1 (ja) 裏面電極型太陽電池の製造方法および裏面電極型太陽電池
KR101981903B1 (ko) 태양전지 셀 및 태양전지 셀의 제조 방법
WO2012066918A1 (ja) 裏面電極型太陽電池
WO2012176839A1 (ja) 裏面電極型太陽電池の製造方法
JP5726134B2 (ja) 太陽電池セルの製造方法
JP2011233656A (ja) 半導体装置の製造方法
KR101160116B1 (ko) 후면 접합 태양전지의 제조방법
JP6116616B2 (ja) 裏面電極型太陽電池及びその製造方法
EP2634816A1 (en) Solar battery cell and method of manufacturing the same
JP2013197538A (ja) 光電変換素子の製造方法
JP2012182275A (ja) 太陽電池、および太陽電池の製造方法
WO2013039101A1 (ja) 太陽電池の製造方法および太陽電池
KR20190040157A (ko) 태양전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4