KR101420173B1 - 반도체 장치의 제작방법 - Google Patents

반도체 장치의 제작방법 Download PDF

Info

Publication number
KR101420173B1
KR101420173B1 KR1020070085282A KR20070085282A KR101420173B1 KR 101420173 B1 KR101420173 B1 KR 101420173B1 KR 1020070085282 A KR1020070085282 A KR 1020070085282A KR 20070085282 A KR20070085282 A KR 20070085282A KR 101420173 B1 KR101420173 B1 KR 101420173B1
Authority
KR
South Korea
Prior art keywords
layer
laser beam
light absorbing
insulating layer
insulating
Prior art date
Application number
KR1020070085282A
Other languages
English (en)
Other versions
KR20080018832A (ko
Inventor
히데카즈 미야이리
에이지 히가
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080018832A publication Critical patent/KR20080018832A/ko
Application granted granted Critical
Publication of KR101420173B1 publication Critical patent/KR101420173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

반도체 장치의 제조 공정에서, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감·간략화하는 제조기술을 제공하고, 스루풋을 향상시킨다.
도전층, 반도체층 등의 피가공층을 패턴 형성하기 위한 에칭 마스크를, 포토레지스트를 사용한 리소그래피 기술을 사용하지 않고 제작한다. 에칭 마스크는 광 흡수층과 절연층의 적층 구조로 이루어지고, 포토 마스크를 개재한 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 형성한다.
도전층, 반도체층, 피가공층, 에칭 마스크, 포토레지스트

Description

반도체 장치의 제작방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제작방법에 관한 것이다. 특히, 도전층, 반도체층 등의 패턴을 형성하는 방법에 관한 것이다.
종래, MOS 트랜지스터나 박막 트랜지스터(이하, TFT라고도 함) 및 이들을 갖는 반도체 장치는 기판 상에 절연층 및 도전층 등의 다수의 박막을 형성하고, 적절하게 리소그래피 기술을 사용하여 제조되어 있다. 리소그래피 기술이란 포토 마스크라고 불리는 투명한 평판면 상에 차광성의 재료로 형성된 회로 등의 패턴을, 광을 이용할 목적으로 하는 대상물에 전사하는 기술이고, 반도체 집적회로 등의 제조 공정에서, 널리 사용되고 있다.
그러나, 리소그래피 기술을 사용한 제조 공정에서는 포토레지스트라고 불리는 감광성 수지를 사용한 레지스트 도포, 패턴 노광, 현상, 레지스트를 마스크로 한 에칭, 레지스트 제거와 같은 다단층의 공정이 필요하게 된다. 따라서, 리소그래피 공정의 회수가 늘어날수록, 스루풋이 저하되어 버린다.
예를 들면, 특허문헌 1에서서는 포토레지스트를 사용하지 않고 선형의 패턴을 가공하는 기술이 제안되어 있다. 특허문헌 1에는 투명도전막(ITO)에 엑시머레 이저를 선형으로 조사하고, 선형 개방 홈을 형성하여, 패턴을 형성하는 기술이 기재되어 있다.
또한, 특허문헌 2에는 지방족 폴리에스테르를 함유하는 레지스트를 사용하여, 선택적으로 자외선을 노광하여 자외선 조사 영역의 레지스트를 제거함으로써 현상액에 의한 현상 공정을 불필요로 하여, 리소그래피 공정을 간략화하는 기술이 기재되어 있다.
[특허문헌 1] 일본 공개특허공보 제(소6)3-84789호
[특허문헌 2] 일본 공개특허공보 2005-099500호
본 발명은 반도체 장치의 제조 공정에서, 리소그래피 공정의 회수를 삭감하고, 스루풋을 향상하는 것을 과제로 한다.
또한, 본 발명은 반도체 장치의 제조 공정에서, 대면적 기판에도 적용할 수 있는 패턴 형성기술을 제공하는 것을 과제로 한다.
본 발명은 반도체층, 배선층, 전극층 등의 층을 패턴 형성하기 위한 마스크를, 포토레지스트를 사용하지 않고, 레이저 어블레이션을 이용하여 형성하는 것을 특징으로 한다. 본 발명과 같이, 레이저 어블레이션을 이용하여, 패턴을 형성하는 프로세스를 레이저·어블레이션·패터닝·프로세스(LAPP; Laser Ablation Patterning Process)라고도 한다.
우선, 피가공층 상에 광 흡수층, 절연층을 적층 형성하고, 포토 마스크를 개재한 레이저 빔의 조사에 의해서, 절연층(또는 절연층 및 광 흡수층)으로 이루어지는 마스크를 형성한다. 포토 마스크를 개재하여 레이저 빔을 조사함으로써, 대면적이라도 한번에 선택적으로 조사할 수 있다. 따라서, 대면적을 한번에 가공하기 위한 마스크를 형성하는 것이 가능하다.
또한, 광 흡수층 상에 절연층을 적층 형성함으로써, 피가공층 상에 두꺼운 막의 층을 용이하게 형성할 수 있다. 이와 같이, 피가공층 상에 두꺼운 막의 층을 형성함으로써, 레이저 빔의 조사에 의한 피가공층으로의 대미지를 막을 수도 있다.
다음에, 절연층(또는 절연층 및 광 흡수층)으로 이루어지는 마스크를 에칭 마스크로서 사용하고, 피가공층을 에칭하고, 소망의 패턴 형상을 갖는 층을 형성한다.
광 흡수층은 레이저 빔을 흡수하는 재료를 사용하여 형성한다. 절연층은 레이저 빔을 투과하는 재료를 사용하여 형성한다. 피가공층 상에 적층 형성된 광 흡수층, 절연층에 있어서, 절연층측으로부터 레이저 빔을 조사함으로써, 상기 레이저 빔은 절연층을 투과하여 광 흡수층에서 흡수된다. 광 흡수층은 흡수한 레이저 빔의 에너지에 의해서 가열되고, 적어도 상층에 적층되어 있는 절연층은(부분적으로) 파괴되어, 제거된다. 이와 같이, 레이저 빔의 에너지에 의해, 조사 영역의 일부 또는 전부가 제거되는 현상을 레이저 어블레이션이라고 한다. 이 때, 광 흡수층도 함께 레이저 빔에 의해서 제거되어도 좋다.
레이저 빔은 포토 마스크를 개재하여 조사된다. 포토 마스크는 레이저 빔을 투과하는 영역과, 차광하는 영역에서, 소망의 패턴이 형성되어 있다. 본 발명은 포토 마스크를 개재하여 레이저 빔을 조사하기 때문에, 포토 마스크의 투과 영역을 통과한 레이저 빔이, 절연층을 투과하여 광 흡수층에서 흡수된다. 따라서, 포토 마스크에 형성된 패턴에 대응하여, 절연층이 레이저 어블레이션되어, 제거된다. 이 때, 광 흡수층도 함께 레이저 어블레이션되어, 제거되어도 좋다.
다음에, 잔존한 절연층(또는 절연층 및 광 흡수층)을 마스크로 하여, 피가공층을 에칭한다. 피가공층은 마스크로서 사용한 절연층(또는 절연층 및 광 흡수층)에 대응하여 잔존한다. 따라서, 피가공층은 포토 마스크에 대응한 패턴이 형성된다. 피가공층을 소망의 형상으로 가공한 후는 마스크로서 사용한 절연층(또는 절연층 및 광 흡수층)은 필요에 따라서 제거하면 된다.
피가공층은 도전 재료 또는 반도체 재료를 사용하여 형성한다. 레이저 어블레이션을 이용함으로써, 포토레지스트를 사용한 리소그래피 공정을 사용하지 않고, 도전층 또는 반도체층을 형성할 수 있다.
본 발명의 하나는 피가공층을 형성하고, 피가공층 상에 광 흡수층을 형성하고, 광 흡수층 상에 절연층을 형성하고, 포토 마스크를 개재하여 광 흡수층 및 절연층에 레이저 빔을 조사하고, 적어도 절연층의 조사 영역을 제거하고, 잔존한 절연층을 마스크로 하여 피가공층을 에칭한다.
본 발명의 하나는 피가공층을 형성하고, 피가공층 상에 광 흡수층을 형성하고, 광 흡수층 상에 절연층을 형성하고, 포토 마스크를 개재하여 광 흡수층 및 절연층에 레이저 빔을 조사하여, 적어도 절연층의 조사 영역을 제거하고, 잔존한 절 연층을 마스크로 하여 피가공층을 에칭하고, 테이퍼 형상을 갖는 층을 형성한다.
또한, 테이퍼 형상을 갖는 층은 웨트 에칭법, 또는 드라이 에칭법 및 웨트 에칭법을 조합한 에칭에 의해 형성한다.
본 발명의 하나는 피가공층을 형성하고, 피가공층 상에 광 흡수층을 형성하고, 광 흡수층 상에 절연층을 형성하고, 포토 마스크를 개재하여 광 흡수층 및 절연층에 레이저 빔을 조사하고, 적어도 절연층의 조사 영역을 제거하고, 잔존한 절연층을 마스크로 하여 피가공층을 에칭하고, 수직형상을 갖는 층을 형성한다.
또한, 수직형상을 갖는 층은 드라이 에칭법을 사용하여 에칭함으로써 형성한다.
또한, 본 발명의 하나는 도전 재료 또는 반도체 재료를 사용하여 피가공층을 형성한다.
또한, 본 발명의 하나는 레이저 빔을 흡수하는 재료를 사용하여 광 흡수층을 형성한다.
또한, 본 발명의 하나는 도전 재료, 반도체 재료, 또는 절연 재료를 사용하여 광 흡수층을 형성한다.
또한, 본 발명의 하나는 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 알루미늄(Al)중, 적어도 1개의 원소를 사용하여 광 흡수층을 형성한다.
또한, 본 발명의 하나는 레이저 빔을 투과하는 재료를 사용하여 절연층을 형성한다.
또한, 본 발명의 하나는 레이저 빔을 투과하는 영역과, 레이저 빔을 차광하는 영역에서 패턴이 형성된 포토 마스크를 사용한다.
본 발명은 포토 마스크를 개재하여 레이저 빔을 조사함으로써, 절연층, 또는 절연층 및 광 흡수층의 적층 구조로 이루어지는 마스크를 제작할 수 있다. 상기 마스크를 사용함으로써, 반도체층, 도전층 등을 소망의 형상으로 가공하는 것이 가능해진다.
본 발명을 적용함으로써, 반도체 장치를 제조할 때의 리소그래피 공정을 삭감할 수 있고, 스루풋을 향상할 수 있다.
본 발명의 실시 형태에 관해서, 도면을 사용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고, 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시 형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면 간에서 공통적으로 사용하는 경우가 있다.
(실시 형태 1)
본 발명은 포토레지스트를 사용한 리소그래피 기술을 사용하지 않고, 소망의 형상을 갖는 도전층, 반도체층 등의 층을 형성하는 것을 특징으로 한다. 본 발명을 적용하여 가공하는 층을 피가공층이라고도 한다. 본 실시 형태에 있어서는 예 를 들면 트랜지스터 등을 구성하는 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층 등을 가공한다.
본 발명을 적용한 피가공층의 제작방법의 일 형태에 관해서, 도 1, 도 2를 사용하여 설명한다.
우선, 피가공층(102), 광 흡수층(104), 절연층(106)이 순차 적층 형성된 기판(100)을 준비한다. 그리고, 포토 마스크(108)를 개재하여, 절연층(106)측으로부터 레이저 빔(114)을 조사한다(도 1a 참조).
기판(100)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 또는 반도체 기판 등을 사용한다. 또, 기판(100) 상에 하지 절연층을 형성할 수도 있다. 그 경우, 하지 절연층은 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy; x>y),질화산화실리콘(SiNxOy; x>y) 등의 절연 재료를 사용하여 형성하면 좋다.
피가공층(102)은 목적에 따른 재료를 사용하여 형성한다. 예를 들면, 피가공층(102)으로서, 전극이나 배선으로서 기능하는 도전층을 형성하고자 하는 경우는 도전 재료를 사용하여 형성한다. 도전 재료로서는 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물재료를 사용할 수 있다. 피가공층(102)은 이들의 도전 재료를 사용하여, 스퍼터링법, CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다.
또한, 피가공층(102)으로서, 채널 등을 형성하는 반도체층을 형성하고자 하는 경우는 반도체 재료를 사용하여 형성한다. 반도체 재료로서는 실리콘, 실리콘게르마늄 등을 사용할 수 있다. 또한, 피가공층(102)은 비정질 반도체층을 형성하여도 좋고, 결정성 반도체층을 형성하여도 좋다. 피가공층(102)은 이들의 반도체 재료를 사용하여, 스퍼터링법, CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다.
광 흡수층(104)은 레이저 빔을 흡수할 수 있는 재료를 사용하여 형성한다. 또한, 광 흡수층(104)은 하층의 피가공층(102)의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재료를 사용하는 것이 바람직하다. 예를 들면, 광 흡수층(104)은 도전 재료, 반도체 재료, 또는 절연 재료를 사용하여 형성할 수 있다. 구체적으로는 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 알루미늄(Al)중 어느 하나의 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 등의 도전 재료를 사용할 수 있다. 상기 원소를 주성분으로 하는 화합물로서는 질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등을 사용할 수 있고, 예를 들면 질화알루미늄, 질화텅스텐, 질화탄탈 등을 사용할 수 있다. 그 외, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 반도체 재료를 사용할 수 있다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기수지재료나, 실록산, 폴리실라잔 등의 절연 재료 를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은, 염화알루미늄 등을 사용할 수 있다. 광 흡수층(104)은 상술한 바와 같은 재료를 사용하여, 증착법, 스퍼터링법, 또는 CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다. 또한, 절연 재료를 사용하여 광 흡수층(104)를 형성하는 경우, 도포법에 의해 형성할 수 있다. 또한, 광 흡수층(104)에, 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등의 희가스)를 첨가할 수도 있다. 광 흡수층(104)에 수소나 불활성 기체를 첨가함으로써, 나중에 레이저 빔을 조사할 때, 광 흡수층(104)내에서의 기체의 방출이나 광 흡수층(104)의 증발을 일으키기 쉽게 할 수 있다.
절연층(106)은 레이저 빔을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 투광성의 무기절연 재료, 유기절연 재료 등을 사용한다. 무기절연 재료로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있다. 유기절연 재료로서는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기수지 등을 사용할 수 있다. 절연층(106)은 이들의 재료를 사용하여, 스퍼터링법, CVD법, 도포법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다.
포토 마스크(108)는 레이저 빔을 투과하는 영역(이하, 투과 영역이라고도 함; 110)과, 레이저 빔을 차광하는 영역(이하, 차광영역이라고도 함; 112)을 갖고, 투과 영역(110)과 차광영역(112)에서 소망의 패턴이 형성되어 있다. 예를 들면, 포토 마스크(108)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료를 사용하여 소망의 패턴이 형성되어 있다. 또, 차광영역(112)을 구성하는 재료는 차광성이 우수하고, 또 레이저 빔(114)의 에너지에 내성이 있는 재료를 사용할 필요가 있다. 예를 들면, 레이저 빔(114)에 엑시머레이저를 사용하는 경우, 텅스텐, 몰리브덴, 알루미늄을 사용할 수 있다.
레이저 빔(114)으로서는 광 흡수층(104)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사할 수 있다.
이러한 레이저 빔을 발진하는 것이 가능한 레이저 발진기로서는 KrF, ArF, XeCl 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는 기본파로부터 제 5 고조파를 적절하게 선택하여 사용하는 것이 바람직하다.
또한, 레이저 빔(114)은 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔을 적절하게 사용할 수 있다. 펄스 발진의 레이저 빔에 있어서는 통상, 수십 Hz 내지 수kHz의 발진 주파수를 사용하지만, 그것보다도 현저하고 높은 10MHz 이상의 발진 주파수, 펄스폭이 피코(pico)초대, 또는 펨토(femto)초(10-15초)대의 레이저 빔이 얻어지는 펄스 발진 레이저를 사용하여도 좋다.
레이저 빔(114)의 단면형상은 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋다. 또한, 레이저 빔(114)은 이러한 단면형상이 되도록 광학계에서 가공하는 것이 바람직하다.
또한, 레이저 빔(114)의 에너지는 광 흡수층(104)내에서의 기체의 방출이나 광 흡수층(104)의 증발을 일으키게 하는 정도가 바람직하다.
도 1a에 있어서, 레이저 빔(114)은 포토 마스크(108)의 투과 영역(110)을 투과하고, 절연층(106)의 표면에 도달한다.
또한, 레이저 빔(114)은 절연층(106)을 투과하고, 광 흡수층(104)에서 흡수된다. 광 흡수층(104)은 레이저 빔(114)의 도달한 영역(이하, 조사 영역이라고도 함)에서 레이저 어블레이션되고, 광 흡수층(104) 및 그 상층에 적층되어 있는 절연층(106)은 함께 부분적으로 제거된다(도 1b 참조). 잔존한 광 흡수층(104)은 광 흡수층(116a), 광 흡수층(116b), 광 흡수층(116c), 광 흡수층(116d)으로 분리되어 있다. 마찬가지로, 절연층(106)은 절연층(118a), 절연층(118b), 절연층(118c), 절연층(118d)으로 분리되어 있다. 잔존하는 광 흡수층(116a 내지 116d) 및 절연층(118a 내지 118d)은 피가공층(102)을 에칭 가공할 때의 에칭 마스크로서 기능한다. 또한, 잔존하는 광 흡수층(116a 내지 116d) 및 절연층(118a 내지 118d)의 패턴은 포토 마스크(108)에 형성된 패턴, 구체적으로는 차광영역(112)이 형성하는 패턴에 대응하고 있다.
여기에서 일어나는 레이저 어블레이션이란 광 흡수층(104)에서 흡수된 레이 저 빔(114)의 에너지에 의해, 광 흡수층(104)의 조사 영역이 증발하고, 광 흡수층(104)의 조사 영역 및 상기 조사 영역 상의 절연층(106)의 일부가 제거(또는 비산)되는 것을 나타낸다.
이와 같이, 레이저 어블레이션을 이용하여 에칭 마스크를 형성하기 때문에, 포토레지스트를 사용한 리소그래피 공정에 있어서의 레지스트 도포 공정 및 현상액에 의한 현상 공정을 생략할 수 있다. 따라서, 포토레지스트 재료 및 현상액 등의 재료의 손실을 막을 수 있다. 또한, 기판을 회전시킬 필요가 없어져, 대면적 기판에도 적용하기 쉬워진다. 또한, 포토 마스크를 개재하여 레이저 빔을 조사하기 때문에, 대면적이라도 한번에 선택적으로 조사할 수 있다. 그 결과, 대면적에 한번에 마스크 패턴을 형성할 수도 있다.
또한, 본 발명은 마스크로서 기능하기 위한 층을, 광 흡수층과 절연층의 적층 구조로 하고 있다. 이와 같이 광 흡수층 상에 절연층을 형성함으로써, 용이하게 그 마스크를 후막화(두께를 두껍게 함)할 수 있다. 따라서, 레이저 빔을 조사할 때에, 하층에 형성되어 있는 피가공층으로 대미지가 들어가는 것을 막을 수 있다.
또한, 통상의 리소그래피 공정에서는 피가공층을 에칭하기 위한 마스크 패턴은 스테퍼 등의 복잡한 광학계를 갖는 노광장치를 사용하여, 레지스트 도포, 패턴노광, 현상, 에칭, 레지스트 박리 등의 공정을 거쳐서 형성한다. 한편, 본 발명은 레이저 어블레이션을 이용하여 마스크 패턴을 형성하기 때문에, 레지스트 도포, 현상, 레지스트 박리 등에 따른 장치는 불필요하게 된다. 본 발명을 적용함으로써, 패턴을 형성하기 위한 장치의 메인티넌스를 용이하게 할 수 있다.
또한, 레이저 빔(114)의 조사 후, 기판(100)의 레이저 빔(114)의 조사측에, N2, 공기 등의 기체를 분사하여도 좋다. 또한, 기판(100)은 물 등의 무반응 물질인 액체를 사용하여 세정하여도 좋다. 이와 같이 기체를 분사, 또는 액체로 세정함으로써, 어블레이션에 기인하는 먼지나 잔사 등을 저감할 수 있다.
다음에, 잔존한 광 흡수층(116a 내지 116d), 및 절연층(118a 내지 118d)을 마스크로 하여, 피가공층(102)을 에칭하고, 피가공층(120a), 피가공층(120b), 피가공층(120c), 피가공층(120d)을 형성한다(도 1c 참조). 피가공층(120a 내지 120d)ㅇ은 소망의 패턴 형상을 구성하고 있어, 배선, 전극 등으로서 기능하는 도전층이나, 반도체층을 형성한다. 피가공층(120a 내지 120d)이 구성하는 패턴 형상은 포토 마스크(108)에 형성된 패턴에 대응하고 있다. 구체적으로는 포토 마스크(108)에 형성된 차광영역(112)의 패턴에 대응하고 있다. 잔존하는 광 흡수층(116a 내지 116d), 및 절연층(118a 내지 118d)은 에칭 마스크로서 기능한다.
피가공층(102)은 이방성 에칭 또는 등방성 에칭이 행하여져, 피가공층(120a 내지 120d)이 형성된다. 에칭은 드라이 에칭법, 웨트 에칭법, 또는 드라이 에칭법과 웨트 에칭법을 조합하여 행하면 좋다.
일반적으로, 웨트 에칭법을 사용하면 에칭 가공물(본 실시 형태에서는 피가공층(120a 내지 120d))은 등방적 형상이 된다. 그 때문에, 웨트 에칭법은 등방성 에칭에 적용된다. 한편, 드라이 에칭법은 화학반응에 의해 에칭이 진행하는 화학 적 에칭 요소와, 스퍼터 등에 의해 물리적으로 에칭이 진행하는 물리적 에칭 요소를 구비하고 있다. 화학적 에칭은 등방성을, 물리적 에칭은 이방성을 나타내고, 양자의 비율은 장치의 구성 등에 의해 변화한다. 드라이 에칭법은 화학적 에칭 요소와 물리적 에칭 요소의 비율에 의해, 이방성 에칭 또는 등방성 에칭을 하는 것이 가능하기 때문에, 양자의 에칭에 적용할 수 있다.
드라이 에칭법을 사용하는 경우, 에칭 가스는 절연층(118a 내지 118d) 및 광 흡수층(116a 내지 116d)에 대하여 피가공층(102)과의 선택비가 높은 가스를 사용한다. 예를 들면, CF4, CHF3, NF3, Cl2, BCl3 등의 불소계 또는 염소계의 가스를 사용할 수 있다. 또한, 에칭 가스에 He나 아르곤 등의 불활성 가스나 O2 가스 등을 적절하게 더하여도 좋다. 예를 들면, 피가공층(102)을 텅스텐, 광 흡수층(116a 내지 116d)을 크롬, 절연층(118a 내지 118d)을 산화질화실리콘을 사용하여 형성하는 경우, 에칭 가스로서 CF4와 Cl2와 O2의 혼합가스를 사용할 수 있다.
또, 드라이 에칭법을 사용하는 경우는 최상층부, 즉 여기에서는 절연층(118a 내지 118d)의 상층부도 에칭되고, 절연층(118a 내지 118d)의 막 두께가 감소하는(막 감소라고 함) 경우가 있다.
웨트 에칭법을 사용하는 경우, 에칭액은 피가공층(102)과, 절연층(118a 내지 118d) 및 광 흡수층(116a 내지 116d)과의 선택비를 취할 수 있는 용액을 사용한다. 예를 들면, 불산, 인산, 질산, 아세트산, 황산 등의 산성의 용액, 수산화칼륨, 하이드라진, 에틸렌디아민 등의 알칼리성의 용액을 사용할 수 있다. 또한, 에칭 용 액에 순수나 완충제를 적절하게 더하여도 좋다. 예를 들면, 피가공층(102)을 몰리브덴, 광 흡수층(104)을 크롬, 절연층(106)을 산화질화실리콘을 사용하여 형성하는 경우, 에칭액으로서, 인산, 아세트산, 질산, 순수를 체적%로, 85:5:5:5의 비율로 혼합한 산(본 명세서에서는 이하 혼산알루미늄액이라고도 함)을 사용할 수 있다. 또한, 피가공층(102)을 텅스텐을 사용하여 형성하는 경우는 28중량%의 암모니아, 31중량%의 과산화수소수, 순수를 체적%로 3:5:2의 비율로 혼합한 용액(본 명세서에서는 이하, 과수암모늄이라고도 함)을 사용할 수 있다. 예를 들면, 텅스텐(W)은 과수암모늄에 대한 에칭 속도가 24nm/min 정도이다. 또한, 질화텅스텐은 과수암모늄에 대한 에칭 속도가 250nm/min 정도이다.
도 1c에는 이방성 에칭에 의해 피가공층(102)의 일부를 제거하고, 피가공층(120a 내지 120d)을 형성한 예를 도시하고 있다. 이방성 에칭으로 에칭 가공된 피가공층(120a 내지 120d)의 측면(측벽)은 수직 형상을 갖고 있다.
또한, 도 2a에, 등방성 에칭에 의해 피가공층(102)의 일부를 제거하여, 피가공층(220a), 피가공층(220b), 피가공층(220c), 피가공층(220d)을 형성한 예를 도시한다. 에칭 마스크가 되는 광 흡수층(116a 내지 116b), 및 절연층(118a 내지 118d)을 형성하는 공정까지는 도 1b와 같다. 등방성 에칭에 의해 에칭 가공된 피가공층(220a 내지 220d)의 측면(측벽)은 테이퍼 형상을 갖고 있다.
본 발명은 에칭 마스크로서 기능하는 층이, 광 흡수층과 절연층의 적층 구조로 되어 있기 때문에, 선택비를 취하기 쉽게 되어 있다. 또한, 광 흡수층 상에 절연층을 형성함으로써 후막화할 수 있기 때문에, 드라이 에칭 시의 막 감소는 큰 문 제를 발생하는 레벨이 아니다.
또, 레이저 어블레이션에 의해 절연층 및 광 흡수층으로 이루어지는 마스크를 형성할 때, 하층에 있는 피가공층으로의 영향이 우려된다. 그렇지만, 레이저 빔의 조사 영역 하방에 위치하는 피가공층은 에칭 시에 제거되기 때문에, 특히 문제는 없다.
다음에, 광 흡수층(116a 내지 116d), 및 절연층(118a 내지 118d)을 제거한다(도 1d, 도 2b 참조). 광 흡수층(116a 내지 116d), 및 절연층(118a 내지 118d)은 드라이 에칭법 또는 웨트 에칭법을 이용하여 에칭 제거하는 방법이나, 레이저 빔을 조사하고, 레이저 어블레이션하여 제거하는 방법을, 적절하게 선택하면 좋다. 또한, 레이저 어블레이션하여 제거하는 경우는 레이저 빔 조사측으로부터, N2, 공기 등의 기체의 분사나, 액체를 사용한 세정 등을 하여도 좋다. 이상에서, 소망의 패턴 형상을 구성하는 피가공층(120a 내지 120d)을 얻을 수 있다.
또한, 본 발명을 적용하여, 배선기판 상에 형성되는 도전층이나, RF 택 등에 사용되는 안테나로서 기능하는 도전층을 형성할 수도 있다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정을 사용하지 않고, 소망의 패턴 형상을 갖는 층을 형성할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 양산성을 향상시킬 수 있다.
(실시 형태 2)
본 실시 형태에서는 본 발명을 적용하여 게이트 전극층, 배선층으로서 기능하는 복수의 도전층을 제작하는 방법에 관해서, 도 4를 사용하여 설명한다.
우선, 도전층(402), 광 흡수층(404), 절연층(406)이 순차 적층 형성된 기판(400)을 준비한다. 그리고, 포토 마스크(408)를 개재하여, 절연층(406)측으로부터 레이저 빔(414)을 조사한다(도 4a1 참조).
기판(400)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체 기판 등을 사용하면 좋다. 또, 기판(400) 상에, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여 하지 절연층을 형성하여도 좋다.
도전층(402)은 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al),구리(Cu)로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물재료 등의 도전 재료를 사용하여 형성한다. 또한, 도전층(402)은 단층 구조이거나 적층 구조이어도 좋다. 예를 들면, 텅스텐층의 단층 구조, 질화탄탈층, 텅스텐층 또는 질화텅스텐층, 몰리브덴층이 적층된 2층 구조, 몰리브덴층, 알루미늄층, 몰리브덴층이 적층된 3층 구조 등을 형성할 수 있다.
도전층(402)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성한다.
광 흡수층(404)은 레이저 빔(414)을 흡수할 수 있는 재료를 사용하여 형성한다. 또한, 광 흡수층(404)은 하층의 도전층(402)의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재료를 사용하는 것이 바람직하다. 예를 들면, 광 흡수층(404)은 도전 재료, 반도체 재료, 또는 절연 재료를 사용하여 형성할 수 있다. 광 흡수층(404)은 Cr, Mo, Ni, Ti, Co, Cu, 또는 Al 등의 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 등의 도전성 재료를 사용할 수 있다. 상기 화합물로서는 질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등을 사용할 수 있고, 예를 들면, 질화알루미늄, 질화텅스텐, 질화탄탈 등을 사용할 수 있다. 그 외, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 반도체 재료를 사용할 수 있다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기수지재료나, 실록산, 폴리실라잔 등의 절연 재료를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은 염화알루미늄 등을 사용할 수 있다. 광 흡수층(404)은 단층 구조이거나 적층 구조이어도 좋다.
광 흡수층(404)은 증착법, 스퍼터링법, 또는 CVD법 등에 의해 형성한다. 또한, 절연 재료를 사용하여 광 흡수층(404)을 형성하는 경우, 도포법에 의해 형성할 수 있다. 또한, 광 흡수층(404)에, 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등의 희가스)를 첨가하여도 좋다. 광 흡수 층(404)에 수소나 불활성 기체를 첨가함으로써, 나중에 레이저 빔을 조사할 때, 광 흡수층(104)내에서의 기체의 방출이나 광 흡수층(104)의 증발을 일으키기 쉽게 할 수 있다.
절연층(406)은 레이저 빔을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 투광성의 무기절연 재료, 유기절연 재료 등을 사용한다. 무기절연 재료로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있다. 유기절연 재료로서는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기수지 등을 사용할 수 있다. 절연층(406)은 이들의 재료를 사용하여, 스퍼터링법, CVD법, 도포법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다.
포토 마스크(408)는 레이저 빔(414)의 투과 영역(410)과, 차광영역(412)을 갖고, 투과 영역(410)과 차광영역(412)에서 소망의 패턴이 형성되어 있다. 예를 들면, 포토 마스크(408)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료를 사용하여 소망의 패턴을 형성한 것을 사용한다. 또, 차광영역(412)을 구성하는 재료는 차광성이 우수하고, 또한 레이저 빔(414)의 에너지에 내성이 있는 재료를 사용하는 필요가 있다. 예를 들면, 엑시머레이저를 사용하는 경우, 텅스텐, 몰리브덴, 알루미늄을 사용할 수 있다.
레이저 빔(414)으로서는 광 흡수층(404)에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋고, 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하면 좋다.
이러한 레이저 빔을 발진하는 것이 가능한 레이저 발진기로서는 KrF, ArF, XeCl 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는 기본파로부터 제 5 고조파를 적절하게 선택하여 사용하는 것이 바람직하다.
또한, 레이저 빔(414)은 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔을 적절하게 사용할 수 있다. 펄스 발진의 레이저 빔에 있어서는 통상, 수십 Hz 내지 수 kHz의 주파수대를 사용하지만, 그것보다도 현저하게 높은 10MHz 이상의 발진 주파수, 펄스폭이 피코초대, 또는 펨토초(1O-15초)대의 레이저 빔이 얻어지는 펄스 발진 레이저를 사용하여도 좋다.
레이저 빔(414)의 단면형상은 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋고, 이러한 단면형상이 되도록 광학계에서 가공하면 바람직하다. 또한, 레이저 빔(414)의 에너지는 광 흡수층(404)내에서의 기체의 방출이나 광 흡수층(404)의 증발을 일으키게 하는 정도가 바람직하다.
도 4a1에 있어서, 레이저 빔(414)은 포토 마스크(408)의 투과 영역(410)을 투과하여, 절연층(406)의 표면에 도달한다.
도 4a2에는 도 4a1의 상면의 모식도를 도시한다. 도 4a1은 도 4a2의 선분 OP에서의 단면도에 상당한다. 또, 상면도에서는 포토 마스크(408) 및 레이저 빔(414)은 생략하고 있다.
절연층(406)의 표면에 도달한 레이저 빔(414)은 상기 절연층(406)을 투과하여, 하층에 형성되어 있는 광 흡수층(404)에서 흡수된다. 광 흡수층(404)은 레이저 빔(414)의 조사 영역에서 레이저 어블레이션되고, 상층에 적층되어 있는 절연층(406)과 함께 부분적으로 제거된다. 그리고, 광 흡수층(416a), 광 흡수층(416b), 광 흡수층(416c), 광 흡수층(416d), 및 절연층(418a), 절연층(418b), 절연층(418c), 절연층(418d)이 잔존한다(도 4b1, 도 4b2 참조). 잔존하는 광 흡수층(416a 내지 416d), 및 절연층(418a 내지 418d)의 패턴은 포토 마스크(408)에 형성된 패턴, 구체적으로는 차광영역(412)이 형성하는 패턴에 대응하고 있다.
여기에서 발생하는 레이저 어블레이션이란 광 흡수층(404)에서 흡수된 레이저 빔(414)의 에너지에 의해, 광 흡수층(404)의 조사 영역이 증발하고, 광 흡수층(104)의 조사 영역 및 상기 조사 영역 상의 절연층(406)의 일부가 제거(또는 비산)되는 것을 나타낸다.
또한, 레이저 빔(414)의 조사 후, 기판(400)의 레이저 빔(414)의 조사측에, N2, 공기 등의 기체를 분사하여도 좋다. 또한, 기판(400)은 물 등의 무반응 물질인 액체를 사용하여 세정하여도 좋다. 이와 같이 기체를 분사, 또는 액체로 세정함으 로써, 어블레이션에 기인하는 먼지나 잔사 등을 저감할 수 있다.
다음에, 광 흡수층(416a 내지 416d), 및 절연층(418a 내지 418d)을 마스크로 하여 도전층(402)을 에칭하고, 도전층(420a), 도전층(420b), 도전층(420c), 도전층(420d)을 형성한다(도 4c1, 도 4c2 참조). 도전층(420a 내지 420d)이 형성하는 패턴은 포토 마스크(408)에 형성된 패턴에 대응하고 있다.
도전층(420a 내지 420d)은 광 흡수층(416a 내지 416d), 및 절연층(418a 내지 418d)을 에칭 마스크로 하여, 도전층(402)을 이방성 에칭 또는 등방성 에칭하여 형성할 수 있다. 에칭은 에칭 마스크(광 흡수층(416a 내지 416d) 및 절연층(418a 내지 418d))에 대하여 도전층(402)과의 선택비가 높은 조건으로, 적절하게 에칭방법이나 에칭 가스, 에칭액 등을 선택하여 행하면 좋다.
본 실시 형태에서는 이방성 에칭을 행하여, 측면이 수직형상을 갖는 도전층(420a 내지 420d)을 형성한다(도 4c1 참조). 이방성 에칭에는 드라이 에칭법을 사용할 수 있다. 에칭 가스로서는 CF4, CHF3, NF3, Cl2, BCl3 등의 불소계 또는 염소계의 가스를 사용할 수 있다. 또한, 에칭 가스에, He나 Ar 등의 불활성 가스, O2가스 등을 적절하게 더하여도 좋다.
이방성 에칭의 후에, 계속해서 등방성 에칭을 하고, 측면(측벽)에 테이퍼 형상을 갖는 도전층을 형성하여도 좋다(도 38 참조). 예를 들면, 드라이 에칭법에 의해 측면이 수직형상의 도전층(420a 내지 420b)을 형성하고(도 38a 참조), 계속하여 웨트 에칭법에 의해 측면이 테이퍼 형상의 도전층(422a), 도전층(422b), 도전 층(422c), 도전층(422d)을 형성한다(도 38b 참조). 웨트 에칭법에 의해 마스크(광 흡수층(416a 내지 416d) 및 절연층(418a 내지 418d)) 하에 에칭액이 들어감으로써, 도전층(420a 내지 420d)의 측면에 테이퍼 형상이 형성된다. 그 결과, 도 38c에 도시하는 바와 같은 도전층(422a 내지 422d)을 형성할 수 있다. 웨트 에칭에 사용하는 에칭액으로서는 HF, H3PO4, HNO3, CH3COOH, H2SO4 등의 산성 용액, KOH, N2H2, NH2(CH2)2NH2 등의 알칼리성 용액을 사용할 수 있다. 또한, 에칭 용액에 순수나 완충제를 적절하게 더하여도 좋다.
또한, 웨트 에칭만을 하고, 측면이 테이퍼 형상을 갖는 도전층을 형성하여도 좋다.
예를 들면, 도전층(402)을 텅스텐, 광 흡수층(404(416a 내지 416d))을 크롬, 절연층(406(418a 내지 418d))을 산화질화실리콘을 사용하여 형성하는 경우, CF4, Cl2, O2와의 혼합가스를 사용하여 드라이 에칭을 할 수 있다.
또한, 도전층(402)을 몰리브덴, 광 흡수층(404(416a 내지416d))을 크롬, 절연층(406(418a 내지 418d))을 산화질화실리콘을 사용하여 형성한 경우는 혼산 알루미늄액을 사용하여 웨트 에칭을 할 수 있다. 도전층을 텅스텐을 사용하여 형성하는 경우는 과수암모늄을 사용하여 에칭할 수 있다.
또, 에칭에 드라이 에칭법을 사용하는 경우는 마스크가 되는 절연층의 상층부가 에칭되고, 상기 절연층의 막 두께가 감소하는(막 감소라고 함) 경우가 있다.
다음에, 마스크로서 사용한 광 흡수층(416a 내지 416d), 및 절연층(418a 내 지 418d)을 제거한다(도 4d1, 도 4d2 참조). 광 흡수층(416a 내지 416d), 및 절연층(418a 내지 418d)의 제거는 드라이 에칭법이나 웨트 에칭법을 이용하여 제거하는 방법이나, 레이저 빔을 조사하고, 레이저 어블레이션하여 제거하는 방법을 사용하면 좋다. 레이저 어블레이션을 이용하고, 광 흡수층(416a 내지 416d), 및 절연층(418a 내지 418d)을 제거하는 경우는 레이저 빔의 조사측으로부터, N2, 공기 등의 기체의 분사 또는 물 등의 무반응 물질인 액체를 사용한 세정에 의해, 먼지나 잔사 등을 제거하는 것이 바람직하다. 이상에서, 소망의 패턴 형상을 구성하는 도전층(420a 내지 420d)을 얻을 수 있다.
또, 광 흡수층(416a 내지 416d; 광 흡수층(404))을 도전 재료를 사용하여 형성하고(도 10a 참조), 절연층(418a 내지 418d)만을 제거하여, 광 흡수층(416a 내지 416d)과 도전층(420a 내지 420d)의 적층 구조로 되는 도전층(424a 내지 424d)을 형성할 수도 있다(도 10b 참조). 절연층(418a 내지 418d)만을 제거하기 위해서는 광 흡수층(416a 내지 416d)에 대하여 절연층(418a 내지 418d)과의 선택비가 높은 조건으로 에칭을 하면 좋다.
또한, 본 발명을 적용하여, 배선기판 상에 형성되는 도전층이나, RF 택 등에 사용되는 안테나로서 기능하는 도전층을 형성할 수도 있다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정을 사용하지 않고, 소망의 패턴 형상을 갖는 층을 형성할 수 있다. 따라서, 리소그래피 공정을 간략화하는 것이 가능하게 되어, 스루풋을 향상시킬 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 양산성을 향상시킬 수 있다.
(실시 형태 3)
본 실시 형태에서는 실시 형태 1과 다른 피가공층의 제작방법의 일 형태에 관해서, 도 3을 사용하여 설명한다.
우선, 피가공층(302), 광 흡수층(304), 절연층(306)이 순차 적층 형성된 기판(300)을 준비한다. 그리고, 포토 마스크(308)를 개재하여, 절연층(306)측으로부터 레이저 빔(314)을 조사한다(도 3a 참조).
기판(300)은 상술한 기판(100)과 동일한 것을 사용하면 좋다. 또한, 피가공층(302), 광 흡수층(304), 절연층(306)도, 각각 상술한 피가공층(102), 광 흡수층(104), 절연층(106)과 같은 것을 사용하여 형성하면 좋다.
포토 마스크(308)는 레이저 빔(314)의 투과 영역(330)과, 레이저 빔(314)의 차광영역(312)을 갖고, 투과 영역(330)과 차광영역(312)에서 소망의 패턴이 형성되어 있다. 예를 들면, 포토 마스크(308)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료를 사용하여 소망의 패턴을 형성한 것을 사용한다. 또, 차광영역(312)을 구성하는 재료는 차광성이 우수하고, 또한 레이저 빔(314)의 에너지에 내성이 있는 재료를 사용할 필요가 있다. 예를 들면, 엑시머레이저를 사용하는 경우, 텅스텐, 몰리브덴, 알루미늄을 사용할 수 있다.
레이저 빔(314)으로서는 광 흡수층(304)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다. 구체적인 레이저 빔이나 레이저 발진기에 대해서는 실시 형태 1에 준하기 때문에 자세한 설명은 생략한다.
도 3a에 있어서, 레이저 빔(314)은 포토 마스크(308)의 투과 영역(330)을 투과하여, 절연층(306)의 표면에 도달한다.
또한, 레이저 빔(314)은 절연층(306)을 투과하여 광 흡수층(304)에서 흡수된다. 광 흡수층(304)에 흡수된 레이저 빔(314)의 에너지에 의한 레이저 어블레이션에 의해서, 조사 영역의 절연층(306)의 일부만이 제거된다. 그리고, 절연층(318a), 절연층(318b), 절연층(318c), 절연층(318d)이 형성된다.(도 3b 참조).
여기에서, 실시 형태 1과의 차이는 레이저 어블레이션에 의해서, 조사 영역의 절연층(306)의 일부만이 제거되고, 광 흡수층(304)은 잔존하는 것이다. 광 흡수층(304)은 조사하는 레이저 빔(314)의 에너지나, 광 흡수층(304)을 구성하는 재료를 적절하게 선택함으로써, 잔존시킬 수 있다. 따라서, 광 흡수층(304)에 흡수된 레이저 빔(314)의 에너지에 의한 레이저 어블레이션에 의해서, 절연층(306)의 일부만을 제거하는 것도 가능하게 된다.
또한, 레이저 어블레이션에 의해서, 레이저 빔(314)의 조사 영역의 절연층(306)의 일부 및 광 흡수층(304)의 상층부가 제거되는 경우도 있다. 예를 들면, 도 3a에 도시하는 바와 같이 포토 마스크(308)를 개재하여 레이저 빔(314)을 조사한다. 상기 레이저 빔(314)은 절연층(306)을 투과하여 광 흡수층(304)에서 흡수된 다. 레이저 빔(314)의 조사 영역에서의 광 흡수층(304)은 상기 레이저 빔(314)의 에너지에 의해 레이저 어블레이션되어, 상층부가 제거된다. 또한, 광 흡수층(304)의 상층부와 함께, 조사 영역의 절연층(306)의 일부도 제거된다. 그 결과, 절연층(318a), 절연층(318b), 절연층(318c), 절연층(318d)이 형성된다. 또한, 절연층(318a 내지 318d)에 덮여 있지 않는 부분의 광 흡수층(304)의 막 두께가, 다른 부분과 비교하여 얇아진다(도 16 참조).
또, 레이저 빔(314)의 조사 후, 레이저 빔(314)의 조사측으로부터, N2, 공기 등의 기체를 분사하여도 좋다. 또한, 기판(300)은 물 등의 무반응 물질인 액체를 사용하여 세정하여도 좋다. 이와 같이 기체를 분사, 또는 액체로 세정함으로써, 어블레이션에 기인하는 먼지나 잔사 등을 제거할 수 있다.
다음에, 절연층(318a) 내지 절연층(318d)을 마스크로 하여, 광 흡수층(304) 및 피가공층(302)을 에칭 제거하고, 광 흡수층(316a), 광 흡수층(316b), 광 흡수층(316c), 광 흡수층(316d), 및 피가공층(320a), 피가공층(320b), 피가공층(320c), 피가공층(320d)을 형성한다(도 3c 참조). 피가공층(320a 내지 320d)은 소망의 패턴 형상을 구성하고 있고, 배선, 전극 등으로서 기능하는 도전층이나, 반도체층을 형성한다.
광 흡수층(304) 및 피가공층(302)의 에칭은 이방성 에칭 또는 등방성 에칭을 적절하게 선택할 수 있다. 구체적으로는 드라이 에칭법이나 웨트 에칭법을 사용하여, 적절하게 조건을 선택하여 행하면 좋다. 통상, 이방성 에칭에는 드라이 에칭 법이 적용되고, 등방성 에칭에는 웨트 에칭법을 적용하지만, 양자를 조합하여 행하는 것도 가능하다. 본 실시 형태에서는 드라이 에칭법을 사용하여 이방성 에칭을 행하고, 측면이 수직형상인 광 흡수층 및 피가공층을 형성한다. 또, 드라이 에칭법을 사용하는 경우는 절연층의 상층부도 에칭되어, 막 두께가 감소하는(막 감소) 경우도 있다.
물론, 광 흡수층(304) 및 피가공층(302)을 등방성 에칭하고, 측면이 테이퍼 형상의 광 흡수층 및 피가공층을 형성할 수도 있다. 이 경우, 웨트 에칭법을 사용하여도 좋고, 드라이 에칭법과 웨트 에칭법을 계속하여 행하여도 좋다.
또한, 광 흡수층(304)과 피가공층(302)을, 2단계로 나누어 에칭 가공하여도 좋다. 즉, 절연층(318a) 내지 절연층(318d)을 마스크로 하여 광 흡수층(304)을 에칭한 후, 절연층(318a) 내지 절연층(318d) 및 잔존한 광 흡수층(316a 내지 316d)을 마스크로 하여, 피가공층(302)을 에칭하여도 좋다. 이 경우, 드라이 에칭법을 사용하여 광 흡수층(304)을 에칭한 후, 웨트 에칭법을 사용하여 피가공층(302)을 에칭하여도 좋다.
다음에, 광 흡수층(316a 내지 316d), 및 절연층(318a 내지 318d)을 제거한다. 광 흡수층(316a 내지 316d), 및 절연층(318a 내지 318d)은 드라이 에칭법 또는 웨트 에칭법을 이용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션에 의해 제거하는 방법을, 적절하게 선택하면 좋다. 광 흡수층(316a 내지 316d)은 레이저 빔의 에너지 조건 등을 선택함으로써 제거하는 것도 가능하다. 또한, 레이저 어블레이션을 이용하여 광 흡수층(316a 내지 316d), 및 절연층(318a 내지 318d)을 제거하는 경우는 레이저 빔의 조사 후에, N2 등의 기체의 분사 또는 물 등의 무반응 물질인 액체를 사용하여, 먼지나 잔사 등을 제거하여도 좋다. 이상에서, 소망의 패턴 형상을 구성하는 피가공층(324a), 피가공층(324b), 피가공층(324c), 피가공층(324d)을 얻을 수 있다(도 3d 참조).
또한, 절연층(318a 내지 318d)만을 제거하고, 광 흡수층(316a 내지 316d)과 피가공층(320a 내지 320d)의 적층 구조로 이루어지는 가공층(322a), 가공층(322b), 가공층(322c), 가공층(322d)을 형성할 수도 있다(도 3e 참조). 예를 들면, 광 흡수층(316a 내지 316d; 광 흡수층(304)) 및 피가공층(320a 내지 320d; 피가공층(302))을 도전 재료를 사용하여 형성하고, 적층 구조의 도전층(가공층)을 형성할 수 있다. 절연층(318a 내지 318d)만을 제거하기 위해서는 광 흡수층(316a 내지 316d)에 대하여 절연층(318a 내지 318d)의 선택비가 높은 조건으로 에칭하면 좋다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정을 사용하지 않고, 소망의 패턴 형상을 갖는 층을 형성할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 양산성을 향상시킬 수 있다.
(실시 형태 4)
본 실시 형태에서는 실시 형태 1과 다른 도전층, 반도체층 등의 층의 제작방법의 일 형태에 관해서, 도 20을 사용하여 설명한다.
광 흡수층(2002), 절연층(2004)이 적층 형성된 기판(2000)을 준비한다. 그리고, 포토 마스크(2008)를 개재하여, 절연층(2004)측으로부터 레이저 빔(2006)을 조사한다(도 20a 참조).
기판(2000)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체 기판 등을 사용한다. 또, 기판(2000) 상에 하지 절연층을 형성할 수도 있다. 그 경우, 하지 절연층은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여 형성하면 좋다.
광 흡수층(2002)은, 레이저 빔(2006)을 흡수할 수 있는 도전재료를 사용하여 형성한다. 예를 들면, 광 흡수층(2002)은, 도전재료, 반도체재료, 또는 절연 재료를 사용하여 형성한다. 구체적으로는, 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 또는 알루미늄(Al)의 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물(질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등)등의 도전재료를 사용하여, 증착법, 스퍼터링법, 또는 CVD 법 등에 의해 형성한다. 또, 광 흡수층(2002)으로서는, 그 외, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 테루르화카드뮴, 티탄산스트론튬 등의 반도체재료, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기수지재료나, 실록산, 폴리실라잔 등의 절연 재료를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은, 염화알루미늄 등을 사용할 수 있다. 절연 재료를 사용하여 광 흡수층(2002)을 형성하는 경우, 도포법에 의해 형성하면 좋다. 또한, 광 흡수층(2002)은, 단층구조이거나 적층구조라도 좋다.
절연층(2004)은, 레이저 빔을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 투광성의 무기절연 재료, 유기절연 재료 등을 사용한다. 무기절연 재료로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있다. 유기절연 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기수지 등을 사용할 수 있다. 절연층(2004)은, 이들 재료를 사용하여, 스퍼터링법, CVD법, 도포법 등에 의해, 단층구조 또는 적층구조로 형성할 수 있다.
포토 마스크(2008)는, 투과 영역(2010)과 차광영역(2012)에서 소망의 패턴이 형성되어 있다. 레이저 빔(2006)은, 투과 영역(2010)을 투과하여, 차광영역(2012)에서는 차광된다. 예를 들면, 포토 마스크(2008)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료를 사용하여 소망의 패턴을 형성한 것을 사용한다. 또, 차광영역(2012)을 구성하는 재료는 차광성이 우수하고, 또 레이저 빔(2006)의 에너지에 내성이 있는 재료를 사용할 필요가 있다. 예를 들면, 엑시머 레이저를 사용하는 경우, 텅스텐, 몰리브덴, 알루미늄을 사용할 수 있다.
레이저 빔(2006)으로서는, 광 흡수층(2002)에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋고, 대표적으로는, 자외영역, 가시영역, 또는 적외영역의 레 이저 빔을 적절하게 선택하면 좋다.
레이저 빔(2006)의 단면형상은 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋고, 레이저 빔(2006)은 이러한 단면형상이 되도록 광학계에서 가공하는 것이 바람직하다. 또한, 레이저 빔(2006)의 에너지는 광 흡수층(2002)내에서의 기체의 방출이나 광 흡수층(2002)의 증발을 일으키게 하는 정도가 바람직하다.
절연층(2004)의 표면에 도달한 레이저 빔(2006)은 상기 절연층(2004)을 투과하고, 광 흡수층(2002)에서 흡수된다. 광 흡수층(2002)은 레이저 빔(2006)의 조사 영역에서 레이저 어블레이션되어, 조사 영역의 절연층(2004)의 일부가 제거되고, 절연층(2016a), 절연층(2016b), 절연층(2016c), 절연층(2016d)이 잔존한다(도 20b 참조). 잔존하는 절연층(2016a 내지 2016d)에서 형성되는 패턴은 포토 마스크(2008)에 형성된 패턴, 구체적으로는 차광영역(2012)에서 형성되어 있는 패턴에 대응하고 있다.
여기에서 일어나는 레이저 어블레이션이란, 광 흡수층(2002)에서 흡수된 레이저 빔(2006)의 에너지에 의해, 광 흡수층(2002)의 조사 영역이 증발하고, 조사 영역의 절연층(2004)의 일부가 제거(또는 비산)되는 것을 나타낸다.
다음에, 절연층(2016a 내지 2016d)을 마스크로 하여, 광 흡수층(2002)을 에칭하고, 광 흡수층(2018a), 광 흡수층(2018b), 광 흡수층(2018c), 광 흡수층(2018d)을 형성한다(도 20c 참조). 광 흡수층(2018a 내지 2018d)은 포토 마스크(2008)에 형성된 패턴에 대응하고 있다.
광 흡수층(2002)의 에칭은 웨트 에칭법이나 드라이 에칭법을 사용하여, 이방성 에칭 또는 등방성 에칭을 행하면 좋다.
본 실시 형태에서는 레이저 어블레이션에 의해 절연층(2004)만이 제거되고, 잔존한 광 흡수층(2002)을 에칭하는 경우를 설명하였지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 레이저 빔(2006)의 에너지, 광 흡수층(2002)을 구성하는 재료 등의 조건을 적절하게 선택함으로써, 광 흡수층(2002)의 조사 영역도 제거할 수도 있다.
또, 레이저 어블레이션에 의해, 광 흡수층(2002)의 조사 영역으로의 영향이 우려되지만, 상기 조사 영역은 에칭 제거되기 때문에, 특히 문제는 없다.
다음에, 절연층(2016a 내지 2016d)을 제거하여, 광 흡수층(2018a 내지 2018d)을 얻을 수 있다. 광 흡수층(2018a 내지 2018d)은 포토 마스크(2008)에 대응하는 패턴을 형성한다.
절연층(2016a 내지 2016d)의 제거는 드라이 에칭법이나 웨트 에칭법을 이용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하면 좋다.
광 흡수층(2018a 내지 2018d)은 도전 재료를 사용하여 형성한 경우, 배선, 전극 등으로서 기능하는 도전층을 형성할 수 있다. 또한, 광 흡수층(2018a 내지 2018d)은 반도체 재료를 사용하여 형성한 경우, 채널을 형성하는 반도체층을 형성할 수 있다. 그 외, 배선기판 상에 형성되는 도전층이나, RF 택 등에 사용되는 안테나로서 기능하는 도전층을 형성할 수도 있다.
본 실시 형태는 광 흡수층을 그대로 도전층 또는 반도체층으로서 사용할 수 있기 때문에, 보다 공정을 간략화할 수 있다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정을 사용하지 않고, 소망의 패턴 형상을 갖는 층을 형성할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 양산성을 향상시킬 수 있다.
(실시 형태 5)
본 실시 형태에서는 본 발명을 적용할 때에 사용하는 레이저 조사장치의 일 구성예에 관해서 설명한다.
도 36에, 레이저 조사장치의 모식도를 도시한다. 도 36에 있어서, 레이저 조사장치(700)는 레이저 발진장치(702)와, 레이저 빔을 정형하는 제 1 광학계(704)와, 레이저 빔을 균일화하는 제 2 광학계(706)와, 마스크 호울더(720)와, 제 3 광학계(710)와, 스테이지(712)를 구비하고 있다. 마스터 호울더(720)에는 포토 마스크(708)가 배치된다. 스테이지(712)에는 기판(714)이 배치된다.
레이저 발진장치(702)의 발진기에서 발진하여 얻어진 레이저 빔은 제 1 광학계(704)를 통하여 정형된다. 정형된 레이저 빔은 제 2 광학계(706)를 통하여, 균일화된다. 그리고, 정형되고, 균일화된 레이저 빔이 포토 마스크(708)를 통과하 고, 제 3 광학계(710)내에서 소망의 배율로 축소되고, 스테이지(712)상에 보유된 기판(714)상에 패턴을 결상한다.
레이저 발진장치(702)는 대출력을 얻을 수 있는 레이저 발진기를 구비한다. 예를 들면, 엑시머 레이저 발진기, 기체 레이저 발진기, 고체 레이저 발진기, 반도체 레이저 발진기 등을 구비한다. 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔이 얻어지는 것을, 적절하게 사용할 수 있다. 구체적으로는 상기 실시 형태 1에서 예를 든 레이저 발진기 등을 사용할 수 있다.
제 1 광학계(704)는 레이저 발진장치(702)로부터 얻어진 레이저 빔을 소망의 형상으로 정형하기 위한 광학계이다. 구체적으로는 레이저 빔의 단면형상을, 원형, 타원형, 직사각형 등의 면형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상) 등으로 정형한다. 예를 들면, 제 1 광학계(704)에 익스팬더(expander) 등을 사용하여, 레이저 빔의 빔 직경을 조정하면 좋다. 그 외, 레이저 빔의 편광방향을 일정하게 하는 폴라라이저나, 레이저 빔의 에너지를 조정하는 어테뉴에이터, 스펙트로미터 등을 형성하여도 좋다.
제 2 광학계(706)는 제 1 광학계(704)에 의해 정형된 레이저 빔의 에너지 분포를 균일화하기 위한 광학계이다. 구체적으로는 포토 마스크(708)에 조사되는 레이저 빔의 에너지 분포를 균일화한다. 예를 들면, 호모지나이저 등을 사용하여, 레이저 빔의 에너지 분포를 균일화하면 좋다. 또한, 레이저 빔이 효율 좋게 포토 마스크(708)에 조사되도록, 호모지나이저와 포토 마스크(708)의 사이에 필드렌즈 등을 형성하여 집광시켜도 좋다.
포토 마스크(708)는 본 발명을 적용할 때에 사용하는 마스크이고, 상기 실시 형태 1 내지 4에서 사용하는 포토 마스크에 상당한다. 요컨대, 포토 마스크(708)는 투과 영역과 차광영역에서, 소망의 패턴이 형성되어 있는 마스크이다. 차광영역은 차광성이 우수하고, 또한 조사되는 레이저 빔의 에너지에 내성이 있는 재료를 사용한다. 또한, 투과 영역은 투광성을 갖는 재료를 사용하여도 좋고, 슬릿으로 하여도 좋다.
제 3 광학계(710)는 포토 마스크(708)를 통과하여 패턴화된 레이저 빔을 축소하기 위한 광학계이다. 레이저 빔은 포토 마스크(708)의 투과 영역만 투과하기 때문에, 포토 마스크(708)를 통과한 레이저 빔은 투과 영역에서 형성되는 패턴에 대응하게 된다. 제 3 광학계(710)는 포토 마스크(708)에 의한 레이저 빔의 패턴 형상을 유지한 채로, 축소하여 기판(714)에 결상하는 광학계이다. 예를 들면, 5분의 1, 10분의 1 등으로 축소되는 축소 렌즈를 사용하면 좋다.
기판(714)은 상기 실시 형태 1 내지 4에서 나타낸 바와 같이, 적어도 광 흡수층, 절연층이 적층 형성되어 있는 것을 사용한다. 광 흡수층 및 절연층의 재료 등은 상기 실시 형태 1 내지 4에 준한다. 광 흡수층은 레이저 빔의 에너지를 흡수하는 재료를 사용한다. 절연층은 레이저 빔을 투과하는 재료를 사용한다. 광 흡수층과 기판의 사이에, 여러 가지 층(예를 들면, 반도체층, 도전층 등의 피가공층)이 형성되어 있어도 좋다. 기판(714)은 스테이지(712)로 보유되고, XYZθ 방향으로 이동할 수 있다.
레이저 조사장치(700)에는 포토 마스크(708)에 레이저 빔이 균일하게 조사되 어 있는지를 감시, 제어하기 위한 수광소자(716)를 형성하여도 좋다. 그 외, 기판에 레이저 빔의 초점을 맞추기 위한 오토 포커스 기구로서, 수광소자(718)를 형성하여도 좋다. 수광소자(716, 718)로서는 CCD 카메라 등을 사용하면 좋다.
또한, 레이저 조사장치(700)에 미러 등을 적절하게 설치하고, 레이저 빔의 진행 방향을 제어하여도 좋다.
본 발명은 레이저 어블레이션을 이용하여 반도체층, 배선층, 전극층 등의 층을 패턴 형성하기 위한 마스크를 형성하는 것을 특징의 하나로 하고 있다. 본 실시 형태에서 나타내는 레이저 조사장치를 사용함으로써, 보다 미세한 패턴 형상을 갖는 마스크도 제작할 수 있다.
또한, 광학계를 사용하여, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔으로 가공함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 대면적 기판에, 단시간에 많은 패턴을 형성하는 것도 가능해져, 양산성을 향상시킬 수 있다.
본 실시 형태는 실시 형태 1 내지 4와, 적절하게 조합할 수 있다.
(실시 형태 6)
본 실시 형태에서는 본 발명을 적용하여 역스태거형 트랜지스터를 제작하는 방법에 관해서, 도 5 내지 도 8을 사용하여 설명한다.
우선, 도 5에, 본 발명을 적용하여 제작한 역스태거형 트랜지스터의 일 형태를 도시한다. 도 5에 도시하는 트랜지스터는 기판(500) 상에 하지 절연층(502)을 개재하여 게이트 전극으로서 기능하는 도전층(504)이 형성되어 있다. 상기 도전 층(504) 상에는 게이트 절연층(506)을 개재하여, 반도체층(508)과 일 도전성을 갖는 반도체층(510a, 510b)이 형성되어 있다. 일 도전성을 갖는 반도체층(510a, 510b)은 분리되어 있다. 또한, 반도체층(510a, 510b)상에, 소스 전극 또는 드레인 전극으로서 기능하는 도전층(512a), 도전층(512b)이 형성되어 있다. 도전층(512a, 512b)은 분리되어 있다. 또한, 도전층(512a)은 반도체층(510a)에 접하여 형성되고, 도전층(512b)은 반도체층(510b)에 접하여 형성되어 있다. 이하에, 구체적인 제작방법에 관해서 설명한다.
기판(500) 상에 하지 절연층(502)을 형성하고, 상기 하지 절연층(502) 상에 도전층(503)을 형성한다(도 6a 참조). 기판(500)은 바륨붕규산유리, 알루미노붕규산유리 등을 포함하는 유리기판, 석영기판, 사파이어기판, 세라믹기판, 또는 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용한다. 또한, 기판(500)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다.
하지 절연층(502)은 CVD법, 스퍼터링법, 스핀 코팅법 등의 여러 가지 방법에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여, 단층 구조 또는 적층 구조로 형성한다. 하지 절연층(502)은 형성하지 않아도 좋지만, 기판(500)으로부터의 오염물질 등을 차단하는 효과가 있다.
도전층(503)은 Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하면 좋다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘으로 대표되는 반도체 재료나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이거나 적층 구조 이어도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막 두께 50nm의 텅스텐막, 막 두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막 두께 30nm의 질화티탄막을 순차 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전층의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전층의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 도전층의 질화티탄막 대신에 티탄막을 사용하여도 좋다.
도전층(503)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성한다.
도전층(503) 상에 광 흡수층(550)을 형성하고, 상기 광 흡수층(550) 상에 절연층(552)을 형성한다. 그리고, 레이저 어블레이션용의 포토 마스크(554)를 개재하여, 절연층(552)측으로부터 레이저 빔(560)을 조사한다. 레이저 빔(560)은 포토 마스크(554)의 투과 영역(556)을 투과하고, 차광영역(558)에서는 차광된다(도 6a 참조).
광 흡수층(550)은 레이저 빔을 흡수할 수 있는 재료를 사용하여 형성한다. 예를 들면, 광 흡수층(550)은 도전 재료, 반도체 재료, 또는 절연 재료를 사용하여 형성할 수 있다. 구체적으로는 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 또는 알루미늄(Al)의 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물(질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등) 등의 도전 재료를 사용하여 형성하면 좋다. 그 외, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 반도체 재료를 사용하여 형성하여도 좋다. 또한, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기수지재료나, 실록산, 폴리실라잔 등의 절연 재료를 사용할 수 있다. 그 외에도, 황화아연, 질화실리콘, 황화수은, 염화알루미늄 등을 사용할 수 있다. 또한, 광 흡수층(550)은 단층 구조이거나 적층 구조이어도 좋고, 예를 들면, 막 두께 20nm의 크롬(Cr)막이나 산화아연막, 질화알루미늄막을 사용할 수 있다.
광 흡수층(550)은 증착법, 스퍼터링법, 또는 CVD법 등에 의해 형성한다. 또한, 절연 재료를 사용하여 광 흡수층(550)을 형성하는 경우, 도포법에 의해 형성하면 좋다. 또한, 광 흡수층(550)에, 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등의 희가스)를 첨가할 수도 있다.
절연층(552)은 레이저 빔(560)을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 투광성의 무기절연 재료나, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기절연 재료를 사용하여 형성하면 좋다. 또한, 절연층(552)은 단층 구조이거나 적층 구조이어도 좋다. 절연층(552)은 스퍼터링법, CVD법, 스핀 코팅법 등의 여러 가지 방법에 의해 형성할 수 있다.
포토 마스크(554)는 레이저 빔(560)을 투과하는 투과 영역(556)과, 레이저 빔(560)을 차광하는 차광영역(558)을 갖고, 투과 영역(556)과 차광영역(558)에서 소망의 패턴이 형성되어 있다. 구체적으로는 도전층(503)은 차광영역(558)의 패턴에 대응하여 가공되어, 잔존하게 된다. 포토 마스크(554)는 예를 들면 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 또, 포토 마스크(554)를 구성하는 차광영역(558)은 차광성이 우수하고, 또한 레이저 빔(560)의 에너지에 내성이 있는 재료를 사용하여 형성한다.
레이저 빔(560)으로서는 광 흡수층(550)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다.
이러한 레이저 빔(560)을 발진하는 것이 가능한 레이저 발진기로서는 KrF, ArF, XeCl 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는 기본파로부터 제 5 고조파를 적절하게 선택하여 사용하는 것이 바람직하다.
또한, 레이저 빔(560)은 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔을 적절하게 사용할 수 있다. 펄스 발진의 레이저 빔에 있어서는 통상, 수십 Hz 내지 수 kHz의 발진 주파수를 사용하지만, 그것보다도 현저하게 높은 10MHz 이상의 발진 주파수, 펄스 폭이 피코초대, 또는 펨토초(1O-15초)대의 레이저 빔이 얻어지는 펄스 발진 레이저를 사용하여도 좋다.
레이저 빔(560)의 단면형상은 원형, 타원형, 직사각형, 또는 선형(엄밀하게에는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋다. 또한, 이러한 단면형상이 되도록 광학계에서 가공하면 바람직하다.
또한, 레이저 빔(560)의 에너지는 광 흡수층(550)내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다.
포토 마스크(554)를 투과한 레이저빔(560)은 절연층(552)을 투과하고, 광 흡수층(550)에서 흡수된다. 광 흡수층(550)은 레이저 빔(560)의 조사 영역에서 레이저 어블레이션되고, 상층에 적층된 절연층(552)과 함께 부분적으로 제거된다. 요컨대, 광 흡수층(550)에서 흡수된 레이저 빔(560)의 에너지에 의해, 광 흡수층(550)의 조사 영역이 레이저 어블레이션되고, 조사 영역의 광 흡수층(550)의 일부 및 절연층(552)의 일부가 제거된다. 그리고, 광 흡수층(551) 및 절연층(553)이 잔존한다(도 6b).
레이저 빔(560)의 조사 후, 레이저 빔의 조사측으로부터, N2, 공기 등의 기체를 분사, 또는 물 등의 무반응 물질인 액체 등을 사용한 세정을 하여도 좋다. 이와 같이 기체를 분사, 또는 액체로 세정함으로써, 어블레이션에 기인하는 먼지나 잔사 등을 제거할 수 있다.
다음에, 광 흡수층(551) 및 절연층(553)을 에칭 마스크로 하여, 도전층(503)의 일부를 에칭 제거하고, 도전층(504)을 형성한다(도 6c 참조). 도전층(504)은 적절하게 드라이 에칭법이나 웨트 에칭법을 사용하여, 이방성 에칭 또는 등방성 에칭을 하면 좋다.
본 실시 형태에서는 등방성 에칭으로 도전층(504)을 형성한다. 형성된 도전층(504)의 측면은 테이퍼 형상을 갖는다. 등방성 에칭에는 웨트 에칭법을 적용하면 좋다. 또, 에칭액은 도전층(503)에 대하여 광 흡수층(551) 및 절연층(553)의 선택비가 높은 것을 사용한다. 예를 들면, 불산, 인산, 질산, 아세트산, 황산 등의 산성의 용액, 수산화칼륨, 하이드라진, 에틸렌디아민 등의 알칼리성의 용액을 사용할 수 있다. 또한, 에칭 용액에 순수나 완충제를 적절하게 더하여도 좋다.
또한, ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 도전층의 측면을 테이퍼 형상으로 에칭할 수도 있다. 또, 에칭 가스로서는 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CHF3, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2를 적절하게 사용할 수 있다. 또한, 에칭 가스에 He나 아르곤 등의 불활성 가스나 O2가스 등을 적절하게 더하여도 좋다.
예를 들면, 몰리브덴을 사용하여 도전층(503)을 형성한 경우, 혼산(混酸) 알루미늄액을 사용한 웨트 에칭법을 행할 수 있다. 또한, 도전층(503)을 텅스텐을 사용하여 형성하는 경우, 과수암모늄을 사용한 웨트 에칭법을 행할 수 있다.
또한, 이방성 에칭을 적용하여, 수직형상의 측면(측벽)을 갖는 도전층(504)을 형성하여도 좋다. 하지 절연층(502)은 드라이 에칭법을 사용한 경우, 기판(500)까지 에칭되어 버리는 것을 막는 효과가 있다.
에칭에 의해, 소망의 형상을 갖는 도전층(504)을 형성한 후, 마스크로서 사용한 광 흡수층(551) 및 절연층(553)은 제거한다. 광 흡수층(551) 및 절연층(553)의 제거는 웨트 에칭법 또는 드라이 에칭법을 사용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 제거하는 방법을, 적절하게 선택하면 좋다. 레이저 어블레이션을 이용하는 경우는 N2 등의 기체의 분사, 또는 액체를 사용한 세정을 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 제거하는 것이 바람직하다.
또한, 도전층(504)은 실시 형태 1 등에서 설명한 바와 같은 레이저 어블레이션을 이용하여 마스크를 형성하는 방법을 사용하지 않고, 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 소망의 장소에 선택적으로 도전층을 형성할 수 있다.
또한, 도전층(504)은 포토레지스트를 사용한 리소그래피 기술에 의해 형성하여도 좋다.
형성된 도전층(504)은 완성되는 트랜지스터의 게이트 전극층으로서 기능한다.
다음에, 도전층(504) 상에 게이트 절연층(506)을 형성한다(도 7a 참조).
게이트 절연층(506)은 CVD법, 스퍼터링법 등에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여 형성한다. 게이트 절연층(506)은 단층 구조이거나 적층 구조이어도 좋다. 예를 들면, 게이트 절연층(506)은 산화질화실리콘층의 단층 구조나, 질화실리콘층 및 산화실리콘층의 2층의 적층 구조를 사용하면 좋다. 또한, 이들을 사용하여, 3층 이상의 적층 구조로 하여도 좋다. 바람직하게는 치밀한 막질을 갖는 질화실리콘을 사용하면 좋다. 또한, 게이트 절연층(506)은 하층의 도전층(504)을 은이나 구리를 사용하여 액적토출법에 의해 형성한 경우는 질화실리콘이나 NiB를 사용하여 형성하는 것이 바람직하다. 이들의 막은 불순물의 확산을 막아, 표면을 평탄화하는 효과가 있다. 또, 게이트 절연층(506)의 성막중에, 아르곤 등의 희가스원소를 반응가스에 포함시켜도 좋다. 희가스원소를 반응가스에 포함시킴으로써, 낮은 성막 온도로, 누설 전류가 적은 치밀한 절연층을 얻을 수 있다.
다음에, 게이트 절연층(506) 상에 반도체층을 형성한다(도 7a 참조). 본 실시 형태에서는 반도체층(507)과 일 도전성을 갖는 반도체층(509)의 적층 구조로 한다. 또, 일 도전성을 갖는 반도체층(509)은 필요에 따라서 형성하면 좋다. 일 도전성을 갖는 반도체층(509)을 형성하면, 채널을 형성하는 반도체층과, 소스 전극 또는 드레인 전극으로서 기능하는 도전층과의 오믹 접촉을 양호하게 하기 때문에 바람직하다.
예를 들면, 반도체층(507) 상에 n 형을 갖는 반도체층(509)을 형성하여 n 채널 트랜지스터의 NMOS 구조, p 형을 갖는 반도체층(509)을 형성하여 p 채널 트랜지스터의 PMOS 구조를 제작할 수 있다. 또한, 반도체층(507)에 도전성을 부여하는 원소를 도핑에 의해서 첨가하고, 불순물 영역을 형성함으로써, n 채널 트랜지스터, p 채널 트랜지스터를 형성할 수도 있다. 또한, n 형을 갖는 반도체층(509)을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층(507)에 도전성을 부여하여도 좋다.
반도체층을 형성하는 재료는 실란이나 게르만(germane)으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제작되는 어몰퍼스 반도체(이하「AS」라고도 함)나, 상기 어몰퍼스 반도체를 빛에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미어몰퍼스(미결정(微結晶) 또는 마이크로크리스탈이라고도 불림. 이하「SAS」라고도 함) 반도체 등의 결정성 반도체 등을 사용할 수 있다. 반도체층은 각종 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성할 수 있다.
SAS는 어몰퍼스와 결정구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유에너지적으로 안정된 제 3 상태를 갖는 반도체로서, 단거리 질서를 갖고 격자 일그러짐을 갖는 결정질의 영역을 포함하고 있다. 적어도 막중의 일부의 영역에는 0.5nm 내지 20nm의 결정 영역을 관측할 수 있고, 실리콘을 주성분으로 하는 경우에는 라만 스펙트럼이 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 실리콘 결정 격자에 유래한다는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 종단화하기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는 실리콘을 포함하는 기체를 글로 방전 분해(플라즈마 CVD)하여 형성한다. 실리콘을 포함하는 기체로서는 SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 실리콘을 포함하는 기체를 H2, 또는 H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희가스원소로 희석하여도 좋다. 희석률은 2배 내지 1000배의 범위, 압력은 대략 0.1Pa 내지 133Pa의 범위, 전원주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz 이다. 기판 가열 온도는 300℃ 이하가 바람직하고, 100℃ 내지 200℃의 기판 가열 온도에서도 형성 가능하다. 여기에서, 주로 성막 시에 수취되는 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분에 유래하는 불순물은 1×1O20cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019 cm-3 이하, 바람직하게는 1×1019cm-3 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스원소를 포함하여 격자 일그러짐 더욱 조장시킴으로써 안정성이 늘어 양호한 SAS가 얻어진다. 또한 반도체층으로서 불소계 가스로 형성되는 SAS층에 수소계 가스로 형성되는 SAS층을 적층하여도 좋다.
어몰퍼스 반도체로서는 대표적으로는 수소화어몰퍼스 실리콘, 결정성 반도체 로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미어몰퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체층에, 다결정 반도체 또는 세미어몰퍼스 반도체 등의 결정성 반도체를 사용하는 경우, 그 반도체층의 제작방법은 각종 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하여 형성하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수도 있다. 예를 들면, 실리콘을 사용하여, 결정화를 조장하는 원소를 도입하지 않고 반도체층을 제작하는 경우는 비정질 실리콘층에 레이저 빔을 조사하기 전에, 질소 분위기하에서 500℃, 1시간 가열함으로써 비정질 실리콘층의 함유 수소 농도를 1×1O20atoms/cm3 이하로까지 방출시키는 것이 바람직하다. 이것은 수소를 많이 포함한 비정질 실리콘층에 레이저 빔을 조사하면 비정질 실리콘층이 파괴되어 버리기 때문이다.
비정질 반도체층으로의 금속원소의 도입의 방법으로서는 상기 금속원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 한정은 없 고, 예를 들면 스퍼터링법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체층의 표면의 젖음성을 개선하고, 비정질 반도체층의 표면 전체에 수용액을 널리 퍼지게 하게 하기 위해서, 산소 분위기중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존 함유수 또는 과산화수소수에 의한 처리 등에 의해, 비정질 반도체층의 표면에 산화막을 형성하는 것이 바람직하다.
비정질 반도체층의 결정화는 열처리와 레이저 빔 조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저 빔 조사를 단독으로, 복수회 행하여도 좋다.
또한, 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 형성하여도 좋다. 또한, 선형 플라즈마법을 사용하여, 결정성 반도체층을 선택적으로 기판에 형성하여도 좋다.
또한, 반도체층(507)은 유기 반도체 재료를 사용하여 형성할 수 있다. 유기 반도체 재료로서는 저분자재료, 고분자재료 등이 사용되고, 도전성 고분자재료 등의 재료도 사용할 수 있다. 예를 들면, 골격이 공액 2중 결합으로 구성되는 π 전자공액계의 고분자재료를 사용할 수 있고, 구체적으로는 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체나, 가용성의 고분자재료를 사용할 수 있다. 그 외, 유기 반도체 재료로서는 가용성의 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또, 이러한 유기 반도체 재료로서는 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도 체, 폴리아릴렌비닐렌 등이 있다.
전구체를 유기반도체로 변환할 때는 가열처리뿐만 아니라 염화수소가스 등의 반응촉매를 첨가하는 것이 이루어진다. 또한, 이들의 가용성 유기 반도체 재료를 용해시키는 대표적인 용매로서는 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ부틸락톤, 부틸셀로솔브, 사이클로헥산, NMP(N-메틸-2-피롤리돈), 사이클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF) 또는 THF(테트라하이드로푸란) 등을 적용할 수 있다.
본 실시 형태에서는 반도체층(507) 및 일 도전성을 갖는 반도체층(509)으로서 비정질 반도체층을 형성한다. 일 도전성을 갖는 반도체층(509)으로서는 n 형을 부여하는 불순물 원소인 인(P)을 포함하는 n 형을 갖는 반도체층을 형성한다. 일 도전성을 갖는 반도체층(509)은 소스 영역 및 드레인 영역으로서 기능하고, 반도체층(507)과, 소스 전극 또는 드레인 전극으로서 기능하는 도전층과의 오믹 접촉을 양호하게 한다. 또, 일 도전성을 갖는 반도체층(509)은 필요에 따라서 형성하면 좋고, n 형을 부여하는 불순물 원소(P, As)를 갖는 n 형을 갖는 반도체층이나 p 형을 부여하는 불순물 원소(B)를 갖는 p 형을 갖는 반도체층을 형성할 수 있다.
다음에, 반도체층(509) 상에, 광 흡수층(562), 절연층(564)을 적층 형성한다. 그리고, 포토 마스크(566)를 개재하여, 기판(500)의 반도체층(509) 등이 형성된 면측에 레이저 빔(572)을 조사한다. 레이저 빔(572)은 포토 마스크(566)의 투과 영역(568)을 투과하고, 차광영역(570)에서는 차광된다(도 7a 참조).
광 흡수층(562), 절연층(564)은 상술한 광 흡수층(550), 절연층(552)과 동일 하게 형성하면 좋다.
포토 마스크(566)는 레이저 빔(572)을 투과하는 투과 영역(568)과, 레이저 빔(572)을 차광하는 차광영역(570)을 갖고, 투과 영역(568)과 차광영역(570)에서 소망의 패턴이 형성되어 있다. 포토 마스크(566)에 형성된 패턴, 구체적으로는 차광영역(570)의 패턴에 대응하여 반도체층(507) 및 일 도전성을 갖는 반도체층(509)은 가공되어, 잔존하게 된다. 포토 마스크(566)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 물론, 포토 마스크(554)와 마찬가지로, 포토 마스크(566)를 구성하는 차광영역(570)은 차광성이 우수하고, 또 레이저 빔(572)의 에너지에 내성이 있는 재료를 사용한다.
레이저 빔(572)은 상술한 레이저 빔(560)과 마찬가지로, 광 흡수층(562)에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋다. 또한, 레이저 빔(572)의 에너지는 광 흡수층(562)내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다.
포토 마스크(566)를 투과한 레이저 빔(572)은 절연층(564)을 투과하여, 광 흡수층(562)에서 흡수된다. 광 흡수층(562)은 레이저 빔(572)의 조사 영역에서 레이저 어블레이션되어 그 일부는 상층에 적층된 절연층(564)의 일부와 동시에 제거된다. 요컨대, 광 흡수층(562)에서 흡수된 레이저 빔(572)의 에너지에 의해, 광 흡수층(562)의 조사 영역이 레이저 어블레이션되고, 조사 영역의 광 흡수층(562)의 일부 및 절연층(564)의 일부가 제거된다. 그리고, 광 흡수층(563) 및 절연층(565) 이 잔존한다(도 7b 참조). 레이저 빔(572) 조사 후는 N2 등의 기체의 분사, 또는 액체를 사용한 세정을 하여도 좋다. 이렇게 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 더욱 저감할 수 있다.
다음에, 광 흡수층(563) 및 절연층(565)을 마스크로 하여 일 도전성을 갖는 반도체층(509) 및 반도체층(507)의 일부를 에칭 제거하고, 일 도전성을 갖는 반도체층(505) 및 반도체층(508)을 형성한다. 일 도전성을 갖는 반도체층(505) 및 반도체층(508)은 적절하게 드라이 에칭법이나 웨트 에칭법을 적용하여, 이방성 에칭 또는 등방성 에칭을 함으로써 형성하면 좋다.
본 실시 형태에서는 이방성 에칭으로 반도체층(505) 및 반도체층(508)을 형성한다. 반도체층(505) 및 반도체층(508)의 측면은 수직형상을 갖는다. 이방성 에칭은 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CHF3, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2 등을 사용하여, 드라이 에칭을 하면 좋다.
소망의 형상의 반도체층(505) 및 반도체층(508)을 형성한 후, 마스크로서 사용한 광 흡수층(563) 및 절연층(565)은 제거한다(도 7c 참조).
광 흡수층(563) 및 절연층(565)의 제거는 웨트 에칭법, 드라이 에칭법을 사용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 제거하면 된다. 레이저 어블레이션을 이용하는 경우는 N2 등의 기체의 분사, 또는 액체를 사용한 세정을 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 더욱 저감할 수 있다.
또, 반도체층(505) 또는 반도체층(508)은 실시 형태 1 등에서 설명한 바와 같은 방법을 사용하지 않고, 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 소망의 장소에 선택적으로 반도체층을 형성할 수 있다.
또한, 반도체층(505) 또는 반도체층(508)은 포토레지스트를 사용한 리소그래피 기술에 의해 형성하여도 좋다.
반도체층(508)은 완성되는 트랜지스터의 채널을 형성한다. 또한, 반도체층(505)은 완성되는 트랜지스터의 소스 영역 또는 드레인 영역을 형성한다.
다음에, 반도체층(505) 상에 도전층(511)을 형성한다(도 8a 참조). 도전층(511)의 일부는 완성하는 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능한다.
도전층(511)은 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄), Mo(몰리브덴), Ta(탄탈), Ti(티탄)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료 등을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 산화실리콘을 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연, 질화티탄 등을 조합하여도 좋다. 또한, 도전층(511)은 단층 구조이거나 적층 구조이어도 좋다.
도전층(511)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD 법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다.
다음에, 도전층(511) 상에 광 흡수층(574), 절연층(576)을 적층 형성한다. 그리고, 포토 마스크(578)를 개재하여, 절연층(576)측으로부터 레이저 빔(584)을 조사한다. 레이저 빔(584)은 포토 마스크(578)의 투과 영역(580)을 투과하고, 차광영역(582)에서는 차광된다(도 8a 참조).
광 흡수층(574), 절연층(576)은 상술한 광 흡수층(550, 562), 절연층(552, 564)과 동일하게 형성하면 좋다.
포토 마스크(578)는 레이저 빔(584)을 투과하는 투과 영역(580)과, 레이저 빔(584)을 차광하는 차광영역(582)을 갖고, 투과 영역(580)과 차광영역(582)에서, 소망의 패턴이 형성되어 있다. 구체적으로는 차광영역(582)의 패턴에 대응하여 도전층(511)은 가공되고, 잔존하게 된다. 포토 마스크(578)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 물론, 포토 마스크(578)를 구성하는 차광영역(582)은 포토 마스크(554, 566)와 마찬가지로, 차광성이 우수하고, 또한 레이저 빔(584)의 에너지에 내성이 있는 재료를 사용한다.
레이저 빔(584)은 상술한 레이저 빔(560, 572)과 마찬가지로, 광 흡수층(574)에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋다. 또한, 레이저 빔(584)의 에너지는 광 흡수층(574)내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으킬 정도가 바람직하다.
포토 마스터(578)를 투과한 레이저 빔(584)은 절연층(576)을 투과하여, 광 흡수층(574)에서 흡수된다. 광 흡수층(574)은 레이저 빔(584)의 조사 영역에서 레이저 어블레이션되고, 그 일부는 상층에 적층된 절연층(576)의 일부와 함께 제거된다. 요컨대, 광 흡수층(574)에서 흡수된 레이저 빔(584)의 에너지에 의해, 광 흡수층(574)의 조사 영역이 레이저 어블레이션되어, 조사 영역의 광 흡수층(574)의 일부 및 절연층(576)의 일부가 제거된다. 그리고, 광 흡수층(575a), 광 흡수층(575b), 및 절연층(577a), 절연층(577b)이 잔존한다(도 8b 참조). 레이저 빔(584) 조사 후는 N2 등의 기체의 분사, 또는 액체를 사용한 세정을 하여도 좋다. 이렇게 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 더욱 저감할 수 있다.
다음에, 광 흡수층(575a, 575b), 및 절연층(577a, 577b)을 마스크로 하여, 도전층(511)의 일부를 에칭 제거한다(도 8c 참조). 도전층(511)은 적절하게 드라이 에칭법 또는 웨트 에칭법을 적용하여, 이방성 에칭 또는 등방성 에칭을 하면 좋다.
본 실시 형태에서는 이방성 에칭으로, 측면이 수직형상을 갖는 도전층(512a, 512b)을 형성한다. 예를 들면, 이방성 에칭은 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CHF3, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2 등의 에칭 가스를 사용하여 드라이 에칭을 하면 좋다.
소망의 형상의 도전층(512a, 512b) 등을 형성한 후, 마스크로서 사용한 광 흡수층(575a, 575b), 및 절연층(577a, 577b)은 제거한다(도 9a 참조).
광 흡수층(575a, 575b), 및 절연층(577a, 577b)의 제거는 웨트 에칭법, 드라 이 에칭법을 사용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 제거하는 방법을 사용하면 좋다. 레이저 어블레이션을 이용하는 경우는 N2, 공기 등의 기체의 분사, 또는 액체를 사용한 세정을 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 더욱 저감할 수 있다.
또, 도전층(512a, 512b)은 실시 형태 1 등에서 설명한 바와 같은 레이저 빔을 조사하여 발생하는 어블레이션 현상을 이용하여 마스크를 형성하는 방법을 사용하지 않고, 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판) 인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 소망의 장소에 선택적으로 도전층을 형성할 수 있다.
또한, 도전층(512a, 512b)은 포토레지스트를 사용한 리소그래피 기술에 의해 형성하여도 좋다.
도전층(512a, 512b)은 완성되는 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능한다.
또한, 레이저 빔(584)의 조사에 의해 레이저 어블레이션할 때는 광 흡수층(574)의 재료나 레이저 빔(584)의 에너지 등의 조건을 적절하게 선택함으로써, 광 흡수층(574)상의 절연층(576)만을 제거하는 것도 가능하다. 이 경우, 어블레이션 후의 절연층(577a, 577b)을 마스크로 하여 광 흡수층(574) 및 도전층(511)의 에칭을 한 후, 마스크로서 사용한 절연층(577a, 577b)을 제거하면 된다. 마찬가지 로, 상술한 레이저 빔(560, 572)의 조사에 의해 어블레이션을 할 때도, 광 흡수층(550, 562)의 재료나 레이저 빔(560, 572)의 에너지 등의 조건을 적절하게 선택함으로써, 광 흡수층(550, 562)상의 절연층(552, 564)만을 제거하는 것이 가능하다. 이 경우, 어블레이션 후의 절연층을 마스크로서 사용하고, 상기 마스크로서 기능하는 절연층 하의 광 흡수층 및 피가공층(전극층, 반도체층 등)을 에칭하여, 소망의 패턴을 형성하면 좋다. 또한, 특히 문제가 되지 않으면, 광 흡수층 또는 절연층을 잔존시키는 것도 가능하다.
다음에, 도전층(512a), 도전층(512b)을 마스크로 하여, 일 도전성을 갖는 반도체층(505)의 일부를 에칭 제거하고, 반도체층(508)의 일부를 노출시킨다(도 9b 참조). 일 도전성을 갖는 반도체층(505)의 에칭은 적절하게 드라이 에칭법 또는 웨트 에칭법을 적용하여 행하면 좋다. 드라이 에칭법을 적용한 경우는 반도체층(508)의 노출부까지 다소 에칭되어 막 두께가 감소하고, 반도체층(508)의 다른 부분과 비교하여 노출부가 움푹 패는 경우가 있다.
이상의 공정에서, 역스태거형 트랜지스터(보텀게이트형 트랜지스터라고도 일컬어짐)인 트랜지스터(520)를 제작할 수 있다(도 9b 참조).
또, 본 실시 형태에서는 여러 가지 공정에서 레이저 빔의 조사에 의한 어블레이션을 이용하여 패턴을 형성하였지만, 본 발명은 이것에 한정되지 않고, 포토레지스트를 사용한 리소그래피 기술을 사용하여 형성하여도 좋다. 물론, 그 밖의 선택적으로 패턴을 형성할 수 있는 기술을 사용하여도 좋다. 본 발명은 적어도 1개의 공정에서, 레이저 빔의 조사에 의한 어블레이션을 이용하여 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공하고 소망의 패턴을 얻는 것을 특징으로 한다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감하고, 트랜지스터를 제작할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 본 발명을 적용함으로써, 포토레지스트에 포함되는 불순물 등의 오염을 막을 수 있고, 트랜지스터의 특성 열화를 방지할 수 있다. 그 결과, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 반도체 장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 5와, 적절하게 조합할 수 있다. (실시 형태 7)
본 실시 형태에서는 실시 형태 6과 다른 역스태거형 트랜지스터를 제작하는 방법에 관해서, 도 21, 도 22를 사용하여 설명한다. 또, 상기 실시 형태 6과 중복하는 구성은 동일한 부호로 나타내고, 설명은 일부 생략하거나 또는 간략화한다.
기판(500) 상에, 하지 절연층(502), 도전층(504)을 실시 형태 6에서 나타낸 바와 같이 형성한다(도 6c 참조). 도전층(504)은 게이트 전극으로서 기능한다.
도전층(504) 상에, 게이트 절연층(1506), 반도체층(1507), 일 도전성을 갖는 반도체층(1509), 광 흡수층(1511), 절연층(1558)을 순차 적층 형성한다(도 21a 참조).
게이트 절연층(1506)은 상기 실시 형태 6에서 나타낸 게이트 절연층(506)과 마찬가지로 형성하면 좋다. 예를 들면, CVD법, 스퍼터링법 등에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여 형성하면 좋고, 단층 구조이거나 적층 구조이어도 좋다.
반도체층(1507), 일 도전성을 갖는 반도체층(1509)은 상기 실시 형태 6에서 나타낸 반도체층(507), 일 도전성을 갖는 반도체층(509)과 마찬가지로 형성하면 좋다. 예를 들면, 실리콘, 실리콘게르마늄 등의 반도체 재료를 사용하고, 스퍼터링법, CVD법에 의해, 단층 구조 또는 적층 구조로 형성한다. 또한, 반도체층(1507)은 비정질 반도체이거나 결정성 반도체이어도 좋다. 결정성 반도체는 비정질 반도체를 레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등을 사용하여 형성할 수 있다.
일 도전성을 갖는 반도체층(1509)은 필요에 따라서 형성하면 좋다. 상기 반도체층(1509)을 형성함으로써, 채널을 형성하는 반도체층(1507)과 소스 전극 또는 드레인 전극으로서 기능하는 도전층과의 오믹 접촉을 양호하게 할 수 있다.
광 흡수층(1511)은 레이저 빔(1572)을 흡수할 수 있는 도전 재료를 사용하여 형성한다. 예를 들면, 광 흡수층(1511)은 도전 재료, 반도체 재료, 또는 절연 재료를 사용하여 형성한다. 구체적으로는 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 또는 알루미늄(Al)의 원소, 또는 상기 원소를 주성 분으로 하는 합금 재료 또는 화합물(질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등) 등의 도전 재료를 사용하여, 증착법, 스퍼터링법, 또는 CVD법 등에 의해 형성한다. 또, 광 흡수층(1511)으로서는 그 외, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 반도체 재료, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기수지재료나, 실록산, 폴리실라잔 등의 절연 재료를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은 염화알루미늄 등을 사용할 수 있다. 절연 재료를 사용하여 광 흡수층(1511)을 형성하는 경우, 도포법에 의해 형성하면 좋다. 또한, 광 흡수층(1511)은 단층 구조이거나 적층 구조이어도 좋다. 본 실시 형태에서는 광 흡수층(1511)의 일부를, 완성되는 트랜지스터의 소스 전극 또는 드레인 전극으로서 사용한다.
절연층(1558)은 레이저 빔(1572)을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 투광성의 무기절연 재료나, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기절연 재료를 사용하여 형성하면 좋다. 또한, 절연층(1558)은 단층 구조이거나 적층 구조이어도 좋다. 절연층(1558)은 스퍼터링법, CVD법, 스핀 코팅법 등의 여러 가지 방법에 의해 형성할 수 있다.
포토 마스크(1566)를 개재하여, 절연층(1558)측으로부터 레이저 빔(1572)을 조사한다. 레이저 빔(1572)은 포토 마스크(1566)의 투과 영역(1568)을 투과하고, 차광영역(1570)에서는 차광된다(도 21a 참조).
포토 마스크(1566)는 레이저 빔(1572)을 투과하는 투과 영역(1568)과, 차광하는 차광영역(1570)을 갖고, 투과 영역(1568)과 차광영역(1570)에서 소망의 패턴이 형성되어 있다. 예를 들면, 포토 마스크(1566)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 또, 포토 마스크(1566)를 구성하는 차광영역(1570)은 차광성이 우수하고, 또 레이저 빔(1572)의 에너지에 내성이 있는 재료를 사용하여 형성한다.
레이저 빔(1572)으로서는 광 흡수층(1511)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다. 구체적으로 사용하는 레이저 발진기 등은 상기 실시 형태 6에 준한다.
레이저 빔(1572)의 단면형상은 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)을 적절하게 사용하면 좋다. 또한, 이러한 단면형상이 되도록 광학계에서 가공하면 바람직하다.
또한, 레이저 빔(1572)의 에너지는 광 흡수층(1511)내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다.
포토 마스크(1566)를 투과한 레이저 빔(1572)은 절연층(1558)을 투과하고, 광 흡수층(1511)에서 흡수된다. 광 흡수층(1511)은 레이저 빔(1572)의 조사 영역에서 레이저 어블레이션되고, 조사 영역에서의 광 흡수층(1511)의 일부와 그 상층에 적층되어 있는 절연층(1558)의 일부가 제거된다. 요컨대, 광 흡수층(1511)에 흡수된 레이저 빔(1572)의 에너지에 의해, 레이저 빔(1572)의 조사 영역의 광 흡수층(1511)의 일부 및 그 상층의 절연층(1558)의 일부가 레이저 어블레이션되어, 제거된다. 그리고, 광 흡수층(1513) 및 절연층(1559)이 잔존한다(도 21b 참조). 또, 레이저 빔(1572) 조사 후는 N2, 공기 등의 기체의 분사, 또는 액체를 사용한 세정을 하여도 좋다.
광 흡수층(1513) 및 절연층(1559)을 마스크로 하여 일 도전성을 갖는 반도체층(1509) 및 반도체층(1507)의 일부를 에칭 제거하고, 일 도전성을 갖는 반도체층(1510) 및 반도체층(1508)을 형성한다(도 21c 참조). 일 도전성을 갖는 반도체층(1510) 및 반도체층(1508)은 적절하게 드라이 에칭법이나 웨트 에칭법을 적용하여, 이방성 에칭 또는 등방성 에칭을 행하면 좋다.
본 실시 형태에서는 이방성 에칭을 하고, 수직형상의 측면을 갖는 반도체층(1508), 일 도전성을 갖는 반도체층(1510)을 형성한다. 이방성 에칭은 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CHF3, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2 등을 사용한 드라이 에칭을 하면 좋다.
또한, 레이저 빔(1572)의 에너지나, 광 흡수층(1511)을 형성하는 재료 등의 조건에 따라서는 레이저 어블레이션 후에, 레이저 빔(1572) 조사 영역의 광 흡수층(1511)의 일부 또는 전부가 잔존하는 것이 있다. 그 경우, 절연층(1559)을 마스크로 하여, 마스크로서 기능하는 절연층(1559)보다도 하층에 있는 광 흡수층(1511),반도체층(1509) 및 반도체층(1507)을 에칭하면 좋다. 또는 절연층(1559) 을 마스크로 하여 광 흡수층(1511)을 에칭한 후, 절연층(1559) 및 잔존한 광 흡수층을 마스크로 하여, 하층의 반도체층(1509) 등을 에칭하면 좋다.
다음에, 포토 마스크(1574)를 개재하여, 절연층(1559)측으로부터 레이저 빔(1576)을 조사한다. 레이저 빔(1576)은 포토 마스크(1574)의 투과 영역(1578)을 투과하고, 차광영역(1580)에서는 차광된다(도 22a 참조).
포토 마스크(1574)는 투과 영역(1578)과 차광영역(1580)에서, 소망의 패턴을 형성하고 있다. 포토 마스크(1574)는, 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 포토 마스크(1574)를 구성하는 차광영역(1580)은 포토 마스크(1566)와 마찬가지로, 차광성이 우수하고, 또 레이저 빔(1576)의 에너지에 내성이 있는 재료를 사용한다.
레이저 빔(1576)은 상술한 레이저 빔(1572)과 마찬가지로, 광 흡수층(1513; 광 흡수층(1511))에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋다. 또한, 레이저 빔(1576)의 에너지는 광 흡수층(1513)내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다.
포토 마스크(1574)를 투과한 레이저 빔(1576)은 절연층(1559)을 투과하고, 광 흡수층(1513)에서 흡수된다. 광 흡수층(1513)은 레이저 빔(1576)의 조사 영역에서 레이저 어블레이션되고, 조사 영역에서의 광 흡수층(1513)의 일부와 상층에 적층되어 있는 절연층(1559)의 일부가 제거된다. 요컨대, 광 흡수층(1513)에 흡수된 레이저 빔(1576)의 에너지에 의해, 레이저 빔(1576)의 조사 영역의 광 흡수층(1513)의 일부 및 그 상층의 절연층(1559)의 일부가 레이저 어블레이션되어, 제 거된다. 그리고, 광 흡수층(1512a), 광 흡수층(1512b), 및 절연층(1560a), 절연층(1560b)이 잔존한다(도 22b 참조). 광 흡수층(1512a, 1512b)은 분리되어 있다. 마찬가지로, 절연층(1560a, 1560b)은 분리되어 있다. 레이저 빔(1576) 조사 후는 N2, 공기 등의 기체의 분사, 또는 액체를 사용한 세정을 하여도 좋다. 이렇게 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 저감할 수 있다.
다음에, 광 흡수층(1512a, 1512b) 상의 절연층(1560a, 1560b)을 제거한다(도 22c 참조). 절연층(1560a, 1560b)의 제거는 웨트 에칭법, 드라이 에칭법을 사용하여 에칭 제거하는 방법이나, 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 제거하는 방법을 사용하면 좋다. 레이저 어블레이션을 이용하는 경우는 N2, 공기 등의 기체의 분사, 또는 액체를 사용한 세정을 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 더욱 저감할 수 있다.
다음에, 광 흡수층(1512a, 1512b)을 마스크로 하여, 반도체층(1508)의 일부가 노출되도록 일 도전성을 갖는 반도체층(1510)을 에칭하고, 일 도전성을 갖는 반도체층(1514a, 1514b)을 형성한다(도 22d 참조). 에칭은 드라이 에칭법이나 웨트 에칭법을 사용하고, 이방성 에칭 또는 등방성 에칭을 하면 좋다.
본 실시 형태에서는 이방성 에칭을 사용하여, 측면이 수직형상인 광 흡수층(1512a, 1512b), 및 반도체층(1514a, 1514b)을 형성한다. 예를 들면, 이방성 에칭은 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CHF3, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2 등의 에칭 가스를 사용한 드라이 에칭을 하면 좋다. 드라이 에칭을 한 경우는 반도체층(1508)의 노출부분이 다소 에칭되어 막 두께가 감소하고, 반도체층(1508)의 다른 부분과 비교하여 노출부분이 움푹 패는 경우가 있다.
다음에, 광 흡수층(1512a, 1512b) 상에 층간절연층(1516)을 형성한다(도 23a 참조).
절연층(1516)은 스퍼터링법이나 CVD법 등에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 무기절연 재료를 사용하여 형성한다. 또한, 절연층(1516)은 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐 등의 유기절연 재료를 사용하여 형성하여도 좋다. 또, 절연층(1560a, 1560b)을 제거하지 않고, 절연층(1516)을 적층 형성하여도 좋다.
다음에, 포토 마스크(1582)를 개재하여, 절연층(1516)측으로부터 레이저 빔(1584)을 조사한다. 레이저 빔(1584)은 포토 마스크(1582)의 투과 영역(1586)을 투과하고, 차광영역(1588)에서는 차광된다(도 23a 참조).
포토 마스크(1582)는 투과 영역(1586)과 차광영역(1588)에서, 소망의 패턴이 형성되어 있다. 포토 마스크(1582)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료로 패턴을 형성한 것을 사용하면 좋다. 포토 마스크(1582)를 구성하는 차광영역(1588)은 포토 마스크(1566)와 마찬가지로, 차광성이 우수하고, 또한 레이저 빔(1584)의 에너지에 내성이 있는 재료를 사용한다.
레이저 빔(1584)은 상술한 레이저 빔(1572)과 마찬가지로, 광 흡수층(1512a, 1512b; 광 흡수층(1513))에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋다. 또한, 레이저 빔(1584)의 에너지는 광 흡수층(1512a, 1512b) 내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다.
포토 마스크(1582)를 투과한 레이저 빔(1584)은 절연층(1516)을 투과하고, 광 흡수층(1512a, 1512b)에서 흡수된다. 광 흡수층(1512a, 1512b)는 레이저 빔(1584)의 조사 영역에서 레이저 어블레이션되고, 조사 영역의 절연층(1516)의 부분이 제거되고, 개구부(1517a), 개구부(1517b)가 형성된다(도 23b 참조). 이 때, 광 흡수층(1512a, 1512b)은 절연층(1516)과 함께 일부 또는 전부가 제거되어도 좋다. 본 실시 형태에서는 레이저 어블레이션에 의해, 절연층(1516)의 부분만이 제거된다.
레이저 빔(1584) 조사 후는 N2, 공기 등의 기체의 분사, 또는 액체를 사용한 세정을 하여도 좋다. 이렇게 함으로써, 어블레이션에 기인하는 먼지, 잔사 등을 저감할 수 있다.
다음에, 절연층(1516)상 및 상기 절연층(1516)에 형성된 개구부(1517a, 1517b)에 도전층(1518a), 도전층(1518b)을 형성한다(도 23c 참조). 도전층(1518a, 1518b)은 광 흡수층(1512a, 1512b)과 접속한다.
도전층(1518a, 1518b)은 Ag(은), Au(금), 알루미늄(Al), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 구리(Cu) 등의 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 등의 도전 재료를 사용하여 형성하면 좋다. 또한, 인듐주석산화물(ITO), 산화실리콘을 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기 주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
이상의 공정에서, 역스태거형 트랜지스터인 트랜지스터를 제작할 수 있다.
또, 본 실시 형태에서는 여러 가지 공정에서 레이저 빔의 조사에 의한 어블레이션을 이용하여 패턴을 형성하였지만, 본 발명은 이것에 한정되지 않고, 포토레지스트 재료를 사용한 리소그래피 기술을 사용하여 형성하여도 좋다. 물론, 그 밖의 선택적으로 패턴을 형성할 수 있는 기술을 사용하여도 좋다. 본 발명은 적어도 1개의 제조 공정에서, 레이저 빔의 조사에 의한 어블레이션을 이용하여 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공하여 소망의 패턴을 얻는 방법을 사용하는 것을 특징으로 한다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감하고, 트랜지스터를 제작할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 본 발명을 적용함으로써, 포토레지스트에 포함되는 불순물 등의 오염을 막을 수 있고, 트랜지스터의 특성 열화를 방지할 수 있다. 그 결과, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 반도체 장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 5와, 적절하게 조합할 수 있다.
(실시 형태 8)
본 실시 형태에서는 본 발명에 따른 표시패널의 구성에 관해서 설명한다.
도 17a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러 가지 규격에 따라서 형성하면 좋고, XGA로서 RGB를 사용한 풀컬러 표시이면 1024×768×3(RGB), UXGA로서 RGB를 사용한 풀컬러 표시이면 1600×1200×3(RGB), 풀스펙하이비전에 대응시키고, RGB를 사용한 풀컬러 표시이면 1920×1080×3(RGB)으로 하면 좋다.
화소(2702)는 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장되는 신호선이 교차함으로써, 매트릭스형으로 배치된다. 화소(2702)의 각각은 스위칭 소자와 상기 스위칭 소자에 접속하는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 일례는 트랜지스터이고, 트랜지스터의 게이트 전극측이 주사선과, 소스 전극 또는 드레인 전극측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 17a는 주사선 및 신호선으로 입력하는 신호를, 외부 부착의 구동회로에 의해 제어하는 표시장치의 구성을 도시하고 있지만, 도 18a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 18b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리기판 상에 트랜지스터로 회로를 형성한 것이어도 좋다. 도 18에 있어서, 드라이버 IC(2751)는 FPC(2750)와 접속하고 있다.
또한, 화소에 형성하는 트랜지스터를, 결정성이 높은 다결정(미결정) 반도체로 형성하는 경우에는 도 17b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 17b에 있어서, 3701은 화소부이고, 신호선측 구동회로는 도 17a와 마찬가지로 외부 부착의 구동회로에 의해 제어한다. 화소에 형성하는 트랜지스터를 이동도가 높은 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는 도 17c에 도시하는 바와 같이, 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다. 본 실시 형태에 있어서, 화소에 형성되는 트랜지스터 등에, 상기 실시 형태 1 내지 실시 형태 7에서 나타낸 바와 같은 소망의 패턴을 형성하기 위해서 레이저 어블레이션을 이용하는 본 발명을 적용할 수 있다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감하고, 트랜지스터를 제작할 수 있다. 따라서, 리소그래피 공정을 간략화할 수 있고, 표시패널을 제작할 때의 스루풋을 향상시킬 수 있다.
또한, 포토레지스트를 사용하는 공정을 삭감할 수 있기 때문에, 포토레지스트에 포함되는 불순물 등의 오염을 막을 수 있고, 신뢰성이 높은 표시패널을 제작할 수 있다.
(실시 형태 9)
본 실시 형태에서는 본 발명을 적용하여 제작한 역스태거형 트랜지스터를 갖는 표시장치의 제작방법의 일 형태에 관해서, 도 11, 도 12를 사용하여 설명한다. 특히, 발광소자를 구비한 표시장치의 제작방법에 관해서 설명한다. 또, 상술한 실시 형태와 중복하는 구성은 동일한 부호를 사용하여 설명하고, 일부 생략 또는 간략화하여 설명한다.
우선, 기판(5000)상에 하지 절연층(5002)을 개재하여, 실시 형태 5에서 나타낸 트랜지스터(520)를 형성한다. 다음에, 트랜지스터(520)를 덮도록, 절연층(5010)을 형성한다(도 11a 참조).
기판(5000)은 바륨붕규산유리, 알루미노붕규산유리 등을 포함하는 유리기판, 석영기판, 사파이어기판, 세라믹기판, 또는 본 제작 공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용한다. 또한, 기판(5000)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다.
하지 절연층(5002)은 CVD법, 스퍼터링법, 스핀 코팅법 등의 여러 가지 방법에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여, 단층 구조 또는 적층 구조로 형성한다. 하지 절연층(5002)은 형성하지 않아도 좋지만, 기판(5000)으로부터의 오염물질 등을 차단하는 효과가 있다.
절연층(5010)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition), 스핀 코팅법 등에 의해 형성할 수 있다.
절연층(5010)은 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연 재료를 사용하여도 좋고, 유기재료로서는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤족사졸 등을 사용할 수 있다.
다음에, 절연층(5010)에 도전층(512b)에 도달하는 개구부(5038)를 형성한다(도 11c 참조). 이하, 개구부(5038)의 형성 방법의 일례에 관해서 설명한다.
도 11b에 도시하는 바와 같이, 절연층(5010)측에 포토 마스크(5030)를 개재하여 레이저 빔(5036)이 조사된다. 포토 마스크(5030)는 레이저 빔(5036)의 투과 영역(5032)과, 차광영역(5034)을 갖고, 투과 영역(5032)과, 차광영역(5034)에서 소망의 개구 패턴을 형성하고 있다. 예를 들면, 포토 마스크(5030)는 투광성을 갖는 기판 표면에, 차광성을 갖는 재료를 사용하여 소망의 개구 패턴을 형성한 것을 사용한다. 또, 차광영역(5034)을 구성하는 재료는 차광성이 우수하고, 또한 레이저 빔(5036)의 에너지에 내성이 있는 재료를 사용할 필요가 있다.
이 경우, 도전층(512b) 및 도전층(512a)는 레이저 빔(5036)을 흡수할 수 있는 재료를 사용하여 형성하고, 절연층(5010)은 레이저 빔(5036)을 투과할 수 있는 재료를 사용하여 형성한다. 도전층(512b) 및 도전층(512a)을 형성하는 구체적인 재료는 상기 실시 형태 1 내지 실시 형태 7에 나타낸 광 흡수층으로 사용할 수 있 는 도전 재료와 같다. 또한, 절연층(5010)을 형성하는 구체적인 재료에 대해서도, 상기 실시 형태 1 내지 실시 형태 7에 나타낸 광 흡수층 상에 형성되는 절연층으로서 사용할 수 있는 재료와 같다.
레이저 빔(5036)에 대해서도, 상기 실시 형태 1 내지 실시 형태 7에 나타낸 레이저 빔과 같고, 상기 실시 형태의 광 흡수층에 상당하는 도전층(512b)에 흡수되는 에너지를 갖는 것을 적절하게 선택하면 좋다. 또한, 레이저 빔(5036)의 에너지는 도전층(512b) 내에서의 기체의 방출이나 도전층(512b)의 증발 등을 일으키는 정도가 바람직하다.
도 11b에 있어서, 레이저 빔(5036)은 포토 마스크(5030)의 투과 영역(5032)을 투과하고, 절연층(5010)의 표면에 도달한다. 또한, 레이저 빔(5036)은 절연층(5010)을 투과하여 도전층(512b)에 흡수된다. 도전층(512b)은 레이저 빔(5036)의 조사 영역에서 레이저 어블레이션되고, 조사 영역의 절연층(5010)의 일부가 제거되어, 개구부(5038)가 형성된다(도 11c 참조). 개구부(5038)는 포토 마스크(5030)에 형성된 개구 패턴을 반영한다. 이 때, 도전층(512b)은 레이저 어블레이션에 의해 절연층(5010)과 함께 그 일부 또는 전부가 제거되어도 좋고, 잔존하여도 좋다. 또한, 어블레이션에 의해, 레이저 빔(5036)의 조사 영역에서의 도전층(512b)의 상층부가 제거되고, 도전층(512b)의 노출부(개구부(5038)에서 노출되는 도전층(512b))의 막 두께가, 다른 부분과 비교하여 얇게 되어 있어도 좋다. 적어도, 개구부(5038)가 도전층(512b)에 도달하거나, 또는 개구부(5038)가 도전층(512b)을 관통하도록 형성하면 좋다. 본 실시 형태에서는 절연층(5010)의 일부 만을 제거한 구성의 개구부(5038)를 형성한다.
또한, 절연층(5010)은 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디핑법, 디스펜서법 등을 사용하여 형성할 수도 있다. 이러한 방법을 사용한 경우, 절연층(5010)을 형성할 때에 동시에 개구부(5038)를 형성할 수 있다.
다음에, 트랜지스터(520)와 전기적으로 접속하는 발광소자(5020)를 형성한다. 발광소자(5020)로서는 적색(R), 녹색(G), 청색(B)의 어느 하나의 발광을 나타내는 것을 형성하면 좋다. 또한, 발광소자(5020)로서 백색(W)의 발광을 나타내는 것을 형성하고, 컬러필터와 조합하여 RGB의 발광을 얻어도 좋다. 이하에, 발광소자(5020)의 형성방법에 관해서 설명한다.
우선, 도전층(512b)이 노출된 개구부(5038)에 화소 전극으로서 기능하는 제 1 전극층(5012)을 형성한다. 도전층(512b)과 제 1 전극층(5012)은 전기적으로 접속한다(도 12a 참조).
제 1 전극층(5012)은 상기 실시 형태 1 내지 실시 형태 4에서 나타낸 포토 마스크를 개재한 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여, 제작할 수 있다. 예를 들면, 절연층(5010)상에, 도전층, 광 흡수층 및 절연층을 순차 적층 형성한다.
제 1 전극층(5012)이 되는 도전층은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다. 도전층은 인듐주석산화 물(ITO), 산화실리콘을 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO) 등의 도전 재료로 형성할 수 있다. 예를 들면, ITO에 산화실리콘이 2중량% 내지 10중량% 포함된 타깃을 사용하여, 스퍼터링법으로 산화실리콘을 포함하는 산화인듐주석을 형성할 수 있다. 그 외, ZnO에 갈륨(Ga)을 도프한 도전성 재료, ITO에 2중량% 내지 20중량%의 산화아연(ZnO)을 혼합한 타깃을 사용하여 형성된 산화물 도전성 재료인 인듐아연산화물(IZO(indium zinc oxide))을 사용하여 형성하여도 좋다. 또한, 도전층은 도전층(512b)과 전기적으로 접속하고 있다.
그리고, 투과 영역과 차광영역에서 소망의 패턴이 형성된 포토 마스크를 개재하여, 절연층측으로부터 레이저 빔을 조사한다. 광 흡수층에 흡수된 레이저 빔의 에너지에 의한 레이저 어블레이션에 의해서, 조사 영역의 절연층의 일부(또는 절연층의 일부 및 광 흡수층의 일부)를 제거한다. 다음에, 잔존한 절연층을 마스크로서 사용하고, 도전층을 에칭함으로써, 제 1 전극층(5012)을 형성한다. 도전층의 에칭은 적절하게 드라이 에칭법이나 웨트 에칭법을 사용하여 하면 좋다.
광 흡수층은 레이저 빔의 조사 영역에서, 레이저 어블레이션에 의해 절연층과 동시에 제거되어도 좋고, 잔존하여도 좋다. 또한, 광 흡수층은 레이저 빔의 조사 영역에서, 상층부만이 제거되어도 좋다. 에칭 시에 마스크로서 사용하는 절연층 및 광 흡수층은 제 1 전극층(5012)의 형성 후, 제거한다. 절연층 및 광 흡수층의 제거는 드라이 에칭법이나 웨트 에칭법 등의 에칭, 또는 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하면 좋다.
제 1 전극층(5012)은 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디핑법, 디스펜서법 등을 사용하고, 소망의 장소에 선택적으로 형성할 수도 있다.
또한, 제 1 전극층(5012)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정하고, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(5012)의 표면에 자외선조사, 산소플라즈마 처리 등을 하여도 좋다.
다음에, 제 1 전극층(5012)상에 개구부를 갖도록 격벽층(5014)을 형성한다(도 12b 참조). 격벽층(5014)은 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄 등의 무기절연 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드, 방향족폴리아미드, 폴리벤조이미다졸 등의 내열성 고분자, 또는 실록산계재료를 출발재료로서 형성된 실리콘, 산소, 수소로 이루어지는 화합물중 Si-0-Si 결합을 포함하는 무기실록산, 실리콘에 결합할 수소가 메틸이나 페닐과 같은 유기기에 의해서 치환된 유기실록산계의 절연 재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성 재료를 사용하여 형성하여도 좋다.
격벽층(5014)은 액적토출법, 인쇄법, 디스펜서법 등을 사용하여 선택적으로 형성할 수 있다. 또한, 절연 재료를 사용하여 격벽층을 전체면에 형성하고, 리소그래피 공정을 이용하여 레지스트 마스크 등을 형성하고, 에칭 가공하여 소망의 형상을 갖는 격벽층(5014)을 형성하여도 좋다. 그 외, 감광성의 재료를 사용하여 격벽층을 전체면에 형성하고, 감광성의 재료로 이루어지는 격벽층을 노광 및 현상함으로써, 소망의 형상을 갖는 격벽층(5014)을 형성할 수도 있다. 또, 격벽층(5014) 은 곡률 반경이 연속적으로 변화하는 형상이 바람직하다. 격벽층을 이러한 형상으로 함으로써, 상방에 형성되는 층(5016), 제 2 전극층(5018)의 피복성이 향상된다.
또한, 액적토출법에 의해, 조성물을 토출하여 격벽층(5014)을 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는 롤러형인 것을 표면에 주사함으로써, 요철을 경감하거나, 또는 평탄한 판형인 물건으로 표면을 수직으로 프레스하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다. 이 공정은 액적토출법에 의해서 요철이 생기는 경우에, 그 표면을 평탄화할 목적으로 적용할 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시장치의 표시 불균일함 등을 방지할 수 있어, 고세밀의 화상을 표시할 수 있다.
다음에, 제 1 전극층(5012) 및 격벽층(5014)상에 층(5016), 제 2 전극층(5018)을 적층하여 형성한다. 그리고, 제 1 전극층(5012)과 제 2 전극층(5018)의 사이에 층(5016)이 협지된 구조의 발광소자(5020)를 얻는다(도 12c 참조). 층(5016)은 적어도 소망의 발광파장을 얻을 수 있는 발광재료를 포함하는 층(이하, 발광층이라고도 함)으로 구성된다. 구체적으로는 층(5016)은 유기 화합물, 무기화합물, 또는 양자를 포함하는 층으로 형성된다.
이상의 공정에서, 발광소자(5020)를 구비한 표시장치를 얻을 수 있다.
또, 본 실시 형태에서는 여러 가지 공정에서 레이저 빔의 조사에 의한 어블레이션을 이용하여 패턴을 형성하였지만, 본 발명은 이것에 한정되지 않고, 포토레 지스트를 사용한 리소그래피 기술을 이용하여도 좋다. 물론, 그 밖의 선택적으로 패턴을 형성할 수 있는 기술을 사용하여도 좋다. 본 실시 형태에서는 적어도 1개의 제조 공정에서, 레이저 빔의 조사에 의한 어블레이션을 이용하여, 패턴을 형성하는 방법을 사용하는 것을 특징으로 한다.
본 발명을 적용함으로써, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감하고, 트랜지스터 또는 그것을 구비하는 표시장치를 제작할 수 있다. 따라서, 리소그래피 공정이 간략화되기 때문에, 스루풋을 향상시킬 수 있다.
또한, 본 발명을 적용함으로써, 포토레지스트에 포함되는 불순물 등의 오염을 막을 수 있어, 신뢰성이 높은 표시장치를 얻을 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 표시장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 8과, 적절하게 조합할 수 있다. (실시 형태 10)
본 실시 형태에서는 본 발명에 따른 표시장치의 예에 관해서, 도 19를 사용하여 설명한다.
도 19a는 본 실시 형태에서 나타내는 표시장치의 상면의 모식도를 도시하고 있다. 또한, 도 19b에는 도 19a중의 선분 QR에서의 단면도를 도시한다.
도 19에 도시하는 표시장치(900)는 기판(901)상에 화소부(902)와, 구동회로부(904)를 갖는다. 또한, 기판(901)의 상방에는 밀봉재(910)를 개재하여 밀봉기판(908)이 형성되어 있다. 또한, 기판(901)상에는 단자부(906)가 형성되어 있다. 화소부(902)를 구성하는 복수의 소자의 동작을 제어하는 신호나, 전원전위는 단자부(906)를 통하여, 외부로부터 입력된다.
화소부(902)에는 발광소자(930)와, 구동용 트랜지스터(924)와, 스위칭용 트랜지스터(922)와, 용량 소자(920)가 형성되어 있다. 발광소자(930)는 한 쌍의 전극층간에, 적어도 발광층을 포함하는 층이 협지되어 있다. 발광소자(930)는 구동용트랜지스터(924)와 전기적으로 접속하고 있다.
발광소자(930)의 하방의 전극층(구동용 트랜지스터(924)와 전기적으로 접속하는 전극층)의 단부는 격벽층(918)으로 덮여 있다. 격벽층(918)은 산화실리콘, 질화실리콘 등의 무기절연 재료, 아크릴, 폴리이미드, 레지스트 등의 유기절연 재료, 또는 실록산재료 등을 사용하여 형성한다. 격벽층(918)에 의해, 인접하여 형성되는 별도의 발광소자와 분리할 수 있다. 또, 본 실시 형태와 같이, 곡률 반경이 연속적으로 변화하는 둥그스름한 형상을 띤 단부를 갖는 격벽층(918)으로 함으로써, 상방에 적층하여 형성되는 층의 피복성이 향상되기 때문에 바람직하다.
구동회로부(904)에는 복수의 트랜지스터(926)가 형성되어 있고, 화소부(902)의 동작을 제어하는 구동회로를 구성한다. 구동회로부(904)에는 예를 들면 시프트레지스터, 디코더, 버퍼, 샘플링회로, 래치 등이 형성된다.
기판(901)과 밀봉기판(908)은 화소부(902) 및 구동회로부(904)가 밀봉되도 록, 밀봉재(910)를 개재하여 접합되어 있다. 밀봉기판(908)에는 컬러필터(942)와, 차광층(944)이 형성되어 있다. 또, 본 발명은 특히 한정되지 않고, 컬러필터(942)와, 차광층(944)은 형성하지 않아도 좋다.
본 실시 형태와, 상기 실시 형태는 트랜지스터의 게이트 전극층이 반도체층보다도 하방에 있는지, 상방에 있는지가 크게 다르다. 그 밖의 구성은 상기 실시 형태 9에 준한다.
다음에, 구체적인 제작방법의 예에 관해서 설명한다.
기판(901)의 위에 하지 절연층으로서, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 질화산화실리콘을 사용하여 하지 절연층(903a)을 10nm 내지 200nm(바람직하게는 50nm 내지 150nm) 형성하고, 산화질화실리콘을 사용하여 하지 절연층(903b)을 50nm 내지 200nm(바람직하게는100nm 내지 150nm) 적층한다. 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide),방향족폴리아미드, 폴리벤즈이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용하여도 좋다. 또한, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모중합체와 수용성 공중합체를 포함하는 조성물재료 등을 사용하여도 좋다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤족사졸 등을 사용할 수 있다.
또한, 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 스핀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 본 실시 형태에서는 플라즈마 CVD법을 사용하여 하지 절연층(903a), 하지 절연층(903b)을 형성한다. 기판(901)으로서는 유리기판, 석영기판이나 실리콘기판, 금속기판, 또는 스테인리스기판의 표면에 절연층을 형성한 것을 사용하여도 좋다. 또한, 본 실시 형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용하여도 좋고, 필름과 같은 가요성 기판을 사용하여도 좋다. 플라스틱기판으로서는 PET(폴리에틸렌텔레프탈레이트), PEN(폴리에틸렌나프탈레이트), PES(폴리에테르설폰)로 이루어지는 기판, 가요성 기판으로서는 아크릴 등의 합성 수지를 사용할 수 있다.
또한, 하지 절연층으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있고, 단층 구조이거나 2층, 3층과 같은 적층 구조이어도 좋다.
이어서, 하지 절연층 상에 반도체층을 형성한다. 반도체층은 25nm 내지 200nm(바람직하게는 30nm 내지 150nm)의 막 두께로 각종 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성하면 좋다. 본 실시 형태에서는 비정질 반도체층을, 레이저 결정화하고, 결정성 반도체층으로 하는 것을 사용하는 것이 바람직하다.
이렇게 하여 얻어진 반도체층에 대하여, 트랜지스터의 임계치 전압을 제어하기 위해서 미량의 불순물 원소(붕소 또는 인)의 도핑을 하여도 좋다. 이 불순물 원소의 도핑은 결정화 공정 전의 비정질 반도체층에 행하여도 좋다. 비정질 반도체층의 상태에서 불순물 원소를 도핑하면, 그 후의 결정화를 위한 가열처리에 의해서, 불순물의 활성화도 할 수 있다. 또한, 도핑 시에 생기는 결함 등도 개선할 수 있다.
다음에 결정성 반도체층을, 소망의 형상으로 패턴 가공하고, 반도체층을 형성한다.
본 실시 형태에서는 반도체층의 가공은 상기 실시 형태에서 나타낸 레이저 빔의 조사에 의한 레이저 어블레이션을 이용한다. 이 경우, 광 흡수층, 절연층으로 이루어지는 소망의 형상을 갖는 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공을 행하면 좋다. 재료, 방법 등은 적절하게 선택하면 좋다.
또한, 포토레지스트 재료를 사용한 리소그래피 기술에 의해 형성하여도 좋다. 소망의 형상을 얻는 레지스트 마스크를 형성하고, 상기 레지스트 마스크를 사용하여 에칭 가공을 하면 좋다. 그 외, 각종인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다.
에칭 가공은 플라즈마 에칭(드라이 에칭법) 또는 웨트 에칭법의 어느 하나를 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는 CF4, CHF3, NF3 등의 불소계, 또는 Cl2, BCl3 등의 염소계의 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다. 이 때, 나중에 완성되는 용량 소자를 구성하는 하부전극층도 형성된다. 하부전극층은 트랜지스터를 구성하는 반도체층과 동일층으로 형성된다.
반도체층을 덮는 게이트 절연층을 형성한다. 게이트 절연층은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여, 두께를 10nm 내지 150nm으로서 실리콘을 포함하는 절연층으로 형성한다. 게이트 절연층으로서는 질화실리콘, 산화실리콘, 산화질화실리콘, 질화산화실리콘 등의 무기절연 재료로 형성하면 좋고, 적층 구조이거나 단층 구조이어도 좋다. 또한, 절연층은 질화실리콘층, 산화실리콘층, 질화실리콘층의 3층의 적층 구조, 산화질화실리콘층의 단층, 질화실리콘층, 산화실리콘층 및 질화실리콘층으로부터 선택된 2층으로 이루어지는 적층 구조이어도 좋다.
이어서, 게이트 절연층 상에 게이트 전극층을 형성한다. 게이트 전극층은 스퍼터링법, 증착법, CVD법 등의 수법에 의해 도전층을 형성하고, 상기 도전층을 소망의 형상으로 가공하여 형성할 수 있다. 게이트 전극층은 탄탈(Ta), 텅스텐(W),티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하면 좋다. 또한, 게이트 전극층으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘으로 대표되는 반도체층이나, AgPdCu 합금을 사용하여도 좋다. 또한, 게이트 전극층은 단층 구조이거나 적층 구조이어도 좋다.
게이트 전극층은 도전층을 소망의 형상으로 패턴 가공하여 얻을 수 있다. 도전층의 가공은 상기 실시 형태에서 나타낸 레이저 빔의 조사에 의한 어블레이션을 이용할 수 있다. 이 경우, 광 흡수층, 및 절연층으로 이루어지는 소망의 형상을 갖는 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공을 하면 좋다. 재료, 방법 등은 적절하게 선택하면 좋다. 이 때, 나중에 완성하는 용량 소자의 상부 전극층도 형성된다. 상부 전극층은 게이트 전극층과 동일 재료로 된다.
또한, 본 실시 형태에서는 게이트 전극층의 측면은 테이퍼 형상을 갖도록 형성한다. 상기 게이트 전극층의 테이퍼 형상은 에칭 가공 시에, 웨트 에칭법을 사용함으로써 형성할 수 있다. 또한, 드라이 에칭법을 한 후, 계속하여 웨트 에칭법을 함으로써 형성할 수도 있다. 또, 본 발명은 특히 한정되지 않고, 드라이 에칭법을 사용하여, 수직형상의 측면을 갖는 게이트 전극층을 형성하여도 좋다. 또한, 게이트 전극층을 2층의 적층 구조로 하고, 각 층으로 테이퍼 각도가 다르도록 하여도 좋다. 게이트 전극층의 측면을 테이퍼 형상으로 함으로써, 상층에 적층하는 층의 피복성을 향상할 수 있다.
또한, 게이트 전극층은 포토레지스트 재료를 사용한 리소그래피 기술에 의해 레지스트 마스크를 형성하고, 에칭 가공에 의해 형성하여도 좋다. 그 외, 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다.
또, 게이트 전극층을 형성할 때의 에칭에 의해서, 게이트 절연층은 다소 에 칭되어, 막 두께가 줄어드는(소위 막 감소) 경우가 있다.
반도체층에 불순물 원소를 첨가하고, 한 쌍의 불순물 영역을 형성한다. 반도체층에 형성된 불순물 영역은 소스 영역 또는 드레인 영역으로서 기능한다. 첨가하는 불순물 원소는 n 형을 부여하는 불순물 원소, 또는 p 형을 부여하는 불순물 원소를 적절하게 선택하여 첨가하면 좋다. n 형을 부여하는 불순물 원소로서는 인(P)이나 비소(As) 등을 사용할 수 있다. p 형을 부여하는 불순물 원소로서는 붕소(B)나 알루미늄(Al)이나 갈륨(Ga) 등을 사용할 수 있다. 이 때, 한 쌍의 불순물 영역의 사이에는 채널 형성 영역이 형성된다.
또, 반도체층에 있어서, 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역과 채널 형성 영역의 사이에, LDD(Light Doped Drain) 영역이 되는 불순물 영역을 형성하여도 좋다. LDD 영역은 소스 영역 또는 드레인 영역보다도, 저농도인 불순물 영역이다. 또한, LDD 영역은 게이트 전극층과 겹치는 구조로 하여도 좋고, 겹치지 않는 구조로 하여도 좋다.
또한, 불순물 원소를 활성화하기 위해서 가열처리, 강광의 조사, 또는 레이저 빔의 조사를 하여도 좋다. 활성화와 동시에 게이트 절연층의 플라즈마 대미지나 게이트 절연층과 반도체층의 계면으로의 플라즈마 대미지를 회복할 수 있다.
이어서, 게이트 전극층, 게이트 절연층을 덮는 제 1 층간절연층을 형성한다. 본 실시 형태에서는 절연층(913)과 절연층(914)의 적층 구조로 한다. 절연층(913) 및 절연층(914)은 스퍼터링법, 또는 플라즈마 CVD를 사용한 질화실리콘층, 질화산화실리콘층, 산화질화실리콘층, 산화실리콘층 등을 사용할 수 있고, 다른 실리콘을 포함하는 절연층을 단층 구조 또는 3층 이상의 적층 구조로서 사용하여도 좋다.
또한, 질소 분위기 중에서, 300℃ 내지 550℃ 1시간 내지 12시간의 열처리를 하여, 반도체층을 수소화하는 공정을 한다. 바람직하게는 400℃ 내지 500℃에서 행한다. 이 공정은 층간절연층인 절연층(913)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 본 실시 형태에서는 410℃에서 가열처리를 한다.
절연층(913), 절연층(914)으로서는 그 외에 질화알루미늄, 산화질화알루미늄, 질소함유량이 산소함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연 재료를 사용하여도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤족사졸 등을 사용할 수 있다.
이어서, 절연층(913), 절연층(914), 게이트 절연층에 반도체층에 도달하는 개구부를 형성한다.
개구부는 포토레지스트 재료를 사용한 리소그래피 기술에 의해 형성한다. 소망의 개구 패턴을 갖는 레지스트 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공을 하면 좋다.
또한, 개구부의 형성은 레이저 빔의 조사에 의한 레이저 어블레이션을 이용 하여도 좋다. 예를 들면, 포토 마스크를 개재하여, 절연층(913), 절연층(914)측으로부터 레이저 빔을 반도체층의 소스 영역 및 드레인 영역에 조사하고, 상기 소스 영역 및 드레인 영역에서 흡수된 레이저 빔의 에너지에 의해, 소스 영역 및 드레인 영역의 조사 영역 상의 절연층(914)의 일부, 절연층(913)의 일부, 게이트 절연층의 일부는 제거되어, 개구부를 형성할 수 있다.
상기 포토 마스크에는 차광영역과 투과 영역에서 소망의 개구 패턴이 형성되어 있다. 차광영역을 형성하는 차광재료는 차광성이 우수하고, 또 레이저 빔의 에너지에 내성이 있는 재료를 사용한다. 레이저 빔은 반도체층의 소스 영역 또는 드레인 영역에 흡수되는 에너지를 갖고, 또 소스 영역 또는 드레인 영역내에서의 기체의 방출이나 소스 영역 또는 드레인 영역의 증발 등을 일으키는 정도가 바람직하다. 레이저 빔의 에너지를 적절하게 선택함으로써, 절연층(914, 913), 게이트 절연층만을 제거하는 것도 가능하다. 레이저 빔이 포토 마스크를 투과한 영역이 조사 영역이 되어, 절연층 등이 제거되어 개구부가 형성된다.
반도체층의 소스 영역 및 드레인 영역에 도달하는 개구부에 소스 전극층 또는 드레인 전극층을 형성하고, 반도체층의 소스 영역 또는 드레인 영역과 소스 전극층 또는 드레인 전극층은 전기적으로 접속할 수 있다.
소스 전극층 또는 드레인 전극층은 PVD법, CVD법, 증착법 등에 의해 도전층을 형성하고, 상기 도전층을 소망의 형상으로 가공하여 형성할 수 있다. 소스 전극층 또는 드레인 전극층의 재료는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 원소, 또는 상기 원소를 주성분으로 하 는 합금 재료 또는 상기 원소를 주성분으로 하는 금속질화물을 사용하여 형성한다. 소스 전극층 또는 드레인 전극층은 단층 구조이거나 적층 구조이어도 좋다.
소스 전극층 또는 드레인 전극층은 도전층을 소망의 형상으로 패턴 가공하여 얻을 수 있다. 도전층의 가공은 상기 실시 형태에서 나타낸 레이저 빔의 조사에 의한 어블레이션을 이용할 수 있다.
예를 들면, 도전층 상에 광 흡수층 및 절연층을 적층 형성하고, 포토 마스크를 개재하여 레이저 빔을 조사하고, 광 흡수층에서 흡수된 레이저 빔의 에너지에 의한 어블레이션을 이용하고, 절연층 및 광 흡수층으로 이루어지는 마스크를 형성한다. 그리고, 상기 마스크를 사용하여 도전층을 에칭 가공하여, 소스 전극층 또는 드레인 전극층을 형성한다.
상기 포토 마스크에는 차광영역과 투과 영역에서 소망의 패턴이 형성되어 있다. 차광영역을 형성하는 차광재료는 차광성이 우수하고, 또한 레이저 빔의 에너지에 내성이 있는 재료를 사용한다. 레이저 빔은 광 흡수층에 흡수되는 에너지를 갖고, 또한 광 흡수층내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다. 레이저 빔이 포토 마스크를 투과한 영역이 조사 영역이 되고, 절연층 및 광 흡수층의 일부가 제거되어, 포토 마스크에 형성된 패턴을 반영하도록, 절연층 및 광 흡수층이 잔존한다. 그리고, 잔존한 절연층 및 광 흡수층을 에칭 마스크로서, 드라이 에칭법 또는 웨트 에칭법을 사용하고, 도전층을 에칭 가공하여 소스 전극층 또는 드레인 전극층을 얻는다. 또, 절연층, 광 흡수층, 레이저 빔, 포토 마스크 등의 상세한 것은 상기 실시 형태에 준한다.
또한, 소스 전극층 또는 드레인 전극층은 포토레지스트 재료를 사용한 리소그래피 기술을 사용하여 레지스트 마스크를 형성하고, 에칭 가공에 의해 형성하여도 좋다.
또한, 소스 전극층 또는 드레인 전극층은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 또한 리플로법, 다마신법을 사용하여도 좋다. 이러한 방법을 사용하면, 소망의 장소에 선택적으로 도전층을 형성할 수 있다. 또, 소스 전극층 또는 드레인 전극층의 형성 시에, 단자부(906)의 단자 전극층(950)도 형성된다.
이상의 공정에서, 화소부(902)에 트랜지스터(922), 트랜지스터(924), 구동회로부(904)에 복수의 트랜지스터(926)를 갖는 액티브 매트릭스기판을 제작할 수 있다.
또, 본 발명은 특히 한정되지 않고, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조이거나, 2개 형성되는 더블 게이트 구조 또는 3개 형성되는 트리플 게이트 구조이어도 좋다.
다음에 제 2 층간절연층으로서 절연층(916)을 형성한다. 절연층(916)으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 질소를 포함하는 산화알루미늄(산화질화알루미늄이라고도 함), 산소를 포함하는 질화알루미늄(질화산화알루미늄이라고도 함), 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소막, PSG(인유리), BPSG(인붕소유리), 알루미나, 그 밖의 무기절연 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또한, 유기절연 재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔, 저유전율(Low-k) 재료를 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤족사졸 등을 사용할 수 있다. 평탄화를 위해 형성하는 층간절연층으로서는 내열성 및 절연성이 높고, 또한, 평탄화율이 높은 것이 요구되기 때문에, 절연층(916)의 형성방법으로서는 스핀 코팅법으로 대표되는 도포법을 사용하면 바람직하다.
절연층(916)은 그 외 디핑법법, 스프레이도포, 닥터 나이프(doctor knife), 롤피복기, 커턴피복기, 나이프피복기, CVD법, 증착법 등을 채용하여 형성할 수 있다. 액적토출법에 의해 절연층(916)을 형성하여도 좋다. 액적토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한, 액적토출법과 같이 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
화소부(902)의 절연층(916)에, 트랜지스터(924)의 소스 전극층 또는 드레인 전극층에 도달하는 개구부를 형성한다. 개구부는 소스 전극층 또는 드레인 전극층과, 반도체층의 소스 영역 또는 드레인 영역과 전기적으로 접속하기 위한 개구부와 마찬가지로 형성하면 좋다. 레이저 빔의 조사에 의한 어블레이션을 이용하는 경우는 소스 전극층 또는 드레인 전극층에 레이저 빔을 조사하고, 상기 소스 전극층 또는 드레인 전극층으로 흡수된 레이저 빔의 에너지에 의해, 상층의 절연층(916)이 제거되어, 개구부를 형성할 수 있다. 레이저 빔의 조사에는 소망의 개구 패턴이 형성된 포토 마스크를 사용한다. 또, 레이저 빔의 조사에 의한 어블레이션을 이용하는 경우에는 소스 전극층 또는 드레인 전극층에 비교적 증발하기 쉬운 저융점 금속(본 실시 형태에서는 크롬)을 사용하는 것이 바람직하다.
화소부(902)의 절연층(916)상에 발광소자(930)를 형성한다. 발광소자(930)는 트랜지스터(924)와 전기적으로 접속하도록 한다.
우선, 절연층(916)에 형성되고, 트랜지스터(924)의 소스 전극층 또는 드레인 전극층이 노출된 개구부에, 제 1 전극층(932)을 형성한다.
다음에, 제 1 전극층(932)의 단부를 덮고, 상기 제 1 전극층(932) 상에 개구부를 갖도록 격벽층(918)을 형성한다. 격벽층(918)으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있고, 단층 구조이거나 2층, 3층과 같은 적층 구조이어도 좋다. 또한, 격벽층(918)의 다른 재료로서, 질화알루미늄, 산소함유량이 질소함유량보다도 많은 산화질화알루미늄, 질소함유량이 산소함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연 재료를 포함하는 물질로부터 선택된 재료를 사용할 수 있다. 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연 재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤족사졸 등을 사용할 수 있다.
격벽층(918)은 선택적으로 패턴을 형성할 수 있는 액적토출법이나, 패턴을 전사 또는 묘사할 수 있는 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디스펜서법, 그 외 스핀 코팅법 등의 도포법, 디핑법 등을 사용하여 형성할 수 있다. 또한, 감광성의 재료를 사용하여 격벽층을 전체면에 형성하고, 감광성의 재료로 이루어지는 격벽층을 노광 및 현상하는 것으로, 소망의 형상으로 가공할 수 있다. 또한, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 전체면에 형성하고, 리소그래피 기술을 사용하여 레지스트 등의 마스크를 형성하고, 소망의 형상에 에칭 가공하여도 좋다.
소망의 형상으로 가공하는 에칭 가공은 드라이 에칭법 또는 웨트 에칭법의 어느 것을 채용하여도 좋다. 대면적 기판을 처리하기 위해서는 플라즈마 에칭(드라이 에칭법의 일종)이 적합하다. 에칭 가스로서는 CF4, CHF3, NF3 등의 불소계의 가스, 또는 Cl2, BCl3 등의 염소계의 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능하고, 기판의 전체면에 레지스트 등의 마스크를 형성할 필요는 없다.
격벽층(918)은 곡률 반경이 연속적으로 변화하는 형상이 바람직하다. 격벽층을 이러한 형상으로 함으로써, 상방에 적층 형성되는 층의 피복성이 향상된다.
다음에, 제 1 전극층(932) 및 격벽층(918)상에 층(934), 제 2 전극층(936)을 적층 형성한다. 그리고, 제 1 전극층(932)과 제 2 전극층(936)의 사이에 층(934)이 협지된 구조의 발광소자(930)를 얻는다. 층(934)은 적어도 소망의 발광파장을 얻을 수 있는 발광재료를 포함하는 층으로 구성된다.
제 1 전극층(932) 및 제 2 전극층(936)의 어느 한쪽은 양극으로서 기능하고, 다른쪽은 음극으로서 기능한다. 제 1 전극층(932) 및 제 2 전극층(936)은 인듐주석산화물(ITO), 산화실리콘을 포함하는 인듐주석산화물, ITO에 2중량% 내지 20중량%의 산화아연을 혼합한 타깃을 사용하여 형성되는 인듐아연산화물(IZO) 외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd) 등을 사용하여 형성할 수 있다. 또한, 알루미늄 외에, 마그네슘과 은의 합금, 알루미늄과 리튬의 합금 등도 사용할 수 있다.
또, 층(934)에서 발광한 광을 외부로 추출하기 위해서, 제 1 전극층(932)과 제 2 전극층(936)의 어느 한쪽 또는 양쪽은 인듐주석산화물 등을 사용하거나, 또는 은 알루미늄 등을 수 nm 내지 수십 nm의 두께가 되도록 형성하고, 가시광을 투과할 수 있도록, 형성하는 것이 바람직하다.
제 1 전극층(932)은 상술한 재료를 전체면에 형성한 후, 소망의 형상으로 패턴 가공하여 얻을 수 있다. 제 1 전극층(932)의 가공은 상기 실시 형태에서 나타낸 레이저 빔의 조사에 의한 어블레이션을 이용할 수 있다.
예를 들면, 제 1 전극층이 되는 도전층을 전체면에 형성하고, 상기 도전층 상에 광 흡수층 및 절연층을 적층 형성하고, 포토 마스크를 개재하여 레이저 빔을 조사하고, 광 흡수층에서 흡수된 레이저 빔의 에너지에 의한 어블레이션을 이용하 여, 절연층 및 광 흡수층으로 이루어지는 마스크를 형성한다. 그리고, 상기 마스크를 사용하여 도전층을 에칭 가공하여, 제 1 전극층(932)을 얻는다.
상기 포토 마스크에는 차광영역과 투과 영역에서 소망의 패턴이 형성되어 있다. 차광영역을 형성하는 차광재료는 차광성이 우수하고, 또한 레이저 빔의 에너지에 내성이 있는 재료를 사용한다. 레이저 빔은 광 흡수층에 흡수되는 에너지를 갖고, 또한 광 흡수층내에서의 기체의 방출이나 광 흡수층의 증발 등을 일으키는 정도가 바람직하다. 레이저 빔이 포토 마스크를 투과한 영역이 조사 영역이 되고, 절연층 및 광 흡수층의 일부가 제거되어, 포토 마스크에 형성된 패턴을 반영하도록, 절연층 및 광 흡수층이 잔존한다. 그리고, 잔존한 절연층 및 광 흡수층을 에칭 마스크로서, 드라이 에칭법 또는 웨트 에칭법을 사용하고, 도전층을 에칭 가공하여 제 1 전극층(932)을 얻는다. 또, 절연층, 광 흡수층, 레이저 빔, 포토 마스크 등의 상세한 것은 상기 실시 형태에 준한다.
또한, 제 1 전극층(932)은 포토레지스트 재료를 사용한 리소그래피 기술을 사용하여 레지스트 마스크를 형성하고, 에칭 가공에 의해 형성하여도 좋다. 그 외, 제 1 전극층(932)은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망의 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 또한 리플로법, 다마신법을 사용하여도 좋다. 이러한 방법을 사용하면, 소망의 장소에 선택적으로 도전층을 형성할 수 있다.
또한, 제 1 전극층(932)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계 의 다공질체로 식정하고, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(932)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 행하여도 좋다.
제 1 전극층(932)을 형성 후, 가열처리를 하여도 좋다. 이 가열처리에 의해, 제 1 전극층(932)중에 포함되는 수분은 방출된다. 따라서, 제 1 전극층(932)은 탈가스 등을 발생하지 않기 때문에, 제 1 전극층(932) 상에 수분에 의해서 열화하기 쉬운 발광재료를 형성하여도, 발광재료는 열화하지 않고, 신뢰성이 높은 표시장치를 제작할 수 있다.
제 2 전극층(936)은 증착법, 스퍼터링법 등을 사용하여 형성할 수 있다. 또한, 제 2 전극층(936)상에 패시베이션층(보호층)으로서 절연층을 형성하여도 좋다. 이와 같이 제 2 전극층(936)을 덮도록 하여 패시베이션층을 형성하는 것은 유효하다. 패시베이션층으로서는 질화실리콘, 산화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 산화질화알루미늄, 질소함유량이 산소함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소막을 포함하는 절연층으로 이루어지고, 상기 절연층의 단층 구조 또는 조합한 적층 구조를 사용할 수 있다. 또는 실록산수지를 사용하여도 좋다.
이 때, 커버리지가 좋은 막을 패시베이션층으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도 범위에서 성막 가능하기 때문에, 층(934)의 내열성이 낮은 경우에도, 용이하게 적층 형성할 수 있다. DLC막은 플라즈마 CVD법(대표적으로는 RF 플라즈마 CVD법, 마이크로파 CVD법, 전자사이클로톤 공명(ECR) CVD법, 열필라멘트 CVD법 등), 연소염법, 스퍼터링법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응가스는 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하여, 글로 방전에 의해 이온화하고, 부(負)의 자기바이어스가 걸린 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, 질소 함유 탄소막은 반응가스로서 C2H4가스와 N2가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높아, 층(934)의 산화를 억제하는 것이 가능하다. 그 때문에, 이 후에 계속되는 밀봉 공정을 하는 동안에 층(934)이 산화되는 문제를 방지할 수 있다.
제 1 전극층(932) 상에 형성되는 층(934)은 적어도 발광재료를 포함하는 발광층으로 구성된다. 발광층은 유기 화합물, 무기화합물, 또는 유기 화합물과 무기화합물을 포함하는 층으로 형성한다. 제 1 전극층(932)과 제 2 전극층(936)의 사이에, 층(934)이 형성되고 발광소자(930)를 얻을 수 있다.
이와 같이 발광소자(930)가 형성된 기판(901)과, 밀봉기판(908)을 밀봉재(910)에 의해서 고착하고, 발광소자(930)를 밀봉한다. 밀봉재(910)로서는 대표적으로는 가시광 경화성, 자외선 경화성 또는 열경화성의 수지를 사용하는 것이 바람직하다. 예를 들면, 비스페놀 A 형 액상수지, 비스페놀 A 형 고형수지, 브롬 함유 에폭시수지, 비스페놀 F 형 수지, 비스페놀 AD 형 수지, 페놀형수지, 크레졸형수지, 노볼락형수지, 환상지방족 에폭시수지, 에피비스형 에폭시수지, 글리시딜에스테르수지, 글리시딜아민계수지, 헤테로사이클릭식에폭시수지, 변성에폭시수지 등의 에폭시수지를 사용할 수 있다. 또, 밀봉재로 둘러싸인 영역(948)에는 충전재를 충전하여도 좋고, 질소 분위기하에서 밀봉함으로써, 질소 등을 봉입하여도 좋다. 충전재를 투과하여 광을 추출하는 구조의 경우는 충전재는 투광성을 가질 필요가 있다. 대표적으로는 가시광 경화, 자외선 경화 또는 열 경화의 에폭시수지를 사용하면 좋다. 이상의 공정에서, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다. 또한 충전재는 액상의 상태로 적하하고, 표시장치 내에 충전할 수도 있다. 충전재로서, 건조제 등의 흡습성을 포함하는 물질을 사용하면, 한층 더 흡수 효과를 얻을 수 있고, 발광소자(930)의 열화를 막을 수 있다.
또한, 소자의 수분에 의한 열화를 막기 위해서, 화소부(902)를 둘러싸도록 건조제를 형성하여도 좋다. 예를 들면, 밀봉 기판에 형성된 요부에 건조제를 설치하면 좋고, 이러한 구조로 함으로써, 박형화를 방해하지 않는 구성으로 할 수 있다. 또한, 게이트 배선층에 대응하는 영역에도 건조제를 형성하고, 흡수 면적을 넓게 취하면, 흡수 효과가 높다. 또한, 직접 발광에 기여하지 않는 게이트 배선층 상에 건조제를 형성하면, 광 추출 효율을 저하시키지도 않는다.
또, 본 실시 형태에서는 유리기판으로 발광소자를 밀봉한 경우를 나타내지만, 밀봉 처리란, 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기계적으로 봉입하는 방법, 열경화성 수지 또는 자외광 경화성 수지로 봉입하는 방법, 금속산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법의 어느 하나를 사용한다. 커버재로서는 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측에 광을 추출하는 경우는 투광성이어야만 한다. 또한, 커버재와 상기 발광소자가 형성된 기판은 열경화성 수지 또는 자외광 경화성 수지 등의 밀봉재를 사용하여 접합되고, 열처리 또는 자외광 조사처리에 의해서 수지를 경화시켜 밀폐공간을 형성한다. 이 밀폐공간 속에 산화바륨으로 대표되는 흡습재를 형성하는 것도 유효하다. 이 흡습재는 밀봉재의 위에 접하여 형성하여도 좋고, 발광소자로부터의 광을 방해하지 않는, 격벽층의 위나 주변부에 형성하여도 좋다. 또한, 커버재와 발광소자가 형성된 기판과의 공간을 열경화성 수지 또는 자외광 경화성 수지로 충전하는 것도 가능하다. 이 경우, 열경화성 수지 또는 자외광 경화성 수지 중에 산화바륨으로 대표되는 흡습재를 첨가해두는 것은 유효하다.
또한, 소스 전극층 또는 드레인 전극층과 제 1 전극층(932)이 직접 접하여 전기적인 접속을 하지 않고, 배선층을 통하여 접속하고 있어도 좋다.
본 실시 형태에서는 단자부(906)에 있어서, 단자 전극층(950)에 이방성 도전층(952)에 의해서 FPC(954)를 접속하고, 외부와 전기적으로 접속하는 구조로 한다.
또한, 도 19a에 도시하는 바와 같이, 본 실시 형태에 있어서 제작되는 표시장치는 화소부(902)와 동일기판 상에 구동회로부(904)가 형성되어 있다. 또, 본 발명은 특히 한정되지 않고, 주변 구동회로로서 IC 칩을 상술한 COG 방식이나 TAB 방식에 의해서 실장한 것이어도 좋다.
또한, 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특히 한정되지 않고, 예를 들면, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는 선순차 구동방법으로 하고, 시분할 계조 구동방법이나 면적계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상신호는 아날로그신호이어도 좋고, 디지털 신호이어도 좋고, 적절하게, 영상신호에 맞추어서 구동회로 등을 설계하면 좋다.
또, 본 실시 형태에서는 여러 가지 공정에서 레이저 빔의 조사에 의한 어블레이션을 이용하여 패턴을 형성하였지만, 본 발명은 이것에 한하지 않고, 포토레지스트를 사용한 리소그래피 기술을 이용하여도 좋다. 물론, 그 밖의 선택적으로 패턴을 형성할 수 있는 기술을 사용하여도 좋다. 본 실시 형태에서는 적어도 하나의 제조 공정에서, 레이저 빔의 조사에 의한 어블레이션을 이용하여, 패턴을 형성하는 방법을 사용하는 것을 특징으로 한다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 층을, 소망의 형상으로 형성할 수 있다. 또한 광내식막을 사용한 리소그래피 공정의 회수를 삭감하고, 간략화된 공정에서 표시장치를 제작할 수 있다. 따라서, 스루풋을 향상시킬 수 있다.
또한, 본 발명을 적용함으로써, 포토레지스트에 포함되는 불순물 등의 오염을 막을 수 있고, 신뢰성이 높은 표시장치를 얻을 수 있다.
또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 따라서, 본 발명을 대면적 기판에 적용함으로써, 단시간에 많은 패턴을 형성하는 것도 가능해져, 표시장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 9와, 적절하게 조합할 수 있다.
(실시 형태 11)
표시장치의 표시기능을 갖는 발광소자는 여러 가지의 소자구조를 적용할 수 있다. 일반적으로, 발광소자는 발광재료가 유기 화합물인지, 무기화합물인지에 의해서 구별되고, 전자는 유기 EL소자, 후자는 무기 EL 소자라고 불리고 있다. 여기에서는 도 13 내지 도 15를 사용하여, 본 발명에 적용할 수 있는 발광소자의 예에 관해서 설명한다.
도 13은 유기 EL 소자에 관해서 도시하고 있다. 도 13에 도시하는 발광소자는 제 1 전극층(870)과 제 2 전극층(850)의 사이에, 층(860)이 협지되어 있다. 제 1 전극층(870) 및 제 2 전극층(850)의 어느 한쪽은 양극이 되고, 다른쪽은 음극이 된다. 또, 양극이란, 발광층에 정공을 주입하는 전극을 나타내고, 음극이란 발광층에 전자를 주입하는 전극을 나타낸다. 본 실시 형태에서는 제 1 전극층(870)을 양극으로 하고, 제 2 전극층(850)을 음극으로 한다. 또한, 층(860)은 정공 주입층(862), 정공 수송층(864), 발광층(866), 전자 수송층(868), 전자 주입층(869)이 순차 적층된 구성으로 한다.
제 1 전극층(870)과 제 2 전극층(850)은 인듐주석산화물(ITO), 산화실리콘을 포함하는 인듐주석산화물, ITO에 2중량% 내지 20중량%의 산화아연을 혼합한 타깃을 사용하여 형성된 인듐아연산화물 외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd) 등을 사용하여 형성할 수 있다. 또한, 알루미늄 외에, 마그네슘과 은의 합금, 알루미늄과 리튬의 합금 등도 제 1 전극층(870)을 형성하는 데 사용할 수 있다. 제 1 전극층(870)의 형성방법에 대해서는 상기 제 1 전극층(5012)과 같다. 또한, 제 2 전극 층(850)의 형성방법에 대해서 특히 한정은 없고, 예를 들면 스퍼터링법이나 증착법 등을 사용하여 형성할 수 있다.
또, 발광한 광을 외부로 추출하기 위해서, 제 1 전극층(870)과 제 2 전극층(850)의 어느 한쪽 또는 양쪽은 인듐주석산화물 등을 사용하거나, 또는 은 알루미늄 등을 수 nm 내지 수십 nm의 두께가 되도록 형성하고, 가시광이 투과할 수 있도록, 형성하는 것이 바람직하다.
정공 주입층(862)은 제 1 전극층(870)으로부터 정공 수송층(864)으로 정공의 주입을 보조하는 기능을 갖는 층이다. 정공 주입층(862)을 형성함으로써, 제 1 전극층(870)과 정공 수송층(864)의 사이의 이온화 포텐셜(potential)의 차가 완화되어, 정공이 주입되기 쉬워진다. 정공 주입층(862)은 정공 수송층(864)을 형성하고 있는 물질보다도 이온화 포텐셜이 작고, 제 1 전극층(870)을 형성하고 있는 물질보다도 이온화 포텐셜이 큰 물질, 또는 정공 수송층(864)과 제 1 전극층(870)의 사이에 1nm 내지 2nm의 박막으로서 형성하였을 때에 에너지밴드가 굴곡하는 물질을 사용하여 형성하는 것이 바람직하다. 정공 주입층(862)을 형성하는 데 사용할 수 있는 물질의 구체예로서, 프탈로시아닌(약칭:H2Pc)이나 구리프탈로시아닌(CuPC) 등의 프탈로시아닌계의 화합물, 또는 폴리(에틸렌디옥시티오펜)/폴리(스티렌설폰산)수용액(PEDOT/PSS) 등의 고분자 등을 들 수 있다. 요컨대, 정공 주입층(862)에 있어서의 이온화 포텐셜이 정공 수송층(864)에 있어서의 이온화 포텐셜보다도 상대적으로 작아지는 물질을 정공 수송성 물질 중으로부터 선택함으로써, 정공 주입층(862)을 형성할 수 있다. 정공 주입층(862)을 형성하는 경우, 제 1 전극층(870)은 인듐주석산화물 등의 일함수가 높은 물질을 사용하여 형성하는 것이 바람직하다. 또, 본 발명은 특히 한정되지 않고, 정공 주입층(862)은 형성하지 않아도 좋다.
정공 수송층(864)이란 제 1 전극층(870)측으로부터 주입된 정공을 발광층(866)으로 수송하는 기능을 갖는 층이다. 이와 같이, 정공 수송층(864)을 형성함으로써, 제 1 전극층(870)과 발광층(866)의 거리를 이격할 수 있고, 그 결과, 제 1 전극층(870)등에 포함되어 있는 금속에 기인하여 발광이 소멸하는 것을 막을 수 있다. 정공 수송층(864)은 정공 수송성 물질을 사용하여 형성하는 것이 바람직하고, 특히 1×10-6cm2/Vs 이상의 정공 이동도를 갖는 물질을 사용하여 형성하는 것이 바람직하다. 또, 정공 수송성 물질이란, 전자보다도 정공의 이동도가 높고, 전자의 이동도에 대한 정공의 이동도의 비의 값(=정공 이동도/전자 이동도)이 바람직하게는 100보다도 큰 물질을 말한다. 정공 수송층(864)을 형성하는 데 사용할 수 있는 물질의 구체예로서는 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(약칭:TPD), 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 4,4'-비스{N-[4-(N,N-디-m-톨릴아미노)페닐]-N-페닐아미노}비페닐(약칭:DNTPD), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), 4,4',4''-트리스(N-카바졸릴)트리페닐아민(약칭:TCTA), 프탈로시아닌(약칭:H2Pc), 구리프탈로시아닌(약칭:CuPc), 바나딜프탈로시아닌(약칭:VOPc), 4,4'-비스[N-(4-비페니릴)-N-페닐아미노]비페닐(약칭:BBPB) 등을 들 수 있다. 또, 정공 수송층(864)은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
발광층(866)은 발광기능을 갖는 층이고, 유기 화합물로 이루어지는 발광재료를 포함한다. 또한, 무기화합물을 포함하고 있어도 좋다. 발광층(866)에 포함되는 유기 화합물은 발광성의 유기 화합물이면 특히 한정은 없고, 여러 가지 저분자계 유기 화합물, 고분자계 유기 화합물을 사용할 수 있다. 또한, 발광성의 유기 화합물은 형광발광재료, 또는 인광발광재료의 어느 것을 사용하는 것도 가능하다. 발광층(866)은 발광성의 유기 화합물만으로 이루어지는 층으로서도 좋고, 발광성의 유기 화합물을 상기 유기 화합물보다도 큰 에너지 갭을 갖는 호스트 재료로 분산한 구성으로 하여도 좋다. 또, 발광층(866)을, 유기 화합물로 이루어지는 발광재료와 호스트재료를 포함하는 층과 같이 복수의 화합물을 혼합한 층으로 하는 경우는 공증착법을 사용하여 형성할 수 있다. 여기에서, 공증착이란, 1개의 처리실 내에 형성된 복수의 증착원으로부터 각각 원료를 기화시켜, 기화한 원료를 기상상태로 혼합하고, 피처리물 상에 퇴적시키는 증착법을 말한다.
전자 수송층(868)은 제 2 전극층(850)으로부터 주입된 전자를 발광층(866)으로 수송하는 기능을 갖는 층이다. 이와 같이, 전자 수송층(868)을 형성함으로써, 제 2 전극층(850)과 발광층(866)의 거리를 이격할 수 있고, 그 결과, 제 2 전극층(850) 등에 포함되어 있는 금속에 기인하여 발광이 소멸하는 것을 막을 수 있다. 전자 수송층(868)은 전자 수송성 물질을 사용하여 형성하는 것이 바람직하고, 특히 1×1O-6cm2/Vs 이상의 전자이동도를 갖는 물질을 사용하여 형성하는 것이 바람직하다. 또, 전자 수송성 물질이란, 정공보다도 전자의 이동도가 높고, 정공의 이동도에 대한 전자의 이동도의 비의 값(=전자 이동도/정공 이동도)이 바람직하게는 100보다도 큰 물질을 말한다. 전자 수송층(868)을 형성하는 데 사용할 수 있는 물질의 구체예로서는 트리스(8-퀴놀리놀레이토)알루미늄(약칭:Alq3), 트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리놀레이토)-4-페닐페놀레이토알루미늄(약칭:BAlq), 비스[2-(2-하이드록시페닐)벤족사졸레이토]아연(약칭:Zn(BOX)2),비스[2-(2-하이드록시페닐)벤조티아졸레이토아연(약칭:Zn(BTZ)2) 등의 금속 착체 외, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭:TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭:p-EtTAZ), 바소페난트롤린(약칭:BPhen), 바소쿠프로인(약칭:BCP), 4,4-비스(5-메틸벤족사졸-2-일)스틸벤(약칭:BzOs) 등을 들 수 있다. 또한, 전자 수송층(868)은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
전자 주입층(869)은 제 2 전극층(850)으로부터 전자 수송층(868)으로 전자의 주입을 보조하는 기능을 갖는 층이다. 전자 주입층(869)은 BPhen, BCP, p-EtTAZ, TAZ, BzOs 등의 전자 수송층(868)을 형성하는 데 사용할 수 있는 물질 중으로부터, 전자 수송층(868)의 형성에 사용하는 물질보다도 전자친화력이 상대적으로 큰 물질을 선택하여 사용함으로써 형성할 수 있다. 이렇게 하여 전자 주입층(869)을 형성함으로써 제 2 전극층(850)과 전자 수송층(868)의 사이의 전자친화력의 차가 완화되어, 전자가 주입되기 쉬워진다. 또한, 전자 주입층(869)에는 리튬(Li), 세슘(Cs) 등의 알칼리금속, 리튬산화물, 칼륨산화물, 나트륨산화물 등의 알칼리금속의 산화물, 칼슘산화물, 마그네슘산화물 등의 알칼리토류 금속의 산화물, 플루오르화리튬, 플루오르화세슘 등의 알칼리금속의 플루오르화물, 플루오르화칼슘 등의 알칼리토류 금속의 플루오르화물, 또는 마그네슘(Mg), 칼슘(Ca) 등의 알칼리토류 금속 등의 무기물이 포함되어 있어도 좋다. 또한, 전자 주입층(869)은 BPhen, BCP, p-EtTAZ, TAZ, BzOs 등의 유기 화합물을 포함하는 구성이어도 좋고, LiF 등의 알칼리금속의 플루오르화물, 또는 CaF2 등의 알칼리토류 금속의 플루오르화물 등의 무기화합물로 이루어지는 구성이어도 좋다. 이와 같이 LiF 등의 알칼리금속의 플루오르화물, 또는 CaF2 등의 알칼리토류 금속의 플루오르화물 등의 무기화합물을 사용하여 1nm 내지 2nm의 박막으로서 전자 주입층(869)이 형성됨으로써 전자 주입층(869)의 에너지 밴드가 굴곡하거나, 또는 전자 주입층(869)에 터널전류가 흐름으로써, 제 2 전극층(850)으로부터 전자 수송층(868)으로 전자의 주입이 용이해진다.
또, 정공 주입층(862) 대신에 정공 발생층이 형성되어 있어도 좋고, 또는 전자 주입층(869) 대신에 전자 발생층이 형성되어 있어도 좋다.
여기에서, 정공 발생층이란 정공을 발생하는 층이다. 정공 수송성 물질 중에서 선택된 적어도 1 물질과, 정공 수송성 물질에 대하여 전자수용성을 나타내는 물질을 혼합함으로써 정공 발생층을 형성할 수 있다. 여기에서, 정공 수송성 물질로서는 정공 수송층(864)을 형성하는 데 사용할 수 있는 물질과 동일한 물질을 사용할 수 있다. 또한, 전자수용성을 나타내는 물질로서는 몰리브덴산화물, 바나듐산화물, 루테늄산화물, 레늄산화물 등의 금속산화물을 사용하는 것이 바람직하다.
또한, 전자 발생층이란, 전자를 발생하는 층이다. 전자 수송성 물질 중으로부터 선택된 적어도 1의 물질과, 전자 수송성 물질에 대하여 전자공여성을 나타내는 물질을 혼합함으로써 전자 발생층을 형성할 수 있다. 여기에서, 전자 수송성 물질로서는 전자 수송층(868)을 형성하는 데 사용할 수 있는 물질과 동일한 물질을 사용할 수 있다. 또한, 전자공여성을 나타내는 물질로서는 알칼리금속 및 알칼리토류 금속의 속에서 선택된 물질, 구체적으로는 리튬(Li), 칼슘(Ca), 나트륨(Na), 칼륨(K), 마그네슘(Mg) 등을 사용할 수 있다.
정공 주입층(862), 정공 수송층(864), 발광층(866), 전자 수송층(868), 전자 주입층(869)은 각각, 증착법, 액적토출법, 또는 도포법 등을 사용하여 형성하면 좋다. 제 1 전극층(870) 또는 제 2 전극층(850)은 스퍼터링법 또는 증착법 등을 사용하여 형성하면 좋다.
본 실시 형태에 있어서, 층(860)은 적어도 발광층(866)을 포함하고 있으면 좋고, 그 밖의 기능을 갖는 층(정공 주입층(862), 정공 수송층(864), 전자 수송층(868), 전자 주입층(869) 등)은 적절하게 형성하면 좋다.
또한, 제 1 전극층(870)을 음극으로 하고, 제 2 전극층(850)을 양극으로 하여도 좋다. 그 경우, 층(860)은 제 1 전극층(870)측으로부터, 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층이 순차 적층된 구성이 된다.
다음에, 무기 EL 소자에 관해서, 도 14, 도 15를 사용하여 설명한다. 무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 발광층을 갖고, 후자는 발광재료의 박막으로 이루어지는 발광층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자천이를 이용하는 국재형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광재료는 모체재료와 불순물 원소로 구성된다. 불순물 원소는 발광 중심으로 하여 기능한다. 함유시키는 불순물 원소를 변화시킴으로써, 여러 가지 색의 발광을 얻을 수 있다. 발광재료의 제작방법으로서는 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 전구체의 열분해반응에 의한 방법, 역미셀법이나 이들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하고, 유발로 혼합, 전기로로 가열, 소성을 하여 반응시켜, 모체재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700℃ 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량생산에 적합하다.
액상법(공침법)은 모체재료 또는 모체재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 속에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하고, 입자직경이 작고 낮은 소성 온도에서도 반응을 진행할 수 있다.
발광재료에 사용하는 모체재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연, 황화카드뮴, 황화칼슘, 황화이트륨, 황화갈륨, 황화스트론튬, 황화바륨 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연, 산화이트륨 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄, 질화갈륨, 질화인듐 등을 사용할 수 있다. 또한, 셀렌화아연, 텔루르화아연 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4), 등의 3원계의 혼정(混晶)이어도 좋다.
국재형 발광의 불순물 원소로서, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다. 할로겐원소는 전하보상으로서 기능할 수도 있다.
한편, 도너-억셉터 재결합형 발광의 불순물 원소로서, 도너 준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물 원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는 예를 들면, 구리(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체재료와, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물과, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물을 각각 칭량하고, 유발로 혼합한 후, 전기로로 가열, 소성을 한다. 모체재료로서는 상술한 모체재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄 등을 사용할 수 있고, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는 예를 들면, 구리(Cu), 은(Ag), 황화구리, 황화은 등을 사용할 수 있다. 소성 온도는 700℃ 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해되어 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다.
또한, 고상반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상반응이 진행하기 쉽게 되기 때문에, 균일한 발광재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광재료가 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는 예를 들면, 염화구리, 염화은 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는 모체재료에 대하여 0.01atom% 내지 1Oatom%이면 좋고, 바람직하게는 0.05atom% 내지 5atom%의 범위이다.
박막형 무기 EL의 경우, 발광층은 상기 발광재료를 포함하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공 증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학 기상 성장법(CVD), 원자에피택시층법(ALE) 등을 사용하여 형성할 수 있다.
도 14a 내지 도 14c에 발광소자로서 사용할 수 있는 박막형 무기 EL 소자의 일례를 도시한다. 도 14a 내지 도 14c에 있어서, 발광소자는 제 1 전극층(50), 층(51), 제 2 전극층(53)을 포함한다. 층(51)은 적어도 발광층(52)을 포함하는 구성으로 한다.
도 14a에 도시하는 발광소자는 제 1 전극층(50)과 제 2 전극층(53)의 사이에, 발광층(52)만으로 구성되는 층(51)이 협지되어 있다. 도 14b 및 도 14c에 도시하는 발광소자는 도 14a의 발광소자에 있어서, 제 1 전극층(50) 또는 제 2 전극층(53)과, 발광층(52)의 사이에 절연층을 형성하는 구조이다. 도 14b에 도시하는 발광소자는 제 1 전극층(50)과 발광층(52)의 사이에 절연층(54)을 갖고, 도 14c에 도시하는 발광소자는 제 1 전극층(50)과 발광층(52)의 사이에 절연층(54a), 제 2 전극층(53)과 발광층(52)의 사이에 절연층(54b)을 갖고 있다. 이와 같이 절연층은 발광층을 협지하는 한 쌍의 전극층 중 한쪽 사이에만 형성하여도 좋고, 양쪽 사이에 형성하여도 좋다. 또한 절연층은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
또한, 도 14b에서는 제 1 전극층(50)에 접하도록 절연층(54)이 형성되어 있지만, 절연층과 발광층의 순서를 반대로 하고, 제 2 전극층(53)에 접하도록 절연층(54)을 형성하여도 좋다.
다음에, 분산형 무기 EL 소자에 관해서 설명한다. 분산형 무기 EL 소자의 경우, 입자상의 발광재료를 바인더 중에 분산시켜 막형의 발광층을 형성한다. 발광재료의 제작방법에 따라서, 충분히 소망의 크기의 입자가 얻어지지 않는 경우는 유발 등으로 분쇄 등에 의해서 입자상으로 가공하면 좋다. 바인더란, 입자상의 발광재료를 분산한 상태로 고정하고, 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는 바인더에 의해서 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL 소자의 경우, 발광층의 형성방법은 선택적으로 발광층을 형성할 수 있는 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등), 스핀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특히 한정되지 않지만, 바람직하게는 10nm 내지 1000nm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 발광층에 있어서, 발광재료의 비율은 50중량% 이상 80중량%이하로 하면 좋다.
도 15a 내지 도 15c에 발광소자로서 사용할 수 있는 분산형 무기 EL 소자의 일례를 도시한다. 도 15a 내지 도 15c에 있어서, 발광소자는 제 1 전극층(60), 층(65), 제 2 전극층(63)을 포함한다. 층(65)은 적어도 발광층을 포함하는 구성으로 한다.
도 15a에 있어서의 발광소자는 제 1 전극층(60), 발광층(62), 제 2 전극층(63)의 적층 구조를 갖고, 발광층(62)중에 바인더에 의해서 유지된 발광재료(61)를 포함한다.
본 실시 형태에 사용할 수 있는 바인더로서는 절연 재료를 사용할 수 있다. 구체적으로는 유기절연 재료나 무기절연 재료를 사용할 수 있고, 유기절연 재료 및 무기절연 재료의 혼합재료를 사용하여도 좋다. 유기절연 재료로서는 시아노에틸셀룰로스계수지와 같이, 비교적 유전율이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤족사졸) 등의 수지재료를 사용하여도 좋다. 이들의 수지에, 티탄산바륨(BaTiO3)이나 티탄산스트론튬(SrTiO3) 등의 고유전율의 미립자를 적절하게 혼합하여 유전율을 조정할 수도 있다.
바인더에 포함되는 무기재료로서는 산화실리콘, 질화실리콘, 산소 및 질소를 포함하는 실리콘, 질화알루미늄, 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄, 산화티탄, BaTiO3, SrTiO3, 티탄산아연, 니오브산칼륨, 니오브산아연, 산화탄탈, 탄탈산바륨, 탄탈산리튬, 산화이트륨, 산화지르코늄, 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함시킴(첨가 등에 의해서)으로써, 발광재료 및 바인더로 이루어지는 발광층의 유전율을 더욱 제어할 수 있어, 보다 유전율을 크게 할 수 있다. 바인더에 무기절연 재료와 유기절연 재료의 혼합층을 사용하여, 높은 유전율로 하면, 발광재료에 의해 큰 전하를 유기할 수 있다.
제작 공정에서, 발광재료는 바인더를 포함하는 용액 중으로 분산되지만, 본 실시 형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는 바인더재료가 용해하고, 발광층을 형성하는 방법(여러 가지의 웨트 프로세스) 및 소망의 막 두께에 적합한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
도 15b 및 도 15c에 도시하는 발광소자는 도 15a의 발광소자에 있어서, 제 1 전극층(60) 또는 제 2 전극층(63)과, 발광층(62)의 사이에 절연층을 형성하는 구조 이다. 도 15b에 도시하는 발광소자는 제 1 전극층(60)과 발광층(62)의 사이에 절연층(64)을 갖고, 도 15c에 도시하는 발광소자는 제 1 전극층(60)과 발광층(62)의 사이에 절연층(64a), 제 2 전극층(63)과 발광층(62)의 사이에 절연층(64b)을 갖고 있다. 이와 같이 절연층은 발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
또한, 도 15b에서는 제 1 전극층(60)에 접하도록 절연층(64)이 형성되어 있지만, 절연층과 발광층의 순서를 반대로 하여, 제 2 전극층(63)에 접하도록 절연층(64)을 형성하여도 좋다.
도 14에 있어서의 절연층(54), 도 15에 있어서의 절연층(64)과 같은 절연층은 특히 한정되지 않지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하다. 또한, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘, 산화이트륨, 산화티탄, 산화알루미늄, 산화하프늄, 산화탄탈, 티탄산바륨, 티탄산스트론튬, 티탄산아연, 질화실리콘, 산화지르코늄 등이나 이들의 혼합층 또는 2종 이상의 적층을 사용할 수 있다. 이들의 절연층은 스퍼터링법, 증착법, CVD법 등에 의해 형성할 수 있다. 또한, 절연층은 이들 절연 재료의 입자를 바인더 중으로 분산하여 형성하여도 좋다. 바인더 재료는 발광층에 포함되는 바인더와 같은 재료, 방법을 사용하여 형성하면 좋다. 막 두께는 특히 한정되지 않지만, 바람직하게는 10nm 내지 1000nm의 범위이다.
도 14, 도 15에 도시하는 무기 EL 소자는 발광층을 협지하는 한 쌍의 전극층 간에 전압을 인가함으로써 발광이 얻어지지만, 직류 구동 또는 교류 구동의 어느 것에 있어서도 동작할 수 있다.
본 실시 형태(도 13 내지 도 15)에서 나타낸 발광소자는 상기 실시 형태에서 나타낸 표시장치의 표시소자로서 구비될 수 있다.
예를 들면, 도 12에 도시하는 표시장치에, 도 13에 도시하는 유기 EL 소자를 적용하는 경우, 제 1 전극층(5012) 또는 제 2 전극층(5018)은 제 1 전극층(870) 또는 제 2 전극층(850)에 상당한다. 층(5016)은 층(860)에 상당한다. 마찬가지로, 도 19에 도시하는 표시장치의 경우도, 제 1 전극층(932) 또는 제 2 전극층(936)은 제 1 전극층(870) 또는 제 2 전극층(850)에 상당한다. 층(934)은 층(860)에 상당한다.
또한, 도 12에 도시하는 표시장치에, 도 14, 도 15에서 도시하는 무기 EL 소자를 적용하는 경우도 마찬가지이다. 제 1 전극층(5012) 또는 제 2 전극층(5018)은 도 14의 제 1 전극층(50) 또는 제 2 전극층(53), 또는 도 15의 제 1 전극층(60) 또는 제 2 전극층(63)에 상당한다. 층(5016)은 층(51) 또는 층(65)에 상당한다. 마찬가지로, 도 19에 도시하는 표시장치의 경우도, 제 1 전극층(932) 또는 제 2 전극층(936)은 도 14의 제 1 전극층(50) 또는 제 2 전극층(53), 또는 도 15의 제 1 전극층(60) 또는 제 2 전극층(63)에 상당한다. 층(934)은 층(51) 또는 층(65)에 상당한다.
본 발명에 의해, 소자를 구성하는 전극 등의 층을, 소망의 형상으로 형성할 수 있다. 또한, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감, 간략화 할 수 있고, 스루풋을 향상할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 10과 적절하게 자유롭게 조합할 수 있다.
(실시 형태 12)
본 실시 형태에서는 액정 표시 장치에 관해서 설명한다.
도 26a는 액정 표시 장치의 상면도이고, 도 26b는 도 26a의 선분 GH에서의 단면도이다.
도 26a에 도시하는 바와 같이, 화소 영역(606), 주사선 구동회로인 구동회로 영역(608a), 주사선 구동영역인 구동회로 영역(608b)이, 밀봉재(692)에 의해서, 기판(600)과 밀봉기판(695)의 사이에 밀봉되고, 기판(600) 상에 IC 드라이버에 의해서 형성된 신호선 구동회로인 구동회로 영역(607)이 형성되어 있다. 화소 영역(606)에는 트랜지스터(622) 및 용량 소자(623)가 형성되고, 구동회로 영역(608b)에는 트랜지스터(620) 및 트랜지스터(621)를 갖는 구동회로가 형성되어 있다. 기판(600)에는 상기 실시 형태와 동일한 기판을 적용할 수 있다. 또한 일반적으로 합성 수지로 이루어지는 기판은 다른 기판과 비교하여 내열 온도가 낮은 것이 우려되지만, 내열성이 높은 기판을 사용한 제작 공정의 후, 전치함으로써 채용하는 것이 가능해진다.
화소 영역(606)에는 하지 절연층(604a), 하지 절연층(604b)을 개재하여 스위칭 소자가 되는 트랜지스터(622)가 형성되어 있다. 본 실시 형태에서는 트랜지스터(622)에 멀티게이트형 박막 트랜지스터를 사용한다. 트랜지스터(622)는 소스 영 역 및 드레인 영역으로서 기능하는 불순물 영역을 갖는 반도체층, 게이트 절연층, 2층의 적층 구조인 게이트 전극층, 소스 전극층 및 드레인 전극층을 갖고, 소스 전극층 또는 드레인 전극층은 반도체층의 불순물 영역과 화소 전극층(630)에 접하여 전기적으로 접속하고 있다.
소스 전극층 또는 드레인 전극층은 적층 구조가 되어 있고, 소스 전극층 또는 드레인 전극층(644a, 644b)은 절연층(615)에 형성된 개구에서 화소 전극층(630)과 전기적으로 접속하고 있다. 절연층(615)에 형성되는 개구는 상기 실시 형태에서 나타낸 바와 같이 레이저 빔을 조사에 의한 어블레이션을 이용하여 형성할 수 있다. 본 실시 형태는 소스 전극층 또는 드레인 전극층(644b)에 비교적 증발하기 쉬운 저융점 금속(본 실시 형태에서는 크롬)을 사용하고, 소스 전극층 또는 드레인 전극층(644a)에는 소스 전극층 또는 드레인 전극층(644b)보다도 증발하기 어려운 고융점 금속(본 실시 형태에서는 텅스텐)을 사용한다. 절연층(615)측으로부터, 포토 마스크를 개재하여, 소스 전극층 또는 드레인 전극층(644b)에 레이저 빔을 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(644b)의 조사 영역 및 상기 조사 영역 상의 절연층(615)의 일부는 제거되고, 소스 전극층 또는 드레인 전극층(644b)에 도달하는 개구를 형성할 수 있다. 또한, 절연층(615)을 마스크로 하여, 소스 전극층 또는 드레인 전극층(644b)을 에칭에 의해 제거하고, 소스 전극층 또는 드레인 전극층(644a)에 도달하는 개구를 형성한다. 에칭에 의해 개구를 형성할 때는 웨트 에칭법, 드라이 에칭법, 또는 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
소스 전극층 또는 드레인 전극층(644a, 644b)이 노출된 개구에 화소 전극층(630)을 형성하고, 소스 전극층 또는 드레인 전극층(644a, 644b)과 화소 전극층(630)은 전기적으로 접속할 수 있다. 또, 소스 전극층 또는 드레인 전극층(644b)에 개구를 형성하지 않고, 화소 전극층(630)을 형성하여도 좋다.
박막 트랜지스터는 많은 방법으로 제작할 수 있다. 예를 들면, 활성층으로서, 결정성 반도체층을 적용한다. 결정성 반도체층 상에는 게이트 절연층을 개재하여 게이트 전극층이 형성된다. 상기 게이트 전극층을 사용하여 상기 활성층에 불순물 원소를 첨가할 수 있다. 이렇게 게이트 전극층을 사용한 불순물 원소의 첨가에 의해, 불순물 원소첨가를 위한 마스크를 형성할 필요는 없다. 게이트 전극층은 단층 구조, 또는 적층 구조로 할 수 있다. 불순물 영역은 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영역으로 할 수 있다. 이와 같이 저농도 불순물 영역을 갖는 박막 트랜지스터를, LDD(Light Doped Drain) 구조라고 부른다. 또한 저농도 불순물 영역은 게이트 전극과 겹치도록 형성할 수 있고, 이러한 박막 트랜지스터를, GOLD(Gate Overlaped LDD) 구조라고 부른다. 또한 박막 트랜지스터의 극성은 불순물 영역에 인(P) 등을 사용함으로써 n 형으로 한다. p 형으로 하는 경우는 붕소(B) 등을 첨가하면 좋다. 그 후, 게이트 전극층 등을 덮는 절연층(611) 및 절연층(612)을 형성한다. 절연층(611; 및 절연층(612))에 혼입된 수소에 의해, 결정성 반도체층의 댕글링 본드를 종단할 수 있다.
더욱이 평탄성을 높이기 위해서, 층간절연층으로서 절연층(615)을 형성하여도 좋다. 절연층(615)은 유기절연 재료, 또는 무기절연 재료를 사용하여, 단층 구 조 또는 적층 구조로 형성할 수 있다. 예를 들면 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 산화질화알루미늄, 질소함유량이 산소함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 폴리실라잔, 질소 함유 탄소(CN), 인유리(PSG), 인붕소유리(BPSG),알루미나, 그 밖의 무기절연 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 유기절연 재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 실록산수지 등을 사용할 수 있다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
또한 결정성 반도체층을 사용함으로써, 화소 영역과 구동회로 영역을 동일기판 상에 일체로 형성할 수 있다. 그 경우, 화소 영역의 트랜지스터와, 구동회로 영역(608b)의 트랜지스터는 동시에 형성된다. 구동회로 영역(608b)에 사용하는 트랜지스터는 CMOS 회로를 구성한다. CMOS 회로를 구성하는 박막 트랜지스터는 GOLD 구조이지만, 트랜지스터(622)같은 LDD 구조를 사용할 수도 있다.
본 실시 형태에 한정되지 않고, 화소 영역(606)의 박막 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조이거나, 2개 형성되는 더블 게이트 구 조 또는 3개 형성되는 트리플게이트 구조이어도 좋다. 또한, 주변 구동회로 영역의 박막 트랜지스터도, 싱글 게이트 구조, 더블 게이트 구조 또는 트리플 게이트 구조이어도 좋다.
또, 본 실시 형태에서 나타낸 박막 트랜지스터의 제작방법에 한정되지 않고, 톱게이트형(예를 들면 순스태거형), 보텀게이트형(예를 들면, 역스태거형), 또는 채널영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이나 그 밖의 구조도 적용할 수 있다.
다음에, 화소 전극층(630)을 덮도록, 인쇄법이나 액적토출법에 의해, 배향막이라고 불리는 절연층(631)을 형성한다. 또, 절연층(631)은 스크린 인쇄법이나 오프셋 인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후, 러빙처리를 한다. 이 러빙처리는 액정 모드, 예를 들면 VA 모드일 때에는 처리를 하지 않을 때가 있다. 배향막으로서 기능하는 절연층(633)도 절연층(631)과 동일하다. 계속해서, 밀봉재(692)를 액적토출법에 의해 화소를 형성한 주변의 영역에 형성한다.
그 후, 배향막으로서 기능하는 절연층(633), 대향 전극으로서 기능하는 도전층(634), 컬러필터로서 기능하는 착색층(635), 편광자(641; (편광판이라고도 함), 및 편광자(642)가 형성된 밀봉기판(695)과, TFT 기판인 기판(600)을 스페이서(637)를 개재하여 접합하고, 그 공극에 액정층(632)을 형성한다. 본 실시 형태의 액정 표시 장치는 투과형이기 때문에, 기판(600)의 소자를 갖는 면과 반대측에도 편광자(편광판; 643)를 형성한다. 편광자는 접착층에 의해서 기판에 형성할 수 있다. 밀봉재에는 충전제가 혼입되어 있어도 좋고, 또한 밀봉기판(695)에는 차폐막(블랙 매트릭스) 등이 형성되어 있어도 좋다. 또, 컬러필터 등은 액정 표시 장치를 풀컬러 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노 컬러 표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다.
또, 백 라이트에 RGB의 발광다이오드(LED) 등을 배치하고, 시분할에 의해 컬러 표시하는 계속가법 혼색법(필드 시퀀셜법)을 채용할 때에는 컬러필터를 설치하지 않는 경우가 있다. 블랙 매트릭스는 트랜지스터나 CM0S 회로의 배선에 의한 외광의 반사를 저감하기 위해서, 트랜지스터나 CM0S 회로와 겹치도록 형성하면 좋다. 또, 블랙 매트릭스는 용량 소자에 겹치도록 형성하여도 좋다. 용량 소자를 구성하는 금속막에 의한 반사를 방지할 수 있기 때문이다.
액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 소자를 갖는 기판(600)과 밀봉기판(695)을 접합하고 나서 모세관 현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다. 적하법은 주입법을 적용하기 어려운 대면적 기판을 취급할 때에 적용하면 좋다.
스페이서는 수㎛의 입자를 살포하여 형성하는 방법이어도 좋지만, 본 실시 형태에서는 기판 전체면에 수지막을 형성한 후 이것을 에칭 가공하여 형성하는 방법을 채용하였다. 이러한 스페이서의 재료를, 스피너(spinner)로 도포한 후, 노광과 현상처리에 의해서 소정의 패턴으로 형성한다. 또한 클린오븐 등에서 150 내지 200℃에서 가열하여 경화시킨다. 이렇게 하여 제작되는 스페이서는 노광과 현상처리의 조건에 따라서 형상을 다르게 할 수 있지만, 바람직하게는 스페이서의 형 상은 주상(柱狀)으로 정상부가 평탄한 형상이 되도록 하면, 대향측의 기판을 합쳤을 때에 액정 표시 장치로서의 기계적인 강도를 확보할 수 있다. 형상은 원추형, 각추형 등을 사용할 수 있고, 특별한 한정은 없다.
계속해서, 화소 영역과 전기적으로 접속되어 있는 단자 전극층(678a, 678b)에, 이방성 도전체층(696)을 개재하고, 접속용의 배선기판인 FPC(694)를 형성한다. FPC(694)는 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 거쳐서, 표시기능을 갖는 액정 표시 장치를 제작할 수 있다.
또 트랜지스터가 갖는 배선, 게이트 전극층, 화소 전극층(630), 대향 전극층인 도전층(634)은 인듐주석산화물(ITO), 산화인듐에 산화아연(ZnO)을 혼합한 타깃을 사용하여 형성한 IZO(indium zinc oxide), 산화인듐에 산화실리콘(SiO2)을 혼합한 도전 재료, 유기인듐, 유기주석, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속 또는 상기 금속을 주성분으로 하는 합금 또는 금속질화물로부터 선택할 수 있다.
편광판과, 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.
또, 본 실시 형태에서는 TN 형의 액정패널에 관해서 나타내고 있지만, 상기 프로세스는 다른 방식의 액정패널에 대하여도 마찬가지로 적용할 수 있다. 예를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계방식의 액정패널에 본 실시 형태를 적용할 수 있다. 또한, VA(Vertical Aligment) 방식의 액정패널에 본 실시 형태를 적용할 수 있다.
도 39와 도 24는 VA형 액정패널의 화소 구조를 도시하고 있다. 도 39는 평면도이고, 도면 중에 나타내는 선분 IJ에 대응하는 단면 구조를 도 24에 도시하고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 TFT가 접속되어 있다. 각 TFT는 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를, 독립하여 제어하는 구성을 갖고 있다.
화소 전극층(1624)은 개구(콘택트홀; 1623)에 의해, 배선층(1618)에서 TFT(1628)와 접속하고 있다. 또한, 화소 전극층(1626)은 개구(콘택트홀; 1627)에 의해, 배선층(1619)에서 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 배선층(1602)과, TFT(1629)의 게이트 전극층(1603)은 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선층(1616)은 TFT(1628)와 TFT(1629)에서 공통으로 사용되고 있다.
화소 전극층(1624)과 화소 전극층(1626)은 상기 실시 형태에서 나타내는 바와 같이, 포토 마스크를 개재한 레이저 빔의 조사에 의한 어블레이션을 이용하여 형성하여도 좋다. 레이저 어블레이션에 의해 절연층(또는 절연층 및 광 흡수층)으로 이루어지는 마스크를 형성하고, 상기 마스크를 사용하여 하층의 피가공층을 에 칭 가공하여 소망의 화소 전극층을 얻을 수 있다. 이와 같이, 본 발명을 사용하면, 리소그래피 공정의 회수를 삭감할 수 있기 때문에, 공정이 간략화되고, 스루풋을 향상할 수 있다. 또한, 포토레지스트에 의한 불순물 오염 등도 막을 수 있다.
화소 전극층(1624)과 화소 전극층(1626)의 형상은 다르고, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 넓어지는 화소 전극층(1624)의 외측을 둘러싸도록 화소 전극층(1626)이 형성되어 있다. 화소 전극층(1624)과 화소 전극층(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 의해 다르게 함으로써, 액정의 배향을 제어하고 있다. 대향기판(1601)에는 차광층(1632), 착색층(1636), 대향 전극층(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향 전극층(1640)의 사이에는 평탄화층(1637)이 형성되어, 액정의 배향 흐트러짐을 막고 있다. 도 25에 대향기판측의 구조를 도시한다. 대향 전극층(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소 전극층(1624) 및 화소 전극층(1626)측의 슬릿(1625)을 교대로 맞물리도록 배치함으로써 경사 전계를 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이것에 의해, 액정이 배향하는 방향을 장소에 따라서 다르게 할 수 있고, 시야각을 확대하고 있다.
본 실시 형태는 상기 실시 형태 1 내지 실시형태 7과 적절하게 자유롭게 조합할 수 있다.
본 발명을 적용함으로써, 리소그래피 공정의 회수를 삭감할 수 있고, 제조 공정을 간략화할 수 있기 때문에, 스루풋을 향상시킬 수 있는 그 결과, 양산성 좋 게 표시장치를 제조할 수 있다.
또한, 레지스트도포, 현상공정 등을 생략하는 것도 가능하게 되기 때문에, 기판을 회전시킬 필요가 없어져, 대면적 기판이 처리하기 쉬워진다. 또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 그 결과, 대면적 기판에, 단시간에 많은 패턴을 형성하는 것도 가능해져, 표시장치를 양산성 좋게 제조할 수 있다.
(실시 형태 13)
본 실시 형태에서는 표시소자에 액정표시소자를 사용하는 액정 표시 장치에 관해서 설명한다.
도 27에 도시하는 표시장치는 기판(250) 상에, 화소 영역에 역스태거형 트랜지스터인 트랜지스터(220), 화소 전극층(251), 절연층(252), 절연층(253), 액정층(254), 스페이서(281), 절연층(235), 대향 전극층(256), 컬러필터(258), 블랙매트릭스(257), 대향기판(210), 편광판(편광자; 231), 편광판(편광자; 233), 밀봉 영역에 밀봉재(282), 단자 전극층(287), 이방성 도전층(288), FPC(286)이 형성되어 있다.
본 실시 형태에서 제작되는 역스태거형 트랜지스터인 트랜지스터(220)의 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 및 화소 전극층(251)은 실시 형태 1 등에서 나타내는 바와 같이, 레이저 빔의 조사에 의한 어블레이션을 이용하여 마스크를 형성하고, 상기 마스크를 사용하여 에칭 가공하여 형성하면 좋다. 이 와 같이 본 발명을 사용하면, 포토레지스트를 사용하는 리소그래피 공정의 회수를 삭감·간략화할 수 있고, 스루풋을 향상시킬 수 있다.
본 실시 형태에서는 채널을 형성하는 반도체층으로서 비정질 반도체층을 사용하고 있고, 소스 전극층 또는 드레인 전극층과 반도체층의 사이에 형성되는 일 도전성 형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시 형태에서는 반도체층과 일 도전형을 갖는 반도체층으로서 비정질 n 형 반도체층을 적층한다. 또한 채널을 형성하는 반도체층으로서 n 형 반도체층을 형성하고, n 채널형 박막 트랜지스터의 NMOS 구조, p 형 반도체층을 형성한 p 채널형 박막 트랜지스터의 PM0S 구조, n 채널형 박막 트랜지스터와 p 채널형 박막 트랜지스터의 CM0S 구조를 제작할 수 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하고, 불순물 영역을 반도체층에 형성함으로써, n 채널형 트랜지스터, P 채널형 트랜지스터를 형성할 수도 있다. n 형 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
본 실시 형태에서는 트랜지스터(220)는 n 채널형의 역스태거형 박막 트랜지스터로 되어 있다. 또한, 반도체층의 채널영역 상에 보호층을 형성한 채널보호형의 역스태거형 박막 트랜지스터를 사용할 수도 있다.
이어서, 백 라이트 유닛(352)의 구성에 관해서 설명한다. 백 라이트 유닛(352)은 광(형광)을 발하는 광원(361)으로서 냉음극관, 열음극관, 발광다이오드, 무기 EL, 유기 EL이, 광(형광)을 효율이 좋게 도광판(365)에 유도하기 위한 램프 리플렉터(362), 광(형광)이 전반사하면서 전체면에 광을 유도하기 위한 도광판(365), 명도의 불균일함을 저감하기 위한 확산판(366), 도광판(365)의 아래로 새어나온 광을 재이용하기 위한 반사판(364)을 갖도록 구성되어 있다.
백 라이트 유닛(352)에는 광원(361)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 제어회로로부터의 신호 공급에 의해, 광원(361)의 휘도를 제어할 수 있다.
트랜지스터(220)의 소스 전극층 또는 드레인 전극층은 절연층(252)에 형성된 개구에서 화소 전극층(251)과 전기적으로 접속하고 있다. 절연층(252)에 형성되는 개구는 상기 실시 형태에서 나타낸 바와 같이 레이저 빔의 조사에 의한 어블레이션을 이용하여 형성하여도 좋고, 리소그래피 기술을 사용하여 형성하여도 좋다. 본 실시 형태는 소스 전극층 또는 드레인 전극층에 비교적 증발하기 쉬운 저융점 금속(본 실시 형태에서는 크롬)을 사용한다. 절연층(252)측으로부터, 포토 마스크를 개재하여, 소스 전극층 또는 드레인 전극층에 레이저 빔을 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층의 조사 영역 및 상기 조사 영역 상의 절연층(252)의 일부는 제거되고, 일 도전형의 반도체층에 도달하는 개구를 형성할 수 있다.
소스 전극층 또는 드레인 전극층 및 일 도전형의 반도체층이 노출된 개구에 화소 전극층(251)을 형성하고, 일 도전형의 반도체층, 소스 전극층 또는 드레인 전극층과 화소 전극층(251)을 전기적으로 접속할 수 있다.
본 발명을 적용함으로써, 리소그래피 공정의 회수를 삭감할 수 있고, 제조 공정을 간략화할 수 있기 때문에, 스루풋을 향상시킬 수 있다. 그 결과, 양산성 좋게 표시장치를 제조할 수 있다.
또한, 레지스트 도포, 현상 공정 등을 생략하는 것도 가능하게 되기 때문에, 기판을 회전시킬 필요가 없어져, 대면적 기판이 처리하기 쉽게 된다. 또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면형 레이저 빔을 사용함으로써, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 그 결과, 대면적 기판에, 단시간에 많은 패턴을 형성하는 것도 가능해져, 표시장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 7과 적절하게 조합할 수 있다. (실시 형태 14)
본 실시 형태에서는 상기 실시 형태와 다른 표시장치의 일례에 관해서 설명한다.
도 29는 본 발명을 적용한 액티브 매트릭스형의 전자페이퍼를 도시한다. 도 29에서는 액티브 매트릭스형을 나타내지만, 본 발명은 패시브 매트릭스형에도 적용할 수 있다.
전자페이퍼로서 트위스트볼 표시방식을 사용할 수 있다. 트위스트볼 표시방식이란 백과 흑으로 나누어 칠해진 구형(球形)입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 생기게 한 구형입자의 방향을 제어함으로써, 표시를 하는 방법이다.
트랜지스터(5801)는 역코플레이너형의 박막 트랜지스터이고, 게이트 전극층(5802), 게이트 절연층(5804), 배선층(5805a), 배선층(5805b), 반도체층(5806)을 포함한다. 배선층(5805a), 배선층(5805b)은 소스 전극층 또는 드레인 전극층으로서 기능한다. 또한 배선층(5805b)은 제 1 전극층(5807)과 절연층(5908)에 형성하는 개구에서 접하고 있어 전기적으로 접속하고 있다. 제 1 전극층(5807)과 제 2 전극층(5808)의 사이에는 흑색영역(5900a) 및 백색영역(5900b)을 갖고, 주위에 액체로 채워져 있는 캐비티(5904)를 포함하는 구형입자(5809)가 형성되어 있고, 구형입자(5809)의 주위는 수지 등의 충전재(5905)로 충전되어 있다.
본 실시 형태에 있어서, 트랜지스터(5801)를 구성하는 게이트 전극층(5802),반도체층(5806), 배선층(5805a, 5805b) 등은 상기 실시 형태에서 나타내는 것처럼, 목적의 층이 되는 피가공층 상에 광 흡수층, 절연층을 적층 형성하고, 포토 마스크를 개재한 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 마스크를 형성하고, 상기 마스크를 사용하여 피가공층을 에칭 가공함으로써 형성할 수 있다.
배선층(5805b)은 절연층(5908)에 형성된 개구에서 제 1 전극층(5807)과 전기적으로 접속하고 있다. 절연층(5908)에 형성되는 개구는 상기 실시 형태에서 나타낸 바와 같이 레이저 빔의 조사에 의한 레이저 어블레이션을 이용함으로써 형성할 수 있다. 본 실시 형태는 배선층(5805b)에 비교적 증발하여 쉬운 저융점 금속(본 실시 형태에서는 크롬)을 사용한다. 절연층(5908)측으로부터 레이저 빔을 선택적으로 배선층(5805b)에 조사하고, 조사된 에너지에 의해 배선층(5805b)의 조사 영역 상의 절연층(5908)의 일부는 제거되고, 배선층(5805b)에 도달하는 개구를 형성할 수 있다. 또한, 절연층(5908)을 마스크로 하여, 배선층(5805b)을 에칭에 의해 제거하고, 게이트 절연층(5804)에 도달하는 개구를 형성한다. 개구를 형성할 때의 에칭은 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
배선층(5805b)이 노출된 개구에 제 1 전극층(5807)을 형성하고, 배선층(5805b)과 제 1 전극층(5807)은 전기적으로 접속할 수 있다. 또, 본 발명은 특히 한정되지 않고, 레이저 어블레이션을 이용하여 배선층(5805b)에 도달하는 개구를 절연층(5908)에 형성한 후, 배선층(5805b)은 에칭하지 않고서 제 1 전극층(5807)을 형성하여도 좋다. 또한, 레이저 어블레이션을 이용하여, 절연층(5908)과 함께 배선층(5805b)의 조사 영역의 상층부 또는 전부를 제거하고, 개구를 형성하여도 좋다.
레이저 어블레이션을 이용함으로써, 복잡한 리소그래피 공정을 행하지 않고, 레이저 빔 조사에 의해서 절연층에 개구를 형성할 수도 있다.
또한, 트위스트볼 대신에, 전기영동소자를 사용하는 것도 가능하다. 투명한 액체와, 정(正)으로 대전한 흰 미립자와 부(負)로 대전한 검은 미립자를 봉입한 직경10㎛ 내지 200㎛ 정도의 마이크로캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로캡슐은 제 1 전극층과 제 2 전극층에 의해서, 전장이 주어지면, 흰 미립자와, 검은 미립자가 반대의 방향으로 이동하고, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기영동표시소자이고, 일반적으로 전자페이퍼라고 불리고 있다. 전기영동표시소자는 액정표시소자와 비교하여 반사 율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비 전력이 작아, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파발신원으로부터 표시기능 부착 표시장치를 멀리한 경우라도, 표시된 상을 보존해두는 것이 가능해진다.
트랜지스터는 스위칭 소자로서 기능할 수 있는 것이면, 어떠한 구성으로 형성하여도 좋다. 반도체층도 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지 반도체를 사용할 수 있고, 유기 화합물을 사용하여 유기트랜지스터를 형성하여도 좋다.
본 실시 형태에서는 구체적으로는 표시장치의 구성이 액티브 매트릭스형의 경우에 관해서 나타내지만, 물론 본 발명은 패시브 매트릭스형의 표시장치에도 적용할 수 있다. 패시브 매트릭스형의 표시장치에 있어서도, 포토 마스크를 개재한 레이저 빔의 조사에 의한 레이저 어블레이션을 이용하여 형성한 마스크를 사용하여, 에칭 가공함으로써, 배선층, 전극층 등을 소망의 형상으로 형성할 수 있다.
본 발명을 적용함으로써, 리소그래피 공정의 회수를 삭감할 수 있고, 제조 공정을 간략화할 수 있기 때문에, 스루풋을 향상시킬 수 있다. 따라서, 양산성 좋게 표시장치를 제조할 수 있다.
또한, 레지스트 도포, 현상 공정 등을 생략하는 것도 가능하게 되기 때문에, 기판을 회전시킬 필요가 없어져, 대면적 기판이 처리하기 쉽게 된다. 또한, 선형 레이저 빔, 또는 직사각형상 레이저 빔 또는 원형상 레이저 빔 등의 면적이 큰 면 형 레이저 빔을 사용하는 경우는 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하게 된다. 그 결과, 대면적 기판에, 단시간에 많은 패턴을 형성하는 것도 가능해져, 표시장치를 양산성 좋게 제조할 수 있다.
본 실시 형태는 상기 실시 형태 1 내지 실시 형태 7과 적절하게 자유롭게 조합할 수 있다.
(실시 형태 15)
다음에, 실시 형태 8 내지 실시 형태 13에 의해서 제작되는 표시패널에 구동용의 드라이버회로를 실장하는 형태에 관해서 설명한다.
우선, COG 방식을 채용한 표시장치에 관해서, 도 18a를 사용하여 설명한다. 기판(2700)상에는 문자나 화상 등의 정보를 표시하는 화소부(2701)가 형성된다. 복수의 구동회로가 형성된 기판을, 직사각형상으로 분단하고, 분단 후의 구동회로(드라이버 IC라고도 표기; 2751)는 기판(2700)상에 실장된다. 도 18a은 복수의 드라이버 IC(2751), 드라이버 IC(2751)의 앞의 FPC(2750)를 실장하는 형태를 도시한다. 또한, 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단수의 드라이버 IC에, 상기 드라이버 IC의 앞의 테이프를 실장하여도 좋다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는 도 18b에 도시하는 바와 같이 복수의 테이프를 접착하고, 상기 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 실장하여도 좋고, 이 경우에는 강도의 문제로부터, 드라이버 IC를 고정하는 금속편 등을 함께 접착하면 좋다.
이들의 표시패널에 실장되는 드라이버 IC는 생산성을 향상시키는 관점으로부터, 1변이 300mm 내지 1000mm 이상인 직사각형상의 기판 상에 복수개 만들어 넣으면 좋다.
요컨대, 기판 상에 구동회로부와 입출력단자를 하나의 유닛으로 하는 회로패턴을 복수개 형성하고, 마지막에 분할하여 추출하면 좋다. 드라이버 IC의 장변의 길이는 화소부의 1변의 길이나 화소 피치를 고려하여, 장변이 15mm 내지 80mm, 단변이 1mm 내지 6mm의 직사각형상으로 형성하여도 좋고, 화소 영역의 1변, 또는 화소부의 1변과 각 구동회로의 1변을 더한 길이로 형성하여도 좋다.
드라이버 IC의 IC 칩에 대한 외형치수의 우위성은 장변의 길이에 있고, 장변이 15mm 내지 80mm로 형성된 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는 데 필요한 수가 IC 칩을 사용하는 경우보다도 적어도 되고, 제조상의 수율을 향상시킬 수 있다. 또한, 유리기판 상에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에 생산성을 손상하는 경우가 없다. 이것은 원형의 실리콘 웨이퍼로부터 IC 칩을 추출하는 경우와 비교하면, 큰 우위점이다.
또한, 도 17b와 같이 주사선측 구동회로(3702)는 기판 상에 일체로 형성되는 경우, 화소부(3701)의 외측의 영역에는 신호선측의 구동회로가 형성된 드라이버 IC가 실장된다. 이들의 드라이버 IC는 신호선측의 구동회로이다. RGB 풀컬러에 대응한 화소 영역을 형성하기 위해서는 XGA 클래스에서 신호선의 개수가 3072개 필요하고, UXGA 클래스에서는 4800개가 필요해진다. 이러한 개수로 형성된 신호선은 화소부(3701)의 단부로 수블록마다 구분하여 인출선을 형성하고, 드라이버 IC의 출 력단자의 피치에 맞추어서 모인다.
드라이버 IC는 기판 상에 형성된 결정질 반도체에 의해 형성되는 것이 적합하고, 상기 결정질 반도체는 연속 발진의 레이저 빔을 조사함으로써 형성되는 것이 적합하다. 따라서, 상기 레이저 빔을 발생시키는 발진기로서는 연속 발진의 고체+레이저 또는 기체 레이저를 사용한다. 연속 발진의 레이저를 사용하면, 결정 결함이 적고, 대입자직경의 다결정 반도체층을 사용하고, 트랜지스터를 제작하는 것이 가능해진다. 또한 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 불균일함이 적기 때문에 높은 신뢰성을 얻을 수 있다. 또, 한층 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저 빔의 주사방향과 일치시키면 좋다. 이것은 연속 발진 레이저에 의한 레이저 결정화 공정에서는 트랜지스터의 채널 길이 방향과 레이저 빔의 기판에 대한 주사방향이 대략 병행(바람직하게는 -30도 이상 30도 이하)일 때, 가장 높은 이동도가 얻어지기 때문이다. 또 채널 길이 방향이란, 채널 형성 영역에서, 전류가 흐르는 방향, 바꾸어 말하면 전하가 이동하는 방향과 일치한다. 이와 같이 제작한 트랜지스터는 결정립이 채널방향으로 연장하는 다결정 반도체층에 의해서 구성되는 활성층을 갖고, 이것은 결정립계가 대략 채널방향을 따라 형성되어 있는 것을 의미한다.
레이저 결정화를 하기 위해서는 레이저 빔의 대폭적인 압축을 하는 것이 바람직하고, 그 레이저 빔의 형상(빔 스폿)의 폭은 드라이버 IC의 단변이 같은 폭인 1mm 이상 3mm 이하 정도로 하는 것이 좋다. 또한, 피조사체에 대하여, 충분히 또 한 효율적인 에너지 밀도를 확보하기 위해서, 레이저 빔의 조사 영역은 선형인 것이 바람직하다. 단, 여기에서 말하는 선형이란, 엄밀한 의미로 선을 뜻하는 것은 아니고, 애스팩트가 큰 직사각형 또는 장타원형을 의미한다. 예를 들면, 애스팩트가 2 이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이와 같이, 레이저 빔의 형상(빔스폿)의 폭을 드라이버 IC의 단변과 같은 길이로 함으로써, 생산성을 향상시킨 표시장치의 제작방법을 제공할 수 있다.
도 18a, 도 18b와 같이 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장하여도 좋다. 그 경우에는 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 해도 좋다.
화소 영역은 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 실시 형태는 화소 영역에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미어몰퍼스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는 플라즈마 CVD법이나 스퍼터링법 등 방법에 의해 형성한다. 세미어몰퍼스 반도체는 플라즈마 CVD법으로 300℃ 이하의 온도에서 형성하는 것이 가능하고, 예를 들면, 외측 치수 550mm×650mm인 무알칼리유리기판이어도, 트랜지스터를 형성하기 위해서 필요한 막 두께를 단시간에 형성한다는 특징을 갖는다. 이러한 제조기술의 특징은 대화면의 표시장치를 제작하는 데에 있어서 유효하다. 또한, 세미어몰퍼스 TFT는 SAS로 채널 형성 영역을 구성함으로써 2 cm2/V·sec 내지 1Ocm2/V·sec의 전계 효과 이동도를 얻을 수 있다. 이와 같이, 시스템온패널화를 실현한 표시패널을 제작할 수 있다. 또한, 화소 영역에 배치되는 트랜지스터는 본 발명을 적용하여 제작할 수 있다. 따라서, 제조 공정이 간략화되고, 양산성 좋게 표시패널을 제작할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 상에 일체로 형성할 수 있다. 반도체층을 SAS로 형성한 TFT를 사용하는 경우에는 주사선측 구동회로 및 신호선측 구동회로의 양쪽에 드라이버 IC를 실장하면 좋다.
그 경우에는 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면, 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동주파수는 100kHz 이하이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는 12V 정도의 내압이 있으면 충분하지만, 구동주파수는 3V에서 65MHz 정도이고, 고속 동작이 요구된다. 그 때문에, 드라이버를 구성하는 트랜지스터의 채널 길이 등은 미크론 룰로 설정하는 것이 적합하다.
드라이버 IC의 실장방법은 특히 한정되지 않으며, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 IC의 두께는 대향기판과 같은 두께로 함으로써, 양자간의 높이는 거의 같은 것이 되고, 표시장치 전체로서의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질인 것으로 제작함으로써, 이 표시장치에 온도 변화가 생기더라도 열 응력이 발생하지 않고, TFT로 제작된 회로의 특성을 손상하는 경우는 없다. 그 외 에도, 본 실시형태에서 나타내는 것처럼 IC 칩보다도 장척의 드라이버 IC로 구동회로를 실장함으로써, 1개의 화소 영역에 대하여, 실장되는 드라이버 IC의 개수를 줄일 수 있다.
이상과 같이 하여, 표시패널에 구동회로를 내장할 수 있다.
(실시 형태 16)
실시 형태 8 내지 실시 형태 13에 의해서 제작되는 표시패널(EL 표시패널 또는 액정표시패널)에 있어서, 반도체층을 비정질 반도체, 또는 SAS로 형성하고, 주사선측의 구동회로를 기판 상에 형성하는 예를 나타낸다.
도 31은 1cm2/V·sec 내지 15cm2/V·sec의 전계효과 이동도가 얻어지는 SAS를 사용한 n 채널형의 TFT로 구성하는 주사선측 구동회로가 블록도를 도시하고 있다.
도 31에 있어서 8500으로 나타내는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력회로에 상당하고, 시프트 레지스터는 n 개의 펄스 출력회로에 의해 구성된다. 8501은 버퍼회로이고, 그 앞에 화소8502가 접속된다.
도 32는 펄스 출력회로(8500)의 구체적인 구성을 도시한 것이고, n 채널형의 TFT(8601 내지 8613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛로 하면, 채널 폭은 10 내지 80㎛의 범위로 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 33에 도시한다. 버퍼회로도 마 찬가지로 n 채널형의 TFT(8620 내지 8635)로 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 10㎛로 하면, 채널 폭은 10㎛ 내지 1800㎛의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는 TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시패널에 구동회로를 내장할 수 있다.
(실시 형태 17)
본 실시 형태에 관해서 도 37을 사용하여 설명한다. 도 37은 본 발명을 적용하여 제작되는 TFT 기판(2800)을 사용하여 EL 표시모듈을 구성하는 일례를 도시하고 있다. 도 37에 있어서, TFT 기판(2800)상에는 화소에 의해 구성된 화소부가 형성되어 있다.
도 37에서는 화소부의 외측이며, 구동회로와 화소의 사이에, 화소에 형성된 것과 같은 TFT 또는 화소에 형성된 것과 같은 TFT의 게이트 전극층과 소스 전극층 또는 드레인 전극층의 한쪽을 접속하여 다이오드와 동일하게 동작시킨 보호회로부(2801)가 구비되어 있다. 구동회로(2809)는 단결정 반도체로 형성된 드라이버 IC, 유리기판 상에 다결정 반도체층으로 형성된 스틱드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있다.
TFT 기판(2800)은 액적토출법으로 형성된 스페이서(2806a), 스페이서(2806b)를 개재하여 밀봉 기판(2820)과 고착되어 있다. 스페이서는 기판의 두께가 얇고, 또한 화소부의 면적이 대형화된 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 형성해두는 것이 바람직하다. TFT(2802), TFT(2803)와 각각 접속하는 발광소자(2804), 발광소자(2805)상으로서, TFT 기판(2800)과 밀봉 기판(2820)의 사이에 있는 공극에는 적어도 가시영역의 광에 대하여 투광성을 갖는 수지재료를 충전하여 고체화하여도 좋고, 무수화한 질소 또는 불활성 기체를 충전시켜도 좋다.
도 37에서는 발광소자(2804), 발광소자(2805)를 상방 방사형(톱이미션형)의 구성으로 한 경우를 도시하고, 도면 중에 도시하는 화살표 방향으로 광을 방사하는 구성으로 하고 있다. 각 화소는 화소를 적색, 녹색, 청색으로서 발광색을 다르게 해둠으로써, 다색 표시를 할 수 있다. 또한, 이 때 밀봉 기판(2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성해둠으로써, 외부로 방사되는 발광의 색 순도를 높일 수 있다. 또한, 화소를 백색 발광 소자로서 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합하여도 좋다.
외부회로인 구동회로(2809)는 외부 회로 기판(2811)의 일단에 형성된 주사선 또는 신호선 접속단자와, 배선기판(2810)으로 접속된다. 또한, TFT 기판(2800)에 접하거나 또는 근접시켜, 열을 기기의 외부로 전하기 위해서 사용되는, 파이프상의 고효율의 열전도 디바이스인 히트파이프(2813)와 방열판(2812)을 형성하여, 방열 효과를 높이는 구성으로 하여도 좋다.
또, 도 37에서는 톱 이미션형의 EL 표시모듈로 하였지만, 발광소자의 구성이나 외부 회로 기판의 배치를 바꾸어 보텀 이미션 구조, 또는 상면 및 하면 양쪽으로부터 광이 방사하는 양쪽 방사구조로 하여도 좋다. 톱 이미션형의 구성의 경우, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그 적층이어도 좋다.
또한, EL 표시모듈은 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 또한 상방 방사형의 표시장치이면, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적토출법 등에 의해서도 형성할 수 있고, 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본 블랙 등을 혼합시켜도 좋고, 그 적층이어도 좋다. 액적토출법에 의해서, 다른 재료를 동일 영역에 복수회 토출하고, 격벽을 형성하여도 좋다. 위상차판으로서는 λ/4판과 λ/2판을 사용하여, 광을 제어할 수 있도록 설계하면 좋다. 구성으로서는 TFT 소자기판측으로부터 차례로, 발광소자, 밀봉 기판(밀봉재), 위상차판(λ/4판, λ/2판), 편광판과 같은 구성이 되고, 발광소자로부터 방사된 광은 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 광이 방사되는 측에 설치하면 좋고, 양쪽 방사되는 양쪽 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사 방지막을 갖고 있어도 좋다. 이로써, 보다 고섬세하고 정밀한 화상을 표시할 수 있다.
TFT 기판(2800)에 있어서, 화소부가 형성된 측에 밀봉재나 접착성 수지를 사용하여 수지필름을 접착하여 밀봉 구조를 형성하여도 좋다. 본 실시 형태에서는 유리기판을 사용하는 유리 밀봉을 나타내었지만, 수지에 의한 수지 밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉, 등 여러 가지의 밀봉 방법을 사용 할 수 있다. 수지필름의 표면에는 수증기의 투과를 방지하는 가스 배리어막을 형성해 두면 좋다. 필름 밀봉 구조로 함으로써, 한층 더 박형화 및 경량화를 도모할 수 있다.
본 발명을 적용하여 제작한 TFT 기판 등을 구비한 표시장치는 공정이 일부간략화하고, 그 제조에 있어서 스루풋이 향상된다. 따라서, 양산성 좋게 표시모듈을 제조하는 것이 가능해진다.
본 실시 형태는 실시 형태 1 내지 실시 형태 11, 실시 형태 15, 실시형태 16과 적절하게 조합하여 사용하는 것이 가능하다.
(실시 형태 18)
본 실시 형태를 도 28a 및 도 28b를 사용하여 설명한다. 도 28a, 도 28b는 본 발명을 적용하여 제작되는 TFT 기판(2600)을 사용하여 액정 표시 모듈을 구성하는 일례를 도시하고 있다.
도 28a는 액정 표시 모듈의 일례이고, TFT 기판(2600)과 대향기판(2601)이 밀봉재(2602)에 의해 고착되고, 그 사이에 화소부(2603)와 액정층(2604)이 형성되어 표시영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 하는 경우에 필요하고, RGB 방식의 경우는 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 형성되어 있다. TFT 기판(2600)과 대향기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로기판(2612)은 플렉시블 배선기판(2609)에 의해 TFT 기판(2600)과 접속되고, 컨트롤회로나 전원회로 등의 외부회로가 내장되어 있다. 또한 편광판과, 액정층의 사이에 위상차판을 갖는 상태로 적층하여도 좋다.
액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
도 28b는 도 28a의 액정 표시 모듈에 OCB 모드를 적용한 일례이고, FS-LCD(Field sequential LCD)로 되어 있다. FS-LCD는 1프레임 기간에 적색발광과 녹색발광과 청색발광을 각각 행하는 것이며, 시간분할을 사용하여 화상을 합성하여 컬러 표시를 하는 것이 가능하다. 또한, 각 발광을 발광다이오드 또는 냉음극관 등에서 행하기 때문에, 컬러필터가 불필요하다. 따라서, 3원색의 컬러필터를 나열하여, 각 색의 표시영역을 한정할 필요가 없고, 어떤 영역에서도 3색 전체 표시를 할 수 있다. 한편, 1프레임 기간에 3색의 발광을 하기 위해서, 액정이 고속인 응답이 요구된다. 본 발명의 표시장치에, FS 방식을 사용한 FLC 모드, 및 OCB 모드를 적용하고, 고성능으로 고화질의 표시장치, 또한 액정 텔레비전 장치를 완성시킬 수 있다.
OCB 모드의 액정층은 소위 π셀 구조를 갖고 있다. π셀 구조란, 액정분자의 프리틸트각이 액티브 매트릭스기판과 대향기판의 기판 간의 중심면에 대하여 면대칭의 관계로 배향된 구조이다. π셀 구조의 배향상태는 기판 간에 전압이 인가 되어 있지 않을 때는 스프레이 배향이 되고, 전압을 인가하면 밴드 배향으로 이행한다. 이 밴드 배향이 백표시가 된다. 또한 전압을 인가하면 밴드 배향의 액정분자가 양 기판과 수직으로 배향하고, 광이 투과하지 않는 상태가 된다. 또, OCB 모드로 하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC: Ferroelectric Liquid Crystal)을 사용한 HV(Half V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정을 사용하고, HV-FLC, SS-FLC에는 강유전상을 갖는 스멕틱 액정을 사용할 수 있다.
또한, 액정 표시 모듈의 고속 광학 응답 속도는 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화한다. 또한 액정재료의 점도를 낮추는 것으로도 고속화할 수 있다. 상기 고속화는 TN 모드의 액정 표시 모듈의 화소 영역의 화소 피치가 30㎛ 이하인 경우에, 보다 효과적이다. 또한, 인가전압을 일순간만 높게(또는 낮게) 하는 오버드라이브법에 의해, 더욱 고속화가 가능하다.
도 28b의 액정 표시 모듈은 투과형의 액정 표시 모듈을 도시하고 있고, 광원으로서 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)이 형성되어 있다. 광원은 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)의 각각 온오프를 제어하기 위해서, 제어부(2912)가 설치되어 있다. 제어부(2912)에 의해서, 각 색의 발광은 제어되고, 액정에 광은 입사하고, 시간 분할을 사용하여 화상을 합성하여, 컬러 표시가 행하여진다.
이상으로 나타내는 액정 표시 모듈은 본 발명을 적용하여 제작한 TFT 기판 등을 사용하고 있다. 따라서, 일부 공정을 간략화할 수 있고, 스루풋도 향상되기 때문에, 양산성 좋게 제조할 수 있다. 또한, 포토레지스트를 사용한 리소그래피 공정의 회수를 삭감할 수 있기 때문에, 고신뢰성의 액정 표시 모듈을 제작할 수 있다.
본 실시 형태는 실시 형태 1 내지 실시 형태 7, 실시 형태 12, 실시 형태 13과 적절하게 조합하여 사용하는 것이 가능하다.
(실시 형태 19)
본 발명에 의해서 형성되는 표시장치에 의해서, 텔레비전 장치(단 텔레비젼, 또는 텔레비전수신기라고도 부름)를 완성시킬 수 있다. 도 30은 텔레비전 장치의 주요한 구성을 도시하는 블록도를 도시하고 있다.
도 17a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러 가지 규격에 따라서 형성하면 좋고, XGA로서 RGB를 사용한 풀컬러 표시이면 1024×768×3(RGB), UXGA로서 RGB를 사용한 풀컬러 표시이면 1600×1200×3(RGB), 풀스펙하이비전에 대응시켜서, RGB를 사용한 풀컬러 표시이면 1920×1080×3(RGB)으로 하면 좋다.
화소(2702)는 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장되는 신호선이 교차함으로써, 매트릭스형으로 배치된다. 화소부(2701)의 화소 각각은 스위칭 소자와 그것에 접속하는 화소 전극층이 구비되어 있다. 스위칭 소자의 대표적인 일례는 TFT이고, TFT의 게이트 전극층측이 주사선과, 소스 또는 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 17a는 주사선 및 신호선으로 입력하는 신호를, 외부 부착의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 18a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 18b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리기판 상에 TFT로 회로를 형성한 것이어도 좋다. 도 18에 있어서, 드라이버 IC(2751)는 FPC(Flexible printed circuit; 2750)와 접속하고 있다.
또한, 화소에 형성하는 TFT를 결정성을 갖는 반도체로 형성하는 경우에는 도 17b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 17b에 있어서, 화소부(3701)는 신호선측 입력단자(3704)와 접속한 도 17a와 마찬가지로 외부 부착의 구동회로에 의해 제어한다. 화소에 형성하는 TFT를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는 도 17c에 도시하는 바와 같이, 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
표시패널에는 도 17a에 도시하는 바와 같은 구성으로서, 도 30에 있어서, 화소부(9011)만이 형성되어 주사선측 구동회로(9013)와 신호선측 구동회로(9012)가, 도 18b와 같은 TAB 방식에 의해 실장되는 경우와, 도 18a와 같은 COG 방식에 의해 실장되는 경우와, 도 17b에 도시하는 바와 같이 TFT를 형성하고, 화소부(9011)와 주사선측 구동회로(9013)를 기판 상에 형성하여 신호선측 구동회로(9012)를 별도 드라이버 IC로서 실장하는 경우, 또한 도 17c에 도시하는 바와 같이 화소부(9011)와 신호선측 구동회로(9012)와 주사선측 구동회로(9013)를 기판 상에 일체로 형성하는 경우 등이 있지만, 어떠한 형태로 하여도 좋다.
도 30에 있어서, 그 밖의 외부회로의 구성으로서, 영상신호의 입력측으로서는 튜너(9014)로 수신한 신호중, 영상신호를 증폭하는 영상신호 증폭회로(9015)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호 처리회로(9016)와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤회로(9017) 등으로 이루어져 있다. 컨트롤회로(9017)는 주사선측과 신호선측에 각각 신호가 출력된다. 디지털 구동하는 경우에는 신호선측에 신호분할회로(9018)를 형성하고, 입력 디지털 신호를 m 개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(9014)로 수신한 신호중, 음성신호는 음성신호 증폭회로(9019)에 보내지고, 그 출력은 음성신호 처리회로(9110)를 거쳐서 스피커(9113)에 공급된다. 제어회로(9111)는 수신국(수신 주파수)이 음량의 제어정보를 입력부(9112)로부터 받아, 튜너(9014)나 음성신호 처리회로(9110)에 신호를 송출한다.
이들 표시모듈을, 도 34a, 도 34b에 도시하는 바와 같이, 케이스에 내장하여, 텔레비전 장치를 완성시킬 수 있다. 표시모듈로서 액정 표시 모듈을 사용하면 액정 텔레비전 장치, EL 모듈을 사용하면 EL 텔레비전 장치, 또한 플라즈마 텔레비전, 전자페이퍼 등도 제작할 수 있다. 도 34a에 있어서, 표시모듈에 의해 주화면(2403)이 형성되고, 그 외 부속설비로서 스피커부(2409), 조작스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.
도 34a에 있어서, 케이스(2401)에 표시용 패널(2402)이 내장되고, 수신기(2405)에 의해 일반의 텔레비전 방송의 수신을 비롯하여, 모뎀(2404)을 통하여 유선 또는 무선에 의한 통신네트워크에 접속함으로써 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비전 장치의 조작은 케이스에 장착된 스위치 또는 별체의 리모콘 장치(2406)에 의해 행할 수 있고, 이 리모콘 장치에도 출력하는 정보를 표시하는 표시부(2407)가 형성되어 있어도 좋다.
또한, 텔레비전 장치에도, 주화면(2403) 외에 서브화면(2408)을 제 2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에 있어서, 주화면(2403) 및 서브화면(2408)을 본 발명의 액정표시용 패널로 형성할 수 있다. 또한, 주화면(2403)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비 전력으로 표시 가능한 액정표시용 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선시키기 위해서는 주화면(2403)을 액정표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대면적 기판을 사용하여, 많은 TFT나 전자부품을 사용하더라도, 신뢰성이 높은 표시장치로 할 수 있다.
도 34b는 예를 들면 20인치 내지 80인치의 대형 표시부를 갖는 텔레비전 장치로서, 케이스(2410), 표시부(2411), 조작부인 리모콘 장치(2412), 스피커부(2413) 등을 포함한다. 본 발명은 표시부(2411)의 제작에 적용된다. 도 34b의 텔레비전 장치는 벽걸이형으로 되어 있어, 설치하는 스페이스를 넓게 필요로 하지 않는다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지 용도에 적용할 수 있다.
본 발명을 적용하여, 표시장치의 TFT 등을 제작할 수 있다. 그 결과, 간략화된 공정으로 제작할 수 있기 때문에, 양산성 좋게 표시장치를 제조하는 것이 가능하게 된다.
본 실시 형태는 상기 실시 형태 1 내지 실시 형태 18과 적절하게 자유롭게 조합할 수 있다.
(실시 형태 20)
본 발명에 따른 전자기기로서, 텔레비전 장치(단지 텔레비전, 또는 텔레비전수신기라고도 부름), 디지털카메라, 디지털비디오카메라, 휴대전화장치(단지 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체예에 관해서, 도 35를 참조하여 설명한다.
도 35a에 도시하는 휴대정보 단말기기는 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)는 본 발명에 따른 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정으로서 제작할 수 있기 때문에, 양산성 좋게, 휴대정보단말기기를 제조할 수 있다.
도 35b에 도시하는 디지털비디오카메라는 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)는 본 발명에 따른 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정으로 제작할 수 있기 때문에, 양산성 좋게, 디지털 비디오카메라를 제조할 수 있다.
도 35c에 도시하는 휴대전화기는 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)는 본 발명에 따른 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정으로 제작할 수 있기 때문에, 양산성 좋게, 휴대전화기를 제조할 수 있다.
도 35d에 도시하는 휴대형의 텔레비전 장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)는 본 발명에 따른 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정으로 제작할 수 있기 때문에, 양산성 좋게, 텔레비전 장치를 제조할 수 있다. 또한 텔레비전 장치로서는 휴대전화기 등의 휴대단말에 탑재하는 소형인 것으로부터, 운반을 할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 4O 인치 이상)까지, 폭 넓은 것에, 본 발명에 따른 표시장치를 적용할 수 있다.
도 35e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)는 본 발명에 따른 표시장치를 적용할 수 있다. 그 결 과, 간략화된 공정으로 제작할 수 있기 때문에, 양산성 좋게, 휴대형의 컴퓨터를 제조할 수 있다.
이와 같이, 본 발명에 따른 표시장치에 의해, 양산성 좋게 전자기기를 제공할 수 있다.
본 실시 형태는 상기 실시 형태 1 내지 실시 형태 19와 적절하게 자유롭게 조합할 수 있다.
이 출원은 2006년 8월25일에 일본특허청에 출원된 일본 특허출원번호 2006-229729에 기초하고 있습니다. 그 전체의 내용은 참조됨으로써, 본 출원에 의해 포함되어 있습니다.
도 1은 본 발명을 설명하는 개념도.
도 2는 본 발명을 설명하는 개념도.
도 3은 본 발명을 설명하는 개념도.
도 4는 본 발명을 설명하는 개념도.
도 5는 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 6은 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 7은 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 8은 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 9는 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 10은 본 발명을 설명하는 개념도.
도 11은 본 발명의 표시장치의 제작방법의 예를 도시하는 도면.
도 12는 본 발명의 표시장치의 제작방법의 예를 도시하는 도면.
도 13은 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 14는 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 15는 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 16은 본 발명을 설명하는 개념도.
도 17은 본 발명의 표시장치의 상면도.
도 18은 본 발명의 표시장치의 상면도.
도 19는 본 발명의 표시장치의 예를 도시하는 도면.
도 20은 본 발명을 설명하는 개념도.
도 21은 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 22는 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 23은 본 발명의 반도체 장치의 제작방법의 예를 도시하는 도면.
도 24는 본 발명의 표시장치의 예를 도시하는 도면.
도 25는 본 발명의 표시장치의 예를 도시하는 도면.
도 26은 본 발명의 표시장치의 예를 도시하는 도면.
도 27은 본 발명의 표시장치의 예를 도시하는 도면.
도 28은 본 발명의 표시모듈의 구성예를 도시하는 도면.
도 29는 본 발명의 표시장치의 예를 도시하는 도면.
도 30은 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 블록도.
도 31은 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 32는 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 33은 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 34는 본 발명이 적용되는 전자기기의 예를 도시하는 도면.
도 35는 본 발명이 적용되는 전자기기의 예를 도시하는 도면.
도 36은 본 발명에 적용할 수 있는 레이저 조사장치의 구성예를 도시하는 도면.
도 37은 본 발명의 표시장치의 예를 도시하는 도면.
도 38은 본 발명을 설명하는 개념도.
도 39는 본 발명의 표시장치의 예를 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 기판 102: 피가공층
104: 광 흡수층 106: 절연층
108: 포토마스터 110: 투과 영역
112: 차광영역 114: 레이저 빔
116a: 광 흡수층 116b: 광 흡수층
116c: 광 흡수층 116d: 광 흡수층
118a: 절연층 118b: 절연층
118c: 절연층 118d: 절연층
120a: 피가공층 120b: 피가공층
120c: 피가공층 120d: 피가공층

Claims (26)

  1. 반도체 장치의 제작방법에 있어서,
    피가공층을 형성하는 단계;
    상기 피가공층 위에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 위에 절연층을 형성하는 단계;
    적어도 상기 광 흡수층 및 상기 절연층에 대한 레이저 빔의 조사 영역이 제거되도록, 포토 마스크를 통하여 상기 광 흡수층 및 상기 절연층에 레이저 빔을 조사하는 단계;
    상기 광 흡수층의 잔존 부분 및 상기 절연층의 잔존 부분을 마스크로서 이용하여 상기 피가공층을 에칭하는 단계; 및
    상기 피가공층을 에칭한 후 상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분을 제거하는 단계를 포함하고,
    상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분은 상기 에칭단계 후 상기 피가공층 상에 존재하며,
    상기 마스크는 상기 조사단계에 의해 형성되는, 반도체 장치 제작방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 장치의 제작방법에 있어서,
    피가공층을 형성하는 단계;
    상기 피가공층 위에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 위에 절연층을 형성하는 단계;
    적어도 상기 광 흡수층 및 상기 절연층에 대한 레이저 빔의 조사 영역이 제거되도록, 포토 마스크를 통하여 상기 광 흡수층 및 상기 절연층에 레이저 빔을 조사하는 단계;
    테이퍼 형상을 갖는 층이 형성되도록, 상기 광 흡수층의 잔존 부분 및 상기 절연층의 잔존 부분을 마스크로서 이용하여 상기 피가공층을 에칭하는 단계; 및
    상기 피가공층을 에칭한 후 상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분을 제거하는 단계를 포함하고,
    상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분은 상기 에칭단계 후 상기 피가공층 상에 존재하며,
    상기 마스크는 상기 조사단계에 의해 형성되는, 반도체 장치 제작방법.
  9. 제 8 항에 있어서,
    상기 피가공층을 에칭하기 위해 웨트 에칭법, 또는 드라이 에칭법 및 웨트 에칭법의 조합이 이용되는, 반도체 장치 제작방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 반도체 장치의 제작방법에 있어서,
    피가공층을 형성하는 단계;
    상기 피가공층 위에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 위에 절연층을 형성하는 단계;
    적어도 상기 광 흡수층 및 상기 절연층에 대한 레이저 빔의 조사 영역이 제거되도록, 포토 마스크를 통하여 상기 광 흡수층 및 상기 절연층에 레이저 빔을 조사하는 단계;
    수직형상을 갖는 층이 형성되도록, 상기 광 흡수층의 잔존 부분 및 상기 절연층의 잔존 부분을 마스크로서 이용하여 상기 피가공층을 에칭하는 단계; 및
    상기 피가공층을 에칭한 후 상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분을 제거하는 단계를 포함하고,
    상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존 부분은 상기 에칭단계 후 상기 피가공층 상에 존재하며
    상기 마스크는 상기 조사단계에 의해 형성되는, 반도체 장치 제작방법.
  17. 제 16 항에 있어서,
    상기 피가공층을 에칭하기 위해 드라이 에칭법이 이용되는, 반도체 장치 제작방법.
  18. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 피가공층은 도전 재료 또는 반도체 재료를 포함하는, 반도체 장치 제작방법.
  19. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 광 흡수층은 상기 레이저 빔을 흡수하는 재료를 포함하는, 반도체 장치 제작방법.
  20. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 광 흡수층은 도전 재료, 반도체 재료, 또는 절연 재료를 포함하는, 반도체 장치 제작방법.
  21. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 광 흡수층은 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티탄(Ti), 코발트(Co), 구리(Cu), 알루미늄(Al) 중 적어도 1개의 원소를 포함하는, 반도체 장치 제작방법.
  22. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 절연층은 상기 레이저 빔을 투과하는 재료를 포함하는, 반도체 장치 제작방법.
  23. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 레이저 빔을 투과하는 영역과 상기 레이저 빔을 차광하는 영역을 갖는 마스크가 상기 포토 마스크로서 이용되는, 반도체 장치 제작방법.
  24. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 광 흡수층의 비점(boiling point) 및 승화점(sublimation point)은 상기 피가공층의 융점(melting point) 보다 더 낮은, 반도체 장치 제작방법.
  25. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    불활성 가스(inert gas)가 상기 광 흡수층에 첨가되는, 반도체 장치 제작방법.
  26. 제 1 항, 제 8 항 및 제 16 항 중 어느 한 항에 있어서,
    상기 광 흡수층의 상기 잔존 부분 및 상기 절연층의 상기 잔존부분은 레이저 어블레이션(laser ablation)에 의해 제거되는, 반도체 장치 제작방법.
KR1020070085282A 2006-08-25 2007-08-24 반도체 장치의 제작방법 KR101420173B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00229729 2006-08-25
JP2006229729 2006-08-25

Publications (2)

Publication Number Publication Date
KR20080018832A KR20080018832A (ko) 2008-02-28
KR101420173B1 true KR101420173B1 (ko) 2014-07-17

Family

ID=39197204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085282A KR101420173B1 (ko) 2006-08-25 2007-08-24 반도체 장치의 제작방법

Country Status (2)

Country Link
US (1) US8563431B2 (ko)
KR (1) KR101420173B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7838410B2 (en) * 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP2009105279A (ja) * 2007-10-24 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
US8080811B2 (en) 2007-12-28 2011-12-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing evaporation donor substrate and light-emitting device
WO2009099002A1 (en) * 2008-02-04 2009-08-13 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing light-emitting device
JP2009231277A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 製造装置
JP5416987B2 (ja) 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
US8182863B2 (en) 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
KR100902150B1 (ko) * 2008-09-23 2009-06-10 (주)큐엠씨 발광소자의 제조를 위한 장치 및 방법
US8486736B2 (en) * 2008-10-20 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP4859145B2 (ja) 2008-12-25 2012-01-25 独立行政法人産業技術総合研究所 エッチングレジスト
US10310156B2 (en) * 2009-08-17 2019-06-04 Mario W. Cardullo Visible light generated using UV light source
CN102486692A (zh) * 2010-12-02 2012-06-06 洋华光电股份有限公司 触控感应器图案及信号导线的制造方法
CN104714270B (zh) * 2015-03-20 2018-05-08 青岛海信移动通信技术股份有限公司 一种移动设备的导光膜及移动设备
KR20170140441A (ko) * 2015-05-11 2017-12-20 어플라이드 머티어리얼스, 인코포레이티드 재료 변형을 이용한 파장 투과 재료의 레이저 삭마
KR20180030609A (ko) * 2015-07-09 2018-03-23 오르보테크 엘티디. Lift 토출 각도의 제어
GB201618474D0 (en) * 2016-11-02 2016-12-14 Univ Loughborough Improvements to the deposition and formation of coatings for photovoltaic cells for use in the generation of solar power
JP2018152418A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体装置の製造方法及びエッチング用マスク
JP7294315B2 (ja) * 2018-03-02 2023-06-20 三菱瓦斯化学株式会社 アルミナのダメージを抑制した組成物及びこれを用いた半導体基板の製造方法
KR102122426B1 (ko) * 2018-09-19 2020-06-15 한국생산기술연구원 레이저와 희생 층을 이용한 코팅 막 패터닝 방법
US11096271B1 (en) 2020-04-09 2021-08-17 Raytheon Company Double-sided, high-density network fabrication
TWI776398B (zh) * 2020-04-23 2022-09-01 台灣積體電路製造股份有限公司 光罩的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842677A (en) * 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
JPH0945614A (ja) * 1995-02-20 1997-02-14 Hitachi Ltd パターン形成方法
JP2003181678A (ja) 2001-12-18 2003-07-02 Ricoh Co Ltd 立体構造体の加工方法、立体形状品の製造方法、立体構造体の加工装置及び立体構造体
US6858542B2 (en) * 2003-01-17 2005-02-22 Freescale Semiconductor, Inc. Semiconductor fabrication method for making small features

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594471A (en) * 1983-07-13 1986-06-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US4713518A (en) * 1984-06-08 1987-12-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device manufacturing methods
AU583423B2 (en) * 1985-09-21 1989-04-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
KR900006772B1 (ko) * 1985-11-06 1990-09-21 세미콘닥터 에너지 라보라토리 컴파니 리미티드 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
JPH0820638B2 (ja) 1986-08-08 1996-03-04 株式会社半導体エネルギ−研究所 液晶装置およびその作製方法
JPS6384789A (ja) * 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US5708252A (en) * 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4970196A (en) * 1987-01-15 1990-11-13 The Johns Hopkins University Method and apparatus for the thin film deposition of materials with a high power pulsed laser
US6261856B1 (en) * 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4937129A (en) * 1988-01-06 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Thin film pattern structure formed on a glass substrate
US4895735A (en) * 1988-03-01 1990-01-23 Texas Instruments Incorporated Radiation induced pattern deposition
US5187601A (en) * 1988-03-07 1993-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for making a high contrast liquid crystal display including laser scribing opaque and transparent conductive strips simultaneously
US6048588A (en) * 1988-07-08 2000-04-11 Cauldron Limited Partnership Method for enhancing chemisorption of material
US5501938A (en) * 1989-03-30 1996-03-26 Rexham Graphics Inc. Ablation-transfer imaging/recording
US5171650A (en) 1990-10-04 1992-12-15 Graphics Technology International, Inc. Ablation-transfer imaging/recording
JPH02272815A (ja) * 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd 圧電振動子の周波数微調整装置
US4987006A (en) * 1990-03-26 1991-01-22 Amp Incorporated Laser transfer deposition
US5173441A (en) 1991-02-08 1992-12-22 Micron Technology, Inc. Laser ablation deposition process for semiconductor manufacture
US5196376A (en) * 1991-03-01 1993-03-23 Polycon Corporation Laser lithography for integrated circuit and integrated circuit interconnect manufacture
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
JP2592369B2 (ja) * 1991-08-22 1997-03-19 富士通株式会社 多層配線回路基板の製造方法及び誘電体ミラーマスクの製造方法
US5292559A (en) * 1992-01-10 1994-03-08 Amp Incorporated Laser transfer process
DE4228274C2 (de) 1992-08-26 1996-02-29 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
US5373627A (en) 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
US5480097A (en) * 1994-03-25 1996-01-02 General Electric Company Gas atomizer with reduced backflow
US5567336A (en) * 1994-10-24 1996-10-22 Matsushita Electric Industrial Co., Ltd. Laser ablation forward metal deposition with electrostatic assisted bonding
US5935462A (en) * 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US5683601A (en) * 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US5866444A (en) * 1995-03-21 1999-02-02 Semiconductor Energy Laboratory Co. Integrated circuit and method of fabricating the same
TW284907B (en) * 1995-06-07 1996-09-01 Cauldron Lp Removal of material by polarized irradiation and back side application for radiation
US5995178A (en) * 1995-10-16 1999-11-30 Sharp Kabushiki Kaisha Active matrix liquid crystal panel and method for repairing defect therein
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3391717B2 (ja) * 1997-12-24 2003-03-31 シャープ株式会社 反射型液晶表示装置
US6159832A (en) 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6177151B1 (en) * 1999-01-27 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Matrix assisted pulsed laser evaporation direct write
US6335151B1 (en) * 1999-06-18 2002-01-01 International Business Machines Corporation Micro-surface fabrication process
TW522453B (en) * 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
US6641933B1 (en) * 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP4776769B2 (ja) * 1999-11-09 2011-09-21 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP4993830B2 (ja) * 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
JP3542031B2 (ja) * 2000-11-20 2004-07-14 松下電器産業株式会社 冷陰極形成方法、及び電子放出素子並びにその応用デバイス
JP3810629B2 (ja) 2000-11-24 2006-08-16 シャープ株式会社 半導体装置およびその半導体装置の製造方法
US6762124B2 (en) * 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
JP5181317B2 (ja) * 2001-08-31 2013-04-10 Ｎｌｔテクノロジー株式会社 反射型液晶表示装置およびその製造方法
JP2003115650A (ja) * 2001-10-03 2003-04-18 Yazaki Corp 回路体の製造方法および製造装置
TWI258317B (en) * 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
KR100978250B1 (ko) * 2002-11-22 2010-08-26 엘지디스플레이 주식회사 패턴형성방법 및 이를 이용한 전기소자 제조방법
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
JP3940796B2 (ja) 2003-03-19 2007-07-04 独立行政法人産業技術総合研究所 電子供与性ガスの光検知方法
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100467141C (zh) * 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JPWO2005031832A1 (ja) * 2003-09-24 2006-12-07 松下電器産業株式会社 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子
EP1542272B1 (en) * 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2006124055A2 (en) * 2004-10-12 2006-11-23 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
JP4314190B2 (ja) * 2004-12-28 2009-08-12 Ｎｅｃ液晶テクノロジー株式会社 エッチング方法及びこれを使用したコンタクトホールの形成方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US7542301B1 (en) * 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
JP2007019014A (ja) * 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR20070035234A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 표시 기판의 제조 방법 및 이를 제조하기 위한 제조 장치
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US8048473B2 (en) * 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) * 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090152743A1 (en) * 2007-12-15 2009-06-18 Houssam Jomaa Routing layer for a microelectronic device, microelectronic package containing same, and method of forming a multi-thickness conductor in same for a microelectronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842677A (en) * 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
JPH0945614A (ja) * 1995-02-20 1997-02-14 Hitachi Ltd パターン形成方法
JP2003181678A (ja) 2001-12-18 2003-07-02 Ricoh Co Ltd 立体構造体の加工方法、立体形状品の製造方法、立体構造体の加工装置及び立体構造体
US6858542B2 (en) * 2003-01-17 2005-02-22 Freescale Semiconductor, Inc. Semiconductor fabrication method for making small features

Also Published As

Publication number Publication date
US8563431B2 (en) 2013-10-22
US20080050895A1 (en) 2008-02-28
KR20080018832A (ko) 2008-02-28

Similar Documents

Publication Publication Date Title
KR101420173B1 (ko) 반도체 장치의 제작방법
KR101439103B1 (ko) 반도체 장치의 제조 방법
KR101491981B1 (ko) 반도체 장치의 제작 방법
JP5205042B2 (ja) 半導体装置の作製方法
JP5147330B2 (ja) 半導体装置の作製方法
US7732351B2 (en) Manufacturing method of semiconductor device and laser processing apparatus
US7867907B2 (en) Method for manufacturing semiconductor device
JP5268304B2 (ja) 半導体装置の作製方法
JP5227563B2 (ja) 半導体装置の作製方法
KR101411960B1 (ko) 표시장치의 제조방법
TWI427682B (zh) 顯示裝置的製造方法
TWI427702B (zh) 顯示裝置的製造方法
KR101407371B1 (ko) 표시장치의 제작방법
KR101349617B1 (ko) 표시장치의 제조방법
JP5329784B2 (ja) 半導体装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5030535B2 (ja) 半導体装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6