KR101419329B1 - 반도체 패키징 방법 및 반도체 패키지 구조 - Google Patents

반도체 패키징 방법 및 반도체 패키지 구조 Download PDF

Info

Publication number
KR101419329B1
KR101419329B1 KR1020120083792A KR20120083792A KR101419329B1 KR 101419329 B1 KR101419329 B1 KR 101419329B1 KR 1020120083792 A KR1020120083792 A KR 1020120083792A KR 20120083792 A KR20120083792 A KR 20120083792A KR 101419329 B1 KR101419329 B1 KR 101419329B1
Authority
KR
South Korea
Prior art keywords
copper
bonding surface
substrate
connection pads
ionization
Prior art date
Application number
KR1020120083792A
Other languages
English (en)
Other versions
KR20130079980A (ko
Inventor
쳉-훙 시
슈-첸 린
쳉-판 린
융-웨이 시에
밍-이 리우
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20130079980A publication Critical patent/KR20130079980A/ko
Application granted granted Critical
Publication of KR101419329B1 publication Critical patent/KR101419329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키징 방법은 복수개의 접속패드를 구비한 기판을 제공하는 단계; 링벽을 갖고 상기 접속패드들에 직접 접합되는 복수개의 구리함유 범프를 구비한 칩을 상기 기판에 플립칩 결합(flip chip bonding)하는 단계; 및 상기 기판과 상기 칩 사이에 상기 구리함유 범프들의 상기 링벽을 덮는 복수개의 이온화 방지 재료를 가진 이온화 방지 콜로이드를 형성하는 단계를 포함한다.

Description

반도체 패키징 방법 및 반도체 패키지 구조{SEMICONDUCTOR PACKAGING METHOD AND SEMICONDUCTOR PACKAGE STRUCTURE}
본 발명은 반도체 패키징 방법에 관한 것으로, 특히 구리 이온화를 방지하는 반도체 패키징 방법에 관한 것이다.
현재 전자제품의 부피는 갈수록 작아지고 얇아짐에 따라 내부 회로는 미세한 간격으로 배치되나, 회로 사이의 미세한 간격으로 인해 단락현상이 쉽게 발생한다.
본 발명은 전술한 문제를 해결하기 위한 반도체 패키징 방법 및 그 구조에 관한 것이다.
상기 반도체 패키징 방법은, 상표면 및 상기 상표면 상에 설치되며 제1 접합표면을 갖는 복수개의 접속패드를 구비한 기판을 제공하는 단계; 상기 기판의 상표면을 마주하는 능동면 및 상기 능동면에 설치되고 제2 접합표면 및 링벽을 가지며 상기 접속패드들에 직접 접합되는 복수개의 구리함유 범프를 구비한 칩을 상기 기판에 플립칩 결합하는 단계; 및 상기 기판과 상기 칩 사이에 상기 구리함유 범프들의 상기 링벽을 덮는 복수개의 이온화 방지 재료를 가진 이온화 방지 콜로이드를 형성하는 단계를 포함한다.
상기 이온화 방지 콜로이드가 갖고 있는 상기 이온화 방지 재료들이 상기 복수개의 구리함유 범프를 덮고 있으므로, 상기 구리함유 범프들의 구리 이온이 이온화될 경우, 상기 이온화 방지 재료들이 이온화된 구리 이온을 바로 포획하여 단락 현상이 발생하지 않도록 방지한다.
도 1a ~ 도 1c는 본 발명의 바람직한 실시예에 따른 반도체 패키징 방법을 나타내는 단면 개략도이다.
도 1a ~도 1c은 본 발명의 바람직한 실시예를 나타낸다. 본 발명의 반도체 패키징 방법은 다음과 같은 단계를 포함한다.
먼저, 기판(110)을 제공하는 단계: 도 1a를 참고하면, 상기 기판(110)은 상표면(111) 및 상기 상표면(111)에 설치된 복수개의 접속패드(112)를 구비하며, 상기 각 접속패드(112)는 제1 접합표면(113) 및 측벽(114)을 갖는다. 본 실시예에서, 상기 각 접속패드(112)의 상기 제1 접합표면(113)은 제1 영역(113a) 및 제1 영역(113a)의 외측에 위치한 제2 영역(113b)을 갖는다. 그리고, 상기 기판(110)에 칩(120)을 플립칩 결합하는 단계: 도 1b를 참고하면, 상기 칩(120)은 능동면(121) 및 상기 능동면(121)에 설치된 구리함유 범프(122)를 구비하고, 상기 각 구리함유 범프(122)는 제2 접합표면(122a) 및 링벽(122b)을 구비하고, 상기 능동면(121)은 상기 기판(110)의 상기 상표면(111)을 마주하고, 상기 복수개의 구리함유 범프(122)는 상기 접속패드(112)들에 직접 접합된다. 본 실시예에서, 상기 구리함유 범프(122)들의 재질은 구리/니켈 또는 구리/니켈/금 중에서 선택되는 1종이며, 또한 상기 각 접속패드(112)의 상기 제1 접합표면(113)의 상기 각 제1 영역(113a)은 상기 각 구리함유 범프(122)의 상기 제2 접합표면(122a)에 대응되며, 또한 상기 각 제1 접합표면(113)과 상기 각 제2 접합표면(122a)은 공평면(coplane)이다. 마지막으로, 상기 기판(110)과 상기 칩(120) 사이에 이온화 방지 콜로이드(130)를 형성하는 단계: 도 1c를 참고하면, 본 실시예에서 상기 이온화 방지 콜로이드(130)는 상기 칩(120)의 일측면(123)까지 연신되어 형성되고, 상기 이온화 방지 콜로이드(130)는 복수개의 이온화 방지 재료(131)를 가지며, 상기 복수개의 이온화 방지 재료(131)는 상기 구리함유 범프(122)들의 상기 링벽(122b) 및 상기 접속패드(112)들의 상기 측벽(144)을 덮는다. 상기 이온화 방지 재료(131)들이 상기 제1 접합표면(113)들의 상기 제2 영역(113b)을 더 덮는 반도체 패키지 구조(100)를 형성하는 것이 바람직하다. 상기 이온화 방지 재료(131)들의 재질은 유기 솔더 보존제이며, 상기 유기 솔더 보존제의 재질은 이미다졸 화합물 또는 이미다졸 유도체 중에서 선택되는 1종이며, 본 실시예에서, 상기 이미다졸 유도체는 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸, 또는 이들 혼합물 중 하나일 수 있으며, 상기 이미다졸 화합물은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸 또는 방향족 하이드록시이미다졸, 또는 이들 혼합물 중 하나일 수 있다.
상기 이온화 방지 콜로이드(130)가 갖는 상기 이온화 방지 재료(131)들이 상기 구리함유 범프(122)들을 덮고 있으므로, 상기 구리함유 범프(122)들의 구리 이온이 이온화될 경우, 상기 이온화 방지 재료(131)는 이온화된 구리 이온을 바로 포획하여 단락현상이 발생하지 않도록 방지할 수 있다.
그리고, 도 1c는 본 발명의 바람직한 실시예에 따른 반도체 패키지 구조(100)를 나타내며, 도 1c를 참고하면, 상기 반도체 패키지 구조(100)는 기판(110), 칩(120) 및 이온화 방지 콜로이드(130)를 포함하고 있으며, 상기 기판(110)은 상표면(111) 및 상기 상표면(111)에 설치된 복수개의 접속패드(112)를 구비하며, 각 접속패드(112)는 제1 접합표면(113) 및 측벽(114)을 구비하고, 상기 각 접속패드(112)의 상기 제1 접합표면(113)은 제1 영역(113a) 및 제1 영역(113a)의 외측에 위치한 제2 영역(113b)을 구비하며, 상기 칩(120)은 상기 기판(110)에 플립칩 결합되고, 상기 칩(120)은 능동면(121) 및 상기 능동면(121)에 설치된 복수개의 구리함유 범프(122)를 구비하며, 상기 능동면(121)은 상기 기판(110)의 상기 상표면(111)을 마주하고 또한 상기 구리함유 범프(122)들은 상기 접속패드(112)들에 직접 접합되고, 상기 각 구리함유 범프(122)는 제2 접합표면(122a) 및 링벽(122b)을 구비하고, 상기 각 접속패드(112)의 상기 제1 접합표면(113)의 상기 각 제1 영역(113a)은 상기 각 구리함유 범프(122)의 상기 제2 접합표면(122a)에 대응되고, 상기 각 제1 접합표면(113)과 상기 각 제2 접합표면(122a)은 공평면이며, 상기 이온화 방지 콜로이드(130)는 상기 기판(110)과 상기 칩(120) 사이에 형성되고, 또한 상기 이온화 방지 콜로이드(130)는 상기 칩(120)의 일측면(123)까지 연신되어 형성되고, 상기 이온화 방지 콜로이드(130)는 복수개의 이온화 방지 재료(131)를 구비하며, 상기 이온화 방지 재료(131)들은 상기 구리함유 범프(122)들의 상기 링벽(122b) 및 상기 접속패드(112)들의 상기 측벽(114)을 덮고, 또한 상기 이온화 방지 재료(131)들은 상기 접속패드(112)들의 상기 제1 접합표면(113)의 상기 제2 영역(113b)들을 더 덮는다.
본 발명의 보호범위는 후술하는 특허청구범위를 기준으로 하고, 해당 기술분야의 당업자가 본 발명의 정신 및 범위 내에서 한 수정 및 변경은 모두 본 발명의 보호범위에 속한다.
110: 기판
111: 상표면
112: 접속패드
113: 제1 접합표면
113a: 제1 영역
113b: 제2 영역
114: 측벽
120: 칩
121: 능동면
122: 구리함유 범프
122a: 제2 접합표면
130: 이온화 방지 콜로이드
131: 이온화 방지 재료

Claims (18)

  1. 상표면, 및 상기 상표면 상에 설치되고 제1 접합표면을 갖는 복수개의 접속패드를 구비한 기판을 제공하는 단계;
    상기 기판의 상표면을 마주하는 능동면, 및 상기 능동면에 설치되고 제2 접합표면 및 링벽을 가지며 상기 복수개의 접속패드에 직접 접합되는 복수개의 구리함유 범프를 구비한 칩을 상기 기판에 플립칩 결합하는 단계; 및
    상기 기판과 상기 칩 사이에 상기 복수개의 구리함유 범프의 상기 링벽을 덮는 복수개의 이온화 방지 재료를 가진 이온화 방지 콜로이드를 형성하는 단계
    를 포함하고,
    각 상기 접속패드의 상기 제1 접합표면은 제1 영역, 및 상기 제1 영역의 외측에 위치하는 제2 영역을 구비하고, 각 상기 제1 영역은 각 상기 구리함유 범프의 상기 제2 접합표면에 대응되는,
    것을 특징으로 하는 반도체 패키징 방법.
  2. 제1항에 있어서,
    상기 각 제1 접합표면과 상기 각 제2 접합표면은 공평면(coplane)인 것을 특징으로 하는 반도체 패키징 방법.
  3. 제1항에 있어서,
    각 상기 접속패드는 측벽을 구비하고, 상기 이온화 방지 재료는 상기 측벽을 덮는 것을 특징으로 하는 반도체 패키징 방법.
  4. 제1항에 있어서,
    복수의 상기 이온화 방지 재료는 복수의 상기 제1 접합표면의 상기 제2 영역을 덮는 것을 특징으로 하는 반도체 패키징 방법.
  5. 제1항에 있어서,
    복수의 상기 이온화 방지 재료의 재질은 유기 솔더 보존제인 것을 특징으로 하는 반도체 패키징 방법.
  6. 제5항에 있어서,
    상기 유기 솔더 보존제의 재질은 이미다졸 화합물(imidazole compounds) 또는 이미다졸 유도체(imidazole derivative) 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키징 방법.
  7. 제6항에 있어서,
    상기 이미다졸 유도체는 벤조트리아졸(benzotriazol), 벤조이미다졸(benzoimidazole), 치환성 벤조이미다졸(exchangeable benzoimidazole), 방향족 하이드록시이미다졸(Aromatic hydroxyimidazol), 또는 이들 혼합물 중의 하나일 수 있으며, 상기 이미다졸 화합물은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸, 방향족 하이드록시이미다졸, 또는 이들 혼합물 중의 하나인 것을 특징으로 하는 반도체 패키징 방법.
  8. 제1항에 있어서,
    상기 구리함유 범프의 재질은 구리, 니켈의 합금, 또는 구리, 니켈, 금의 합금 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키징 방법.
  9. 상표면, 및 상기 상표면 상에 설치되고 제1 접합표면을 갖는 복수개의 접속패드를 구비하는 기판;
    상기 기판에 플립칩 결합되고, 상기 기판의 상표면을 마주하는 능동면, 및 상기 능동면에 설치되고 제2 접합표면 및 링벽을 가지며 복수개의 상기 접속패드에 직접 접합되는 복수개의 구리함유 범프를 구비하는 칩; 및
    상기 기판과 상기 칩 사이에 형성되고, 복수개의 상기 구리함유 범프의 상기 링벽을 덮는 복수개의 이온화 방지 재료를 가진 이온화 방지 콜로이드
    를 포함하고,
    각 상기 접속패드의 상기 제1 접합표면은 제1 영역, 및 상기 제1 영역의 외측에 위치한 제2 영역을 구비하며, 각 상기 제1 영역은 각 상기 구리함유 범프의 상기 제2 접합표면에 대응되는,
    것을 특징으로 하는 반도체 패키지 구조.
  10. 제9항에 있어서,
    각 상기 제1 접합표면과 각 상기 제2 접합표면은 공평면(coplane)인 것을 특징으로 하는 반도체 패키지 구조.
  11. 제9항에 있어서,
    상기 각 접속패드는 측벽을 구비하고, 상기 복수개의 이온화 방지 재료는 상기 복수개의 측벽을 덮는 것을 특징으로 하는 반도체 패키지 구조.
  12. 제9항에 있어서,
    복수의 상기 이온화 방지 재료는 복수의 상기 제1 접합표면의 상기 제2 영역을 덮는 것을 특징으로 하는 반도체 패키지 구조.
  13. 제9항에 있어서,
    복수의 상기 이온화 방지 재료의 재질은 유기 솔더 보존제인 것을 특징으로 하는 반도체 패키지 구조.
  14. 제13항에 있어서,
    상기 유기 솔더 보존제의 재질은 이미다졸 화합물(imidazole compounds) 또는 이미다졸 유도체(imidazole derivative) 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키지 구조.
  15. 제14항에 있어서,
    상기 이미다졸 유도체는 벤조트리아졸(benzotriazol), 벤조이미다졸(benzoimidazole), 치환성 벤조이미다졸(exchangeable benzoimidazole), 방향족 하이드록시이미다졸(Aromatic hydroxyimidazol), 또는 이들 혼합물 중의 하나일 수 있으며, 상기 이미다졸 화합물은 벤조트리아졸, 벤조이미다졸, 치환성 벤조이미다졸, 방향족 하이드록시이미다졸, 또는 이들 혼합물 중의 하나인 것을 특징으로 하는 반도체 패키지 구조.
  16. 제9항에 있어서,
    복수의 상기 구리함유 범프의 재질은 구리, 니켈의 합금, 또는 구리, 니켈, 금의 합금 중에서 선택되는 1종인 것을 특징으로 하는 반도체 패키지 구조.
  17. 삭제
  18. 삭제
KR1020120083792A 2012-01-03 2012-07-31 반도체 패키징 방법 및 반도체 패키지 구조 KR101419329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101100127 2012-01-03
TW101100127A TWI463585B (zh) 2012-01-03 2012-01-03 半導體封裝方法及其結構

Publications (2)

Publication Number Publication Date
KR20130079980A KR20130079980A (ko) 2013-07-11
KR101419329B1 true KR101419329B1 (ko) 2014-07-14

Family

ID=48992266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083792A KR101419329B1 (ko) 2012-01-03 2012-07-31 반도체 패키징 방법 및 반도체 패키지 구조

Country Status (4)

Country Link
JP (1) JP2013140936A (ko)
KR (1) KR101419329B1 (ko)
SG (1) SG191463A1 (ko)
TW (1) TWI463585B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043092A (ko) * 2007-10-29 2009-05-06 한양대학교 산학협력단 금속 복합 범프 형성 및 이를 이용한 접합 방법
JP2011119758A (ja) * 2011-02-16 2011-06-16 Sharp Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
TWI248221B (en) * 2005-05-05 2006-01-21 Po-Chien Li Bump structure of LED flip chip
JP4993880B2 (ja) * 2005-07-06 2012-08-08 旭化成イーマテリアルズ株式会社 異方導電性接着シート及び微細接続構造体
TW200812027A (en) * 2006-08-22 2008-03-01 Int Semiconductor Tech Ltd Flip-chip attach structure and method
JPWO2009122867A1 (ja) * 2008-03-31 2011-07-28 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
KR20110010718A (ko) * 2008-05-16 2011-02-07 스미토모 베이클리트 컴퍼니 리미티드 반도체 부품의 제조 방법 및 반도체 부품
WO2010013728A1 (ja) * 2008-07-31 2010-02-04 日本電気株式会社 半導体装置及びその製造方法
JP2012212864A (ja) * 2011-03-18 2012-11-01 Sekisui Chem Co Ltd 接続構造体の製造方法及び接続構造体
TWM428492U (en) * 2012-01-03 2012-05-01 Chipbond Technology Corp Semiconductor packaging structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043092A (ko) * 2007-10-29 2009-05-06 한양대학교 산학협력단 금속 복합 범프 형성 및 이를 이용한 접합 방법
JP2011119758A (ja) * 2011-02-16 2011-06-16 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
KR20130079980A (ko) 2013-07-11
TWI463585B (zh) 2014-12-01
SG191463A1 (en) 2013-07-31
TW201330125A (zh) 2013-07-16
JP2013140936A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
TWI452665B (zh) 具防靜電破壞及防電磁波干擾之封裝件及其製法
US8803323B2 (en) Package structures and methods for forming the same
US9484327B2 (en) Package-on-package structure with reduced height
CN102077341B (zh) 封装半导体产品及其制造方法
US10163662B2 (en) Fabrication method of semiconductor package
GB2438788B (en) Structure and method for fabricating flip chip devices
TW200729422A (en) Chip package
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2011129584A (ja) 半導体装置及び通信方法
US9412729B2 (en) Semiconductor package and fabricating method thereof
TW200729429A (en) Semiconductor package structure and fabrication method thereof
US8525336B2 (en) Semiconductor package and method of fabricating the same
KR101419329B1 (ko) 반도체 패키징 방법 및 반도체 패키지 구조
KR20130004316U (ko) 반도체 패키지 구조
KR101395175B1 (ko) 반도체 패키징 방법 및 반도체 패키지 구조
TW200601511A (en) Method for manufacturing stacked multi-chip package
US20170133335A1 (en) Semiconductor device and method of making a semiconductor device
KR20130004317U (ko) 반도체 패키지 구조
KR100631997B1 (ko) 스택 칩 패키지
KR20110107117A (ko) 반도체 패키지
US20130214419A1 (en) Semiconductor packaging method and structure thereof
KR101577713B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
KR20120017883A (ko) 패키지 온 패키지
KR20110091191A (ko) 반도체 패키지 및 반도체 칩의 제조방법
US20060202329A1 (en) Chip package and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 6