KR101374413B1 - 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법 - Google Patents

향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법 Download PDF

Info

Publication number
KR101374413B1
KR101374413B1 KR1020120101618A KR20120101618A KR101374413B1 KR 101374413 B1 KR101374413 B1 KR 101374413B1 KR 1020120101618 A KR1020120101618 A KR 1020120101618A KR 20120101618 A KR20120101618 A KR 20120101618A KR 101374413 B1 KR101374413 B1 KR 101374413B1
Authority
KR
South Korea
Prior art keywords
area
insulating material
insulating
conductive
conductive layers
Prior art date
Application number
KR1020120101618A
Other languages
English (en)
Other versions
KR20130135002A (ko
Inventor
첸후아 유
좌정 신
샤이제이 린
번정 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130135002A publication Critical patent/KR20130135002A/ko
Application granted granted Critical
Publication of KR101374413B1 publication Critical patent/KR101374413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/14—Arrangements for focusing or reflecting ray or beam
    • H01J3/16—Mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31774—Multi-beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31777—Lithography by projection
    • H01J2237/31789—Reflection mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Electron Beam Exposure (AREA)

Abstract

반사성 전자빔 리소그래피를 위한 디바이스 및 그 제작 방법이 설명된다. 디바이스는 기판, 서로 평행하고 절연 필러 구조에 의해 분리되는 기판 상에 형성된 복수의 도전층, 및 각 도전층 내의 복수의 애퍼처를 포함한다. 각 도전층 내의 애퍼처는 다른 도전층 내의 애퍼처와 수직으로 정렬되고, 각 애퍼처의 주변부는 서스펜딩되는 도전층을 포함한다.

Description

향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법{DEVICES AND METHODS FOR IMPROVED REFLECTIVE ELECTRON BEAM LITHOGRAPHY}
본 발명은 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법에 관한 것이다.
본 분야에 잘 알려진 바와 같이, 리소그래피 공정은 레지스트의 부분들이 예를 들어 에칭, 물질 증착, 주입 등에 의해 선택적으로 처리하기 위해 아래 놓인 영역을 노광하도록 선택적으로 제거될 수 있도록 레지스트의 패터닝된 노광을 포함한다. 전형적인 리소그래피 공정은 레지스트의 선택적인 노광을 위한 자외선 광의 형성에서 전자기 에너지를 이용한다. 전자기 에너지(엑스선을 포함)의 대안으로서, 충전된 입자빔이 고해상도 리소그래피 레지스트 노광을 위해 사용되어 왔다. 특히, 낮은 질량의 전자가 상대적으로 낮은 전력 및 상대적은 높은 속도로 상대적으로 정확한 전자 제어를 가능하게 하므로 전자빔이 사용되어 왔다.
반사성 전자빔 리소그래피에서, 마이크로 전자 기계 시스템(micro-electro-mechanical systems; MEMS)에 의해 제작된 미러의 소형렌즈(lenslet)는 패터닝을 위해 웨이퍼에 전자를 다시 반사시키기 위해 사용된다. 전형적인 소형렌즈 구조는 전자에 의해 타격되어 충전을 일으키고 소형렌즈 기능성을 저하시키는 금속 전극 사이에 절연체를 포함한다. 따라서, 향상된 디바이스 및 방법이 필요하다.
본 개시는 반사성 전자빔 리소그래피의 다양한 이로운 방법 및 장치를 제공한다. 본 개시의 광범위한 형태 중 하나는 반사성 전자빔 리소그래피를 위한 디바이스에 관련한다. 디바이스는 기판, 서로 평행하고 절연 필러 구조에 의해 분리되는, 기판 상에 형성된 복수의 도전층, 및 각 도전층 내의 복수의 애퍼처를 포함한다. 각 도전층 내의 애퍼처는 다른 도전층 내의 애퍼처와 수직으로 정렬되고, 각 애퍼처의 주변부는 서스펜딩되는 도전층을 포함한다.
본 개시의 광범위한 형태 중 다른 하나는 반사성 전자빔 리소그래피를 위한 또 다른 디바이스에 관련한다. 디바이스는 기판, 서로 평행하고 절연 필러 구조에 의해 분리되는, 기판 상에 형성된 복수의 도전층, 및 각 도전층 내의 복수의 애퍼처를 포함한다. 각 도전층 내의 애퍼처는 다른 도전층 내의 애퍼처와 수직으로 정렬되고, 절연 필러 구조는 4개의 소형렌즈의 정방 격자(square grid)의 내부 중심에서 위치된다.
본 개시의 광범위한 형태의 또 다른 하나는 디바이스를 제작하는 방법에 관련한다. 방법은 제 1 에리어 및 제 2 에리어를 포함한 기판 상에 제 1 절연 물질의 제 1층을 증착하는 단계, 제 2 에리어에서 트렌치, 및 제 1 절연 물질로 형성된 복수의 절연 필러 구조를 형성하기 위해 제 1 절연 물질을 패터닝하고, 제 1 에리어로부터 제 1 절연 물질을 완전히 제거하는 단계, 제 1 에리어에서 제 2 절연 물질을 증착하고, 동시에 제 2 에리어에서 제 2 절연 물질로 트렌치를 충진하는 단계, 제 1 에리어에서 제 2 절연 물질을 평탄화하고, 제 2 에리어에서 절연 필러의 정상면을 노광하는 단계, 평탄화된 제 2 절연 물질 및 절연 필러 상에 도전성 물질을 증착하는 단계, 도전성 물질 상에 감광성 물질을 증착하는 단계, 제 1 에리어에서 소형렌즈용 애퍼처를 형성하기 위해 도전성 물질을 패터닝함으로써 제 1 소형렌즈 서브층(sub-layer)이 형성되는 단계, 제 1 절연 물질 및 제 2 절연 물질을 이용하여 제 1 소형렌즈 서브층 위에 제 2 소형렌즈 서브층을 형성하는 단계, 및 남아 있는 도전성 물질이 제 1 에리어에서 서스펜딩되도록 제 1 에리어 및 제 2 에리어에서 동시에 제 2 절연 물질을 완전히 제거하기 위해 전체-제 2-절연체-제거(total-second-insulator-removing; TSIR) 에칭을 수행하는 단계를 포함한다.
본 개시의 양상은 첨부 도면과 함께 판독될 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업상 표준 시행에 따라 다양한 피쳐는 일정한 비율로 그려지지 않았음이 강조된다. 실제, 다양한 피쳐의 치수는 논의의 명료함을 위해 임의로 증감될 수 있다.
도 1은 본 개시의 양상에 따른 디바이스를 제작하는 방법의 일실시예의 플로우챠트이다.
도 2a 내지 도 2p는 본 개시의 양상에 따라 구성된 디바이스의 단면도이다.
도 2q는 본 개시의 양상에 따라 구성된 디바이스의 기판의 상면도이다.
도 2r은 본 개시의 양상에 따라 구성된 디바이스의 상부 소형렌즈 서브층(sub-layer)의 상면도이다.
도 3은 본 개시의 양상에 따른 디바이스를 제작하는 방법의 다른 일실시예의 플로우챠트이다.
도 4a 내지 도 4o는 본 개시의 양상에 따라 구성된 디바이스의 단면도이다.
도 4p는 본 개시의 양상에 따라 구성된 디바이스의 기판의 상면도이다.
도 4q는 본 개시의 양상에 따라 구성된 디바이스의 상부 소형렌즈 서브층의 상면도이다.
이하의 개시는 본 개시의 상이한 피쳐들을 구현하기 위한 다수의 상이한 실시예 또는 예를 제공한다고 이해되어야 한다. 본 개시를 단순화하기 위해서 컴포넌트 및 배치의 구체적인 예들이 이하에 설명된다. 물론, 이들은 단지 예시를 위한 것이며 한정을 의도하는 것은 아니다. 또한, 다음의 상세한 설명에서 제 2 피쳐 상부 또는 위에 제 1 피쳐를 형성하는 것은 제 1 피쳐와 제 2 피쳐가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제 1 피쳐와 제 2 피쳐가 직접 접촉하지 않도록 제 1 피쳐와 제 2 피쳐 사이에 추가의 피쳐가 형성될 수 있는 실시예도 포함할 수 있다. 다양한 피쳐는 단순 명료함을 위해 상이한 비율로 임의로 그려질 수 있다. 동일한 또는 유사한 피쳐는 단순 명료함을 위해 여기서 유사하게 넘버링될 수 있다는 것이 주목된다. 추가적으로, 도면의 일부는 명료함을 위해 단순화될 수 있다. 그러므로, 도면은 주어진 장치(예를 들어, 디바이스) 또는 방법의 컴포넌트 모두를 도시하지 않을 수 있다.
도 1은 하나 이상의 실시예에서 본 개시의 다양한 양상에 따라 구성된 디바이스를 제작하기 위한 방법(100)의 실시예의 플로우챠트이다. 도 2a 내지 도 2p는 하나 이상의 실시예에 따라 구성된 다양한 제조 단계에서의 디바이스(200)의 단면도이다. 디바이스(200) 및 그 제작 방법(100)은 도 1 내지 도 2r을 참조하여 총괄하여 설명된다. 에리어 1 및 에리어 2는 개별적으로 나타내어지지만 에리어 1 및 에리어 2는 동시에 형성된다는 것이 이해되어야 한다. 예를 들어, 에칭 단계 동안에 에리어 1 및 에리어 2는 2개의 개별 단계를 대신에 동일 단계에서 모두 에칭된다.
방법(100)을 설명하기 전에, 각각 디바이스(200)의 상부 소형렌즈 서브층(upper lenslet sub-layer)의 상면도인 도 2r을 먼저 참조한다. 에리어 1은 도 2r에서 보여진 바와 같이, 애퍼처(260)를 포함한 디바이스(200)의 부분이다. 에리어 2는 애퍼처(260)를 포함하지 않은 디바이스(200)의 부분이고, 애퍼처(260)의 열들 사이에 있다. 이하 더 설명한 바와 같이, 에리어 1은 절연 물질이 완전히 없는(free of) 반면에, 에리어 2는 도전층을 물리적으로 지지하기 위한 절연 필러 구조를 포함한다.
방법(100)은 금속 등의 도전성 물질(210), 및 지지 부재(205)를 포함하는 기판(215)을 제공함으로써 단계(102)에서 시작한다. 지지 부재(205)는 CMOS 칩의 정상부 상의 패시베이션 층 또는 실리콘 기판의 정상부 상의 절연체 막일 수 있다. 도 2a에서 기판(215)은 금속(210)을 포함한다. 금속은 티타늄 질화물, 텅스텐, 알루미늄, 구리 및 그 조합을 포함한, 본 분야에 알려진 어떤 적합한 물질일 수 있다.
기판(215) 제작 방법은 도 2a 내지 도 2c에서 예시된다. 먼저, 도 2a에 나타낸 바와 같이 도전성 물질(210)의 층은 지지 부재(205)의 층 상부에 증착된다. 이어서, 도 2b에서 감광성 물질(230)이 도전성 물질(210)의 층 상에 증착되고, 패터닝된다. 에리어 1에서 감광성 물질(230)은 도전성 물질(210)이 부분적으로 노광되도록 패터닝된다. 그에 반해서, 에리어 2에서의 감광성 물질(230)은 도전성 물질(210)이 완전히 노광되도록 제거된다. 도 2c에서 도전성 물질(210)은 에칭된다. 도 2c의 에리어 2에서 도전성 물질(210) 모두가 제거되는 반면, 에리어 1에서는 감광성 물질(230)에 의해 커버되지 않은 도전성 물질(210)의 부분들만 에칭된다. 도 2q는 도 2c에서의 기판(215)의 에리어 1 및 에리어 2의 상면도이다.
스텝(104)에서 제 1 절연 물질(220)이 도 2d에 나타낸 바와 같이 기판(215) 상부에 증착된다. 절연 물질은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물 등의 어떤 적합한 절연 물질을 포함한다. 제 1 절연 물질(220)의 층은 증발 및 DC 마그네트론 스퍼터링과 같은 물리적 기상 증착(physical vapor deposition; PVD) 공정, 무전극(electrode-less) 도금, 전기도금과 같은 도금 공정, 대기압 CVD(APCVD), 저압 CVD(LPCVD), 플라즈마 인핸스드 CVD(PECVD), 또는 고밀도 플라즈마(HDP CVD)와 같은 화학적 기상 증착(chemical vapor deposition; CVD) 공정, 이온빔 증착, 스핀-온 코팅, 금속-유기 분해(metal-organic decomposition; MOD) 및/또는 본 분야에 알려진 다른 방법을 포함한 다양한 방법에 의해 형성될 수 있다.
도 2d를 여전히 참조하면, 단계(106)에서 감광성 물질(230)은 제 1 절연 물질(220) 상에 증착되고 패터닝된다. 에리어 1에서 감광성 물질(230)은 제 1 절연 물질(220)이 완전히 노광되도록 패터닝된다. 그에 반해서, 에리어 2에서의 감광성 물질(230)은 제 1 절연 물질(220)이 부분적으로 노광되도록 패터닝된다.
에리어 2에서, 패터닝되어진 감광성 물질(230)은 트렌치를 위한 부분들을 규정하고 후속의 에칭을 위해 그들 부분들을 노광시키는 다양한 개구부를 포함한다. 일실시예에 있어서, 감광성 물질(230)은 코팅, 노광, 노광후 베이킹, 및 현상을 포함한 절차에 의해 패터닝된다. 구체적으로, 레지스트 코팅은 스핀-온 코팅을 이용할 수 있다. 노광의 일례에 있어서, 코팅된 레지스트층은 미리 정해진 패턴을 갖는 마스크를 통하여 방사선빔에 의해 선택적으로 노광된다. 방사선빔은 일례에 있어서 자외선(UV) 광을 포함한다. 노광 공정은 마스크리스 노광 또는 쓰기(writing) 공정과 같은 다른 기술을 포함하도록 더욱 확장될 수 있다. 노광 공정 이후에, 레지스트 물질(230)은 노광후 베이크(post exposure bake; PEB)라고 하는 열 베이킹 공정에 의해 더 처리된다. PEB는 현상액에서 증가된 레지스트 용해도를 갖도록 변형된, 레지스트층의 노광된 부분에서의 화학적 변형의 캐스케이드(cascade)를 포함할 수 있다. 그 후, 기판 상의 레지스트층은 노광된 레지스트 부분이 현상 공정 동안에 용해되어 씻겨 내려가도록 현상된다. 상술된 리소그래피 공정은 리소그래피 패터닝 기술과 연관된 처리 단계의 서브세트만을 나타낼 수 있다. 리소그래피 공정은 적절한 순서로 세정 및 베이킹과 같은 다른 단계를 더 포함할 수 있다. 예를 들어, 현상된 레지스트층은 더 베이킹될 수 있고, 이것은 하드 베이킹이라고 한다.
스텝(108)으로 진행하여, 제 1 절연 물질(220)이 에칭된다. 도 2e의 에리어 1에서 제 1 절연 물질(220) 모두는 제거되는 반면에, 에리어 2에서는 감광성 물질(230)에 의해 커버되지 않은 제 1 절연 물질(220)의 부분들만 에칭된다. 제 1 절연 물질(220) 에리어 2에서 트렌치(224)를 형성하고, 제 1 절연 물질(220)에 의해 형성된 절연 필러(222)를 형성하기 위해 에칭된다. 절연 필러(222)는 최종 구조에서 기판(215)과 향후의 도전성 물질층 사이에 전기적 절연 및 물리적 지지를 제공한다. 이후 논의된 바와 같이, 에리어 1은 어떠한 절연 물질도 포함하지 않고, 금속 전극이 서스펜딩(suspend)된다.
제 1 절연 물질(220)은 건식 에칭, 습식 에칭 또는 건식 에칭과 습식 에칭의 조합을 포함한 다양한 방법에 의해 에칭될 수 있다. 건식 에칭 공정은 불소 함유 기체(예를 들어, CF4, SF6, CH2F2, CHF3, 및/또는 C2F6), 염소 함유 기체(예를 들어, Cl2, CHCl3, CCl4, 및/또는 BCl3), 브롬 함유 기체(예를 들어, HBr 및/또는 CHBR3), 산소 함유 기체, 요오드 함유 기체, 다른 적합한 기체 및/또는 플라즈마, 및/또는 그 조합에 의해 시행될 수 있다. 에칭 공정은 에칭 선택성, 유연성 및 소망의 에칭 프로파일을 얻기 위해 다단계 에칭을 포함할 수 있다. 감광성 물질(230)이 제거된다.
단계(110)에서, 도 2f에 나타낸 바와 같이, 제 1 절연 물질(220)과 상이한 제 2 절연 물질(240)이 에리어 2에서의 트렌치(224) 내와 에리어 1에서의 기판(215) 상에 동시에 증착된다. 단계(112)에서 화학 기계적 연마(chemical mechanical polishing; CMP) 공정이 에리어 2에서 절연 필러(222)의 정상면을 노광하고 제 2 절연 물질(240)의 정상면을 평탄화하도록 과잉 제 2 절연 물질(240)을 제거하기 위해 수행된다. 단계(114)에서 도전성 물질(250)이 평탄화된 제 2 절연 물질(240) 상에 증착된다. 도전성 물질(250)은 알루미늄(A1), 구리(Cu), 또는 텅스텐(W)과 같은 어떤 적합한 물질일 수 있다.
단계(116)로 이동하여, 도 2g에 나타낸 바와 같이 감광성 물질(230)이 도전성 물질(250) 상에 증착되고 패터닝된다. 에리어 1에서 감광성 물질(230)은 도전성 물질(250)의 부분들이 노광되도록 패터닝되는 반면에, 에리어 2에서 감광성 물질(230)은 도전성 물질(250)을 완전히 커버하여 노광된 부분이 없도록 한다.
단계(118)에서 도전성 물질(250)이 에칭된다. 도 2h에서 볼 수 있는 바와 같이, 에리어 1에서 감광성 물질(230)에 의해 보호된 부분들은 남아있는 반면에, 보호되지 않은 부분들은 소형렌즈용 애퍼처(260)를 형성하기 위해 에칭되어 떨어진다. 에리어 2에서 감광성 물질(230)은 에리어 2 내의 도전성 물질(250) 모두를 보호하므로 도전성 물질(250)는 하나도 에칭되지 않는다. 도 2h는 제 1 소형렌즈 서브층을 예시한다.
단계(120)에서는, 제 1 소형렌즈 서브층 상부에 제 2 소형렌즈 서브층을 형성하기 위해 단계(104) 내지 단계(118)가 반복된다. 도 2i에서, 제 1 절연 물질(220)은 에리어 1 및 에리어 2 상부에 동시에 증착된다. 도 2j는 감광성 물질(230)이 제 1 절연 물질(220) 상에 증착되고 패터닝된 후의 에리어 1 및 에리어 2를 예시한다. 다시, 에리어 1은 패터닝 후에 완전히 노광되는 반면에, 에리어 2에서는 제 1 절연 물질(220)의 부분들만 노광된다. 도 2k에서 제 1 절연 물질(220)은 에리어 1에서 완전히 에칭되어 떨어진다. 동시에, 에리어 2에서 에칭은 절연 필러(222) 및 트렌치(224)를 형성한다. 감광성 물질(230)은 제거된다. 도 2l에서는 제 1 절연 물질(220)과 상이한 제 2 절연 물질(240)이 에리어 2에서의 트렌치(224) 내 및 에리어 1에서의 도전성 물질(250) 상에 동시에 증착된다. 제 2 절연층(240)은 에리어 2에서 절연 필러(222)의 정상면을 노광하도록 과잉 제 2 절연 물질(240)을 제거하기 위해 평탄화된다. 도전성 물질(250)이 평탄화된 제 2 절연 물질(240) 상에 증착된다. 도 2m에서는 감광성 물질(230)이 도전성 물질(250) 상에 증착되고 패터닝된다. 에리어 1은 도전성 물질(250)의 부분들이 노출되도록 패터닝되는 반면에, 에리어 2는 도전층(250) 모두가 커버되거나 노광되지 않도록 패터닝된다. 도 2n에서는 소형렌즈용 애퍼처(260)를 형성하기 위해 에리어 1에서 도전성 물질(250)의 일부가 에칭된다. 감광성 물질(230)이 제거된다. 도 2n은 제 1 소형렌즈 서브층 상부의 제 2 소형렌즈 서브층을 예시한다. 도 2o는 방법(100)이 다수의 층을 형성하기 위해 여러번 반복된 후의 에리어 1 및 에리어 2를 예시한다. 도전층(250)의 두께는 약 20~500 nm이고, 절연 필러(222)의 높이는 약 200~1000 nm이다.
단계(122)에서는 도 2p에 나타낸 바와 같이 전체-제 2-절연체-제거(total-second-insulator-removing; TSIR) 에칭이 수행된다. 제 2 절연 물질(240)은 에리어 1 및 에리어 2에서 TSIR 에칭에 의해 완전히 에칭되어 떨어진다. 에리어 2에서는 TSIR 에칭에 의해 캐비티(cavity)가 형성된다. 제 1 절연 물질(220) 및 제 2 절연 물질(240)은 상이한 에칭 레이트를 갖도록 선택된다. 상이한 에칭 레이트를 갖는 물질을 제공함으로써 제 2 절연 물질(240)만 에칭되고 제 1 절연 물질(220)로 형성된 절연 필러(222)는 에칭되지 않도록 TSIR 에칭에서 고도의 선택적인 에칭이 성취될 수 있다. TSIR 에칭에서 제 1 절연 물질(220)과 제 2 절연 물질(240) 사이의 높은 에칭 선택성은 에리어 2 내의 금속 전극 및 에리어 1 내의 금속 전극 서스펜션을 지지하기 위한 필러 형성이 실현가능한 방법(100)을 만든다.
도 2p에 나타낸 바와 같이, 2개의 인접한 평행의 도전층(250) 사이에서 에리어 1 및 에리어 2에서 도전성 물질(250)을 물리적으로 지지하기 위해서 에리어 2 내에 절연 필러(222)의 층이 있다. 도 2r을 참조하면, 각 애퍼처(260)의 주변부(290)는 서스펜딩되는 도전층(250)을 포함하고, 어떠한 절연 물질도 포함하지 않는다. 에리어 1 내의 도전성 물질(250)은 서스펜딩되고, 이것은 절연 필러(222)에 의해 하부가 직접적으로 지지되지 않는다는 것을 의미한다. 그에 반해서, 에리어 2 내의 도전성 물질(250)은 절연 필러(222)에 의해 지지된다. 각 도전층(250) 내의 애퍼처(260)는 다른 도전층 내의 애퍼처와 수직으로 정렬된다. 도 2r을 다시 참조하면, 일실시예에 있어서, 절연 필러(222)는 4개의 소형렌즈의 정방 격자(square grid)의 내부 중심(280)에서 위치된다. 다른 실시예에 있어서, 절연 필러(222)는 2개의 인접한 소형렌즈 사이에 위치된다.
예시적인 실시예에 있어서, 애퍼처(260)의 직경은 소형렌즈 피치의 약 0.5배 내지 0.95배이다. 다른 실시예에 있어서, 절연 필러 구조(222)의 직경은 소형렌즈 피치의 약 0.1배 내지 0.4배이다. 일실시예에 있어서, 절연 필러 구조 측벽 각도는 약 60도 내지 90도이다. 도전성 물질(250)의 두께는 일반적으로 약 20 nm 내지 500 nm이다.
도 2r은 도 2p에서의 에리어 1 및 에리어 2의 상면도를 예시한다. 에리어 1 및 에리어 2의 전체적인 구조는 에리어 1내의 소형렌즈의 절연체 상의 전자 충전(electron charging)을 방지하고, 소형렌즈 구조의 수명을 연장하도록 돕는 구조를 제공한다. 이것은 전자빔이 소형렌즈를 타격할 때 반사된 전자가 절연체 측벽을 타격하고 충전을 유도하지 않도록 에리어 1 내에서 절연 물질을 전체적으로 제거하고 에리어 2에서 절연 물질을 최소화함으로써 성취된다. 에리어 1 또는 금속 전극 서스펜션을 포함하는 소형렌즈 디바이스는 절연 물질 또는 고저항성(high resistive) 물질을 절연체 상의 충전을 야기하거나 고저항성 물질의 특성을 악화시키는 전자 충격으로부터 방지할 수 있다. 충전 문제들을 방지하는, 소형렌즈 내의 금속 전극 사이의 절연체 또는 고저항성 물질을 전자 방사선으로부터 보호하는 것은 디바이스(200)의 안정성 및 수명을 연장할 수 있다.
도 3은 하나 이상의 실시예에서 본 개시의 다양한 양상에 따라 구성된 디바이스(400)를 제작하는 방법(300)의 다른 실시예의 플로우챠트이다. 도 4a 내지 도 4o는 하나 이상의 실시에에 따라 구성된 다양한 제조 단계에서의 디바이스(400)의 단면도이다. 디바이스(400) 및 그 제작 방법(300)은 도 3 내지 도 4q를 참조하여 총괄하여 설명된다. 에리어 1 및 에리어 2는 개별적으로 나타내어지지만 에리어 1 및 에리어 2는 동시에 형성된다는 것이 이해되어야 한다. 예를 들어, 에칭 단계 동안에 에리어 1 및 에리어 2는 2개의 개별 단계를 대신에 동일 단계에서 모두 에칭된다.
디바이스(400)의 상부 소형렌즈 서브층의 상면도인 도 4q를 먼저 참조하면, 에리어 1은 애퍼처(460)를 포함한 디바이스(400)의 부분이다. 에리어 2는 애퍼처(460)를 포함하지 않은 디바이스(400)의 부분이고, 애퍼처(460)의 열들 사이에 있다. 에리어 1은 절연 물질이 완전히 없는, 즉 도전층이 서스펜딩되는 반면에, 에리어 2는 도전층을 물리적으로 지지하기 위한 절연 필러 구조를 포함한다.
방법(300)은 금속 등의 도전성 물질(410), 및 지지 부재(405)를 포함하는 기판(415)을 제공함으로써 단계(302)에서 시작한다. 지지 부재(405)는 CMOS 칩의 정상부 상의 패시베이션 층 또는 실리콘 기판의 정상부 상의 절연체 막일 수 있다. 기판(415)은 도 2a 내지 도 2c에 대해 설명된 동일한 방법에 의해 형성될 수 있다. 도 4a에서 기판(415)은 금속(410)을 포함한다. 금속(410)은 티타늄 질화물, 텅스텐, 알루미늄, 구리 및 그 조합을 포함한, 본 분야에 알려진 어떤 적합한 물질일 수 있다. 도 4p는 도 4a에서의 기판(415)의 에리어 1 및 에리어 2의 상면도이다.
단계(304)에서 제 2 절연 물질(440)이 도 4b에서 나타낸 바와 같이 기판(415) 상부에 증착된다. 절연층은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물 등의 어떤 적합한 절연 물질을 포함한다.
이제 도 4c를 참조하면, 단계(306)에서 감광성 물질(430)이 제 2 절연 물질(440) 상에 증착되고 패터닝된다. 에리어 1에서 감광성 물질(430)은 제 2 절연 물질(440)이 완전히 커버되거나 노광되지 않도록 패터닝된다. 그에 반해서, 에리어 2에서의 감광성 물질(430)은 제 2 절연 물질(440)이 부분적으로 노광되도록 패터닝된다.
단계(308)로 진행하여 제 2 절연 물질(440)이 에칭된다. 도 4d의 에리어 1에서는 제 2 절연층(440)이 하나도 에칭되지 않는 반면에, 에리어 2에서는 감광성 물질(430)에 의해 커버되지 않은 제 2 절연층(440)의 어떤 부분들은 에칭되어 트렌치(424)를 형성한다. 에칭은 습식 및 건식 에칭을 포함한 어떤 적합한 기술에 의해 행해진다. 감광성 물질(430)이 제거된다.
단계(310)에서 제 2 절연 물질(440)과 상이한 제 1 절연 물질(420)이 제 1 절연 물질(420)로 형성된 절연 필러(422)를 형성하기 위해 에리어 2 내의 트렌치(424)에서 충진되고, 도 4e에 나타낸 바와 같이 에리어 1 내의 제 2 절연 물질(440) 상에 증착된다. 절연 필러(422)는 최종 구조에서 도전성 물질층을 전기적으로 절연하고 물리적으로 지지하는 것을 돕는다. 최종 구조에서 에리어 1은 어떠한 절연 필러(422)도 포함하지 않는다.
단계(312)에서 제 1 절연 물질(420)은 평탄화된다. 제 1 절연 물질(420)은 에리어 1로부터 완전히 제거되어 반드시 최종 에칭이 에리어 1로부터 모든 절연 물질을 제거하게 한다. 제 1 절연 물질(420)이 에리어 1로부터 완전히 제거되지 않으면 최종 에칭 단계 동안에 제거되지 않을 수 있는 층을 형성할 수 있다. 에리어 2 내의 제 2 절연 물질(440) 정상부 상의 제 1 절연 물질(420)의 과잉부는 제거되어 절연 필러(422)의 정상면을 노광시키고 평탄화한다. 단계(314)에서 도전성 물질(450)이 에리어 2에서의 제 1 절연 물질(420) 및 제 2 절연 물질(440)의 평탄화된 면과 에리어 1에서의 제 2 절연층(440) 상에 증착된다. 도전성 물질(450)은 금속과 같은 어떤 적합한 물질일 수 있다.
단계(316)로 이동하여, 감광성 물질(430)은 도 4f에 나타낸 바와 같이 도전성 물질(450) 상에 증착되고 패터닝된다. 에리어 1에서 감광성 물질(430)은 도전성 물질(450)의 부분들이 노광되도록 패터닝되는 반면에, 에리어 2에서는 패터닝된 감광성 물질(430)이 도전성 물질(450)을 완전히 커버하여 노광된 부분이 없도록 한다.
단계(318)에서 도전성 물질(450)은 에칭된다. 도 4g에서 알 수 있는 바와 같이, 에리어 1에서는 감광성 물질(430)에 의해 보호된 부분들은 남아있는 반면에, 보호되지 않은 부분들은 에칭되어 떨어져 소형렌즈의 애퍼처(460)를 형성한다. 감광성 물질(430)이 에리어 2 내의 도전성 물질(450) 모두를 보호하므로 에리어 2에서 도전성 물질(450)은 하나도 에칭되지 않는다. 감광성 물질(430)은 제거된다. 도 4g는 제 1 소형렌즈 서브층을 예시한다.
단계(320)에서는 제 1 소형렌즈 서브층 상부 또는 위에 제 2 소형렌즈 서브층을 형성하기 위해 단계(304) 내지 단계(318)가 반복된다. 도 4h에서 제 2 절연 물질(440)이 증착된다. 도 4i는 감광성 물질(430)이 제 2 절연 물질(440) 상에 증착되고 패터닝 된 후의 에리어 1 및 에리어 2를 예시한다. 다시, 패턴은 완전히 커버되거나 노광되지 않은 에리어 1을 남기고, 에리어 2에서는 제 2 절연 물질(440)의 부분들이 노광된다. 도 4j에서 제 2 절연 물질(440)이 에칭된다. 에리어 2에서 에칭은 트렌치(424)를 형성한다. 에리어 1에서 제 2 절연 물질(440)은 온전하게 남는다. 감광성 물질(430)은 제거된다. 도 4k에서 제 1 절연 물질(420)이 에리어 2에서의 트렌치(424) 내를 충진하여 제 1 절연 물질(420)로 형성된 절연 필러(422)를 형성하고, 에리어 1에서의 도전성 물질(450) 상에 증착된다. 제 2 절연 물질(440) 정상부의 과잉 제 1 절연 물질(420)은 제거되어 에리어 2에서 절연 필러(422)의 정상면을 노광하고, 에리어 1에서 제 1 절연 물질(420)은 완전히 제거된다. 도전성 물질(450)은 에리어 2에서의 제 1 절연 물질(420) 및 제 2 절연 물질(440)의 평탄화된 면과 에리어 1에서의 제 2 절연 물질(440) 상에 증착된다. 도 4l에서 감광성 물질(430)이 도전성 물질(450) 상에 증착되고 패터닝된다. 에리어 1은 도전성 물질(450)의 부분들이 노광되도록 패터닝되는 반면에, 에리어 2는 도전성 물질(450) 모두가 커버되거나 노광되지 않도록 패터닝된다. 도 4m에 있어서 에리어 1 내의 커버되지 않은 도전성 물질(450)은 에칭되어 소형렌즈의 애퍼처(460)를 형성한다. 도 4m은 제 1 소형렌즈 서브층 위의 제 2 소형렌즈 서브층을 예시한다. 감광성 물질(430)은 제거된다. 도 4n은 다수의 층을 형성하기 위해 방법이 여러번 반복된 후의 에리어 1 및 에리어 2를 예시한다.
단계(322)에서 TSIR 에칭이 수행된다. TSIR 에칭에 있어서 제 2 절연 물질(440)은 에리어 1 및 에리어 2 내에서 완전히 제거된다. 도 4o에 나타낸 바와 같이 에리어 2에서 캐비티(470)가 TSIR 에칭에 의해 형성된다. 제 1 절연 물질(420) 및 제 2 절연 물질(440)은 상이한 에칭 레이트를 갖도록 선택된다. 상이한 에칭 레이트를 갖는 물질을 제공함으로써, 제 2 절연 물질(440)만 에칭되고 절연 필러(422)는 에칭되지 않도록 고도의 선택적인 에칭이 성취될 수 있다. 제 1 절연 물질(420)과 제 2 절연 물질(440) 사이의 높은 에칭 선택성은 금속 전극을 지지하기 위한 필러 형성이 실현가능한 방법(300)을 만든다.
도 4o에 나타낸 바와 같이, 2개의 인접한 평행의 도전층(450) 사이에서 절연 필러(422)의 층이 에리어 1 및 에리어 2 내의 도전성 물질(450)을 물리적으로 지지하기 위해서 에리어 2 내에 있다. 이제 도 4q를 참조하면, 각 애퍼처(460)의 주변부(490)는 서스펜딩되는 도전층(450)을 포함하고, 어떠한 절연 물질도 포함하지 않는다. 에리어 1 내의 도전성 물질(450)은 서스펜딩되고, 이것은 절연 필러(422)에 의해 하부가 직접적으로 지지되지 않는다는 것을 의미한다. 그에 반해서, 에리어 2 내의 도전성 물질(450)은 절연 필러(422)에 의해 지지된다. 각 도전층(450) 내의 애퍼처(460)는 다른 도전층 내의 애퍼처와 수직으로 정렬된다. 도 4q를 다시 참조하면, 일실시예에 있어서 절연 필러(422)는 4개의 소형렌즈의 정방 격자의 내부 중심(480)에서 위치된다. 다른 실시예에 있어서, 절연 필러(422)는 2개의 인접한 소형렌즈 사이에 위치된다.
예시적인 실시예에 있어서, 애퍼처(460)의 직경은 소형렌즈 피치의 약 0.5배 내지 0.95배이다. 다른 실시예에 있어서, 절연 필러 구조(422)의 직경은 소형렌즈 피치의 약 0.1배 내지 0.4배이다. 일실시예에 있어서, 절연 필러 구조 측벽 각도는 약 60도 내지 90도이다. 도전성 물질(450)의 두께는 일반적으로 약 20 nm 내지 500 nm이다.
도 4q는 도 4o에서의 에리어 1 및 에리어 2의 상면도를 예시한다. 에리어 1 및 에리어 2의 전체적인 구조는 에리어 1 및 에리어 2 내의 소형렌즈의 절연체 상의 전자 충전을 방지하고, 소형렌즈 디바이스의 수명을 연장하도록 돕는 구조를 제공한다. 이것은 에리어 1 내에서 절연 물질을 전체적으로 제거하고 에리어 2에서 절연 물질을 최소화함으로써 성취된다. 에리어 1에서는 2개의 인접한 평행의 도전층 사이에 절연 물질이 없고, 도전층은 서스펜딩된다. 에리어 2에는 전자빔이 소형렌즈를 타격할 때 반사된 전자가 절연체 측벽을 타격하고 충전을 유도하지 않도록 도전층을 물리적으로 지지하기 위한 필러로서 절연 물질이 형성된다. 에리어 1 또는 금속 전극 서스펜션을 포함하는 소형렌즈 디바이스는 절연 물질 또는 고저항성 물질을 절연체 상의 충전을 야기하거나 고저항성 물질의 특성을 악화시키는 전자 충격으로부터 방지할 수 있다. 충전 문제들을 방지하는, 소형렌즈 내의 금속 전극 사이의 절연체 또는 고저항성 물질을 전자 방사선으로부터 보호하는 것은 디바이스(400)의 안정성 및 수명을 연장할 수 있다.
상기 설명된 도면은 일정한 비율일 필요는 없고, 예시이며 특정 구현에 제한하지 않도록 의도된다. 상기 설명에 있어서, 다수의 세부 설명이 본 개시의 실시예의 철저한 이해를 제공하기 위해 주어진다. 그러나, 예시된 본 개시의 실시예의 상기 설명은 완전하거나 본 개시를 정확한 형태의 공개에 제한하도록 의도되지 않는다. 당업자는 본 개시가 구체적인 상세 중 하나 이상이 없는 상태로, 또는 다른 방법, 컴포넌트 등을 가지고 시행될 수 있다는 것을 인지할 것이다. 다른 경우에, 공지의 구조 또는 동작은 본 개시의 양상을 차폐하는 것을 회피하기 위해 도시되지 않거나 상세하게 설명되지 않는다. 당업자가 인지하는 바와 같이 본 개시의 구체적인 실시예 및 본 개시를 위한 예가 예시를 목적으로 여기에 설명되고, 다양한 동등 수정이 본 개시의 범위 내에서 가능하다.
상기는 당업자가 따라오는 상세한 설명을 더 잘 이해할 수 있도록 여러 실시예의 개략적인 피쳐를 갖는다. 당업자는 여기에 도입된 실시에와 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하는 다른 공정 및 구조를 설계 또는 수정하기 위한 바탕으로서 본 개시를 쉽게 이용할 수 있다는 것을 인지해야 한다. 당업자는 또한 그러한 동등 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남 없이 여기서 다양한 변경, 대체 및 수정이 이루어질 수 있다는 것을 인지해야 한다.

Claims (10)

  1. 제 1 에리어 및 제 2 에리어를 포함하는 기판;
    상기 기판상에서 형성되는 서로 평행한 복수의 도전층들로서, 복수의 도전층들 각각은 상기 기판의 상기 제 1 에리어 상에서 형성되는 제 1 영역 및 상기 기판의 상기 제 2 에리어 상에서 형성되는 제 2 영역을 포함하는 것인, 상기 복수의 도전층들; 및
    각 도전층 내의 복수의 애퍼처(aperture)들
    을 포함하고,
    각 도전층 내의 애퍼처들은 다른 도전층들 내의 애퍼처들과 수직으로 정렬되고,
    상기 복수의 도전층들 각각은 상기 제 1 영역에서 서스펜딩되고, 상기 복수의 도전층들 각각의 상기 제 2 영역은 절연 필러 구조들에 의해서 물리적으로 지지되는 것인, 디바이스.
  2. 제 1 항에 있어서,
    상기 애퍼처의 직경은 소형렌즈(lenslet) 피치의 0.5배 내지 0.95배인 것인, 디바이스.
  3. 제 1 항에 있어서,
    상기 복수의 도전층들 각각의 상기 제 1 영역은 절연 필러 구조들에 의해서 물리적으로 지지되는 것이 아닌, 디바이스.
  4. 제 1 항에 있어서,
    상기 절연 필러 구조들의 직경은 소형렌즈 피치의 0.1배 내지 0.4배인 것인, 디바이스.
  5. 삭제
  6. 제 1 항에 있어서,
    절연 필러 구조 측벽 각도는 60도 내지 90도인 디바이스.
  7. 제 1 항에 있어서,
    상기 도전층들의 두께는 20 nm 내지 500 nm인 디바이스.
  8. 기판;
    서로 평행하고 절연 필러 구조들에 의해 분리되는, 상기 기판상에 형성된 복수의 도전층들; 및
    각 도전층 내의 복수의 애퍼처들
    을 포함하고,
    각 도전층 내의 애퍼처들은 다른 도전층들 내의 애퍼처들과 수직으로 정렬되고, 상기 절연 필러 구조들은 4개의 소형렌즈들의 정방 격자(square grid)의 내부 중심에서 위치되는 것인, 디바이스.
  9. (i) 제 1 에리어 및 제 2 에리어를 포함한 기판 상에 제 1 절연 물질의 제 1층을 증착하는 단계;
    (ii) 상기 제 2 에리어에서, 트렌치들 및 상기 제 1 절연 물질로 형성되는 복수의 절연 필러 구조들을 형성하기 위해 상기 제 1 절연 물질을 패터닝하고, 상기 제 1 에리어로부터 상기 제 1 절연 물질을 완전히 제거하는 단계;
    (iii) 상기 제 1 에리어에서 제 2 절연 물질을 증착하고, 동시에 상기 제 2 에리어에서 상기 제 2 절연 물질로 상기 트렌치들을 충진하는(filling) 단계;
    (iv) 상기 제 1 에리어에서 상기 제 2 절연 물질을 평탄화하고, 상기 제 2 에리어에서 상기 절연 필러들의 정상면을 노광하는 단계;
    (v) 상기 평탄화된 제 2 절연 물질과 상기 절연 필러들 상에 도전성 물질을 성막하는 단계;
    (vi) 상기 제 1 에리어에서 소형렌즈용 애퍼처를 형성하기 위해 상기 도전성 물질을 패터닝함으로써 제 1 소형렌즈 서브층(sub-layer)이 형성되는 단계;
    (vii) 상기 제 1 절연 물질 및 상기 제 2 절연 물질을 이용하여 상기 제 1 소형렌즈 서브층 위에 제 2 소형렌즈 서브층을 형성하는 단계; 및
    (viii) 남아 있는 도전성 물질이 상기 제 1 에리어에서 서스펜딩되도록 상기 제 1 에리어 및 상기 제 2 에리어에서 동시에 상기 제 2 절연 물질을 완전히 제거하기 위해 전체-제 2-절연체-제거(total-second-insulator-removing; TSIR) 에칭을 수행하는 단계
    를 포함하는 디바이스 제작 방법.
  10. 제 9 항에 있어서,
    상기 TSIR 에칭을 수행하는 단계에 있어, 상기 제 2 절연 물질은 상기 제 1 절연 물질의 식각률(etch rate)보다 더 높은 식각률을 갖는 것인, 디바이스 제작 방법.
KR1020120101618A 2012-05-31 2012-09-13 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법 KR101374413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/484,588 2012-05-31
US13/484,588 US8722286B2 (en) 2012-05-31 2012-05-31 Devices and methods for improved reflective electron beam lithography

Publications (2)

Publication Number Publication Date
KR20130135002A KR20130135002A (ko) 2013-12-10
KR101374413B1 true KR101374413B1 (ko) 2014-03-17

Family

ID=49669076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101618A KR101374413B1 (ko) 2012-05-31 2012-09-13 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법

Country Status (3)

Country Link
US (1) US8722286B2 (ko)
KR (1) KR101374413B1 (ko)
CN (1) CN103456708B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274417B2 (en) 2013-09-18 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for lithography patterning
US8980108B1 (en) 2013-10-04 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit fabrication
US9316900B2 (en) 2013-10-11 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US9261774B2 (en) 2013-11-22 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask with reduced shadow effect and enhanced intensity
US9529250B2 (en) 2014-10-31 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask with ITO absorber to suppress out of band radiation
US10031411B2 (en) 2014-11-26 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle for EUV mask and fabrication thereof
US9709884B2 (en) 2014-11-26 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and manufacturing method by using the same
US9535317B2 (en) 2014-12-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Treating a capping layer of a mask
US9897910B2 (en) 2014-12-24 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treating a capping layer of a mask
US10274819B2 (en) 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
US9678431B2 (en) 2015-03-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. EUV lithography system and method with optimized throughput and stability
US9933699B2 (en) 2015-03-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle aging estimation and particle removal from pellicle via acoustic waves
US9823585B2 (en) 2015-03-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. EUV focus monitoring systems and methods
US9625824B2 (en) 2015-04-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd Extreme ultraviolet lithography collector contamination reduction
US9588417B2 (en) 2015-05-28 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask pellicle
US10036951B2 (en) 2015-05-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle assembly and fabrication methods thereof
US9766536B2 (en) 2015-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mask with multilayer structure and manufacturing method by using the same
US9885952B2 (en) 2015-07-29 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of EUV mask cleaning
US9740094B2 (en) 2015-08-21 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Damage prevention on EUV mask
US9857679B2 (en) 2015-08-21 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography mask and fabricating the same
US9835940B2 (en) 2015-09-18 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to fabricate mask-pellicle system
US10468249B2 (en) 2015-09-28 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process of a semiconductor structure with a middle layer
US9665000B1 (en) 2015-11-16 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for EUV mask cleaning with non-thermal solution
US9910350B2 (en) 2015-11-16 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for repairing a mask
US9759997B2 (en) 2015-12-17 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle assembly and method for advanced lithography
US9886543B2 (en) 2016-02-10 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method providing for asymmetric pupil configuration for an extreme ultraviolet lithography process
US9891528B2 (en) 2016-05-02 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet lithography with reduced exposure dose and negative tone development
US10108095B2 (en) 2016-05-31 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Automated mask storage and retrieval system
US10276426B2 (en) 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for performing spin dry etching
US10061191B2 (en) 2016-06-01 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. High durability extreme ultraviolet photomask
US9870612B2 (en) 2016-06-06 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for repairing a mask
US10520805B2 (en) 2016-07-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for localized EUV pellicle glue removal
US10622211B2 (en) 2016-08-05 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography
US10866516B2 (en) 2016-08-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography
US10394114B2 (en) 2016-08-25 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chromeless phase shift mask structure and process
US10514597B2 (en) 2016-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
US10162258B2 (en) 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof
US10001701B1 (en) 2016-12-15 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle structures and methods of fabricating thereof
US11086209B2 (en) 2017-04-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. EUV lithography mask with a porous reflective multilayer structure
DE102018117690A1 (de) 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Funktions-Überlagerungsmarken zum Reduzieren von Rauschen und Extrahieren von Informationen über Fokus und kritische Abmessung
US10915017B2 (en) 2017-08-31 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US10866504B2 (en) 2017-12-22 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with a black border region and method of fabricating the same
US11054742B2 (en) 2018-06-15 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. EUV metallic resist performance enhancement via additives
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
US11294293B2 (en) 2018-09-19 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay marks for reducing effect of bottom layer asymmetry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151880A (ja) 2001-11-12 2003-05-23 Nikon Corp 露光装置及び露光方法、並びにデバイス製造方法
KR20040054784A (ko) * 2001-11-20 2004-06-25 제네럴 세미컨덕터, 인코포레이티드 반도체 기판에서의 좁은 트렌치 형성 방법
KR100702792B1 (ko) 2005-12-02 2007-04-03 동부일렉트로닉스 주식회사 반도체 제조용 노광 장치
KR20090068580A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870172B1 (en) 2004-05-21 2005-03-22 Kla-Tencor Technologies Corporation Maskless reflection electron beam projection lithography
US7755061B2 (en) 2007-11-07 2010-07-13 Kla-Tencor Technologies Corporation Dynamic pattern generator with cup-shaped structure
US8089051B2 (en) * 2010-02-24 2012-01-03 Kla-Tencor Corporation Electron reflector with multiple reflective modes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151880A (ja) 2001-11-12 2003-05-23 Nikon Corp 露光装置及び露光方法、並びにデバイス製造方法
KR20040054784A (ko) * 2001-11-20 2004-06-25 제네럴 세미컨덕터, 인코포레이티드 반도체 기판에서의 좁은 트렌치 형성 방법
KR100702792B1 (ko) 2005-12-02 2007-04-03 동부일렉트로닉스 주식회사 반도체 제조용 노광 장치
KR20090068580A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20130320225A1 (en) 2013-12-05
CN103456708B (zh) 2016-12-21
US8722286B2 (en) 2014-05-13
KR20130135002A (ko) 2013-12-10
CN103456708A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
KR101374413B1 (ko) 향상된 반사성 전자빔 리소그래피를 위한 디바이스 및 방법
US6140217A (en) Technique for extending the limits of photolithography
US20080304203A1 (en) High capacitance density vertical natural capacitors
CN101471230B (zh) 一种形成半导体器件图案的方法
US7491606B2 (en) Semiconductor device and method for fabricating the same
KR20090033450A (ko) 유전체 에어 갭을 갖는 상호접속 구조물
US20100059265A1 (en) Contact of semiconductor device and manufacturing method thereof
KR20180082851A (ko) 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
JP2018503977A5 (ja) 基板に多層構造を作るための方法及び多層デバイス
KR101747481B1 (ko) 비아들에 의해 접속된 도체들의 네트워크들을 만들기 위한 리소그래피 방법
CN109952645B (zh) 利用保护层的原位形成的新颖蚀刻工艺
CN102751245A (zh) 制造非易失性存储器件的方法
KR20160053162A (ko) 절연층 노출을 방지한 이온 트랩 장치 및 그 제작 방법
US8293638B2 (en) Method of fabricating damascene structures
CN101330042A (zh) 导电插塞及其制作方法
TWI581329B (zh) 圖案形成方法
CN100397579C (zh) 形成半导体器件接触的方法
JP2004311946A (ja) 半導体素子のメタルライン形成方法
CN113725166B (zh) 半导体结构制备方法及半导体结构
KR20040002010A (ko) 커패시터의 저장 전극 형성 방법
US20140252556A1 (en) Single-mask spacer technique for semiconductor device features
CN110867444B (zh) 半导体装置及其制造方法
KR100679827B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100576415B1 (ko) 섀로우 트랜치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 7