CN103456708A - 用于改进反射电子束光刻的器件和方法 - Google Patents

用于改进反射电子束光刻的器件和方法 Download PDF

Info

Publication number
CN103456708A
CN103456708A CN201210454441XA CN201210454441A CN103456708A CN 103456708 A CN103456708 A CN 103456708A CN 201210454441X A CN201210454441X A CN 201210454441XA CN 201210454441 A CN201210454441 A CN 201210454441A CN 103456708 A CN103456708 A CN 103456708A
Authority
CN
China
Prior art keywords
insulating material
zone
insulated column
area
lenslet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210454441XA
Other languages
English (en)
Other versions
CN103456708B (zh
Inventor
余振华
许照荣
林世杰
林本坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103456708A publication Critical patent/CN103456708A/zh
Application granted granted Critical
Publication of CN103456708B publication Critical patent/CN103456708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/045—Beam blanking or chopping, i.e. arrangements for momentarily interrupting exposure to the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/14—Arrangements for focusing or reflecting ray or beam
    • H01J3/16—Mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H01J37/3177—Multi-beam, e.g. fly's eye, comb probe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31774—Multi-beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31777—Lithography by projection
    • H01J2237/31789—Reflection mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明公开一种用于反射电子束光刻的器件及其制造方法。所述器件包括衬底，形成在所述衬底上的多个导电层，这些导电层相互平行并且通过绝缘柱结构隔离；以及在每层导电层中的多个孔。每个导电层中的孔与其他导电层中的孔垂直对准并且每个孔的外围包括悬置的导电层。本发明还公开了改进反射电子束光刻的器件和方法。

Description

用于改进反射电子束光刻的器件和方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及用于改进反射电子束光刻的器件和方法。
背景技术
如本领域所容易理解的，光刻工艺包括光刻胶的图案化曝光以便部分光刻胶可以被选择性地去除以由于选择性加工(例如，通过蚀刻，材料沉积，注入等等)暴露下面的区域。传统的光刻工艺使用紫外光形式的电磁能选择性曝光光刻胶。作为电磁能(包括x-射线)的替代物，带电粒子束已经用于高分辨率的光刻胶曝光。尤其是，自从低电子质量的电子允许以相对较低的功率和相对较高的速度相对精确地控制电子束，电子束已经被使用。
在反射的电子束光刻中，由微电子机械系统统(MEMS)制造的镜子中的小透镜用于将电子反射回晶圆以实现图案化。传统的小透镜结构包括位于被电子轰击的金属电极之间的绝缘体，这会导致充电并且恶化了小透镜功能。因此，需要改善的器件和方法。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：
衬底；
形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及
位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且每个孔的外围均包括悬置的导电层。
在可选实施例中，所述孔的直径为大约0.5至大约0.95倍的小透镜间距。
在可选实施例中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。
在可选实施例中，所述绝缘柱结构的直径为大约0.1至大约0.4倍的小透镜间距。
在可选实施例中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。
在可选实施例中，所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。
在可选实施例中，所述绝缘柱结构设置在两个相邻的小透镜之间。
在可选实施例中，绝缘柱结构侧壁角度在大约60度至大约90度之间。
在可选实施例中，所述导电层的厚度在大约20nm至大约500nm之间。
根据本发明的另一个方面，还提供了一种器件，包括：
衬底；
形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及
位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。
在可选实施例中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。
在可选实施例中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。
在可选实施例中，所述绝缘柱结构的直径为大约0.1至大约0.4倍的小透镜间距。
在可选实施例中，绝缘柱结构侧壁角度在大约60度至大约90度之间。
在可选实施例中，所述导电层的厚度在大约20nm至大约500nm之间。
根据本发明的又一方面，还提供了一种制造器件的方法，包括：
(i)在衬底上沉积第一绝缘材料的第一层，其中，所述衬底包括第一区域和第二区域；
(ii)图案化所述第一绝缘材料以在所述第二区域中形成沟槽以及由所述第一绝缘材料形成的多个绝缘柱结构，并且从所述第一区域中完全去除所述第一绝缘材料；
(iii)在所述第一区域中沉积第二绝缘材料，并且同时在所述第二区域中用所述第二绝缘材料填充所述沟槽；
(iv)平坦化所述第一区域中的所述第二绝缘材料，并且暴露所述第二区域中的所述绝缘柱的顶面；
(v)在平坦化的第二绝缘材料和所述绝缘柱上沉积导电材料；
(vi)图案化所述导电材料以在所述第一区域中形成用于小透镜的孔，由此形成第一小透镜子层；
(vii)使用所述第一绝缘材料和所述第二绝缘材料在所述第一小透镜子层上形成第二小透镜子层；以及
(viii)进行全部第二绝缘体去除(TSIR)蚀刻以同时完全去除所述第一区域和所述第二区域中的所述第二绝缘材料，使得剩余的绝缘材料悬置在所述第一区域中。
在可选实施例中，所述TSIR蚀刻相对于所述第一绝缘材料是选择性的。
在可选实施例中，所述绝缘柱结构在所述TSIR蚀刻期间保持完好。
在可选实施例中，所述第一绝缘材料包括二氧化硅，并且所述第二绝缘材料包括氮化硅。
在可选实施例中，所述绝缘柱结构设置在四个小透镜的正方形网格的内心处，或者设置在两个相邻的小透镜之间。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明各方面的制造器件的方法的一种实施例的流程图。
图2A-2P是根据本发明各方面构造的器件的剖视图。
图2Q是根据本发明各方面构造的器件的衬底的俯视图。
图2R是根据本发明各方面构造的器件的上部小透镜子层的俯视图。
图3是根据本发明各方面的制造器件的方法的另一种实施例的流程图。
图4A-图4O是根据本发明各方面构造的器件的剖视图。
图4P是根据本发明各方面构造的器件的衬底的俯视图。
图4Q是根据本发明各方面构造的器件的上小透镜子层的俯视图。
具体实施方式
可以理解的是，以下公开的内容提供了多种不同实施例或实例，用于实现本发明的不同部件。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。而且，说明书中第一部件在第二部件上方或者第二部件上形成可包括第一和第二部件直接接触形成的实施例，并且也可以包括额外部件介于第一和第二部件之间形成，使得第一和第二部件可不直接接触的实施例。为了简便和清楚起见各种部件可以不同尺寸任意绘制。应当指出为了简便和清楚起见本文中相同的或者相似的部件可同样编号。另外，为了清楚一些绘图可以简化。因此，绘图可不描绘给出装置(例如，器件)或方法的所有部件。
图1是用于制造在一种或者多种实施例中根据本发明各方面构造的器件的方法100的实施例的流程图。图2A-2P是根据一种或者多种实施例构造的并且在各制造阶段的器件200的剖视图。参考图1至图2R共同描述器件200及其制造方法100。应当理解，尽管分别示出区域1和区域2，但是区域1和2同时形成。例如，在蚀刻步骤期间，在同一步骤而不是两个单独的步骤中蚀刻区域1和2。
在描述方法100之前，首先参考图2R，图2R分别是器件200的上部小透镜(lenslet)子层的俯视图。如图2R中所示，区域1是器件200的包括如图2R中所示的孔260的部分。区域2是器件200的不包含孔260并且位于孔260行之间的部分。如下面进一步说明的，区域1完全没有绝缘材料而区域2包括绝缘柱结构以物理支撑导电层。
方法100开始于步骤102，提供包括导电材料210(例如，金属)和支撑元件205的衬底215。支撑元件205可以为在CMOS芯片顶部的钝化层或者在硅衬底顶部上的绝缘膜。在图2A中，衬底215包括金属210。所述金属可以为本领域已知的任何合适的材料，包括氮化钛，钨，铝，铜以及它们的组合。
图2A-2C中示出了制造衬底215的方法。首先，如图2A中所示，导电材料210的层沉积在支撑元件205层上方。接着，在图2B中，感光材料230沉积在导电材料210层上并且被图案化。在区域1中，图案化感光材料230使得导电材料210部分暴露。相对地，去除区域2中的感光材料230使得导电材料210完全暴露。在图2C中，蚀刻导电材料210。去除图2C的区域2中的所有导电材料210，而仅蚀刻在区域1中的不被感光材料230覆盖的部分导电材料210。图2Q是图2C中衬底215的区域1和区域2的俯视图。
在步骤104，如图2D中所示，第一绝缘材料220沉积在衬底215上方。绝缘材料可包括任何合适的绝缘材料，例如、氧化硅、氮化硅或者氧氮化硅。第一绝缘材料220层可通过各种方法形成，所述方法包括物理汽相沉积(PVD)工艺(例如，蒸发和DC磁控溅射)、镀层工艺(例如，无极电镀或者电镀)、化学汽相沉积(CVD)工艺(例如，大气压CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(HDP CVD)或者高密度等离子体CVD(HDP CVD))、离子束沉积、旋涂、金属有机分解(MOD)和/或本领域已知的其他方法。
仍然参照图2D，在步骤106中，感光材料230沉积在第一绝缘材料220上并且被图案化。在区域1中，图案化感光材料230以便第一绝缘材料220完全暴露。相对地，图案化区域2中的感光材料230以便部分暴露第一绝缘材料220。
在区域2中，已经被图案化的感光材料230包括限定用于沟槽的部分并且暴露这些部分以用于后续蚀刻的各种开口。在一种实施例中，通过包括涂布，曝光，后曝光烘烤以及显影的步骤图案化感光材料230。具体地，光刻胶涂布可使用旋涂。在曝光的一个实例中，通过辐射束穿过具有预定义图案的掩模选择性地曝光涂布的光刻胶层。辐射束在一个实例中包括紫外(UV)光线。曝光工艺可以进一步延伸至包括其他技术，例如，无掩模曝光或者写入工艺。在曝光工艺之后，采用热烘烤工艺，称为后曝光烘烤(PEB)，进一步处理光刻胶材料230。PEB可引起光刻胶层的曝光部分中的一连串化学变化，光刻胶层的曝光部分被转化成在显影剂中具有提高的溶解度的光刻胶。此后，衬底上的光刻胶层被显影使得曝光的光刻胶部分在显影工艺期间溶解并且冲掉。上述的光刻工艺可仅呈现了与光刻图案化技术相关的处理步骤的子集。光刻工艺可进一步包括其他步骤，例如，以合适次序的清洗和烘烤。例如，显影的光刻胶层可进一步被烘烤，这称为硬烘烤。
继续进行到步骤108，蚀刻第一绝缘材料220。去除图2E中的区域1的所有的第一绝缘材料220，而区域2中仅蚀刻第一绝缘材料220没有被感光材料230覆盖的部分。第一绝缘材料220被蚀刻以在区域2中形成沟槽224并且形成由第一绝缘材料220形成的绝缘柱222。绝缘柱222提供电绝缘以及最终结构中的衬底215和未来导电材料层之间的物理支撑。如稍后讨论的，区域1不包括任何绝缘材料并且金属电极悬置。
第一绝缘材料220可通过各种方法蚀刻，包括干蚀刻、湿蚀刻或者干蚀刻和湿蚀刻的组合。干蚀刻工艺可由含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBR3)、含氧气体、含碘气体、其他合适的气体和/或等离子体和/或它们的组合实施。蚀刻工艺可包括多步骤蚀刻以获得蚀刻选择性，灵活性以及期望的蚀刻轮廓。感光材料230被去除。
在步骤110中，如图2F中所示，与第一绝缘材料220不同的第二绝缘材料240沉积在区域2中的沟槽224中并且同时沉积在区域1中的衬底215上。在步骤112中，进行化学机械抛光(CMP)工艺以去除多余的第二绝缘材料240以暴露区域2中的绝缘柱222的顶面并且平坦化第二绝缘材料240的顶面。在步骤114中，将导电材料250沉积在平坦化后的第二绝缘材料240上。导电材料250可以为任何合适的材料，例如，包括铝(Al)、铜(Cu)或者钨(W)的金属。
进行到步骤116，如图2G中所示，在导电材料250上沉积并且图案化感光材料230。在区域1中，图案化感光材料230以便部分导电材料250暴露，而在区域2中，感光材料230完全覆盖导电材料250，没有任何部分暴露。
在步骤118中，蚀刻导电材料250。如图2H中所见，在区域1中，被感光材料230保护的部分保留，同时未被保护的那些部分被蚀刻掉以形成用于小透镜的孔260。在区域2中，由于感光材料230保护区域2中的所有导电材料250，因此没有导电材料250被蚀刻。图2H表示第一小透镜子层。
在步骤120中，重复步骤104至118以在第一小透镜子层上方形成第二小透镜子层。在图2I中，第一绝缘材料220同时沉积在区域1和区域2上方。图2J示出了感光材料230沉积在第一绝缘材料220上并且被图案化之后的区域1和2。同样地，区域1在图案化之后完全暴露，而在区域2中仅部分第一绝缘材料220暴露。在图2K中，第一绝缘材料220在区域1中完全被蚀刻掉。同时，所述蚀刻形成绝缘柱222和沟槽224。感光材料230被去除。在图2L中，与第一绝缘材料220不同的第二绝缘材料240沉积在区域2中的沟槽224中并且同时沉积在区域1的导电材料250上。平坦化第二绝缘材料240以去除多余的第二绝缘材料240以暴露区域2中的绝缘柱222的顶面。导电材料250沉积在平坦化后的第二绝缘材料240上。在图2M中，感光材料230沉积在导电材料250上并且被图案化。区域1被图案化使得暴露部分导电材料250，而区域2被图案化使得所有的导电材料250被覆盖或者未暴露。在图2N中，在区域1中蚀刻部分导电材料250以形成小透镜的孔260。感光材料230被去除。图2N示出了第一小透镜子层上方的第二小透镜子层。图2O示出了方法100重复多次以形成多层后的区域1和2。导电层250的厚度为大约20-500nm并且绝缘柱222的高度为大约200-1000nm。
在步骤122中，如图2P中所示，进行全部第二绝缘体去除(TSIR)蚀刻。在区域1和区域2中，通过TSIR蚀刻完全蚀刻掉第二绝缘材料240。在区域2中，通过TSIR蚀刻形成腔270。选择第一绝缘材料220和第二绝缘材料240以具有不同的蚀刻率。通过提供具有不同蚀刻率的材料，在TSIR中可获得高选择性的蚀刻以便仅第二绝缘材料240被蚀刻并且没有蚀刻由第一绝缘材料220形成的绝缘柱222。TSIR中的第一绝缘材料220和第二绝缘材料240之间的高蚀刻选择性使得方法100用于形成柱以支撑区域2中的金属电极以及区域1中的金属电极悬置可行。
如图2P中所示，在区域2中具有位于两个相邻的平行的导电层250之间的绝缘柱222层以物理支撑区域1和区域2中的导电材料250。参考图2R，每个孔260的外围290包括悬置并且不包括任何绝缘材料的导电层250。区域1中的导电材料250悬置，指它不直接在下面被绝缘柱222支撑。相对地，区域2中的导电材料250被绝缘柱222支撑。每一导电层250中的孔260与其他导电层中的孔垂直对准。返回参考图2R，在一种实施例中，绝缘柱222设置在四个小透镜组成的正方形网格的内心280处。在另一种实施例中，绝缘柱222设置在两个相邻的小透镜之间。
在一种示例性实施例中，孔260的直径是小透镜间距的大约0.5至0.95倍。在另一种实施例中，绝缘柱结构222的直径为小透镜间距的大约0.1至0.4倍。在一种实施例中，绝缘柱结构侧壁角度在大约60至90度。导电材料250的厚度通常在大约20至500nm。
图2R示出了图2P中区域1和2的俯视图。区域1和2的整体结构提供了防止在区域1中小透镜的绝缘体上电子充电的结构并且有助于延长小透镜结构的寿命。这通过在区域1中完全去除绝缘材料并且最小化区域2中的绝缘材料来实现，以致当电子束轰击小透镜时，反射的电子不会轰击绝缘体侧壁并且引起充电。包括区域1或者金属电极悬置的小透镜器件可保护绝缘材料或者高电阻材料免于电子轰击，因为电子轰击会致使在绝缘体上充电或者恶化高电阻材料的性能。使小透镜中金属电极之间的绝缘体或者高电阻材料免于电子辐射的保护(这阻止了充电问题)可延长器件200的稳定性和寿命。
图3是用于制造器件400的方法300的另一种实施例的流程图，器件400在一种或者多种实施例中根据本发明的各个方面构造的器件。图4A-图4O是根据一种或者多种实施例构造的并且在各制造阶段的器件400的剖视图。器件400及其制造方法300参照图3至图4Q共同描述。应当理解，尽管区域1和区域2分别示出，但是同时形成区域1和区域2。例如，在蚀刻步骤期间，在同一步骤而不是在两个单独的步骤中蚀刻区域1和区域2。
首先参照图4Q，图4Q是器件400的上部小透镜子层的俯视图，区域1是器件400的包括孔460的部分。区域2是器件400的不包括孔460并且在孔460的行之间的部分。区域1完全没有绝缘材料，即，导电层被悬置，而区域2包括绝缘柱结构以物理支撑导电层。
方法300开始于步骤302，提供包括导电材料410(例如，金属)和支撑元件405的衬底415。支撑元件405可以为CMOS芯片的顶部上的钝化层或者硅衬底的顶部上的绝缘膜。衬底415可通过与参照图2A-图2C描述的相同方法形成。在图4A中，衬底415包括金属410。金属410可以为本领域已知的任何合适的材料，包括氮化钛、钨、铝、铜以及它们的组合。图4P是图4A中的衬底415的区域1和区域2的俯视图。
在步骤304，如图4B所示，第二绝缘材料440沉积在衬底415上方。绝缘层包括任何合适的绝缘材料，例如，氧化硅、氮化硅或者氧氮化硅。
现在参考图4C，在步骤306中，感光材料430沉积在第二绝缘材料440上并且被图案化。在区域1中，图案化感光材料430使得第二绝缘材料440被完全覆盖或者未曝光。相对地，图案化区域2中的感光材料430使得第二绝缘材料440部分曝光。
进行到步骤308，蚀刻第二绝缘材料440。在图4D的区域1中没有第二绝缘材料层440被蚀刻，而在区域2中第二绝缘材料层440的不被感光材料430覆盖的一些部分被蚀刻以形成沟槽424。蚀刻通过任何合适的技术进行，包括湿蚀刻和干蚀刻。感光材料430被去除。
在步骤310，如图4E所示，与第二绝缘材料440不同的第一绝缘材料420填充在区域2中的沟槽424中以形成由第一绝缘材料420形成的绝缘柱422，并且沉积在区域1中的第二绝缘材料440上。绝缘柱422有助于电绝缘并且物理支撑最终结构中的导电材料层。在最终的结构中，区域1不包括任何绝缘柱422。
在步骤312中，平坦化第一绝缘材料420。将第一绝缘材料420从区域1完全去除以确保最后的蚀刻从区域1去除所有的绝缘材料。如果第一绝缘材料420没有从区域1完全去除，它可在最后蚀刻步骤期间形成可不被去除的层。去除区域2中的第二绝缘材料440的顶部上多余的第一绝缘材料420以暴露绝缘柱422的顶面并且平坦化该顶面。在步骤314中，导电材料450沉积在区域2中的第一和第二绝缘材料420和440的平坦化表面上。导电材料450可以为任何合适的材料，例如，金属。
进行步骤316，如图4F所示，在导电材料450上沉积并且图案化感光材料430。在区域1中，图案化感光材料430使得部分导电材料450暴露，而在区域2中，图案化的感光材料430完全覆盖导电材料450，没有暴露任何部分。
在步骤318，蚀刻导电材料450。如图4G中所见，在区域1中，受感光材料430保护的部分保留，而未受保护的那些部分被蚀刻掉从而形成小透镜的孔460。在区域2中，由于感光材料430保护区域2中所有的导电材料450，因此没有导电材料450被蚀刻。感光材料430被去除。图4G示出了第一小透镜子层。
在步骤320，重复步骤304至318以在第一小透镜层上方或者之上形成第二小透镜子层。在图4H中，第二绝缘材料440被沉积。图4I示出了在感光材料430沉积在第二绝缘材料440上并且被图案化之后的区域1和区域2。同样地，图案留下完全被覆盖或者未被暴露的区域1，而部分第二绝缘材料440在区域2中暴露。在图4J中，第二绝缘材料440被蚀刻。在区域2中，蚀刻形成沟槽。在区域1中，第二绝缘材料440保持完好。感光材料430被去除。在图4K中，第一绝缘材料420填充在区域2的沟槽424中以形成由第一绝缘材料420形成的绝缘柱422，并且沉积在区域1中的导电材料450上。去除在第二绝缘材料440顶部上的多余第一绝缘材料420以暴露区域2中绝缘柱422的顶面，并且完全去除在区域1中的第一绝缘材料420。导电材料450沉积在区域2中的第一绝缘材料420的平坦化表面上和第二绝缘材料440以及区域1中的第二绝缘材料440上。在图4L中，感光材料430沉积在导电材料450上并且被图案化。区域1被图案化使得部分导电材料450暴露，而区域2被图案化使得所有导电材料450被覆盖或者未曝光。在图4M中，区域1中未覆盖的导电材料450被蚀刻从而形成小透镜的孔460。图4M示出了第一小透镜子层上的第二小透镜子层。感光材料430被去除。图4N示出了在所述方法重复多次以形成多层之后的区域1和区域2。
在步骤322中，进行TSIR蚀刻。在TSIR蚀刻中，完全去除在区域1和区域2中的第二绝缘材料440。如图4O中所见，在区域2中，通过TSIR蚀刻形成腔470。选择第一绝缘材料420和第二绝缘材料440以具有不同的蚀刻率。通过提供具有不同蚀刻率的材料，可实现高选择性蚀刻以便仅第二绝缘材料440被蚀刻而不蚀刻绝缘柱422。第一绝缘材料420和第二绝缘材料440之间的高蚀刻选择性使得方法300用于形成柱以支撑金属电极可行。
如图4O中所示，位于两个相邻的平行导电层450之间的绝缘柱422层在区域2中以物理支撑区域1和区域2中的导电材料450。现在参考图4Q，每个孔460的外围490包括悬置并且不包括任何绝缘材料的导电层450。区域1中的导电材料450悬置，指它不由绝缘柱422在下面直接支撑。相对地，区域2中的导电材料450由绝缘柱422支撑。每个导电层450中的孔460与其他导电层中的孔垂直对准。返回参考图4Q，在一种实施例中，绝缘柱422设置在四个小透镜组成的正方形网格的内心480。在另一种实施例中，绝缘柱422设置在两个相邻小透镜之间。
在一种示例性实施例中，孔460的直径为小透镜间距的大约0.5至0.95倍。在另一种实施例中，绝缘柱422的直径为小透镜间距的大约0.1至0.4倍。在一种实施例中，绝缘柱结构侧壁角度为大约60至90度。导电材料450的厚度通常为大约20至500nm。
图4Q示出了图4O中区域1和2的俯视图。区域1和区域2的整个结构提供了阻止在区域和区域2中的小透镜的绝缘体上电子充电的结构并且有助于延长小透镜器件的寿命。这通过整体去除区域1中的绝缘材料并且减少区域2中的绝缘材料来实现。在区域1中，在两个相邻的平行导体层之间没有绝缘材料并且导电层被悬置。在区域2中，绝缘材料形成为柱子以物理支撑导体层，以便当电子束轰击小透镜时，反射的电子不轰击绝缘体侧壁并引起充电。包括区域1或者金属电极悬置的小透镜器件可阻止绝缘材料或者高电阻材料免于电子轰击，电子轰击会致使在绝缘体上充电或者恶化高电阻材料的性能。使小透镜中金属电极之间的绝缘体或者高电阻材料免受电子辐射的保护(这阻止充电问题)可延长器件400的稳定性和寿命。
本发明提供了各种有益的反射电子束光刻的方法和装置。本发明的一种广泛的形式包括一种用于反射电子束光刻的器件。所述器件包括衬底，形成在所述衬底上的多个导电层，这些导电层相互平行并且通过绝缘柱结构隔离；以及在每个导电层中的多个孔。每个导电层中的孔与其他导电层中的孔垂直对准并且每个孔的外围包括悬置的导电层。
本发明另一种广泛的形式包括另一种用于反射电子束光刻的器件。所述器件包括衬底，形成在所述衬底上的多个导电层，这些导电层相互平行并且通过绝缘柱结构隔离，以及在每个导电层中的多个孔。每个导电层中的孔与其他导电层中的孔垂直对准并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。
本发明的又一种广泛的形式包括一种制造器件的方法。所述方法包括在衬底上沉积第一绝缘材料的第一层，其中所述衬底包括第一区域和第二区域，图案化所述第一绝缘材料以在所述第二区域中形成沟槽以及由所述第一绝缘材料形成的多个绝缘柱结构，并且从所述第一区域完全去除所述第一绝缘材料，在所述第一区域中沉积第二绝缘材料并且同时在所述第二区域中用所述第二绝缘材料填充所述沟槽，平坦化第一区域中的第二绝缘材料并且暴露第二区域中的绝缘柱的顶面，在所述平坦化的第二绝缘材料和绝缘柱上沉积导电材料，在导电材料上沉积感光材料，图案化所述第一导电材料以在第一区域中形成用于小透镜的孔，由此形成第一小透镜子层，使用第一和第二绝缘材料在所述第一小透镜子层上形成第二小透镜子层，以及进行全部的第二绝缘体去除(TSIR)蚀刻以同时完全去除第一区域和第二区域中的第二绝缘材料，使得在所述第一区域中剩余的导电材料悬置。
以上描述的示意图不必按比例绘制并且旨在说明并且不限于具体的实施。在以上描述中，给出大量的具体细节来提供本发明的实施例的整体理解。然而，本发明上述的示例性实施例不旨在详尽或者将本发明限制在披露的具体的形式。相关领域技术人员会理解本发明在没有一种或者多种具体的细节的情况下或者用其他的方法，部件等等也可实施。在另一方面，已知的结构或者操作没有示出或者详细描述以避免使本发明的主旨不清楚。尽管为了说明目的在此已描述了本发明的具体实施例和实例，然而相关领域普通技术人员会理解，本发明范围内可有各种等同修改。
上面论述了若干实施例的部件，以便本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改用于达到与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以做多种变化、替换以及改变。

Claims (10)

1.一种器件，包括：
衬底；
形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及
位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且每个孔的外围均包括悬置的导电层。
2.根据权利要求1所述的器件，其中，所述孔的直径为大约0.5至大约0.95倍的小透镜间距。
3.根据权利要求1所述的器件，其中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。
4.根据权利要求1所述的器件，其中，所述绝缘柱结构的直径为大约0.1至大约0.4倍的小透镜间距。
5.根据权利要求1所述的器件，其中，所述绝缘柱结构物理支撑每个孔的外围的所述导电层。
6.一种器件，包括：
衬底；
形成在所述衬底上的多个导电层，所述多个导电层相互平行并且通过绝缘柱结构隔离；以及
位于每个导电层中的多个孔，其中，每个导电层中的孔都与其他导电层中的孔垂直对准，并且所述绝缘柱结构设置在四个小透镜的正方形网格的内心处。
7.根据权利要求6所述的器件，其中，每个孔的外围的所述导电层不被所述绝缘柱结构隔离。
8.一种制造器件的方法，包括：
(i)在衬底上沉积第一绝缘材料的第一层，其中，所述衬底包括第一区域和第二区域；
(ii)图案化所述第一绝缘材料以在所述第二区域中形成沟槽以及由所述第一绝缘材料形成的多个绝缘柱结构，并且从所述第一区域中完全去除所述第一绝缘材料；
(iii)在所述第一区域中沉积第二绝缘材料，并且同时在所述第二区域中用所述第二绝缘材料填充所述沟槽；
(iv)平坦化所述第一区域中的所述第二绝缘材料，并且暴露所述第二区域中的所述绝缘柱的顶面；
(v)在平坦化的第二绝缘材料和所述绝缘柱上沉积导电材料；
(vi)图案化所述导电材料以在所述第一区域中形成用于小透镜的孔，由此形成第一小透镜子层；
(vii)使用所述第一绝缘材料和所述第二绝缘材料在所述第一小透镜子层上形成第二小透镜子层；以及
(viii)进行全部第二绝缘体去除(TSIR)蚀刻以同时完全去除所述第一区域和所述第二区域中的所述第二绝缘材料，使得剩余的绝缘材料悬置在所述第一区域中。
9.根据权利要求8所述的方法，其中，所述TSIR蚀刻相对于所述第一绝缘材料是选择性的。
10.根据权利要求8所述的方法，其中，所述绝缘柱结构在所述TSIR蚀刻期间保持完好。
CN201210454441.XA 2012-05-31 2012-11-13 用于改进反射电子束光刻的器件和方法 Active CN103456708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/484,588 US8722286B2 (en) 2012-05-31 2012-05-31 Devices and methods for improved reflective electron beam lithography
US13/484,588 2012-05-31

Publications (2)

Publication Number Publication Date
CN103456708A true CN103456708A (zh) 2013-12-18
CN103456708B CN103456708B (zh) 2016-12-21

Family

ID=49669076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210454441.XA Active CN103456708B (zh) 2012-05-31 2012-11-13 用于改进反射电子束光刻的器件和方法

Country Status (3)

Country Link
US (1) US8722286B2 (zh)
KR (1) KR101374413B1 (zh)
CN (1) CN103456708B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274417B2 (en) 2013-09-18 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for lithography patterning
US8980108B1 (en) 2013-10-04 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit fabrication
US9316900B2 (en) 2013-10-11 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask
US9261774B2 (en) * 2013-11-22 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Extreme ultraviolet lithography process and mask with reduced shadow effect and enhanced intensity
US9529250B2 (en) 2014-10-31 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask with ITO absorber to suppress out of band radiation
US10031411B2 (en) 2014-11-26 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle for EUV mask and fabrication thereof
US9709884B2 (en) 2014-11-26 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and manufacturing method by using the same
US9535317B2 (en) 2014-12-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Treating a capping layer of a mask
US9897910B2 (en) 2014-12-24 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Treating a capping layer of a mask
US10274819B2 (en) 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
US9933699B2 (en) 2015-03-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle aging estimation and particle removal from pellicle via acoustic waves
US9678431B2 (en) 2015-03-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. EUV lithography system and method with optimized throughput and stability
US9823585B2 (en) 2015-03-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. EUV focus monitoring systems and methods
US9625824B2 (en) 2015-04-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd Extreme ultraviolet lithography collector contamination reduction
US9588417B2 (en) 2015-05-28 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask pellicle
US10036951B2 (en) 2015-05-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle assembly and fabrication methods thereof
US9766536B2 (en) 2015-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mask with multilayer structure and manufacturing method by using the same
US9885952B2 (en) 2015-07-29 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of EUV mask cleaning
US9740094B2 (en) 2015-08-21 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Damage prevention on EUV mask
US9857679B2 (en) 2015-08-21 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography mask and fabricating the same
US9835940B2 (en) 2015-09-18 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to fabricate mask-pellicle system
US10468249B2 (en) 2015-09-28 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning process of a semiconductor structure with a middle layer
US9910350B2 (en) 2015-11-16 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for repairing a mask
US9665000B1 (en) 2015-11-16 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for EUV mask cleaning with non-thermal solution
US9759997B2 (en) 2015-12-17 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle assembly and method for advanced lithography
US9886543B2 (en) 2016-02-10 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method providing for asymmetric pupil configuration for an extreme ultraviolet lithography process
US9891528B2 (en) 2016-05-02 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet lithography with reduced exposure dose and negative tone development
US10108095B2 (en) 2016-05-31 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Automated mask storage and retrieval system
US10276426B2 (en) 2016-05-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for performing spin dry etching
US10061191B2 (en) 2016-06-01 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. High durability extreme ultraviolet photomask
US9870612B2 (en) 2016-06-06 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for repairing a mask
US10520805B2 (en) 2016-07-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for localized EUV pellicle glue removal
US10866516B2 (en) 2016-08-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography
US10622211B2 (en) 2016-08-05 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-compound-removing solvent and method in lithography
US10394114B2 (en) 2016-08-25 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chromeless phase shift mask structure and process
US10514597B2 (en) 2016-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with both transmission-type and reflective-type overlay marks and method of fabricating the same
US10162258B2 (en) 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle fabrication methods and structures thereof
US10001701B1 (en) 2016-12-15 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pellicle structures and methods of fabricating thereof
US11086209B2 (en) 2017-04-27 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. EUV lithography mask with a porous reflective multilayer structure
DE102018117690A1 (de) 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Funktions-Überlagerungsmarken zum Reduzieren von Rauschen und Extrahieren von Informationen über Fokus und kritische Abmessung
US10915017B2 (en) 2017-08-31 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US10866504B2 (en) 2017-12-22 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography mask with a black border region and method of fabricating the same
US11054742B2 (en) 2018-06-15 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. EUV metallic resist performance enhancement via additives
US11069526B2 (en) 2018-06-27 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Using a self-assembly layer to facilitate selective formation of an etching stop layer
US10867805B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Selective removal of an etching stop layer for improving overlay shift tolerance
US11294293B2 (en) 2018-09-19 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay marks for reducing effect of bottom layer asymmetry

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114837A1 (en) * 2007-11-07 2009-05-07 Luca Grella Dynamic pattern generator with cup-shaped structure
US20110204251A1 (en) * 2010-02-24 2011-08-25 Luca Grella Electron Reflector With Multiple Reflective Modes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362999B2 (ja) 2001-11-12 2009-11-11 株式会社ニコン 露光装置及び露光方法、並びにデバイス製造方法
US6977203B2 (en) * 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US6870172B1 (en) 2004-05-21 2005-03-22 Kla-Tencor Technologies Corporation Maskless reflection electron beam projection lithography
KR100702792B1 (ko) 2005-12-02 2007-04-03 동부일렉트로닉스 주식회사 반도체 제조용 노광 장치
KR100929734B1 (ko) * 2007-12-24 2009-12-03 주식회사 동부하이텍 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114837A1 (en) * 2007-11-07 2009-05-07 Luca Grella Dynamic pattern generator with cup-shaped structure
US20110204251A1 (en) * 2010-02-24 2011-08-25 Luca Grella Electron Reflector With Multiple Reflective Modes

Also Published As

Publication number Publication date
CN103456708B (zh) 2016-12-21
KR20130135002A (ko) 2013-12-10
KR101374413B1 (ko) 2014-03-17
US8722286B2 (en) 2014-05-13
US20130320225A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
CN103456708A (zh) 用于改进反射电子束光刻的器件和方法
KR101997927B1 (ko) 이중 피치를 위한 리소그래피 방법
US6613666B2 (en) Method of reducing plasma charging damage during dielectric etch process for dual damascene interconnect structures
EP3676884B1 (en) Method of etching magnetoresistive stack
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
US7491606B2 (en) Semiconductor device and method for fabricating the same
US20150111380A1 (en) Self-aligned Double Patterning
JP5879656B2 (ja) ビア孔により接続された導体のネットワークを生成するリソグラフィ方法
US8993422B2 (en) Process tools and methods of forming devices using process tools
US20070249165A1 (en) Dual damascene process
US10692725B2 (en) Directed self-assembly process with size-restricted guiding patterns
US8293638B2 (en) Method of fabricating damascene structures
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
TWI581329B (zh) 圖案形成方法
WO2011044833A1 (en) Semiconductor device structure and method for manufacturing the same
KR20170020376A (ko) 에어­갭 지원형 에칭을 갖는 자체­정렬형 듀얼 다마신 공정
CN105446070B (zh) 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片
EP3836198B1 (en) A method for forming a via hole self-aligned with a metal block on a substrate
KR101159169B1 (ko) 상변화 메모리 소자 제조 방법
CN102376567A (zh) 金属刻蚀方法
CN107611127A (zh) 半导体结构及其形成方法
US20140252556A1 (en) Single-mask spacer technique for semiconductor device features
TW506072B (en) Dual damascene process of using metal hard mask
CN116031201A (zh) 金属互连结构的制备方法及半导体器件的制备方法
KR100664388B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant