CN110867444B - 半导体装置及其制造方法 - Google Patents

Abstract

本发明提供一种半导体装置及其制造方法，该半导体装置包含：衬底；介电结构，位于衬底上方；以及盖层，位于介电结构上方，其中盖层的底部具有M型剖面轮廓，且盖层与介电结构由不同的材料形成。该半导体装置可避免介电结构在后续的刻蚀制造工艺中暴露出来而产生漏电或短路的路径，造成半导体装置损坏。

Description

半导体装置及其制造方法

技术领域

本发明实施例是关于半导体制造技术，特别是有关于半导体装置及其制造方法。

背景技术

随着半导体装置尺寸的微缩，制造半导体装置的难度也大幅提升，半导体装置的制造工艺期间可能产生不想要的缺陷，这些缺陷可能会造成装置的效能降低或损坏。因此，必须持续改善半导体装置，以提升良率并改善制造工艺宽裕度。

发明内容

本发明提供一半导体装置。此半导体装置包含：衬底；介电结构(dielectricstructure)，位于衬底(substrate)上方；以及盖层(capping layer)，位于介电结构上方，其中盖层的底部具有M型剖面轮廓，且盖层与介电结构由不同的材料形成。

本发明另提供一种半导体装置的制造方法。此方法包含：提供衬底；在衬底上方形成介电结构；在介电结构上方形成具有U型剖面轮廓的第一盖层；在第一盖层上方形成第二盖层，其中第二盖层在第一盖层的两侧具有一对足部朝衬底延伸，使得第一盖层和第二盖层的复数个底部形成M型剖面轮廓。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

以下将配合所附图式详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明的特征。

图1A至图1E根据本发明一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。

图2A至图2E根据本发明另一些实施例绘示在制造半导体装置的各个阶段的剖面示意图。

图3至图4根据本发明又一些实施例绘示半导体装置的剖面示意图。

附图标号

100～衬底

160、160A、160B、160C、160D、270～介电结构

110、120～隔离结构

130～阻障层 165～刻蚀停止层

140～字线 170～保护层

150、200～绝缘结构 180～第一导电结构

185～硅化物区 260～第二盖层

190～衬层 275～空气间隙

195～第二导电结构 280～电容器

210、210’～凹槽 282～下电极层

220～第一盖层材料 284、290～介电层

225、265～沟槽 286～上电极层

230～第一盖层

1000、2000、3000、4000～半导体装置

240～间隙

250～第二盖层材料 A、B～箭号

255～足部

具体实施方式

以下概述一些实施例，使本领域技术人员可以更容易理解本发明。然而，这些实施例并非用于限制本发明。可以理解的是，本领域技术人员可以根据需求调整以下描述的实施例，例如改变制造工艺顺序及/或包含比在此描述的更多或更少步骤。

此外，可以在以下叙述的实施例的基础上添加其他元件。举例来说，“第一元件上形成第二元件”的描述可能包含第一元件与第二元件直接接触的实施例，也可能包含第一元件与第二元件之间具有其他元件，使得第一元件与第二元件不直接接触的实施例，并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。

本发明利用具有M型底部轮廓的盖层，以保护底下的膜层，避免受到例如刻蚀制造工艺等后续制造工艺的影响而暴露出来，产生不想要的漏电或短路的路径，进而提升半导体装置的良率。在以下的实施例中，是以存储器装置的制作为例进行说明，但本发明的盖层也可应用在其他半导体元件的制作，例如模拟/逻辑电路、光电半导体、微机电系统等。

图1A至图1E是根据一些实施例绘示在制造半导体装置1000的各个阶段的剖面示意图。如图1A所示，首先提供衬底100。可以使用任何适用于半导体装置的衬底材料，并且可以是整块的半导体衬底或包含由不同材料形成的复合衬底。另外，衬底100上也可能预先形成有不同的半导体元件。

在一些实施例中，如图1A所示，在衬底100中形成隔离结构110和隔离结构120，其中隔离结构110和隔离结构120沿着相同方向延伸，且隔离结构110位于相邻的隔离结构120之间的衬底100中。在一些实施例中，隔离结构110和隔离结构120可以各自独立地包含单层、双层或多层结构。

在一些实施例中，隔离结构110和隔离结构120的形成包含使用刻蚀制造工艺形成沟槽，然后通过沉积制造工艺在沟槽中填入隔离结构110和隔离结构120的绝缘材料。沉积制造工艺可包含化学气相沉积制造工艺或等离子增强化学气相沉积制造工艺。隔离结构110和隔离结构120的绝缘材料可包含氧化硅、氮化硅、氮氧化硅、前述的组合或类似的材料。并且，隔离结构110和隔离结构120可以选用相同或不同的材料。

然后通过刻蚀制造工艺和沉积制造工艺，在隔离结构120中形成阻障层130、字线140和绝缘结构150。阻障层130可包含氧化硅、氮化硅、氮氧化硅、前述的组合或类似的材料。字线140可包含导电材料，例如非晶硅、多晶硅、金属、金属硅化物、金属氮化物、导电金属氧化物、前述的组合或类似的材料。绝缘结构150可包含氧化硅、氮化硅、氮氧化硅、前述的组合或类似的材料。

如图1B所示，接着，在衬底102上方依序形成刻蚀停止层165和介电层160。介电层160为一层间介电层，且可包含磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂氟的硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、四乙氧基硅烷氧化物、低介电常数材料、氧化硅、氮化硅、氮氧化硅、旋涂式玻璃、前述的组合或类似的材料。刻蚀停止层165可包含氮化硅、氮氧化硅、前述的组合或类似的材料。在一实施例中，介电层160和刻蚀停止层165的形成可包含沉积制造工艺，例如化学气相沉积、旋转涂布或类似的制造工艺。

接着通过例如图案化制造工艺形成穿过介电层160和刻蚀停止层165的开口以露出衬底，并且在此开口中形成保护层170、第一导电结构180、硅化物区185、衬层190和第二导电结构195，其中保护层170覆盖介电层160和刻蚀停止层165的两侧，以保护介电层160免于在形成第一导电结构180、硅化物区185、衬层190和第二导电结构195的制造工艺期间受到损伤。保护层170可包含氮化硅、氮氧化硅、前述的组合或类似的材料，并可使用例如化学气相沉积制造工艺形成保护层170。

然后可以通过沉积制造工艺和回刻蚀制造工艺形成第一导电结构180。第一导电结构180可以包含半导体材料，例如掺杂或未掺杂的多晶硅。在一实施例中，第一导电结构180可以包含金属材料，例如铜、铝、钨、前述的组合或类似的金属材料。之后在第一导电结构180上依序形成硅化物区185、衬层190和第二导电结构195，其中硅化物区185的形成是选择性的(selective)。在第一导电结构180包含多晶硅的实施例中，第一导电结构180上具有硅化物区185。衬层190的材料可以包含氮化钛、氮化钽、氮化钨、前述的组合或类似的材料。第二导电结构195可以包含金属材料，例如钨、铜、铝、金、铬、镍、铂、钛、前述的组合或类似的金属材料。

接着刻蚀出穿过第一导电结构180、硅化物区185、衬层190和第二导电结构195的开口，以露出衬底100中的隔离结构110。并在开口中沉积绝缘材料，以形成绝缘结构200。

然后，可通过刻蚀制造工艺凹蚀介电结构160，以在介电结构160上方形成用于保护介电结构160的盖层。如图1C所示，刻蚀制造工艺在介电结构160的中间部分凹蚀出凹槽，形成具有顶部凹槽210的介电结构160A。刻蚀制造工艺可包含干式刻蚀制造工艺，例如反应性离子刻蚀、电子回旋共振式刻蚀、感应耦合式等离子刻蚀、中子束刻蚀或类似的刻蚀制造工艺。此外，凹槽210的形状不限于图中的U型，也可以是V形或其他形状。

然后，如图1D所示，可通过沉积制造工艺在凹槽210中过填充第一盖层材料220。沉积制造工艺可包含原子层沉积、化学气相沉积、前述的组合或类似的制造工艺。第一盖层材料220可包含与介电结构160A具有不同刻蚀选择比的材料。在一实施例中，第一盖层材料220可包含氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、前述的组合或类似的材料。

接着在此结构上形成电容器。如图1E所示，在第一盖层材料220上方形成介电层270，然后刻蚀介电层270，形成露出第二导电结构195的沟槽225，以在其中制作电容器。

然而，此时可能会由于制造工艺变异等问题，使得邻近的介电结构160A暴露出来，产生不想要的漏电或短路路径(如箭号A所示)，造成半导体装置1000损坏。因此，本发明进一步提供以下的实施例，改善上述问题。

图2A至图2E是根据一些其他实施例绘示半导体装置2000的剖面示意图。图2A接续图1D的制造工艺步骤，为简化起见，以下以相同符号描述相同元件。这些元件的形成方式和材料如前所述，故不再赘述。相较于图1A至图1E的实施例而言，以下的实施例将进一步调整盖层的形状，以防止介电结构160A受到后续刻蚀而暴露出来。

如图2A所示，可以回刻蚀第一盖层材料220，直到露出介电结构160A的复数个周围部分，并且形成第一盖层230以及在第一盖层230上方的凹槽210’。在一实施例中，第一盖层材料220的回刻蚀可选用干式刻蚀制造工艺，例如反应性离子刻蚀、电子回旋共振式刻蚀、感应耦合式等离子刻蚀、中子束刻蚀、前述的组合或类似的刻蚀制造工艺。

此外，第一盖层230的上表面的形状不限于图式中的凹面，也可以是凸面、大致上水平的平面或其他形貌，且第一盖层230的底部的形状不限于U型剖面轮廓，也可以是V形或其他形状。

然后，如图2B，可通过刻蚀制造工艺，使用第一盖层230作为遮罩，刻蚀介电结构160A被第一盖层230露出的这些周围部分，以在第一盖层230的两侧形成间隙240。在一些实施例中，这些间隙240的底部不低于第一盖层230的底部。刻蚀后的介电结构160A形成介电结构160B。相较于介电结构160A，介电结构160B具有降低的顶部高度。在一实施例中，刻蚀制造工艺可包含对第一盖层230和介电结构160A具有不同刻蚀速率的干式刻蚀制造工艺及/或湿式刻蚀制造工艺。

然后，如图2C所示，通过沉积制造工艺在第一盖层230上方的凹槽210’和这些间隙240中过填充第二盖层材料250，用于隔开介电结构160B的顶部与保护层170的顶部，以保护介电结构160B不受后续制造工艺的影响而产生缺陷，提升半导体装置2000的良率。

如图2C所示，在这些间隙240中沉积的第二盖层材料250形成朝衬底100延伸的一对足部255，且这对足部255的底部与第一盖层230的底部形成M型剖面轮廓。此外，由于刻蚀制造工艺移除第一盖层230上方的一部分的介电结构160A，这对足部255的第二盖层材料250的边缘与介电结构160B的边缘在保护层170上形成共同侧壁。

在一实施例中，第二盖层材料250的沉积制造工艺可包含原子层沉积、化学气相沉积、前述的组合或类似的制造工艺。在一实施例中，第二盖层材料250可包含氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、前述的组合或类似的材料。在一特定实施例中，第二盖层材料250可以选用与第一盖层230相同的材料，例如氮化硅。在其他实施例中，第二盖层材料250可以选用与第一盖层230不同的材料。应理解的是，虽然图式中并未绘示第一盖层230和第二盖层材料250之间的界面，但在第二盖层材料250选用与第一盖层230不同的材料的实施例中，第一盖层230和第二盖层材料250之间具有界面。

然后，如图2D所示，在第二盖层材料250上方形成介电层270，接着刻蚀介电层270，形成露出第二导电结构195的沟槽265，以在其中制作电容器。由于此时的介电结构160B的顶部受到盖层的保护，此盖层是包含第一盖层230和第二盖层260的复合式盖层，因此不会暴露出来而产生不想要的漏电或短路路径(如箭号B所示)因此可以提升半导体装置2000的良率。

在一些实施例中，介电结构270的材料可包含掺杂或未掺杂的介电材料，例如磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂氟的硅酸盐玻璃、掺杂硼的磷硅酸盐玻璃、未掺杂的硅酸盐玻璃、四乙氧基硅烷氧化物、低介电常数材料、氧化硅、氮化硅、氮氧化硅、旋涂式玻璃、氧化硅、氮化硅、氮氧化硅、前述的组合或类似的材料，并且可以通过沉积制造工艺形成介电结构270。此外，第二盖层260的顶部的形状不限于图式中的大致上平坦的上表面，也可以是凸的、凹的或其他形貌，且第二盖层260的侧壁的形状不限于图式中的倾斜侧壁，也可以是大致上垂直的侧壁或其他形貌。

然后如图2E所示，依序形成电容器280的下电极层282、介电层284和上电极层286，并接着填充沟槽265的剩余空间，形成覆盖电容器280的介电层290。下电极层282和上电极层286的材料可以包含金属材料，例如钛、钽、氮化钛、氮化钽。介电层284的材料可以包含具有高介电常数的介电材料，例如氧化锆、氧化铝、前述的组合或类似的介电材料。介电层290的材料可以包含氧化硅、氮化硅、氮氧化硅、前述的组合或类似的材料，并且可以通过沉积制造工艺形成介电层290。

如上所述，本发明通过在半导体装置2000中设置包含第一盖层230和第二盖层260的复合式盖层，其中第一盖层230的底部和第二盖层260的底部共同形成M型剖面轮廓，因此可以保护介电结构160B的顶部不在后续刻蚀制造工艺中暴露出来而形成漏电或短路的路径，提升半导体装置2000的良率。

值得一提的是，虽然在图2A至图2E中盖层的M型剖面轮廓的中间底部低于两侧(足部255)的底部，但本发明不限于此。本发明亦可在图2B刻蚀介电结构160A的多个周围部分以形成间隙240的过程中，控制间隙240进一步向下延伸以使得两侧(足部255)的底部低于中间的底部，以确保后续形成的盖层255可覆盖住介电结构160C(如图3所示)，使得介电结构160C不会在后续刻蚀制造工艺中暴露出来而产生漏电或短路的路径，提升半导体装置3000的良率。

图4是根据又另一些实施例绘示半导体装置4000的剖面示意图。相似地，图4所示实施例的制作步骤大致与图2A至图2E相同，差异在于在图2B刻蚀介电结构160A的多个周围部分以形成间隙240的过程中，刻蚀介电结构160A直到这些间隙240的底部穿过介电结构160A，并且露出介电结构160A底下的刻蚀停止层165。其中，经上述刻蚀制造工艺后的介电结构以160D表示。接着，在图2C在间隙240中沉积的第二盖层材料250以形成朝衬底100延伸的一对足部255的过程中，可仅在间隙240的上半部形成足部255以形成空气间隙275。在本实施例中，由于半导体装置4000更具有空气间隙275，因此可进一步降低位线对位线(bitline to bit line)的寄生电容。

如上所述，本发明通过两次刻蚀制造工艺和两次沉积制造工艺，在半导体装置中形成具有M型剖面轮廓的盖层，因此可避免介电结构在后续的刻蚀制造工艺中暴露出来而产生漏电或短路的路径，造成半导体装置损坏。因此，本发明在半导体装置中设置包含第一盖层和第二盖层的复合式盖层可以提升半导体装置的良率。此外，具有M型底部轮廓的盖层可以完整覆盖介电结构，因此可以改善制造工艺宽裕度。

虽然本发明已以多个实施例描述如上，但这些实施例并非用于限定本发明。本领域技术人员应可理解，他们能以本发明实施例为基础，做各式各样的改变、取代和替换，以达到与在此描述的多个实施例相同的目的及/或优点。本领域技术人员也可理解，此类修改或设计并未悖离本发明的精神和范围。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体装置，其特征在于，包括：

一衬底；

一介电结构，位于所述衬底上方；

一盖层，位于所述介电结构上方，其中所述盖层的一底部具有一M型剖面轮廓，且所述盖层与所述介电结构由不同的材料形成，其中所述盖层为一复合式盖层，包括：

一第一盖层，具有一U型剖面轮廓；以及

一第二盖层，位于所述第一盖层上，且所述第二盖层具有一对足部，位于所述第一盖层的两侧；以及

一对空气间隙，位于所述足部与所述衬底之间。

2.根据权利要求1所述的半导体装置，其特征在于，所述第一盖层包括与所述介电结构具有不同刻蚀选择比的材料。

3.根据权利要求1所述的半导体装置，其特征在于，所述盖层的一边缘和所述介电结构的一边缘形成一共同侧壁。

4.根据权利要求1所述的半导体装置，其特征在于，更包括一对导电结构，位于所述衬底上方，其中所述介电结构位于所述对导电结构之间。

5.根据权利要求1所述的半导体装置，其特征在于，更包括一电容器，其中所述电容器的一底部邻接所述盖层。

6.一种半导体装置的制造方法，其特征在于，包括：

提供一衬底；

在所述衬底上方形成一介电结构；

在所述介电结构上方形成具有一U型剖面轮廓的一第一盖层，其中所述第一盖层的形成包括：

凹蚀所述介电结构，以在所述介电结构的一中间部分形成一U型凹槽；

在所述U型凹槽中过填充一第一盖层材料；以及

回刻蚀所述第一盖层材料，直到露出所述介电结构的复数个周围部分；

在所述第一盖层上方形成一第二盖层，其中所述第二盖层在所述第一盖层的两侧具有一对足部朝所述衬底延伸，使得所述第一盖层和所述第二盖层的复数个足部形成一M型剖面轮廓。

7.根据权利要求6所述的半导体装置的制造方法，其特征在于，所述第二盖层的形成包括：

使用所述第一盖层作为一遮罩，刻蚀所述介电结构露出的所述周围部分，以在所述第一盖层的两侧形成复数个间隙；以及

以一第二盖层材料填充所述间隙，以形成所述第二盖层的所述足部。

8.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述第二盖层材料填充所述间隙的复数个上部，以在所述间隙的复数个剩余部分形成复数个空气间隙。

9.根据权利要求6所述的半导体装置的制造方法，其特征在于，更包括在所述衬底上方形成一对导电结构，其中所述介电结构位于所述导电结构之间。

10.根据权利要求9所述的半导体装置的制造方法，其特征在于，更包括在所述导电结构上方形成邻接所述第二盖层的一电容器。

Images