KR101372162B1 - 배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법 - Google Patents

배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법 Download PDF

Info

Publication number
KR101372162B1
KR101372162B1 KR1020117000051A KR20117000051A KR101372162B1 KR 101372162 B1 KR101372162 B1 KR 101372162B1 KR 1020117000051 A KR1020117000051 A KR 1020117000051A KR 20117000051 A KR20117000051 A KR 20117000051A KR 101372162 B1 KR101372162 B1 KR 101372162B1
Authority
KR
South Korea
Prior art keywords
tantalum pentoxide
hydrogen
ruthenium
containing material
crystalline
Prior art date
Application number
KR1020117000051A
Other languages
English (en)
Other versions
KR20120008015A (ko
Inventor
비시와나스 배트
바실 안토노브
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120008015A publication Critical patent/KR20120008015A/ko
Application granted granted Critical
Publication of KR101372162B1 publication Critical patent/KR101372162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrochemistry (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

산화물을 형성하는 방법이 개시되어 있으며, 이는 탄탈륨 함유 전구체와 루테늄 함유 재료(130)를 접촉시키는 단계와, 물과 선택적으로 분자 수소(H2)를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계를 포함한다. 또한, 제1 결정질 탄탈륨 펜트옥사이드(140)와, 제1 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상의 제2 결정질 탄탈륨 펜트옥사이드(150)를 포함하고, 제1 탄탈륨 펜트옥사이드는 제2 탄탈륨 펜트옥사이드의 결정학적 배향과는 다른 결정학적 배향을 갖는 물품도 개시되어 있다.

Description

배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법{METHOD FOR MAKING ORIENTED TANTALUM PENTOXIDE FILMS}
본 출원은 참조를 위해 본 명세서에 그 전문이 통합되어 있는 2008년 6월 4일자로 출원된 미국 특허 출원 제12/132,758호에 대한 우선권을 주장한다.
집적 회로 장치의 소형화는 커패시터 및 게이트 내에 고 유전 상수(즉, 고 유전율) 재료를 통합시킬 필요성을 유발하였다. 현재의 기술을 위한 최소 크기가 실질적으로 표준 유전 재료의 사용에 의해 제한되고 있기 때문에 새로운 고 유전 상수 재료 및 프로세스에 대한 연구는 점점 더 중요해지고 있다.
탄탈륨 펜트옥사이드(tantalum pentoxide)(예를 들어, Ta2O5)는 그 높은 유전 상수(예를 들어, 30) 및 낮은 누설 전류에 기인하여 DRAM 커패시터 같은 용례를 위한 고 유전율 재료로서 주목받아왔다. 이런 용례에 대해 결정질 탄탈륨 펜트옥사이드에 매우 더 많은 관심이 부여되고 있으며, 그 이유는 결정질 탄탈륨 펜트옥사이드의 박막은 60의 유전 상수를 가지며, 이러한 유전 상수는 비정질 탄탈륨 펜트옥사이드의 박막의 유전 상수의 약 두 배이다. 그러나, 일부 고 유전 상수 재료는 개선될 수 있는 다른 특성들을 가지고 있고, 이 특성들은 이러한 재료를 포함하는 재료 및 물품의 개선된 성능에 도달하게 할 수 있다.
장치(예를 들어, 집적 회로 장치)의 현 세대 및 새로운 세대를 위해 고 유전 상수 재료 및 고 유전 상수 재료를 갖는 새로운 물품을 제조하는 새로운 방법이 모색되고 있다.
도 1은 본 발명에 추가로 설명된 바와 같은 루테늄 함유 재료의 적어도 일부 상에 탄탈륨 펜트옥사이드를 갖는 구조의 실시예를 예시하는 개략 측면도이다.
도 2는 본 발명에 추가로 설명된 루테늄 함유 재료의 적어도 일부 상에 다른 결정학적 배향을 갖는 두 개의 탄탈륨 펜트옥사이드를 구비하는 구조의 일 실시예를 예시하는 개략 측면도이다.
도 3은 본 발명에 추가로 설명된 바와 같은 루테늄 함유 전극의 적어도 일부 상에 탄탈륨 펜트옥사이드(예를 들어, 탄탈륨 펜트옥사이드 유전 재료 또는 층)을 구비하는 예시적 커패시터 구조를 예시하는 개략 측면도이다.
본 명세서에 설명된 바와 같은 물품 및 방법의 다양한 실시예에 대한 하기의 설명은 각 실시예 또는 이런 방법의 모든 구현법을 설명하기를 의도하는 것은 아니다. 오히려, 첨부 도면의 견지에서 하기의 설명 및 청구범위를 참조로 하여 본 명세서에 설명된 바와 같은 방법의 더 완전한 이해를 명백하게 얻고 인지할 수 있을 것이다. 또한, 다른 실시예가 사용될 수 있으며, 본 발명의 범주로부터 벗어나지 않고 구조적 변경이 이루어질 수 있음을 이해하여야 한다.
다결정 재료는 일반적으로 입자 경계에 의해 분리되어 있는 복수의 결정 또는 입자를 포함한다. 이런 입자는 결정의 특징적 구조를 보유하지만, 그 원론적 축의 상대적 회전에 의해 이웃 결정(예를 들어, 입자)에 관하여 다르게 배향될 수 있다. 다결정 재료 내의 입자 경계는 예를 들어, 재료의 물리적 및 전기적 특성에 부정적인 영향을 줄 수 있다. 입자 경계가 정렬될 때, 몇몇 특성은 더 부정적인 영향을 받을 수 있다. 비록, 몇몇 결정(예를 들어, 다결정) 유전체 재료가 높은 유전 상수를 나타내지만, 이런 재료의 입자 경계 정렬은 유전체 재료 및 재료를 포함하는 장치의 성능에 부정적인 영향을 줄 수 있다. 예를 들어, 유전체 재료 내의 입자 경계 정렬은 증가된 입자 경계 유도 누설을 초래할 수 있으며, 여기서, 전류는 인가된 전기장을 받는 절연 유전체 재료를 통해 누설될 수 있다. 따라서, 입자 경계 정렬의 감소와, 이에 따른 결정 고 유전 상수 재료 내의 입자 경계 유도 누설의 감소는 새로운 물품, 구조 및 장치를 제공할 수 있다. 이런 물품, 구조 및 장치는 예를 들어, 소비재 용례, 전자장치 용례, 반도체 장치 용례, 커패시터 용례 등에 유용할 수 있다.
여기서는 산화물(예를 들어, Ta2O5)을 형성하는 방법이 제공되어 있다. 또한, 여기서는 다른 결정학적 배향을 갖는 탄탈륨 펜트옥사이드를 포함하는 물품 및 장치가 제공되어 있다.
본 발명의 일 양태는 산화물을 형성하는 방법이다. 이 방법은 탄탈륨 함유 전구체를 포함하는 제1 증기와 루테튬 함유 재료를 접촉시키는 것을 포함한다. 이 방법은 하나 이상의 입구 스트림 및 출구 스트림을 포함하는 수증기 발생기를 제공하는 것을 더 포함한다. 출구 스트림은 예를 들어, 물 및 선택적으로 분자 수소(H2)를 포함한다. 이 방법은 그 위에 결정질 탄탈륨 펜트옥사이드를 형성하기 위해 유효한 조건 하에서 출구 스트림과 루테늄 함유 재료를 접촉시키는 것을 포함한다. 본 명세서에서 사용될 때, "일(부정관사에 대응)," "이(정관사에 대응)" 적어도 일" 및 "적어도 하나"는 상호 호환적으로 사용되며, 하나 또는 둘 이상을 의미한다.
일부 실시예에서, 수증기 발생기(WVG : water vapor generator)는 수증기를 포함하는 출구 스트림을 생성하기 위해 분자 수소(H2) 및 분자 산소(O2)를 포함하는 하나 이상의 입구 스트림과 반응하기 위한 촉매를 사용한다. 하나 이상의 입구 스트림은 예를 들어, 수소 함유 입구 스트림 및 산소 함유 입구 스트림을 포함할 수 있다. 일부 실시예에서, 수소 함유 입구 스트림은 예를 들어, 분자 수소(H2), 원자 수소(H), 형성 가스(N2/H2), 암모니아(NH3), 탄화수소(예를 들어, CH4), 알콜(예를 들어, CH3OH) 또는 그 조합을 포함한다. 일부 실시예에서, 산소 함유 입구 스트림은 예를 들어, 분자 산소(O2), 원자 산소(O), 오존(O3), 아산화질소(N2O), 산화질소(NO), 이산화질소(NO2), 디니트로겐 펜트옥사이드(N2O5), 과산화수소(H2O2) 또는 그 조합을 포함할 수 있다. 하나 이상의 실시예에서, 수소 함유 입구 스트림 및 산소 함유 입구 스트림은 각각 분자 수소(H2) 및 분자 산소(O2)를 포함한다. 수증기 발생기 시스템을 위한 촉매는 팔라듐, 백금, 니켈, 철, 크롬, 루테늄, 로듐, 그 합금 또는 그 조합 같은 금속을 포함할 수 있다. 수증기 발생기는 예를 들어, 국제 출원 공개공보 WO 2005/113852호(Myo 등) 및 WO 2005/117087호(Narwankar 등)에 설명되어 있다. 수증기 발생기는 Ultra Clean Technology(Menlo Park, CA)로부터 상표명 CATALYTIC STEAM GENERATION SYSTEM 하에 입수할 수 있으며, Fujikin of America, Inc.(Santa Clara, CA)로부터 상표명 WATER VAPOR GENERATOR 하에 입수할 수 있다.
수소 함유 입구 스트림 및 산소 함유 입구 스트림은 예를 들어, 질량 유동(mass flow) 제어기에 의해 서로 독립적으로 제어될 수 있다. 따라서, 수소 및 산소가 2:1의 수소-대-산소 원자 비율로 수증기 발생기에 도입될 때, 수증기 발생기 출구 증기는 일반적으로, 발열성(pyrogenic) 증기 시스템에 비해 감소된 오염도의 초 고순도의 수증기이다. 증기의 비의도적 오염은 기판 표면의 오염을 초래할 수 있다. 수소-대-산소 비율이 2:1 비율과 다른 경우, 이때, 수증기 발생기 출구 증기 내에 잉여 산소 또는 잉여 수소가 존재할 수 있다. 본 명세서에서 사용될 때, 용어 "또는"은 사용된 문맥상 명백히 달리 지시되지 않는 한, 일반적으로 "및/또는"을 포함하는 의미로 사용된다.
수증기 발생기로의 하나 이상의 입구 스트림 내의 수소-대-산소 비율을 제어하는 기능은 본 발명의 일부 용례들에서 유용할 수 있다. 일부 실시예에서, 수증기 발생기의 하나 이상의 입구 스트림들을 위한 수소-대-산소 비율을 변경하는 것은 특정 결정학적 배향을 갖는 재료의 선택적 형성(예를 들어, 증착)을 가능하게 할 수 있다. 일부 실시예에서, 증착 동안 수소-대-산소 비율을 변경하는 것은 특정 결정학적 배향을 갖는 소정 재료(예를 들어, 탄탈륨 펜트옥사이드)의 증착에 후속하여, 다른 결정학적 배향을 갖는 동일한 재료의 증착을 가능하게 할 수 있다. 이 방식으로, 조합된 재료(예를 들어, 유전체 재료 또는 층)의 입자 경계 정렬에 영향을 줄 수 있고, 그에 의해, 재료의 입자 경계 유도 누설을 감소시킬 수 있다.
수증기 발생기의 하나 이상의 입구 스트림을 위한 수소-대-산소 비율을 제어하는 것은 다수의 방식으로 달성될 수 있다. 예를 들어, 수소-대-산소 비율은 수소 및 산소 소스 각각에 독립적 유량 제어기를 사용함으로써 제어될 수 있다. 본 기술 분야의 숙련자들은 사용되는 장치 및 가용 수소 및 산소 소스에 따라 수소-대-산소 비율을 제어하는 다른 방법을 명백히 알 수 있다.
수증기 발생기의 사용은 일부 실시예의 물 앰플(water ampoule)의 사용에 비해 기상 증착 프로세스에 추가적 동작 자유도를 제공할 수 있다. 물 앰플은 일정하고 변하지않는 수소-대-산소 원자 비율로 물을 증발시킨다. 수증기 발생기로의 수소 및 산소의 유량을 제어하는 것은 수증기 발생기 출구 증기 내에 다양한 수소-대-산소 원자 비율을 가능하게 하며, 이러한 출구 증기는 선택적으로 물에 추가하여, 잉여 수소 또는 잉여 산소를 포함할 수 있다.
수증기 발생기는 하나 이상의 입구 스트림을 위한 수소와 산소의 비 화학양론적(non-stoichiometric) 비율(예를 들어, 2와 동일하지 않은 수소-대-산소 원자 비율)을 가능하게 할 수 있을 뿐만 아니라, 또한, 동작 안전성 관점에 기인한 수소-대-산소 비율에 대한 제한을 가질 수 있게 한다. 본 발명의 하나 이상의 실시예에서, 수증기 발생기의 하나 이상의 입구 스트림을 위한 수소-대-산소 원자 비율은 적어도 6:3이다. 또한, 수증기 발생기의 하나 이상의 입구 스트림을 위한 수소-대-산소 원자 비율은 최대 8:3이다. 적어도 6:3의, 그리고, 최대 8:3의 임의의 수소-대-산소 원자 비율이 사용될 수 있다(예를 들어, 원자 기반으로 3부 산소(3 parts oxygen) 당 6.1, 6,2, 6,4, 6.67, 6.8, 6.9, 7.0, 7.1, 7.2, 7.33, 7.4, 7.6, 7.8, 또는 7.9부 수소). 본 명세서에서 사용될 때, 종단점들에 의거한 수치 범위의 인용은 그 범위 이내에 포함되는 모든 수치를 포함한다(예를 들어, 1 내지 5는 1, 1.5, 2, 2.75, 3, 3.80, 4, 5 등을 포함한다). 통상적으로, 수증기 발생기의 하나 이상의 입구 스트림 및 출구 스트림을 위한 수소-대-산소 원자 비율은 실질적으로 동일하다.
본 발명에 따른 산화물을 형성하는 방법은 탄탈륨 함유 전구체를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계를 포함할 수 있다. 이 방법은 하나 이상의 입구 스트림과 출구 스트림을 포함하는 수증기 발생기를 제공하는 단계를 더 포함하며, 하나 이상의 입구 스트림은 수소와 산소를 포함하며, 하나 이상의 입구 스트림 내의 수소-대-산소 비율은 제어가능하다. 이 방법은 또한 결정질 탄탈륨 펜트옥사이드를 그 위에 형성하기에 유효한 조건하에서 출구 스트림과 루테늄 함유 재료를 접촉시키는 단계를 더 포함할 수 있다.
수증기 발생기에 공급되는 하나 이상의 입구 스트림의 수소-대-산소 비율은 본 명세서에 추가로 설명된 바와 같이 제어될 수 있다. 따라서, 물에 추가하여, 출구 스트림은 또한 수소를 포함할 수 있다. 입구 스트림의 수소-대-산소 원자 비율이 6:3을 초과할 때, 수증기 발생을 위해 필요한 화학양론적 양을 초과하는 수소는 수증기 발생기를 통과하여 출구 스트림에 전달된다.
본 명세서에 설명된 하나 이상의 실시예에서, 기상 증착 프로세스가 사용될 수 있다. 이런 실시예에서, 기상 증착 프로세스는 하나 이상의 증기와 루테늄 함유 재료(예를 들어, 루테늄 함유 재료의 표면)의 접촉을 달성할 수 있으며, 각 증기는 이하 중 하나 이상을 포함할 수 있다: 탄탈륨 함유 전구체, 반응 가스(예를 들어, 물), 불활성 가스 또는 다른 가스. 본 발명의 하나 이상의 실시예에서, 탄탈륨 펜트옥사이드를 형성하기에 유효한 조건은 400℃ 내지 500℃, 또는, 일부 실시예에서는 400℃ 내지 450℃의 루테늄 함유 재료의 표면의 온도를 포함할 수 있다. 기상 증착 프로세스는 수증기 발생기로부터의 출구 스트림과 루테늄 함유 재료를 접촉시키는 것을 달성할 수 있다. 또한, 기상 증착 프로세스는 복수의 증착 사이클을 포함하는 원자 층 증착 프로세스일 수 있다.
본 명세서에 설명된 바와 같이, 수증기 발생기로의 입구 스트림의 수소-대-산소 비율은 제어될 수 있다. 따라서, 복수의 증착 사이클 동안 수소-대-산소 비율을 변경하는 것이 가능하다. 예를 들어, 복수의 증착 사이클 중의 하나 이상의 증착 사이클 동안, 제1 수소-대-산소 비율이 사용될 수 있다. 후속하여, 제1 수소-대-산소 비율과는 다른 제2 수소-대-산소 비율이 나머지 증착 사이클 중 하나 이상 동안 사용될 수 있다.
본 발명의 방법은 수소-대-산소 비율의 한번 이상의 변경을 포함할 수 있으며, 각 변경은 임의의 크기로 이루어질 수 있다. 예를 들어, 원자 기반을 사용하여, 모든 3부 산소마다, 변경은 적어도 0.01부 수소, 적어도 0.1부 수소, 적어도 0.5부 수소 또는 적어도 1부 수소일 수 있다. 이 변경은 수증기 발생기 동작 한계에 의거하여 허용되는 바에 따른 수소-대-산소 비율의 최대 변경과 같거나 그 미만일 수 있다. 예를 들어, 모든 3부 산소마다, 변경은 원자 기반을 사용하여 2.0부 수소, 1.9부 수소, 1.5부 수소 또는 1.1부 수소와 같거나 그 미만일 수 있다. 예를 들어, 수소-대-산소 비율의 변경은 복수의 증착 사이클 동안 1회 또는 그 이상 발생할 수 있다.
다수의 연속적 증착 사이클 동안 수소-대-산소 비율이 일정하게 유지될 때, 형성된 결정질 탄탈륨 펜트옥사이드는 제1 결정학적 배향을 가질 수 있다. 따라서, 하나 이상의 실시예에서, 수증기 발생기로의 입구 스트림 내의 특정 수소-대-산소 비율을 선택함으로써 특정 결정학적 배향을 갖는 결정질 탄탈륨 펜트옥사이드를 선택적으로 형성하는 것이 가능하다. 예를 들어, 수증기 발생기로의 입구 스트림에 일정한 6:3 원자 비율의 수소-대-산소 비율을 사용하면, 결정질 탄탈륨 펜트옥사이드의 결정학적 배향은 c-축 배향될 수 있다(즉, (003) 및 (006) 밀러(Miller) 지수). 대안적으로, 수증기 발생기로의 입구 스트림에서의 일정한 8:3 원자 비율의 수소-대-산소 비율은 (200) 같은 배향을 갖는 결정질 탄탈륨 펜트옥사이드를 초래할 수 있다. 적어도 두 개의 수소-대-산소 비율을 사용하는 것을 포함하는 본 발명의 실시예에서, 제1 수소-대-산소 비율을 사용하여 형성된 탄탈륨 펜트옥사이드는 제2 수소-대-산소 비율을 사용하여 형성된 탄탈륨 펜트옥사이드의 결정학적 배향과는 다른 결정학적 배향을 가질 수 있다.
제1 및 제2 탄탈륨 펜트옥사이드 사이의 배향의 편차는 결정(예를 들어, 다결정) 탄탈륨 펜트옥사이드의 입자 경계 정렬에 영향을 줄 수 있다. 입자 경계 정렬에 영향을 주는 것은 조합된 탄탈륨 펜트옥사이드 내의 입자 경계 유도 누설을 감소시킬 수 있다. 제1 및 제2 결정질 탄탈륨 펜트옥사이드 중 하나 또는 양자 모두는 단일 배향으로 결정학적으로 텍스쳐형성될 수 있다. 또한, 제1 및 제2 결정질 탄탈륨 펜트옥사이드 중 하나 또는 양자 모두는 다른 결정질 탄탈륨 펜트옥사이드에 존재하지 않는 하나보다 많은 결정학적 배향을 포함할 수 있다. 이런 경우에, 두 재료 사이의 배향의 변경은 입자 경계 정렬에 영향을 줄 수 있으며, 그에 의해, 입자 경계 유도 누설 전류를 감소시킬 수 있다.
결정 재료(예를 들어, 탄탈륨 펜트옥사이드)의 배향은 결정학적 방향 및 평면의 표기 시스템인 밀러 지수로 나타내질 수 있다. 밀러 지수의 설명은 Kingery 등의 "Introduction to Ceramics"(Second Edition, John Wiley & Sons, New York, NY, 1976, pages 44-56)에서 찾을 수 있다. 예를 들어, c-축 배향된 결정질 탄탈륨 펜트옥사이드는 밀러 지수에 의거해 (003) 및/또는 (006)으로 표시될 수 있다. 결정질 탄탈륨 펜트옥사이드를 위한 다른 결정학적 배향은 (200), (203), (220) 및 (102) 배향 및 다른 배향을 포함하지만 이에 한정되지는 않는다.
다수의 재료의 결정학적 배향이 x-선 회절 기술을 사용하여 식별될 수 있다. 얇은 결정 재료(예를 들어, 박막 또는 박층)의 X-선 회절은 수평 입사 x-선 회절(GIXRD; grazing incidence x-ray diffraction)에 의해 달성될 수 있다. 이런 회절 기술은 2-세타(2-theta) 값에 대한 강도의 플롯을 도출한다. 브래그 법칙(Bragg Law), 즉, nλ=2d sinθ를 사용하고, 회절된 비임의 차수(n), 입사 x-선 비임의 파장(λ) 및 x-선 비임의 입사 각도(θ)를 알고 있다면, 결정 격자의 원자의 평행 평면들 사이의 거리(d-간격)를 계산할 수 있다. 이런 d-간격은 주제 재료에 따른 특정 결정학적 배향에 대응한다.
결정질 탄탈륨 펜트옥사이드는 다결정이라는 것을 주의하여야 한다. 즉, 결정질 탄탈륨 펜트옥사이드는 하나보다 많은 결정학적 배향을 가질 수 있다. 이런 경우에, 본 발명 내에서, 특정 결정학적 배향(예를 들어, (003))이 언급되는 경우, 이런 결정학적 배향은 그 결정학적 배향을 갖는 단결정 재료뿐만 아니라 주도적으로 그 배향을 갖는 다결정 재료도 포함하는 것으로 넓게 해석되는 의미이며, 여기서, 주도적 배향은 x-선 회절 스캔 상에서 최고 강도 피크가 위치되는 2-세타 값으로부터 결정된다. 더 약한 강도의 피크는 더 적은 정도로 존재할 수 있는 다른 결정학적 배향을 나타낼 수 있다. 또한, 일부 피크는 이러한 배향을 검출 불가능하게 만드는 배경 노이즈로부터 구별될 수 없을 수 있다.
특정 수소-대-산소 비율은 형성된 결정질 탄탈륨 펜트옥사이드에 단일 결정학적 배향을 초래할 필요는 없다는 것을 주의하여야 한다. 비록, 주도적 배향이 존재할 수 있지만, 탄탈륨 펜트옥사이드는 x-선 회절 분석에 의거하여 식별될 수 있는 하나보다 많은 결정 배향을 가지는 다결정일 수 있다.
상술한 바와 같이, 수증기 발생기로의 입구 스트림 내의 다른 수소-대-산소 비율에 의해 결정질 탄탈륨 펜트옥사이드의 다른 결정학적 배향이 형성될 수 있다. 일부 실시예에서, 다른 결정학적 배향을 갖는 결정질 탄탈륨 펜트옥사이드가 복수의 증착 사이클 동안 형성될 수 있다. 예를 들어, 복수의 증착 사이클은 b+c 증착 사이클을 포함할 수 있다. 수증기 발생기로의 입구에서의 제1 수소-대-산소 비율에서의 제1 b 사이클 동안, 제1 결정학적 배향을 갖는 제1 결정질 탄탈륨 펜트옥사이드가 형성될 수 있다. 그후, 수소-대-산소 비율이 변경될 수 있고, 후속하여, 제2 결정학적 배향을 갖는 제2 결정질 탄탈륨 펜트옥사이드를 형성하기 위해 c 추가적 사이클 동안 제2 수소-대-산소 비율로 일정하게 유지될 수 있다. 제2 결정학적 배향은 제1 결정학적 배향과는 다를 수 있다. 두 개의 다르게 배향된 결정질 탄탈륨 펜트옥사이드는 물품(예를 들어, 장치)의 두 개의 부분을 형성할 수 있다.
본 발명에서 사용될 때, 다른 결정학적 배향을 갖는 재료는 x-선 회절 스캔이 결정학적 배향의 상대적 비율의 차이를 나타내는 재료를 의미한다. 따라서, 다른 결정학적 배향을 갖는 재료는 다른 주도적 결정학적 배향을 갖는 재료 및 동일한 주도적 결정학적 배향을 갖는 재료를 포함한다.
특정 실시예에서, 본 명세서에 개시된 물품은 제1 결정질 탄탈륨 펜트옥사이드와, 제1 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상의 제2 결정질 탄탈륨 펜트옥사이드를 포함할 수 있으며, 제1 탄탈륨 펜트옥사이드는 제2 탄탈륨 펜트옥사이드의 결정학적 배향과는 다른 결정학적 배향을 갖는다. 하나 이상의 실시예에서, 제1 및 제2 결정질 탄탈륨 펜트옥사이드는 서로 직접적으로 접촉할 수 있다. 달리 말해서, 제1 결정질 탄탈륨 펜트옥사이드는 직접적으로 제2 결정질 탄탈륨 펜트옥사이드 상에 존재할 수 있다. 하나 이상의 실시예에서, 제1 및 제2 결정질 탄탈륨 펜트옥사이드 중 하나 또는 양자 모두는 층(예를 들어, 박막)을 형성할 수 있다. 결정질 탄탈륨 펜트옥사이드들 중 하나는 물품 내의 유전체 재료일 수 있다. 제1 및 제2 결정질 탄탈륨 펜트옥사이드가 직접적으로 접촉하는 실시예에서, 탄탈륨 펜트옥사이드들은 유전체 재료(예를 들어, 유전체 층)일 수 있다. 제1 및 제2 결정질 탄탈륨 펜트옥사이드가 직접 접촉하는 일부 실시예에서, 조합체는 높은 유전 상수를 가질 수 있으며, 단일 결정학적 배향과 동일한 두께를 갖는 결정질 탄탈륨 펜트옥사이드에 비해 감소된 입자 경계 유도 누설을 가질 수 있다.
특정 실시예에서, 본 명세서에 개시된 바와 같은 물품은 커패시터 내의 유전체 구성요소일 수 있거나, 커패시터를 포함하는 장치 내의 구성요소일 수 있다. 이 물품은 예를 들어, DRAM 장치 같은 메모리 장치 또는 반도체 장치의 구성요소일 수 있다.
특정 실시예에서, 본 명세서에 개시된 바와 같은 물품은 루테늄 함유 재료를 포함하는 제1 전극을 포함할 수 있다. 이 물품은 제1 전극의 적어도 일부 상에 제1 결정질 탄탈륨 펜트옥사이드를 추가로 포함할 수 있으며, 제1 결정질 탄탈륨 펜트옥사이드는 제1 결정학적 배향을 갖는다. 또한, 이 물품은 제1 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상의 제2 결정질 탄탈륨 펜트옥사이드를 포함할 수 있으며, 제2 결정질 탄탈륨 펜트옥사이드는 제1 결정학적 배향과는 다른 제2 결정학적 배향을 갖는다. 이런 물품은 제2 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상에 제2 전극을 더 포함할 수 있다. 또한, 제2 전극은 루테늄 함유 재료(예를 들어, 루테늄 금속)를 포함할 수 있다.
전극 상에 존재하는 적어도 두 개의 서로 다르게 배향된 결정질 탄탈륨 펜트옥사이드를 갖는 물품은 커패시터 장치의 구성요소일 수 있다. 두 개의 전극 상의 또는 그 사이의 이런 물품은 예를 들어, 커패시터 장치 내의 구성요소일 수 있거나, 커패시터 장치일 수 있다. 이런 물품은 예를 들어, 반도체 장치, 메모리 장치(예를 들어, DRAM 칩) 및 커패시터가 유용할 수 있는 다른 장치에 용례를 가질 수 있다.
일부 실시예에서, 결정질 탄탈륨 펜트옥사이드는 조밀 육방정 결정 구조(예를 들어, 육방정 페이즈)를 갖는다. 예를 들어, 탄탈륨 펜트옥사이드는 증착 상태에서 및/또는 어닐링 이후에 결정질 탄탈륨 펜트옥사이드를 형성하기 위해 조밀 육방정 구조를 갖는 루테늄 함유 재료 상에 또는 그 위에 직접적으로 형성될 수 있다. 일부 실시예에서, 탄탈륨 펜트옥사이드는 증착 상태에서 결정일 수 있다. 선택적으로, 조밀 육방정 결정질 탄탈륨 펜트옥사이드는 결정학적으로 텍스쳐형성될 수 있다. 구체적으로, 결정질 탄탈륨 펜트옥사이드는 c-축 배향으로 결정학적으로 텍스쳐형성(즉, c-축 텍스쳐형성(textured))될 수 있다. 또한, 결정질 탄탈륨 펜트옥사이드는 a-축 결정학적 텍스쳐형성((200) 배향)될 수 있거나 (203), (220) 또는 (102) 같은 다른 배향으로 결정학적으로 텍스쳐형성될 수 있다.
제1 결정학적 배향을 갖는 제1 결정질 탄탈륨 펜트옥사이드와, 제1 결정학적 배향과는 다른 제2 결정학적 배향을 갖는 제2 결정질 탄탈륨 펜트옥사이드를 포함하는 물품에서, 결정질 탄탈륨 펜트옥사이드들 중 적어도 하나는 (003) 또는 (006) 결정학적 배향을 가질 수 있다. 하나 이상의 실시예에서, 제1 또는 제2 결정질 탄탈륨 펜트옥사이드 중 적어도 하나는 (200) 결정학적 배향을 가질 수 있다. 결정질 탄탈륨 펜트옥사이드들 중 적어도 하나는 (203), (220) 또는 (102)의 밀러 지수를 갖는 배향을 가질 수 있다.
본 발명에 따른 산화물을 형성하는 방법은 탄탈륨 함유 전구체를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계를 포함할 수 있다. 이 방법은 그 위에 결정질 탄탈륨 펜트옥사이드를 형성하기에 유효한 조건 하에서, 물과 수소를 포함하는 제2 증기와 루테늄 함유 재료를 접촉시키는 단계를 더 포함할 수 있다. 이런 방법에서, 탄탈륨 함유 전구체, 루테늄 함유 금속 및 결정질 탄탈륨 펜트옥사이드는 본 명세서에 설명된 바와 같다.
일부 실시예에서, 수소 및 물을 포함하는 제2 증기는 수증기 발생기의 출구 스트림일 수 있으며, 수증기 발생기로의 입구 스트림은 물을 발생시키기 위해 필요한 수소-대-산소의 화학양론적 비율을 초과하는 수소를 포함한다. 대안적으로, 예를 들어, 수소 및 산소의 화학양론적 비율을 갖는 입구 스트림이 수증기 발생기에 공급될 수 있고, 일부 추가적인 수소가 수증기 발생기로부터의 출구 스트림에 추가될 수 있다. 본 기술 분야에 대한 통상적인 지식을 가진 자는 수소와 수증기를 포함하는 제2 증기를 형성하는 다른 방법을 명백히 알 수 있을 것이다.
루테늄 함유 재료 상에 형성된 결정질 탄탈륨 펜트옥사이드는 결정학적으로 텍스쳐형성(예를 들어, c-축 텍스쳐형성)될 수 있다. 본 명세서에서 사용될 때, "텍스쳐" 또는 "텍스쳐형성"은 일반적으로, 언급된 결정 재료의 결정학적 배향을 지칭하며, 결정 재료의 표면 평활도와 혼동되지 않아야 한다.
특정 실시예에서, 루테늄 함유 재료의 적어도 일부는 결정(예를 들어, 다결정)이며, 조밀 육방정 결정 구조를 갖는다. 부가적으로, 루테늄 함유 재료의 적어도 일부는 결정학적으로 텍스쳐형성될 수 있다. 또한, 루테늄 함유 재료는 c-축 배향으로 결정학적으로 텍스쳐형성(즉, c-축 텍스쳐형성)된다.
일부 실시예에서, 루테늄 함유 재료는 순수 루테늄(즉, 루테늄 금속)일 수 있다. 다른 실시예에서, 루테늄 함유 재료는 루테늄에 추가하여, 산소를 포함하지만 이에 한정되지 않는 다른 원소를 포함할 수 있다. 또한, 루테늄 금속은 조밀 육방정 구조를 갖는 결정일 수 있다. 또한, 루테늄 금속은 c-축 텍스쳐형성될 수도 있다.
본 명세서에 설명된 실시예의 루테늄 함유 재료는 임의의 형상 또는 크기로 이루어질 수 있다. 일부 루테늄 함유 재료는 피복 막(blanket film)이거나 그렇지 않을 수 있는 루테늄 함유 층이다. 본 명세서에서 사용될 때, 피복 막은 전체 기판 표면까지 또는 전체 기판 표면을 포함하여 기판 표면의 일부를 덮을 수 있는 임의의 패턴화되지 않은 증착물일 수 있다. 특정 실시예에서, 루테늄 함유 재료는 100Å 내지 300Å의 두께를 가지는 층일 수 있지만, 이러한 두께는 특정 용례에 따라 이 범위 이내 또는 이 범위 외부에서 필요에 따라 선택될 수 있다. 일부 루테늄 함유 재료는 더 많이 침해적인(aggressive) 토폴로지를 가질 수 있다. 예를 들어, 루테늄 함유 재료는 상기 기판의 일부로서 하나 이상의 공동, 실린더, 용기, 비아(via), 적층체 및 기타 반도체 형상부 및 그 조합의 형태를 취할 수 있다.
본 명세서에 설명된 바와 같은 루테늄 함유 재료는 결정질 탄탈륨 펜트옥사이드가 그 위에 형성될 수 있는 매우 다양한 용례에 사용될 수 있다. 예를 들어, 루테늄 함유 재료는 기판, 반도체 기판 또는 기판 조립체의 일부일 수 있다. 선택적으로, 루테늄 함유 재료는 커패시터 또는 게이트 용례들의 하나 이상의 전극으로서 사용될 수 있다. 구체적으로, 루테늄 함유 재료는 DRAM 커패시터 같은 반도체 장치의 일부 또는 부분들로서의 하나 이상의 전극일 수 있다. 일부 실시예에서, 루테늄 함유 재료는 커패시터 구조의 저부 전극이다.
통상적으로, 루테늄 함유 재료는 산화되기 쉽다. 대부분의 실시예에서 루테늄 함유 표면은 적어도 하나의 산소 함유 표면을 포함한다. 또한, 산소 함유 표면은 루테늄을 포함하는, 그러나, 이에 한정되지 않는 다른 원소를 포함할 수도 있다. 산소 함유 표면은 루테늄 산화물 RuOx(예를 들어, RuO2)를 포함할 수 있다. 일부 실시예에서, 결정질 탄탈륨 펜트옥사이드를 그 위에 형성하기 전에, 도중에 및/또는 이후에 루테늄 함유 재료의 적어도 일부의 산화가 발생하여 표면의 적어도 일부 상에 루테늄 산화물을 형성할 수 있다.
루테늄 함유 재료 상의 텍스쳐형성된 결정질 탄탈륨 펜트옥사이드의 핵형성(nucleation)은 루테늄 함유 재료의 표면에 매우 민감하다. 구체적으로, 루테늄 함유 재료의 산소 함유 표면 내의 현저한 레벨의 산소는 그 위에 결정학적으로 텍스쳐형성된 결정질 탄탈륨 펜트옥사이드를 형성시 난점을 유발할 수 있다(예를 들어, Cho 등의, Microelectronic Engineering, 80:317-320 (2005) 참조). 원자 농도 기반으로, 산소 함유 표면 내의 40원자% 또는 그를 초과한 산소의 농도는 그 위에 결정질 탄탈륨 펜트옥사이드 층을 핵형성하는 것을 어렵게 한다. 다른 한편, 20원자% 또는 그 미만까지의 산소 함유 표면 내의 산소 농도의 감소는 선택적으로 결정학적으로 텍스쳐형성될 수 있는 결정질 탄탈륨 펜트옥사이드의 핵형성을 가능하게 한다.
적어도 하나의 산소 함유 표면을 갖는 루테늄 함유 재료 상에 결정질 탄탈륨 펜트옥사이드를 형성하기 위해, 산소 함유 표면으로부터 산소중 적어도 일부를 제거하는 것이 바람직하다. 이는 적어도 일부 산소를 제거하는 데 유효한 조건 하에서 처리 조성물과 산소 함유 표면을 접촉시킴으로써 달성될 수 있다. 이런 처리 조성물은 예를 들어, 물을 포함하며, 루테늄 함유 재료의 산소 함유 표면으로부터 적어도 일부 산소를 제거하기 위한 방법은 2007년12월 18일자로 출원된 미국 특허 출원 제11/958,952호(Bhat 등)(현재 미국 특허공개공보 제2009/0155486호)에 개시되어 있다. 본 발명에서, 결정질 탄탈륨 펜트옥사이드를 그 위에 형성하기 이전에 그로부터 적어도 일부 산소를 제거하기 위해 루테늄 함유 재료의 표면을 준비하도록 이 문헌에 개시된 이런 방법이 사용될 수 있다.
일부 실시예는 산소의 제거 및 결정질 탄탈륨 펜트옥사이드를 형성하기 위한 접촉이 그 자리에서 이루어질 수 있게 한다. 이런 실시예에서, 루테늄 함유 재료의 표면으로부터 적어도 일부 산소를 제거하기 위한 방법과, 그 위에 결정질 탄탈륨 펜트옥사이드의 형성은 동일 증착 챔버 내에서 이루어질 수 있다. 선택적으로, 다른 실시예에서, 산소의 제거 및 탄탈륨 펜트옥사이드의 형성은 다른 장소에서 이루어질 수 있다. 이런 실시예에서, 루테늄 함유 재료는 산소 제거와 탄탈륨 펜트옥사이드의 형성 사이에서 이동될 수 있으며, 이러한 이동은 하나 이상의 다른 증착 챔버로의 이동을 포함한다.
상술한 바와 같이, 수증기 발생기로의 입구 스트림 내의 수소-대-산소 비율은 제어될 수 있어서 예를 들어, 잉여 수소 또는 산소가 수증기 발생기를 통과하여 루테늄 함유 재료의 표면과 접촉할 수 있게 한다. 그러나, 루테늄 함유 재료의 표면의 산화 경향과 그에 의한, 결정질 탄탈륨 펜트옥사이드를 그 위에 형성할 시의 어려움을 유발하는 것 때문에, 수소-대-산소 비율은 루테늄 함유 재료의 표면에 잉여 산소의 도입을 피하도록 제어될 수 있다.
결정질 탄탈륨 펜트옥사이드의 형성은 높은-k 상수 재료가 바람직한 임의의 용례에 유용한 유전 상수를 갖는 재료를 제공한다. 특히, 결정질 탄탈륨 펜트옥사이드는 유전체 재료로서, 특히, 기판, 반도체 기판 및 기판 조립체 상의 하나 이상의 유전체 층으로서 사용될 수 있다. 높은-k 상수 재료로서의 결정질 탄탈륨 펜트옥사이드는 또한 DRAM 셀 내의 게이트 또는 커패시터 같은 반도체 장치의 하나 이상의 유전체 부분으로서도 유용하다. 특정 실시예에서, 결정질 탄탈륨 펜트옥사이드는 40내지 110의 유전 상수를 갖는다. 다른 특정 실시예에서, 결정질 탄탈륨 펜트옥사이드 층은 적어도 50의 유전 상수를 갖는다. 특정 실시예에서, 결정질 탄탈륨 펜트옥사이드(예를 들어, 결정질 탄탈륨 펜트옥사이드 재료 또는 층)는 50Å(angstrom) 내지 200Å의 두께를 가질 수 있지만, 이러한 두께는 특정 용례에 따라서 이 범위 내에서 또는 이 범위 밖에서 선택될 수 있다. 예를 들어, 결정질 탄탈륨 펜트옥사이드의 두께는 50Å 내지 150Å 또는 90Å 내지 150Å일 수 있다. 제1 결정학적 배향을 갖는 제1 결정질 탄탈륨 펜트옥사이드가 제2 결정학적 배향을 갖는 제2 결정질 탄탈륨 펜트옥사이드 상에 또는 그와 접촉하여 형성되는 실시예에서, 제1 및 제2 결정질 탄탈륨 펜트옥사이드(예를 들어, 재료 또는 층) 각각은 임의의 두께, 그러나, 최대 150Å(예를 들어, 50Å 내지 150Å 또는 50Å 내지 90Å)의 두께를 가질 수 있으며, 조합된 두께는 최대 150Å일 수 있지만, 각 결정질 탄탈륨 펜트옥사이드의 두께 및 조합된 두께는 특정 용례에 따라 이 범위 이내에서 또는 그 밖에서 선택될 수 있다.
일부 실시예에서, 결정질 탄탈륨 펜트옥사이드는 피복 막 토폴로지 상에 형성된다. 다른 실시예에서, 결정질 탄탈륨 펜트옥사이드는 적층체, 실린더, 용기 또는 개구를 포함하지만 이에 한정되지 않는 하나 이상의 형상부를 갖는 DRAM 셀 상에서 같이 침해적인 토폴로지 상에 형성될 수 있다. 결정질 탄탈륨 펜트옥사이드는 유전체 층 같은 층으로 형성될 수 있다. 형성된 결정질 탄탈륨 펜트옥사이드는 유전체 장치에 유용한 임의의 크기일 수 있다.
대부분의 실시예에서 형성된 결정질 탄탈륨 펜트옥사이드는 실질적으로 불순물이 없는 탄탈륨 펜트옥사이드이다. 본 명세서에서 사용될 때, 불순물이 "실질적으로 없는"은 무의미한 양(예를 들어, 1 원자% 미만)을 초과한 불순물이 결정질 탄탈륨 펜트옥사이드 내에 존재하지 않는다는 것을 의미한다.
비정질 탄탈륨 펜트옥사이드의 형성 이후에는 빈번히 500℃ 내지 1000℃의 온도를 수반하는 0.5분 내지 2시간의 1회 이상의 시간 기간 동안 지속되는 어닐링이 이어질 수 있다. 하나 이상의 실시예에서, 본 발명의 방법은 어닐링을 포함하지 않는다. 증착된 상태의 결정질 탄탈륨 펜트옥사이드가 루테늄 함유 재료의 표면 상에 형성될 수 있다. 즉, 탄탈륨 펜트옥사이드는 비정질 상태가 아닌 결정 구조로 형성될 수 있다. 따라서, 본 발명의 하나 이상의 실시예에서, 하나 이상의 결정질 탄탈륨 펜트옥사이드(예를 들어, 제1 및 제2 결정질 탄탈륨 펜트옥사이드)는 어닐링 없이 형성될 수 있다. 또한, 다른 실시예에서, 증착된 상태의 결정질 탄탈륨 펜트옥사이드는 증착된 상태에서 c-축 배향 등으로 결정학적으로 텍스쳐형성된(즉, c-축 텍스쳐형성된) 결정질 탄탈륨 펜트옥사이드일 수 있다. 형성된 탄탈륨 펜트옥사이드를 결정화하기 위해 어떠한 어닐링도 필요하지 않을 때, 결정질 탄탈륨 펜트옥사이드가 그 위에 형성되는 표면(예를 들어, 루테늄 함유 재료의 표면)의 온도는 500℃와 같거나 그 미만으로 남아있을 수 있으며, 일부 실시예에서는 450℃와 같거나 그 미만으로 남아있을 수 있다. 형성된 탄탈륨 펜트옥사이드를 결정화하기 위해 어떠한 어닐링도 필요하지 않을 때, 결정질 탄탈륨 펜트옥사이드가 그 위에 형성되는 표면(예를 들어, 루테늄 함유 재료의 표면)의 온도는 375℃와 같거나 그보다 높게 남아있을 수 있으며, 일부 실시예에서는 400℃와 같거나 그보다 높게 남아있을 수 있다.
탄탈륨 펜트옥사이드는 결정질 탄탈륨 펜트옥사이드(예를 들어, 결정질 탄탈륨 펜트옥사이드 재료 또는 층)를 형성하도록 조밀 육방정 구조를 갖는 루테늄 함유 재료의 표면 상에 증착될 수 있다. 루테늄 함유 재료 및 결정질 탄탈륨 펜트옥사이드를 구비하는 이런 구조는 전극이 루테늄 함유 재료를 포함하고, 결정질 탄탈륨 펜트옥사이드가 유전체 층을 형성하게 되는 커패시터(예를 들어, DRAM 용례)의 일부 또는 커패시터를 제조하기 위한 중간물로서 유용할 수 있다. 루테늄 함유 재료를 포함하는 전극은 피복 막 토폴로지를 가질 수 있거나, DRAM 토폴로지 같은 더 침해적인 토폴로지를 가질 수 있다. 탄탈륨 펜트옥사이드는 증착된 상태에서 결정일 수 있다. 특정 실시예에서, 탄탈륨 펜트옥사이드는 육방정 구조를 갖는다. 특정 실시예에서, 탄탈륨 펜트옥사이드(예를 들어, 재료 또는 층)는 적어도 50의 유전 상수를 갖는다. 선택적으로, 제2 전극이 결정질 탄탈륨 펜트옥사이드(예를 들어, 탄탈륨 펜트옥사이드 유전체 재료)의 적어도 일부 상에 형성될 수 있다. 제2 전극은 전극으로서의 용도로 알려진 매우 다양한 재료를 포함할 수 있다. 예를 들어, 이런 재료는 이리듐, 루테늄, 질화 니오븀, 질화 탄탈륨, 질화 하프늄 및 그 조합을 포함하지만 이에 한정되지는 않는다.
하기의 예들은 본 발명의 다양한 특정 실시예 및 기술을 추가로 예시하기 위해 제공된 것이다. 그러나, 본 발명의 범주 내에 머물러 있으면서 본 기술 분야의 통상적인 지식을 가진 자들이 이해할 수 있는 다수의 변형들 및 변용들이 이루어질 수 있다는 것을 이해하여야 한다. 따라서, 본 발명의 범주는 하기의 실시예들에 의해 한정되지 않는다.
일 예시적 구성(10)이 도 1에 개략적으로 예시되어 있다. 구성(10)은 루테늄 함유 재료(30)의 적어도 일부 상에 결정질 탄탈륨 펜트옥사이드(40)를 포함한다. 루테늄 함유 재료(30)는 층일 수 있으며, 임의의 적절한 두께를 가질 수 있다. 일부 실시예에서, 루테늄 함유 재료(30)는 100Å 내지 300Å의 두께를 갖는다. 일부 실시예에서, 적어도 루테늄 함유 재료(30)의 표면은 루테늄이며, c-축 결정학적 텍스쳐형성된 조밀 육방정 구조를 갖는다. 선택적으로, 구성(10)은 산소(미도시)를 포함하는 루테늄 함유 재료(30)의 표면을 포함할 수 있다. 산소의 적어도 일부는 루테늄 함유 재료(30)의 표면으로부터 제거될 수 있다. 구성(10)은 루테늄 함유 재료(30)의 표면으로부터 적어도 일부의 산소가 제거된 이후 증착된, 루테늄 함유 재료(30)의 표면의 적어도 일부 상의 결정질 탄탈륨 펜트옥사이드(40)를 추가로 포함한다. 본 명세서에서 사용될 때, "층"은 배리어 층, 유전체 층(즉, 고 유전 상수를 갖는 층) 및 전도성 층 같은, 그러나, 명백히 이들에 한정되지 않는 반도체 산업에 특정한 층을 포함하는 의미이다. 용어 "층"은 반도체 산업에서 빈번히 사용되는 용어 "막"과 동의어이다. 또한, 용어 "층"은 유리 상의 코팅 같은 반도체 기술 이외의 기술에서 발견되는 층을 포함하는 의미이다. 예를 들어, 이런 층은 반도체 기판 이외의 기재인 섬유, 와이어 등 상에 직접적으로 형성될 수 있다. 또한, 층은 기판의 최저위 반도체 표면 상에(예를 들어, 직접적으로 그 위에) 형성될 수 있거나, 이들은 예를 들어, 패턴화된 웨이퍼내의 다양한 층들(예를 들어 표면들) 중 임의의 층 상에 형성될 수 있다. 본 명세서에서 사용될 때, 층은 연속적일 필요는 없으며, 특정 실시예에서 불연속적이다. 달리 언급하지 않는 한, 본 명세서에서 사용될 때, 표면(또는 다른 층)"상의" 또는 "그에 인접한" 재료 또는 층은 표면 상에 직접적인 층 또는 재료를 갖는 구성뿐만 아니라, 표면과 층 또는 재료가 하나 이상의 추가적인 재료(예를 들어, 층)에 의해 분리되어 있는 구성도 포함하는 것으로 넓게 해석되어야 한다. 본 명세서에서 사용될 때, 달리 언급하지 않는 한, 제2 재료 "상에 직접적으로" 및 "그와 직접적으로 접촉하여" 존재하는 제1 재료는 두 개의 재료의 접촉 부분 사이에 어떠한 개입 재료도 갖지 않는, 제2 재료의 적어도 일부와 제1 재료의 적어도 일부가 접촉하는 구성을 포함하는 것으로 넓게 해석되어야 한다.
루테늄 함유 재료(30)는 예를 들어, 도 1에 예시되지 않은, 기판(예를 들어, 반도체 기판 또는 기판 조립체) 상에 형성 또는 증착될 수 있다. "반도체 기판" 또는 "반도체 조립체"는 본 명세서에서 사용될 때 그 위에 형성된 하나 이상의 재료, 구조, 또는 영역을 갖는 반도체 기판 또는 베이스 반도체 재료 같은 반도체 기판을 지칭한다. 베이스 반도체 재료는 통상적으로 웨이퍼 상의 최저위 실리콘 재료 또는 사파이어 상의 실리콘 같이 다른 재료 상에 증착된 실리콘 재료이다. 기판 조립체에 대한 언급이 이루어질 때, 트랜지스터, 활성 영역, 확산부, 주입 영역, 비아, 접촉 개구, 고 형상비 개구, 커패시터 판, 커패시터를 위한 배리어 등 같은 영역, 접합부, 다양한 구조 또는 형상부 및 개구를 형성하기 위해 다양한 프로세스 단계가 기존에 사용되어 왔다.
본 발명의 적절한 기판 재료는 전도성 재료, 반도체 재료, 전도성 금속-질화물, 전도성 금속, 전도성 금속 산화물 등을 포함한다. 기판은 반도체 기판 또는 기판 조립체일 수 있다. 예를 들어, 보로포스실리케이트 유리(borophosphosilicate glass)(BPSG), 예를 들어, 전도성 도핑된 폴리실리콘, 예를 들어, 실리콘 웨이퍼 형태의 단결정 실리콘 등 같은 실리콘(본 발명에서, 적절한 실리콘의 형태는 간단히 "실리콘"이라 지칭됨), 테트라에틸오르소실리케이트(tetraethylorthosilicate)(TEOS) 산화물, 스핀 온 글래스(즉, 스핀 온 프로세스에 의해 선택적으로 도핑 및 증착된 SiO2), TiN, TaN, W, Ru, Al, Cu, 귀금속 등 같은 매우 다양한 반도체 재료가 고려된다. 또한, 기판 조립체는 백금, 이리듐, 이리듐 산화물, 로듐, 루테늄, 루테늄 산화물, 스트론튬 루테네이트, 란타늄 니켈레이트, 질화 티타늄, 질화 탄탈륨, 탄탈륨-실리콘-니트라이드, 이산화실리콘, 알루미늄, 갈륨 비화물, 유리 등과, 예를 들어, 동적 임의 접근 메모리(DRAM) 장치, 정적 임의 접근 메모리(SRAM) 장치 및 페로일렉트릭 메모리(FERAM) 장치 같은 반도체 구성에 사용되는 다른 기존 또는 개발될 재료를 포함하는 부분을 포함할 수 있다.
반도체 기판 또는 기판 조립체를 포함하는 기판에 대하여, 루테늄 함유 재료(30)는 기판의 최저위 반도체 표면 상에 형성되거나 직접적으로 그 위에 형성될 수 있거나, 이들은 예를 들어, 패턴화된 웨이퍼로서의 다양한 다른 표면 중 임의의 표면 상에 형성될 수 있다.
반도체 기판 또는 기판 조립체 이외의 기판도 본 발명의 방법에 사용될 수 있다. 루테늄 함유 재료(30)를 그 위에 형성하기에 바람직한 임의의 기재가 사용될 수 있으며, 이런 기재는 예를 들어, 섬유, 와이어 등을 포함한다.
본 명세서에 설명된 바와 같은 금속 함유 재료(예를 들어, 루테늄 함유 재료 및/또는 결정질 탄탈륨 펜트옥사이드 함유 재료)는 예를 들어, 증발, 물리 기상 증착(PVD 또는 스퍼터링)을 포함하는 매우 다양한 증착법 및/또는 화학 기상 증착(CVD) 또는 원자 층 증착(ALD) 같은 기상 증착법에 의해 형성될 수 있다.
금속 함유 전구체 조성물은 본 발명에 설명된 다양한 실시예에서 금속 함유 재료(예를 들어, 루테늄 함유 재료 및/또는 탄탈륨 펜트옥사이드 함유 재료)를 형성하기 위해 사용될 수 있다. 본 명세서에서 사용될 때, "금속 함유"는 금속에 추가하여 다른 원소를 포함할 수 있거나 전체적으로 금속으로 구성될 수 있는 재료, 통상적으로, 화합물 또는 층을 지칭하기 위해 사용된다. 통상적 금속 함유 화합물은 금속들, 금속-리간드 착체, 금속 염들, 유기 금속 화합물 및 그 조합을 포함하지만 이에 한정되지는 않는다. 통상적 금속 함유 층은 금속, 금속 산화물, 금속 질화물 및 그 조합을 포함하지만 이에 한정되지는 않는다.
다양한 금속 함유 화합물이 선택적으로 하나 이상의 유기 솔벤트(특히, CVD 프로세스를 위해)와 함께 다양한 조합으로 사용되어 금속 함유 전구체 조성물을 형성할 수 있다. 본 명세서에 개시된 금속 함유 화합물의 일부는 솔벤트를 추가하지 않고 ALD에 사용될 수 있다. "전구체" 및 "전구체 조성물"은 본 명세서에서 사용될 때, 단독으로 또는 다른 전구체 조성물(또는 반응제들)과 함께 증착 프로세스에서 기판 조립체 상에 재료를 형성하기 위해 사용될 수 있는 조성물을 지칭한다. 또한, 본 기술 분야의 숙련자는 사용되는 전구체의 유형 및 양이 기상 증착 프로세스를 사용하여 궁극적으로 형성되는 재료의 함량에 의존한다는 것을 알 수 있을 것이다. 본 명세서에 설명된 바와 같은 방법의 특정 실시예에서, 전구체 조성물은 기화 온도에서 액체이며, 때때로, 실온에서 액체이다.
전구체 조성물은 실온에서 액체 또는 고체일 수 있으며, 특정 실시예에서는 기화 온도에서 액체이다. 통상적으로, 이들은 공지된 기상 증착 기술을 사용하여 사용되기에 충분히 휘발성인 액체이다. 그러나, 고체로서, 이들은 또한 공지된 기상 증착 기술을 사용하여 고체 상태로부터 이들이 기화 또는 승화될 수 있기에 충분히 휘발성일 수 있다. 이들이 휘발성이 적은 고체인 경우, 이들은 유기 솔벤트내에 충분히 용융될 수 있거나, 이들이 예를 들어, 플래시 기화, 버블링, 마이크로액적 형성 기술 등에 사용될 수 있도록 그 분해 온도 아래의 융점을 갖는다.
본 명세서에서, 기화된 금속 함유 화합물은 단독으로 또는 선택적으로 다른 금속 함유 화합물의 기화된 분자와 함께, 또는, 선택적으로, 필요시 불활성 가스 분자나 기화된 솔벤트 분자와 함께 사용될 수 있다. 본 명세서에서 사용될 때, "액체"는 용액 또는 순 액체(neat liquid)(상승된 온도에서 용융하는 실온에서의 고체 또는 실온에서의 액체)를 지칭한다. 본 명세서에서 사용될 때, "용액"은 고체의 완전한 용해성을 필요로 하지 않으며, 화학 기상 증착 처리를 위한 증기 상으로 유기 솔벤트에 의해 전달되는 충분한 양의 고체가 존재하는 한 일부 용해되지 않은 고체가 허용될 수 있다. 솔벤트 희석제가 증착에 사용되는 경우, 생성된 솔벤트 증기의 총 몰 농도도 불활성 캐리어 가스로서 고려될 수 있다.
"불활성 가스" 또는 "비반응성 가스"는 본 명세서에서 사용될 때, 그와 접촉하는 성분과 대체로 반응하지 않는 임의의 가스이다. 예를 들어, 불활성 가스는 통상적으로, 질소, 아르곤, 헬륨, 네온, 크립톤, 제논, 임의의 다른 비반응성 가스 및 그 혼합물을 포함하는 그룹으로부터 선택된다. 이런 불활성 가스는 일반적으로, 본 명세서에 설명된 바와 같이 하나 이상의 퍼징(purging) 프로세스에 사용되며, 일부 실시예에서는 또한 전구체 증기 이송을 보조하기 위해 사용될 수도 있다.
본 명세서에 설명된 방법의 특정 실시예에 적합한 솔벤트는 이하 중 하나 이상일 수 있다: 지방족 탄화수소 또는 불포화 탄화수소(C3-C20, 그리고, 특정 실시예에서는 C5-C10, 순환형, 분기형 또는 선형), 방향족 탄화수소(C5-C20, 그리고, 특정 실시예에서는 C5-C10), 할로겐화 탄화수소, 알킬실란(alkylsilane), 알킬실리케이트 같은 시릴레이티드 탄화수소, 에테르, 사이클릭 에테르(예를들어, 테트라하이드로퓨란, THF), 폴리에테르, 티오에테르, 에스테르, 락톤, 니트릴, 실리콘 오일 또는 상술한 것 중 임의의 것이나 상술한 것 중 하나 이상의 혼합물의 조합을 포함하는 화합물. 또한, 화합물은 일반적으로 서로 공존가능하며, 그래서, 다양한 양의 금속 함유 화합물의 혼합물이 그 물리적 특성을 크게 변경시키도록 상호작용하지 않는다.
본 명세서에 설명된 바와 같은 방법은 금속 전구체 화합물을 사용한다. 본 명세서에서 사용될 때, "금속 전구체 화합물"은 원자 층 증착법에서 금속의 소스를 제공할 수 있는 화합물을 지칭하기 위해 사용된다. 또한, 일부 실시예에서, 이 방법은 "금속 유기" 전구체 화합물을 포함한다. 용어 "금속 유기"는 금속에 추가하여 유기 그룹(즉, 탄소 함유 그룹)을 포함하는 화합물을 지칭하는 것으로서 넓게 해석되기를 의도한다. 따라서, 용어 "금속 유기"는 유기금속 화합물, 금속 리간드 착체, 금속 염 및 그 조합을 포함하지만 이에 한정되지는 않는다.
루테늄 함유 재료를 제조하는 방법은 종래 기술에 잘 알려져 있다. 예를 들어, 미국 특허 제7,018,675호(Yang), 제6,784,504호(Derderian 등) 및 제6,074,945호(Vaartstra 등) 참조. 예를 들어, 미국 특허 제7,018,675호(Yang)는 루테늄 산화물 층을 형성하기 위해 루테늄 전구체(예를 들어, 트리카르보닐-1,3-사이클로헥사디엔 루테늄, 비스에틸사이클로펜타디에닐루테늄(bisethylcyclopentadienylrathenium) 및 루테늄 옥탄디오네이트로 구성되는 그룹으로부터 선택됨) 및 챔버 내의 산소를 제공하는 단계와, 상기 루테늄 산화물 층을 평활한 표면의 루테늄 금속 층으로 변환하기 위해 수소 농후 가스의 존재하에 루테늄 산화물 층을 가열하는 단계를 포함하는 루테늄 금속 층 형성을 위한 방법을 개시한다. 다른 예를 들어, 미국 특허 제6,074,945호(Vaartstra 등)는 반도체 기판 또는 기판 조립체를 제공하는 단계와, 조성식 (디엔)RU(CO)3의 하나 이상의 화합물을 포함하는 액체 전구체 조성물을 제공하는 단계로서, "디엔"은 선형, 분기형 또는 순환형 디엔, 바이사이클릭 디엔, 트리사이클릭 디엔, 할라이드, Si, S, Se, P, As, N, 또는 O 헤테로원자나 상기 헤테로원자의 조합을 포함하는 그 유도체를 지칭하는 액체 전구체 조성물을 제공하는 단계와, 액체 전구체 조성물을 기화시켜 기화된 전구체 조성물을 형성하는 단계와, 기화된 전구체 조성물을 반도체 기판 또는 기판 조립체를 향해 안내하여 반도체 기판 또는 기판 조립체의 표면 상에 루테늄 금속 막을 형성하는 단계를 포함하는 방법을 개시한다.
루테늄 함유 재료는 기상 증착 방법을 사용하여 매우 다양한 루테늄 함유 전구체 화합물로부터 형성될 수 있다. 본 기술 분야에 알려진 루테늄 함유 전구체 조성물은 예를 들어, 미국 특허 제7,256,123호(Derderian 등) 및 제7,262,132호(Marsh) 및 미국 특허 출원 공보 제2005/0238808호(Gatineau 등)에 개시된 바와 같이, 예를 들어, 비스(사이클로펜타디에닐)루테늄(Ru(C5H5)2) 같은 유기루테늄 착체 및 Ru(CO)5, Ru2(CO)9, Ru3(CO)12, 트리카르보닐(l,3-사이클로펙사디엔)루테늄, 트리카르보닐(사이클로펜타디에닐)-루테늄 같은 루테늄 카르보닐 및 그 조합을 포함한다. 루테늄 테트라클로라이드(RuCl4), 루테늄 트리클로라이드(RuCl3), 루테늄 펜타플루오라이드(RuF5) 또는 그 조합 같은 할로겐화 루테늄 화합물이 예를 들어, 미국 특허 제7,256,123호(Derderian 등)에 설명된 바와 같이 사용될 수 있다.
탄탈륨 펜트옥사이드 층을 포함하는 결정질 탄탈륨 펜트옥사이드는 기상 증착 방법을 사용하여 매우 다양한 탄탈륨 함유 전구체 재료로부터 형성될 수 있다. 본 기술 분야에 공지된 탄탈륨 함유 전구체 화합물은 예를 들어, 탄탈륨 메톡사이드(Ta(OMe)5), 탄탈륨 에톡사이드(Ta(OEt)5), 탄탈륨 부톡사이드(Ta(OBu)5), 탄탈륨 플루오라이드(TaF5), 탄탈륨 클로라이드(TaCl5) 및 탄탈륨 이오디드(TaI5) 같은 조성식 TaX5의 탄탈륨 할라이드(각 X는 독립적으로 할라이드임), 펜타키스(디메틸아미노)탄탈륨, 트리(디에틸아미노)(에틸이미노)탄탈륨, 트리(디메틸아미노)(테르트-부틸이미노)탄탈륨, 미국 특허 제7,030,042 B2호(Vaartstra 등)에 개시된 바와 같은 다른 탄탈륨 함유 전구체 화합물 및 그 조합을 포함한다.
특정 실시예에서, 결정질 탄탈륨 펜트옥사이드는 적어도 하나의 탄탈륨 함유 전구체 화합물과, 선택적으로, 예를 들어, 미국 특허 제7,030,042 B2호(Vaartstra 등)에 개시된 바와 같은 적어도 하나의 반응 가스를 사용하여 기상 증착 방법에 의해 형성될 수 있다. 이런 결정질 탄탈륨 펜트옥사이드는 적어도 하나의 탄탈륨 함유 전구체 화합물과, 선택적으로, 적어도 하나의 반응 가스를 루테늄 함유 재료의 적어도 일부 상에 접촉시킴으로써 형성될 수 있다. 일부 실시예에서, 반응 가스는 수증기, 오존 또는 그 조합이다.
본 명세서에 설명된 바와 같은 전구체 조성물은 선택적으로, 기화되고, 실질적으로 하나 이상의 반응 가스와 동시에, 그리고, 하나 이상의 반응 가스의 존재하에 증착/화학흡착될 수 있다. 대안적으로, 금속 함유 재료는 각 증착 사이클 동안 전구체 조성물과 반응 가스(들)를 교번적으로 도입함으로써 형성될 수 있다. 이런 반응 가스는 예를 들어, 산화가스일 수 있는 산소 함유 소스를 포함할 수 있다. 매우 다양한 적절한 산화 가스가 사용될 수 있으며, 이는 예를 들어, 산소, 수증기, 오존, 과산화수소, 알콜(예를 들어, 이소프로파놀) 및 그 조합을 포함한다.
전구체 조성물은 필요시 불활성 캐리어 가스의 존재 하에 기화될 수 있다. 부가적으로, 불활성 캐리어 가스는 ALD 프로세스(후술됨)에서 퍼징 단계에 사용될 수 있다. 불활성 캐리어 가스는 통상적으로, 질소, 아르곤, 헬륨, 네온, 크립톤, 제논, 임의의 다른 비반응성 가스 및 그 혼합물 등이다. 본 발명에 관하여, 불활성 캐리어 가스는 금속 함유 재료의 형성과 간섭하지 않는 것이다. 불활성 가스의 존재하에 이루어지든 그렇지 않든, 기화는 산소 오염(예를 들어, 증착 챔버 내로의 도입 이전의 증기 상의 전구체의 산화 또는 이산화실리콘을 형성하는 실리콘의 산화)을 피하도록 산소가 없는 상태에서 이루어질 수 있다.
용어 "증착 프로세스" 및 "기상 증착 프로세스"는 본 명세서에서 사용될 때 하나 이상의 금속 함유 화합물(들)을 포함하는 기화된 전구체 조성물(들)로부터 기판(예를 들어, 도핑된 폴리실리콘 기판)의 하나 이상의 표면 상에 금속 함유 재료가 형성되는 프로세스를 지칭한다. 구체적으로, 하나 이상의 금속 함유 화합물이 기화되고, 증착 챔버 내에 배치된 기판(예를 들어, 반도체 기판 또는 기판 조립체)의 하나 이상의 표면으로 안내되며 및/또는 그와 접촉한다. 통상적으로, 기판은 가열된다. 이들 금속 함유 화합물은 기판의 표면(들) 상에 불휘발성의 얇고 균일한 금속 함유 재료를 형성(반응 또는 분해에 의해)할 수 있다. 본 발명의 목적상, 용어 "기상 증착 프로세스"는 화학 기상 증착 프로세스(펄스형 화학 기상 증착 프로세스 포함) 및 원자 층 증착 프로세스 양자 모두를 포함하는 의미이다.
화학 기상 증착(CVD) 및 원자 층 증착(ALD)은 반도체 기판 상에 얇고 연속적이며 균일한 금속 함유 재료를 형성하기 위해 빈번히 사용되는 두 가지 기상 증착 프로세스이다. 각 기상 증착 프로세스를 사용하여, 통상적으로 하나 이상의 전구체 조성물은 증착 챔버 내에서 기화되고, 선택적으로, 하나 이상의 반응 가스와 조합되며, 기판으로 안내 및/또는 기판에 접촉되어 기판 상에 금속 함유 재료를 형성한다. 본 기술 분야의 숙련자는 기상 증착 프로세스가 플라즈마 보조, 광 보조, 레이저 보조 및 기타 기술 같은 다양한 관련 기술을 사용함으로써 개선될 수 있다는 것을 쉽게 알 수 있을 것이다.
본 명세서에서 사용될 때, "화학 기상 증착"(CVD)은 반응 성분을 분리하기 위해 어떠한 노력도 이루어지지 않고 증착 챔버 내에서 기화된 금속 함유 화합물(그리고, 사용되는 임의의 반응 가스)로부터 기판 상에 원하는 층이 증착되는 기상 증착 프로세스를 지칭한다. 전구체 조성물과 임의의 반응 가스를 실질적으로 동시에 사용하는 "단순" CVD 프로세스에 대조적으로, "펄스형" CVD는 이들 재료를 증착 챔버 내로 교번적으로 맥동시키지만, 그러나, 원자 층 증착 또는 ALD(이하에 더 상세히 설명됨)에서 통상적으로 이루어지는 바와 같이 전구체 및 반응 가스의 상호혼합을 엄격히 피하지는 않는다.
화학 기상 증착(CVD)은 비교적 빠른 처리 시간에 등각적이고 높은 품질의 유전체 층을 제공하는 그 기능 때문에 반도체 처리에서 유전체 층 같은 금속 함유 층의 준비를 위해 많이 사용되어 왔다. 통상적으로, 원하는 전구체 조성물은 기화되고, 그후, 단일 증착 사이클에서 선택적 반응 가스 및/또는 불활성 캐리어 가스를 갖는 가열된 기판을 포함하는 증착 챔버 내로 도입된다. 통상적 CVD 프로세스에서, 기화된 전구체는 재료(예를 들어, 층 또는 유전체 층)를 형성하기 위해 기판 표면에서 반응 가스(들)과 접촉된다. 단일 증착 사이클은 층의 원하는 두께가 달성될 때까지 지속될 수 있다.
통상적 CVD 프로세스는 일반적으로 증착 표면 또는 웨이퍼가 배치되는 처리 챔버로부터 분리된 기화 챔버 내에서 전구체 조성물을 채용한다. 예를 들어, 액체 전구체 조성물은 통상적으로 기포기(bubbler) 내에 배치되고, 그들이 기화하는 온도로 가열되며, 기화된 액체 전구체 조성물은 그후 발포기 위로, 또는, 액체 전구체 조성물을 통해 통과하는 불활성 캐리어 가스에 의해 이송된다. 그후, 증기는 내부의 기판 표면(들) 상에 층을 증착하기 위해 증착 챔버로 가스 라인을 통해 쓸려내려간다. 이 프로세스를 정밀하게 제어하기 위해 다수의 기술이 개발되어 왔다. 예를 들어, 증착 챔버로 이송되는 전구체 조성물의 양은 전구체 조성물을 함유하는 저장부의 온도에 의해, 그리고, 저장부 위로 또는 저장부를 통해 발포되는 불활성 캐리어 가스의 유동에 의해 정밀하게 제어될 수 있다.
통상적 CVD 프로세스는 Genus, Inc.(Sunnyvale, CA)로부터 상표명 7000으로 입수할 수 있는 증착 챔버, Applied Materials, Inc.(Santa Clara, CA)로부터 상표명 5000으로 입수할 수 있는 증착 챔버 또는 Novelus, Inc.(San Jose, CA)로부터 상표명 Prism으로 입수할 수 있는 증착 챔버 같은 화학 기상 증착 반응기 내에서 수행될 수 있다. 그러나, CVD를 수행하기에 적합한 임의의 증착 챔버가 사용될 수 있다.
예를 들어, 상압 화학 기상 증착, 저압 화학 기상 증착(LPCVD), 플라즈마 보강 화학 기상 증착(PECVD), 고온 벽 또는 저온 벽 반응기 또는 임의의 다른 화학 기상 증착 기술을 사용하여 CVD 챔버의 다수의 변형이 가능하다. 또한, 펄스형 CVD가 사용될 수 있으며, 이는 ALD와 유사하지만, 전구체와 반응제 가스 스트림의 상호혼합을 엄격히 피하지 않는다. 또한, 자체 제한적인(더 상세히 후술됨) ALD와는 달리 펄스형 CVD에 대해 증착 두께는 노출 시간에 의존한다.
용어 "원자 층 증착"(ALD)은 본 명세서에서 사용될 때, 증착 사이클, 예를 들어, 복수의 연속적 증착 사이클이 프로세스 챔버(즉, 증착 챔버) 내에서 수행되는 기상 증착 프로세스를 지칭한다. 본 명세서에서 사용될 때, "복수"는 둘 이상을 의미한다. 통상적으로, 각 사이클 동안, 전구체는 증착 표면(예를 들어, 이전 ALD 사이클로부터의 재료 같은 이전에 증착된 하위 표면 또는 기판 조립체 표면)에 화학흡착되어, 추가적 전구체와 쉽게 반응하지 않는(즉, 자체 제한적 반응) 단층 또는 서브-단층을 형성한다. 그후, 필요시, 반응제(예를 들어, 다른 전구체 또는 반응 가스)가 후속하여 증착 표면 상의 원하는 재료로 화학 흡착된 전구체를 변환하는 데 사용하기 위해 처리 챔버 내로 도입될 수 있다. 통상적으로, 이 반응제는 전구체와 추가로 반응할 수 있다. 또한, 각 사이클 동안 프로세스 챔버로부터 잉여 전구체를 제거하고 및/또는 잉여 반응제를 제거하고 및/또는 화학흡착된 전구체의 변환 이후 프로세스 챔버로부터 반응 부산물을 제거하기 위해 퍼징(purging) 단계도 사용될 수 있다. 또한, 용어 "원자 층 증착"은 본 명세서에서 사용될 때, 전구체 조성물(들), 반응 가스 및 퍼지(purge)(예를 들어, 불활성 캐리어) 가스의 교번적 펄스와 함께 수행될 때, "화학 기상 원자 층 증착" 및 "원자 층 에피텍시"(ALE)(예를 들어, Ackerman의 미국 특허 제5,256,244호 참조), 분자 비임 에피텍시(MBE), 가스 소스 MBE 또는 유기 금속 MBE 및 화학 비임 에피텍시 같은 관련 용어에 의해 지칭되는 프로세스도 포함하는 것을 의미한다.
본 발명의 일부 방법에 사용되는 기상 증착 프로세스는 다중 사이클 원자 층 증착(ALD) 프로세스일 수 있다. 이런 프로세스는 복수의 자체 제한적 증착 사이클을 제공함으로써 증착된 재료(예를 들어, 유전체 층)에 원자 레벨 두께 및 균일성의 개선된 제어를 제공한다는 점에서 유리하며, 특히, CVD 프로세스보다 유리하다. ALD의 자체 제한적 특성은 예를 들어, CVD 또는 다른 "시야선(line of sight)" 증착 방법(예를 들어, 증발 및 물리 기상 증착, 즉, PVD 또는 스퍼터링)에서 얻을 수 있는 것보다 양호한 스텝 커버리지로 불규칙 토폴로지를 갖는 표면을 포함하는 매우 다양한 반응성 표면 상에 막을 증착하는 방법을 제공한다. 또한, ALD 프로세스는 통상적으로 금속 함유 화합물을 더 낮은 기화 및 반응 온도에 노출시키며, 이는 예를 들어, 통상적 CVD에 비해 전구체의 열화를 감소시키는 경향이 있다.
일반적으로, ALD 프로세스에서, 각 반응제는 통상적으로 적어도 25℃, 특정 실시예에서는 적어도 150℃, 다른 실시예에서는 적어도 200℃의 증착 온도의 적절한 기판 상으로 맥동된다. 통상적 ALD 증착 온도는 400℃와 같거나 그보다 낮으며, 특정 실시예에서는 350℃와 같거나 그보다 낮고, 다른 실시예에서는 250℃와 같거나 그보다 낮다. 이들 온도는 일반적으로, 적어도 150℃, 일부 실시예에서는 적어도 200℃, 다른 실시예에서는 적어도 250℃의 기판 표면에서의 증착 온도를 통상 포함하는 현재 CVD 프로세스에서 사용되는 것보다 낮다. 대부분의 실시예에서, CVD 증착 온도는 500℃와 같거나 그보다 낮으며, 특정 실시예에서는 450℃와 같거나 그보다 낮고, 다른 실시예에서는 400℃와 같거나 그보다 낮다.
통상적 ALD 프로세스는 기판 상으로의 화학제의 화학흡착을 달성하기 위해 제1 회학제에 기판(예를 들어, 물 및/또는 오존으로 전처리될 수 있음)을 노출시키는 단계를 포함한다. 용어 "화학흡착(chemisorption)"은 본 명세서에서 사용될 때 기판의 표면 상의 기화된 반응성 금속 함유 화합물의 화학적 흡착을 지칭한다. 흡착된 화학제는 통상적으로, 통상적 화학적 결합에 강도면에서 비견할만한 높은 흡착 에너지(예를 들어, >30kcal/mol)를 특징으로 하는 비교적 강한 결합력의 결과로서 기판 표면에 비가역적으로 결합된다. 화학흡착된 화학제는 통상적으로 기판 표면 상에 단층을 형성한다. (예를 들어, "The Condensed Chemical Dictionary"(10판, G. G. Hawley 개편, Van Nostrand Reinhold Co. 출판, New York, 225)(1981) 참조). ALD에서, 하나 이상의 적절한 전구체 조성물 또는 반응 가스는 증착 챔버 내로 교번적으로 도입(예를 들어, 맥동)되며, 기판의 표면 상에 화학흡착된다. 반응성 화합물(예를 들어, 하나 이상의 전구체 조성물 및 하나 이상의 반응 가스)의 각각의 순차적 도입은 통상적으로 제1 반응성 화합물의 실질적 부재 상태에서의 제2 반응성 화합물의 증착 및/또는 화학흡착을 제공하도록 불활성 캐리어 가스 퍼지에 의해 분리된다. 본 명세서에서 사용될 때, 제2 반응성 화합물의 증착 및/또는 화학흡착 동안의 제1 반응성 화합물의 "실질적 부재"는 무의미한 양 이하의 제1 반응성 화합물이 존재할 수 있다는 것을 의미한다. 본 기술의 통상적 지식을 가진 자의 지식에 따라서, 제1 반응성 화합물의 감내할만한 양에 대한 판정이 이루어질 수 있으며, 프로세스 조건은 제1 반응성 화합물의 실질적 부재를 달성하도록 선택될 수 있다.
각각의 전구체 조성물 동시반응은 누적고체를 형성하도록 이전에 증착된 층에 새로운 원자 층을 추가한다. 이 사이클은 점진적으로 원하는 두께를 형성할 때까지 반복된다. ALD는 화학흡착되는 하나의 전구체 조성물과, 화학흡착된 전구체 조성물과 반응하는 하나의 반응 가스를 교번적으로 사용할 수 있다는 것을 이해하여야 한다.
통상적 ALD 프로세스는 기판 상에 화학제 A의 화학흡착을 달성하기 위해 제1 화학제 A(예를 들어, 본 명세서에 설명된 바와 같은 금속 함유 화합물 같은 전구체 조성물 또는 반응 가스)에 초기 기판을 노출시키는 단계를 포함한다. 화학제 A는 기판 표면과 또는 화학제 B(후술됨)와 반응할 수 있지만, 자체적으로는 반응할 수 없다. 화학제 A가 리간드를 갖는 금속 함유 화합물일 때, 리간드 중 하나 이상은 통상적으로 화학흡착 동안 기판 표면 상의 반응성 그룹에 의해 대체된다. 이론적으로, 화학흡착은 전체 노출된 초기 기판 상에 균일한 하나의 원자 또는 분자 두께인 단층을 형성하며, 단층은 임의의 대체된 리간드가 적어진 화학제 A로 구성된다. 달리 말해서, 기판 표면 상에 포화된 단층이 실질적으로 형성된다.
실질적으로 모두 화학흡착되지 않은 화학제 A의 분자 및 대체된 리간드는 기판 위로부터 퍼지(purge)되며, 제2 화학제인 화학제 B(예를 들어, 다른 금속 함유 화합물 또는 반응 가스)가 화학제 A의 단층과 반응하도록 제공된다. 화학제 B는 통상적으로, 화학제 A 단층으로부터 남아있는 리간드를 대체하며, 그에 의해, 화학흡착되어 제2 단층을 형성한다. 이 제2 단층은 화학제 A와만 반응하는 표면을 나타낸다. 화학흡착되지 않은 화학제 B 및 대체된 리간드와 다른 반응 부산물은 그후 퍼지되고, 기화된 화학제 A에 화학제 B 단층을 노출시킴으로써 단계가 반복된다. 선택적으로, 화학제 B는 화학제 A와 반응할 수 있지만, 그에 추가적 재료를 화학흡착하지는 않는다. 즉, 화학제 B는 화학흡착된 화학제 A의 일부 부분을 클리빙(cleaving)할 수 있으며, 그 위에 다른 단층을 형성하지 않고 이런 단층을 변경시킬 수 있지만, 후속 단층의 형성을 위해 가용한 반응 부위를 남겨두게 된다. 다른 ALD 프로세스에서, 화학제 A 및 화학제 B에 대해 설명된 바와 똑같이 제3 또는 그 이상의 화학제가 연속적으로 화학흡착(또는 반응)되고, 퍼지될 수 있으며, 각각의 도입된 화학제는 그 도입 직전에 생성된 단층과 반응한다는 것을 이해하여야 한다. 선택적으로, 화학제 B(또는 제3 또는 후속 화학제)는 필요시 적어도 하나의 반응 가스를 포함할 수 있다.
실제로, 화학흡착은 증착 표면(예를 들어, 이전에 증착된 ALD 재료)의 모든 부분 상에서 이루어지지 않을 수 있다. 그럼에도 불구하고, 이런 불완전한 단층은 여전히 본 발명에 관련하여 단층으로서 간주된다. 다수의 용례에서, 단지 실질적으로 포화된 단층만이 적합할 수 있다. 일 양태에서, 실질적으로 포화된 단층은 여전히 증착된 단층을 산출하거나, 원하는 품질 및/또는 특성을 나타내는 재료가 그다지 줄지않은 단층이다. 일 양태에서, 실질적으로 포화된 단층은 전구체와의 추가 반응에 대해 자체 제한적인 것이다.
ALD에 의한 막 성장은 통상적으로 자체 제한적이며(즉, 표면 상의 반응 부위가 ALD 프로세스에서 소진되면, 증착이 대체로 정지됨), 이는 웨이퍼 내의 실질적 증착 일치성(conformity) 및 증착 두께 제어를 제공할 수 있다. 전구체 조성물 및/또는 반응 가스의 교번적 투여에 기인하여, 전구체 및/또는 반응 가스의 연속적 동시반응에 의해 수행되는 CVD 프로세스에 대조적으로 유해한 증기 상 반응이 본질적으로 감소된다. (예를 들어, Vehkamaki 등의 "Growth of SrTiO3 and BaTiO3 Thin Films by Atomic Layer Deposition" (Electrochemical and Solid-State Letters, 2(10):504-506)(1999) 참조).
ALD는 제1 화학제가 화학적 결합을 형성할 수 있는 반응 부위가 기판 상에 유한한 수로 존재한다는 점에서 자체 제한적 프로세스로서 설명되는 경우가 많다. 제2 화학제는 제1 화학제의 화학흡착으로부터 생성된 표면과만 반응할 수 있으며, 따라서, 역시 자체 제한적이다. 기판 상의 유한한 수의 반응 부위 모두가 제1 화학제와 결합되고 나면, 제1 화학제는 기판과 이미 결합된 다른 제1 화학제에 결합하지 않는다. 그러나, 이런 결합을 촉진하기 위해 ALD에서 프로세스 조건이 변경될 수 있으며, ALD가 자체 제한적이 아니게 되도록, 예를 들어, 펄스형 CVD와 더 유사해지도록 할 수 있다. 따라서, ALD는 일시에 화학제의 적층에 의해 하나 이외의 단층을 형성하는 화학제를 포함할 수도 있으며, 그래서, 하나보다 많은 원자 또는 분자 두께의 재료를 형성할 수 있다.
따라서, ALD 프로세스 동안, 다수의 연속적 증착 사이클이 증착 챔버 내에서 수행될 수 있으며, 각 사이클은 원하는 두께의 재료가 관련 기판 상에 누적될 때까지 매우 얇은 금속 함유 층을(일반적으로, 평균 성장율이 사이클 당 0.02 내지 0.3 나노미터가 되도록 하나 미만의 단층) 증착한다. 증착은 기판을 포함하는 증착 챔버 내로 전구체 조성물(들)을 교번적으로 도입(즉, 맥동시킴)하고, 기판 표면 상에 단층으로서 전구체 조성물(들)을 화학흡착하고, 증착 챔버를 퍼징하고, 그후, 원하는 두께의 금속 함유 재료가 달성될 때까지 복수의 증착 사이클에서 화학흡착된 전구체 조성물(들) 반응 가스 및/또는 다른 전구체 조성물(들)을 도입함으로써 달성될 수 있다.
따라서, ALD의 사용은 통상적으로 기판 상의 금속 함유 재료의 두께, 조성 및 균일도의 제어를 향상시키는 기능을 제공한다. 예를 들어, 복수의 사이클에서 금속 함유 화합물의 얇은 층을 증착하는 것은 더 정확한 궁극적 막 두께의 제어를 제공한다. 이는 전구체 조성물(들)이 기판으로 안내되고, 그에 화학흡착될 수 있게 되며, 선택적으로, 기판 상의 화학흡착된 전구체 조성물(들)과 반응할 수 있는 적어도 하나의 반응 가스를 추가적으로 포함할 때 특히 바람직하며, 특정 실시예에서는 이 사이클이 적어도 일회 반복된다.
기판 상으로의 증착 및/또는 화학흡착에 후속하는 각 화학제의 잉여 증기의 퍼징은 기판 및/또는 단층을 불활성 캐리어 가스와 접촉시키는 것 및/또는 기판 및/또는 흡착된 화학제와 접촉하는 화학제의 농도를 감소시키기 위해 증착 압력 미만으로 압력을 저하시키는 것을 포함하는, 그러나 이에 한정되지 않는 다양한 기술을 수반할 수 있다. 상술된 바와 같은 불활성 캐리어 가스의 예는 질소, 아르곤, 헬륨 등을 포함할 수 있다. 부가적으로, 퍼징은 대안적으로 화학흡착 부산물을 탈착시킬 수 있고, 다른 화학제를 도입하기 위해 접촉 화학제 준비물(preparatory)의 농도를 감소시키는 임의의 물질과 기판 및/또는 단층을 접촉시키는 것을 포함할 수 있다. 접촉 화학제는 특정 증착 프로세스의 생성물을 위한 제원에 기초하여 본 기술 분야의 숙련자들에게 알려진 소정의 적절한 농도 또는 분압으로 감소될 수 있다.
전구체 조성물(들) 및 불활성 캐리어 가스(뜰)의 펄스 기간은 일반적으로 기판 표면을 포화시키기에 충분한 기간으로 이루어진다. 통상적으로, 펄스 기간은 적어도 0.1초, 특정 실시예에서는 적어도 0.2초, 그리고, 다른 실시예에서는 적어도 0.5초이다. 통상적으로, 펄스 기간은 일반적으로 2분과 같거나 그보다 짧고, 특정 실시예에서는 1분과 같거나 그보다 짧다.
주로 열적으로 구동되는 CVD에 비해, ALD는 주로 화학적으로 구동된다. 따라서, ALD는 CVD 보다 매우 낮은 온도에서 유리하게 수행될 수 있다. ALD 프로세스 동안, 기판 온도는 하위 기판 표면과 화학흡착된 화학제(들) 사이의 친밀한 결합을 유지하고 화학제(들)(예를 들어, 전구체 조성물)의 분해를 방지하기 위해 충분히 낮은 온도에서 유지될 수 있다. 다른 한편, 온도는 화학제(들)(예를 들어, 전구체 조성물)의 응결을 피하기에 충분히 높게 유지되어야 한다. 통상적으로, 기판은 적어도 25℃, 특정 실시예에서는 적어도 150℃, 그리고, 일부 실시예에서는 적어도 200℃의 온도로 유지된다. 통상적으로, 기판은 400℃와 같거나 그보다 낮은 온도, 특정 실시예에서는 350℃와 같거나 그보다 낮은 온도, 다른 특정 실시예에서는 300℃와 같거나 그보다 낮은 온도에서 유지되며, 이는 전술된 바와 같이, 일반적으로 통상적 CVD 프로세스에 현재 사용되는 온도보다 낮다. 제1 화학제 또는 전구체 조성물은 제1 온도에서 화학흡착될 수 있고, 제2 화학제 또는 전구체 조성물의 표면 반응은 실질적으로 동일한 온도에서 또는 선택적으로, 실질적으로 다른 온도에서 이루어질 수 있다. 명백히, 통상적 숙련자에 의해 판정되는 바에 따라 소정의 미소한 온도 변동이 이루어질 수 있지만, 여전히 제1 화학제 또는 전구체 화학흡착의 온도에서 발생하는 것과 통계학적으로 동일한 반응율을 제공함으로써 여전히 실질적으로 동일한 온도에 있는 것으로 간주될 수 있다. 대안적으로, 화학흡착 및 후속 반응은 대신 실질적으로 정확히 동일한 온도에서 이루어질 수 있다.
통상적 기상 증착 프로세스에 대하여, 증착 챔버 내의 압력은 적어도 10-8 torr(1.3 x 10-6 Pascal, "Pa"), 특정 실시예에서 적어도 10-7 torr(1.3 x 10-5 Pa) 그리고, 다른 특정 실시예에서 적어도 10-6 torr (1.3 x 10-4 Pa)일 수 있다. 또한, 증착 압력은 통상적으로 20 torr(2.7 x 103 Pa)와 같거나 그보다 낮고, 특정 실시예에서는 5 torr (6.7 x 102 Pa)와 같거나 그보다 낮고, 다른 특정 실시예에서는 2 torr(2.7 x 102 Pa)와 같거나 그보다 낮다. 통상적으로, 증착 챔버는 기화된 전구체 조성물(들)이 챔버 내로 도입 및/또는 각 사이클을 위해 반응된 이후에 불활성 캐리어 가스로 퍼지된다. 불활성 캐리어 가스/가스들은 또한 각 사이클 동안 기화된 전구체 조성물(들)과 함께 도입될 수도 있다.
전구체 조성물의 반응성은 ALD의 프로세스 파라미터에 크게 영향을 줄 수 있다. 통상적 CVD 프로세스 조건 하에서, 고 반응성 화학제(예를 들어, 고 반응성 전구체 조성물)는 가스 상에서 반응하여 미립자를 발생시키고, 원하지 않은 표면 상에 조기 증착시키고, 부적합한 막 및/또는 부적절한 스텝 커버리지를 생성하거나 다른 방식으로 비균일 증착을 초래할 수 있다. 적어도 이런 이유 때문에, 고 반응성 화학제는 CVD를 위해 부적합한 것으로 고려될 수 있다. 그러나, CVD를 위해 적합하지 않은 일부 화학제는 ALD를 위한 전구체 조성물에서 우수하다. 예를 들어, 제1 화학제가 제2 화학제와 가스 상에서 반응할 수 있는 경우, 이런 화학제의 조성물은 CVD를 위해 부적합할 수 있지만, 이들은 ALD에 사용될 수 있다. CVD에 관하여, 본 기술 분야의 숙련자들에게 알려진 바와 같이 점착 계수 및 표면 이동도에 관한 고려사항도 존재하지만, 그러나, 고 가스-상 반응성 화학제를 사용할 때, ALD에 관하여서는 더 적은 이런 고려사항이 존재하거나 이러한 고려사항이 전혀 존재하지 않는다.
본 발명의 산화물(예를 들어, 탄탈륨 펜트옥사이드) 및 물품을 형성하는 방법은 반도체 구조체의 매우 다양한 박막 용례에, 특히, 고 유전율 재료를 사용하는 것들에 유익할 수 있다. 예를 들어, 이런 용례는 게이트 유전체 및 평면형 셀, 트렌치 셀(예를 들어, 이중 측벽 트렌치 커패시터), 적층 셀(예를 들어, 크라운, V-셀, 델타 셀, 다중핑거형, 또는 원통형 용기 적층식 커패시터) 같은 커패시터 및 전계 효과 트랜지스터 장치를 포함한다.
도 2는 전극(130)(예를 들어, 루테늄 함유 재료), 전극(130)의 적어도 일부 상의, 제1 결정학적 배향을 갖는 제1 결정질 탄탈륨 펜트옥사이드(140) 및 제2 결정학적 배향을 갖는, 제1 결정질 탄탈륨 펜트옥사이드(140)의 적어도 일부 상의 제2 결정질 탄탈륨 펜트옥사이드(150)를 갖는 물품(110)을 예시한다. 물품(110)은 선택적으로, 제2 결정질 탄탈륨 펜트옥사이드(150) 상에 제2 전극(미도시)을 포함한다.
루테늄 함유 재료(30), 전극(130), 결정질 탄탈륨 펜트옥사이드(40) 및 제1 및 제2 결정질 탄탈륨 펜트옥사이드(140, 150)는 균일한 두께를 갖는 것으로 도시되어 있다. 이들 재료(예를 들어, 루테늄 함유 재료 및/또는 탄탈륨 펜트옥사이드)가 실질적으로 균일한 두께를 가질 수 있지만, 본 발명의 재료는 비균일 두께로 이루어질 수 있다. 예를 들어, 일부 루테늄 함유 재료(30) 또는 전극(130)은 토포그래피컬 형상부(예를 들어, 비아, 트렌치 등)(미도시)를 포함할 수 있다. 결정질 탄탈륨 펜트옥사이드(40) 및 제1 결정질 탄탈륨 펜트옥사이드(140)는 각각 이런 침해적 토폴로지를 갖는 루테늄 함유 재료(30) 또는 전극(130) 상에 각각 형성될 수 있으며, 이런 토포그래피컬 형상부를 충전할 수 있다.
일부 실시예에서, 하나 이상의 중간 또는 개입 재료가 예를 들어, 루테늄 함유 재료(30)와 제1 탄탈륨 펜트옥사이드(40) 사이 또는 도 2에 도시된 재료 사이(예를 들어, 전극(130)과 제1 결정질 탄탈륨 펜트 옥사이드(140) 사이 또는 제1 결정질 탄탈륨 펜트옥사이드(140)와 제2 결정질 탄탈륨 펜트옥사이드(150) 사이)에 배치될 수 있다. 도 1, 도 2 및 도 3은 실척대로 그려지지 않았으며, 이에 한정되지 않아야 한다. 예를 들어, 도 1 및 도 2에 도시된 재료(예를 들어, 루테늄 함유 재료 및 탄탈륨 펜트옥사이드)의 두께는 제한적이지 않으며, 동일하거나 서로 다를 수 있다.
도 3은 예시적 커패시터 구성에 사용되는 바와 같은 본 발명의 금속 함유 층의 ALD 형성의 예를 도시한다. 도 3을 참조하면, 커패시터 구성(200)은 내부에 전도성 확산 영역(215)이 형성되어 있는 기판(210)을 포함한다. 기판(210)은 예를 들어, 실리콘을 포함할 수 있다. BPSG 같은 절연 재료(260)가 기판(210) 위에 제공되며, 확산 영역(215)에 대한 접촉 개구(280)가 내부에 제공되어 있다. 전도성 재료(290)는 접촉 개구(280)를 충전하며, 예를 들어, 텅스텐 또는 전도성 도핑된 폴리실리콘을 포함할 수 있다. 커패시터 구성(200)은 제1 전극(저부 전극)(220)으로서 루테늄 함유 재료, 본 명세서에 설명된 바와 같은 방법에 의해 형성될 수 있는 탄탈륨 펜트옥사이드 유전체 재료(240) 및 제2 커패시터 전극(상부 전극)(250)을 포함한다. 탄탈륨 펜트옥사이드 유전체 재료(240)는 본 명세서에 설명된 바와 같이, 제1 전극(220)의 루테늄 함유 재료의 적어도 일부 상에 형성될 수 있다. 결정질 탄탈륨 펜트옥사이드 유전체 재료(240)의 적어도 일부 상에 형성된 제2 커패시터 전극(250)은 선택적으로 루테늄 금속을 포함한다.
도 1 내지 도 3은 본 명세서에 설명된 바와 같은 임의의 기판, 예를 들어, 반도체 구조체 상에 재료를 형성하기에 유용할 수 있는 방법 및 예시적 구성을 도시하며, 이런 용례는 평면형 셀, 트렌치 셀(예를 들어, 이중측벽 트렌치 커패시터), 적층형 셀(예를 들어, 크라운, V-셀, 델타 셀, 다중핑거형 또는 원통형 용기 적층형 커패시터) 같은 커패시터 및 전계 효과 트랜지스터 장치를 포함하지만 이에 한정되지는 않는다.
또한, 확산 배리어 재료(미도시)가 선택적으로 탄탈륨 펜트옥사이드 유전체 재료(240) 위에 형성될 수 있으며, 예를 들어, TiN, TaN, 금속 실리사이드 또는 금속 실리사이드-니트라이드를 포함할 수 있다. 확산 배리어 재료는 별개의 재료로서 설명하였지만, 배리어 재료는 전도성 재료를 포함할 수 있으며, 따라서, 이런 실시예에서, 커패시터 전극의 적어도 일부를 포함할 수 있다. 확산 배리어 재료를 포함하는 특정 실시예에서, 커패시터 전극 전체가 전도성 배리어 재료를 포함할 수 있다.
실시예
실시예 1: 수증기 발생기(수증기 발생기)가 그와 결합되어 있는 증착 챔버가 순차적 방식으로 밸브 개방을 맥동시키도록 컴퓨터 제어되는 공압 밸브를 구비하도록 구성되었다. 챔버에 연결된 세 개의 저장부는 수소, 산소 및 탄탈륨 불화물(TaF5)을 수납한다. 기판은 원소 루테늄의 상부층을 구비하는 이산화실리콘이었으며 결정질 탄탈륨 퍼옥사이드의 증착을 위해 400℃에서 유지되었다.
수소 및 산소가 6:3(90 scccm(standard cubic centimeters per minute)의 수소 및 45 sccm의 산소)의 수소-대-산소 원자 비율로 수증기 발생기에 공급되었다. 탄탈륨 플루오라이드 및 수증기 발생기로부터의 출구 스트림은 그후 교번적으로 증착 챔버 내로 맥동되어 결정질 탄탈륨 펜트옥사이드를 형성하였다. 각 사이클은 5초 펄스의 탄탈륨 플루오라이드와 5초 펄스의 수증기 발생기 출구 스트림을 포함한다. 탄탈륨 전구체 및 수증기 발생기 출구 스트림은 100 sccm으로 설정된 질량 유동 제어기를 사용하여 헬륨 캐리어 가스에 의해 도입되었다. 100 사이클 이후, 100Å 두께의 탄탈륨 펜트옥사이드 막이 얻어졌다. 탄탈륨 펜트옥사이드의 후속 수평 입사 x-선 회절(GIXRD) 스캔은 약 23도((003) 배향)와 같은 2-세타에서의 주 피크 및 약 46도((006) 배향)와 같은 2-세타에서의 부 피크를 드러내었으며, 그에 의해, c-축 결정학적으로 텍스쳐형성된 탄탈륨 펜트옥사이드를 나타내었다.
실시예 2: 수소-대-산소 비율이 8:3으로 변경된 것을 제외하면 실시예 1과 동일하다. 탄탈륨 펜트옥사이드의 GIXRD 스캔은 약 28도((200) 배향)와 같은 2-세타에서의 주 피크 및 약 50도((220) 배향) 및 약 56도((102) 배향)와 같은 2-세타에서의 부 피크를 드러내었으며, 그에 의해, 주도적 a-축 배향을 갖는 탄탈륨 펜트옥사이드를 나타내었다.
본 명세서에 인용된 특허, 특허 문헌 및 공보의 완전한 내용은 각각이 개별적으로 통합되어 있는 것처럼 그 전문이 참조로 본 명세서에 통합되어 있다. 본 기술 분야의 숙련자들은 본 발명의 개념 및 범주로부터 벗어나지 않고 본 명세서에 설명된 실시예에 대한 다양한 변경들 및 대안들을 명백히 알 수 있을 것이다. 본 발명은 본 명세서에 설명된 예시적 실시예 및 예에 의해 부당하게 한정되는 것을 의도하지 않으며, 이런 예 및 실시예는 단지 예로서 제시된 것이고, 본 발명의 범주는 이하에 본 명세서에 기재된 청구범위에 의해서만 제한되는 것이다. 본 명세서에서 사용될 때, "내포하는" 또는 "함유하는"과 동의어인 용어 "포함하는"은 포함적이며 끝이 열려져 있으며, 추가적인 언급되지 않은 요소나 방법 단계를 배제하지 않는다.

Claims (28)

  1. 탄탈륨 함유 전구체를 포함하는 제1 증기와 루테늄 함유 재료를 접촉시키는 단계와,
    하나 이상의 입구 스트림 및 물을 포함하는 출구 스트림을 포함하는 수증기 발생기를 제공하는 단계와,
    루테늄 함유 재료 위에 결정질 탄탈륨 펜트옥사이드를 형성하는 조건 하에서 상기 루테늄 함유 재료와 상기 출구 스트림을 접촉시키는 단계를 포함하는 산화물 형성 방법.
  2. 청구항 1에 있어서,
    상기 출구 스트림은 분자 수소(H2)를 더 포함하는 산화물 형성 방법.
  3. 청구항 1에 있어서,
    상기 결정질 탄탈륨 펜트옥사이드는 (003) 결정학적 배향을 갖는 산화물 형성 방법.
  4. 청구항 1에 있어서,
    상기 결정질 탄탈륨 펜트옥사이드는 증착된 상태에서 결정인 산화물 형성 방법.
  5. 청구항 1에 있어서,
    상기 방법은 어닐링 단계를 포함하지 않는 산화물 형성 방법.
  6. 탄탈륨 함유 전구체를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계와,
    하나 이상의 입구 스트림과 출구 스트림을 포함하는 수증기 발생기를 제공하는 단계로서, 상기 하나 이상의 입구 스트림은 분자 수소(H2) 및 분자 산소(O2)를 포함하고, 상기 하나 이상의 입구 스트림 내의 수소-대-산소 비율이 제어될 수 있는, 수증기 발생기를 제공하는 단계와,
    루테늄 함유 재료 상에 결정질 탄탈륨 펜트옥사이드를 형성하는 조건 하에서 상기 루테늄 함유 재료와 상기 출구 스트림을 접촉시키는 단계를 포함하는 산화물 형성 방법.
  7. 청구항 6에 있어서,
    상기 출구 스트림은 물과 수소를 포함하는 산화물 형성 방법.
  8. 청구항 6에 있어서,
    상기 탄탈륨 함유 전구체를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계 및 상기 루테늄 함유 재료와 출구 스트림을 접촉시키는 단계는 기상 증착 프로세스를 사용하여 달성되는 산화물 형성 방법.
  9. 청구항 8에 있어서,
    상기 기상 증착 프로세스는 복수의 증착 사이클을 포함하는 원자 층 증착 프로세스인 산화물 형성 방법.
  10. 청구항 9에 있어서,
    상기 복수의 증착 사이클은 제1 수소-대-산소 비율을 갖는 적어도 하나의 사이클과, 제2 수소-대-산소 비율을 갖는 적어도 하나의 사이클을 포함하고, 상기 제2 수소-대-산소 비율은 상기 제1 수소-대-산소 비율과는 다른 산화물 형성 방법.
  11. 청구항 10에 있어서,
    상기 제1 수소-대-산소 비율을 사용하여 형성된 탄탈륨 펜트옥사이드는 상기 제2 수소-대-산소 비율을 사용하여 형성된 탄탈륨 펜트옥사이드의 결정학적 배향과는 다른 결정학적 배향을 갖는 산화물 형성 방법.
  12. 청구항 6에 있어서,
    상기 탄탈륨 함유 전구체는 조성 TaX5로 이루어지고, 각각의 X는 독립적으로 할라이드인 산화물 형성 방법.
  13. 청구항 12에 있어서,
    상기 탄탈륨 함유 전구체는 TaF5인 산화물 형성 방법.
  14. 청구항 6에 있어서,
    상기 조건은 400℃ 내지 500℃의 상기 루테늄 함유 재료의 표면의 온도를 포함하는 산화물 형성 방법.
  15. 청구항 6에 있어서,
    상기 결정질 탄탈륨 펜트옥사이드는 적어도 50Å의 두께를 갖는 산화물 형성 방법.
  16. 청구항 6에 있어서,
    상기 수소-대-산소 비율은 원자수로 적어도 6:3인 산화물 형성 방법.
  17. 청구항 6에 있어서,
    상기 수소-대-산소 비율은 원자수로 최대 8:3인 산화물 형성 방법.
  18. 탄탈륨 함유 전구체를 포함하는 제1 증기와 루테늄 함유 재료를 접촉시키는 단계와,
    루테늄 함유 재료 상에 결정질 탄탈륨 펜트옥사이드를 형성하는 조건 하에서 분자 수소(H2)와 물을 포함하는 제2 증기와 상기 루테늄 함유 재료를 접촉시키는 단계를 포함하는 산화물 형성 방법.
  19. 루테늄 함유 재료를 포함하는 제1 전극과,
    상기 제1 전극의 적어도 일부 상의, 제1 결정학적 배향을 갖는 제1 결정질 탄탈륨 펜트옥사이드와,
    상기 제1 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상의 제2 결정질 탄탈륨 펜트옥사이드를 포함하고,
    상기 제2 결정질 탄탈륨 펜트옥사이드는 상기 제1 결정학적 배향과는 다른 제2 결정학적 배향을 갖는 물품.
  20. 청구항 19에 있어서,
    상기 제2 결정질 탄탈륨 펜트옥사이드의 적어도 일부 상의 제2 전극을 더 포함하는 물품.
  21. 청구항 19에 있어서,
    상기 제1 결정질 탄탈륨 펜트옥사이드와 상기 제2 결정질 탄탈륨 펜트옥사이드 중 적어도 하나는 (003) 결정학적 배향을 갖는 물품.
  22. 청구항 19에 있어서,
    상기 제1 결정질 탄탈륨 펜트옥사이드와 상기 제2 결정질 탄탈륨 펜트옥사이드 중 적어도 하나는 (200) 결정학적 배향을 갖는 물품.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 청구항 6에 있어서,
    상기 탄탈륨 함유 전구체를 포함하는 증기와 루테늄 함유 재료를 접촉시키는 단계 및 상기 루테늄 함유 재료와 출구 스트림을 접촉시키는 단계는 제1 수소-대-산소 비율을 갖는 적어도 하나의 사이클과, 제2 수소-대-산소 비율을 갖는 적어도 하나의 사이클을 포함하는 복수의 증착 사이클을 포함하는 원자 층 증착 프로세스를 사용하여 달성되고, 상기 제2 수소-대-산소 비율은 상기 제1 수소-대-산소 비율과는 상이한 산화물 형성 방법.
  27. 청구항 2에 있어서,
    상기 출구 스트림 내의 물은 상기 수증기 발생기 내의 분자 수소(H2) 및 분자 산소(O2)의 H2O-화학양론적 양의 조합으로부터 초래되고, 상기 출구 스트림 내의 분자 수소(H2)는 상기 하나 이상의 입구 스트림에서 상기 분자 수소(H2)의 H2O-화학양론적 양을 초과하는 양의 분자 수소(H2)를 공급하는 것으로부터 초래되는 산화물 형성 방법.
  28. 청구항 26에 있어서,
    상기 제1 및 제2 수소-대-산소 비율의 각각은 원자수로 최대 8:3인 산화물 형성 방법.
KR1020117000051A 2008-06-04 2009-05-15 배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법 KR101372162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/132,758 US8208241B2 (en) 2008-06-04 2008-06-04 Crystallographically orientated tantalum pentoxide and methods of making same
US12/132,758 2008-06-04
PCT/US2009/044084 WO2009148799A1 (en) 2008-06-04 2009-05-15 Method for making oriented tantalum pentoxide films

Publications (2)

Publication Number Publication Date
KR20120008015A KR20120008015A (ko) 2012-01-25
KR101372162B1 true KR101372162B1 (ko) 2014-03-07

Family

ID=40911921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000051A KR101372162B1 (ko) 2008-06-04 2009-05-15 배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법

Country Status (6)

Country Link
US (1) US8208241B2 (ko)
EP (1) EP2286002B1 (ko)
KR (1) KR101372162B1 (ko)
CN (1) CN102046839B (ko)
TW (1) TWI420006B (ko)
WO (1) WO2009148799A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR101934037B1 (ko) * 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법
CN104532210A (zh) * 2014-12-09 2015-04-22 天津大学 一种原子层沉积设备和应用
US11410931B2 (en) * 2020-06-09 2022-08-09 University Of Central Florida Research Founation, Inc. Crystallographic orientations of ruthenium films

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US7018675B2 (en) 2000-11-10 2006-03-28 Micron Technology, Inc. Method for forming a ruthenium metal layer
US7030042B2 (en) 2002-08-28 2006-04-18 Micron Technology, Inc. Systems and methods for forming tantalum oxide layers and tantalum precursor compounds

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256244A (en) * 1992-02-10 1993-10-26 General Electric Company Production of diffuse reflective coatings by atomic layer epitaxy
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6780758B1 (en) * 1998-09-03 2004-08-24 Micron Technology, Inc. Method of establishing electrical contact between a semiconductor substrate and a semiconductor device
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US6136704A (en) * 1999-05-26 2000-10-24 Ut-Battelle, Llc Method for forming porous platinum films
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR100321178B1 (ko) * 1999-12-30 2002-03-18 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100455375B1 (ko) * 2001-09-17 2004-11-12 삼성전자주식회사 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
KR100408725B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6770561B2 (en) * 2001-12-19 2004-08-03 Hynix Semiconductor Inc. Method for depositing metal film through chemical vapor deposition process
KR100522762B1 (ko) 2001-12-19 2005-10-24 주식회사 하이닉스반도체 금속막의 화학기상증착법
US20060014384A1 (en) * 2002-06-05 2006-01-19 Jong-Cheol Lee Method of forming a layer and forming a capacitor of a semiconductor device having the same layer
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US6967159B2 (en) * 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US6863725B2 (en) * 2003-02-04 2005-03-08 Micron Technology, Inc. Method of forming a Ta2O5 comprising layer
US6855594B1 (en) * 2003-08-06 2005-02-15 Micron Technology, Inc. Methods of forming capacitors
KR100818267B1 (ko) * 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
KR100519777B1 (ko) * 2003-12-15 2005-10-07 삼성전자주식회사 반도체 소자의 캐패시터 및 그 제조 방법
KR100552704B1 (ko) * 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
KR100519800B1 (ko) * 2004-01-13 2005-10-10 삼성전자주식회사 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100568516B1 (ko) * 2004-02-24 2006-04-07 삼성전자주식회사 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
US7115929B2 (en) * 2004-04-08 2006-10-03 Micron Technology, Inc. Semiconductor constructions comprising aluminum oxide and metal oxide dielectric materials
US20050227003A1 (en) * 2004-04-08 2005-10-13 Carlson Chris M Methods of forming material over substrates
JP2005314713A (ja) * 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7482037B2 (en) * 2004-08-20 2009-01-27 Micron Technology, Inc. Methods for forming niobium and/or vanadium containing layers using atomic layer deposition
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
KR100634532B1 (ko) * 2005-01-19 2006-10-13 삼성전자주식회사 Ｔｉ 전구체, 이의 제조 방법, 상기 Ｔｉ 전구체를 이용한Ｔｉ-함유 박막의 제조 방법 및 상기 Ｔｉ-함유 박막
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US8110469B2 (en) * 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7635623B2 (en) * 2006-07-17 2009-12-22 Micron Technology, Inc. Methods of forming capacitors
US7605030B2 (en) * 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US8012532B2 (en) * 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018675B2 (en) 2000-11-10 2006-03-28 Micron Technology, Inc. Method for forming a ruthenium metal layer
US7030042B2 (en) 2002-08-28 2006-04-18 Micron Technology, Inc. Systems and methods for forming tantalum oxide layers and tantalum precursor compounds
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MOTOHIRO, T. et al. ‘Thin film retardation plate by oblique deposition’ Applied Optics, Vol.28(13), 2466-2482 (1989.7.1.)
MOTOHIRO, T. et al. 'Thin film retardation plate by oblique deposition' Applied Optics, Vol.28(13), 2466-2482 (1989.7.1.) *

Also Published As

Publication number Publication date
EP2286002A1 (en) 2011-02-23
CN102046839A (zh) 2011-05-04
KR20120008015A (ko) 2012-01-25
CN102046839B (zh) 2013-06-26
US20090303657A1 (en) 2009-12-10
US8208241B2 (en) 2012-06-26
WO2009148799A8 (en) 2010-03-18
WO2009148799A1 (en) 2009-12-10
TWI420006B (zh) 2013-12-21
TW201002878A (en) 2010-01-16
EP2286002B1 (en) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI398543B (zh) 使用β-二酮亞胺金屬化合物之原子層沉積系統及方法
KR101179774B1 (ko) 기판 상에 금속 함유층을 형성하기 위한 기상 증착법
JP5392250B2 (ja) 窒化ニオブに接した酸化タンタル層を含む構造物およびデバイス、ならびにそれらの製造方法
US20080064209A1 (en) Systems and methods for forming metal-containing layers using vapor deposition processes
US20080072819A1 (en) Metal oxide films
KR101372162B1 (ko) 배향된 탄탈륨 펜트옥사이드 막을 제조하는 방법
US8673390B2 (en) Methods of making crystalline tantalum pentoxide
TW202129066A (zh) 形成含第v族元素膜之組成物及氣相沈積含第v族元素膜
JP2012526811A (ja) 原子層堆積のための溶液ベースのジルコニウム前駆体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7