KR101357060B1 - 그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법 - Google Patents

그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법 Download PDF

Info

Publication number
KR101357060B1
KR101357060B1 KR1020117022297A KR20117022297A KR101357060B1 KR 101357060 B1 KR101357060 B1 KR 101357060B1 KR 1020117022297 A KR1020117022297 A KR 1020117022297A KR 20117022297 A KR20117022297 A KR 20117022297A KR 101357060 B1 KR101357060 B1 KR 101357060B1
Authority
KR
South Korea
Prior art keywords
film
graphene
amorphous carbon
graphene film
substrate
Prior art date
Application number
KR1020117022297A
Other languages
English (en)
Other versions
KR20110131225A (ko
Inventor
준이치 후지타
Original Assignee
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Publication of KR20110131225A publication Critical patent/KR20110131225A/ko
Application granted granted Critical
Publication of KR101357060B1 publication Critical patent/KR101357060B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

대면적의 그래핀을 고온을 필요로 하지 않고 제조할 수 있는 그래핀막의 제조 방법, 전자 소자 기판 상에 레지스트에 의한 FET 회로 패턴을 용이하게 형성할 수 있고, 또한 소자를 집적해서 대면적화 프로세스에도 용이하게 적용시킬 수 있는 전자 소자의 제조 방법 및 대면적의 그래핀막을 단리하고, 또한 기판의 소망의 장소에 소망의 사이즈의 그래핀막을 전사하는 것이 가능한 기판에의 그래핀막의 전사 방법을 제공한다. 아몰퍼스 카본막과 갈륨 등의 액체 금속을 접속시켜 접촉 계면에 그래핀막을 형성하는 공정을 포함하는 것을 특징으로 한다.

Description

그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법{METHOD FOR PRODUCING GRAPHENE FILM, METHOD FOR MANUFACTURING ELECTRONIC ELEMENT, AND METHOD FOR TRANSFERRING GRAPHENE FILM TO SUBSTRATE}
본 발명은 그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법에 관한 것이다.
그래핀은 그 이상적인 2차원 구조에 기인해서 여러가지 특이적 성질을 갖고 있고, 예를 들면, 양전도성, 높은 전자·정공 이동도를 갖고 있다. 이것에 추가해서, 비탄성적인 전자 전도성이나 스핀 전도성, 역학적 강도, 광흡수 및 발광, 열전도 등의 특성도 주목받고 있어 각종 분야에의 공업적 응용이 기대되고 있는 물질이다.
그래핀의 제조 방법으로서는 현재 열분해 흑연 결정으로부터의 박리 방법, 고상 반응법, 화학기상 성장법 등이 알려져 있다.
그래핀의 최초 발견은 Novoselov 등에 의한 것이며, 이 그래핀은 열분해 흑연 결정을 스카치 테이프로 박리하여 Si 기판에 전사시킨 것이다. 그래핀 결정의 사이즈는 수미크론 정도의 것이지만, 비교적 재현성 좋고 용이하게 그래핀막이 얻어지는 것이 특징이다(비특허문헌 1, 2).
고상 반응법에서는 탄화 규소 결정을 2000℃ 정도에서 진공 열처리함으로써 표면의 Si원소를 증발(실리콘 서블리메이션)시켜 탄화 규소 표면에 그래핀 결정층을 형성한다(비특허문헌 3∼7).
기상 성장법에서는 니켈이나 철 등의 금속 결정 표면에 탄화수소 가스를 원료로 해서 열CVD법에 의해 성장시킴으로써 그래핀막을 형성한다(비특허문헌 8, 9).
Novoselov, K. S. et al. "Electric field effect in atomically thin carbon films" Science 306(2004) 666-669. Meyer JC, et al, "The structure of suspended graphene sheets" Nature. 446(7131)(2007) 60-63. A. J. van Bommel, et al. "A. LEED and Auger electron observations of the SiC(0001) surface" Surf. Sci.48(1975) 463-472. I. Forbeaux et al. "Heteroepitaxial graphite on 6H-SiC(0001): Interface formation through conduction-band electronic structure" Phys. Rev. B 58(1998) 16396-16406. Berger, C. et al. "Ultrathin epitaxial graphite:2D electron gas properties and a route toward graphene-based nanoelectronics" J. Phys. Chem. B, 108, (2004) 19912-19916. Berger, C. et al. "Electronic confinement and coherence in patterned epitaxial grapheme", Science 312,(2006) 1191-1196. Ohta, T. et al. "Controlling the electronic structure of bilayer grapheme", Science 313(2006) 951-954. T. A. Land, et al. "STM investigation of single layer graphite structures produced on Pt(111) by hydrocarbon decomposition", Sur. Sci. 264(1992) 261-270. A. Nagashima et al. "Electronic states of monolayer graphite formed on TiC(111) surface", Surf. Sci. 291(1993) 93-98.
그러나, 상기한 종래의 방법에서는 그래핀막이 형성되지만, 정말로 단층의 그래핀을 얻는 것은 매우 곤란하며, 예를 들면 열CVD에 의한 기상 성장법에서는 수십층이 적층된 그라파이트막에 가까운 것으로 되어 있다.
그리고, 합성된 그래핀을 모재로부터 단리하여 Si 등의 전자 소자 기판 상으로 이동시키는 것도 매우 곤란하다고 하는 문제점이 있다.
또, 전자 디바이스나 센서, 배선 등의 부품의 일부로서 그래핀을 이용할 경우 소망의 위치에 소망의 방향으로 그래핀을 배치하는 것이 중요한 기술적 과제가 되지만, 상기한 종래의 방법에서는 이러한 기술적 과제에 유효하게 대처할 수 없다고 하는 문제점이 있다.
이들의 문제점은 기존의 그래핀 소자 보고예에 있는 바와 같이 열분해 흑연 결정을 스카치 테이프로 박리하여 우연히 재전사된 그래핀막을 발견하여 소자 형성에 이용되고 있다고 하는 사실이 나타내는 바와 같이 대면적의 그래핀막을 얻는 것이 매우 곤란하다고 하는 사정으로부터 유래된다. 박리된 그래핀 자체의 사이즈나 균일성에는 큰 편차가 있고, 그 전사 위치를 임의로 제어할 수 없는 것 등도 큰 요인이다. 또한 그래핀은 본래 탄소 6원환으로 구성되는 1원자층의 궁극적인 두께의 막이기 때문에 대면적에서의 취급에는 근본적·원리적인 곤란이 따른다.
본 발명은 이상과 같은 사정을 감안하여 이루어진 것이며, 대면적의 그래핀을 고온을 필요로 하지 않고 제조할 수 있는 그래핀막의 제조 방법을 제공하는 것을 과제로 하고 있다.
또한, 본 발명은 전자 소자 기판 상에 레지스트에 의한 FET 회로 패턴을 용이하게 형성할 수 있고, 또한 소자를 집적해서 대면적화 프로세스에도 용이하게 적용할 수 있는 전자 소자의 제조 방법을 제공하는 것을 과제로 하고 있다.
또 본 발명은 대면적의 그래핀막을 단리하고, 또한 기판의 소망의 장소에 소망의 사이즈의 그래핀막을 전사하는 것이 가능한 기판에의 그래핀막의 전사 방법을 제공하는 것을 과제로 하고 있다.
본 발명은 상기 과제를 해결하기 위해서 이하의 것을 특징으로 하고 있다.
제 1:아몰퍼스 카본막과 갈륨, 인듐, 주석, 및 안티몬으로부터 선택되는 적어도 1종의 금속을 접촉시키고, 접촉 계면에 그래핀막을 형성하는 공정을 포함하는 것을 특징으로 하는 그래핀막의 제조 방법.
제 2:제 1에 있어서, 아몰퍼스 카본막과 갈륨을 접촉시키고, 접촉 계면에 그래핀막을 형성하는 것을 특징으로 하는 그래핀막의 제조 방법.
제 3: 제 1 또는 제 2에 있어서, 아몰퍼스 카본막은 유기막을 진공 열처리함으로써 아몰퍼스상으로 탄화시켜서 얻은 것을 특징으로 하는 그래핀막의 제조 방법.
제 4: 제 1 또는 제 2에 있어서, 아몰퍼스 카본막은 유기막에 아몰퍼스 카본을 증착시키고, 이어서 진공 열처리함으로써 유기막을 아몰퍼스상으로 탄화시켜서 얻은 것을 특징으로 하는 그래핀막의 제조 방법.
제 5: 제 1 내지 제 4 중 어느 하나에 있어서, 아몰퍼스 카본막을 갈륨, 인듐, 주석, 및 안티몬으로부터 선택되는 적어도 1종의 액체 금속의 표면에 전사하고, 이어서 진공 열처리함으로써 그래핀막을 형성하는 것을 특징으로 하는 그래핀막의 제조 방법.
제 6: 제 5에 있어서, 액체 금속이 액체 갈륨인 것을 특징으로 하는 그래핀막의 제조 방법.
제 7: 전자 소자 기판 상에 레지스트를 도포하고, 전자 회로에 대응하는 레지스트 패턴을 형성한 후 이 레지스트 패턴에 갈륨, 인듐, 주석, 및 안티몬으로부터 선택되는 적어도 1종의 액체 금속을 접촉시키고, 이어서 진공 열처리함으로써 레지스트 패턴을 그래핀화해서 전자 회로를 형성하는 공정을 포함하는 것을 특징으로 하는 전자 소자의 제조 방법.
제 8: 제 7에 있어서, 액체 금속이 액체 갈륨인 것을 특징으로 하는 전자 소자의 제조 방법.
제 9: 상기 제 1 내지 제 6 중 어느 하나의 방법에 의해 아몰퍼스 카본막과 금속의 접촉 계면에 그래핀막을 형성한 후 아몰퍼스 카본막을 기판 표면에 접촉시켜서 그래핀막을 기판에 전사하는 공정을 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
제 10: 제 9에 있어서, 기판이 전자 소자 기판인 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
제 11: 제 1 내지 제 6 중 어느 하나의 방법에 의해 아몰퍼스 카본막과 금속의 접촉 계면에 그래핀막을 형성한 후 아몰퍼스 카본막을 중간 매체 표면에 접촉시켜서 그래핀막을 중간 매체에 전사하는 공정과, 중간 매체에 전사된 그래핀막을 기판 표면에 접촉시켜서 그래핀막을 기판에 전사하는 공정을 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
제 12: 제 9 내지 제 11 중 어느 하나에 있어서, 기판 및/또는 중간 매체에 전사된 그래핀막 상에 남는 금속을 산으로 세정 제거하는 공정을 더 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
야금학적으로는 갈륨(Ga)과 탄소(C)는 전율비고용이다. 그러나 X선 흡수단 스펙트럼(NEXAFS)의 데이터로부터 갈륨원자와 탄소원자의 결합이 형성되는 것이 나타내어져 있다. 본 발명자 등은 갈륨과 탄소의 반응 과정의 연구로부터 액체 갈륨과 아몰퍼스 탄소의 계면에서 그라파이트화 반응이 약 1000℃ 정도의 비교적 저온에서 유기되어 대면적의 그래핀의 형성이 가능한 것을 발견하여 본 발명을 완성하기에 이르렀다.
또한, 갈륨과 동일한 성질에 의거해서 인듐, 주석, 및 안티몬에도 유추된다고 여겨진다.
(발명의 효과)
본 발명의 그래핀막의 제조 방법에 의하면, 대면적의 그래핀을 고온을 필요로 하지 않고 제조할 수 있다. 즉, 원료가 되는 아몰퍼스 카본막을 액체 갈륨 등의 액체 금속면에 접촉시키면 용이하게 금속 액면에 아몰퍼스 카본막을 전사할 수 있다. 이러한 아몰퍼스 카본막이 액체 금속 표면에 전사된 상태에서 1000℃ 정도의 열처리를 행함으로써 갈륨 등의 금속 액면과의 접촉부에서 대면적의 그래핀막을 형성할 수 있다.
본 발명의 전자 소자의 제조 방법에 의하면, 전자 소자 기판 상에 레지스트에 의한 FET 회로 패턴을 용이하게 형성할 수 있고, 또한 소자를 집적해서 대면적화 프로세스에도 용이하게 적용할 수 있다.
본 발명의 그래핀막의 전사 방법에 의하면, 상기 방법으로 형성된 그래핀막을 전자 소자 기판 등의 기판의 소망의 장소에 전사할 수 있어 대면적의 그래핀막을 기판 상에 얻을 수 있다.
또, 액체 갈륨 등의 액체 금속의 액면 상에 상기 방법으로 형성된 그래핀막을 유기 실리콘 수지 등의 중간 매체에 전사하고, 중간 매체에 전사된 그래핀막을 기판 표면에 접촉시킴으로써 그래핀막을 전자 소자 기판 등의 기판의 소망의 장소에 전사할 수 있어 대면적의 그래핀막을 기판 상에 얻을 수 있다.
도 1은 그래핀막의 원료인 아몰퍼스 카본막을 합성하는 공정을 설명하는 도면이다.
도 2는 유기막 상에 아몰퍼스 카본을 증착시키는 공정을 설명하는 도면이다.
도 3은 아몰퍼스 카본막을 액체 갈륨 표면에 전사한 진공 열처리 전의 사진(좌)과, 진공 열처리 후의 사진(우)이다.
도 4는 액체 갈륨 상에 뜬 상태로 유지되어 있는 그래핀막의 개념도이다.
도 5는 아몰퍼스 카본막의 한면(갈륨과의 접촉면)에 형성된 그래핀막을 갈륨과 함께 희염산 중에 넣어서 액체 갈륨을 그래핀면으로부터 제거하고, 유리된 막을 투과형 전자 현미경용 메시로 퍼내어 고분해 관찰을 행한 결과를 나타내는 투과형 전자 현미경 사진이다.
도 6은 투과형 전자 현미경용 메시 상에서의 그래핀막의 절곡 부분의 투과형 전자 현미경 사진과, 제한 시야 회절상(좌하)이다.
도 7은 투과형 전자 현미경용 메시 상에서의 그래핀막의 절곡 부분의 투과형 전자 현미경 사진이다.
도 8은 유기 실리콘 수지를 사용해서 그래핀막을 전자 소자 기판 상에 전사하는 공정을 설명하는 도면이다.
도 9는 갈륨 표면에 제작한 그래핀막을 PDMS 시트에 접촉시켜서 전사한 상태를 나타내는 사진이며, (a)는 전사 후, (b)는 희염산 처리에 의해 갈륨을 제거한 후의 상태를 나타낸다.
도 10은 다층 그래핀의 고분해능 TEM상과 라만 스펙트럼이다((a)아몰퍼스 카본막 두께 15nm, 열처리 온도 1000℃, (b)아몰퍼스 카본막 두께 8nm, 열처리 온도 1000℃, (c)아몰퍼스 카본막 두께 3nm(폴룬발막만), 열처리 온도 1000℃, (d)아몰퍼스 카본막 두께 3nm(폴룬발막만), 열처리 온도 1100℃).
도 11은 실시예에 있어서 제작한 전형적인 디바이스 구조와 그 사진을 나타낸다.
도 12는 실시예에 있어서 제작한 디바이스의 소스·드레인간의 I-V 특성(ISD-VSD 특성) 등을 나타낸다.
도 13은 실시예에 있어서 제작한 디바이스의 소스·드레인간의 I-V 특성(ISD-VSD 특성) 등을 나타낸다.
도 14는 그래핀 FET를 제작하기 위한 공정을 나타낸다.
도 15는 좌상의 사진은 400nm 두께 NEB 레지스트의 전자빔 노광 후의 채널 패턴, 좌하의 사진은 레지스트 패턴을 그래핀화하고, 금으로 소스·드레인 전극을 작성했을 때의 FET 채널 디바이스의 광학 현미경상, 우측의 그래프는 이들에 대응하는 FET 특성을 나타낸다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대해서 설명한다. 또한, 이하에 있어서는 금속으로서 갈륨을 사용한 경우를 예로서 설명한다.
본 발명의 그래핀막의 제조 방법에서는 우선 목적의 그래핀막의 원료로서, 예를 들면 직경 수㎜∼수㎝의 지름을 갖고, 두께가 수㎚인 아몰퍼스 카본막을 합성한다.
우선, 아몰퍼스 카본막의 원료로서 콜로디온막이나 폴룬발막 등의 유기막을 형성한다. 예를 들면 도 1에 나타낸 바와 같이, 증류수(2) 위에 콜로디온막이나 폴룬발막 등의 유기막의 용액 액적(1)을 적하하여 수면 상에 극박의 유기막(3)을 얻는다. 전형적으로는 5% 콜로디온액을 사용하면 막두께 약 30nm의 유기막(3)을 얻을 수 있다.
이 유기막(3)을 알루미나 등의 세라믹스 링(4)으로 퍼내면 세라믹스 링(4) 상에 유기막(3)을 붙일 수 있다.
유기막으로서는 콜로디온막, 폴룬발막 이외에 LB(랭뮤어-블로드젯)막이나, PMMA(폴리메틸메타크릴레이트)막 등의 레지스트 재료 등 용도에 따라서 막두께 수㎚의 여러가지 유기막을 사용하는 것이 가능하다. 예를 들면, 막두께 수㎚의 콜로디온막이나 폴룬발막을 붙인 메시가 투과형 전자 현미경용 시료 유지막으로서 이용되고 있다.
이어서, 유기막을 진공 열처리함으로써 아몰퍼스상으로 탄화시켜서 아몰퍼스 카본막을 합성한다. 예를 들면, 유기막을 붙인 세라믹스 링을 500℃에서 30분 진공 열처리하면 유기막이 분해되어 탄소로 변성된다.
본 발명에서는 아몰퍼스 카본막의 균일성과 강도를 개선하기 위해서 유기막 상에 아몰퍼스 카본을 증착해도 좋다. 예를 들면, 도 2에 나타낸 바와 같이, 적외선 펄스 YAG 레이저(6)를 사용하여 어블레이션용 탄소 원료(5)인 고형 탄소 타겟을 레이저 어블레이션함으로써 유기막 상에 아몰퍼스 카본막(7)을 피복한다. 이 아몰퍼스 카본막(7)을 피복한 유기막을 진공 열처리함으로써 유기막이 분해되어 탄소로 변성됨과 아울러 증착된 아몰퍼스 카본막(7)은 막형상을 거의 유지이면서 잔존하고, 전체적으로 균일성과 강도가 개선된 아몰퍼스 카본막을 얻을 수 있다.
이어서, 이렇게 하여 얻어진 아몰퍼스 카본막을 액체 갈륨의 표면에 접촉시켜서 전사하고, 진공 중에서 열처리를 행한다. 예를 들면, 도 3 좌측의 사진에 나타낸 바와 같이, 아몰퍼스 카본막을 붙인 세라믹스 링을 액체 갈륨(8)의 상면에 접촉시킨다. 여기에서는 나중의 그래핀 반응 공정을 위해서 액체 갈륨을 알루미나 도가니 속에 유지하고 있다. 이 알루미나 도가니의 표면에서는 액체 갈륨의 매우 강한 강한 표면 장력 때문에 액면이 볼록형상으로 쌓인다. 이 액체 갈륨의 볼록형상 액면에 아몰퍼스 카본막이 전사된다. 도 3의 사진에서는 직경 3㎜ 정도의 아몰퍼스 카본막을 전사하고 있지만, 직경 수㎝의 아몰퍼스 카본막도 비교적 용이하게 전사할 수 있다.
아몰퍼스 카본막을 액체 갈륨의 표면에 접촉시켜서 전사시킨 후 이 아몰퍼스 카본막을 진공 열처리한다. 예를 들면, 진공 중 1000℃에서 10∼30분 정도 열처리를 행함으로써 액체 갈륨과 아몰퍼스 카본막의 접촉 계면에 그래핀이 형성된다.
갈륨의 증기압은 1000℃에서 10-4Pa 정도이므로 진공 중 열처리에 의해 서서히 갈륨의 증발이 일어나지만, 1회의 그래핀 합성 반응에서의 증발량은 소량이다. 공업적인 응용에 있어서는 반응관을 클로즈드 회로로 해서 증발량을 제어함으로써 합성 그래핀의 품질 유지 관리를 행하는 것이 고려된다.
1000℃, 30분의 진공 열처리 후에 실온까지 냉각한 결과가 도 3 우측의 사진이다. 1000℃에서의 반응에도 불구하고, 진공 열처리 전의 최초의 아몰퍼스 카본막의 형상을 유지한 채 아몰퍼스 카본막(9)이 액체 갈륨 상에 남아 있는 모양이 나타내어져 있다.
이 액체 갈륨 상에 뜬 상태로 유지되어 있는 그래핀막의 개념도를 도 4에 나타낸다. 액체 갈륨(8)과의 접촉 계면에 그래핀막(10)이 형성되고, 그 위에는 미반응의 아몰퍼스 카본막(11)이 남아 있다.
이와 같이, 그래핀막(10)은 원료인 아몰퍼스 카본막(11) 중 갈륨과의 접촉 계면의 부분에 형성되고, 반응 후에도 아몰퍼스 카본막(11)이 잔존한다. 그리고 아몰퍼스 카본막(11)이 잔존하고 있는 것에 의해 그래핀막(10)이 보강되어 있고, 기판에의 전사시에 대면적의 그래핀막(10)의 파손을 방지하는 데에 있어서 중요한 역활을 하고 있다.
이상과 같이 해서 얻어진 그래핀막은 이것을 기판에 전사할 수 있다. 예를 들면, 아몰퍼스 카본막과 갈륨의 접촉 계면에 그래핀막을 형성한 후 이것을 직접 사용해서 아몰퍼스 카본막을 기판 표면에 접촉시켜 그래핀막을 기판에 전사할 수 있다.
기판으로서는 산화막이 형성된 실리콘 등의 전자 소자 기판을 사용할 수 있고, 예를 들면, 실리콘 산화막의 표면에 그래핀막을 전사하거나 또는 전자 소자 기판 상의 전극 표면에 그래핀막을 전사할 수 있다. 그래핀막을 전자 소자 기판의 전극 또는 그 일부로서 사용하는 경우에는 전자 소자 기판의 전극 표면에 그래핀면을 겉으로 해서 놓거나 또는 전자 소자 기판의 표면에 그래핀면을 겉으로 해서 놓고, 뒤에서부터 막의 가공과 전극 형성을 행하는 등의 자유도가 있다.
그래핀막은 아몰퍼스 카본에 대해서 산소 플라즈마 등에 대한 에칭 내성이 높으므로, 산소 플라즈마나 산소 분위기 중에서의 열처리에 의해 여분의 아몰퍼스 카본막을 제거하는 것도 가능하다.
또, 아몰퍼스 카본막과 갈륨의 접촉 계면에 그래핀막을 형성한 후 아몰퍼스 카본막을 중간 매체 표면에 접촉시켜서 그래핀막을 중간 매체에 전사하고, 이어서 중간 매체에 전사된 그래핀막을 기판 표면에 접촉시켜서 그래핀막을 기판에 전사할 수도 있다. 예를 들면, 도 8에 나타낸 바와 같이, PDMS(폴리디메틸실록산) 수지 등의 유기 실리콘 수지(12)의 표면에 아몰퍼스 카본막은 잘 부착되는 한편, 액체 갈륨은 유기 실리콘 수지(12)에는 매우 젖음성이 나쁘다. 이 성질을 이용해서 액체 갈륨 상에 떠 있는 그래핀막을 유기 실리콘 수지(12)의 표면에 전사할 수 있다. 유기 실리콘 수지(12)에 전사된 그래핀막(13) 상에 일부 잔존하는 액체 갈륨은 희염산 등의 산으로 처리함으로써 그래핀막으로부터 제거할 수 있다. 이어서, 유기 실리콘 수지(12)의 표면에 전사된 그래핀막(13)을, 예를 들면 스탬프의 요령으로 전자 소자 기판(14)에 재전사할 수 있다.
이와 같이 유기 실리콘 수지 등의 중간 매체에의 간접 전사를 행하면 전자 소자 기판 상에서는 기판 표면에 그래핀막이 존재하게 된다. 이 그래핀막의 위로부터 레지스트 처리 등으로 전자 회로 패턴을 형성해서 그래핀 소자를 합성하는 것도 가능하다.
또, 본 발명에서는 전자 소자를 다음의 방법에 의해 제조할 수도 있다. 우선, 전자 소자 기판 상에 레지스트를 도포하여 전자 회로에 대응하는 레지스트 패턴을 형성한다. 이 공정은 유기 재료에 의한 레지스트, 예를 들면 화학 증폭형 레지스트 등을 사용해서 종래부터 알려져 있는 방법으로 행할 수 있다.
이어서, 이 레지스트 패턴에 액체 갈륨을 접촉시키고, 이어서 진공 열처리함으로써 레지스트 패턴을 그래핀화해서 전자 회로를 형성한다. 구체적으로는 레지스트 패턴을 직접 액체 갈륨으로 덮고, 상술한 바와 같은 조건에 따라서 진공 열처리를 행해 레지스트 패턴을 그래핀화한다.
이러한 방법의 큰 이점은 최초의 레지스트 패턴으로 폭 10nm 정도의 레지스트 채널을 종래 기술에 의거해서 매우 용이하게 형성할 수 있는 점이다. 일반적인 그래핀막의 전사 방법에서는 막을 실리콘 산화막 상에 전사한 후에 그래핀막에 레지스트를 도포하고, 전자빔 노광으로 채널 패턴을 형성한 후 에칭 처리 등을 행할 필요가 있지만, 그래핀 채널 자체 및 에지부에서의 가공 대미지가 걱정되는 경우도 있다. 그러나 상기 방법에 의하면, 액체 갈륨의 접촉 부분에서 그래핀이 형성되므로 실리콘 기판 등의 전자 소자 기판 상에 레지스트에 의한 FET 회로 패턴을 형성하는 것이 용이하며, 또한, 소자를 집적해서 대면적화 프로세스에도 용이하게 적용할 수 있다.
이상으로 설명한 실시형태에서는 아몰퍼스 카본 구조물(막)과 액체 갈륨의 접촉 계면에 있어서 균질한 그래핀막을 제작하고 있다. 얻어진 그래핀막은 사이즈 및 그래핀의 층수가 고정밀도로 제어되어 있고, 그래핀이 갖는 양전도성, 고이동도, 비탄성 전자 및 스핀 전도성, 역학적 강도, 양열전도성, 광흡수나 발광 등의 특성이 충분히 얻어져 전자 소자나 스핀 소자 등의 각종 기능 소자에의 응용 전개가 가능하다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 조금도 한정되는 것은 아니다.
<실시예 1>
다음의 순서로 그래핀막을 제작했다. 우선, 증류수 위에 5% 콜로디온액을 적하하여 수면 위에 극박의 콜로디온막을 얻었다. 이 콜로디온막을 알루미나 세라믹스 링으로 퍼내어 링 상에 막두께 약 30nm 콜로디온막을 형성했다.
이어서, 1064nm의 적외선 펄스 YAG 레이저를 사용해서 고형 탄소 타겟을 레이저 어블레이션함으로써 콜로디온막 상에 막두께 약 10nm의 아몰퍼스 카본막을 피복했다.
이어서, 아몰퍼스 카본막을 피복한 세라믹 링을 500℃, 30분에서 진공 열처리를 행하고, 콜로디온막을 분해해서 탄소로 변성시켰다. 열처리 후 세라믹 링 상에는 막두께 약 20nm의 아몰퍼스 카본막이 잔존했다.
이어서, 도 3 좌측의 사진에 나타낸 바와 같이, 직경 3㎜ 정도의 아몰퍼스 카본막을 붙인 세라믹스 링을 액체 갈륨 상면에 접촉시켜 전사했다. 액체 갈륨은 나중의 그래핀 반응 공정을 위해서 알루미나 도가니 내에 유지했다.
이어서, 액체 갈륨 표면에 전사된 아몰퍼스 카본막을 진공 중 1000℃에서 열처리했다. 1000℃ 30분의 반응 후에 실온까지 냉각한 결과가 도 3 우측의 사진이다. 1000℃에서의 반응에도 불구하고 최초의 아몰퍼스 카본막의 형상을 유지한 채 막이 액체 갈륨 상에 잔존하고 있었다.
이 아몰퍼스 카본막의 한면(갈륨과의 접촉면)에 형성된 그래핀막을 갈륨과 함께 희염산 속에 넣어서 액체 갈륨을 그래핀면으로부터 떨어지게 하여 막을 유리했다. 이 막을 투과형 전자 현미경(TEM)용 메시로 퍼내어 고분해 관찰을 행한 결과가 도 5이다. 막은 희염산 중에서의 유리의 과정에서 절곡 세분화되어 있지만, 이것은 TEM 관찰을 위해서 어쩔 수 없는 것이다. 실제의 디바이스 제작에의 응용에서는 기판 상에 재전사함으로써 그래핀막은 막의 형태가 유지된다.
TEM의 시료 메시 상에 놓여진 막에는 많은 절곡이 관측된다. 그래핀막은 단층의 상태로 관측하는 것은 매우 곤란하지만, 대부분의 경우 수층의 그래핀이 적층된 상태로 되어 있다. TEM 시료 메시 상에서의 절곡의 부분에서는 그래핀의 C축이 TEM 전자선에 대하여 직교하므로 그래핀 적층 구조를 TEM 화상으로서 관찰하는 데에 매우 적합하다. 도 6에 나타낸 바와 같이, 4∼5층의 그래핀이 깨끗하게 합성되어 있는 것을 알 수 있다. 제한 시야 회절상(도 6 좌하)으로부터 그라파이트 C 면적층으로부터의 회절인 (0002)로 지수를 부여할 수 있는 회절 스폿이 나타나며, 그래핀의 적층 간격이 0.34nm인 것을 알 수 있다.
또한, 도 7로부터 막의 절곡부에서는 미반응 아몰퍼스 카본막과 그래핀이 콘트라스트를 형성하고, 이 절곡부에서는 절곡의 내측이 그래핀층이며, 절곡의 외측이 미반응 아몰퍼스 카본층인 것을 알 수 있다.
<실시예 2>
실시예 1의 순서에 의해 갈륨 표면에 제작한 그래핀막의 전사를 행했다. 갈륨 표면의 그래핀막에 대하여 PDMS 시트를 접촉시키면 그래핀막은 일부의 갈륨과 함께 PDMS 시트 표면에 부착되었다(도 9(a)). 그래핀막과 함께 부착된 갈륨을 희염산 중에서 처리하면 갈륨이 박리되어 도 9(b)의 사진에 나타낸 바와 같이 갈륨을 제거한 막이 PDMS 시트 표면에 잔존했다.
<실시예 3> 아몰퍼스 카본막 두께에 의한 결정성의 변화
실시예 1과 같이 해서 얻은 아몰퍼스 카본막과 액체 갈륨을 접촉시켜 5×10-4Pa의 진공 중에 있어서 1000℃ 또는 1100℃에서 30분간 열처리해서 아몰퍼스 카본과 액체 갈륨의 접촉 계면에 있어서 4∼6층의 다층 그래핀을 형성했다.
도 10은 다층 그래핀의 고분해능 TEM상과 라만 스펙트럼이다((a)아몰퍼스 카본막 두께 15nm, 열처리 온도 1000℃, (b)아몰퍼스 카본막 두께 8nm, 열처리 온도 1000℃, (c)아몰퍼스 카본막 두께 3nm(폴룬발막만), 열처리 온도 1000℃, (d)아몰퍼스 카본막 두께 3nm(폴룬발막만), 열처리 온도 1100℃).
그래핀화하기 전에 레이저 어블레이션에 의해 퇴적시키는 아몰퍼스 카본의 막두께를 변화시키면 그래핀막의 결정성이 변화되어 아몰퍼스 카본의 막두께를 15nm~3nm로 얇게 함에 따라 그래핀의 결정성이 좋아지는 경향이 보여졌다.
<실시예 4> 그래핀막의 전계 효과 특성
실시예 3에 있어서 얻은 그래핀을 300nm의 산화막이 형성된 Si 기판에 전사하고, 스텐실 마스크를 사용해서 Ti/Au 전극을 제작하고, 백 게이트 구조를 제작했다.
도 11에 제작한 전형적인 디바이스 구조를 나타내고, 도 12, 도 13에 소스·드레인간의 I-V 특성(ISD-VSD 특성) 등을 나타낸다. 제작된 그래핀의 ISD-VSD 특성은 게이트 전압 -100∼+100V의 인가에 대하여 SD 컨덕턴스가 명료하게 변화되어 최대 40%의 컨덕턴스의 변조가 보여졌다.
컨덕턴스의 최소값은 정(正) 바이어스측으로 크게 시프트하고, 특성은 p형의 양상을 보였다(도 12, 13 삽입도).
또, 아몰퍼스 카본의 막두께를 얇게 함으로써 컨덕턴스는 감소되고, 변화율은 향상되었다. 그래핀 디바이스 동작에서 그래핀의 배후에 잔존하는 아몰퍼스층이 크게 관계되어 있다고 여겨진다.
구체적으로는 15nm의 경우에는 겨우 소스·드레인간의 I-V 특성에 약간 경사의 차이가 생길 정도로 게이트 전압을 +100V로부터 -100V로 변화시켰을 때의 SD간 컨덕턴스 변화는 약 1% 정도였다. 아몰퍼스 카본막 두께를 8nm로 한 경우에는 컨덕턴스 변조는 6.5%로 증가했다. 또한 3nm두께의 아몰퍼스 카본(아몰퍼스 카본의 레이저 퇴적은 행하지 않고, 폴룬발막이 열분해로 형성된 것)에서는 16%의 컨덕턴스 변조가 보여지고, 그라파이트화 반응 온도를 1100℃로 한 경우에는 35%의 명료한 컨덕턴스 변조가 보여지는 FET 소자를 제작할 수 있었다.
이들 4개의 FET 소자의 컨덕턴스 특성을 비교하면 막두께 15nm에서는 컨덕턴스가 매우 큰, 즉 채널 저항값이 매우 낮은 것을 알 수 있다. 채널이 얇아지면 컨덕턴스가 낮아지고, 즉 채널 저항이 높아지며, 동시에 변조도도 커져 가는 것을 알 수 있다. 즉, 4∼6층의 그래핀의 아래에 아몰퍼스 카본이 있으면 이것을 흐르는 채널 전류에 의해 컨덕턴스가 커지고, 또한, Ga 상에 떠 있는 그래핀막을 Si 기판에 직접 전사하고 있기 때문에 게이트 산화막의 바로 위에는 저저항의 아몰퍼스 카본층이 존재한다. 이 저저항의 아몰퍼스 카본층은 게이트에 의해 인가된 전계를 차단(스크린)하고, 그래핀 채널에 인가되는 실효적인 전계 강도가 저하되어 변조 특성에 영향을 주고 있다고 여겨진다.
<실시예 5> Si 기판 상에서의 레지스트 패턴의 그라파이트화
도 14에 나타내는 공정에 의해 그래핀 FET를 제작했다. 실리콘 산화막 상에 레지스트(화학 증폭법 NEB 네가티브 레지스트)를 얇게(약 10nm 정도) 도포하고, 전자선 묘화로 FET 채널 패턴, 또한 전자 회로 패턴을 형성했다.
이 레지스트 패턴에 직접 액체 갈륨을 놓고 진공 열처리를 행함으로써 레지스트 패턴 전체를 그래핀화했다.
도 15 좌상의 사진은 400nm 두께 NEB 레지스트의 전자빔 노광 후의 채널 패턴, 도 15 좌하의 사진은 이 레지스트 패턴을 그래핀화해서 금으로 소스·드레인 전극을 형성했을 때의 FET 채널 디바이스의 광학 현미경상이다. 도 15 우측의 그래프는 이들에 대응하는 FET 특성을 나타낸다. 레지스트 패턴의 막두께가 얇을수록 FET 특성이 향상되어 4nm의 레지스트 채널 패턴에서는 17%의 컨덕턴스 변조가 얻어지는 FET 소자가 형성되었다.
(부호의 설명)
1: 유기막의 용액 액적 2: 증류수
3: 유기막 4: 세라믹스 링
5: 어블레이션용 탄소 원료 6: YAG 레이저
7: 아몰퍼스 카본막 8: 액체 갈륨
9: 액체 갈륨 표면에 전사된 아몰퍼스 카본막
10: 합성된 그래핀막 11: 미반응의 아몰퍼스 카본막
12: 유기 실리콘 수지
13: 유기 실리콘 수지 표면에 전사된 그래핀막
14: 전자 소자 기판

Claims (12)

  1. 아몰퍼스 카본막과 갈륨을 접촉시키고, 접촉 계면에 그래핀막을 형성하는 공정을 포함하는 것을 특징으로 하는 그래핀막의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 아몰퍼스 카본막은 유기막을 진공 열처리함으로써 아몰퍼스상으로 탄화시켜서 얻은 것을 특징으로 하는 그래핀막의 제조 방법.
  4. 제 1 항에 있어서,
    상기 아몰퍼스 카본막은 유기막에 아몰퍼스 카본을 증착시키고, 이어서 진공 열처리함으로써 상기 유기막을 아몰퍼스상으로 탄화시켜서 얻은 것을 특징으로 하는 그래핀막의 제조 방법.
  5. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 아몰퍼스 카본막을 액체 갈륨의 표면에 전사하고, 이어서 진공 열처리함으로써 그래핀막을 형성하는 것을 특징으로 하는 그래핀막의 제조 방법.
  6. 삭제
  7. 전자 소자 기판 상에 레지스트를 도포하고, 전자 회로에 대응하는 레지스트 패턴을 형성한 후 이 레지스트 패턴에 액체갈륨을 접촉시키고, 이어서 진공 열처리함으로써 상기 레지스트 패턴을 그래핀화해서 전자 회로를 형성하는 공정을 포함하는 것을 특징으로 하는 전자 소자의 제조 방법.
  8. 삭제
  9. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 기재된 그래핀막의 제조 방법에 의해 아몰퍼스 카본막과 갈륨의 접촉 계면에 그래핀막을 형성한 후 상기 아몰퍼스 카본막을 기판 표면에 접촉시켜서 상기 그래핀막을 상기 기판에 전사하는 공정을 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
  10. 제 9 항에 있어서,
    상기 기판은 전자 소자 기판인 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
  11. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 기재된 그래핀막의 제조 방법에 의해 아몰퍼스 카본막과 갈륨의 접촉 계면에 그래핀막을 형성한 후 상기 아몰퍼스 카본막을 중간 매체 표면에 접촉시켜서 상기 그래핀막을 상기 중간 매체에 전사하는 공정과, 상기 중간 매체에 전사된 상기 그래핀막을 기판 표면에 접촉시켜서 상기 그래핀막을 상기 기판에 전사하는 공정을 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
  12. 제 11 항에 있어서,
    상기 기판 및/또는 중간 매체에 전사된 상기 그래핀막 상에 남는 금속을 산으로 세정 제거하는 공정을 더 포함하는 것을 특징으로 하는 기판에의 그래핀막의 전사 방법.
KR1020117022297A 2009-03-27 2010-03-17 그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법 KR101357060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-080307 2009-03-27
JP2009080307 2009-03-27
PCT/JP2010/054602 WO2010110153A1 (ja) 2009-03-27 2010-03-17 グラフェン膜の製造方法、電子素子の製造方法および基板へのグラフェン膜の転写方法

Publications (2)

Publication Number Publication Date
KR20110131225A KR20110131225A (ko) 2011-12-06
KR101357060B1 true KR101357060B1 (ko) 2014-02-03

Family

ID=42780846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117022297A KR101357060B1 (ko) 2009-03-27 2010-03-17 그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법

Country Status (6)

Country Link
US (1) US20120082787A1 (ko)
EP (1) EP2412670B1 (ko)
JP (1) JP4970619B2 (ko)
KR (1) KR101357060B1 (ko)
CN (1) CN102438944B (ko)
WO (1) WO2010110153A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012144415A (ja) * 2010-12-21 2012-08-02 Meijo Univ グラフェン素材の製造方法及びグラフェン素材
WO2012086387A1 (ja) * 2010-12-21 2012-06-28 日本電気株式会社 グラフェン基板の製造方法およびグラフェン基板
JP5950935B2 (ja) * 2010-12-31 2016-07-13 ▲海▼洋王照明科技股▲ふん▼有限公司 非晶質炭素被覆酸化グラフェン複合材料の製造方法及び非晶質炭素被覆酸化グラフェン複合材料の使用
JP5739175B2 (ja) * 2011-01-24 2015-06-24 株式会社カネカ グラフェン／高分子積層体およびその利用
CN102906015B (zh) * 2011-02-09 2015-04-08 创业发展联盟技术有限公司 多层石墨烯被覆基板的制造方法
US9284417B2 (en) * 2011-06-03 2016-03-15 Sekisui Chemical Co., Ltd. Composite material and method for producing same
KR101878736B1 (ko) * 2011-06-24 2018-07-17 삼성전자주식회사 그래핀 제조방법
US8557643B2 (en) 2011-10-03 2013-10-15 International Business Machines Corporation Transistor device with reduced gate resistance
CN102774065B (zh) * 2012-06-01 2015-04-29 中国科学院宁波材料技术与工程研究所 一种具有石墨烯结构的非晶碳膜及其制备方法
KR101920718B1 (ko) 2012-07-27 2018-11-21 삼성전자주식회사 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
PL224447B1 (pl) 2012-08-25 2016-12-30 Advanced Graphene Products Spółka Z Ograniczoną Odpowiedzialnością Sposób oddzielania grafenu od ciekłej matrycy formującej
CN104619636A (zh) * 2012-09-03 2015-05-13 积水化学工业株式会社 复合材料及其制造方法
KR101375145B1 (ko) 2013-04-17 2014-03-21 국립대학법인 울산과학기술대학교 산학협력단 탄소체를 포함하는 그래핀 도전층, 그 제조 방법, 그를 포함하는 광전소자, 태양전지 및 전자 소자
JP2015024937A (ja) * 2013-07-26 2015-02-05 住友電気工業株式会社 グラファイト膜の製造方法およびグラファイト構造体
ES2589793T3 (es) 2013-10-28 2016-11-16 Advanced Graphene Products Sp. Z O. O. Procedimiento de producción de grafeno sobre un metal líquido
US9284640B2 (en) 2013-11-01 2016-03-15 Advanced Graphene Products Sp. Z.O.O. Method of producing graphene from liquid metal
CN104229784B (zh) * 2014-09-10 2016-04-13 浙江碳谷上希材料科技有限公司 一种离子增强石墨烯膜的制备方法
GB2530337B (en) * 2014-09-22 2018-10-17 Bae Systems Plc Graphene Manufacture
KR101630070B1 (ko) * 2014-10-08 2016-06-14 경희대학교 산학협력단 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법
WO2017159062A1 (ja) 2016-03-17 2017-09-21 国立大学法人名古屋工業大学 カンチレバーおよびカンチレバーの製造方法
CN108117070B (zh) * 2016-11-30 2020-12-04 清华大学 人造石墨的制备方法
KR102284825B1 (ko) * 2017-04-11 2021-08-02 항저우 고우시 테크놀로지 컴퍼니 리미티드 플렉시블 그래핀 필름 및 그 제조방법
KR102225590B1 (ko) * 2017-09-26 2021-03-10 고려대학교 산학협력단 박막성장방법 및 박막의 결정상태를 바꾸는 방법
US11057994B2 (en) 2017-10-03 2021-07-06 Northwestern University Conductive graphene interfacial barriers for liquid metal electronics
KR102234101B1 (ko) * 2018-09-21 2021-04-01 고려대학교 산학협력단 박막성장구조, 박막성장방법 및 박막열처리방법
CN110963486A (zh) * 2018-09-28 2020-04-07 浙江大学 一种基于方华层增强石墨烯与柔性基底界面的方法
CN116216705B (zh) * 2022-12-30 2024-07-23 苏州大学 一种碳氢化合物催化制备氧化石墨烯的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209781A (ja) * 1990-11-30 1992-07-31 Nisshinbo Ind Inc ガラス状炭素被覆体の製造方法
JPH0897102A (ja) * 1994-09-29 1996-04-12 Nisshinbo Ind Inc 電気二重層キャパシタ及び二次電池用分極性電極、その製造方法及びこの分極性電極を使用した電気二重層キャパシタ或いは二次電池

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053250A (en) * 1991-03-21 1991-10-01 International Business Machines Corporation Thin film magnetic medium with controlled grain morphology and topology for improved performance
US6806228B2 (en) * 2000-06-29 2004-10-19 University Of Louisville Low temperature synthesis of semiconductor fibers
JP4714371B2 (ja) * 2001-06-06 2011-06-29 ポリマテック株式会社 熱伝導性成形体及びその製造方法
US6849245B2 (en) * 2001-12-11 2005-02-01 Catalytic Materials Llc Catalysts for producing narrow carbon nanostructures
JP2005045188A (ja) * 2003-07-25 2005-02-17 Fuji Xerox Co Ltd 電子素子、集積回路およびその製造方法
JP4872112B2 (ja) * 2004-05-13 2012-02-08 国立大学法人北海道大学 微小カーボン分散物
JP4484047B2 (ja) * 2004-09-03 2010-06-16 三菱瓦斯化学株式会社 配向性カーボンナノチューブのパターン化された柱形状集合体および電界放出型冷陰極の製造方法
CN100551822C (zh) * 2007-08-14 2009-10-21 湖北大学 一种二维单层石墨烯的制备方法
JP5137066B2 (ja) * 2007-09-10 2013-02-06 国立大学法人福井大学 グラフェンシートの製造方法
KR101443222B1 (ko) * 2007-09-18 2014-09-19 삼성전자주식회사 그라펜 패턴 및 그의 형성방법
US8535553B2 (en) * 2008-04-14 2013-09-17 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
JP5578639B2 (ja) * 2008-08-04 2014-08-27 住友電気工業株式会社 グラファイト膜製造方法
JP5578640B2 (ja) * 2008-08-27 2014-08-27 住友電気工業株式会社 導電性膜、導電性基板、透明導電性フィルムおよびこれらの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04209781A (ja) * 1990-11-30 1992-07-31 Nisshinbo Ind Inc ガラス状炭素被覆体の製造方法
JPH0897102A (ja) * 1994-09-29 1996-04-12 Nisshinbo Ind Inc 電気二重層キャパシタ及び二次電池用分極性電極、その製造方法及びこの分極性電極を使用した電気二重層キャパシタ或いは二次電池

Also Published As

Publication number Publication date
JP4970619B2 (ja) 2012-07-11
EP2412670A4 (en) 2014-09-10
WO2010110153A1 (ja) 2010-09-30
CN102438944A (zh) 2012-05-02
EP2412670A1 (en) 2012-02-01
KR20110131225A (ko) 2011-12-06
EP2412670B1 (en) 2016-06-01
JPWO2010110153A1 (ja) 2012-09-27
CN102438944B (zh) 2014-07-16
US20120082787A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
KR101357060B1 (ko) 그래핀막의 제조 방법, 전자 소자의 제조 방법, 및 기판에의 그래핀막의 전사 방법
US8476739B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
US8535553B2 (en) Large-area single- and few-layer graphene on arbitrary substrates
US8980217B2 (en) Method of manufacturing graphene substrate, and graphene substrate
KR101611410B1 (ko) 그래핀의 제조 방법
US20120021224A1 (en) Graphene/graphene oxide platelet composite membranes and methods and devices thereof
JP6754355B2 (ja) グラフェンおよび電子素子ならびにこれらの製造方法
KR101513136B1 (ko) 그래핀 필름의 제조방법, 그래핀 필름, 및 이를 포함하는 전자 소자
Wang et al. Growth of two-dimensional materials on hexagonal boron nitride (h-BN)
WO2009139331A9 (ja) 炭素線および炭素膜からなるナノ構造体およびそれらの製造方法
TW201303064A (zh) 在基板上成長碳薄膜或無機材料薄膜的方法
TWI526559B (zh) 藉由物理氣相沉積法在基板上成長碳薄膜或無機材料薄膜的方法
JP2016537292A (ja) シリコンカーバイド上のグラフェン層の形成方法
JP5973390B2 (ja) グラフェン製造方法
Juvaid et al. Direct growth of wafer-scale, transparent, p-type reduced-graphene-oxide-like thin films by pulsed laser deposition
Ji et al. Understanding the 2D-material and substrate interaction during epitaxial growth towards successful remote epitaxy: a review
Young et al. Uniform large-area growth of nanotemplated high-quality monolayer MoS2
Lee et al. Scalable nanoimprint patterning of thin graphitic oxide sheets and in situ reduction
KR20110014847A (ko) 그라핀 제조방법 및 그라핀층을 포함하는 적층구조물
Xu et al. Fabrication of submillimeter-sized single-crystalline graphene arrays by a commercial printing-assisted CVD method
Tiginyanu et al. Ultra-thin membranes for sensor applications
Verguts et al. Synthesis and Transfer of High-Quality Single-Layer Graphene
Yue et al. Growth and characterization of graphene, silicene, SiC, and the related nanostructures and heterostructures on silicon wafer
JP2013177659A (ja) グラフェン構造の製造方法
KR101510217B1 (ko) 나노임프린트를 이용한 고결정성 나노구조 제조방법 및 이를 이용한 트랜지스터의 제조방법 및 센서의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee