KR101346708B1

KR101346708B1 - 전력증폭기

Info

Publication number: KR101346708B1
Application number: KR1020120067791A
Authority: KR
Inventors: 요시노부 사사키; 카즈야 야마모토
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2011-06-27
Filing date: 2012-06-25
Publication date: 2014-01-03
Also published as: TW201320584A; JP2013009249A; US8587373B2; CN102857179A; KR20130007456A; US20120326784A1

Abstract

소자 격차나 주파수 특성에 대해 둔감하고 저손실의 전력증폭기를 얻는다. 입력 단자 IN으로부터 입력한 입력 신호를 증폭 소자 Tr1이 증폭한다. 증폭 소자 Tr1의 출력 신호를 증폭 소자 Tr2이 증폭한다. 증폭 소자 Tr2의 출력 신호는 출력 단자 OUT로부터 출력된다. 증폭 소자 Tr2의 출력과 출력 단자 OUT 사이에 정합회로 M3a, M3b이 접속되어 있다. 증폭 소자 Tr1의 출력과 증폭 소자 Tr2의 입력 사이에 스위치 SW1이 접속되어 있다. 증폭 소자 Tr1의 출력에 스위치 SW2의 일단이 접속되어 있다. 정합회로 M3a, M3b은, 증폭 소자 Tr2의 출력과 접지점 사이에 직렬로 접속된 인덕터 L5 및 커패시터 C1을 갖는다. 인덕터 L5과 커패시터 C1을 접속하는 접속점 X에, 스위치 SW2의 타단이 접속되어 있다.

Description

전력증폭기{POWER AMPLIFIER}

본 발명은, 휴대전화 등에 사용되는 전력증폭기에 관한 것이다.

전력증폭기는 휴대전화의 소비 전력 중 큰 웨이트를 차지하기 때문에, 저소비전력화를 위해 전력증폭기의 고효율화가 중요하다. 따라서, 고출력 모드와 저출력 모드를 스위치에 의해 전환하는 전력증폭기가 이용되고 있다(예를 들면, 특허문헌 1 참조).

일본국 특개평 7-336168호 공보

종래의 전력증폭기에서는, 저출력용의 출력 정합회로의 각 점에서 출력측을 바라보는 임피던스의 궤적이 저임피던스 영역을 통과하고 있었다. 따라서, 많은 전류가 흐르기 때문에, 인덕터, 커패시터, 및 스위치의 기생 저항에 의해 손실이 컸다. 또한, 인덕턴스나 커패시턴스 등의 소자 격차나 주파수 특성에 대해 민감하였다.

본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 소자 격차나 주파수 특성에 대해 둔감하고 저손실의 전력증폭기를 얻는 것이다.

본 발명에 관한 전력증폭기는, 입력 신호를 입력하는 입력 단자와, 상기 입력 신호를 증폭하는 제1 증폭 소자와, 상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와, 상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와, 상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와, 상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와, 상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고, 상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며, 상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고, 상기 제1 인덕터와 상기 제1 커패시터를 접속하는 제1 접속점에, 상기 제2 스위치의 타단이 접속되어 있는 것을 특징으로 한다.

본 발명에 의해, 소자 격차나 주파수 특성에 대해 둔감하고 저손실의 전력증폭기를 얻을 수 있다.

도 1은 본 발명의 실시형태 1에 관한 전력증폭기를 나타낸 회로도다.
도 2는 비교예에 관한 전력증폭기를 나타낸 회로도다.
도 3은 본 발명의 실시형태 1의 고출력용의 정합회로의 각 점에서 출력측을 바라보는 임피던스를 도시한 도면이다.
도 4는 비교예의 저출력용의 정합회로의 각 점에서 출력측을 바라보는 임피던스를 도시한 도면이다.
도 5는 본 발명의 실시형태 1의 저출력용의 정합회로의 각 점에서 출력측을 바라보는 임피던스를 도시한 도면이다.
도 6은 본 발명의 실시형태 2에 관한 전력증폭기를 나타낸 회로도다.
도 7은 본 발명의 실시형태 2의 고출력용의 정합회로의 각 점에서 출력측을 바라보는 임피던스를 도시한 도면이다.
도 8은 본 발명의 실시형태 2의 저출력용의 정합회로의 각 점에서 출력측을 바라보는 임피던스를 도시한 도면이다.
도 9는 본 발명의 실시형태 3에 관한 전력증폭기를 나타낸 회로도다.
도 10은 본 발명의 실시형태 4에 관한 전력증폭기를 나타낸 회로도다.
도 11은 본 발명의 실시형태 5에 관한 전력증폭기를 나타낸 회로도다.
도 12는 본 발명의 실시형태 6에 관한 전력증폭기를 나타낸 회로도다.
도 13은 본 발명의 실시형태 7에 관한 전력증폭기를 나타낸 회로도다.
도 14는 본 발명의 실시형태 8에 관한 전력증폭기를 나타낸 회로도다.
도 15는 본 발명의 실시형태 9에 관한 전력증폭기를 나타낸 회로도다.
도 16은 본 발명의 실시형태 10에 관한 전력증폭기를 나타낸 회로도다.
도 17은 본 발명의 실시형태 11에 관한 전력증폭기를 나타낸 회로도다.

본 발명의 실시형태에 관한 전력증폭기에 대해 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.

실시형태 1.

도 1은, 본 발명의 실시형태 1에 관한 전력증폭기를 나타낸 회로도다. 입력 단자 IN에 정합회로 M1을 거쳐 증폭 소자 Tr1의 입력(베이스)이 접속되어 있다. 증폭 소자 Tr1의 출력(콜렉터)과 증폭 소자 Tr2의 입력 사이에, 스위치 SW1과 정합회로 M2이 접속되어 있다. 증폭 소자 Tr2의 출력과 출력 단자 OUT 사이에 정합회로 M3a가 접속되어 있다.

증폭 소자 Tr1의 출력에 스위치 SW2의 일단이 접속되어 있다. 증폭 소자 Tr1의 출력은, 스위치 SW2와 정합회로 M3b을 거쳐 출력 단자 OUT에 접속되어 있다. 증폭 소자 Tr1, Tr2에는, 각각 인덕터 L1, L2를 거쳐 전원 Vcc으로부터 콜렉터 전압이 공급된다.

출력 정합회로는, 고출력용의 정합회로 M3a와 저출력용의 정합회로 M3b을 갖고, 양자는 스위치 SW3에 의해 전환된다. 정합회로 M3a는 인덕터 L3, L4, L5와 커패시터 C1, C2, C3으로 구성된다. 정합회로 M3b은 인덕터 L4, L5, L6과 커패시터 C1, C2, C3, C4로 구성된다. 고출력용의 정합회로 M3a는, 손실을 최대한 저감하기 위해, 손실이 되는 스위치 SW3을 포함하지 않는다.

정합회로 M3a, M3b에 있어서, 증폭 소자 Tr2의 출력과 접지점 사이에 인덕터 L5과 커패시터 C1이 직렬로 접속되어 있다. 이 인덕터 L5과 커패시터 C1을 접속하는 접속점 X에 스위치 SW2의 타단이 인덕터 L6과 스위치 SW3을 거쳐 접속되어 있다.

이때, 실제로는, 증폭 소자 Tr1, Tr2, Tr3의 베이스에 베이스 전류를 공급하는 베이스 바이어스 회로나, 스위치 SW1∼SW5나 증폭 소자 Tr1, Tr2, Tr3의 ON/OFF를 제어하는 제어회로 등이 있지만, 도면 중에서는 생략하고 있다.

이어서 동작에 대해 설명한다. 고이득·고출력 모드(제1모드)에서는, 제어회로에 의해 스위치 SW1을 ON, 스위치 SW2, SW3을 OFF, 트랜지스터 Tr1, Tr2을 ON우로 각각 설정한다. 우선, 입력 단자 IN으로부터 입력된 입력 신호를 증폭 소자 Tr1이 증폭한다. 다음에, 증폭 소자 Tr1의 출력 신호를 제2 증폭 소자 Tr2가 증폭한다. 그후, 증폭 소자 Tr2의 출력 신호는, 고출력용의 정합회로 M3a을 거쳐 출력 단자 OUT로부터 출력된다.

한편, 저이득·저출력 모드(제2모드)에서는, 제어회로에 의해 스위치 SW2, SW3을 ON, 스위치 SW1을 OFF, 트랜지스터 Tr1을 ON, 트랜지스터 Tr2을 OFF로 각각 설정한다. 우선, 입력 단자 IN으로부터 입력된 입력 신호를 증폭 소자 Tr1이 증폭한다. 그후, 증폭 소자 Tr1의 출력 신호는, 저출력용의 정합회로 M3b을 거쳐 출력 단자 OUT로부터 출력된다.

이어서, 본 실시형태의 효과에 대해 비교예와 비교해서 설명한다. 도 2는, 비교예에 관한 전력증폭기를 나타낸 회로도다. 인덕터 L5가 없고, 커패시터 C1이 커패시터 C5로 되어 있는 점이 실시형태 1과 다르다. 여기에서, 실시형태 1의 L5과 C1의 값은, 비교예의 C5과 동일한 커패시턴스로 보이는 것 같이 아래와 같이 설정되어 있다.

도 3은, 본 발명의 실시형태 1의 고출력용의 정합회로 M3a의 각 점(A∼F)으로부터 출력측을 바라보는 임피던스를 도시한 도면이다. 구체적으로는, 각 점에서 출력측을 바라보는 소망 주파수에 있어서의 임피던스를 특성 임피던스 50Ω의 스미스차트 위에 플롯한 도면이다. 이 고출력용의 정합회로 M3a의 각 점의 임피던스는, 비교예에서도 동일하다.

도 4는, 비교예의 저출력용의 정합회로 M3b의 각 점(A∼D, G, H)으로부터 출력측을 바라보는 임피던스를 도시한 도면이다. E점 및 G점에서 출력측을 바라보는 임피던스는 낮다. 따라서, 많은 전류가 흐르기 때문에, 인덕터 및 커패시터의 기생 저항이나, 스위치 SW3의 기생 저항에 의해 손실이 커진다. 또한, 임피던스의 궤적이 저임피던스 영역을 통과하기 때문에, 인덕턴스나 커패시턴스 등의 소자 격차나 주파수 특성에 대해 민감해진다.

한편, 도 5는, 본 발명의 실시형태 1의 저출력용의 정합회로 M3b의 각 점(A∼D, E1, E2, G, H)으로부터 출력측을 바라보는 임피던스를 도시한 도면이다. 임피던스의 궤적은 저임피던스 영역을 통과하지 않는다. 따라서, 인덕터 및 커패시터의 기생 저항이나, 스위치 SW3의 기생 저항에 의한 손실은 작아진다. 또한, 인덕턴스나 커패시턴스 등의 소자 격차나 주파수 특성에 대해 둔감해진다.

실시형태 2.

도 6은, 본 발명의 실시형태 2에 관한 전력증폭기를 나타낸 회로도다. 고출력용의 정합회로 M3a는 인덕터 L3, L7과 커패시터 C2, C3, C5, C6로 구성된다. 저출력용의 정합회로 M3b은 인덕터 L6,L 7과 커패시터 C2, C3, C4, C5, C6로 구성된다. 여기에서, 실시형태 2의 L7과 C6의 값은, 비교예의 L4과 같은 인덕턴스로 보이도록 아래와 같이 설정되어 있다.

정합회로 M3a, M3b에 있어서, 증폭 소자 Tr2의 출력과 출력 단자 OUT 사이에 인덕터 L7과 커패시터 C6이 직렬로 접속되어 있다. 이 인덕터 L7과 커패시터 C6을 접속하는 접속점 Y에 스위치 SW2의 타단이 인덕터 L6과 스위치 SW3을 거쳐 접속되어 있다. 그 밖의 구성은 실시형태 1과 동일하다.

도 7은, 본 발명의 실시형태 2의 고출력용의 정합회로 M3a의 각 점(A∼F, D1)으로부터 출력측을 바라보는 임피던스를 도시한 도면이다. 이 고출력용의 정합회로 M3a의 각 점의 임피던스는, 실시형태 1이나 비교예와 동일하다.

도 8은, 본 발명의 실시형태 2의 저출력용의 정합회로 M3b의 각 점(A∼C, D1, D2, G, H)으로부터 출력측을 바라보는 임피던스를 도시한 도면이다. 임피던스의 궤적은 저임피던스 영역을 통과하지 않기 때문에, 인덕터 및 커패시터의 기생 저항이나, 스위치 SW3의 기생 저항에 의한 손실은 작아진다. 또한, 인덕턴스나 커패시턴스 등의 소자 격차나 주파수 특성에 대해 둔감해진다.

실시형태 3.

도 9는, 본 발명의 실시형태 3에 관한 전력증폭기를 나타낸 회로도다. 본 실시형태는, 실시형태 1에 저이득·저출력 모드(제3모드)의 구성을 추가한 것이다.

고출력용의 정합회로 M3a는 인덕터 L3, L4, L5과 커패시터 C1, C2, C3로 구성된다. 저출력용의 정합회로 M3b은 인덕터 L4, L5, L6, L8, L9과 커패시터 C1, C2, C3, C7, C8로 구성된다. 저출력용의 정합회로 M3c은, 정합회로 M3b의 구성 이외에 인덕터 L9과 커패시터 C8과 스위치 SW5로 구성된다.

스위치 SW2의 타단과 접지점 사이에 인덕터 L7과 커패시터 C8이 직렬로 접속되어 있다. 입력 신호를 제3 증폭 소자 Tr3이 증폭한다. 스위치 SW4의 일단은 증폭 소자 Tr3의 출력에 접속되어 있다. 스위치 SW4의 타단은, 인덕터 L9과 스위치 SW5을 거쳐, 인덕터 L8과 커패시터 C7 사이에 접속되어 있다. 그 밖의 구성은 실시형태 1과 동일하다.

제1, 제2모드의 동작은 실시형태 1과 동일하다. 제3모드에서는, 제어회로에 의해 스위치 SW1, SW2을 OFF, 스위치 SW3, SW4, SW5을 ON, 증폭 소자 Tr1, Tr2을 OFF, 증폭 소자 Tr3을 ON으로 각각 설정한다.

정합회로 M3c에서는, 제3 모드의 패스(path)의 추출구 Z는, 인덕터 L8을 거치기 때문에 제2 모드의 패스의 추출구 X보다도 더욱 고임피던스측이 된다. 따라서, 제3 모드에 대해 더 저손실이 된다.

실시형태 4.

도 10은, 본 발명의 실시형태 4에 관한 전력증폭기를 나타낸 회로도다. 스위치 SW2의 타단과 접속점 X 사이에 인덕터 L10과 커패시터 C9과 스위치 SW3이 직렬로 접속되어 있다. 스위치 SW4의 타단은, 인덕터 L9과 스위치 SW5을 거쳐, 인덕터 L10과 커패시터 C9 사이에 접속되어 있다. 그 밖의 구성은 실시형태 3과 같다. 이에 따라, 제2, 제3 모드에 대한 추출구의 임피던스를 각각 설정할 수 있기 때문에, 정합회로의 조정이 용이해진다.

실시형태 5.

도 11은, 본 발명의 실시형태 5에 관한 전력증폭기를 나타낸 회로도다. 스위치 SW4의 타단은, 인덕터 L9과 스위치 SW5을 거쳐, 접속점 X에 접속되어 있다. 따라서, 제2, 제3 모드에 대한 추출구에 대한 추출 위치는 동하여, 스위치에 의해 경로를 전환한다. 이에 따라, 제3 모드시에 통과하는 스위치 수가 적어지기 때문에, 저손실이 된다.

실시형태 6.

도 12는, 본 발명의 실시형태 6에 관한 전력증폭기를 나타낸 회로도다. 인덕터 L5과 커패시터 C1 사이에 인덕터 L11이 접속되어 있다. 스위치 SW2의 타단은 인덕터 L11의 일단에 접속되고, 스위치 SW4의 타단은 인덕터 L11의 타단에 접속되어 있다. 그 밖의 구성은 실시형태 5와 동일하다. 이에 따라, 제2, 제3 모드에 대한 추출구의 임피던스를 각각 설정할 수 있기 때문에, 정합회로의 조정이 용이해진다.

실시형태 7.

도 13은, 본 발명의 실시형태 7에 관한 전력증폭기를 나타낸 회로도다. 스위치 SW4의 일단은 증폭 소자 Tr3의 출력에 접속되어 있다. 스위치 SW4의 타단은, 인덕터 L9과 스위치 SW5을 거쳐, 인덕터 L7과 커패시터 C6 사이의 접속점 Y에 접속되어 있다. 그 밖의 구성은 실시형태 2와 동일하다.

따라서, 제2, 제3 모드에 대한 추출구에 대한 추출 위치는 동일하고, 스위치에 의해 경로를 전환한다. 이에 따라, 제3 모드시에 통과하는 스위치 수가 적어지기 때문에, 저손실이 된다.

실시형태 8.

도 14는, 본 발명의 실시형태 8에 관한 전력증폭기를 나타낸 회로도다. 인덕터 L4과 커패시터 C6 사이에 인덕터 L12이 접속되어 있다. 스위치 SW2의 타단은 인덕터 L12의 일단에 접속되고, 스위치 SW4의 타단은 인덕터 L12의 타단에 접속되어 있다. 그 밖의 구성은 실시형태 7과 동일하다. 이에 따라, 제2, 제3 모드에 대한 추출구의 임피던스를 각각 설정할 수 있기 때문에, 정합회로의 조정이 용이해진다.

실시형태 9.

도 15는, 본 발명의 실시형태 9에 관한 전력증폭기를 나타낸 회로도다. 스위치 SW4의 타단은, 인덕터 L7과 커패시터 C6 사이에 접속되어 있다. 즉, 제2 모드는 실시형태 1과 같은 구성, 제3 모드는 실시형태 2와 같은 구성이다. 이에 따라, 제3 모드시에 통과하는 스위치의 수가 줄기 때문에 저손실이 된다. 또한, 제2, 제3 모드에 대한 추출구의 임피던스를 각각 설정할 수 있기 때문에, 정합회로의 조정이 용이해진다.

실시형태 10.

도 16은, 본 발명의 실시형태 10에 관한 전력증폭기를 나타낸 회로도다. 접속점 X에 인덕터 L6이 접속되어 있다. 스위치 SW2과 인덕터 L6 사이에 스위치 SW3이 접속되어 있다. 스위치 SW2의 타단과 접지점 사이에 커패시터 C4이 접속되어 있다. 그 밖의 구성은 실시형태 1과 동일하다. 즉, 실시형태 1에 비해, 스위치 SW3과 인덕터 L6의 위치가 반대이다. 저출력 모드의 스위치 SW3이 인덕터 L6 앞에 배치되어 있기 때문에, 보다 고임피던스 점에 스위치 SW3이 배치되어 있게 된다. 따라서, 보다 저손실의 회로를 실현할 수 있다.

실시형태 11.

도 17은, 본 발명의 실시형태 11에 관한 전력증폭기를 나타낸 회로도다. 스위치 SW2과 스위치 SW3 사이에 인덕터 L13이 접속되어 있다. 스위치 SW2의 타단과 접지점 사이에 커패시터 C10이 접속되어 있다. 커패시터 C4은 인덕터 L13의 일단에 접속되고, 커패시터 C10은 인덕터 L13의 타단에 접속되어 있다. 그 밖의 구성은 실시형태 10과 동일하다. 저출력 모드시의 정합회로 M3b이 CLCL의 4단계 구성으로 되어 있기 때문에, 실시형태 1보다도 넓은 대역에서 조정을 취할 수 있다.

상기한 실시형태에서는 2단 증폭기에 대해 설명하였지만, 이것에 한정되지 않고 2단 이상의 다단 증폭기이면 동일한 효과를 얻을 수 있다. 또한, 증폭 소자 Tr1, Tr2, Tr3은 예를 들면, HBT(Heterojunction Bipolar Transistor)이지만, 다른 바이폴러트랜지스터나, MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등의 FET이어도 된다.

또한, 정합회로 3a, 3b, 3c은 L, C, L, C, C로 구성되어 있지만, 이것에 한정되지 않고 일부에 용량이나 인덕터를 사용하고 있으면 된다. 인덕터를 트랜스미션 라인으로 구성해도 된다. 또한, 저출력 모드의 정합회로로서 LC회로를 사용하고 있지만, 증폭 소자 Tr1의 출력으로부터 바라보는 임피던스를 실현할 수 있는 회로이면, 그 밖의 구성이어도 된다. 또한, 모드 전환시에 SW2과 SW3의 2개를 사용하고 있지만, 어느 한쪽을 사용하지 않아도 된다.

C1∼C10 커패시터
IN 입력 단자
L1∼L13 인덕터
M3a, M3b, M3c 정합회로
OUT 출력 단자
SW1∼SW4 스위치
Tr1∼Tr3 증폭 소자

Claims

입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제2 스위치의 타단과 접지점 사이에 직렬로 접속된 제2 인덕터와 제2 커패시터를 더 갖고,
상기 제3 스위치의 타단은, 상기 제2 인덕터와 상기 제2 커패시터 사이에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제2 스위치의 타단과 접지점 사이에 직렬로 접속된 제2 인덕터와 제2 커패시터를 더 갖고,
상기 제3 스위치의 타단은, 상기 제2 인덕터와 상기 제2 커패시터 사이에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제2 스위치의 타단과 상기 접속점 사이에 직렬로 접속된 제2 인덕터와 제2 커패시터를 더 갖고,
상기 제3 스위치의 타단은, 상기 제2 인덕터와 상기 제2 커패시터 사이에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제2 스위치의 타단과 상기 접속점 사이에 직렬로 접속된 제2 인덕터와 제2 커패시터를 더 갖고,
상기 제3 스위치의 타단은, 상기 제2 인덕터와 상기 제2 커패시터 사이에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제1 인덕터와 상기 제1 커패시터 사이에 접속된 제2 인덕터를 더 갖고,
상기 제2 스위치의 타단은 상기 제2 인덕터의 일단에 접속되고,
상기 제3 스위치의 타단은 상기 제2 인덕터의 타단에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속되고, 상기 접속점에 타단이 접속된 제3 스위치를 더 구비하며,
상기 정합회로는, 상기 제1 인덕터와 상기 제1 커패시터 사이에 접속된 제2 인덕터를 더 갖고,
상기 제2 스위치의 타단은 상기 제2 인덕터의 일단에 접속되고,
상기 제3 스위치의 타단은 상기 제2 인덕터의 타단에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 입력 단자로부터 입력된 신호를 증폭하는 제3 증폭 소자와,
상기 제3 증폭 소자의 출력에 일단이 접속된 제3 스위치를 더 구비하고,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 직렬로 접속된 제2 인덕터 및 제2 커패시터를 더 갖고,
상기 제3 스위치의 타단은, 상기 제2 인덕터와 상기 제2 커패시터 사이에 접속되어 있는 것을 특징으로 하는 전력증폭기.
입력 신호를 입력하는 입력 단자와,
상기 입력 신호를 증폭하는 제1 증폭 소자와,
상기 제1 증폭 소자의 출력 신호를 증폭하는 제2 증폭 소자와,
상기 제2 증폭 소자의 출력 신호를 출력하는 출력 단자와,
상기 제2 증폭 소자의 출력과 상기 출력 단자 사이에 접속된 정합회로와,
상기 제1 증폭 소자의 출력과 상기 제2 증폭 소자의 입력 사이에 접속된 제1 스위치와,
상기 제1 증폭 소자의 출력에 일단이 접속된 제2 스위치를 구비하고,
상기 제1 스위치와 상기 제2 스위치는 서로 병렬로 연결되어 있으며,
상기 정합회로는, 상기 제2 증폭 소자의 출력과 접지점 사이에 직렬로 접속된 제1 인덕터 및 제1 커패시터를 갖고,
상기 제1 인덕터와 상기 제1 커패시터를 접속하는 접속점에, 상기 제2 스위치의 타단이 접속되어 있으며,
상기 접속점에 접속된 제2 인덕터와,
상기 제2 스위치와 상기 제2 인덕터 사이에 접속된 제3 스위치와,
상기 제2 스위치의 타단과 접지점 사이에 접속된 제2 커패시터를 더 구비한 것을 특징으로 하는 전력증폭기.
제 8항에 있어서,
상기 제2 스위치와 상기 제3 스위치 사이에 접속된 제3 인덕터와,
상기 제2 스위치의 타단과 접지점 사이에 접속된 제3 커패시터를 더 구비하고,
상기 제2 커패시터는 상기 제3 인덕터의 일단에 접속되고, 상기 제3 커패시터는 상기 제3 인덕터의 타단에 접속되어 있는 것을 특징으로 하는 전력증폭기.