KR101264996B1

KR101264996B1 - 드라이브 장치

Info

Publication number: KR101264996B1
Application number: KR1020110096259A
Authority: KR
Inventors: 다까시 오가와; 쯔또무 무라따
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2010-09-27
Filing date: 2011-09-23
Publication date: 2013-05-20
Also published as: US20120074880A1; JP5780729B2; CN102420556B; JP2012075196A; KR20120031899A; CN102420556A; US8476850B2

Abstract

구동 제어 신호를 효과적으로 얻는다. 회전 상태 신호에 대하여, 오프셋 제어 회로(32)에 있어서 오프셋을 부가한다. 회전 상태 신호에 대하여 기준값에 접근하는 측에 순차적으로 오프셋하여 얻어진 가산 신호의 2번째의 기준값의 크로스와 그 다음 기준값과의 크로스의 사이에서, 상기 정현파 형상 신호에 비하여 소정 기간만큼 감소된 기간의 구동 제어 신호를 작성한다. 그리고, 1회째의 기준값의 크로스에 대하여, 오프셋 부가한 경우에 극성이 판정된 것을 나타내는 펄스를 부가함으로써 2번째의 기준값의 크로스를 확실하게 검출한다.

Description

드라이브 장치{DRIVE DEVICE}

본 발명은 모터의 회전 상태를 나타내는 정현파 형상의 회전 상태 신호에 기초하여, 구동 제어 신호를 작성하는 드라이브 회로에 관한 것이다.

최근, 휴대 전화나 게임 기기 등에 탑재되는 바이브레이션 기능에 있어서, 진동 소자의 위치를 검출하기 위하여 홀 소자를 사용한 위치 검출 회로가 사용되고 있다.

로터를 마그네트로 하고, 스테이터를 코일로 한 경우, 홀 소자는 로터의 위치를 검출하고, 드라이브 회로는 홀 소자의 검출 결과에 기초하여 코일에 전류를 공급한다.

일본 특허 공개 제2006-288056호 공보 일본 특허 공개 평8-37798호 공보

여기서, 전기 기기에서의 소비 전력은 될 수 있는 한 작게 하고자 하는 요구가 있다. 특히, 배터리 구동의 휴대 기기 등에서는 그 요구가 크다. 여기서, 배경 기술에 기재된 진동 소자를 구비한 진동 모터에 있어서, 0도, 180도 부근의 전류는 모터 구동에 그다지 기여하지 않는다. 따라서, 모터 구동 전류의 0도, 180도 부근의 전류를 커트하는 통전 방법이 제안되어 있다. 예를 들어, 0도, 180도 부근의 30도에 대하여 통전을 커트하는 통전 방법은 150도 통전이라고 불리고 있다.

이러한 150도 통전을 행하기 위해서는, 그를 위한 신호 발생을 위한 회로가 필요하게 된다. 이 회로도 될 수 있는 한 간략화하고자 하는 요구가 있다.

본 발명은 모터의 회전 상태를 나타내는 정현파 형상의 회전 상태 신호에 기초하여, 구동 제어 신호를 작성하는 드라이브 장치로서, 상기 회전 상태 신호에 대하여 기준값에 접근하는 측에 소정의 오프셋량을 가산한 가산 신호의 하나의 방향으로부터의 1회째의 상기 기준값의 크로스를 검출하였을 때에, 상기 회전 상태 신호에 대하여 상기 기준값으로부터 복귀되는 방향으로 상기 오프셋량을 가산하고, 얻어진 가산 신호에 대하여 상기 하나의 방향의 2번째의 상기 기준값의 크로스를 검출하였을 때에 대해서는 그대로 하고, 가산 신호가 상기 하나의 방향과 반대 방향으로부터 상기 기준값에 이르는 또 하나의 방향으로부터의 1회째의 상기 기준값의 크로스의 검출에 따라, 상기 회전 상태 신호에 대하여 상기 기준값에 접근하는 측에 상기 오프셋량을 가산하는 처리를 반복하여, 회전 상태 신호에 오프셋을 부가하여 가산 신호를 얻고, 얻어진 가산 신호와 기준값의 비교에 의해 취득한 취득 신호로부터, 가산 신호가 기준값을 크로스하는 방향에 따라 상승 신호 또는 하강 신호를 얻음과 함께, 상기 1회째의 기준값의 크로스를 검출할 때에 발생하는 상승 신호 또는 하강 신호에 대하여 지연된 타이밍에서 하강 신호 또는 상승 신호를 추가하고, 얻어진 상승 신호 또는 하강 신호를 사용하여, 상기 2번째의 상기 기준값의 크로스의 검출과 그 다음의 상기 기준값의 크로스의 검출과의 사이에서, 상기 회전 상태 신호에 비하여 소정 기간만큼 감소된 기간의 구동 제어 신호를 작성하는 것을 특징으로 한다.

또한, 상기 가산 신호와 기준값의 크로스의 검출은, 양자를 비교하는 비교기의 생출력을 소정의 클록에서 취득한 취득 신호의 변화로부터 상승 신호 및 하강 신호를 생성하여 행하는 것이 적합하다.

또한, 외부로부터의 제어 신호에 의해, 상기 상승 신호 또는 하강 신호의 추가를 금지하는 것이 적합하다.

본 발명에 따르면, 비교적 간단한 회로로 통전 시간을 감소시킨 구동 제어 신호를 얻을 수 있고, 또한 파형이 급준한 경우에도 확실하게 구동 제어 신호를 얻을 수 있다.

도 1은 전체 구성을 도시하는 블록도.
도 2는 출력 회로의 구성예를 도시하는 도면.
도 3은 가산 신호의 예를 나타내는 도면.
도 4는 출력 제어 회로의 구성예를 도시하는 도면.
도 5는 출력 제어 회로의 각 부의 신호 파형을 나타내는 도면.
도 6은 취득 회로의 구성을 도시하는 도면.
도 7은 취득 회로의 각 부의 파형을 포함하는 각종 신호의 파형을 나타내는 도면.
도 8은 가산 신호의 기울기가 큰 경우의 예를 설명하는 도면.

이하, 본 발명의 실시 형태에 대하여 도면에 기초하여 설명한다. 도 1은 전체 구성을 도시하는 도면이며, 시스템은 드라이버(100)와 모터(200)로 구성된다. 입력 신호는 드라이버(100)에 입력되고, 드라이버(100)가 입력 신호에 따른 구동 전류를 모터(200)에 공급한다. 이에 의해, 모터(200)의 회전이 입력 신호에 따라 제어된다.

여기서, 드라이버(100)는 비교기(10)를 갖고 있고, 모터(200)에 설치된 홀 소자(30)로부터의 로터 위치에 따른 회전 상태 신호가 오프셋 제어 회로(32)를 통하여 비교기(10)의 일단에 공급된다. 즉, 오프셋 제어 회로(32)는 회전 상태 신호에 소정의 오프셋값을 가산하고, 상하 방향으로 교대로 시프트한 가산 신호를 얻는다. 그리고, 이 가산 신호가 비교기(10)의 일단에 공급된다. 비교기(10)의 타단에는 기준값 전압이 공급되어 있고, 비교기(10)는 가산 신호가 기준값에 이른 것을 검출한다.

비교기(10)의 출력은 출력 제어 회로(12)에 공급된다. 출력 제어 회로(12)는 비교기(10)의 출력 신호에 따라 소정 주파수의 구동 파형(위상)을 결정함과 함께, 구동 제어 신호(OUT1, 0UT2)가 PWM 구동 제어됨으로써 구동 전류의 진폭이 결정된다. 그리고, 작성한 구동 제어 신호를 출력 회로(14)에 공급한다.

출력 회로(14)는 복수의 트랜지스터로 구성되고, 이들의 스위칭에 의해 전원으로부터의 전류를 제어하여 모터 구동 전류를 발생시키고, 이것을 모터(200)에 공급한다.

도 2에는 출력 회로(14)의 일부와 모터(200)의 1개의 코일(22)의 구성을 도시한다. 이와 같이 전원과 접지의 사이에 2개의 트랜지스터 Q1, Q2의 직렬 접속으로 이루어지는 아암과, 2개의 트랜지스터 Q3, Q4의 직렬 접속으로 이루어지는 아암이 설치되어 있고, 트랜지스터 Q1, Q2의 중간점과 트랜지스터 Q3, Q4의 중간점의 사이에 코일(22)이 접속된다. 그리고, 트랜지스터 Q1, Q4를 온, 트랜지스터 Q2, Q3을 오프함으로써 코일(22)에 일 방향의 전류를 흘리고, 트랜지스터 Q1, Q4를 오프, 트랜지스터 Q2, Q3을 온함으로써 코일(22)에 반대 방향의 전류를 흘려 코일(22)을 구동한다.

모터(200)는 코일(22)과 로터(26)를 갖고 있다. 또한, 로터(26)에는 영구 자석이 설치되어 있어, 예를 들어 N극과 S극이 대향하는 위치(서로 180도 다른 위치)에 배치되어 있다. 그리고, 코일(22)로부터의 자계에 따라 안정된 위치가 결정된다.

따라서, 코일에 교류 전류를 공급함으로써, 그 전류 위상에 의해 로터(26)를 이동시켜 회전할 수 있다. 또한, 특정한 전류 위상의 타이밍에서 전류 위상의 변화를 정지시킴으로써, 그때의 전류 위상에 따른 위치에 로터를 정지할 수 있다. 이와 같이 하여 모터(200)의 회전이 제어된다.

모터(200)에는 홀 소자(30)가 설치되어 있고, 로터(26)의 영구 자석으로부터의 자계에 따라 회전 상태 신호를 발생한다. 상술한 바와 같이 N, S가 1개씩인 경우, 로터(26)의 1회전이 1주기로 되는 정현파가 회전 상태 신호로서 얻어진다.

이 홀 소자(30)로부터의 회전 상태 신호는 오프셋 제어 회로(32)에 공급된다. 이 오프셋 제어 회로(32)는 회전 상태 신호를 소정의 오프셋량만큼 어긋나게 하여, 2개의 기준값의 크로스(이 예에서는 제로 크로스)간을 예를 들어 150도로 설정하는 것이다.

여기서, 도 3에는 제로 크로스간을 180도로부터 120도로 변경하는 예가 도시되어 있다. 회전 상태 신호는 0도에서 0 가우스, 90도에서 +60 가우스, 180도에서 0 가우스, 270도에서 -60 가우스에 상당하는 전압의 사인파이다. 따라서, 회전 상태 신호를 30 가우스 상당의 전압만큼 제로에 접근시킴으로써 2개의 제로 크로스간이 120도로 된다. 따라서, -측에 있어서 +30 가우스 상당분 가산한 가산 신호(회전 상태 신호가 30 가우스분 제로에 접근된 신호)가 1회째에 제로에 이르렀을 때(회전 상태 신호의 위상 -30도)에 +30 가우스 대신에 -30 가우스의 가산(30 가우스분의 감산)으로 한다. 이에 의해, 60 가우스분 가산 신호가 - 방향으로 시프트된다. 이 예의 경우, -60 가우스분의 가산은 60도분의 시프트에 상당하기 때문에, 회전 상태 신호에서의 위상의 +30도에 있어서, 가산 신호는 -측으로부터의 2번째의 제로에 이른다. 그리고, 이 2회째의 제로의 경우에는 -30 가우스분의 가산은 그대로 하여 +측으로 이행한다. 이어서, +측으로부터의 1회째의 제로 시에, 가산이 +30 가우스로 전환된다. 이와 같이 하여 회전 상태 신호의 위상 330도(-30도)일 때에 오프셋량이 +30 가우스로부터 -30 가우스로 전환되고, 150도일 때에 오프셋량이 -30 가우스로부터 +30 가우스로 전환되어, 이것을 반복함으로써 가산 신호의 2회째의 제로부터 다음의 제로의 사이에서 120도의 기간의 신호를 얻을 수 있다. 또한, 도 3에서는 제로 크로스간을 120도로 하는 예를 나타내었지만, 가산하는 오프셋량을 조정함(이 경우에는 ±15 가우스 상당분으로 함)으로써 150도 등의 기간의 신호가 얻어진다.

또한, 비교기(10)의 타단에는 홀 소자(30)의 커먼 전압과 동전위의 전압을 기준으로 하여 공급하는 구성으로 하여도 된다. 이와 같은 구성으로 함으로써, 홀 소자(30)와 비교기(10)에서 사용되는 기준값이 동등하게 되어, 코일(22)에의 통전 기간을 보다 정확하게 설정할 수 있다.

도 4에는 출력 제어 회로(12)의 구성예가 도시되어 있고, 도 5에는 각 부의 신호 파형이 나타내어져 있다. 비교기(10)의 출력(비교기 생출력)은 회전 상태 신호를 상술한 바와 같이 하여 순차적으로 시프트한 신호의 제로 크로스를 검출하는 것이며, 이 예는 도 3과 마찬가지로 120도 통전의 예를 나타내고 있고, 비교기 생출력을 플립플롭에 의해 취득한 경우의 취득 출력은, 회전 상태 신호의 0 내지 30도가 L 레벨, 30 내지 150도가 H 레벨로 되고, 150 내지 180도가 L 레벨, 180 내지 210도가 H 레벨, 210 내지 330도가 L 레벨, 330 내지 360도가 H 레벨의 신호로 된다(도 5의 (i)).

이 비교기 생출력은 취득 회로(50)에 입력된다. 이 취득 회로(50)의 상세 구성은 후술하겠지만, 기본적으로는 1개의 D형 플립플롭으로서 기능한다. 이로 인해, 여기의 설명에서는 취득 회로(50)를 플립플롭으로서 설명한다. 비교기 생출력은 취득 회로(50)의 D 입력단에 공급된다. 이 취득 회로(50)의 클록 입력단에는 소정의 클록 CLK가 공급되어 있고, 취득 회로(50)가 비교기(10)의 출력을 순차적으로 유지하게 된다. 클록 CLK는 비교기(10)의 출력의 변화에 비해 큰 주파수를 갖고 있기 때문에, 취득 회로(50)는 비교기(10)의 출력을 소정의 기간만큼 지연하여 그대로 취득하게 된다.

취득 회로(50)의 출력은 플립플롭 FF2의 D 입력단에 공급되어 있고, 이 플립플롭 FF2의 클록 입력단에도 클록 CLK가 공급되어 있다. 따라서, 이 플립플롭 FF2의 출력은 취득 회로(50)의 출력에 비해, 클록 CLK의 1주기만큼 지연된 신호로 된다. 취득 회로(50)의 출력은 반전되어 앤드 게이트 AND1에 입력되고, 플립플롭 FF2의 출력은 그대로 앤드 게이트 AND1에 입력된다. 따라서, 이 앤드 게이트 AND1의 출력은 비교기(10)의 출력이 하강하였을 때에 클록 CLK의 1주기분만큼 상승하는 신호로 된다.

즉, 도 5의 (ii) 하강 검출 신호에 나타낸 바와 같이, 취득 출력의 하강 시에 클록 CLK의 1주기만큼 상승하는 신호가 앤드 게이트 AND1의 출력에 얻어진다.

또한, 앤드 게이트 AND2에는 취득 회로(50)의 출력과 플립플롭 FF2의 반전 출력이 입력되어 있다. 따라서, 이 앤드 게이트 AND2의 출력에는, 도 5의 (iii) 상승 검출 신호에 나타낸 바와 같이, 취득 출력의 상승 시에 클록 CLK의 1주기만큼 상승하는 신호가 얻어진다.

또한, 도 5에 있어서는 하강 검출 신호 (ii), 상승 검출 신호 (iii)에 대하여, 클록 CLK보다 짧은 펄스로서 나타내고 있다. 이것은 상승 및 하강의 검출 클록으로서 클록 CLK보다 주파수가 높은 것을 사용하고, 1클록분만을 검출 펄스로 하고 있기 때문이지만, 전체 동작으로서는 변함이 없다.

클록 CLK는 소정의 분주 후, 연속 H/L 검출부(40)에 입력된다. 이 연속 H/L 검출부(40)는, 예를 들어 취득 출력에서의 H 레벨이 60도인 기간 연속됨으로써 H 레벨, L 레벨이 60도인 기간 연속되었을 때에 L 레벨로 된다. 따라서, 이 예에서는 회전 상태 신호의 90도 내지 270도의 기간이 H 레벨, 그 밖의 절반의 기간이 L 레벨인 신호가 연속 H/L 검출부(40)의 출력으로 된다(도 5의 (iv)).

앤드 게이트 AND1의 출력은 플립플롭 FF3의 D 입력단에 공급되고, 앤드 게이트 AND2의 출력은 플립플롭 FF4의 D 입력단에 공급된다. 이들 앤드 게이트 AND1, AND2의 클록 입력단에는 클록 CLK가 공급되어 있다. 따라서, 이들 플립플롭 FF3, FF4에 앤드 게이트 AND1, AND2의 출력이 취득된다. 플립플롭 FF3, FF4의 출력은 앤드 게이트 AND3, AND4에 각각 입력된다. 앤드 게이트 AND3의 다른 입력단에는 연속 H/L 검출 신호가 그대로 입력되고, 앤드 게이트 AND4의 다른 입력단에는 연속 H/L 검출 신호가 반전하여 입력되어 있다. 따라서, 앤드 게이트 AND3의 출력에는 하강 검출 신호 중 회전 상태 신호의 0도에 대응하는 펄스가 제거되고, 150도, 210도의 펄스만이 남는다. 또한, 앤드 게이트 AND4의 출력에서는 상승 검출 신호 중 회전 상태 신호의 180도에 대응하는 펄스가 제거되고, 30도, 330도의 펄스만이 남는다.

앤드 게이트 AND3의 출력은 SR 래치 회로 SR1의 세트 입력단에 공급되고, 앤드 게이트 AND4의 출력은 SR 래치 회로 SR1의 리셋 입력단에 공급된다(도 5의 (v)). 따라서, 도 5의 (vi)에 나타낸 바와 같이, 회전 상태 신호의 330도에서 H 레벨로 되고, 150도에서 L 레벨로 되는 오프셋 제어 신호가 SR 래치 SR1의 출력에 얻어진다. 이 SR 래치 SR1의 출력은 오프셋 제어 회로(32)에 공급되어, H 레벨일 때에 소정의 오프셋값(30 가우스분)만큼 회전 상태 신호에 가산하고, L 레벨일 때에 소정의 오프셋값(30 가우스분)만큼 회전 상태 신호로부터 감산하는 전환 제어에 이용된다.

앤드 게이트 AND3, AND4의 출력은 오어 게이트 OR1에 입력된다. 오어 게이트 OR1의 출력에는 330도, 30도, 150도, 210도의 4개의 펄스를 갖는 양쪽 에지 신호가 얻어진다(도 5의 (vii)). 오프셋 제어 신호는 소정의 지연이 실시된 후, 플립플롭 FF5의 D 입력단에 공급된다. 이 플립플롭 FF5의 클록 입력단에는 오어 게이트 OR1로부터의 양쪽 에지 신호가 공급되어 있고, 플립플롭 FF5의 출력에는 회전 상태 신호의 30도에서 H 레벨로 되고, 210도에서 L 레벨로 되는 신호가 얻어진다(도 5의 (viii)).

이 플립플롭 FF5의 출력은 노어 게이트 NOR1 및 앤드 게이트 AND5에 입력되고, 노어 게이트 NOR1 및 앤드 게이트 AND5의 다른 입력단에는 SR 래치 SR1의 출력이 공급되어 있다. 따라서, 노어 게이트 NOR1의 출력에는 30 내지 150도의 기간만큼 H 레벨로 되는 구동 제어 신호 OUT1(도 5의 (ix)), 앤드 게이트 AND5의 출력에는 210 내지 330도의 기간만큼 H 레벨로 되는 구동 제어 신호 OUT2(도 5의 (x))가 얻어진다.

따라서, 구동 제어 신호 OUT1, 0UT2를 출력 회로(14)에 공급함으로써, 도 2에서의 트랜지스터 Q1, Q4 및 트랜지스터 Q3, Q2의 온 오프를 제어함으로써, 상술한 코일(22)의 구동 전류 제어가 행해진다.

도 1에 있어서는, 코일(22)에 대향 위치에 홀 소자(30)를 배치하였기 때문에, 코일(22)에 동기한 회전 상태 신호를 얻을 수 있지만, 홀 소자(30)의 설치 위치는 반드시 한정되지 않는다. 또한, 상술한 바와 같이, 회전 상태 신호에 가감산하는 오프셋량을 조정함으로써, 150도 통전 등도 용이하게 행할 수 있다.

여기서, 본 실시 형태의 회전 구동 제어에서는 회전 상태 신호의 제로 크로스를 확실하게 검출할 필요가 있다. 한편, 상술한 바와 같이 취득 회로(50)에서는 클록 CLK의 상승에 있어서 비교기 생출력을 취득하고 있다. 따라서, 클록 CLK의 상승의 간격 사이의 변화는 플립플롭으로는 검출할 수 없다.

예를 들어, 도 8의 경우, 비교기(10)의 생출력은 일단 L 레벨로 되고, 그 후 오프셋의 부가에 의해 H 레벨로 되고, 다음에 또 L 레벨로 된다. 따라서, 소정의 L 기간, H 기간을 거친 후 연속된 L 레벨로 된다.

그런데, 도 8에 나타낸 바와 같이, 비교기(10)의 생출력을 플립플롭으로 검출한 경우에 있어서, 비교기 생출력의 L 레벨의 검출이 비교적 늦게 검출된 경우, 오프셋의 인가가 느려지고, 오프셋을 인가하여도 가산 신호는 그다지 크게 0 레벨을 초과하지 않는다. 따라서, 비교기 생출력에서의 H 레벨 기간이 짧아지고, H 레벨의 사이에 클록 CLK가 상승하지 않은 경우에 H 레벨을 검출할 수 없게 되어, 도 4의 회로 출력에 있어서 올바른 출력이 얻어지지 않게 된다.

따라서, 본 실시 형태에 있어서는 취득 회로(50)를 도 6에 도시하는 회로로 하고 있다. 즉, 비교기 생출력은 플립플롭 FF11의 D 입력단에 입력된다. 이 플립플롭 FF11의 클록 입력단에는 클록 CLK가 입력되어 있고, 이것이 상술한 1개의 플립플롭으로 구성된 경우의 취득 회로(50)에 대응한다.

플립플롭 FF11의 Q 출력은 플립플롭 FF12의 D 입력 단자에 입력된다. 이 플립플롭 FF12의 클록 단자에는 클록 CLK가 입력되어 있기 때문에, 플립플롭 FF1의 출력이 1클록 지연되어 래치된다. 플립플롭 FF12의 Q 출력은 배타적 논리합 회로 XOR11에 입력되고, 이 배타적 논리합 회로 XOR11에는 플립플롭 FF11의 출력도 입력되어 있다. 따라서, 배타적 논리합 회로 XOR11의 출력에는 양쪽 입력의 배타적 논리합의 출력이 얻어진다. 따라서, 플립플롭 FF11의 출력이 변화하고 있던 경우에만 배타적 논리합 회로 XOR11의 출력이 H 레벨로 된다.

배타적 논리합 회로 XOR11의 출력은 플립플롭 FF13의 D 입력에 공급된다. 이 플립플롭 FF13의 클록 단자에도 클록 CLK가 공급되어 있고, 배타적 논리합 회로 XOR11의 출력이 1클록 지연되어 래치된다.

그리고, 플립플롭 FF13의 출력은 배타적 논리합 회로 XOR12에 입력된다. 이 배타적 논리합 회로 XOR12에는 플립플롭 FF11의 출력도 입력되어 있고, 양쪽 입력 신호의 배타적 논리합의 결과가 배타적 논리합 회로 XOR12로부터 출력된다. 즉, 플립플롭 FF13의 출력이 L 레벨이면, 플립플롭 FF11의 출력이 그대로 배타적 논리합 회로 XOR12로부터 출력되고, 플립플롭 FF13의 출력이 H 레벨이면, 플립플롭 FF11의 출력이 반전되어 배타적 논리합 회로 XOR12로부터 출력된다.

또한, 플립플롭 FF13의 클록 입력단에는 클록 CLK가 오어 게이트 OR11을 통하여 입력되어 있다. 이 오어 게이트 OR11에는 180도 통전을 행하고 있는 경우에 H 레벨로 되는 180도 통전 신호가 공급되어 있다. 따라서, 180도 통전 시에는 180도 통전 신호가 H 레벨로 되어 있기 때문에, 플립플롭 FF13은 리셋 상태이며, 오어 게이트 OR11의 출력은 L 레벨로 고정되어 있다. 따라서, 180도 통전의 경우에는 플립플롭 FF11의 출력이 그대로 배타적 논리합 회로 XOR12로부터 출력되고, 도 6의 회로는 취득 회로(50)가 1개인 플립플롭 FF11만의 회로와 동일하게 된다.

도 7에는 회전 상태 신호의 파형의 예와, 이 경우의 비교기(10)의 생출력 및 도 6의 회로의 A 내지 E점의 파형이 나타내어져 있다. A는 플립플롭(11)의 출력, B는 플립플롭 FF12의 출력, C는 배타적 논리합 회로 XOR11의 출력, D는 플립플롭 FF13의 출력, E는 배타적 논리합 회로 XOR12의 출력이다.

도 7의 좌측의 제로 크로스의 경우, 플립플롭 FF11의 출력에 있어서, 그 변화가 클록 CLK의 1클록분의 펄스이다. 즉, H 레벨로부터 1클록분만큼 L 레벨로 되어 H 레벨로 복귀된다(파형 A). 플립플롭 FF12의 출력은 플립플롭 FF11의 출력에 대하여 1클록분 지연된 것으로 된다(파형 B). 배타적 논리합 회로 XOR11의 출력은 A와 B의 배타적 논리합이며, 양쪽 신호가 다른 2클록의 사이만큼 H 레벨로 된다(파형 C). 플립플롭 FF13의 출력은 파형 C에 대하여 1클록 지연된다. 배타적 논리합 회로 XOR12의 출력은 파형 A와 파형 D의 배타적 논리합이며, A가 L 레벨로 된 시점부터 D가 L 레벨로 되는 시점까지의 3클록의 기간 L 레벨로 된다. 이와 같이 배타적 논리합 회로 XOR12의 출력은 플립플롭 FF11의 출력이 3클록분으로 확대될 뿐이다.

한편, 플립플롭 FF11의 변화가 2클록 이상 계속된 경우에는, 배타적 논리합 회로 XOR12의 출력에 펄스가 부가된다.

예를 들어, 도 7의 2회째의 위에서부터 아래에의 제로 크로스에서는, 플립플롭 FF11의 출력은 H 레벨로부터 L 레벨로 된 후, 잠시동안 L 레벨로 유지된다. 플립플롭(12)의 출력인 파형 B는 파형 A와 비교하여 1클록 지연될 뿐이며, 배타적 논리합 회로 XOR11의 출력은 파형 A, B가 다른 1클록분만큼 H 레벨로 될 뿐이다(파형 C). D는 C에 대하여 1클록 지연되고, 파형 A와 파형 D의 배타적 논리합으로부터 배타적 논리합 회로 XOR12의 출력은 H 레벨로부터 파형 A의 L 레벨의 변화에 따른 L 레벨로 되지만, 1클록 후의 D의 1클록분의 H 레벨에서 동일하게 1클록분 H 레벨로 된 후 L 레벨로 복귀된다(파형 E).

따라서, 도 8과 같이 회전 상태 신호의 기울기가 급준하며, 오프셋 후의 역방향의 변화가 작으면, 비교기 생출력의 역방향의 변화를 검출할 수 없고, 플립플롭 FF11의 출력이 일단 변화한 후 그대로 고정되어 버린다. 도 6의 회로에 따르면, 이러한 경우에 일단 역극성에 이른 것을 나타내는 펄스를 부가할 수 있다. 따라서, 회전 상태 신호의 기울기가 급준하여도 2회째의 제로 크로스를 확실하게 검출할 수 있다.

한편, 도 7로부터 알 수 있는 바와 같이, 변화 후의 기간이 어느 정도 길면, 배타적 논리합 회로 XOR12의 출력인 E에 있어서는, 플립플롭 FF11의 출력에 비해 여분의 1개의 펄스가 부가되게 된다.

그러나, 연속 H/L 검출 신호가 변화하지 않는 범위이면, 도 4에서의 플립플롭 SR1은 동일한 레벨의 신호를 한번 더 취득할 뿐이며, 그 출력에 변화는 없고 문제는 발생하지 않는다. 그리고, 연속 H/L 검출 신호는 회전 상태 신호의 산 또는 골짜기의 부분(90도, 270도)에 있어서 변화하고, 제로 크로스 부근에서는 변화하지 않기 때문에, 상승, 하강 검출 신호가 부가되어도 문제는 발생하지 않는다.

바꿔 말하면, 연속 H/L 검출 회로(40)는 배타적 논리합 회로 XOR12의 출력이 60도인 기간 연속되었을 때에 상태를 변경한다. 따라서, 펄스가 부가되는 타이밍은 배타적 논리합 회로 XOR12의 출력이 안정된 후, 즉 상승, 하강 신호의 출력이 종료된 후이다. 따라서, 회전 상태 등이 변화하여도 연속 H/L 검출 신호가 변화하는 타이밍이 제로 크로스의 부근으로 되는 일은 없다.

또한, 상술한 바와 같은 제어는 회전이 안정되고 나서 행하면 된다. 이에 의해 채터링의 영향을 방지하고, 또한 통전 기간을 거의 원하는 기간(예를 들어 전기 위상 150도의 기간)으로 할 수 있다.

10: 비교기
12: 출력 제어 회로
14: 출력 회로
22: 코일
26: 로터
30: 홀 소자
32: 오프셋 제어 회로
40: 연속 H/L 검출부
50: 취득 회로
100: 드라이버
200: 모터

Claims

모터의 회전 상태를 나타내는 정현파 형상의 회전 상태 신호에 기초하여, 구동 제어 신호를 작성하는 드라이브 장치로서,
상기 회전 상태 신호에 대하여 기준값에 접근하는 측에 소정의 오프셋량을 가산한 가산 신호의 하나의 방향으로부터의 1회째의 상기 기준값의 크로스를 검출하였을 때에, 상기 회전 상태 신호에 대하여 상기 기준값으로부터 복귀되는 방향으로 상기 오프셋량을 가산하고, 얻어진 가산 신호에 대하여 상기 하나의 방향의 2번째의 상기 기준값의 크로스를 검출하였을 때에 대해서는 그대로 하고, 가산 신호가 상기 하나의 방향과 반대 방향으로부터 상기 기준값에 이르는 또 하나의 방향으로부터의 1회째의 상기 기준값의 크로스의 검출에 따라, 상기 회전 상태 신호에 대하여 상기 기준값에 접근하는 측에 상기 오프셋량을 가산하는 처리를 반복하여, 회전 상태 신호에 오프셋을 부가하여 가산 신호를 얻고,
얻어진 가산 신호와 기준값의 비교에 의해 취득한 취득 신호로부터, 가산 신호가 기준값을 크로스하는 방향에 따라 상승 신호 또는 하강 신호를 얻음과 함께, 상기 1회째의 기준값의 크로스를 검출할 때에 발생하는 상승 신호 또는 하강 신호에 대하여 지연된 타이밍에서 하강 신호 또는 상승 신호를 추가하고,
얻어진 상승 신호 또는 하강 신호를 사용하여, 상기 2번째의 상기 기준값의 크로스의 검출과 그 다음의 상기 기준값의 크로스의 검출과의 사이에서, 상기 회전 상태 신호에 비하여 소정 기간만큼 감소된 기간의 구동 제어 신호를 작성하는 것을 특징으로 하는 드라이브 장치.
제1항에 있어서, 상기 가산 신호와 기준값의 크로스의 검출은, 양자를 비교하는 비교기의 생출력을 소정의 클록에서 취득한 취득 신호의 변화로부터 상승 신호 및 하강 신호를 생성하여 행하는 것을 특징으로 하는 드라이브 장치.
제1항 또는 제2항에 있어서, 외부로부터의 제어 신호에 의해, 상기 상승 신호 또는 하강 신호의 추가를 금지하는 것을 특징으로 하는 드라이브 장치.