JP5780729B2 - ドライブ回路 - Google Patents

Description

本発明は、モータの回転状態を示す正弦波状の回転状態信号に基づいて、駆動制御信号を作成するドライブ回路に関する。

近年、携帯電話やゲーム機器などに搭載されるバイブレーション機能において、振動素子の位置を検出するためにホール素子を用いた位置検出回路が用いられている。

ロータをマグネットとし、ステータをコイルとした場合、ホール素子はロータの位置を検出し、ドライブ回路はホール素子の検出結果に基づいてコイルに電流を供給する。

特開２００６−２８８０５６号公報 特開平８−３７７９８号公報

ここで、電気機器における消費電力はなるべく小さくしたいという要求がある。特に、バッテリ駆動の携帯機器などではその要求が大きい。ここで、背景技術に記載の振動素子を備えた振動モータにおいて、０度、１８０度近辺の電流は、モータ駆動にあまり寄与しない。そこで、モータ駆動電流の０度、１８０度近辺の電流をカットする通電方法が提案されている。例えば、０度、１８０度近辺の３０度について通電をカットする通電方法は、１５０度通電と呼ばれている。

このような１５０度通電を行うためには、そのための信号発生のための回路が必要となる。この回路もなるべく簡略化したいという要求がある。

本発明は、モータの回転状態を示す正弦波状の回転状態信号に基づいて、駆動制御信号を作成するドライブ回路であって、前記回転状態信号に対しオフセット量が加算されている加算信号について、最小値から基準値に向かう、１つの方向からの１回目の前記基準値のクロスを検出した際に、その時点で前記基準値から離れる方向の前記オフセット量を前記回転状態信号に対し加算し、得られた加算信号について前記１つの方向の２度目の前記基準値のクロスを検出した際にはそのまま基準値を通過させ、基準値を通過した加算信号について最大値から基準値に向かう、もう１つの方向からの１回目の前記基準値のクロスを検出した際に、その時点で前記基準値から離れる方向の前記オフセット量を前記回転状態信号に対し加算し、得られた加算信号について前記もう１つの方向の２度目の前記基準値のクロスを検出した際にはそのまま基準値を通過させるという処理を繰り返し、回転状態信号にオフセット量を付加して加算信号を得、得られた加算信号と、基準値との比較から、加算信号が基準値をクロスすることに応じ、その方向に応じて立ち上がり信号または立ち下がり信号を得るとともに、前記１回目の基準値のクロスの検出に応じて、その際に発生する立ち上がり信号または立ち下がり信号に対し遅れたタイミングで立ち下がり信号または立ち上がり信号を追加し、得られた立ち上がり信号または立ち下がり信号を用いて、前記２度目の前記基準値のクロスの検出と、その次の前記基準値のクロスの検出との間で、前記回転状態信号に比べて、所定期間だけ減少された期間の駆動制御信号を作成することを特徴とする。

また、前記加算信号と基準値のクロスの検出は、両者を比較するコンパレータの生出力を所定のクロックで取り込んだ取り込み信号の変化から立ち上がり信号および立ち下がり信号を生成して行うことが好適である。

また、外部からの制御信号により、前記立ち上がり信号または立ち下がり信号の追加を禁止することが好適である。

本発明によれば、比較的簡単な回路で、通電時間を減少した駆動制御信号を得ることができ、また波形が急峻な場合も確実に駆動制御信号を得ることができる。

全体構成を示すブロック図である。 出力回路の構成例を示す図である。 加算信号の例を示す図である。 出力制御回路の構成例を示す図である。 出力制御回路の各部の信号波形を示す図である。 取り込み回路の構成を示す図である。 取り込み回路の各部の波形を含む各種信号の波形を示す図である。 加算信号の傾きを大きな場合の例を説明する図である。

以下、本発明の実施形態について図面に基づいて説明する。図１は、全体構成を示す図であり、システムは、ドライバ１００と、モータ２００とから構成される。入力信号は、ドライバ１００に入力され、ドライバ１００が入力信号に応じた駆動電流をモータ２００に供給する。これによって、モータ２００の回転が入力信号に応じて制御される。

ここで、ドライバ１００は、コンパレータ１０を有しており、モータ２００に設けられたホール素子３０からのロータ位置に応じた回転状態信号がオフセット制御回路３２を介し、コンパレータ１０の一端に供給される。すなわち、オフセット制御回路３２は、回転状態信号に所定のオフセット値を加算し、上下方向に交互にシフトした加算信号を得る。そして、この加算信号がコンパレータ１０の一端に供給される。コンパレータ１０の他端には、基準値電圧が供給されており、コンパレータ１０は加算信号が基準値に至ったことを検出する。

コンパレータ１０の出力は、出力制御回路１２に供給される。出力制御回路１２は、コンパレータ１０の出力信号に応じて所定周波数の駆動波形（位相）を決定するとともに、駆動制御信号（ＯＵＴ１，ＯＵＴ２）がＰＷＭ駆動制御されることによって、駆動電流の振幅が決まる。そして、作成した駆動制御信号を出力回路１４に供給する。

出力回路１４は、複数のトランジスタから構成され、これらのスイッチングによって電源からの電流を制御してモータ駆動電流を発生し、これをモータ２００に供給する。

図２には、出力回路１４の一部とモータ２００の１つのコイル２２の構成を示す。このように、電源とアースの間に２つのトランジスタＱ１，Ｑ２の直列接続からなるアームと、２つのトランジスタＱ３，Ｑ４の直列接続からなるアームが設けられており、トランジスタＱ１，Ｑ２の中間点と、トランジスタＱ３，Ｑ４の中間点との間にコイル２２が接続される。そして、トランジスタＱ１，Ｑ４をオン、トランジスタＱ２，Ｑ３をオフすることで、コイル２２に一方向の電流を流し、トランジスタＱ１，Ｑ４をオフ、トランジスタＱ２，Ｑ３をオンすることで、コイル２２に反対方向の電流を流し、コイル２２を駆動する。

モータ２００は、コイル２２とロータ２６を有している。また、ロータ２６には、永久磁石が設けられており、例えばＮ極とＳ極が対向する位置（互いに１８０度異なった位置）に配置されている。そして、コイル２２からの磁界に応じて安定する位置が決定される。

従って、コイルに交流電流を供給することで、その電流位相によりロータ２６を移動させ、回転することができる。また、特定の電流位相のタイミングで、電流位相の変化を停止することで、その時の電流位相に応じた位置にロータを停止することができる。このようにして、モータ２００の回転が制御される。

モータ２００には、ホール素子３０が設けられており、ロータ２６の永久磁石からの磁界に応じて、回転状態信号を発生する。上述のように、Ｎ，Ｓが１つずつの場合、ロータ２６の１回転が１周期となる正弦波が回転状態信号として得られる。

このホール素子３０からの回転状態信号は、オフセット制御回路３２に供給される。このオフセット制御回路３２は、回転状態信号を所定のオフセット量だけずらし、２つの基準値のクロス（この例ではゼロクロス）間を例えば１５０度に設定するものである。

ここで、図３には、ゼロクロス間を１８０度から１２０度に変更する例が示されている。回転状態信号は、０度で０ガウス、９０度で＋６０ガウス、１８０度で０ガウス、２７０度で−６０ガウスに相当する電圧のサイン波である。従って、回転状態信号を３０ガウス相当の電圧だけゼロに近づけることで２つゼロクロス間が１２０度になる。そこで、−側において＋３０ガウス相当分加算した加算信号（回転状態信号が３０ガウス分ゼロに近づけられた信号）が１回目にゼロに至った時（回転状態信号の位相−３０度）に＋３０ガウスに代えて−３０ガウスの加算（３０ガウス分の減算）とする。これによって、６０ガウス分加算信号が−方向にシフトする。この例の場合、−６０ガウス分の加算は６０度分のシフトに相当するため、回転状態信号における位相の＋３０度において、加算信号は−側からの２度目のゼロに至る。そして、この２回目のゼロの場合には、−３０ガウス分の加算はそのままとして＋側に移る。次に、＋側からの１回目のゼロの時に、加算が＋３０ガウスに切り替えられる。このようにして、回転状態信号の位相３３０度（−３０度）のときにオフセット量が＋３０ガウスから−３０ガウスに切り替えられ、１５０度のときにオフセット量が−３０ガウスから＋３０ガウスに切り替えられ、これを繰り返すことで、加算信号の２回目のゼロから、次のゼロの間で１２０度の期間の信号を得ることができる。なお、図３では、ゼロクロス間を１２０度とする例を示したが、加算するオフセット量を調整する（この場合には±１５ガウス相当分とする）ことで、１５０度などの期間の信号が得られる。

なお、コンパレータ１０の他端には、ホール素子３０のコモン電圧と同電位の電圧を基準として供給する構成としてもよい。このような構成にすることによって、ホール素子３０とコンパレータ１０とで用いられる基準値が等しくなり、コイル２２への通電期間をより正確に設定することができる。

図４には、出力制御回路１２の構成例が示されており、図５には各部の信号波形が示されている。コンパレータ１０の出力（コンパレータ生出力）は、回転状態信号を上述のようにして順次シフトした信号のゼロクロスを検出するものであり、この例は、図３と同様に、１２０度通電の例を示しており、コンパレータ生出力をフリップフロップで取り込んだ場合の取り込み出力は、回転状態信号の０〜３０度がＬレベル、３０〜１５０度がＨレベルになり、１５０〜１８０度がＬレベル、１８０〜２１０度がＨレベル、２１０〜３３０度がＬレベル、３３０〜３６０度がＨレベルの信号となる（図５（ｉ））。

このコンパレータ生出力は、取り込み回路５０に入力される。この取り込み回路５０の詳細構成は後述するが、基本的には１つのＤ型フリップフロップとして機能する。このため、ここの説明では、取り込み回路５０をフリップフロップとして説明する。コンパレータ生出力は取り込み回路５０のＤ入力端に供給される。この取り込み回路５０のクロック入力端には、所定のクロックＣＬＫが供給されており、取り込み回路５０がコンパレータ１０の出力を順次保持することになる。クロックＣＬＫは、コンパレータ１０の出力の変化に比べ大きな周波数を有しているため、取り込み回路５０はコンパレータ１０の出力を所定の期間だけ遅れてそのまま取り込むことになる。

取り込み回路５０の出力は、フリップフロップＦＦ２のＤ入力端に供給されており、このフリップフロップＦＦ２のクロック入力端にもクロックＣＬＫが供給されている。従って、このフリップフロップＦＦ２の出力は、取り込み回路５０の出力に比べ、クロックＣＬＫの１周期だけ遅れた信号となる。取り込み回路５０の出力は反転されてアンドゲートＡＮＤ１に入力され、フリップフロップＦＦ２の出力はそのままアンドゲートＡＮＤ１に入力される。従って、このアンドゲートＡＮＤ１の出力は、コンパレータ１０の出力が立ち下がった時に、クロックＣＬＫの１周期分だけ立ち上がる信号となる。

すなわち、図５（ｉｉ）立ち下がり検出信号に示すように、取り込み出力の立ち下がり時にクロックＣＬＫの１周期だけ立ち上がる信号が、アンドゲートＡＮＤ１の出力に得られる。

また、アンドゲートＡＮＤ２には、取り込み回路５０の出力とフリップフロップＦＦ２の反転出力が入力されている。従って、このアンドゲートＡＮＤ２の出力には、図５（ｉｉｉ）立ち上がり検出信号に示すように、取り込み出力の立ち上がり時にクロックＣＬＫの１周期だけ立ち上がる信号が得られる。

なお、図５においては、立ち下がり検出信号（ｉｉ）、立ち上がり検出信号（ｉｉｉ）について、クロックＣＬＫより短いパルスとして示してある。これは、立ち上がり及び立ち下がりの検出クロックとして、クロックＣＬＫより周波数の高いものを用い、１クロック分のみを検出パルスとしているからであるが、全体動作としては、変わりはない。

クロックＣＬＫは、所定の分周された後、連続Ｈ／Ｌ検出部４０に入力される。この連続Ｈ／Ｌ検出部４０は、例えば、取り込み出力におけるＨレベルが６０度の期間連続したことでＨレベル、Ｌレベルが６０度の期間連続したときにＬレベルになる。従って、この例では、回転状態信号の９０度〜２７０度の期間がＨレベル、その他の半分の期間がＬレベルの信号が連続Ｈ／Ｌ検出部４０の出力となる（図５（ｉｖ））。

アンドゲートＡＮＤ１の出力は、フリップフロップＦＦ３のＤ入力端に供給され、アンドゲートＡＮＤ２の出力は、フリップフロップＦＦ４のＤ入力端に供給される。これらアンドゲートＡＮＤ１，ＡＮＤ２のクロック入力端には、クロックＣＬＫが供給されている。従って、これらフリップフロップＦＦ３，ＦＦ４にアンドゲートＡＮＤ１，ＡＮＤ２の出力が取り込まれる。フリップフロップＦＦ３，ＦＦ４の出力は、アンドゲートＡＮＤ３，ＡＮＤ４にそれぞれ入力される。アンドゲートＡＮＤ３の他入力端には、連続Ｈ／Ｌ検出信号がそのまま入力され、アンドゲートＡＮＤ４の他入力端には、連続Ｈ／Ｌ検出信号が反転して入力されている。従って、アンドゲートＡＮＤ３の出力には、立ち下がり検出信号の中の回転状態信号の０度に対応するパルスが除去され、１５０度、２１０度のパルスのみが残る。また、アンドゲートＡＮＤ４の出力では、立ち上がり検出信号の中の回転状態信号の１８０度に対応するパルスが除去され、３０度、３３０度のパルスのみが残る。

アンドゲートＡＮＤ３の出力は、ＳＲラッチ回路ＳＲ１のセット入力端に供給され、アンドゲートＡＮＤ４の出力は、ＳＲラッチ回路ＳＲ１のリセット入力端に供給される（図５（ｖ））。従って、図５（ｖｉ）に示すように、回転状態信号の３３０度でＨレベルになり、１５０度でＬレベルになるオフセット制御信号がＳＲラッチＳＲ１の出力に得られる。このＳＲラッチＳＲ１の出力は、オフセット制御回路３２に供給され、Ｈレベルの際に所定のオフセット値（３０ガウス分）だけ回転状態信号に加算し、Ｌレベルの際に所定のオフセット値（３０ガウス分）だけ回転状態信号から減算する切り替え制御に利用される。

アンドゲートＡＮＤ３，ＡＮＤ４の出力は、オアゲートＯＲ１に入力される。オアゲートＯＲ１の出力には、３３０度、３０度、１５０度、２１０度の４つのパルスを有する両エッジ信号が得られる（図５（ｖｉｉ））。オフセット制御信号は、所定の遅延が施された後、フリップフロップＦＦ５のＤ入力端に供給される。このフリップフロップＦＦ５のクロック入力端には、オアゲートＯＲ１からの両エッジ信号が供給されており、フリップフロップＦＦ５の出力には回転状態信号の３０度でＨレベルになり、２１０度でＬレベルなる信号が得られる（図５（ｖｉｉｉ））。

このフリップフロップＦＦ５の出力は、ノアゲートＮＯＲ１及びアンドゲートＡＮＤ５に入力され、ノアゲートＮＯＲ１及びアンドゲートＡＮＤ５の他入力端には、ＳＲラッチＳＲ１の出力が供給されている。そこで、ノアゲートＮＯＲ１の出力には、３０〜１５０度の期間だけＨレベルとなる駆動制御信号ＯＵＴ１（図５（ｉｘ））、アンドゲートＡＮＤ５の出力には、２１０〜３３０度の期間だけＨレベルになる駆動制御信号ＯＵＴ２（図５（ｘ））が得られる。

そこで、駆動制御信号ＯＵＴ１，ＯＵＴ２を出力回路１４に供給することによって、図２におけるトランジスタＱ１，Ｑ４、及びトランジスタＱ３，Ｑ２のオンオフを制御することで、上述したコイル２２の駆動電流制御が行われる。

図１においては、コイル２２に対向位置にホール素子３０を配置したため、コイル２２に同期した回転状態信号を得ることができるが、ホール素子３０の取付位置は必ずしも限定されない。さらに、上述のように、回転状態信号に加減算するオフセット量を調整することで、１５０度通電なども容易に行うことができる。

ここで、本実施形態の回転駆動制御では、回転状態信号のゼロクロスを確実に検出する必要がある。一方、上述したように取り込み回路５０では、クロックＣＬＫの立ち上がりにおいて、コンパレータ生出力を取り込んでいる。従って、クロックＣＬＫの立ち上がりの間隔の間の変化はフリップフロップでは検出できない。

例えば、図８の場合、コンパレータ１０の生出力は、一旦Ｌレベルになり、その後オフセットの付加によってＨレベルになり、次にまたＬレベルになる。従って、所定のＬ期間、Ｈ期間を経た後連続したＬレベルとなる。

ところが、図８に示したように、コンパレータ１０の生出力をフリップフロップで検出した場合で、コンパレータ生出力のＬレベルの検出が比較的遅く検出した場合、オフセットの印加が遅くなり、オフセットを印加しても加算信号はあまり大きく０レベルを超えない。従って、コンパレータ生出力におけるＨレベル期間が短くなり、Ｈレベルの間にクロックＣＬＫが立ち上がらなかった場合に、Ｈレベルを検出できなくなり、図４の回路出力において、正しい出力が得られなくなる。

そこで、本実施形態においては、取り込み回路５０を図６に示す回路としている。すなわち、コンパレータ生出力は、フリップフロップＦＦ１１のＤ入力端に入力される。このフリップフロップＦＦ１１のクロック入力端には、クロックＣＬＫが入力されており、これが上述した１つのフリップフロップで構成された場合の取り込み回路５０に対応する。

フリップフロップＦＦ１１のＱ出力は、フリップフロップＦＦ１２のＤ入力端子に入力される。このフリップフロップＦＦ１２のクロック端子にはクロックＣＬＫが入力されているため、フリップフロップＦＦ１の出力が１クロック遅れてラッチされる。フリップフロップＦＦ１２のＱ出力は、排他的論理和回路ＸＯＲ１１に入力され、この排他的論理和回路ＸＯＲ１１には、フリップフロップＦＦ１１の出力も入力されている。従って、排他的論理和回路ＸＯＲ１１の出力には、両入力の排他的論理和の出力が得られる。従って、フリップフロップＦＦ１１の出力が変化していた場合にのみ排他的論理和回路ＸＯＲ１１の出力がＨレベルになる。

排他的論理和回路ＸＯＲ１１の出力はフリップフロップＦＦ１３のＤ入力に供給される。このフリップフロップＦＦ１３のクロック端子にもクロックＣＬＫが供給されており、排他的論理和回路ＸＯＲ１１の出力が１クロック遅れてラッチされる。

そして、フリップフロップＦＦ１３の出力は、排他的論理和回路ＸＯＲ１２に入力される。この排他的論理和回路ＸＯＲ１２には、フリップフロップＦＦ１１の出力も入力されており、両入力信号の排他的論理和の結果が排他的論理和回路ＸＯＲ１２から出力される。すなわち、フリップフロップＦＦ１３の出力がＬレベルであれば、フリップフロップＦＦ１１の出力がそのまま排他的論理和回路ＸＯＲ１２から出力され、フリップフロップＦＦ１３の出力がＨレベルであれば、フリップフロップＦＦ１１の出力が反転されて排他的論理和回路ＸＯＲ１２から出力される。

なお、フリップフロップＦＦ１３のクロック入力端には、クロックＣＬＫがオアゲートＯＲ１１を介し、入力されている。このオアゲートＯＲ１１には、１８０度通電を行っている場合にＨレベルとなる１８０度通電信号が供給されている。従って、１８０度通電時は、１８０度通電信号がＨレベルとなっているため、フリップフロップＦＦ１３はリセット状態であり、オアゲートＯＲ１１の出力はＬレベルに固定されている。そこで、１８０度通電の場合には、フリップフロップＦＦ１１の出力がそのまま排他的論理和回路ＸＯＲ１２から出力され、図６の回路は、取り込み回路５０が１つのフリップフロップＦＦ１１のみの回路と同一となる。

図７には、回転状態信号の波形の例と、この場合のコンパレータ１０の生出力および図６の回路のＡ〜Ｅ点の波形が示されている。Ａはフリップフロップ１１の出力、ＢはフリップフロップＦＦ１２の出力、Ｃは排他的論理和回路ＸＯＲ１１の出力、ＤはフリップフロップＦＦ１３の出力、Ｅは排他的論理和回路ＸＯＲ１２の出力である。

図７の左側のゼロクロスの場合、フリップフロップＦＦ１１の出力において、その変化がクロックＣＬＫの１クロック分のパルスである。すなわち、Ｈレベルから１クロック分だけＬレベルになり、Ｈレベルに復帰する（波形Ａ）。フリップフロップＦＦ１２の出力は、フリップフロップＦＦ１１の出力に対し、１クロック分遅れたものになる（波形Ｂ）。排他的論理和回路ＸＯＲ１１の出力は、ＡとＢの排他的論理和であり、両信号が異なる２クロックの間だけＨレベルになる（波形Ｃ）。フリップフロップＦＦ１３の出力は、波形Ｃに対し１クロック遅れる。排他的論理和回路ＸＯＲ１２の出力は、波形Ａと波形Ｄの排他的論理和であり、ＡがＬレベルになった時点からＤがＬレベルなる時点までの３クロックの期間Ｌレベルとなる。このように、排他的論理和回路ＸＯＲ１２の出力は、フリップフロップＦＦ１１の出力が３クロック分に引き延ばされるだけである。

一方、フリップフロップＦＦ１１の変化が２クロック以上続いた場合には、排他的論理和回路ＸＯＲ１２の出力にパルスが付加される。

例えば、図７の２回目の上から下へのゼロクロスでは、フリップフロップＦＦ１１の出力は、ＨレベルからＬレベルになった後、しばらくＬレベルに維持される。フリップフロップ１２の出力である波形Ｂは波形Ａと比べ１クロック遅れるだけであり、排他的論理和回路ＸＯＲ１１の出力は、波形Ａ，Ｂが異なる１クロック分だけＨレベルになるだけである（波形Ｃ）。Ｄは、Ｃに対し１クロック遅れ、波形Ａと波形Ｄの排他的論理和から、排他的論理和回路ＸＯＲ１２の出力は、Ｈレベルから、波形ＡのＬレベルに変化に応じたＬレベルになるが、１クロック後のＤの１クロック分のＨレベルで同じく１クロック分Ｈレベルとなった後Ｌレベルに戻る（波形Ｅ）。

従って、図８のように、回転状態信号の傾きが急峻であって、オフセット後の逆方向の変化が小さいと、コンパレータ生出力の逆方向の変化を検出できず、フリップフロップＦＦ１１の出力が一旦変化した後そのまま固定されてしまう。図６の回路によれば、このような場合に、一旦逆極性に至ったことを示すパルスを付加することができる。従って、回転状態信号の傾きが急峻であっても、２回目のゼロクロスを確実に検出することができる。

一方、図７からわかるように、変化後の期間がある程度長ければ、排他的論理和回路ＸＯＲ１２の出力であるＥにおいては、フリップフロップＦＦ１１の出力に比べ、余分な１つのパルスが付加されることになる。

しかし、連続Ｈ／Ｌ検出信号が変化しない範囲であれば、図４におけるフリップフロップＳＲ１は同じレベルの信号をもう一度取り込むだけであり、その出力に変化はなく問題は生じない。そして、連続Ｈ／Ｌ検出信号は、回転状態信号の山または谷の部分（９０度，２７０度）において変化し、ゼロクロス近辺では変化しないため、立ち上がり、立ち下がり検出信号が付加されても問題は生じない。

いいかえれば、連続Ｈ／Ｌ検出回路４０は、排他的論理和回路ＸＯＲ１２の出力が６０度の期間連続したときに状態を変更する。従って、パルスが付加されるタイミングは排他的論理和回路ＸＯＲ１２の出力が落ち着いた後、すなわち立ち上がり、立ち下がり信号の出力が終了した後である。そこで、回転状態などが変化しても、連続Ｈ／Ｌ検出信号が変化するタイミングがゼロクロスの近辺となることはない。

なお、上述のような制御は、回転が安定してから行うとよい。これによって、チャタリングの影響を防止し、また通電期間をほぼ所望の期間（例えば電気位相１５０度の期間）にできる。

１０ コンパレータ、１２ 出力制御回路、１４ 出力回路、２２ コイル、２６ ロータ、３０ ホール素子、３２ オフセット制御回路、４０ 連続Ｈ／Ｌ検出部、５０ 取り込み回路、１００ ドライバ、２００ モータ。

Claims (3)

1. モータの回転状態を示す正弦波状の回転状態信号に基づいて、駆動制御信号を作成するドライブ回路であって、
   前記回転状態信号に対しオフセット量が加算されている加算信号について、最小値から基準値に向かう、１つの方向からの１回目の前記基準値のクロスを検出した際に、その時点で前記基準値から離れる方向の前記オフセット量を前記回転状態信号に対し加算し、得られた加算信号について前記１つの方向の２度目の前記基準値のクロスを検出した際にはそのまま基準値を通過させ、基準値を通過した加算信号について最大値から基準値に向かう、もう１つの方向からの１回目の前記基準値のクロスを検出した際に、その時点で前記基準値から離れる方向の前記オフセット量を前記回転状態信号に対し加算し、得られた加算信号について前記もう１つの方向の２度目の前記基準値のクロスを検出した際にはそのまま基準値を通過させるという処理を繰り返し、回転状態信号にオフセット量を付加して加算信号を得、
   得られた加算信号と、基準値との比較から、加算信号が基準値をクロスすることに応じ、その方向に応じて立ち上がり信号または立ち下がり信号を得るとともに、前記１回目の基準値のクロスの検出に応じて、その際に発生する立ち上がり信号または立ち下がり信号に対し遅れたタイミングで立ち下がり信号または立ち上がり信号を追加し、
   得られた立ち上がり信号または立ち下がり信号を用いて、前記２度目の前記基準値のクロスの検出と、その次の前記基準値のクロスの検出との間で、前記回転状態信号に比べて、所定期間だけ減少された期間の駆動制御信号を作成することを特徴とするドライブ回路。
2. 請求項１に記載のドライブ回路において、
   前記加算信号と基準値のクロスの検出は、両者を比較するコンパレータの生出力を所定のクロックで取り込んだ取り込み信号の変化から立ち上がり信号および立ち下がり信号を生成して行うことを特徴とするドライブ回路。
3. 請求項１または２に記載のドライブ回路において、
   外部からの制御信号により、前記立ち上がり信号または立ち下がり信号の追加を禁止することを特徴とするドライブ回路。