KR101249418B1 - 콘택 구조물을 갖는 발광 다이오드 칩 - Google Patents

콘택 구조물을 갖는 발광 다이오드 칩 Download PDF

Info

Publication number
KR101249418B1
KR101249418B1 KR1020077030310A KR20077030310A KR101249418B1 KR 101249418 B1 KR101249418 B1 KR 101249418B1 KR 1020077030310 A KR1020077030310 A KR 1020077030310A KR 20077030310 A KR20077030310 A KR 20077030310A KR 101249418 B1 KR101249418 B1 KR 101249418B1
Authority
KR
South Korea
Prior art keywords
contact
light emitting
led chip
emitting diode
emitting surface
Prior art date
Application number
KR1020077030310A
Other languages
English (en)
Other versions
KR20080026558A (ko
Inventor
폴커 해를레
베르톨트 한
요하네스 바우르
라이문트 오버슈미트
안드레아스 바이마르
에발트 칼 미하엘 귄터
프란츠 에베르하르트
마르쿠스 리히터
외르크 슈트라우스
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20080026558A publication Critical patent/KR20080026558A/ko
Application granted granted Critical
Publication of KR101249418B1 publication Critical patent/KR101249418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 방사선 방출면(1) 및 상기 방사선 방출면(1) 상에 배치된 콘택 구조물(2, 3, 4)을 구비한 발광 다이오드 칩에 관한 것으로서, 상기 콘택 구조물은 본딩 패드(4) 및 다수의 콘택 웹(2, 3)을 포함하며, 상기 다수의 콘택 웹은 전류를 확대하기 위해서 제공되었고, 상기 본딩 패드(4)에 도전 접속되어 있다. 본 발명에 따른 칩은, 상기 본딩 패드(4)가 상기 방사선 방출면(1)의 한 에지 영역에 배치되어 있는 것을 특징으로 한다. 상기 발광 다이오드 칩은, 특히 상기 콘택 구조물(2, 3, 4) 내에서는 방출된 방사선(23)의 흡수가 줄어드는 것을 특징으로 한다.

Description

콘택 구조물을 갖는 발광 다이오드 칩 {LIGHT-EMITTING DIODE CHIP COMPRISING A CONTACT STRUCTURE}
본 발명은 특허 청구항 1의 전제부에 따른 발광 다이오드 칩에 관한 것이다.
본 특허 출원서는 독일 특허 출원 102005025416.0호를 우선권으로 주장하며, 상기 우선권 서류의 공개 내용은 인용의 방식으로 본 출원서에 수용된다.
본딩 와이어에 의해서 전기적으로 접촉된 발광 다이오드 칩의 경우에, 칩 표면의 크기가 비교적 작은 중앙 영역에는 일반적으로 본딩 와이어를 접속하기 위한 콘택면(본딩 패드)이 제공되어 있다. 발광 다이오드 칩들은 일반적으로 본딩 와이어에 마주 놓이는 하나의 칩 표면에 의해 캐리어 상에 또는 LED-하우징 내부에 장착되기 때문에, 본딩 패드가 그 위에 배치되어 있는 칩 표면은 방사선 방출면, 좀 더 상세하게 말하자면 상기 발광 다이오 칩의 한 활성 구역에서 발생하는 전자기 방사선의 적어도 대부분이 그로부터 외부로 방출되는 칩 표면이 된다.
300 ㎛ 미만의 에지 길이를 갖는 종래의 발광 다이오드 칩의 경우에, 방사선 방출면의 중앙에 배치된 한 본딩 패드에 의해서는 발광 다이오드 칩 내에서 비교적 균일한 전류 분포가 달성될 수 있다. 하지만, 예를 들어 1 mm까지의 에지 길이를 갖는 면적이 넓은 발광 다이오드 칩들의 경우에, 상기와 같은 방식의 콘택팅은 단점적으로 발광 다이오드 칩의 불균일한 전류 공급을 야기하며, 이와 같은 불균일한 전류 공급은 순방향 바이어스(forward bias)를 상승시키고, 활성 영역 내에서 양자 효율을 낮춘다. 이와 같은 효과는 특히 가로 전도성이 낮은 반도체 재료들에서, 예를 들면 질화물-화합물 반도체들에서 나타난다. 이 경우에 최대 전류 밀도는 발광 다이오드 칩의 중앙 영역에서 나타나고, 중앙 본딩 패드로부터 출발하여 측면 에지의 방향으로 상기 본딩 패드로부터 점점 멀어짐에 따라 감소한다. 이와 같은 현상은 종종 방사선 방출면의 바람직하지 않은 불균일한 명도를 초래한다. 또한, 전류 밀도가 가장 크게 나타나는 발광 다이오드 칩의 중앙 영역에서 방출된 방사선이 적어도 부분적으로 비투과성 본딩 패드 쪽으로 방출됨으로써, 방사선이 적어도 부분적으로 흡수된다는 단점도 있다.
독일 공개 특허 출원서 DE 199 47 030 A1호에는, 전류 확대를 개선하기 위하여, 중앙 본딩 패드 및 상기 본딩 패드에 연결된 다수의 콘택 웹(web)을 포함하는 콘택 구조물을 InGaAlP-LED의 방사선 방출면에 제공하는 것이 공지되어 있다.
본 발명의 과제는, 특히 본딩 패드 내에서의 방사선 흡수율이 낮아지는 것을 특징으로 하는, 방사선 방출면에 배치된 개선된 콘택 구조물을 구비한 발광 다이오드 칩을 제공하는 것이다.
상기 과제는 특허 청구항 1의 전제부에 따른 발광 다이오드 칩에 의해서 해결된다. 본 발명의 바람직한 실시예들 및 개선예들은 종속 청구항들의 대상이다.
방사선 방출면 및 상기 방사선 방출면 상에 배치된 콘택 구조물을 구비하고, 상기 콘택 구조물이 본딩 패드 및 다수의 콘택 웹을 포함하며, 상기 다수의 콘택 웹은 전류를 확대하기 위해서 제공되었고, 상기 본딩 패드에 도전 접속되어 있는, 본 발명에 따른 발광 다이오드 칩의 경우에, 본딩 패드는 상기 방사선 방출면의 모서리 영역에 배치되어 있다.
본딩 패드가 방사선 방출면의 모서리 영역에 배치됨으로써, 상기 발광 다이오드 칩으로부터 상기 방사선 방출면의 중앙 영역을 통해 방출되는 방사선은 바람직하게 본딩 패드 내부에 흡수되지 않게 된다. 본딩 패드를 방사선 방출면의 모서리 영역에 배치한다는 것은, 특히 상기 본딩 패드의 중심점이 방사선 방출면의 중심점에 대해서 갖는 간격보다는 발광 다이오드 칩의 적어도 한 측면 에지에 대해서 갖는 간격이 더 작다는 것을 의미한다. 본딩 패드가 방사선 방출면의 중앙에 배치된 발광 다이오드 칩과 달리, 본딩 패드가 상기 방사선 방출면의 모서리 영역에 배치됨으로써, 바람직하게는 본딩 와이어를 상기 방사선 방출면을 거쳐 본딩 패드로 유도할 필요가 전혀 없게 된다. 이와 같은 내용은 예컨대 300 mA를 초과하는 비교적 높은 전류 세기로 작동되는 발광 다이오드 칩들에 특히 바람직한데, 그 이유는 방사선 방출면 위에 배치된 경우에 방출된 방사선의 상당 부분이 흡수될 수 있을 정도의 높은 전류 세기로 작동이 이루어지는 경우에는 비교적 두꺼운 본딩 와이어가 필요하기 때문이다. 방사선 방출면 상에 본딩 패드와 도전 접속된 다수의 콘택 웹이 배치되면, 본딩 패드가 방사선 방출면의 모서리 영역에 배치되더라도 발광 다이오드 칩 내부에서는 비교적 균일한 전류 분포가 성취될 수 있다.
본딩 패드와 발광 다이오드 칩의 적어도 한 측면 에지 간의 간격은 30 ㎛ 미만인 것이 바람직하다. 특히, 본딩 패드는 발광 다이오드 칩의 측면 에지에 직접 인접할 수도 있다.
본딩 패드와 발광 다이오드 칩의 제 1 측면 에지 간의 간격뿐만 아니라 본딩 패드와 발광 다이오드 칩의 제 2 측면 에지 간의 간격도 각각 30 ㎛ 미만이 되도록, 본딩 패드가 방사선 방출면의 한 모서리에 배치되는 것이 바람직하다. 특히 본딩 패드는 발광 다이오드 칩의 제 1 측면 에지에 인접할 뿐만 아니라, 제 2 측면 에지에도 인접한다.
한 바람직한 변형예에서는 적어도 하나의 콘택 웹이 발광 다이오드 칩의 한 측면 에지를 따라 진행하며, 이 경우 상기 측면 에지에 대한 간격은 15 ㎛ 미만이다. 특히 상기 콘택 웹은 측면 에지에 인접할 수 있다. 측면 에지에 대한 간격이 작은 것은, 방사선 방출면 상에 발광 변환 층을 갖는 발광 다이오드 칩의 경우에 장점이 된다. 예를 들어 제조 중에 칩의 손상이 발견되지 않도록 하기 위해서는, 가장자리 영역이 상기 변환 층에 의해 커버 되지 않은 상태로 유지되어야만 하기 때문에, 상기 가장자리 영역은 콘택 웹의 배열 상태에 의해서 바람직하게는 전류를 확대시키는 데 이용될 수 있다.
콘택 웹들은 바람직하게, 발광 다이오드 칩의 방사선 방출면이 균일한 명도를 갖도록, 전류가 발광 다이오드 칩의 한 활성층을 균일하게 관류하는 방식으로 방사선 방출면 상에 배치되어 있다. 특히, 방사선 방출면 상에 있는 콘택 웹들은 적어도 하나의 직사각형 외부 윤곽 또는 적어도 하나의 정사각형 외부 윤곽을 형성한다.
콘택 웹들이 다수의 직사각형 또는 정사각형 외부 윤곽을 형성하는 것이 바람직하다. 상기 다수의 직사각형 또는 정사각형들은 바람직하게 각각 적어도 하나의 공통된 측면 에지를 가지며, 특히 바람직하게는 심지어 두 개의 공통된 측면 에지를 갖는다. 특히 콘택 웹들은 각각 하나의 공통된 모서리 점을 갖는 다수의 정사각형 및/또는 직사각형 외부 윤곽을 형성한다. 이 경우에는, 콘택 웹들에 의해 서로의 내부에 접속된 다수의 동심 정사각형 또는 직사각형이 형성되는 콘택 구조물들과 달리, 다수의 정사각형 및/또는 직사각형을 상호 도전 접속하기 위하여 정사각형들 및/또는 직사각형들 사이에 연결 웹들을 제공할 필요가 없다.
본 발명의 특히 바람직한 실시예에서, 본딩 패드는 콘택 웹에 의해서 외부 윤곽이 형성되는 적어도 한 직사각형 또는 정사각형의 한 모서리 점에 배치되어 있다. 특히 본딩 패드는 콘택 웹들에 의해서 외부 윤곽이 형성되는 다수의 정사각형 및/또는 직사각형의 한 공통 모서리 점에 배치될 수 있다.
바람직하게는, 적어도 절반을 넘는 방사선 방출면이 콘택 웹들에 의해서 둘러싸인다. 이와 같은 내용이 의미하는 것은, 예를 들어 대부분의 방사선 방출면이 폐쇄된 또는 거의 폐쇄된 구조적 형상에 의해 둘러싸이도록, 콘택 웹들이 상기와 같은 적어도 하나의 폐쇄된 또는 적어도 거의 폐쇄된 구조적 형상을 형성한다는 것이다. 상기 구조적 형상이란, 예를 들어 앞에서 기술된 바람직한 실시예들에서와 마찬가지로 다각형, 특히 정사각형 또는 직사각형일 수 있다. 특히 바람직하게는, 80%를 초과하는 방사선 방출면이 콘택 웹들에 의해 둘러싸인다. 특별히, 전체 방사선 방출면이 콘택 웹들에 의해 둘러싸일 수도 있다.
적어도 대부분의 방사선 방출면이 콘택 웹들에 의해 둘러싸임으로써, 본딩 패드가 상기 방사선 방출면의 한 모서리 영역에 배치되어 있더라도 발광 다이오드 칩 내부에서는 비교적 균일한 전류 분포가 성취될 수 있다. 이와 같은 방식에 따라, 본딩 패드 및 콘택 웹들로부터 형성된 콘택 구조물에 의해서는, 발광 다이오드 칩이 가로 전도성이 작은 반도체 재료로 이루어진 경우, 예컨대 질화물-화합물 반도체 재료들을 기초로 하는 발광 다이오드 칩의 경우에도, 비교적 균일한 전류 밀도 그리고 그와 더불어 상응하게 균일한 방사선 방출면의 명도가 성취된다.
본 발명의 추가의 한 바람직한 실시예에서, 콘택 웹들에 의해 둘러싸인 방사선 방출면의 한 부분 영역에는 발광 변환 층이 증착되어 있다. 상기 발광 변환 층은 적어도 하나의 발광 변환 물질을 함유하고, 상기 발광 변환 물질은 발광 다이오드 칩에 의해서 방출되는 방사선의 적어도 한 부분의 파장을 더 큰 파장으로 변환하기에 적합하다. 이와 같은 방식으로, 특히 자외선 또는 청색 방사선을 방출하는 발광 다이오드 칩에 의해서는, 방출된 방사선의 한 부분의 파장이 상보적인 스펙트럼 영역으로, 예를 들어 황색 스펙트럼 영역으로 변환됨으로써, 백색광이 발생할 수 있다. 상기 발광 변환 물질은 미립자 분말의 형태로 존재할 수 있고, 상기 분말의 입자들은 통상적으로 1 ㎛ 내지 20 ㎛ 범위의 입자 크기를 가질 수 있다. 본 경우에 입자 크기란 한 분말 입자의 평균 직경으로 이해할 수 있다. 적합한 발광 변환 물질들, 예컨대 YAG:Ce는 WO 98/12757호에 공지되어 있으며, 상기 공개문의 내용은 특히 발광 물질과 관련된 부분이 인용되는 방식으로 본 출원서에 수용된다. 발광 변환 층은 바람직하게는 플라스틱 층이며, 적어도 하나의 발광 변환 물질이 매트릭스 형태로 그 내부에 끼워진 실리콘층이 선호된다. 상기 발광 변환 층의 두께는 10 ㎛ 내지 50 ㎛가 바람직하다. 상기 발광 변환 층은 바람직하게 실크 스크린 프린팅 방법으로, 발광 다이오드 칩의 방사선 방출면 상에 제공된다. 상기 실크 스크린 프린팅 방법에 의해서 얻어질 수 있는 정렬 정확성 또는 구조화 정확성은 대략 20 ㎛이다.
상기 정렬 정확성 또는 구조화 정확성에 대한 요구 수준은, 본딩 패드가 한 모서리에 배치된 칩의 경우에는 바람직하게, 도 12A 및 도 12B와 관련하여 아래에서 상세하게 설명되는 바와 같이 본딩 패드가 중앙에 배치된 칩의 경우에 비해 낮아진다. 또한, 광학적으로 이용 가능한 면적도 증가할 수 있다.
본딩 패드를 한 모서리에 배치하는 방식과 발광 변환 층을 방사선 방출면 상에 배치하는 방식이 조합된 방식의 추가의 장점은, 웨이퍼 결합체 내에 다수의 칩이 배열된다는 것이다. 이 경우에는 바람직하게 본딩 패드들을 서로를 향하고 있음으로써, 결과적으로 발광 변환 층에 의해서 커버링 되지 않은 연결 표면이 형성되고, 상기 연결 표면의 크기는 본딩 패드가 개별적으로 중앙에 배치된 경우보다 더 크다. 이와 같은 상태는 구조화에 바람직하고, 재생 가능한 층을 제조할 수 있게 한다.
추가의 한 바람직한 실시예에서, 발광 변환 층은 발광 다이오드 칩의 측면 에지로부터 떨어져 있다. 특별히, 상기 발광 변환 층은 콘택 웹들에 의해 둘러싸인 상기 방사선 방출면의 한 부분 영역 안에 배치될 수 있다. 이 경우에, 방사선 방출면 상에 배치된 콘택 웹들은 발광 변환 층을 위한 프레임을 형성한다. 이와 같은 방식에 의해 바람직하게는, 발광 변환 층의 재료가 발광 다이오드 칩의 측면 에지에 도달하게 될 위험이 줄어든다. 이와 같은 사실은 특히 품질 관리를 목적으로 발광 다이오드 칩의 측면 에지를 현미경으로 검사하는 경우에 바람직하다. 이와 같은 방식의 품질 관리는 발광 다이오드 칩의 측면 에지에 축적된 상기 발광 변환 층의 재료 때문에 실행이 어려워지거나 또는 심지어 불가능해진다.
추가의 한 변형예에 따라, 콘택 구조물은 포크 형태로 형성되었다. 이 경우 다수의 콘택 웹들은 하나의 콘택 웹에 대하여 가로로 그리고 실제로는 서로 평행하게 뻗는다. 콘택 웹들 사이에서 방사선 방출면 상에는 바람직하게 발광 변환 층이 증착되어 있다.
적어도 하나의 콘택 웹은 바람직하게 가변적인 폭을 갖는다. 콘택 웹의 폭이란, 콘택 웹의 세로 방향에 대하여 수직으로 그리고 방사선 방출면의 평면과 평행하게 진행하는 방향으로 측정된 콘택 웹의 치수이다. 특별히, 가변적인 폭을 갖는 콘택 웹은 다양한 폭을 갖는 다수의 부분 영역들을 포함할 수 있다. 이 경우, 콘택 웹의 부분 영역들의 폭은 바람직하게 발광 다이오드 칩의 작동 중에 상기 콘택 웹의 각각의 부분 영역에 의해서 나타나는 전류 세기에 적응되었다. 상기 부분 영역들의 폭은, 예를 들어 각각의 부분 영역에서의 전류 밀도가 예컨대 16 A/㎛2의 한계값을 초과하지 않도록, 개별 부분 영역에서 나타나는 전류 세기에 적응되어 있다. 또한, 가변적인 폭을 갖는 콘택 웹의 부분 영역들의 폭은 및/또는 추가 콘택 웹들의 폭은 바람직하게, 최소 전류 밀도에 미달하지 않도록 치수 설계되어 있다. 이와 같은 방식으로, 바람직하게는 콘택 웹들의 폭 및/또는 가변적인 폭을 갖는 콘택 웹의 부분 영역들의 폭은 적어도 전류 이송 용량을 위해서 필요한 것보다 현저히 더 크지는 않다. 이와 같은 사실의 장점은, 콘택 웹들에 의해서 커버링 된 방사선 방출면의 부분 영역이 바람직하게는 적음으로써, 발광 다이오드 칩에 의해서 발생하는 방사선이 상기 방사선 방출면 상에 배치된 콘택 웹들 내부로 흡수되는 현상이 줄어든다는 것이다.
칩 내부에서의 전류 분포는 가로 방향 전류 분포 및 수직 방향 전류 분포에 의해서 달라질 수 있다. 본 경우에 가로 방향 전류 분포란 방사선 방출면과 평행한 전류 분포를 의미하는 한편, 수직 방향 전류 분포란 방사선 방출면에 대하여 가로인 전류 분포, 바람직하게는 방사선 방출면에 대하여 수직인 전류 분포를 의미한다.
칩 내부에는 전류 공급 장소, 예컨대 본딩 패드로부터 출발하는 다양한 전류 경로들이 존재한다. 가로 메인 전류 경로는 콘택 웹을 따라서 진행한다. 상기 메인 전류 경로는 수직 방향으로 다수의 부수적인 전류 경로들로 분기 된다. 상기 전류 경로들은 하나의 대체 회로에서는 저항들로 구성된 직렬 회로로서 나타날 수 있다. 한 바람직한 실시예의 경우 콘택 웹은, 전체 저항이 다양한 전류 경로를 따라 가급적 동일하도록 구조화되었다. 그럼으로써, 칩에는 바람직하게 비교적 균일하게 전류가 공급될 수 있다.
추가의 한 바람직한 실시예에서, 콘택 웹의 폭은 본딩 패드로부터의 간격이 증가함에 따라 증가한다. 특히 콘택 웹은 다수의 부분 영역들을 포함할 수 있으며, 이 경우 본딩 패드에 대해 더 큰 간격을 갖는 부분 영역은 본딩 패드에 대해 더 작은 간격을 갖는 부분 영역보다 더 넓다. 대안적으로, 콘택 웹의 폭은 본딩 패드로부터 출발해서 계속 증가할 수 있다.
바람직한 콘택 웹의 폭은 10 ㎛ 이상 내지 40 ㎛ 이하이다.
추가의 한 바람직한 실시예에서, 발광 다이오드 칩은 박막-발광 다이오드 칩이다. 박막-발광 다이오드 칩을 제조하는 경우, 특히 방사선을 방출하는 활성층을 포함하는 기능적인 반도체 연속층은 우선 에피택셜 성장 방식으로 성장 기판상에서 성장된 다음에 새로운 기판이 상기 성장 기판에 마주 놓인 상기 반도체 연속층의 표면에 제공되고, 그 후에 이어서 상기 성장 기판이 분리된다. 특히 질화물-화합물 반도체용으로 사용되는 성장 기판, 예를 들어 SiC, 사파이어 또는 GaN은 비교적 가격이 비싸기 때문에, 상기 방법은 특히 성장 기판이 재활용될 수 있다는 장점을 제공한다. 사파이어로 이루어진 성장 기판을 질화물-화합물 반도체로 이루어진 반도체 연속층으로부터 분리하는 작업은 예를 들어 WO 98/14986호에 공지된 레이저-리프트-오프-방법에 의해서 이루어질 수 있다.
박막-LED의 기본 원리는 예를 들어 I. 슈닛처 등, Appl. Phys. Lett. 63 (16), 1993년 10월 18일, 2174 - 2176에 기재되어 있으며, 상기 간행물의 공개 내용은 인용의 방식으로 본 출원서에 수용된다.
특히, 발광 다이오드 칩은 질화물-화합물 반도체들을 기초로 하는 에피택셜 성장 연속층을 포함할 수 있다. 이와 같은 맥락에서 상기 "질화물-화합물 반도체를 기초로 한다"는 표현은, 활성 에피택셜 성장-연속층 또는 상기 연속층 중에서 적어도 하나의 층이 질화물-Ⅲ/Ⅴ-화합물 반도체 재료, 바람직하게는 AlxGayIn1-x-yN을 포함한다는 것을 의미하며, 이 경우 0 ≤ x ≤ 1이고, 0 ≤ y ≤ 1이며, x + y ≤ 1이다. 이 경우 상기 재료는 위의 일반식에 따라 반드시 수학적으로 정확한 조성을 가질 필요는 없다. 오히려, 상기 AlxGayIn1-x-yN-재료의 특징적인 물리적 특성들을 실제로 변동시키지 않는, 하나 또는 다수의 도펀트 그리고 추가의 성분을 포함할 수 있다. 하지만 위의 일반식은, 상기 결정 격자(Al, Ga, In, N)의 주요 성분들이 부분적으로 소량의 추가 물질로 대체될 수도 있지만, 단순화를 위해서 상기 주요 성분들만을 포함한다.
방사선 방출면은 특히 정사각 형태를 가질 수 있다. 발광 다이오드 칩의 한 실시예에서, 방사선 방출면의 적어도 한 에지의 길이는 400 ㎛ 또는 그 이상, 특히 바람직하게는 800 ㎛ 또는 그 이상이다. 특히 한 에지의 길이는 심지어 1 mm 또는 그 이상일 수 있다. 방사선 방출면 상에 배치된 콘택 웹들을 통해 전류가 확대되기 때문에, 심지어 발광 다이오드 칩의 면적이 넓은 경우에도 활성층 내부에서는 비교적 균일한 전류 분포가 성취될 수 있다.
300 mA 또는 그 이상의 전류 세기로 작동되는 발광 다이오드 칩들을 위해서는, 본딩 패드 및 콘택 웹들로부터 형성된 콘택 구조물이 특히 바람직한데, 그 이유는 종래 방식의 발광 다이오드 칩들에서 작동 전류의 세기가 상기와 같이 높은 경우에는, 본딩 패드가 제공된 상기 발광 다이오드 칩의 중앙 영역에서 최대값을 갖게 되는 불균일한 전류 분포가 관찰될 수 있기 때문이다.
상기 콘택 구조물은 바람직하게 금속 또는 금속 합금을 함유한다. 상기 콘택 구조물은 바람직하게 구조화된 Ti-Pt-Au-연속층이며, 상기 연속층은 발광 다이오드 칩의 한 인접하는 반도체 층으로부터 출발하여 예컨대 대략 50 nm 두께의 Ti-층, 대략 50 nm 두께의 Pt-층 그리고 대략 2 ㎛ 두께의 Au-층을 포함한다. 하나의 Ti-Pt-Au-연속층은 바람직하게 일렉트로마이그레이션(Electromigration) 현상에 대하여 민감하지 않으며, 그렇지 않고 예를 들어 알루미늄을 함유하는 콘택 구조물의 경우에는 상기와 같은 현상이 발생할 수 있다. 그렇기 때문에, 콘택 구조물은 알루미늄을 함유하지 않는 것이 바람직하다.
또한 콘택 구조물, 특히 Ti-층은 칩에 의해서 발생하는 방사선이 흡수되도록 형성될 수 있다. 그럼으로써, 변환 층에 의해 커버링 된 영역들 밖에서 방사선의 방출을 야기하는 도파관 효과들이 줄어들 수 있다.
바람직하게는 방사선 방출면의 단지 15% 미만, 특히 바람직하게는 10% 미만이 상기 콘택 구조물에 의해서 커버링 되어 있다. 그럼으로써, 상기 콘택 구조물 내부에서의 흡수 손실은 바람직하게 적다.
추가의 한 바람직한 실시예에서 발광 다이오드 칩은 활성층을 갖는 반도체 연속층을 포함하며, 이 경우 방사선 방출면에 마주 놓인 상기 반도체 연속층의 주 표면에는 반사 작용하는 콘택 층이 증착되어 있다. 본딩 패드에 마주 놓인 상기 주 표면의 영역에서는 바람직하게 상기 반사 작용하는 콘택 층으로부터 리세스가 형성된다.
활성층으로부터 바라볼 때 방사선 방출면에 마주 놓인 콘택 층은, 상기 콘택 층에 의해 커버링 되지 않은 상기 주 표면의 영역이 활성층으로부터 바라볼 때 수직 방향으로 본딩 패드에 마주 놓이도록 구조화되었다. 이와 같은 방식의 구조화의 장점은, 수직 방향으로 본딩 패드 아래에 놓인 상기 활성층의 한 영역에서는 전류 밀도가 감소함으로써, 결과적으로 상기 본딩 패드 아래에서는 방사선이 적게 발생한다는 것이다. 또한 상기 반사 작용하는 콘택 층의 리세스에 의해서는, 상기 반사 작용하는 콘택 층으로부터 본딩 패드의 방향으로 반사되는, 방출된 방사선의 양도 줄어든다. 이와 같은 방식에 의해, 본딩 패드 내부에서는 방사선 흡수가 줄어든다. 그럼으로써, 발광 다이오드 칩의 효율은 바람직하게 증가한다.
전술된 바와 같이, 발광 다이오드 칩의 방사선 방출면에 부분적으로 발광 변환 층이 증착되면, 콘택 구조물에 마주 놓인 반도체 연속층의 주 표면의 영역, 즉 활성층으로부터 바라볼 때 발광 변환 층에 마주 놓인 영역에는 바람직하게 상기 반사 작용하는 콘택 층으로부터 리세스가 형성된다. 이와 같은 방식에 의해, 방사선 방출면 상에 배치된 발광 변환 층으로 가로 방향으로 이동 배치된 상기 활성층의 영역들에서는 방사선의 발생이 줄어든다. 따라서, 상기 반사 작용하는 콘택 층에 의하여 발광 변환 층이 증착되지 않은 상기 방사선 방출면의 부분 영역으로 반사되는 방출된 방사선의 양도 또한 줄어든다.
단파장의 방사선을 방출하는 칩에서는 바람직하게 Ag가 반사 작용하는 콘택 층을 위해 사용된다. 이와 같은 사용 방식은 특히 본 경우에 칩의 가장자리가 손상되어 습기가 침투하는 경우에는 일렉트로마이그레이션 현상을 야기할 수 있다. 상기 일렉트로마이그레이션 현상은 칩의 노화 안정성에 단점적인 영향을 미치는 분로(shunt)를 야기할 수 있다. 본 발명에서는, 콘택 층을 측면 에지로부터 이격시킴으로써 상기와 같은 손상을 저지한다.
본 발명은 도 1 내지 도 8과 관련된 실시예들을 참조하여 아래에서 상세하게 설명된다.
도 1A는 본 발명의 제 1 실시예에 따른 발광 다이오드 칩의 개략적인 평면도며,
도 1B는 도 1A에 도시된 실시예의 선 AB를 따라 절단한 개략적인 횡단면도고,
도 2는 본 발명의 제 2 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도며,
도 3은 본 발명의 제 3 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도고,
도 4는 본 발명의 제 4 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도며,
도 5는 본 발명의 제 5 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도고,
도 6은 본 발명의 제 6 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도며,
도 7은 본 발명의 제 7 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도고,
도 8은 본 발명의 제 8 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도며,
도 9는 본 발명에 따른 발광 다이오드 칩의 절단부의 대체 회로도고,
도 10은 본 발명의 제 9 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도며,
도 11은 본 발명의 제 10 실시예에 따른 발광 다이오드 칩의 방사선 방출면의 개략적인 평면도고,
도 12A는 본딩 패드가 중앙에 배치된 상태를 도시한 개략도며,
도 12B는 본딩 패드가 한 모서리에 배치되어 있는 상태를 도시한 개략도다.
도면에서 동일한 또는 동일하게 작용하는 소자들에는 동일한 도면 부호가 제공되어 있다. 도시된 소자들은 척도에 맞게 도시되지 않았으며, 오히려 각각의 소자들은 개관을 명확히 할 목적으로 과도하게 크게 도시될 수 있다.
본 발명에 따른 발광 다이오드 칩의 제 1 실시예는 도 1A에는 평면도로 그리고 도 1B에는 횡단면도로 개략적으로 도시되어 있다. 발광 다이오드 칩은 예를 들어 에피택셜 성장 방식으로 제조된, 바람직하게는 MOVPE에 의해서 제조된 반도체 연속층(13)을 포함한다. 상기 반도체 연속층(13)은 방사선을 방출하는 활성층(15)을 포함한다.
발광 다이오드 칩의 활성층(15)은 예를 들어 InxAlyGa1 -x- yN을 포함하며, 이 경우 0 ≤ x ≤ 1이고, 0 ≤ y ≤ 1이며, x + y ≤ 1이다. 상기 활성층(15)은 예컨대 헤테로 구조물로서, 이중 헤테로 구조물로서 또는 양자 웰 구조물로서 형성될 수 있다. 이 경우 양자 웰 구조물이라는 명칭은, 전하 캐리어의 경우에 구속(Confinement)에 의해 자체 에너지 상태가 양자화되는 모든 구조물을 포함한다. 특히 상기 양자 웰 구조물이라는 명칭은 양자화의 차원(dimensionality)에 대한 지시는 전혀 포함하지 않는다. 따라서, 상기 명칭은 다른 무엇보다도 양자 웰, 양자 와이어 및 양자 포인트 그리고 상기 구조물들의 모든 조합을 포함한다.
상기 활성층(15)으로부터는 전자기 방사선(23), 예컨대 자외선, 청색 또는 녹색 스펙트럼 범위의 방사선이 주(主) 방사 방향(24)으로 방출된다. 상기 활성층(15)은 예컨대 적어도 하나의 n-전도성 반도체 층(14)과 적어도 하나의 p-전도성 반도체 층(16) 사이에 배치되어 있다. 상기 활성층(15)으로부터 방출되는 방사선(23)은 한 방사선 방출면(1)에서 발광 다이오드 칩으로부터 외부로 방출된다.
상기 활성층(15) 내부에 전류를 인가하기 위하여, 방사선 방출면(1) 상에는 콘택 구조물(2, 3, 4)이 제공되어 있다. 방사선 방출면(1) 상에 있는 상기 콘택 구조물(2, 3, 4)은 본딩 패드(4) 및 상기 본딩 패드(4)에 도전 접속된 다수의 콘택 웹(2, 3)에 의해서 형성된다. 콘택 구조물(2, 3, 4)은 바람직하게 금속 또는 금속 합금을 함유한다. 특별히 콘택 구조물(2, 3, 4)은 구조화된 Ti-Pt-Au-연속층(도면에 도시되지 않음)으로부터 형성될 수 있다. 구조화를 위해서는, 당업자에게 공지 된 구조화 방법들, 특히 마스크 증착과 더불어 후속하는 에칭 공정이 사용될 수 있다. 바람직하게는 콘택 구조물(2, 3, 4)을 구성하는 상기 Ti-Pt-Au-연속층은 예를 들어 대략 50 nm 두께의 Ti-층, 대략 50 nm 두께의 Pt-층 그리고 대략 2 ㎛ 두께의 Au-층을 포함한다. 이와 같은 유형의 Ti-Pt-Au-연속층은 바람직하게 일렉트로마이그레이션 현상에 대하여 민감하지 않으며, 그렇지 않은 경우, 예컨대 콘택 구조물이 알루미늄을 포함하는 경우에는 상기와 같은 일렉트로마이그레이션 현상이 발생할 수 있다. 이와 같은 이유에서, 콘택 구조물은 알루미늄을 함유하지 않는 것이 바람직하다.
발광 다이오드 칩으로서는 바람직하게 박막-발광 다이오드 칩이 사용된다. 반도체 연속층(13)은 예컨대 성장 기판상에 제조되었으며, 상기 성장 기판은 원래 방사선 방출면(1)을 향하고 있는 상기 반도체 연속층(13)의 한 표면에 배치되었고, 추후에 예를 들어 WO 98/14986호에 공지된 레이저-리프트-오프-방법에 의해서 분리되었다. 방사선 방출면(1) 그리고 그와 더불어 원래의 성장 기판에 마주 놓인 상기 활성층(15)의 한 측면 에지에서는, 반도체 연속층(13)이 캐리어(21) 상에 고정되어 있다. 예를 들어, 반도체 연속층(13)은 특히 납땜 층일 수 있는 연결층(20)에 의해서 캐리어(21) 상에 고정되어 있다. 캐리어(21)는 예를 들어 회로 기판, 특히 프린트 회로 기판(Printed Circuit Board)이다. 또한 상기 캐리어(21)는 특히 알루미늄 질화물을 함유할 수 있는 세라믹으로부터 형성될 수 있다. 예를 들어 Ge-캐리어 또는 GaAs-캐리어와 같은 반도체 재료로 이루어진 캐리어도 사용될 수 있다. 반도체 연속층(13)으로부터 떨어져서 마주한 상기 캐리어(21)의 한 후면에는 예컨대 전기 콘택 층(22)이 증착되어 있으며, 상기 전기 콘택 층은 활성층(15)으로부터 바라볼 때 콘택 구조물(2, 3, 4)에 마주 놓인 상기 발광 다이오드 칩의 제 2 전기 콘택을 형성한다.
방사선 방출면(1) 상에 배치된 콘택 구조물의 본딩 패드(4)는 상기 방사선 방출면(1)의 한 모서리 영역에 배치되어 있다. 발광 다이오드 칩의 측면 에지(9)와 본딩 패드(4) 사이의 간격(d1)은 바람직하게는 30 ㎛ 미만이다. 특히 바람직하게, 본딩 패드(4)는 도 1에 도시된 평면도에서 알 수 있는 바와 같이 방사선 방출면(1)의 한 모서리 영역에 배치되어 있다. 이 경우, 발광 다이오드 칩의 제 1 측면(9)에 대한 상기 본딩 패드(4)의 간격(d1) 그리고 발광 다이오드 칩의 제 2 측면(10)에 대한 상기 본딩 패드(4)의 간격(d2)은 바람직하게 각각 30 ㎛ 또는 그 미만이다. 이와 같이 본딩 패드를 방사선 방출면(1)의 한 모서리 영역에 배치하는 것의 장점은, 활성층(15)에 의해서 발생하는 전자기 방사선(23)이 본딩 패드(4) 내부에 흡수되는 현상이 줄어든다는 것이다.
본딩 패드(4)가 방사선 방출면(1)의 한 모서리 영역에 배치되었음에도 불구하고, 활성층(15) 내부에서 가로 방향으로 균일한 전류 분포에 도달하기 위하여, 본딩 패드(4)에 각각 도전 접속된 다수의 콘택 웹들(2, 3)이 상기 방사선 방출면(1) 상에 배치되어 있다. 예를 들어, 도 1A의 평면도에서 알 수 있는 바와 같이, 다수의 콘택 웹들(2, 3)은 이 콘택 웹들이 다수의 정사각형들(8a, 8b, 8c)의 외부 윤곽을 형성하도록 방사선 방출면(1) 상에 배치되어 있다. 콘택 웹들(2, 3)에 의해 형성된 상기 정사각형들(8a, 8b, 8c)은 바람직하게 각각 두 개의 공통된 측면 에지를 가지며, 이 측면 에지들은 각각 하나의 콘택 웹(3)에 의해서 형성된다. 이 경우 본딩 패드(4)는 상기 정사각형들(8a, 8b 및 8c)의 한 공통된 모서리 점에 배치되어 있다.
본딩 패드(4) 및 콘택 웹들(2, 3)으로부터 형성된 콘택 구조물은 한편으로는 활성층(15) 내부에서 전반적으로 균일한 가로 방향 전류 분포를 야기하며, 이 경우에는 단지 방사선 방출면(1)의 적은 부분만이 콘택 구조물(2, 3, 4)에 의해서 커버링 되어 있기 때문에, 활성층(15)으로부터 주 방사 방향(24)으로 방출되는 방사선(23)은 상기 콘택 구조물(2, 3, 4) 내부에서는 단지 적은 부분만이 흡수된다. 방사선 방출면(1)의 적어도 한 부분 영역(11)은 바람직하게 콘택 웹들(2, 3)에 의해서 둘러싸여 있다. 예컨대, 도 1A의 평면도에서 알 수 있는 바와 같이, 방사선 방출면(1)의 한 부분 영역(11)은 콘택 웹들(2, 3)에 의해서 둘러싸여 있으며, 이 경우 상기 부분 영역은 한 외부 정사각형(8c) 내부에 배치되어 있다. 다시 말해, 상기 부분 영역(11)의 면적은, 그 내부에 배치된 내부 정사각형들(8a, 8b)을 포함한 상기 외부 정사각형(8c)의 면적을 포함한다. 한 바람직한 실시예에서는 50%를 초과하는, 특히 바람직하게는 심지어 80%를 초과하는 방사선 방출면(1)이 콘택 웹들(2, 3)에 의해서 둘러싸여 있다.
추가의 한 바람직한 실시예에서, 상기 적어도 하나의 콘택 웹은 가변적인 폭을 갖는다. 상기 콘택 웹의 폭은 자신의 주 연장 방향으로 일정하지 않으며, 오히려 점진적으로 또는 연속적으로 변동된다. 도 1에 도시된 실시예에서는 예컨대 본딩 패드(4)로부터 시작되는 두 개의 콘택 웹들(3)이 각각 세 개의 부분 영역들(5, 6, 7)로 구성되었고, 상기 부분 영역들은 각각 다양한 폭을 갖는다. 상기 부분 영역들(5, 6, 7)에서 콘택 웹들(3)의 폭은 바람직하게, 발광 다이오드 칩의 작동 중에 상기 개별 부분 영역(5, 6, 7)에 의해서 나타나는 전류 세기에 각각 적응되어 있다. 상기 부분 영역(5, 6, 7)의 폭들을 작동 중에 나타나는 전류 세기에 적응시키는 과정은 바람직하게, 작동 중에 나타나는 전류 밀도가 재료에 따라 허용될 수 있는 한계값을 초과하지 않도록 콘택 웹들의 횡단면 치수를 설계하는 방식으로 이루어지지만, 다른 한편으로 이 경우의 횡단면은, 콘택 웹들 내에서의 불필요한 흡수 손실을 피하기 위하여, 개별 전류 세기에 의해서 야기되는 것보다 적어도 현저히 더 크지는 않다. 예를 들어, 본딩 패드에 인접하는 상기 콘택 웹들(3)의 부분 영역들(5)에서의 전류 세기는 다른 인접하는 부분 영역들(6)에서의 전류 세기보다 더 크고, 상기 부분 영역(6)에서의 전류 세기는 또한 다른 인접하는 부분 영역(7)에서의 전류 세기보다 더 크다. 그 결과, 상기 부분 영역들(5)에서의 콘택 웹들(3)의 폭은 상기 부분 영역들(6)에서의 콘택 웹들(3)의 폭보다 더 크고, 상기 부분 영역들(6)에서의 콘택 웹들(3)의 폭은 상기 부분 영역들(7)에서의 콘택 웹들(3)의 폭보다 더 크다.
한 바람직한 실시예에서, 콘택 웹들(2, 3)에 의해 둘러싸인 상기 방사선 방출면(1)의 부분 영역(11) 상에는 발광 변환 층(12)이 증착되어 있다. 상기 발광 변환 층(12)은 예를 들어 실리콘층으로서, 상기 실리콘층 내부에는 적어도 한 가지 발광 변환 물질이 끼워져 있다. 적어도 한 가지 발광 변환 물질로서는, 예를 들어 YAG:Ce 또는 WO 98/12757호에 공지된 다른 발광 변환 물질이 사용된다.
상기 발광 변환 물질에 의해서는, 예를 들어 활성층(15)으로부터 방출되고 예를 들어 녹색, 청색 또는 자외선 광인 방사선(23)의 적어도 한 부분의 파장이 상보적인 스펙트럼 범위로 변환됨으로써, 결과적으로 백색광이 형성된다. 발광 변환 물질을 위한 캐리어 층으로서 실리콘층을 사용하는 경우의 장점은, 실리콘이 단파장의 청색 또는 자외선 방사선에 대하여 비교적 덜 민감하다는 것이다. 이와 같은 장점은 특히, 방출되는 광선이 일반적으로 상기 단파장의 청색 또는 자외선 스펙트럼 범위로부터 선택된 적어도 한 부분을 포함하는, 질화물 화합물 반도체들을 기초로 하는 발광 다이오드 칩의 경우에 바람직하다. 대안적으로는, 투명한 다른 유기 또는 무기 재료도 적어도 하나의 발광 변환 물질을 위한 캐리어 층으로서 기능을 할 수 있다.
바람직하게 콘택 웹들(2, 3)에 의해 둘러싸인 부분 영역(11) 내부에서 방사선 방출면(1) 상에 증착된 발광 변환 층(12)은 특히 발광 다이오드 칩의 측면 에지(9, 10) 중에서 한 측면 에지에는 인접하지 않는다. 그럼으로써, 특히 발광 변환 층(12)의 증착시에 상기 발광 변환 층의 재료가 상기 측면 에지(9, 10) 상에도 증착될 수 있는 위험이 줄어든다. 발광 변환 층(12)의 재료를 측면 에지(9, 10) 상에 증착하는 경우에는, 특히 일반적으로 상기 발광 다이오드 칩의 한 측면 에지(9, 10)를 현미경으로 검사하는 방식으로 이루어지는, 처리 공정이 완전히 끝난 발광 다이오드 칩의 품질 관리 작업이 어려워지거나 또는 심지어 완전히 불가능해질 수 있다는 단점이 나타난다.
발광 변환 층(12)은 예를 들어 프린팅 방법에 의해서, 특히 실크 스크린 방법에 의해서 방사선 방출면(1)의 부분 영역(11) 상에 증착되었다. 상기 발광 변환 층(12)의 두께는 통상적으로 대략 10 ㎛ 내지 20 ㎛이다.
캐리어(21) 쪽을 향하고 있는 발광 다이오드 칩의 반도체 연속층(13)의 주 표면(18)에는 바람직하게 하나의 콘택 층(17)이 인접하며, 상기 콘택 층은 바람직하게 인접하는 반도체 층(6)에 대하여 옴 콘택을 만들어준다. 상기 콘택 층(17)은 바람직하게 예컨대 알루미늄, 은 또는 금과 같은 금속을 함유한다. 상기 제 2 콘택 층(5)에 인접하는 p-전도성의 질화물 화합물 반도체층(16)의 경우에는 특히 은이 콘택 층(17)에 적합한 재료인데, 그 이유는 은이 p-전도성 질화물 화합물 반도체들에 대한 우수한 옴 콘택을 만들어주기 때문이다.
콘택 층(17)은 바람직하게 방출된 방사선(23)을 반사하는 층이다. 이와 같은 형성의 장점은, 활성층(15)에 의해 캐리어(21)의 방향으로 방출되는 전자기 방사선이 적어도 부분적으로 방사선 방출면(1) 쪽으로 반사되고, 그곳에서 발광 다이오드 칩으로부터 외부로 방출된다는 것이다. 이와 같은 방식에 의해서는, 예를 들어 캐리어(21) 내부에서 또는 연결층(20) 내에서 발생할 수 있는 흡수 손실이 줄어든다.
본딩 패드(4)에 마주 놓인 주 표면(18)의 한 영역에는 바람직하게 콘택 층(17)으로부터 리세스가 형성되어 있다. 리세스가 형성된 영역에서는 콘택 층(17)과 인접하는 반도체층(16) 사이에 옴 콘택이 형성되지 않기 때문에, 방사선 방출면(1) 상에 있는 콘택 구조물(2, 3, 4)과 캐리어(21)의 후면에 있는 전기 콘택 층(22) 사이에 있는 반도체 연속층(13)의 영역, 즉 상기 콘택 층(17)에 대하여 가로 방향으로 이동된 영역에서는 전류 흐름이 줄어들게 된다. 그에 따라, 상기 활성층(15) 영역에서 방사선의 형성이 줄어들기 때문에, 바람직하게는 본딩 패드(4) 내부에서도 방사선의 흡수가 줄어든다.
상기 반사 작용하는 콘택 층(17)과 연결층(20) 사이에는 바람직하게 배리어 층(19)이 포함되어 있다. 상기 배리어 층(19)은 예를 들어 TiWN을 함유한다. 특히 상기 배리어 층(19)에 의해서는, 예를 들어 납땜층인 연결층(20)의 재료가 상기 반사 작용하는 콘택 층(17) 내부로 확산되는 현상, 즉 상기 반사 작용하는 콘택 층(17)의 반사 작용에 부정적인 영향을 미칠 수 있는 재료 확산 현상이 방지된다.
활성층(15)으로부터 바라볼 때 발광 변환층(12)에 마주 놓인 상기 반도체 연속층(13)의 주 표면(18)의 한 영역에는 바람직하게 상기 반사 작용하는 콘택 층(17)으로부터 리세스가 형성되어 있으며, 상기 반도체 연속층은 콘택 구조물(2, 3, 4)에 마주 놓인다. 이와 같은 방식에 의해, 방사선 방출면 상에 배치된 발광 변환층(12)에 대하여 가로 방향으로 이동 배치된 상기 활성층(15)의 영역들에서는 방사선의 발생이 줄어든다. 또한, 방출된 방사선이 상기 반사 작용하는 콘택 층(17)으로부터 발광 변환 층(12)이 증착되지 않은 상기 방사선 방출면(1)의 부분 영역으로 반사되는 비율도 줄어들게 된다.
방사선 방출면(1) 상에 제공되어 있고, 본딩 패드(4) 및 콘택 웹들(2, 3)을 포함하는 콘택 구조물의 대안적인 형상들은 도 2 내지 도 8에 도시된 실시예들을 참조하여 아래에서 설명된다. 각 도면에는 발광 다이오드 칩의 방사선 방출면(1)의 평면도만 도시되어 있다. 횡단면 상으로 볼 때 각각의 발광 다이오드 칩들은 예를 들어 도 1B의 횡단면도에 도시된 제 1 실시예와 동일하게 구성될 수 있다. 하지만 발광 다이오드 칩은 당업자에게 공지된 임의의 다른 실시예도 포함할 수 있다. 특히 발광 다이오드 칩으로서는 반드시 박막-발광 다이오드 칩이 사용될 필요는 없다.
콘택 웹들(2, 3)에 의해 형성된 외부 윤곽을 갖는 정사각형의 개수가 증가했다는 점에서, 도 2 및 도 3에 도시된 콘택 구조물들은 도 1A에 도시된 제 1 실시예의 콘택 구조물과 상이하다.
도 2에 도시된 콘택 구조물의 경우에, 콘택 웹들(2, 3)은 서로의 내부에 접속된 네 개의 정사각형(8a, 8b, 8c, 8d)을 형성한다. 제 1 실시예에서와 마찬가지로, 서로의 내부에 접속된 정사각형들은 각각 두 개의 공통된 측면 에지(3)를 가지며, 본딩 패드(4)는 상기 정사각형들(8a, 8b, 8c, 8d)의 공통된 한 모서리 점에 배치되어 있다.
도 3에 도시된 실시예의 경우에, 콘택 구조물은 서로의 내부에 접속된 다섯 개의 정사각형(8a, 8b, 8c, 8d, 8e)을 포함한다. 필요한 콘택 웹들(2, 3)의 개수는 특히 방사선 방출면(1)의 크기 및 그 아래에 있는 반도체 재료의 가로 전도성에 의존한다.
콘택 웹들(2, 3)로부터 방사선 방출면(1) 상에 형성된 구조물들은 반드시 폐쇄된 구조적 구조물일 필요는 없다. 예를 들면, 도 4에 도시된 실시예에서와 마찬가지로, 본딩 패드로부터 시작되고 가변적인 폭을 갖는 두 개의 콘택 웹(3)으로부터는 다수의 추가 콘택 웹들(2)이 핑거 형태로 방사선 방출면 위로 가이드 되지만, 상기 추가의 콘택 웹들은 서로 정사각형으로 연결되어 있지는 않다.
두 개의 공통된 측면 에지를 갖는 콘택 구조물이 서로의 내부에 접속된 정사각형들로부터 형성되지 않고, 오히려 자신들의 중앙을 통과하는 두 개의 웹(2)에 의해 상호 도전 접속된 두 개의 동심 정사각형(8g, 8h)으로부터 형성되었다는 점에서, 도 5에 도시된 콘택 구조물의 한 실시예는 전술된 실시예들과 상이하다.
도 6에 도시된 실시예의 콘택 구조물은 도 3에 도시된 실시예에서와 마찬가지로 서로의 내부에 접속된 다섯 개의 정사각형(8a, 8b, 8c, 8d, 8e)으로부터 형성되었으며, 상기 정사각형들은 가변적인 폭을 갖는 콘택 웹들(3)에 의해 형성된 두 개의 공통된 측면 에지를 갖는다. 도 6에 도시된 실시예의 본딩 패드(4)는 도 3에 도시된 실시예와 달리, 상기 본딩 패드가 완전히 콘택 웹들(2, 3)에 의해 형성된 정사각형들 안에 배치되도록, 상기 콘택 웹들에 의해 형성된 정사각형(8a, 8b, 8c, 8d, 8e)의 공통된 한 모서리 점에 배치되어 있다. 본딩 패드(4)는 정사각형의 형태를 가지며, 이 경우 두 개의 측면 에지들은 각각 콘택 웹들에 의해 형성된 정사각형들(8a, 8b, 8c, 8d, 8e)의 두 개의 공통된 측면 에지와 일치한다. 본 실시예에서, 외부 정사각형(8e)을 형성하는 콘택 웹들 간의 간격은 발광 다이오드 칩의 측면 에지(9, 10)에 비해 비교적 작다. 특히, 외부 정사각형(8a)에 의해 둘러싸인 방사선 방출면(1)의 부분 영역(11)은 상기 방사선 방출면(1)의 80%를 초과하여 둘러쌀 수 있다. 이와 같은 사실은 특히 발광 변환 층이 방사선 방출면(1)의 부분 영역(11) 상에 증착된 경우에 바람직한데, 그 이유는 상기와 같은 방식에 의해서는 거의 전체 방사선 방출면(1)이 발광 변환에 의해 백색광을 형성하기 위해서 활용될 수 있기 때문이다.
도 7에 도시된 실시예에서는, 도 6에 도시된 실시예와 비교할 때 정사각형(8a) 안에 배치된 콘택 웹들이 전혀 제공되어 있지 않다. 이 경우에 콘택 구조물은 단지 본딩 패드(4) 및 콘택 웹들(2)에 의해서만 형성되었으며, 상기 콘택 웹들은 작은 간격, 바람직하게 30 ㎛ 미만의 간격을 두고 발광 다이오드 칩의 측면 에지(9, 10)를 따라 방사선 방출면(1) 위로 가이드 된다. 본딩 패드(4)는 앞에 도시된 실시예들과 마찬가지로 반드시 정사각형의 형태를 가질 필요는 없다. 오히려, 예를 들어 도 7에 도시된 바와 같이, 모서리가 라운딩 처리된 형태 또는 다른 구조적인 형태를 가질 수도 있다.
도 8에 도시된 콘택 구조물의 한 실시예는 실제로 도 7에 도시된 실시예에 상응하며, 이 경우 방사선 방출면(1)의 중앙 영역에서는 추가로 하나의 내부 정사각형(8i)이 네 개의 콘택 웹에 의해서 형성되며, 상기 콘택 웹들은 각각 연결 웹들에 의하여 한 외부 정사각형(8a)의 모서리 점에 연결되어 있다. 이와 같은 실시예는, 콘택 구조물이 다수의 콘택 웹으로부터 형성된 경우에는 상기 콘택 웹들이 반드시 상호 수직으로 진행할 필요는 없다는 것을 명확하게 해준다. 오히려 다수의 콘택 웹들은 서로 임의의 다른 각, 예컨대 45°각도를 형성할 수도 있다. 대안적으로는, 상기 콘택 웹들이 구부러진 구조적 형상, 예컨대 원을 형성하는 것도 생각할 수 있다.
도 9에 도시된 등가 회로는 저항들(RS1 내지 RS4)로 구성된 직렬 회로를 포함하며, 이 경우 RS1은 음의 기준 전위에 연결되어 있다. 상기 회로의 마디점들(nodal point)은 각각 하나의 저항(RK1 내지 RK4)을 통해 양의 기준 전위에 연결되어 있다. 이 경우 상기 음의 기준 전위는 본딩 패드에 상응하고, 상기 양의 기준 전위는 콘택 층(22)에 상응한다(도 1B 참조). 상기 저항들(RS1 내지 RS4)로 구성된 직렬 회로는 실제로 n-전도성 반도체 층(14) 내에서 가로 방향의 전류 분배를 재현하는 한편, 칩 내에서 이루어지는 수직 방향의 전류 흐름은 저항들(RK1 내지 RK4)에 의해서 모형화된다.
아래의 관찰의 목적은, 저항들(RS1 내지 RS4 및 RK1 내지 RK4)을 적절히 선택함으로써 칩 내에서 균일한 전류 분포에 도달하도록 하는 것이다.
상기 목적을 위하여, 두 개의 마디점(Ⅱ 및 Ⅳ)에서의 전체 저항들(RⅡ 및 RⅣ)이 서로 비교된다. 상기 전체 저항들(RⅡ 및 RⅣ)은 다양한 전류 경로를 따라 나타나는 개별 저항들의 총합이다. 따라서, RⅡ = RS1 + RK2 이고, RⅣ = RS1 + RS2 + RS3 + RK4이다.
상기 저항들(RS1 내지 RS4)뿐만 아니라 상기 저항들(RK1 내지 RK4)도 콘택 웹들의 폭에 의존한다. 아래에서는, 다양한 폭들이 검사된다:
A) 콘택 웹의 폭 b
콘택 웹이 동일한 폭(b)을 가지면, 아래와 같은 식이 적용된다: RS1 = RS2 = RS3 = RS4 = RS이고, RK1 = RK2 = RK3 = RK4 = RK이다. 상기 식으로부터 저항들 RⅡ 및 RⅣ에 대해서는 다음과 같은 결과가 나타난다: RⅡ = RS + RK이고, RⅣ = 3RS + RK.
B) 콘택 웹의 폭 2b
콘택 웹이 동일한 폭(2b)을 가지면, 아래와 같은 식이 적용된다: RS1 = RS2 = RS3 = RS4 = 0.5 RS이고, RK1 = RK2 = RK3 = RK4 = 0.5 RK이다. 상기 식으로부터 저항들 RⅡ 및 RⅣ에 대해서는 다음과 같은 결과가 나타난다: RⅡ = 0.5 RS + 0.5 RK이고, RⅣ = 3*0.5 RS + 0.5 RK.
C) 감소하는 콘택 웹의 폭
콘택 웹이 상기 콘택 웹 폭(2b)의 한 부분 영역 및 상기 콘택 웹 폭(b)의 한 부분 영역을 포함함으로써, 결과적으로 다음과 같은 식이 적용된다: RS1 = RS2 = 0.5 RS이고, RS3 = RS4 = RS이며(콘택 웹의 폭 b), RK1 = RK2 = 0.5 RX이고(콘택 웹의 폭 2b), RK3 = RK4 = RK이다(콘택 웹의 폭 b). 상기 식으로부터 저항들 RⅡ 및 RⅣ에 대해서는 다음과 같은 결과가 나타난다: RⅡ = 0.5 RS + 0.5 RK이고, RⅣ = 2*0.5 RS + RS + RK.
D) 증가하는 콘택 웹의 폭
콘택 웹이 상기 콘택 웹 폭(b)의 한 부분 영역 및 상기 콘택 웹 폭(2b)의 한 부분 영역을 포함함으로써, 결과적으로 다음과 같은 식이 적용된다: RS1 = RS2 = RS이고(콘택 웹의 폭 b), RS3 = RS4 = 0.5 RS이며(콘택 웹의 폭 2b), RK1 = RK2 = RK이고(콘택 웹의 폭 b), RK3 = RK4 = 0.5 RK이다(콘택 웹의 폭 2b). 상기 식으로부터 저항들 RⅡ 및 RⅣ에 대해서는 다음과 같은 결과가 나타난다: RⅡ = RS + RK이고, RⅣ = 2 RS + 0.5 RS + 0.5 RK.
RS = RK가 적용되면, A)의 경우에는 RⅡ/RⅣ = 1/2이고, B)의 경우에는 RⅡ/RⅣ = 1/2이며, C)의 경우에는 RⅡ/RⅣ = 1/3이고, D)의 경우에는 RⅡ/RⅣ = 2/3이다.
RS >> RK가 적용되면, A)의 경우에는 RⅡ/RⅣ = 1/3이고, B)의 경우에는 RⅡ/RⅣ = 1/3이며, C)의 경우에는 RⅡ/RⅣ = 1/4이고, D)의 경우에는 RⅡ/RⅣ = 2/5이다.
RS << RK가 적용되면, A)의 경우에는 RⅡ/RⅣ = 1이고, B)의 경우에는 RⅡ/RⅣ = 1이며, C)의 경우에는 RⅡ/RⅣ = 1/2이고, D)의 경우에는 RⅡ/RⅣ = 2이다.
균일한 전류 분포를 위해서는, RⅡ/RⅣ = 1이 바람직하다. 그 이유는 RⅡ/RⅣ > 1인 경우에는 본딩 패드로부터 더 멀리 떨어질수록 더 높은 휘도가 나타나는 한편, RⅡ/RⅣ < 1인 경우에는 본딩 패드에서 더 높은 휘도가 나타나기 때문이며, 이와 같은 두 가지 경우 모두 바람직하지 않다. 따라서, RS = RK이고, RS >> RK인 경우에는, 본딩 패드로부터 출발하여 콘택 웹의 폭이 점점 증가하는 변형예 D)가 바람직한 실시예이다. RS = RK이고, RS >> RK인 경우에는, 콘택 웹의 전도성이 제한되었다.
도 10에 평면도로 도시된 발광 다이오드 칩은 방사선 방출면(1) 상에, 본딩 패드(4) 및 콘택 웹들(2, 3)로 이루어진 콘택 구조물을 포함한다. 상기 콘택 웹들(2) 및 적어도 하나의 콘택 웹(3)은 점점 증가하는 콘택 웹 폭을 가지며, 이와 같은 사실은 전술된 실시예들에 따라 선호된다. 이와 같은 방식으로 콘택 웹 폭을 선택하면, 방사선 방출면(1)에 걸쳐서 비교적 균일한 전류 분포가 성취될 수 있다.
상기 콘택 웹들(2) 및 적어도 하나의 콘택 웹(3)은 부분 영역들(5, 6 및 7)을 가지며, 이 경우 상기 부분 영역(5)은 상기 부분 영역(7)보다 폭이 더 넓다.
도면에 도시된 상기 콘택 웹들(2, 3)의 포크형 구조물 이외에, 예를 들어 추가의 한 콘택 웹이 분리된 부분 영역들(7)을 연결하는 방식의 개선예들도 생각할 수 있다. 또한, 콘택 웹(2)이 분기되어 나오는 콘택 웹(3)이 마찬가지로 부분 영역들(5, 6 및 7)로 분할되는 경우도 생각할 수 있다.
도 11에는 본 발명에 따른 발광 다이오드 칩의 추가의 한 실시예가 평면도로 도시되어 있다.
방사선 방출면(1) 상에 배치된 콘택 구조물의 본딩 패드(4)는 방사선 방출면(1)의 한 모서리에 배치되어 있다. 바람직하게, 상기 본딩 패드(4)의 두 개의 측면 에지들은 칩의 두 개의 측면 에지들(9 및 10)과 일치한다. 특히 바람직하게는, 상기 측면 에지(9 및 10)를 따라 콘택 웹들(3)이 연장된다. 이와 같은 실시예의 장점은, 가장자리 영역이 이용되지 않는 채로 유지되는 것이 아니라, 오히려 전류 확대를 위해서 이용된다는 것이다. 콘택 웹들(3)은 콘택 웹들(2)과 함께 다수의 정사각형(8a, 8b, 8c, 8d)의 외부 윤곽을 형성한다.
도 12A 및 도 12B를 참조하여 설명되는 내용은, 본딩 패드가 모서리에 배치 된 칩의 경우에 정렬 정확성에 대해서 요구되는 조건들이, 본딩 패드가 중앙에 배치된 칩의 경우에 정렬 정확성에 대해서 요구되는 조건들보다 더 적다는 것이다.
도 12A에 도시된 바와 같이, 본딩 패드가 중앙에 배치된 경우, 상기 본딩 패드(4)가 실제의 길이(L)를 가지면, 증착을 위해 필요한 길이는 PM = L + 4d이다. 이 경우 d는 발광 변환 층을 증착할 때에 달성될 수 있는 정렬 정확성이다.
그와 달리, 본딩 패드(4)가 모서리에 배치된 경우에, 증착을 위해 필요한 길이는 4 PE = L + 2d이다.
따라서, 본딩 패드(4)가 모서리에 배치된 경우, 본딩 패드의 크기가 동일하다면, 정렬 정확성에 대해서 요구되는 조건들은 2배만큼 더 줄어들었다.
본 발명은 실시예들을 참조하여 이루어진 설명에 의해서 한정되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합을 포함하며, 특히 상기와 같은 특징 또는 특징들의 조합이 특허 청구범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도, 상기 특징들의 각각의 조합은 특허 청구범위에 포함되는 것으로 간주할 수 있다.

Claims (32)

  1. 발광 다이오드 칩으로서,
    상기 발광 다이오드 칩은 방사선 방출면(1) 및 상기 방사선 방출면(1) 상에 배치된 콘택 구조물(2, 3, 4)을 구비하고, 상기 콘택 구조물은 본딩 패드(4) 및 다수의 콘택 웹들(web)(2, 3)을 포함하며, 상기 다수의 콘택 웹들은 상기 본딩 패드(4)에 전기적으로 도전 접속되어 있고 그리고 전류를 확대하기 위해서 제공되며, 상기 본딩 패드(4)는 상기 방사선 방출면(1)의 에지 영역에 배치되며,
    상기 콘택 웹들 중 적어도 하나는 가변적인 폭을 가지는,
    발광 다이오드 칩.
  2. 제 1 항에 있어서,
    상기 본딩 패드(4)와 상기 발광 다이오드 칩의 적어도 하나의 측면 에지(9) 사이의 간격(d1)은 30 ㎛ 미만인,
    발광 다이오드 칩.
  3. 제 2 항에 있어서,
    상기 본딩 패드(4)와 상기 발광 다이오드 칩의 추가 측면 에지(10) 사이의 간격(d2)은 30 ㎛ 미만인,
    발광 다이오드 칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 하나의 콘택 웹(2, 3)은 하나의 측면 에지(9, 10)를 따라 진행하며, 상기 측면 에지(9, 10)에 대한 간격은 15 ㎛ 미만인,
    발광 다이오드 칩.
  5. 제 4 항에 있어서,
    상기 콘택 웹(2, 3)은 상기 발광 다이오드 칩의 측면 에지(9, 10)에 인접하는,
    발광 다이오드 칩.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 웹들(2, 3)은 상기 방사선 방출면(1) 상에서 적어도 하나의 직사각형 또는 정사각형(8a, 8b, 8c)의 외부 윤곽을 형성하는,
    발광 다이오드 칩.
  7. 제 6 항에 있어서,
    상기 콘택 웹들(2, 3)은 다수의 직사각형들 또는 정사각형들(8a, 8b, 8c)의 외부 윤곽을 형성하는,
    발광 다이오드 칩.
  8. 제 7 항에 있어서,
    상기 다수의 직사각형들 또는 정사각형들(8a, 8b, 8c)은 각각 적어도 하나의 공통된 측면 에지를 가지는,
    발광 다이오드 칩.
  9. 제 8 항에 있어서,
    상기 다수의 직사각형들 또는 정사각형들(8a, 8b, 8c)은 각각 두 개의 공통된 측면 에지들을 가지는,
    발광 다이오드 칩.
  10. 제 6 항에 있어서,
    상기 본딩 패드(4)는 상기 적어도 하나의 직사각형 또는 정사각형(8a, 8b, 8c)의 한 모서리 점에 배치되는,
    발광 다이오드 칩.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 웹들(2, 3)은 상기 방사선 방출면(1)의 적어도 하나의 부분 영역(11)을 둘러싸는,
    발광 다이오드 칩.
  12. 제 11 항에 있어서,
    상기 콘택 웹들(2, 3)은 상기 방사선 방출면(1)의 80%를 초과하여 둘러싸는,
    발광 다이오드 칩.
  13. 제 11 항에 있어서,
    상기 콘택 웹들(2, 3)에 의해서 둘러싸인 상기 방사선 방출면(1)의 부분 영역(11) 상에는 발광 변환 층(12)이 증착되는,
    발광 다이오드 칩.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 구조물(2, 3, 4)은 포크(fork) 형태로 형성되는,
    발광 다이오드 칩.
  15. 제 14 항에 있어서,
    상기 콘택 웹들(2, 3) 사이에서 상기 방사선 방출면(1) 상에는 발광 변환 층(12)이 증착되는,
    발광 다이오드 칩.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 폭은 상기 본딩 패드(4)로부터 출발하여 연속적으로 증가하는,
    발광 다이오드 칩.
  17. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    가변적인 폭을 갖는 상기 콘택 웹(3)은 다양한 폭을 갖는 다수의 부분 영역들(5, 6, 7)을 포함하는,
    발광 다이오드 칩.
  18. 제 17 항에 있어서,
    상기 본딩 패드(4)에 대해 더 큰 간격을 갖는 상기 부분 영역(7)이 상기 본딩 패드(4)에 대해 더 작은 간격을 갖는 부분 영역들(5, 6)보다 더 넓은,
    발광 다이오드 칩.
  19. 제 17 항에 있어서,
    상기 콘택 웹(3)의 상기 부분 영역들(5, 6, 7)의 폭은 상기 발광 다이오드 칩의 작동 중에 상기 부분 영역(5, 6, 7)에서 발생하는 전류 세기에 각각 적응되는,
    발광 다이오드 칩.
  20. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 웹들(2, 3)의 폭은 10 ㎛ 내지 40 ㎛인,
    발광 다이오드 칩.
  21. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발광 다이오드 칩은 박막-발광 다이오드 칩인,
    발광 다이오드 칩.
  22. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발광 다이오드 칩은 활성층(15)을 포함하고, 상기 활성층은 InxAlyGa1-x-yN을 포함하며, 이 경우 0 ≤ x ≤ 1이고, 0 ≤ y ≤ 1이며, x + y ≤ 1인,
    발광 다이오드 칩.
  23. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방사선 방출면(1)의 적어도 한 측면 에지(9, 10)의 길이는 400 ㎛ 이상인,
    발광 다이오드 칩.
  24. 제 23 항에 있어서,
    상기 방사선 방출면(1)의 적어도 한 측면 에지(9, 10)의 길이는 800 ㎛ 이상인,
    발광 다이오드 칩.
  25. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 발광 다이오드 칩은 300 mA 이상의 전류 세기로 작동하는,
    발광 다이오드 칩.
  26. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 구조물(2, 3, 4)은 구조화된 Ti-Pt-Au 연속층인,
    발광 다이오드 칩.
  27. 제 26 항에 있어서,
    상기 콘택 구조물(2, 3, 4)은 상기 칩에 의해서 발생하는 방사선을 흡수하는,
    발광 다이오드 칩.
  28. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 콘택 구조물(2, 3, 4)은 알루미늄을 함유하지 않는,
    발광 다이오드 칩.
  29. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방사선 방출면(1)의 15% 미만이 상기 콘택 구조물(2, 3, 4)에 의해 커버링되는,
    발광 다이오드 칩.
  30. 발광 다이오드 칩으로서,
    상기 발광 다이오드 칩은 방사선 방출면(1) 및 상기 방사선 방출면(1) 상에 배치된 콘택 구조물(2, 3, 4)을 구비하고, 상기 콘택 구조물은 본딩 패드(4) 및 다수의 콘택 웹들(2, 3)을 포함하며, 상기 다수의 콘택 웹들은 상기 본딩 패드(4)에 전기적으로 도전 접속되어 있고 그리고 전류를 확대하기 위해서 제공되며, 상기 본딩 패드(4)는 상기 방사선 방출면(1)의 에지 영역에 배치되며,
    상기 발광 다이오드 칩은 활성층(15)을 포함하는 반도체 연속층(13)을 포함하며, 상기 방사선 방출면(1)에 마주 놓인 상기 반도체 연속층(13)의 한 주 표면(18)에는 반사 작용하는 콘택 층(17)이 제공되며, 상기 본딩 패드(4)에 마주 놓인 상기 주 표면(18)의 한 영역은 상기 콘택 층(17)으로부터 리세스가 형성되는,
    발광 다이오드 칩.
  31. 제 30 항에 있어서,
    상기 콘택 웹들(2, 3)에 의해서 둘러싸인 상기 방사선 방출면(1)의 한 부분 영역(11) 상에는 발광 변환 층(12)이 증착되고, 상기 발광 변환 층(12)으로부터 가로 방향으로 이동 배치된 상기 주 표면(18)의 한 영역은 상기 콘택 층(17)으로부터 리세스가 형성되는,
    발광 다이오드 칩.
  32. 발광 다이오드 칩으로서,
    상기 발광 다이오드 칩은 방사선 방출면(1) 및 상기 방사선 방출면(1) 상에 배치된 콘택 구조물(2, 3, 4)을 구비하고, 상기 콘택 구조물은 본딩 패드(4) 및 다수의 콘택 웹들(2, 3)을 포함하며, 상기 다수의 콘택 웹들은 상기 본딩 패드(4)에 전기적으로 도전 접속되어 있고 그리고 전류를 확대하기 위해서 제공되며, 상기 본딩 패드(4)는 상기 방사선 방출면(1)의 에지 영역에 배치되며,
    상기 본딩 패드(4)와 상기 발광 다이오드 칩의 적어도 하나의 측면 에지(9) 사이의 간격(d1)은 30 ㎛ 미만인,
    발광 다이오드 칩.
KR1020077030310A 2005-06-02 2006-06-02 콘택 구조물을 갖는 발광 다이오드 칩 KR101249418B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005025416.0 2005-06-02
DE102005025416A DE102005025416A1 (de) 2005-06-02 2005-06-02 Lumineszenzdiodenchip mit einer Kontaktstruktur
PCT/DE2006/000954 WO2006128446A1 (de) 2005-06-02 2006-06-02 Lumineszenzdiodenchip mit einer kontaktstruktur

Publications (2)

Publication Number Publication Date
KR20080026558A KR20080026558A (ko) 2008-03-25
KR101249418B1 true KR101249418B1 (ko) 2013-04-03

Family

ID=36944125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030310A KR101249418B1 (ko) 2005-06-02 2006-06-02 콘택 구조물을 갖는 발광 다이오드 칩

Country Status (8)

Country Link
US (1) US8581279B2 (ko)
EP (1) EP1886360B1 (ko)
JP (1) JP5114389B2 (ko)
KR (1) KR101249418B1 (ko)
CN (1) CN101238591B (ko)
DE (1) DE102005025416A1 (ko)
TW (1) TW200703724A (ko)
WO (1) WO2006128446A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2446611B (en) * 2007-02-14 2011-08-17 Bookham Technology Plc Low creep metallization for optoelectronic applications
DE102007046519A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung
DE102008011809A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008035900A1 (de) 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102008030821A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Elektroluminieszierende Vorrichtung und Verfahren zur Herstellung einer elektroluminieszierenden Vorrichtung
US8384115B2 (en) 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
DE102008045653B4 (de) 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5136398B2 (ja) * 2008-12-26 2013-02-06 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP2011086899A (ja) * 2009-09-15 2011-04-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
KR100986556B1 (ko) * 2009-10-22 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
TWI412161B (zh) * 2009-11-06 2013-10-11 Semileds Optoelectronics Co 發光二極體裝置
EP2660883B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
DE102009060750A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
GB2482110B (en) * 2010-07-05 2014-08-27 Cambridge Display Tech Ltd Lighting elements
JP5170325B2 (ja) 2010-07-23 2013-03-27 日亜化学工業株式会社 発光素子
US8283652B2 (en) * 2010-07-28 2012-10-09 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (VLED) die having electrode frame and method of fabrication
EP2603936B1 (en) * 2010-08-10 2016-05-11 Koninklijke Philips N.V. Shunting layer arrangement for leds
CN102479902B (zh) * 2010-11-23 2017-04-12 晶元光电股份有限公司 发光组件
JP5605189B2 (ja) * 2010-11-26 2014-10-15 豊田合成株式会社 半導体発光素子
DE102011010503A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5741164B2 (ja) * 2011-04-12 2015-07-01 日亜化学工業株式会社 発光素子
JP5754269B2 (ja) * 2011-07-07 2015-07-29 日亜化学工業株式会社 発光素子
JP5961377B2 (ja) * 2011-12-21 2016-08-02 スタンレー電気株式会社 半導体発光素子
JP6071043B2 (ja) * 2012-11-14 2017-02-01 スタンレー電気株式会社 半導体発光素子
US10374128B2 (en) * 2013-12-12 2019-08-06 Terahertz Device Corporation Electrical contacts to light-emitting diodes for improved current spreading and injection
TWD169527S (zh) 2014-08-20 2015-08-01 晶元光電股份有限公司 發光二極體元件之部分
US10636943B2 (en) 2015-08-07 2020-04-28 Lg Innotek Co., Ltd. Light emitting diode and light emitting diode package
KR102425124B1 (ko) * 2015-08-24 2022-07-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
CN105789386A (zh) * 2016-03-21 2016-07-20 映瑞光电科技(上海)有限公司 一种提高垂直led芯片电流扩展的制作方法
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109809B4 (de) 2016-05-13 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterchips
TWI821302B (zh) * 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
TWI719931B (zh) * 2020-10-22 2021-02-21 光鋐科技股份有限公司 微型發光二極體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091638A (ja) 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2003133589A (ja) 2001-10-23 2003-05-09 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光ダイオード
JP2003174193A (ja) * 2001-12-04 2003-06-20 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2004363572A (ja) 2003-05-12 2004-12-24 Showa Denko Kk 半導体発光素子および発光ダイオード

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
US5233204A (en) 1992-01-10 1993-08-03 Hewlett-Packard Company Light-emitting diode with a thick transparent layer
JP3666444B2 (ja) 1992-10-15 2005-06-29 セイコーエプソン株式会社 面発光型半導体レーザおよびその製造方法
US5861636A (en) 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
JPH0936431A (ja) * 1995-07-13 1997-02-07 Toshiba Corp 半導体発光素子
US5981384A (en) * 1995-08-14 1999-11-09 Micron Technology, Inc. Method of intermetal dielectric planarization by metal features layout modification
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP3587224B2 (ja) * 1996-07-24 2004-11-10 ソニー株式会社 オーミック電極
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
EP1017113B1 (en) * 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
US6268618B1 (en) 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
DE69835216T2 (de) 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
JP3744211B2 (ja) 1997-09-01 2006-02-08 日亜化学工業株式会社 窒化物半導体素子
DE19741609C2 (de) 1997-09-20 2003-02-27 Vishay Semiconductor Gmbh Verwendung einer Übergitterstruktur aus einer Mehrzahl von hintereinander angeordneten Heterogrenzflächenschichtfolgen zur Verbesserung der lateralen Stromausbreitung in einer lichtemittierenden Halbleiterdiode
DE19747433A1 (de) 1997-10-28 1999-05-06 Vishay Semiconductor Gmbh Lichtemittierende Halbleiterdiode
US6541797B1 (en) 1997-12-04 2003-04-01 Showa Denko K. K. Group-III nitride semiconductor light-emitting device
JP3680558B2 (ja) 1998-05-25 2005-08-10 日亜化学工業株式会社 窒化物半導体素子
JP2001053339A (ja) 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
DE19947030A1 (de) 1999-09-30 2001-04-19 Osram Opto Semiconductors Gmbh Oberflächenstrukturierte Lichtemissionsdiode mit verbesserter Stromeinkopplung
JP3893874B2 (ja) 1999-12-21 2007-03-14 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
US6649942B2 (en) * 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
KR100558890B1 (ko) * 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
DE10146719A1 (de) * 2001-09-20 2003-04-17 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Beleuchtungseinheit mit mindestens einer LED als Lichtquelle
DE20115914U1 (de) * 2001-09-27 2003-02-13 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Beleuchtungseinheit mit mindestens einer LED als Lichtquelle
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
DE10243757A1 (de) 2002-01-31 2004-04-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips
DE10303978A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
DE10203795B4 (de) 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
DE10303977A1 (de) 2002-01-31 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
JP2004055646A (ja) 2002-07-17 2004-02-19 Sumitomo Electric Ind Ltd 発光ダイオード素子のｐ側電極構造
US6787882B2 (en) * 2002-10-02 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Semiconductor varactor diode with doped heterojunction
US7474999B2 (en) * 2002-12-23 2009-01-06 Cadence Design Systems, Inc. Method for accounting for process variation in the design of integrated circuits
EP1588409A1 (de) 2003-01-31 2005-10-26 Osram Opto Semiconductors GmbH Dünnfilmhalbleiterbauelement und verfahren zu dessen herstel lung
KR101247727B1 (ko) 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
JP2005012092A (ja) * 2003-06-20 2005-01-13 Stanley Electric Co Ltd 光ファイバ用ｌｅｄおよびその製造方法
JP4120493B2 (ja) * 2003-06-25 2008-07-16 松下電工株式会社 発光ダイオードおよび発光装置
US20050077538A1 (en) 2003-10-10 2005-04-14 The Regents Of The University Of California Design methodology for multiple channel heterostructures in polar materials
DE102005003460A1 (de) * 2004-01-26 2005-10-13 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Stromaufweitungsstruktur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091638A (ja) 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2003133589A (ja) 2001-10-23 2003-05-09 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光ダイオード
JP2003174193A (ja) * 2001-12-04 2003-06-20 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
JP2004363572A (ja) 2003-05-12 2004-12-24 Showa Denko Kk 半導体発光素子および発光ダイオード

Also Published As

Publication number Publication date
US8581279B2 (en) 2013-11-12
DE102005025416A1 (de) 2006-12-14
JP5114389B2 (ja) 2013-01-09
US20090212307A1 (en) 2009-08-27
KR20080026558A (ko) 2008-03-25
EP1886360A1 (de) 2008-02-13
JP2008543068A (ja) 2008-11-27
TW200703724A (en) 2007-01-16
WO2006128446A1 (de) 2006-12-07
CN101238591A (zh) 2008-08-06
EP1886360B1 (de) 2018-08-22
CN101238591B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR101249418B1 (ko) 콘택 구조물을 갖는 발광 다이오드 칩
KR100974923B1 (ko) 발광 다이오드
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
US8581295B2 (en) Semiconductor light-emitting diode
US20170179088A1 (en) Wire bond free wafer level led
US7285801B2 (en) LED with series-connected monolithically integrated mesas
US11121286B2 (en) Semiconductor device
DE112017006432T5 (de) Hochzuverlässige lumineszenzdiode
US9252331B2 (en) Thin-film LED having a mirror layer and method for the production thereof
KR100701975B1 (ko) 발광 소자
DE10213701A1 (de) Hoch reflektierende ohmsche Kontakte für AlGaln-Flip-Chip-LEDs
KR100732921B1 (ko) 발광 다이오드의 전극 구조
KR101763072B1 (ko) 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자
KR102524303B1 (ko) 반도체 소자
KR100682878B1 (ko) 플립칩형 발광소자
KR100550847B1 (ko) 질화 갈륨계 발광 다이오드 소자의 제조 방법
KR100812737B1 (ko) 플립칩용 질화물계 발광소자
KR20120011174A (ko) 발광모듈 및 이를 포함하는 패키지
CN108604622A (zh) 发光元件和包括发光元件的发光元件封装
US8217566B2 (en) Electroluminescent device and method for producing an electroluminescent device
US8981404B2 (en) Optoelectronic semiconductor chip and a method for the production thereof
KR100753677B1 (ko) 발광 소자
KR100635920B1 (ko) 발광 소자
KR20140126009A (ko) 자외선 발광다이오드 제조 방법 및 자외선 발광다이오드
KR100585918B1 (ko) 질화물계 반도체소자의 전극

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 7