KR101223989B1 - 액정 디스플레이 - Google Patents

Abstract

본 발명은 어레이 기판을 구비하는 액정 디스플레이를 제공한다. 상기 어레이 기판에서 게이트 라인과 데이터 라인과 화소 전극이 형성된다. 동일 열의 홀수행째의 화소 전극이 해당 열의 양측의 데이터 라인에서의 한 쪽에 접속되고, 짝수행째의 화소 전극이 이 열의 양측의 데이터 라인에서의 다른 쪽에 접속된다. 동일 행의 화소 전극은 각각 해당 행의 화소 전극의 양측의 데이터 라인에서의 한 쪽에 의해 제어된다. 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치한다. 인접하는 2행의 화소 전극 간에 게이트 라인이 2개 있다. 인접하는 2개의 데이터 라인 간의 동일 행에 위치하면서 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 또한 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 접속된다. 본 발명은 종래기술에서 액정 디스플레이의 소비전력이 큰 과제를 해결할 수 있다.

Description

액정 디스플레이{Liquid Crystal Display}

본 발명의 실시예는 액정 디스플레이의 기술 분야에 관한 것으로, 특히 액정 디스플레이에 관한 것이다.

도 1은 종래기술에서의 액정 디스플레이의 어레이 기판의 개략 구성을 도시한 도면이다. 해당 액정 디스플레이의 어레이 기판은 게이트 라인과 데이터 라인과 화소 전극(1)을 구비한다. 도 1에는 어레이 기판의 일부를 도시하였지만, 도시하지 않은 부분은 도시한 부분의 구조와 유사하다. 도 1에 도시한 게이트 라인은 각각 G_i, G_{i +1}, G_{i +2}, G_{i +3}, G_{i +4}, G_{i +5}, G_{i +6} 및 G_{i +7}로 표식된다. 도 1에 도시한 데이터 라인은 각각 D_j, D_{j +1}, D_{j +2}, D_{j +3}, D_{j +4} 및 D_{j +5}로 표식된다.

도 1에 도시된 구조에서는, 인접하는 2열의 화소 전극은 동일한 데이터 라인에 의해 데이터 신호가 입력되어 있다. 동일 행에서 동일한 데이터 라인에 접속하는 2개의 화소 전극(1) 각각은 해당 행의 화소 전극(1)의 양측의 2개의 데이터 라인에서의 한 쪽에 의해 제어되어 있다. 이와 같이 구성된 어레이 기판에 의해, 액정 디스플레이는 보다 좋은 광학 균일성을 달성하게 된다. 도 1에 도시된 바와 같이, 동일 행에서 2열의 화소 전극(1)이 1세트를 구성하고, 1세트에서의 2개의 화소 전극(1)의 신호의 극성은 같지만, 인접하는 2개의 세트의 화소 전극(1)의 신호의 극성은 서로 반대이다. 동일 열에서 인접하는 임의의 2개의 화소 전극의 신호의 극성은 서로 반대이다.

극성이란 액정 디스플레이의 화소 전극에 인가된 전압과 공통 전극에 인가된 전압의 전압차가 양극성(당 분야에서 +극성이라고도 칭함)인지 또는 음극성(당 분야에서 -극성이라고도 칭함)인지를 가리킨다. 액정 분자는 화소 전극과 공통 전극의 전압차에 의해 구동되는 것이다. 전압차가 다른 극성에 따라 액정 분자의 비틀림 방향이 다르므로, 액정 분자의 노화를 방지할 수 있다. 항상 화소 전극의 전압이 공통 전극의 전압보다도 큰 경우에, 화소 전극에 입력된 데이터 신호의 극성은 +이다. 화소 전극의 전압이 공통 전극의 전압보다도 작은 경우에, 화소 전극에 입력된 데이터 신호의 극성은 -이다.

도 2는 도 1에 도시된 어레이 기판의 구동 신호를 도시한 모식도이다. 각각의 게이트 라인에 입력된 신호는 GL_i, GL_{i +1}, GL_{i +2}, GL_{i +3}, GL_{i +4}, GL_{i +5}, GL_{i +6} 및 GL_{i +7}로 표식되어 있다. 공통 전극에 입력된 신호는 Vcom으로 표식되고, 홀수개째의 데이터 라인으로부터 출력된 신호는 DATA_ODD로 표식되며, 짝수개째의 데이터 라인으로부터 출력된 신호는 DATA_EVEN으로 표식되어 있다. DATA_ODD와 DATA_EVEN은 데이터 라인의 신호의 극성을 나타낸다.

도 1에 도시된 구성에서 보다 좋은 광학 균일성을 달성하기 위해, 프레임마다 데이터 라인의 신호의 극성이 끊임없이 변화하는 것이 필요하다. 예를 들면, 게이트 라인(G_i)이 하이 레벨을 출력하는, 즉 게이트 라인(G_i)이 온으로 하는 경우에 m행째의 화소 전극의 홀수열째의 화소 전극에 데이터 신호가 입력되며, 홀수개째의 데이터 라인의 데이터 신호의 극성은 +이고, 짝수개째의 데이터 라인의 데이터 신호의 극성은 -이다. 게이트 라인(G_{i +1})이 하이 레벨을 출력하는, 즉 게이트 라인(G_{i +1})이 온으로 하는 경우에 m행째의 짝수열째의 화소 전극에 데이터 신호가 입력되며, 도 1에 도시된 화소 전극의 신호의 극성 설정을 실현하기 위해 홀수개째의 데이터 라인의 데이터 신호의 극성을 -로 하고, 짝수개째의 데이터 라인의 데이터 신호의 극성을 +로 할 필요가 있다. 게이트 라인(G_{i +2})이 하이 레벨을 출력하는 경우에 m+1행째의 홀수열째의 화소 전극에 데이터 신호가 입력되며, 도 1에 도시된 화소 전극의 신호의 극성 설정을 실현하기 위해 각 데이터 라인의 데이터 신호의 극성을 그대로 유지한다. 게이트 라인(G_{i +3})이 하이 레벨을 출력하는 경우에 m+1행째의 짝수열째의 화소 전극에 데이터 신호가 입력되며, 도 1에 도시한 화소 전극의 신호의 극성 설정을 실현하기 위해 각 데이터 라인의 데이터 신호의 극성을 반전할 필요가 있다.

도 1에 도시된 바와 같은 액정 디스플레이는, 보다 좋은 광학 균일성을 달성하기 위해 각 데이터 라인의 데이터 신호의 극성이 끊임없이 변화하는 것이 필요하다. 데이터 신호의 극성이 자주 변화하기 때문에 전력소비가 향상된다. 예를 들면, 데이터 신호의 전압을 -6볼트에서 +9볼트로 하기 위해 필요로 하는 전력소비는 데이터 신호의 전압을 +6볼트에서 +9볼트로 하기 위해 필요로 하는 전력소비보다도 훨씬 큰 것이다.

본 발명은 종래기술에서 액정 디스플레이의 전력소비가 너무 큰 과제를 해결하기 위한 액정 디스플레이를 제공하는 것을 목적으로 한다.

본 발명이 액정 디스플레이를 제공하고, 어레이 기판에서 게이트 라인과 데이터 라인과 화소 전극이 형성되며, 동일 열의 홀수행째의 화소 전극은 해당 열의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수행째의 화소 전극은 이 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력되며, 동일 행의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치하며, 인접하는 2행의 화소 전극 간에 게이트 라인이 2개 있고, 인접하는 2개의 데이터 라인 간에 동일 행의 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 또한 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력된다.

본 발명이 어레이 기판을 구비하는 액정 디스플레이를 제공하고, 상기 어레이 기판에서 게이트 라인과 데이터 라인과 화소 전극이 형성되며, 동일 열의 화소 전극에서의 인접하는 2개의 화소 전극이 1세트를 구성하고, 홀수 세트째의 화소 전극은 해당 열의 화소 전극의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수 세트째의 화소 전극은 해당 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력되며, 동일 행의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 제어되고, 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치하며, 인접하는 2행의 화소 전극 간에 게이트 라인이 2개 있고, 인접하는 2개의 데이터 라인 간에 동일 행의 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 1개에 의해 제어되고, 또한 상기 인접하는 2개의 데이터 라인에서의 1개에 의해 데이터 신호가 입력된다.

본 발명의 각 실시예가 제공한 액정 디스플레이는, 동일 열의 홀수행째의 화소 전극이 해당 열의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수행째의 화소 전극이 해당 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력된다. 게다가 인접하는 2개의 데이터 라인 간에 동일 행의 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력된다. 이와 같이 동일한 데이터 라인에 의해 데이터 신호가 입력된 각 화소의 전극은 교차하여 배치되고, 인접하는 임의의 2개의 화소점의 극성이 다르므로, 좋은 광학 균일성을 가지면서 프레임 시간 내에 각각의 데이터 라인으로부터 출력된 신호의 극성을 변화시킬 필요는 없어 액정 디스플레이의 전력소비를 저감할 수 있다.

도 1은 종래기술 중의 액정 디스플레이의 어레이 기판의 구성 모식도이다.
도 2는 도 1에 도시된 어레이 기판의 구동 신호의 모식도이다.
도 3은 본 발명에 관한 액정 디스플레이의 제1 실시예의 구성 모식도이다.
도 4는 본 발명에 관한 액정 디스플레이의 제2 실시예의 구성 모식도이다.
도 5는 본 발명에 관한 액정 디스플레이의 제x 프레임의 구동신호 모식도이다.
도 6은 본 발명에 관한 액정 디스플레이의 제x+1 프레임의 구동신호 모식도이다.
도 7은 도 4에 도시된 액정 디스플레이의 각 화소 전극의 극성 반전 후의 모식도이다.
도 8은 본 발명에 관한 액정 디스플레이의 제3 실시예의 구성 모식도이다.

본 발명의 실시예의 목적, 기술안 및 장점을 더욱 명료하게 하기 위해, 이하는 본 발명의 실시예의 도면을 결합하여 본 발명의 실시예의 기술안을 명확하고 완전히 설명한다. 하기의 실시예는 본 발명의 일부 실시예에 불과하며, 실시예 전부를 포함하지 않는 것이다. 본 발명의 실시예에 기초하여 당업자는 창조적인 노동을 지불하지 않고 얻어진 모든 다른 실시예도 본 발명의 보호된 범위에 속한다.

도 3은 본 발명에 관한 액정 디스플레이의 제1 실시예의 구조 모식도이다. 해당 액정 디스플레이는 어레이 기판을 구비한다. 어레이 기판에는 게이트 라인, 데이터 라인, 화소 전극(1)을 형성한다. 도 3에는 어레이 기판의 일부가 도시되었지만, 도시하지 않은 부분은 도시한 부분의 구조와 유사하다. 도 3에 도시된 게이트 라인은 각각 G_i, G_{i +1}, G_{i +2}, G_{i +3}, G_{i +4}, G_{i +5}, G_{i +6} 및 G_{i +7}로 표식된다. 도 3에 도시된 데이터 라인은 각각 D_j, D_{j +1}, D_{j +2}, D_{j +3}, D_{j +4} 및 D_{j +5}로 표식된다. 도 3에 도시된 바와 같이, 세로방향으로 배열하는 화소 전극은 각각 제n열의 화소 전극, 제n+1열의 화소 전극, 제n+2열의 화소 전극, 제n+3열의 화소 전극, 제n+4열의 화소 전극, 제n+5열의 화소 전극, 제n+6열의 화소 전극, 제n+7열의 화소 전극, 제n+8열의 화소 전극, 제n+9열의 화소 전극, 제n+10열의 화소 전극, 제n+11열의 화소 전극이라고 칭한다.

도 3에 있어서, 동일 열의 홀수행째의 화소 전극에는 해당 열의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수행째의 화소 전극에는 해당 열의 양측의 데이터 라인에서의 다른 쪽에서 데이터 신호가 입력된다. 동일 행의 화상 전극은 2개씩 1세트로 되어 각 세트는 해당 행의 화소 전극의 양측에 위치하는 2개의 게이트 라인에서의 한 쪽에 의해 교체적으로 제어된다. 각 게이트 라인 각각에 제어되는 화소 전극은 동일 행에 위치한다. 인접하는 2행의 화소 전극 간에 2개의 게이트 라인이 있다. 인접하는 2개의 데이터 라인 간의 동일 행에 위치하면서 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측에 위치하는 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 또한 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력된다.

예를 들면, 제m행에서의 제n열의 화소 전극과 제n+2열의 화소 전극은 모두 데이터 라인(D_{j +1})에 의해 데이터 신호가 입력된다. 제m행에서의 제n+1열의 화소 전극과 제n+3열의 화소 전극은 모두 데이터 라인(D_j)에 의해 데이터 신호가 입력된다. 제m행의 화소 전극에 있어서, 데이터 라인(D_j, D_{j +1}) 간의 2개의 화소 전극은 하나가 게이트 라인(G_i)에 의해 제어되고, 다른 하나가 게이트 라인(G_{i +1})에 의해 제어된다. 데이터 라인(D_{j +1}, D_{j +2}) 간의 2개의 화소 전극은 하나가 게이트 라인(G_{i +1})에 의해 제어되고, 다른 하나가 게이트 라인(G_i)에 의해 제어된다.

도 3에 있어서, 동일 행의 화소 전극에서 동일 데이터 라인의 양측에 위치하는 2개의 인접하는 화소 전극은 동일한 게이트 라인에 의해 제어된다. 예를 들면, 제m행의 화소 전극에서 데이터 라인(D_j)의 양측에 위치하는 2개의 화소 전극은 모두 게이트 라인(G_i)에 의해 제어된다. 데이터 라인(D_{j +1})의 양측에 위치하는 2개의 화소 전극은 모두 게이트 라인(G_{i +1})에 의해 제어된다. 동일 행의 화소 전극에서 동일 데이터 라인의 양측의 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측에 위치하는 2개의 데이터 라인에서의 한 쪽에 의해 제어될 수도 있다.

도 4는 본 발명에 관한 액정 디스플레이의 제2 실시예의 구성 모식도이다. 본 실시예는 도 3의 실시예에 데이터 라인 구동 모듈(2)을 덧붙인다. 해당 데이터 라인 구동 모듈은 각 데이터 라인에 각각 접속되고, 1프레임의 기간 내에 홀수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력한다. 또한, 인접하는 다음 프레임의 기간 내에 홀수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력한다.

도 5와 도 6은 각각 본 발명에 관한 액정 디스플레이의 제x 프레임과 제x+1 프레임의 구동 신호의 모식도로서, 그 중에서 x는 자연수이다. 도 7은 도 4에 도시된 액정 디스플레이의 각 화소 전극의 극성이 반전된 후의 모식도이다. 도 5와 도 6에서의 각 게이트 라인이 출력하는 신호는 도 2와 같고, 공통 전극에 입력되는 신호도 도 2의 신호와 같다. 도 5와 도 6에서의 신호(DATA_ODD, DATA_EVEN)는 도 2의 신호와 다르다. 도 5와 도 6에 도시된 신호(DATA_ODD, DATA_EVEN)는 1프레임에서 같은 극성을 가지고, 도 2에 도시된 신호(DATA_ODD, DATA_EVEN)의 극성은 1프레임에서 자주 변경한다. 도 5와 도 6을 비교하면, 신호(DATA_ODD, DATA_EVEN)의 극성은 각각 반전하는 것을 알 수 있다.

도 5, 도 6과 도 2의 구별은 도 1과 도 4에 도시된 액정 디스플레이의 어레이 기판의 구성 차별에 의해 결정된다. 이하, 도 4, 도 5, 도 6과 도 7에 맞추어 인접하는 2개의 프레임을 예로 하여 본 발명에 관한 액정 디스플레이의 동작 원리를 설명한다. 여기서 설명할 필요가 있는 것은 도 5에 도시된 부분이 액정 디스플레이의 국부도이고 다른 부분에서의 유사한 구성이 나타나지 않으므로, 이하에 원리를 소개하는 과정에서 주로 나타난 부분에 대해 소개를 하고, 나타나지 않는 부분의 원리는 나타난 부분에 일치한다.

(1)제x 프레임(도 4와 도 5를 참조)

게이트 라인(G_i)이 온이 될 때(G_i의 출력이 하이 레벨임을 예로 한다), 제m행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열의 화소 전극에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +1})이 하이 레벨을 출력할 때, 제m행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +2})이 하이 레벨을 출력할 때, 제m+1행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 +이다. 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +3})이 하이 레벨을 출력할 때, 제m+1행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 +이다. 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +4})이 하이 레벨을 출력할 때, 제m+2행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +5})이 하이 레벨을 출력할 때, 제m+2행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +6})이 하이 레벨을 출력할 때, 제m+3행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

게이트 라인(G_{i +7})이 하이 레벨을 출력할 때, 제m+3행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 +이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 -이다.

제x 프레임에서 각 게이트 라인의 극성이 모두 변경되지 않고, 제x+1 프레임에서 각 게이트 라인의 극성이 모두 변경되어 각 화소 전극에서의 극성을 반전시킬 수 있다.

(2)제x+1 프레임(도 6과 도 7을 참조)

게이트 라인(G_i)이 하이 레벨을 출력할 때, 제m행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +1})이 하이 레벨을 출력할 때, 제m행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +2})이 하이 레벨을 출력할 때, 제m+1행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +3})이 하이 레벨을 출력할 때, 제m+1행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +4})이 하이 레벨을 출력할 때, 제m+2행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +5})이 하이 레벨을 출력할 때, 제m+2행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 -이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 +이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +6})이 하이 레벨을 출력할 때, 제m+3행 화소 전극에서의 제n+2열, 제n+3열, 제n+6열, 제n+7열, 제n+10열, 제n+11열에는 데이터 신호가 입력된다. 그 중에서 제n+2열, 제n+6열, 제n+10열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+3열, 제n+7열, 제n+11열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

게이트 라인(G_{i +7})이 하이 레벨을 출력할 때, 제m+3행 화소 전극에서의 제n열, 제n+1열, 제n+4열, 제n+5열, 제n+8열, 제n+9열에는 데이터 신호가 입력된다. 그 중에서 제n열, 제n+4열, 제n+8열의 화소 전극에서의 데이터 신호의 극성은 +이고, 제n+1열, 제n+5열, 제n+9열의 화소 전극에서의 데이터 신호의 극성은 -이다. 이에 따라, 데이터 라인(D_j, D_{j +2}, D_{j +4})이 출력하는 데이터 신호의 극성은 -이고, 데이터 라인(D_{j +1}, D_{j +3}, D_{j +5})이 출력하는 데이터 신호의 극성은 +이다.

종래기술의 액정 디스플레이에 비해, 본 발명의 각 실시예에 제공하는 액정 디스플레이는 동일 열의 홀수행째의 화소 전극에 해당 열의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수행째의 화소 전극에 해당 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력된다. 또한, 인접하는 2개의 데이터 라인 간의 동일 행에 있는 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 데이터 라인에서의 한 쪽에 의해 제어되고, 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력된다. 그리고, 동일한 데이터 라인에 의해 데이터 신호가 입력되는 각 화소 전극은 교차로 배치되고, 인접하는 임의의 2개의 화소점의 극성이 모두 달라 매우 좋은 광학 균일성이 있다. 또한, 1프레임에서 각 데이터 라인이 출력하는 신호의 극성을 자주 변경할 필요가 없기 때문에, 액정 디스플레이의 전력소비를 감소할 수 있다. 또, 화면 전체에서 약간 밝거나 또는 약간 어두운 화소 전극이 교차하여 배치되어 화면 전체의 표시 효과를 균일하게 하고, 이에 의해 플래시 등 현상을 피할 수 있다.

도 8은 본 발명에 관한 액정 디스플레이의 제3 실시예의 구성 모식도이다. 해당 액정 디스플레이는, 동일 열의 화소 전극에서 인접하는 2개의 화소 전극이 1세트를 구성하고, 홀수 세트째의 화소 전극에 해당 열의 화소 전극의 양측에 위치하는 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수 세트째의 화소 전극에 해당 열의 화소 전극의 양측에 위치하는 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력된다. 같은 행의 화소 전극은 각각 해당 행의 화소 전극의 양측에 위치하는 2개의 데이터 라인에서의 한 쪽에 의해 제어되고, 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치한다. 인접하는 2개의 화소 전극 간에 2개의 데이터 라인이 있다. 인접하는 2개의 데이터 라인 간에 동일 행에 위치하면서 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측에 위치하는 2개의 데이터 라인에서의 한 쪽에 의해 제어되고, 또한 상기 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력된다.

제3 실시예와 제1 실시예의 구별은, 제3 실시예에서 동일 열의 화소 전극에서 인접하는 2개의 화소 전극이 1세트를 구성하고, 세트마다 2개의 화소 전극에 같은 데이터 라인에 의해 데이터 신호가 입력되는데, 제1 실시예에서 동일 열의 화소 전극에서 인접하는 임의의 2개의 세트의 화소 전극이 각각 다른 데이터 라인에 의해 데이터 신호가 입력된다.

도 8에 도시된 실시예에서, 동일 행의 화소 전극에서 인접하는 임의의 2개의 화소 전극의 극성이 모두 다르고, 동일 열의 화소 전극에서 동일 세트에 속하는 동일한 데이터 라인에 의해 데이터 신호가 입력되는 2개의 화소 전극의 극성이 같고, 인접하는 임의의 2개의 화소 전극의 극성이 다르다.

도 8에 도시된 구성은 상기 실시예에 비해 광학 균일성이 약간 나빠지지만, 이러한 구성은 구동되었을 때에도 각 데이터 라인의 극성을 1프레임에서 그대로 유지하는 것을 보장할 수 있어 전력소비를 감소하는 목적을 달성할 수 있다.

도 8에 도시된 실시예에서, 동일 행의 화소에서 동일 데이터 라인의 양측의 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측에 위치하는 2개의 게이트 라인에서의 한 쪽에 의해 제어될 수도 있다.

도 8에 도시된 액정 디스플레이에서는 도 4에 도시된 데이터 라인 구동 모듈(2)을 구비할 수 있고, 데이터 라인 구동 모듈의 구동 방식은 상기 각 실시예와 거의 같다.

마지막으로 이하와 같이 설명할 필요가 있다. 즉, 상기한 실시형태는 본 발명의 기술안을 설명하는 데에 이용되는 것일 뿐이고, 그것을 제한하는 것이 아니다. 적합한 실시예를 참조하여 본 발명을 상세하게 설명하였지만, 여전히 본 발명의 기술안을 보정하거나 또는 동등한 교체를 할 수 있고, 이 보정 또는 교체가 보정 후의 기술안의 본질을 본 발명의 각 실시예의 기술안의 주지와 범위에서 벗어나지 않게 하는 것은 당업자에게 있어서 이해하는 바이다.

Claims (6)

1. 어레이 기판을 구비하는 액정 디스플레이로서,
   상기 어레이 기판에서 게이트 라인과 데이터 라인과 화소 전극이 형성되고,
   동일 열의 홀수행째의 화소 전극은 해당 열의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수행째의 화소 전극은 이 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력되며,
   동일 행의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 데이터 라인에서의 한 쪽에 의해 제어되고, 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치하며, 또한 인접하는 2행의 화소 전극 간에 게이트 라인이 2개 있고,
   인접하는 2개의 데이터 라인 간의 동일 행에 위치하면서, 또한 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 또한 각각 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되는 것을 특징으로 하는 액정 디스플레이.
2. 제1항에 있어서,
   동일 행의 화소 전극에서 동일한 데이터 라인의 양측에 위치하면서 인접하는 2개의 화소 전극은 동일한 게이트 라인에 의해 제어되는 것을 특징으로 하는 액정 디스플레이.
3. 제1항에 있어서,
   각 데이터 라인에 접속되고, 1프레임 기간 내에 홀수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력하며, 또한 인접하는 다음 프레임 기간 내에 홀수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력하는 데이터 라인 구동 모듈을 더 구비하는 것을 특징으로 하는 액정 디스플레이.
4. 어레이 기판을 구비하는 액정 디스플레이로서,
   상기 어레이 기판에서 게이트 라인과 데이터 라인과 화소 전극이 형성되고,
   동일 열의 화소 전극에서 인접하는 2개의 화소 전극이 1세트를 구성하고, 홀수 세트째의 화소 전극은 해당 열의 화소 전극의 양측의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되고, 짝수 세트째의 화소 전극은 해당 열의 양측의 데이터 라인에서의 다른 쪽에 의해 데이터 신호가 입력되며,
   동일 행의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 각 게이트 라인 각각이 제어하는 화소 전극은 동일 행에 위치하며, 인접하는 2행의 화소 전극 간에 게이트 라인이 2개 있고,
   인접하는 2개의 데이터 라인 간에 동일 행에 위치하면서 인접하는 2개의 화소 전극은 각각 해당 행의 화소 전극의 양측의 2개의 게이트 라인에서의 한 쪽에 의해 제어되고, 또한 각각 상기 인접하는 2개의 데이터 라인에서의 한 쪽에 의해 데이터 신호가 입력되는 것을 특징으로 하는 액정 디스플레이.
5. 제4항에 있어서,
   동일 행의 화소 전극에서 동일한 데이터 라인의 양측에 위치하면서 인접하는 2개의 화소 전극은 동일한 게이트 라인에 의해 제어되는 것을 특징으로 하는 액정 디스플레이.
6. 제4항 또는 제5항에 있어서,
   각 데이터 라인에 접속되고, 1프레임 기간 내에 홀수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력하며, 또한 인접하는 다음 프레임 기간 내에 홀수개째의 데이터 라인에 제2 극성의 데이터 신호를 입력하고, 짝수개째의 데이터 라인에 제1 극성의 데이터 신호를 입력하는 데이터 라인 구동 모듈을 더 구비하는 것을 특징으로 하는 액정 디스플레이.

Images