KR20230013676A - 표시 장치 및 그 구동 방법 - Google Patents
표시 장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20230013676A KR20230013676A KR1020210093242A KR20210093242A KR20230013676A KR 20230013676 A KR20230013676 A KR 20230013676A KR 1020210093242 A KR1020210093242 A KR 1020210093242A KR 20210093242 A KR20210093242 A KR 20210093242A KR 20230013676 A KR20230013676 A KR 20230013676A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- line
- pixels
- signal
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 description 82
- 238000010586 diagram Methods 0.000 description 20
- 101100192830 Arabidopsis thaliana PXC2 gene Proteins 0.000 description 15
- 101100192831 Arabidopsis thaliana PXC3 gene Proteins 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 표시 장치 및 표시 장치의 구동 방법에 관한 것으로서, 데이터 신호를 출력 라인으로 공급하는 데이터 구동부, 출력 라인 중 어느 하나에 접속되며, 출력 라인으로 공급되는 데이터 신호를 제1 데이터 라인 및 제2 데이터 라인으로 공급하기 위한 디멀티플렉서와, j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되는 제1 화소들, j번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제2 화소들, j+1번째 화소열 및 k번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되는 제3 화소들 및 j+1번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제4 화소들을 구비한다.
Description
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
일반적으로 표시 장치는 데이터 라인들로 데이터 신호를 공급하기 위한 데이터 구동부, 주사 라인들로 주사 신호를 공급하기 위한 주사 구동부, 및 데이터 라인들에 접속되는 복수의 화소들을 구비한다.
한편, 종래에는 제조 비용의 절감을 위해서 데이터 구동부의 출력 라인들에 디멀티플렉서(Demultiplexer)를 추가하는 구조가 제안된 바 있다.
즉, 디멀티플렉서는 데이터 구동부의 출력 라인을 통해 데이터 신호를 입력 받고 출력 라인들보다 많은 개수의 데이터 라인들로 데이터 신호를 시분할적으로 출력할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 표시 패널에 배치된 화소와 데이터 라인의 연결 관계를 가변하여 디멀티플렉서가 구비된 표시 장치의 소비 전력을 감소시키기 위함이다.
또한, 실시예가 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 실시 예의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 예에 따른 표시 장치는, 데이터 신호를 출력 라인으로 공급하는 데이터 구동부, 출력 라인 중 어느 하나에 접속되며, 출력 라인으로 공급되는 데이터 신호를 제1 데이터 라인 및 제2 데이터 라인으로 공급하기 위한 디멀티플렉서와, j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되는 제1 화소들, j번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제2 화소들, j+1번째 화소열 및 k번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되는 제3 화소들 및 j+1번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제4 화소들을 구비한다.
또한, 본 발명의 일 예에 따른 제1 화소들은 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받고, 제3 화소들은 k-1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받는다.
또한, 본 발명의 일 예에 따른 제2 화소들은 k+1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받고, 제4 화소들은 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받는다.
또한, 본 발명의 일 예에 따른 디멀티플렉서는 출력 라인과 제1 데이터 라인 사이에 접속되는 제1 트랜지스터와, 출력 라인과 제2 데이터 라인 사이에 접속되는 제2 트랜지스터를 구비한다.
또한, 본 발명의 일 예에 따른 표시 장치는 제1 트랜지스터로 제2 제어 신호를 공급하고, 제2 트랜지스터로 제1 제어 신호를 공급하기 위한 타이밍 제어부를 더 구비한다.
또한, 본 발명의 일 예에 따른 타이밍 제어부는, 제2 트랜지스터 및 제1 트랜지스터의 순서로 턴-온 될 수 있도록 제1 제어 신호 및 제2 제어 신호를 공급한다.
또한, 본 발명의 일 예에 따른 제1 화소들은 제1 색, 제2 화소들은 제2 색, 제3 화소들 및 제4 화소들은 제3 색의 빛을 방출한다.
또한, 본 발명의 일 예에 따른 제1 화소들은 제1 데이터 라인에 직접 연결되고, 제3 화소들은 제2 개구를 경유하여 제1 데이터 라인에 연결된다.
또한, 본 발명의 일 예에 따른 표시 장치는 제2 화소들은 제3 개구를 경유하여 제2 데이터 라인에 연결되고, 제4 화소들은 제2 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 제1 화소들 및 제3 화소들은 제1 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 제2 화소들은 제3 개구를 경유하여 제2 데이터 라인에 연결되고, 제4 화소들은 제2 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 제2 화소들 및 제4 화소들은 제2 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 표시 장치는 j번째 화소열 및 k+2번째 수평 라인에 위치되며, 제1 데이터 라인과 접속하는 제5 화소들, j번째 화소열 및 k+3번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제6 화소들, j+1번째 화소열 및 k+2번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되는 제7 화소들 및 j+1번째 화소열 및 k+3번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되는 제8 화소들을 더 포함한다.
또한, 본 발명의 일 예에 따른 제5 화소들은 k+2번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받고, 제7 화소들은 k+1번째 수평 라인에 위치된 주사 라인으로 주사 신호 공급될 때 데이터 신호를 공급받는다.
또한, 본 발명의 일 예에 따른 제6 화소들은 k+3번째 수평 라인에 위치된 주사 라인으로 주사 신호 공급될 때 데이터 신호를 공급받고, 제8 화소들은 k+2번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받는다.
또한, 본 발명의 일 예에 따른 제5 화소들 및 제7 화소들은 제1 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 제6 화소들은 제3 개구를 경유하여 제2 데이터 라인에 연결되고, 제8 화소들은 제2 데이터 라인에 직접 연결된다.
또한, 본 발명의 일 예에 따른 데이터 구동부, 디멀티플렉서, 제1 화소들, 제2 화소들, 제3 화소들, 및 제4 화소들을 포함하는 표시 장치의 구동 방법에 있어서, 데이터 구동부가 데이터 신호를 출력 라인으로 공급하는 단계 및 디멀티플렉서는 출력 라인 중 어느 하나와 접속되며, 출력 라인으로 공급되는 데이터 신호를 제1 데이터 라인 및 제2 데이터 라인으로 공급하는 단계를 포함하고, 제1 화소들은, j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되고, 제2 화소들은, j번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속되고, 제3 화소들은, j+1번째 화소열 및 k번째 수평 라인에 위치되며, 제1 데이터 라인과 접속되고, 제4 화소들은, j+1번째 화소열 및 k+1번째 수평 라인에 위치되며, 제2 데이터 라인과 접속된다.
또한, 본 발명의 일 예에 따른 제1 화소들은 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받고, 제3 화소들은 k-1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받는다.
또한, 본 발명의 일 예에 따른 제2 화소들은 k+1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받고, 제4 화소들은 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 데이터 신호를 공급받는다.
본 발명에 따른 표시 장치 및 표시 장치의 구동 방법은 표시 패널에 배치된 화소와 데이터 라인의 연결 관계를 가변하여, 소비 전력을 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예인 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1의 표시 장치에 구비된 화소부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 구비된 화소의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 5a는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 일 예를 나타내는 도면이다. 도 5b는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 다른 예를 나타내는 도면이다. 도 5c는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 또 다른 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 7은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 8은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 구비된 화소부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 구비된 화소의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 5a는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 일 예를 나타내는 도면이다. 도 5b는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 다른 예를 나타내는 도면이다. 도 5c는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 또 다른 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 7은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 8은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예들을 상세히 설명한다. 실시 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 발명의 개시가 완전하도록 하고, 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 실시 예는 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 실시예를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
도 1은 본 발명의 일 실시예인 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면 본 발명의 일 실시예에서 표시 장치(1)는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 디멀티플렉서 블록부(15), 및 발광 구동부(16)를 포함하는 표시 패널(PNL)을 구비할 수 있다.
일 실시예에서, 표시 패널(PNL)은 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 디멀티플렉서 블록부(15), 및 발광 구동부(16) 중 적어도 일부의 구성만을 포함할 수 있다.
타이밍 제어부(11)는 외부 프로세서로부터 외부 입력 신호를 수신할 수 있다. 외부 입력 신호는 수직 동기 신호(Vertical synchronization signal, Vsync), 수평 동기 신호(Horizontal synchronization signal, Hsync), 데이터 인에이블 신호(data enable signal), RGB 데이터(RGB) 등을 포함할 수 있다. 타이밍 제어부(11)는 제1 제어 라인(CLA) 및 제2 제어 라인(CLB)을 통해서 제어 신호를 디멀티플렉서 블록부(15)에 인가할 수 있다. 타이밍 제어부(11)는 디멀티플렉서 블록부(15)에 인가한 제어 신호를 이용하여 데이터 라인들(DL1~DLp)로 데이터 신호의 출력을 제어할 수 있다.
수직 동기 신호(Vsync)는 복수의 펄스들을 포함할 수 있고 각각의 펄스들이 발생하는 시점을 기준으로 이전 프레임 기간이 종료되고 현재 프레임 기간이 시작됨을 가리킬 수 있다. 수직 동기 신호는 인접한 펄스들 간의 간격이 1 프레임 기간에 해당할 수 있다. 수평 동기 신호(Hysnc)는 복수의 펄스들을 포함할 수 있고 각각의 펄스들이 발생하는 시점을 기준으로 이전 수평 기간(Horizontal period)이 종료되고 새로운 수평 기간이 시작됨을 가리킬 수 있다. 데이터 인에이블 신호는 수평 기간에서 RGB 데이터(RGB)가 공급됨을 가리킬 수 있다. RGB 데이터(RGB)는 데이터 인에이블 신호에 대응하여 수평 기간들에서 화소행 단위로 공급될 수 있다. 한 프레임에 대응하는 RGB 데이터(RGB)를 하나의 입력 이미지라고 할 수 있다.
데이터 구동부(12)는 입력 이미지의 계조들에 대응하는 데이터 신호들(또는, 데이터 전압들)을 화소들로 제공할 수 있다. 예를 들어 데이터 구동부(12)는 클록 신호를 이용하여 계조들을 샘플링할 수 있다. 데이터 구동부(12)는 샘플링된 계조들에 대응하는 데이터 신호들을 출력 라인(D1~Dn)에 인가할 수 있다. 이때, n은 0보다 큰 정수일 수 있다.
주사 구동부(13)는 타이밍 제어부(11)로부터 클록 신호, 주사 시작 신호등을 수신하여 주사 라인들(SL1~SLm)에 제공할 주사 신호들을 생성할 수 있다.
화소부(14)는 화소(PXij)를 포함한다. 각각의 화소(PXij)는 대응하는 데이터 라인(DL1~DLp) 및 주사 라인(SL1~SLm)에 연결될 수 있다. 이때, i 및 j는 0보다 큰 정수 일 수 있다. 그리고 p는 n보다 큰 정수이고, m은 0보다 큰 정수 일 수 있다. 예를 들어, p는 n의 정수배로 설정될 수 있다.
디멀티플렉서 블록부(15)는 n개의 디멀티플렉서들(DMX1, DMX2, ..., DMXn)을 구비한다. 다시 말해 디멀티플렉서 블록부(15)는 출력 라인들(D1~Dn)과 동일한 개수의 디멀티플렉서(DMX1, DMX2, ..., DMXn)를 구비할 수 있다. 각각의 디멀티플렉서(DMX1, DMX2, ..., DMXn)는 출력 라인들(D1~Dn) 중 어느 하나와 각각 접속된다. 또한 각각의 디멀티플렉서(DMX1, DMX2, ..., DMXn)는 데이터 라인들(DL1~DLp)과 접속된다. 예를 들어, 디멀티플렉서(DMX1, DMX2, ..., DMXn) 각각은 2개의 데이터 라인들과 접속할 수 있다. 이와 같은 디멀티플렉서(DMX1, DMX2, ..., DMXn)는 데이터 신호를 p개의 데이터 라인들로 공급할 수 있다.
디멀티플렉서(DMX1, DMX2, ..., DMXn)를 이용하여 출력 라인들(D1~Dn)으로 공급되는 각각의 데이터 신호를 복수개의 데이터 라인들로 공급하게 되면 데이터 구동부(12)에 포함된 출력선의 수가 감소될 수 있다. 또한, 데이터 구동부(12) 내부에 포함된 데이터 직접회로의 수도 감소할 수 있다. 즉, 디멀티플렉서(DMX1, DMX2, ..., DMXn)를 이용하여 1개의 출력 라인들로 공급되는 데이터 신호들을 복수개의 데이터 라인들로 공급함으로써 제조 비용이 절감될 수 있다.
발광 구동부(16)는 타이밍 제어부(11)로부터 클록 신호, 발광 중지 신호 등을 수신하여 발광 제어 라인들(E1~Em)에 제공할 발광 제어 신호들을 생성할 수 있다.
각각의 화소(PXij)는 발광 제어 라인(E1~Em)에 연결된 트랜지스터(미도시)를 더 포함하게 된다. 이러한 트랜지스터는 각 화소(PXij)의 데이터 기입 기간 동안 턴-오프되어 화소(PXij)의 발광을 방지할 수 있다. 데이터 커패시터들(Cdata1, Cdata2, ..., Cdatap)은 데이터 라인들(DL1~DLp) 마다 각각 설치된다. 데이터 커패시터들(Cdata1, Cdata2, ..., Cdatap)은 데이터 라인들(DL1~DLp)으로 공급되는 데이터 신호를 임시 저장하고, 저장된 데이터 신호를 화소(PXij)로 공급한다. 데이터 커패시터(Cdata1, Cdata2, ..., Cdatap)는 데이터 라인들(DL1~DLp)에 등가적으로 형성되는 기생 커패시터가 이용될 수 있다. 또한, 데이터 라인들(DL1~DLp) 마다 외부 커패시터가 추가적으로 설치되어 데이터 커패시터(Cdata1, Cdata2, ..., Cdatap)로 이용될 수 있다.
도 2는 도 1의 표시 장치에 구비된 화소부의 일 예를 나타내는 도면이다.
도 2를 참조하면 펜타일(PENTILE TM)구조의 화소부(14)가 예시적으로 도시된다. 화소부(14)는 복수의 화소들을 포함할 수 있다. 예를 들어 화소부(14)는 제1 화소열(PXC1), 제2 화소열(PXC2), 제3 화소열(PXC3), 제4 화소열(PXC4), 제5 화소열(PXC5), 제6 화소열(PXC6), 제7 화소열(PXC7), 및 제8 화소열(PXC8)을 포함할 수 있다. 도 2에는 제1 내지 제8 화소열(PXC1, PXC2, PXC3, PXC4, PXC5, PXC6, PXC7, PXC8)을 도시하였지만, 이에 한정되지 않으며 화소부(14)는 더 많은 화소열을 포함할 수 있다.
제1 화소열(PXC1)은 적색 화소(PX11), 청색 화소(PX21), 적색 화소(PX31), 및 청색 화소(PX41)를 포함할 수 있다. 즉, 제1 화소열에는 적색 화소(PX11, R)와 청색 화소(PX21, B)가 교번하여 배치될 수 있다.
제2 화소열(PXC2)은 녹색 화소(PX12), 녹색 화소(PX22), 녹색 화소(PX32), 및 녹색 화소(PX42)를 포함할 수 있다. 즉, 제2 화소열에는 복수의 녹색 화소(PX12, PX22, PX32, PX42, G)가 배치될 수 있다.
제3 화소열(PXC3)은 청색 화소(PX13), 적색 화소(PX23), 청색 화소(PX33), 및 적색 화소(PX43)를 포함할 수 있다. 즉, 제3 화소열(PXC3)에는 청색 화소(PX13, PX33, B)와 적색 화소(PX23, PX43, R)가 교번하여 배치될 수 있다. 즉, 제3 화소열(PXC3)의 첫 번째 행에 청색 화소(PX13, B)가 배치되는 경우 제1 화소열(PXC1)의 첫 번째 행에는 적색 화소(PX11, R)가 배치될 수 있다.
제4 화소열(PXC4)은 녹색 화소(PX14), 녹색 화소(PX24), 녹색 화소(PX34), 및 녹색 화소(PX44)를 포함할 수 있다. 즉, 제4 화소열(PXC4)에는 복수의 녹색 화소(PX14, PX24, PX34, PX44, G)가 배치될 수 있다.
제5 화소열(PXC5)은 적색 화소(PX15), 청색 화소(PX25), 적색 화소(PX35), 및 청색 화소(PX45)를 포함할 수 있다. 제7 화소열(PXC7)은 청색 화소(PX17), 적색 화소(PX27), 청색 화소(PX37), 및 적색 화소(PX47)를 포함할 수 있다. 즉, 제5 화소열(PXC5)은 제1 화소열(PXC1)과 동일하게 적색 화소(PX15, PX35, R)와 청색 화소(PX25, PX45, B)가 교번하여 배치되고, 제7 화소열(PXC7)은 제3 화소열(PXC3)과 동일하게 청색 화소(PX17, PX37, B)와 적색 화소(PX27, PX37, R)가 교번하여 배치될 수 있다.
제6 화소열(PXC6)은 녹색 화소(PX16), 녹색 화소(PX26), 녹색 화소(PX36), 및 녹색 화소(PX46)를 포함할 수 있다. 제8 화소열(PXC8)은 녹색 화소(PX18), 녹색 화소(PX28), 녹색 화소(PX38), 및 녹색 화소(PX48)를 포함할 수 있다. 즉, 제6 화소열(PXC6) 및 제8 화소열(PXC8)은 제2 화소열(PXC2) 및 제4 화소열(PXC4)과 동일하게 복수의 녹색 화소(PX18, PX28, PX38, PX48, G)가 배치될 수 있다.
도 3은 도 1의 표시 장치에 구비된 화소의 일 예를 나타내는 도면이다.
도 3에서는 설명의 편이를 위해서 i번째 수평 라인에 위치하며 제j 데이터 라인(DLj)과 접속된 화소를 도시하기로 한다.
도 3을 참조하면 본 발명의 표시 장치(1)에 구비된 화소(PXij)는 발광 소자(LD), 트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 구비할 수 있다. 본 발명의 화소(PXij)는 도 3에 도시된 구조에 한하지 않으며 다양한 구조를 가질 수 있다. 이하, 화소(PXij)는 도 3에 도시된 구조라 가정한다.
발광 소자(LD)의 제1 전극(애노드 또는 캐소드 전극)은 제4 노드(N4)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 구동 전원 라인(ELVSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정의 휘도의 빛을 생성한다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드 일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자 일 수 있다. 또는, 발광 소자(LD)는 무기 발광 소자들이 제2 구동 전원 라인(ELVSS)과 제4 노드(N4) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수 있다.
제1 트랜지스터(T1, 또는 구동 트랜지스터)의 제1 전극은 제2 노드(N2)에 접속되고 제2 전극은 제3 노드(N3)에 접속된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 구동 전원 라인(ELVDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원 라인(ELVSS)으로 흐르는 구동 전류를 제어할 수 있다. 제1 구동 전원 라인(ELVDD)은 제2 구동 전원 라인(ELVSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(T2)는 제j 데이터 라인(DLj)과 제2 노드(N2) 사이에 접속된다. 제2 트랜지스터(T2)의 게이트 전극은 제i 주사 라인(SLi)에 접속된다. 제2 트랜지스터(T2)는 제i 주사 라인(SLi)으로 공급되는 주사 신호의 게이트 온 레벨에 의해 턴 온되어 제j 데이터 라인(DLj)과 제2 노드(N2)를 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))과 초기화 전압(Vint)을 공급하는 전원선(PL) 사이에 접속된다. 제3 트랜지스터(T3)의 게이트 전극은 제i 주사 라인(SLi)에 접속된다. 제3 트랜지스터(T3)는 제i 주사 라인(SLi)으로 공급되는 주사 신호의 게이트 온 레벨에 의해 턴 온되어 초기화 전압(Vint)의 전압을 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 공급할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 전원선(PL) 사이에 접속된다. 제4 트랜지스터(T4)의 게이트 전극은 제i-1 주사 라인(SLi-1)에 접속된다. 제4 트랜지스터(T4)는 제i-1 주사 라인(SLi-1)으로 공급되는 주사 신호의 게이트 온 레벨에 의해 턴 온되어 초기화 전압(Vint)의 전압을 제1 노드(N1)로 공급한다.
제5 트랜지스터(T5)는 제1 구동 전원 라인(ELVDD)과 제2 노드(N2) 사이에 접속된다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 제5 트랜지스터(T5)는 i번째 발광 제어 라인(Ei)으로 공급되는 발광 제어 신호의 게이트 온 레벨에 의해 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속된다. 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Ei)으로 공급되는 발광 제어 신호의 게이트 온 레벨에 의해 턴-온된다. 따라서 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 동시에 제어될 수 있다.
제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))과 제1 노드(N1) 사이에 접속된다. 제7 트랜지스터(T7)의 게이트 전극은 제i 주사 라인(SLi)에 접속된다. 제7 트랜지스터(T7)의 제i 주사 라인(SLi)으로 공급되는 주사 신호의 게이트 온 레벨에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킨다. 제7 트랜지스터(T7)가 턴-온되면 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
스토리지 커패시터(Cst)는 제1 구동 전원 라인(ELVDD)과 제1 노드(N1) 사이에 접속될 수 있다.
추가적으로, 트랜지스터들(T2, T3, T4, T7)이 접속되는 주사 라인은 다양하게 변경될 수 있다. 일례로, 제4 트랜지스터(T4)는 제i-1 주사 라인(SLi-1)이 아닌 별도의 주사선에 접속되어 구동될 수 있다. 마찬가지로, 제3 트랜지스터(T3)도 제i 주사선(Si)이 아닌 별도의 주사선에 접속되어 구동될 수 있다.
도 4는 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 4를 참조하면 본 발명의 일 실시예에서 디멀티플렉서(DMX1, DMX2, ...)는 각각의 복수의 트랜지스터들을 포함할 수 있다.
일 실시예에서 제1 디멀티플렉서(DMX1)는 트랜지스터(M11) 및 트랜지스터(M21)를 포함할 수 있다. 제2 디멀티플렉서(DMX2)는 트랜지스터(M12) 및 트랜지스터(M22)를 포함할 수 있다.
이하, 제1 디멀티플렉서(DMX1) 및 제2 디멀티플렉서(DMX2)를 예로 들어 설명하나 디멀티플렉서 블록부(15)에 포함된 각각의 디멀티플렉서는 제1 디멀티플렉서(DMX1) 및 제2 디멀티플렉서(DMX2)의 구성과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 생략하기로 한다.
제1 디멀티플렉서(DMX1)에 포함된 트랜지스터(M11)의 게이트 전극은 제2 제어 라인(CLB)에 연결된다. 트랜지스터(M11)의 일단은 제1 출력 라인(D1)에 연결되고 타단은 제1 데이터 라인(DL1)에 연결된다. 이때, 제1 데이터 커패시터(Cdata1)는 제1 데이터 라인(DL1)에 설치될 수 있다.
제1 디멀티플렉서(DMX1)에 포함된 트랜지스터(M21)의 게이트 전극은 제1 제어 라인(CLA)에 연결된다. 트랜지스터(M21)의 일단은 제1 출력 라인(D1)에 연결되고 타단은 제2 데이터 라인(DL2)에 연결된다. 이때, 제2 데이터 커패시터(Cdata2)는 제2 데이터 라인(DL2)에 설치될 수 있다.
제1 디멀티플렉서(DMX1)에 포함된 트랜지스터(M11)는 제2 제어 라인(CLB)으로 공급되는 제2 제어 신호에 응답하여 제1 데이터 신호를 제1 데이터 라인(DL1)으로 출력할 수 있다. 이때, 출력된 제1 데이터 신호는 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
제1 디멀티플렉서(DMX1)에 포함된 트랜지스터(M21)는 제1 제어 라인(CLA)으로 공급되는 제1 제어 신호에 응답하여 제1 데이터 신호를 제2 데이터 라인(DL2)으로 출력할 수 있다. 이때, 출력된 제1 데이터 신호는 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제1 화소열(PXC1)에 포함된 화소(PX11)는 제1 주사 라인(SL1) 및 제1 데이터 라인(DL1)에 연결될 수 있다. 화소(PX21)는 제2 주사 라인(SL2)에 연결되고 제3 개구(VIA3)를 통해 제2 데이터 라인(DL2)에 연결될 수 있다. 화소(PX31)는 제3 주사 라인(SL3) 및 제1 데이터 라인(DL1)에 연결될 수 있다. 화소(PX41)는 제4 주사 라인(SL4)에 연결되고 제3 개구(VIA3)를 통해 제2 데이터 라인(DL2)에 연결될 수 있다.
제2 화소열(PXC2)에 포함된 화소(PX12)는 제0 주사 라인(SL0)에 연결되고 제2 개구(VIA2)를 통해서 제1 데이터 라인(DL1)에 연결될 수 있다. 화소(PX22)는 제1 주사 라인(SL1) 및 제2 데이터 라인(DL2)에 연결될 수 있다. 화소(PX32)는 제2 주사 라인(SL2)에 연결되고 제2 개구(VIA2)를 통해 제1 데이터 라인(DL1)에 연결될 수 있다. 화소(PX42)는 제3 주사 라인(SL3)에 연결되고 제2 데이터 라인(DL2)에 연결될 수 있다.
제2 디멀티플렉서(DMX2)에 포함된 트랜지스터(M12)의 게이트 전극은 제2 제어 라인(CLB)에 연결된다. 트랜지스터(M12)의 일단은 제2 출력 라인(D2)에 연결되고 타단은 제3 데이터 라인(DL3)에 연결된다. 이때, 제3 데이터 커패시터(Cdata3)는 제3 데이터 라인(DL3)에 설치될 수 있다.
제2 디멀티플렉서(DMX2)에 포함된 트랜지스터(M22)의 게이트 전극은 제1 제어 라인(CLA)에 연결된다. 트랜지스터(M22)의 일단은 제2 출력 라인(D2)에 연결되고 타단은 제4 데이터 라인(DL4) 연결된다. 이때, 제4 데이터 커패시터(Cdata4)는 제4 데이터 라인(DL4)에 설치될 수 있다.
트랜지스터(M12)는 제2 제어 라인(CLB)으로 공급되는 제2 제어 신호에 응답하여 제2 데이터 신호를 제3 데이터 라인(DL3)으로 출력할 수 있다. 이때, 제2 데이터 신호는 제3 데이터 커패시터(Cdata3)에 저장될 수 있다. 트랜지스터(M22)는 제1 제어 라인(CLA)으로 공급되는 제1 제어 신호에 응답하여 제2 데이터 신호를 제4 데이터 라인(DL4)으로 출력할 수 있다. 이때, 제2 데이터 신호는 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제3 화소열(PXC3)에 포함된 화소(PX13)는 제1 주사 라인(SL1) 및 제3 데이터 라인(DL3)에 연결될 수 있다. 화소(PX23)는 제2 주사 라인(SL2)에 연결되고 제1 개구(VIA1)를 통해 제4 데이터 라인(DL4)에 연결될 수 있다. 화소(PX33)는 제3 주사 라인(SL3)에 연결되고 제3 데이터 라인(DL3)에 연결될 수 있다. 화소(PX43)는 제4 주사 라인(SL4)에 연결되고 제1 개구(VIA1)를 통해 제4 데이터 라인(DL4)에 연결될 수 있다.
제4 화소열(PXC4)에 포함된 화소(PX14)는 제0 주사 라인(SL0)에 연결되고 제2 개구(VIA2)를 통해서 제3 데이터 라인(DL3)에 연결될 수 있다. 화소(PX24)는 제1 주사 라인(SL1)에 연결되고 제4 데이터 라인(DL4)에 연결될 수 있다. 화소(PX34)는 제2 주사 라인(SL2)에 연결되고 제2 개구(VIA2)를 통해서 제3 데이터 라인(DL3)에 연결될 수 있다. 화소(PX44)는 제3 주사 라인(SL3)에 연결되고 제4 데이터 라인(DL4)에 연결될 수 있다.
도 4를 참조하면 제1 개구(VIA1)는 제3 화소열(PXC3)에 포함된 화소들(PX23, PX43)에 구비되며, 화소들(PX23, PX43) 각각의 제2 트랜지스터(T2, 도 3 참조)는 제1 개구(VIA1)를 통해서 제4 데이터 라인(DL4)에 연결될 수 있다. 제2 개구(VIA2)는 제2 화소열(PXC2) 및 제4 화소열(PXC4)의 화소(PX12, PX14, PX32, PX34)에 구비되며, 화소들(PX12, PX32)의 제2 트랜지스터(T2)는 제2 개구(VIA2)를 통해서 제1 데이터 라인(DL1)에 연결될 수 있다. 화소(PX14, PX34)의 제2 트랜지스터(T2)는 제2 개구(VIA2)를 통해 제3 데이터 라인(DL3)에 연결될 수 있다. 제3 개구(VIA3)는 제1 화소열(PXC1)에 포함된 화소들(PX21, PX41)에 구비되며, 화소들(PX21, PX41) 각각의 제2 트랜지스터(T2)는 제3 개구(VIA3)를 통해서 제2 데이터 라인(DL2)에 연결될 수 있다.
추가적으로, 화소열(PXC1 및 PXC2)에서 화소들(PX)의 배치는 아래와 같이 설명될 수 있다.
j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되는 화소들(PX11, PX31)(일례로, 제1 화소들)은 제1 데이터 라인(DL1)에 접속된다.
j번째 화소열 및 k+1번째 수평 라인에 위치되는 화소들(PX21, PX41)(일례로, 제2 화소들)은 제2 데이터 라인(DL2)에 접속된다.
j+1번째 화소열 및 상기 k번째 수평 라인에 위치되는 화소들(PX12, PX32)(일례로, 제3 화소들)은 제1 데이터 라인(DL1)에 접속된다.
j+1번째 화소열 및 상기 k+1번째 수평 라인에 위치되는 화소들(PX22, PX42)(일례로, 제4 화소들)은 제2 데이터 라인(CL2)에 접속된다.
여기서, 제1 화소들(PX11, PX31)은 제1 색(예를 들면, 적색(R))의 빛을 방출하고, 제2 화소들(PX21, PX41)은 제2 색(예를 들면, 청색(B))의 빛을 방출하고, 제3 화소들(PX12, PX32) 및 제4 화소들(PX22, PX42)은 제3 색(예를 들면, 녹색(G))의 빛을 방출한다.
또한, 제1 화소들(PX11, PX31) 및 제2 화소들(PX21, PX41)은 현재 수평라인에 위치된 주사선(SL1 내지 SL4 중 어느 하나)으로부터 주사신호를 공급받는 반면, 제3 화소들(PX12, PX32) 및 제4 화소들(PX22, PX42)은 이전 수평라인에 위치된 주사선(SL0 내지 SL3 중 어느 하나)으로부터 주사신호를 공급받는다.
화소열(PXC3 및 PXC4)에서 화소들(PX)은 제1 색의 빛을 방출하는 화소들(PX23, PX43) 및 제2 색의 빛을 방출하는 화소들(PX13, PX33)의 위치만 변경될 뿐 화소열(PXC1 및 PXC2)과 유사 또는 동일하다.
도 5a는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 일 예를 나타내는 도면이다. 도 5b는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 다른 예를 나타내는 도면이다. 도 5c는 도 2의 표시 장치에 포함된 디멀티플렉서가 출력하는 데이터 신호의 또 다른 예를 나타내는 도면이다.
이하, 도 5a, 도 5b, 및 도 5c에서 제1 제어 라인(CLA)을 통해서 제1 제어 신호가 인가된 후 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 인가되는 것으로 가정하기로 한다.
이하, 도 5a에서 제1 내지 제2 데이터 라인(DL1, DL2)으로 인가되는 제1 데이터 신호 및 제3 내지 제4 데이터 라인(DL3, DL4)으로 인가되는 제2 데이터 신호는 적색 화소(PX11, PX31, PX23, PX33, R)를 턴 온(즉, 화소가 발광되는) 시키는 로우 레벨의 데이터를 포함하고 청색 화소(PX21, PX41, PX13, PX33, B) 및 녹색 화소(PX12, PX22, PX32, PX42, PX14, PX24, PX34, PX44, G)를 턴 오프(즉, 화소가 비발광되는) 시키는 하이 레벨의 데이터를 포함하는 것으로 가정한다.
도 4 및 도 5a를 참조하면 트랜지스터(M21)의 게이트 전극에 제1 제어 라인(CLA)을 통해서 제1 제어 신호가 인가된 경우 트랜지스터(M21)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제2 데이터 라인(DL2)에 설치된 제2 데이터 커패시터(Cdata2)에 저장된다.
트랜지스터(M11)의 게이트 전극에 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 인가된 경우 트랜지스터(M11)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제1 데이터 라인(DL1)에 설치된 제1 데이터 커패시터(Cdata1)에 저장된다.
이하, 제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 화소들(PX11, PX12, PX21, PX22, PX31, PX32, PX41, PX42)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제1 출력 라인(D1)으로 제1 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제1 데이터 신호(G)는 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX12)가 선택된다. 그러면, 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)는 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해서 화소(PX12)에 인가될 수 있다. 하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX12)는 턴-오프되어 녹색을 발광할 수 없다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(R)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제1 출력라인(D1)으로 공급된 제1 데이터 신호(R)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우 화소(PX22) 및 화소(PX11)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(G)가 화소(PX22)로 공급된다. 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(R)가 화소(PX11)로 공급된다.
하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX22)는 턴-오프되어 녹색을 발광하지 않는다. 로우 레벨의 제1 데이터 신호(R)가 인가된 화소(PX11)는 턴-온되어 적색을 발광할 수 있다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(B)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(B)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우 화소(PX21) 및 화소(PX32)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(B)가 제2 데이터 라인(DL2)에 연결된 제3 개구(VIA3)를 통해 화소(PX21)로 공급된다. 또한 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)가 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해 화소(PX32)로 공급된다.
하이 레벨의 제1 데이터 신호(B)가 인가된 화소(PX21)는 턴-오프되어 청색을 발광하지 않는다. 또한, 하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX32)는 턴-오프되어 녹색을 발광하지 않는다.
제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제1 데이터 신호를 공급받으므로, 시점(t9, t10, t11, t12, t13, t14, t15)에 대한 설명은 중복되므로 이하 생략한다.
이하, 제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 화소들(PX13, PX14, PX23, PX24, PX33, PX34, PX43, PX44)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제2 출력 라인(D2)으로 제2 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제2 데이터 신호(G)는 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX14)가 선택된다. 그러면, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)는 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해서 화소(PX14)에 인가될 수 있다. 하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX12)는 턴-오프되어 녹색을 발광할 수 없다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(B)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(B)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우, 화소(PX24) 및 화소(PX13)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(G)가 화소(PX24)로 공급되고, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(B)가 화소(PX13)로 공급된다.
하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX24)는 턴-오프되어 녹색을 발광하지 않는다. 하이 레벨의 제2 데이터 신호(B)가 인가된 화소(PX13)는 턴-오프되어 청색을 발광하지 않는다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(R)가 공급되고 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(R)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제2 출력 라인(D2)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우, 화소(PX23) 및 화소(PX34)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(R)가 제4 데이터 라인(DL4)에 연결된 제1 개구(VIA1)를 통해 화소(PX23)로 공급된다. 또한 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)가 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해 화소(PX34)로 공급된다.
로우 레벨의 제2 데이터 신호(R)가 인가된 화소(PX23)는 턴-온되어 적색을 발광한다. 또한, 하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX34)는 턴-오프되어 녹색을 발광하지 않는다.
제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제2 데이터 신호를 공급받는다. 시점(t9, t10, t11, t12, t13, t14, t15)에 대한 설명은 중복되므로 이하 생략한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 화소에 구비된 개구를 통해서 데이터 라인과 연결된 구조를 포함함으로써, 표시 패널에서 적색을 표시하는 경우, 디멀티플렉서에서 출력되는 데이터 신호의 토글(toggle)의 횟수(예를 들어, 디멀티플렉서에서 출력되는 데이터 신호의 턴-온 및 턴-오프의 레벨 변경 횟수)를 감소시키고 소비 전력을 감소시킬 수 있다.
이하, 도 5b에서 제1 내지 제2 데이터 라인(DL1, DL2)으로 인가되는 제1 데이터 신호 및 제3 내지 제4 데이터 라인(DL3, DL4)으로 인가되는 제2 데이터 신호는 녹색 화소(PX12, PX22, PX32, PX42, PX14, PX24, PX34, PX44, G)를 턴-온(즉, 화소가 발광되는) 시키는 로우 레벨의 데이터를 포함하고 적색 화소(PX11, PX31, PX23, PX43, R) 및 청색 화소(PX21, PX41, PX13, PX33, B)를 턴-오프(즉, 화소가 비발광되는) 시키는 하이 레벨의 데이터를 포함하는 것으로 가정한다.
도 4 및 도 5b를 참조하면 트랜지스터(M21)의 게이트 전극에 제1 제어 라인(CLA)을 통해서 제1 제어 신호가 인가된 경우 트랜지스터(M21)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제2 데이터 라인(DL2)에 설치된 제2 데이터 커패시터(Cdata2)에 저장된다.
트랜지스터(M11)의 게이트 전극에 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 인가된 경우 트랜지스터(M11)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제1 데이터 라인(DL1)에 설치된 제1 데이터 커패시터(Cdata1)에 저장된다.
이하, 제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 화소들(PX11, PX12, PX21, PX22, PX31, PX32, PX41, PX42)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제1 출력 라인(D1)으로 제1 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제1 데이터 신호(G)는 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX12)가 선택된다. 그러면, 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)는 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해서 화소(PX12)에 인가될 수 있다. 로우 레벨의 제1 데이터 신호(G)가 인가된 화소(PX12)는 턴-오프되어 녹색을 발광한다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(R)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제1 출력라인(D1)으로 공급된 제1 데이터 신호(R)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우 화소(PX22) 및 화소(PX11)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(G)가 화소(PX22)로 공급된다. 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(R)가 화소(PX11)로 공급된다.
로우 레벨의 제1 데이터 신호(G)가 인가된 화소(PX22)는 턴-온되어 녹색을 발광한다. 하이 레벨의 제1 데이터 신호(R)가 인가된 화소(PX11)는 턴-온되어 적색을 발광하지 않는다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(B)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(B)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우 화소(PX21) 및 화소(PX32)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(B)가 제2 데이터 라인(DL2)에 연결된 제3 개구(VIA3)를 통해 화소(PX21)로 공급된다. 또한 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)가 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해 화소(PX32)로 공급된다.
하이 레벨의 제1 데이터 신호(B)가 인가된 화소(PX21)는 턴-오프되어 적색을 발광하지 않는다. 또한, 로우 레벨의 제1 데이터 신호(G)가 인가된 화소(PX32)는 턴-온되어 녹색을 발광한다.
제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제1 데이터 신호를 공급받는다.
이하, 제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 화소들(PX13, PX14, PX23, PX24, PX33, PX34, PX43, PX44)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제2 출력 라인(D2)으로 제2 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제2 데이터 신호(G)는 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX14)가 선택된다. 그러면, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)는 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해서 화소(PX14)에 인가될 수 있다. 로우 레벨의 제2 데이터 신호(G)가 인가된 화소(PX12)는 턴-온되어 녹색을 발광한다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(B)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(B)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우, 화소(PX24) 및 화소(PX13)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(G)가 화소(PX24)로 공급되고, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(B)가 화소(PX13)로 공급된다.
로우 레벨의 제2 데이터 신호(G)가 인가된 화소(PX24)는 턴-온되어 녹색을 발광한다. 하이 레벨의 제2 데이터 신호(B)가 인가된 화소(PX13)는 턴-오프되어 적색을 발광하지 않는다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(R)가 공급되고 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(R)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제2 출력 라인(D2)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우, 화소(PX23) 및 화소(PX34)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(R)가 제4 데이터 라인(DL4)에 연결된 제1 개구(VIA1)를 통해 화소(PX23)로 공급된다. 또한 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)가 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해 화소(PX34)로 공급된다.
하이 레벨의 제2 데이터 신호(R)가 인가된 화소(PX23)는 턴-오프되어 적색을 발광하지 않는다. 또한, 로우 레벨의 제2 데이터 신호(G)가 인가된 화소(PX34)는 턴-오프되어 녹색을 발광한다.
제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제2 데이터 신호를 공급받는다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 화소에 구비된 개구를 통해서 데이터 라인과 연결된 구조를 포함함으로써, 표시 패널에서 녹색을 표시하는 경우, 디멀티플렉서에서 출력되는 데이터 신호의 토글(toggle)의 횟수(예를 들어, 디멀티플렉서에서 출력되는 데이터 신호의 턴 온 및 턴 오프의 레벨 변경 횟수)를 감소시키고 소비 전력을 감소시킬 수 있다.
이하, 도 5c에서 제1 내지 제2 데이터 라인(DL1, DL2)으로 인가되는 제1 데이터 신호 및 제3 내지 제4 데이터 라인(DL3, DL4)으로 인가되는 제2 데이터 신호는 청색 화소를 턴-온(즉, 화소가 발광되는) 시키는 로우 레벨의 데이터를 포함하고 적색 화소 및 녹색 화소를 턴-오프 시키는 하이 레벨(즉, 화소가 비발광되는)의 데이터를 포함하는 것으로 가정한다.
도 4 및 도 5c를 참조하면 트랜지스터(M21)의 게이트 전극에 제1 제어 라인(CLA)을 통해서 제1 제어 신호가 인가된 경우 트랜지스터(M21)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제2 데이터 라인(DL2)에 설치된 제2 데이터 커패시터(Cdata2)에 저장된다.
트랜지스터(M11)의 게이트 전극에 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 인가된 경우 트랜지스터(M11)는 턴 온된다. 이때, 제1 출력 라인(D1)에서 출력된 제1 데이터 신호는 제1 데이터 라인(DL1)에 설치된 제1 데이터 커패시터(Cdata1)에 저장된다.
이하, 제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 화소들(PX11, PX12, PX21, PX22, PX31, PX32, PX41, PX42)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제1 출력 라인(D1)으로 제1 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제1 데이터 신호(G)는 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX12)가 선택된다. 그러면, 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)는 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해서 화소(PX12)에 인가될 수 있다. 하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX12)는 턴-오프되어 녹색을 발광할 수 없다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(R)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제1 출력라인(D1)으로 공급된 제1 데이터 신호(R)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우 화소(PX22) 및 화소(PX11)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(G)가 화소(PX22)로 공급된다. 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(R)가 화소(PX11)로 공급된다.
하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX22)는 턴-오프되어 녹색을 발광하지 않는다. 하이 레벨의 제1 데이터 신호(R)가 인가된 화소(PX11)는 턴-오프되어 적색을 발광하지 않는다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(B)가 공급되고, 제2 제어 신호에 동기되도록 제1 출력 라인(D1)에는 제1 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(B)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M21)를 경유하여 제2 데이터 커패시터(Cdata2)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제1 출력 라인(D1)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M11)를 경유하여 제1 데이터 커패시터(Cdata1)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우 화소(PX21) 및 화소(PX32)가 선택된다. 그러면, 제2 데이터 커패시터(Cdata2)에 저장된 제1 데이터 신호(B)가 제2 데이터 라인(DL2)에 연결된 제3 개구(VIA3)를 통해 화소(PX21)로 공급된다. 또한 제1 데이터 커패시터(Cdata1)에 저장된 제1 데이터 신호(G)가 제1 데이터 라인(DL1)에 연결된 제2 개구(VIA2)를 통해 화소(PX32)로 공급된다.
로우 레벨의 제1 데이터 신호(B)가 인가된 화소(PX21)는 턴-온되어 청색을 발광한다. 또한, 하이 레벨의 제1 데이터 신호(G)가 인가된 화소(PX32)는 턴-오프되어 녹색을 발광하지 않는다.
제1 화소열(PXC1) 및 제2 화소열(PXC2)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제1 데이터 신호를 공급받는다.
이하, 제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 화소들(PX13, PX14, PX23, PX24, PX33, PX34, PX43, PX44)의 구동 방법에 대해서 설명한다.
구체적으로 제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t1)에 제2 출력 라인(D2)으로 제2 데이터 신호(G)가 공급되고, 제2 제어 신호의 공급이 끝나는 시점(t2)까지 제2 데이터 신호(G)는 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장된다.
이후, 시점(t2)에서 제0 주사 라인(SL0)으로 제0 주사 신호가 공급되어 화소(PX14)가 선택된다. 그러면, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)는 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해서 화소(PX14)에 인가될 수 있다. 하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX12)는 턴-오프되어 녹색을 발광할 수 없다.
제0 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급되고, 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(B)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t3)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(G)는 제1 제어 신호의 공급이 끝나는 시점(t4)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t4)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(B)는 제2 제어 신호의 공급이 끝나는 시점(t5)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t5)에서 제1 주사 라인(SL1)으로 제1 주사 신호가 인가되는 경우, 화소(PX24) 및 화소(PX13)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(G)가 화소(PX24)로 공급되고, 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(B)가 화소(PX13)로 공급된다.
하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX24)는 턴-오프되어 녹색을 발광하지 않는다. 로우 레벨의 제2 데이터 신호(B)가 인가된 화소(PX13)는 턴-온되어 청색을 발광한다.
제1 주사 신호의 공급이 중단된 후 제1 제어 신호 및 제2 제어 신호가 순차적으로 공급된다.
제1 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(R)가 공급되고 제2 제어 신호에 동기되도록 제2 출력 라인(D2)에는 제2 데이터 신호(G)가 공급된다.
제1 제어 라인(CLA)을 통해서 제1 제어 신호가 공급되는 시점(t6)에 제2 출력 라인(D2)으로 공급된 제2 데이터 신호(R)는 제1 제어 신호의 공급이 끝나는 시점(t7)까지 트랜지스터(M22)를 경유하여 제4 데이터 커패시터(Cdata4)에 저장될 수 있다.
제2 제어 라인(CLB)을 통해서 제2 제어 신호가 공급되는 시점(t7)에 제2 출력 라인(D2)으로 공급된 제1 데이터 신호(G)는 제2 제어 신호의 공급이 끝나는 시점(t8)까지 트랜지스터(M12)를 경유하여 제3 데이터 커패시터(Cdata3)에 저장될 수 있다.
이후, 시점(t8)에서 제2 주사 라인(SL2)으로 제2 주사 신호가 인가되는 경우, 화소(PX23) 및 화소(PX34)가 선택된다. 그러면, 제4 데이터 커패시터(Cdata4)에 저장된 제2 데이터 신호(R)가 제4 데이터 라인(DL4)에 연결된 제1 개구(VIA1)를 통해 화소(PX23)로 공급된다. 또한 제3 데이터 커패시터(Cdata3)에 저장된 제2 데이터 신호(G)가 제3 데이터 라인(DL3)에 연결된 제2 개구(VIA2)를 통해 화소(PX34)로 공급된다.
하이 레벨의 제2 데이터 신호(R)가 인가된 화소(PX23)는 턴-오프되어 적색을 발광하지 않는다. 또한, 하이 레벨의 제2 데이터 신호(G)가 인가된 화소(PX34)는 턴-오프되어 녹색을 발광하지 않는다.
제3 화소열(PXC3) 및 제4 화소열(PXC4)에 포함된 나머지 화소들도 상술한 과정을 반복하면서 제2 데이터 신호를 공급받는다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 화소에 구비된 개구를 통해서 데이터 라인과 연결된 구조를 포함함으로써, 표시 패널에서 청색을 표시하는 경우, 디멀티플렉서에서 출력되는 데이터 신호의 토글(toggle)의 횟수(예를 들어, 디멀티플렉서에서 출력되는 데이터 신호의 턴 온 및 턴 오프의 레벨 변경 횟수)를 감소시키고 소비 전력을 감소시킬 수 있다.
도 6은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다. 도 7은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다. 도 8은 도 1의 표시 장치에 구비된 디멀티플렉서와 화소부의 일 예를 나타내는 도면이다.
도 4를 참조하여 설명한 바와 같이, 도 4에서는 화소들(PX21, PX41)이 제3 개구(VIA3)를 경유하여 제2 데이터 라인(DL2)에 접속되고, 화소들(PX12, PX32)이 제2 개구(VIA2)를 경유하여 제1 데이터 라인(DL1)에 접속되는 것으로 설명하였지만, 본 발명이 이에 한정되지는 않는다.
일례로, 표시 패널(PNL)은 복수의 도전체가 서로 다른 층에 위치되면서 주사 라인, 데이터 라인, 전원 라인 등을 형성한다. 따라서, 표시 패널(PNL)을 이루는 층의 구조(단면)에 대응하여 개구들이 추가 또는 제거될 수 있다.
일례로, 도 6에 도시된 바와 같이, 화소들(PX12, PX32)은 제2 개구(VIA2)를 경유하지 않고 제1 데이터 라인(DL1)에 직접 접속될 수 있다. 또한, 도 7에 도시된 바와 같이, 화소들(PX21, PX23)은 제3 개구(VIA3)를 경유하지 않고 각각 제2 데이터 라인(DL2) 및 제4 데이터 라인(DL4)에 직접 접속될 수 있다.
또한, 도 8에 도시된 바와 같이, 화소들(PX32, PX24)은 제2 개구(VIA2)를 경유하지 않고 각각 제1 데이터 라인(DL1) 및 제3 데이터 라인(DL3)에 직접 접속될 수 있다.
이상 첨부된 도면을 참조하여 실시예들을 설명하였지만, 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자는 실시 예가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
1: 표시 장치
11: 타이밍 제어부
12: 데이터 구동부 13: 주사 구동부
14: 화소부 15: 디멀티플렉서 블록부
16: 발광 구동부 PNL: 표시 패널
PXij: 화소
12: 데이터 구동부 13: 주사 구동부
14: 화소부 15: 디멀티플렉서 블록부
16: 발광 구동부 PNL: 표시 패널
PXij: 화소
Claims (16)
- 데이터 신호를 출력 라인으로 공급하는 데이터 구동부;
상기 출력 라인 중 어느 하나에 접속되며, 상기 출력 라인으로 공급되는 상기 데이터 신호를 제1 데이터 라인 및 제2 데이터 라인으로 공급하기 위한 디멀티플렉서와;
j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되며, 상기 제1 데이터 라인과 접속되는 제1 화소들;
상기 j번째 화소열 및 k+1번째 수평 라인에 위치되며, 상기 제2 데이터 라인과 접속되는 제2 화소들;
j+1번째 화소열 및 상기 k번째 수평 라인에 위치되며, 상기 제1 데이터 라인과 접속되는 제3 화소들; 및
상기 j+1번째 화소열 및 상기 k+1번째 수평 라인에 위치되며, 상기 제2 데이터 라인과 접속되는 제4 화소들을 구비하는,
표시 장치. - 제1 항에 있어서,
상기 제1 화소들은 상기 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받고,
상기 제3 화소들은 k-1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받는,
표시 장치. - 제2 항에 있어서,
상기 제2 화소들은 상기 k+1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받고,
상기 제4 화소들은 상기 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받는,
표시 장치. - 제1 항에 있어서,
상기 디멀티플렉서는,
상기 출력 라인과 상기 제1 데이터 라인 사이에 접속되는 제1 트랜지스터와,
상기 출력 라인과 상기 제2 데이터 라인 사이에 접속되는 제2 트랜지스터를 구비하는,
표시 장치. - 제4 항에 있어서,
상기 제1 트랜지스터로 제2 제어 신호를 공급하고, 상기 제2 트랜지스터로 제1 제어 신호를 공급하기 위한 타이밍 제어부를 더 구비하는,
표시 장치. - 제5 항에 있어서,
상기 타이밍 제어부는,
상기 제2 트랜지스터 및 상기 제1 트랜지스터의 순서로 턴-온 될 수 있도록 상기 제1 제어 신호 및 제2 제어 신호를 공급하는,
표시 장치. - 제1 항에 있어서,
상기 제1 화소들은 제1 색, 상기 제2 화소들은 제2 색, 상기 제3 화소들 및 제4 화소들은 제3 색의 빛을 방출하는,
표시 장치. - 제1 항에 있어서,
상기 제1 화소들은 상기 제1 데이터 라인에 직접 연결되고,
상기 제3 화소들은 제2 개구를 경유하여 상기 제1 데이터 라인에 연결되는,
표시 장치. - 제8 항에 있어서,
상기 제2 화소들은 제3 개구를 경유하여 상기 제2 데이터 라인에 연결되고,
상기 제4 화소들은 상기 제2 데이터 라인에 직접 연결되는,
표시 장치. - 제1 항에 있어서,
상기 제1 화소들 및 상기 제3 화소들은 상기 제1 데이터 라인에 직접 연결되는,
표시 장치. - 제10 항에 있어서,
상기 제2 화소들은 제3 개구를 경유하여 상기 제2 데이터 라인에 연결되고,
상기 제4 화소들은 상기 제2 데이터 라인에 직접 연결되는,
표시 장치. - 제1 항에 있어서,
상기 제2 화소들 및 상기 제4 화소들은 상기 제2 데이터 라인에 직접 연결되는,
표시 장치. - 제1 항에 있어서,
상기 제1 화소들은 상기 제1 데이터 라인에 직접 연결되고,
상기 제3 화소들 중 적어도 하나는 상기 제1 데이터 라인에 직접 연결되고, 상기 제3 화소들 중 적어도 하나는 제2 개구를 경유하여 상기 제1 데이터 라인에 연결되는,
표시 장치. - 데이터 구동부, 디멀티플렉서, 제1 화소들, 제2 화소들, 제3 화소들, 및 제4 화소들을 포함하는 표시 장치의 구동 방법에 있어서,
상기 데이터 구동부가 데이터 신호를 출력 라인으로 공급하는 단계; 및
상기 디멀티플렉서는 상기 출력 라인 중 어느 하나와 접속되며, 상기 출력 라인으로 공급되는 상기 데이터 신호를 제1 데이터 라인 및 제2 데이터 라인으로 공급하는 단계를 포함하고,
상기 제1 화소들은, j(j는 자연수)번째 화소열 및 k(k는 홀수 또는 짝수)번째 수평 라인에 위치되며, 상기 제1 데이터 라인과 접속되고,
상기 제2 화소들은, 상기 j번째 화소열 및 k+1번째 수평 라인에 위치되며, 상기 제2 데이터 라인과 접속되고,
상기 제3 화소들은, j+1번째 화소열 및 상기 k번째 수평 라인에 위치되며, 상기 제1 데이터 라인과 접속되고,
상기 제4 화소들은, 상기 j+1번째 화소열 및 상기 k+1번째 수평 라인에 위치되며, 상기 제2 데이터 라인과 접속되는,
표시 장치의 구동 방법. - 제14 항에 있어서,
상기 제1 화소들은 상기 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받고,
상기 제3 화소들은 k-1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받는,
표시 장치의 구동 방법. - 제15 항에 있어서,
상기 제2 화소들은 상기 k+1번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받고,
상기 제4 화소들은 상기 k번째 수평 라인에 위치된 주사 라인으로 주사 신호가 공급될 때 상기 데이터 신호를 공급받는,
표시 장치의 구동 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210093242A KR20230013676A (ko) | 2021-07-16 | 2021-07-16 | 표시 장치 및 그 구동 방법 |
US17/706,519 US11715406B2 (en) | 2021-07-16 | 2022-03-28 | Display device and driving method of the same |
CN202210534869.9A CN115620677A (zh) | 2021-07-16 | 2022-05-17 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210093242A KR20230013676A (ko) | 2021-07-16 | 2021-07-16 | 표시 장치 및 그 구동 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230013676A true KR20230013676A (ko) | 2023-01-27 |
Family
ID=84857352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210093242A KR20230013676A (ko) | 2021-07-16 | 2021-07-16 | 표시 장치 및 그 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11715406B2 (ko) |
KR (1) | KR20230013676A (ko) |
CN (1) | CN115620677A (ko) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57188177A (en) | 1981-05-15 | 1982-11-19 | Fuji Xerox Co Ltd | Picture signal processing device |
WO2000020918A1 (fr) | 1998-10-07 | 2000-04-13 | Seiko Epson Corporation | Dispositif a cristaux liquides et appareil electronique |
JP3636192B2 (ja) | 1998-10-07 | 2005-04-06 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
KR100560444B1 (ko) * | 2004-03-24 | 2006-03-13 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동방법 |
KR101160839B1 (ko) * | 2005-11-02 | 2012-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
CN102455552B (zh) * | 2010-10-19 | 2015-02-18 | 京东方科技集团股份有限公司 | 液晶显示器 |
KR102219667B1 (ko) * | 2014-09-17 | 2021-02-24 | 엘지디스플레이 주식회사 | 표시장치 |
KR102457466B1 (ko) * | 2015-02-02 | 2022-10-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102328583B1 (ko) * | 2015-04-30 | 2021-11-18 | 삼성전자주식회사 | 소스 드라이버 및 이를 포함하는 디스플레이 장치 |
KR102548836B1 (ko) * | 2016-02-25 | 2023-07-03 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102486413B1 (ko) * | 2016-06-15 | 2023-01-10 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
KR20180063937A (ko) * | 2016-12-02 | 2018-06-14 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 리페어하기 위한 방법 |
KR102423191B1 (ko) * | 2017-09-05 | 2022-07-21 | 삼성디스플레이 주식회사 | 표시장치 및 표시장치의 검사 방법 |
KR102459706B1 (ko) | 2017-09-13 | 2022-10-28 | 엘지디스플레이 주식회사 | 멀티플렉서를 이용한 유기발광 표시장치 |
-
2021
- 2021-07-16 KR KR1020210093242A patent/KR20230013676A/ko unknown
-
2022
- 2022-03-28 US US17/706,519 patent/US11715406B2/en active Active
- 2022-05-17 CN CN202210534869.9A patent/CN115620677A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115620677A (zh) | 2023-01-17 |
US20230018362A1 (en) | 2023-01-19 |
US11715406B2 (en) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102437170B1 (ko) | 게이트 구동 회로 및 이를 구비한 평판 표시 장치 | |
CN105225626B (zh) | 有机发光二极管像素驱动电路、其显示面板及显示装置 | |
JP5160748B2 (ja) | 発光表示装置 | |
CN103915061B (zh) | 有机发光二极管显示装置及其驱动方法 | |
KR102353894B1 (ko) | 유기발광 표시장치 | |
KR102058691B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
KR100732842B1 (ko) | 발광 표시장치 | |
KR20150002135A (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
CN104575377A (zh) | 像素电路及其驱动方法和有源矩阵有机发光显示器 | |
KR102193782B1 (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR20150058865A (ko) | 유기 발광 표시 패널 및 이를 포함하는 유기 발광 표시 장치 | |
KR102633639B1 (ko) | 표시 장치 및 이의 검사 방법 | |
KR102480481B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP2024028385A (ja) | 画素回路及びその駆動方法、表示装置 | |
KR20120075828A (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
KR20160008705A (ko) | 화소 및 이를 이용한 유기전계발광 표시장치 | |
KR20180089917A (ko) | 화소 및 이를 포함하는 표시 장치 | |
KR20190009856A (ko) | 표시장치 | |
KR20150116959A (ko) | 화소 및 화소의 구동 방법 | |
KR20140137293A (ko) | 화소 회로 및 그 구동 방법 | |
KR102222195B1 (ko) | 표시장치 및 게이트신호 센싱회로, 데이터 구동부 | |
KR102662343B1 (ko) | 발광 표시 장치 | |
KR102633406B1 (ko) | 표시장치 | |
KR102444313B1 (ko) | 유기 발광 표시 장치 | |
KR20230013676A (ko) | 표시 장치 및 그 구동 방법 |