KR20180089917A - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20180089917A
KR20180089917A KR1020170014243A KR20170014243A KR20180089917A KR 20180089917 A KR20180089917 A KR 20180089917A KR 1020170014243 A KR1020170014243 A KR 1020170014243A KR 20170014243 A KR20170014243 A KR 20170014243A KR 20180089917 A KR20180089917 A KR 20180089917A
Authority
KR
South Korea
Prior art keywords
transistor
emission control
light emitting
sub
period
Prior art date
Application number
KR1020170014243A
Other languages
English (en)
Other versions
KR102648750B1 (ko
Inventor
권태훈
가지현
이민구
차승지
오현욱
정진태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170014243A priority Critical patent/KR102648750B1/ko
Priority to US15/882,734 priority patent/US10482818B2/en
Publication of KR20180089917A publication Critical patent/KR20180089917A/ko
Application granted granted Critical
Publication of KR102648750B1 publication Critical patent/KR102648750B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 유기 발광 다이오드; 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 및 상기 구동 전류의 경로에 위치하며, 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하고, 상기 발광 제어 트랜지스터는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 오프되며, 상기 서브 기간들 중 어느 한 서브 기간에서의 상기 발광 트랜지스터의 오프 기간은, 다른 서브 기간에서의 상기 발광 트랜지스터의 오프 기간과 상이한 화소 및 이를 포함하는 표시 장치를 제공할 수 있다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명의 실시예는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 선명한 영상을 표시할 수 있다는 장점이 있다.
이러한 유기 발광 표시 장치는 화소들, 상기 화소들로 데이터 신호들을 공급하기 위한 데이터 구동부, 상기 화소들로 주사 신호들을 공급하기 위한 주사 구동부, 및 상기 화소들로 발광 제어 신호들을 공급하기 위한 발광 구동부를 포함한다.
본 발명의 실시예는 플리커(flicker) 현상을 감소시킴으로써, 개선된 화질을 제공할 수 있는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
본 발명의 실시예에 의한 표시 장치는, 주사선들, 발광 제어선들, 및 데이터선들과 연결되는 화소들, 상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부, 상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부 및 상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고, 상기 발광 구동부는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 상기 발광 제어 신호들을 공급하며, 상기 서브 기간들 중 어느 한 서브 기간에서의 상기 발광 제어 신호들의 폭은, 다른 서브 기간에서의 상기 발광 제어 신호들의 폭과 상이할 수 있다.
또한, 상기 발광 제어 신호들은, 상기 화소들의 비발광 기간을 제어할 수 있다.
또한, 상기 한 프레임 기간은, 순차적으로 진행되는 제1 서브 기간, 제2 서브 기간, 제3 서브 기간, 및 제4 서브 기간을 포함하며, 상기 제3 서브 기간에서의 상기 발광 제어 신호들의 폭은, 다른 서브 기간들에서의 상기 발광 제어 신호들의 폭보다 크게 설정될 수 있다.
도한, 상기 화소들 중 제i(i는 자연수) 발광 제어선 및 제m(m은 자연수) 데이터선과 연결되는 화소는, 유기 발광 다이오드, 상기 제m 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터 및 상기 구동 전류의 경로에 위치하며, 상기 제i 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함할 수 있다.
또한, 상기 제i 발광 제어선 및 상기 제m 데이터선과 연결되는 화소는, 상기 제1 트랜지스터의 제1 전극과 상기 제m 데이터선 사이에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터, 상기 제3 화소 전원과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되는 제5 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
또한, 상기 발광 제어 트랜지스터는, 상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함할 수 있다.
본 발명의 실시예에 의한 화소는, 유기 발광 다이오드, 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터, 및 상기 구동 전류의 경로에 위치하며, 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하고, 상기 발광 제어 트랜지스터는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 오프되며, 상기 서브 기간들 중 어느 한 서브 기간에서의 상기 발광 트랜지스터의 오프 기간은, 다른 서브 기간에서의 상기 발광 트랜지스터의 오프 기간과 상이할 수 있다.
또한, 상기 한 프레임 기간은, 순차적으로 진행되는 제1 서브 기간, 제2 서브 기간, 제3 서브 기간, 및 제4 서브 기간을 포함하며, 상기 제3 서브 기간에서의 상기 발광 트랜지스터의 오프 기간은, 다른 서브 기간들에서의 상기 발광 트랜지스터의 오프 기간보다 길게 설정될 수 있다.
또한, 상기 제1 트랜지스터의 제1 전극과 상기 데이터선 사이에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터, 상기 제3 화소 전원과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되는 제5 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
또한, 상기 발광 제어 트랜지스터는, 상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함할 수 있다.
본 발명의 실시예에 의한 표시 장치는, 주사선들, 발광 제어선들, 초기화선들 및 데이터선들과 연결되며, 유기 발광 다이오드를 각각 포함하는 화소들, 상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부, 상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부, 상기 초기화선들을 통하여 상기 화소들로 초기화 신호들을 공급하는 초기화 구동부, 및 상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고, 상기 화소들의 유기 발광 다이오드들은, 한 프레임 기간에 포함된 각각의 서브 기간들에서 초기화될 수 있다.
또한, 상기 초기화 구동부는, 상기 각각의 서브 기간들 동안 상기 초기화 신호들을 출력하고, 상기 발광 구동부는, 상기 각각의 서브 기간들 동안 상기 발광 제어 신호들을 출력할 수 있다.
또한, 상기 초기화 신호들은, 상기 유기 발광 다이오드들의 초기화를 제어하고, 상기 발광 제어 신호들은, 상기 화소들의 비발광 기간을 제어할 수 있다.
또한, 상기 화소들 중 제i(i는 자연수) 초기화선, 제i 발광 제어선, 및 제m(m은 자연수) 데이터선과 연결되는 화소는, 상기 제m 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터, 상기 제i 초기화선으로 공급되는 초기화 신호에 대응하여, 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급하는 초기화 트랜지스터, 및 상기 구동 전류의 경로에 위치하며, 상기 제i 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함할 수 있다.
또한, 상기 제i 초기화선, 상기 제i 발광 제어선, 및 상기 제m 데이터선과 연결되는 화소는, 상기 제1 트랜지스터의 제1 전극과 상기 제m 데이터선 사이에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터, 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
또한, 상기 발광 제어 트랜지스터는, 상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함할 수 있다.
본 발명의 실시예에 의한 화소는, 유기 발광 다이오드, 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터, 초기화선으로 공급되는 초기화 신호에 대응하여, 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급하는 초기화 트랜지스터, 및 상기 구동 전류의 경로에 위치하며, 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하고, 상기 초기화 트랜지스터는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급할 수 있다.
또한, 각각의 서브 기간들 동안 상기 초기화 트랜지스터의 온 기간은, 상기 발광 제어 트랜지스터의 오프 기간과 중첩될 수 있다.
또한, 상기 제1 트랜지스터의 제1 전극과 상기 데이터선 사이에 연결되는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터, 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함할 수 있다.
또한, 상기 발광 제어 트랜지스터는, 상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터 및 상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함할 수 있다.
본 발명의 실시예는 플리커 현상을 감소시킴으로써, 개선된 화질을 제공할 수 있는 화소 및 이를 포함하는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 의한 화소를 나타낸 도면이다.
도 3은 한 프레임 기간 동안의 발광 제어 신호들의 전체 공급 기간을 제어함으로써, 휘도를 조절하는 발광 제어 방식을 설명하기 위한 파형도이다.
도 4는 본 발명의 일 실시예에 의한 화소의 동작을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 발광 구동부를 보다 자세히 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 의한 발광 스테이지 회로를 나타낸 도면이다.
도 7은 도 6에 도시된 발광 스테이지 회로의 구동방법을 나타낸 파형도이다.
도 8은 본 발명의 일 실시예에 의한 발광 구동부의 동작을 설명하기 위한 파형도이다.
도 9는 본 발명의 다른 실시예에 의한 표시 장치를 나타낸 도면이다.
도 10은 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다.
도 11은 본 발명의 다른 실시예에 의한 화소의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 또 다른 실시예에 의한 화소의 동작을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 의한 주사 구동부와 초기화 구동부의 동작을 설명하기 위한 파형도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 화소 및 이를 포함하는 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(10)는 화소들(PXL), 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 및 타이밍 제어부(160)를 포함할 수 있다.
화소들(PXL)은 주사선들(S0~Sn), 발광 제어선들(E1~En) 및 데이터선들(D1~Dm)과 연결될 수 있다.
또한, 화소들(PXL)은 제1 화소 전원(ELVDD), 제2 화소 전원(ELVSS) 및 제3 화소 전원(VINT)과 연결될 수 있다.
화소들(PXL)은 주사선들(S0~Sn)로부터 주사 신호들을 공급받고, 상기 주사 신호들과 동기된 데이터 신호들을 데이터선들(D1~Dm)로부터 공급받을 수 있다.
데이터 신호를 공급받은 화소들(PXL)은 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있으며, 이때 상기 유기 발광 다이오드는 상기 구동 전류의 양에 대응하는 휘도의 빛을 생성할 수 있다.
또한, 각각의 화소들(PXL)은 복수의 주사선들과 연결될 수 있다. 일례로, 각각의 화소들(PXL)은 현재 주사선 및 이전 주사선과 연결될 수 있다.
예를 들어, i번째 수평 라인에 위치하는 화소들(PXL)은 제i 주사선(Si) 및 제i-1 주사선(Si-1)과 연결될 수 있다.
다만, 화소들(PXL)과 주사선들(S0~Sn)의 연결 관계는 화소들(PXL)의 구조에 따라 다양하게 변형될 수 있다. 예를 들어, i번째 수평 라인에 위치하는 화소들(PXL)은 제i 주사선(Si), 제i-1 주사선(Si-1) 및 제i+1 주사선(Si+1)과 연결될 수 있다.
주사 구동부(110)는 타이밍 제어부(160)로부터의 주사 구동부 제어 신호(SCS)에 대응하여 주사선들(S0~Sn)로 주사 신호들을 공급할 수 있다.
예를 들어, 주사 구동부(110)는 주사선들(S0~Sn)로 주사 신호들을 순차적으로 공급할 수 있다. 주사선들(S0~Sn)로 주사 신호들이 순차적으로 공급되면 화소들(PXL)이 수평라인 단위로 순차적으로 선택될 수 있다.
이때, 주사 신호는 상기 주사 신호를 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨을 가질 수 있다.
발광 구동부(130)는 타이밍 제어부(160)로부터의 발광 구동부 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 발광 제어 신호들을 공급할 수 있다.
예를 들어, 발광 구동부(130)는 발광 제어선들(E1~En)로 발광 제어 신호들을 순차적으로 공급할 수 있다.
이때, 발광 제어 신호는 상기 발광 제어 신호를 공급받는 트랜지스터가 턴-오프될 수 있는 전압 레벨을 가질 수 있다.
데이터 구동부(120)는 데이터 구동부 제어신호(DCS)에 대응하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
데이터선들(D1~Dm)로 공급된 데이터 신호들은 각 주사 신호에 의하여 선택된 화소들(PXL)로 공급될 수 있다.
이를 위하여, 데이터 구동부(120)는 주사 신호들과 동기하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
타이밍 제어부(160)는 외부로부터 공급되는 제어 신호들에 대응하여 데이터 구동부 제어 신호(DCS), 주사 구동부 제어 신호(SCS) 및 발광 구동부 제어 신호(ECS)를 생성할 수 있다.
이때, 주사 구동부 제어 신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동부 제어 신호(DCS)는 데이터 구동부(120)로 공급되며, 발광 구동부 제어 신호(ECS)는 발광 구동부(130)로 공급될 수 있다.
또한, 타이밍 제어부(160)는 외부에서 입력되는 영상 데이터를 데이터 구동부(120)의 사양에 맞는 영상 데이터(Data)로 변환하여, 데이터 구동부(120)로 공급할 수 있다.
주사 구동부 제어 신호(SCS)는 주사 시작 신호 및 클럭 신호들을 포함할 수 있다. 주사 시작 신호는 주사 신호들의 공급 타이밍을 제어하며, 클럭 신호들은 주사 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
발광 구동부 제어 신호(ECS)는 발광 시작 신호 및 클럭 신호들을 포함할 수 있다. 발광 시작 신호는 발광 제어 신호의 공급 타이밍을 제어하며, 클럭 신호들은 발광 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
데이터 구동부 제어 신호(DCS)는 소스 시작 신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함할 수 있다. 소스 시작 신호는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(120)의 출력 타이밍을 제어할 수 있다.
한편, 도 1에서는 각각 n+1개의 주사선들(S0~Sn) 및 n개의 발광 제어선들(E1~En)이 도시되었지만, 이에 제한되지는 않는다. 일례로, 구동의 안정성을 위하여 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다.
또한, 도 1에서는 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 및 타이밍 제어부(160)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 및 타이밍 제어부(160)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
도 2는 본 발명의 일 실시예에 의한 화소를 나타낸 도면이다.
도 2에서는 설명의 편의를 위하여 제i(i는 자연수) 발광 제어선(Ei) 및 제m(m은 자연수) 데이터선(Dm)과 연결된 화소(PXL)를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는 화소 회로(PC) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(PC)에 연결되고, 캐소드 전극은 제2 화소 전원(ELVSS)에 연결될 수 있다.
이와 같은 유기 발광 다이오드(OLED)는 화소 회로(PC)로부터 공급되는 구동 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다.
유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 화소 전원(ELVDD)은 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
화소 회로(PC)는 데이터 신호에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다. 이를 위하여, 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 적어도 하나의 발광 제어 트랜지스터, 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제6 트랜지스터(T6)의 제1 전극에 연결될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제2 노드(N2)에 연결될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제m 데이터선(Dm)으로 공급되는 데이터 신호에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2)는 제m 데이터선(Dm)과 제1 노드(N1) 사이에 연결될 수 있다. 다시 말해, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제1 전극과 제m 데이터선(Dm) 사이에 연결될 수 있다.
그리고, 제2 트랜지스터(T2)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. 이와 같은 제2 트랜지스터(T2)는 제i 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 제m 데이터선(Dm)과 제1 노드(N1)를 전기적으로 연결시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제2 노드(N2) 사이에 연결될 수 있다. 다시 말해, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 상기 제1 트랜지스터(T1)의 제2 전극 사이에 연결될 수 있다.
그리고, 제3 트랜지스터(T3)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. 이와 같은 제3 트랜지스터(T3)는 제i 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결시킬 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제3 화소 전원(VINT) 사이에 연결될 수 있다. 다시 말해, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 제3 화소 전원(VINT) 사이에 연결될 수 있다.
그리고, 제4 트랜지스터(T4)의 게이트 전극은 제i-1 주사선(Si-1)에 연결될 수 있다. 이와 같은 제4 트랜지스터(T4)는 제i-1 주사선(Si-1)으로 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)로 제3 화소 전원(VINT)의 전압을 공급할 수 있다.
제5 트랜지스터(T5)는 유기 발광 다이오드(OLED)의 애노드 전극과 제3 화소 전원(VINT) 사이에 연결될 수 있다.
그리고, 제5 트랜지스터(T5)의 게이트 전극은 제i+1 주사선(Si+1)에 연결될 수 있다. 이와 같은 제5 트랜지스터(T5)는 제i+1 주사선(Si+1)으로 주사 신호가 공급될 때 턴-온되어 유기 발광 다이오드(OLED)의 애노드 전극으로 제3 화소 전원(VINT)의 전압을 공급할 수 있다.
실시예에 따라, 제5 트랜지스터(T5)의 게이트 전극은 제i-1 주사선(Si-1) 또는 제i 주사선(Si)에 연결될 수 있다.
한편, 제3 화소 전원(VINT)의 전압은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
발광 트랜지스터는 구동 전류의 경로에 위치하며, 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단할 수 있다.
예를 들어, 발광 트랜지스터는 제6 트랜지스터(T6; 제1 발광 제어 트랜지스터)와 제7 트랜지스터(T7; 제2 발광 제어 트랜지스터)를 포함할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 유기 발광 다이오드(OLED)의 애노드 전극 사이에 연결될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 제i 발광 제어선(Ei)에 연결될 수 있다. 이와 같은 제6 트랜지스터(T6)는 제i 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 발광 제어 신호가 공급되지 않을 때 턴-온될 수 있다.
제7 트랜지스터(T7)는 제1 화소 전원(ELVDD)과 제1 노드(N1) 사이에 연결될 수 있다. 다시 말해, 제7 트랜지스터(T7)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다.
그리고, 제7 트랜지스터(T7)의 게이트 전극은 제i 발광 제어선(Ei)에 연결될 수 있다. 이와 같은 제7 트랜지스터(T7)는 제i 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 발광 제어 신호가 공급되지 않을 때 턴-온될 수 있다.
스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제2 노드(N2) 사이에 연결될 수 있다. 다시 말해, 스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1)의 게이트 전극 사이에 연결될 수 있다.
이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압을 저장할 수 있다.
본 발명에서 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 적색, 녹색 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 일례로, 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
도 3은 한 프레임 기간 동안의 발광 제어 신호들의 전체 공급 기간을 제어함으로써, 휘도를 조절하는 발광 제어 방식을 설명하기 위한 파형도이다. 특히, 도 3에서는 한 프레임 기간(FP) 동안 제i-1 주사선(Si-1)으로 공급되는 주사 신호(Gi-1), 제i 주사선(Si)으로 공급되는 주사 신호(Gi), 제i+1 주사선(Si+1)으로 공급되는 주사 신호(Gi+1), 및 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호(Fi)를 도시하였다.
도 3을 참조하면, 한 프레임 기간(FP)은 다수의 서브 기간들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
예를 들어, 한 프레임 기간(FP)은 제1 서브 기간(SP1), 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)를 포함할 수 있다.
이때, 각 서브 기간(SP1, SP2, SP3, SP4)에는 화소(PXL)의 비발광 기간을 제어하는 발광 제어 신호(Fi)가 공급될 수 있으며, 한 프레임 기간(FP) 동안 발광 제어 신호들(Fi)의 전체 공급 기간(듀티 비)을 조절함으로써 화소(PXL)의 발광 시간 및 발광량을 조절할 수 있다.
즉, 각 발광 제어 신호(Fi)의 폭(W)을 줄이는 경우 화소(PXL)의 휘도는 증가되며, 각 발광 제어 신호(Fi)의 폭(W)을 증가시키는 경우 화소(PXL)의 휘도는 감소될 수 있다.
다만, 각 서브 기간(SP1, SP2, SP3, SP4) 동안 공급되는 발광 제어 신호(Fi)의 폭(W)은 항상 동일하게 설정되어 왔으며, 이 경우 각 서브 기간(SP1, SP2, SP3, SP4) 별 휘도(BR)의 차이가 발생할 수 있다.
즉, 제1 서브 기간(SP1)에서는 제i+1 주사선(Si+1)으로 공급되는 주사 신호(Gi+1)로 인하여 유기 발광 다이오드(OLED)의 애노드 전극이 제3 화소 전원(VINT)의 전압으로 초기화되나, 다른 서브 기간들(SP2, SP3, SP4)에서는 유기 발광 다이오드(OLED)의 초기화가 이루어지지 않기 때문이다. 또한, 이러한 현상은 저계조 표현 시 더욱 두드러지게 되는데, 이는 저계조 표현 시 낮은 구동 전류로 인하여 유기 발광 다이오드(OLED)의 충전 딜레이가 크게 나타나기 때문이다.
이러한 각 서브 기간(SP1, SP2, SP3, SP4) 별 휘도(BR)의 차이는 플리커(flicker) 현상을 야기할 수 있다.
도 4는 본 발명의 일 실시예에 의한 화소의 동작을 설명하기 위한 도면이다. 특히, 도 4에서는 한 프레임 기간(FP) 동안 제i-1 주사선(Si-1)으로 공급되는 주사 신호(Gi-1), 제i 주사선(Si)으로 공급되는 주사 신호(Gi), 제i+1 주사선(Si+1)으로 공급되는 주사 신호(Gi+1), 및 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호(Fi)를 도시하였다.
도 4를 참조하면, 한 프레임 기간(FP)은 다수의 서브 기간들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
예를 들어, 한 프레임 기간(FP)은 제1 서브 기간(SP1), 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)를 포함할 수 있다.
제1 서브 기간(SP1)에서, 먼저 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 공급된다. 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 공급되면 발광 트랜지스터들인 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프될 수 있다. 이때, 화소(PXL)는 비발광 상태로 설정될 수 있다.
이후, 제i-1 주사선(Si-1)으로 주사 신호(Gi-1)가 공급되어 제4 트랜지스터(T4)가 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 제3 화소 전원(VINT)의 전압이 제2 노드(N2)로 공급될 수 있다. 그러면, 제2 노드(N2)는 제3 화소 전원(VINT)의 전압으로 초기화될 수 있다.
제2 노드(N2)가 제3 화소 전원(VINT)의 전압으로 초기화된 후 제i 주사선(Si)으로 주사 신호(Gi)가 공급된다. 제i 주사선(Si)으로 주사 신호(Gi)가 공급되면 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온될 수 있다.
제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)가 다이오드 형태로 연결될 수 있다.
제2 트랜지스터(T2)가 턴-온되면 제m 데이터선(Dm)으로부터의 데이터 신호가 제1 트랜지스터(T1)의 제1 전극(예를 들어, 제1 노드(N1))으로 공급될 수 있다. 이때, 제2 노드(N2)가 데이터 신호보다 낮은 제3 화소 전원(VINT)의 전압으로 초기화되었기 때문에 제1 트랜지스터(T1)가 턴-온될 수 있다. 제1 트랜지스터(T1)가 턴-온되면 데이터 신호에서 제1 트랜지스터(T1)의 문턱전압을 감한 전압이 제2 노드(N2)에 인가된다. 스토리지 커패시터(Cst)는 제2 노드(N2)에 인가된 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
이후, 제i+1 주사선(Si+1)으로 주사 신호(Gi+1)가 공급된다. 제i+1 주사선(Si+1)으로 주사 신호(Gi+1)가 공급되면 제5 트랜지스터(T5)가 턴-온될 수 있다.
제5 트랜지스터(T5)가 턴-온되면 제3 화소 전원(VINT)의 전압이 유기 발광 다이오드(OLED)의 애노드 전극으로 공급된다. 그러면, 유기 발광 다이오드(OLED)에 기생적으로 형성된 기생 커패시터가 방전되고, 이에 따라 블랙 표현 능력을 향상시킬 수 있다.
이 후, 발광 제어 신호(Fi)의 공급이 중단된다. 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)의 공급이 중단되면 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온될 수 있다. 그러면, 제1 화소 전원(ELVDD)으로부터 제7 트랜지스터(T7), 제1 트랜지스터(T1), 제6 트랜지스터(T6) 및 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 이어지는 전류 경로가 형성된다.
이때, 제1 트랜지스터(T1)는 제2 노드(N2)의 전압에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류량을 제어한다. 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제2 서브 기간(SP2) 동안 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 다시 공급될 수 있다.
이 경우, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프되므로, 구동 전류가 차단되며, 이에 따라 화소(PXL)는 비발광 상태로 설정될 수 있다.
발광 제어 신호(Fi)의 공급이 중단되는 경우, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되므로, 다시 화소(PXL)는 발광 상태로 설정될 수 있다.
제3 서브 기간(SP3)과 제4 서브 기간(SP4)은 앞선 설명한 제2 서브 기간(SP2)과 동일하게 발광 제어 신호(Fi)의 공급이 이루어질 수 있다.
다만, 본 발명의 실시예에서는 앞서 설명한 각 서브 기간(SP1, SP2, SP3, SP4) 별 휘도 편차를 제거하기 위하여, 서브 기간들(SP1, SP2, SP3, SP4) 중 어느 한 서브 기간에 공급되는 발광 제어 신호(Fi)의 폭을 다른 서브 기간에서 공급되는 발광 제어 신호(Fi)의 폭과 상이하게 설정할 수 있다.
이 경우, 설명한 각 서브 기간(SP1, SP2, SP3, SP4)마다 발광 제어 신호(Fi)가 공급되므로, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 각 서브 기간(SP1, SP2, SP3, SP4)마다 오프될 수 있다.
또한, 서브 기간들(SP1, SP2, SP3, SP4) 중 어느 한 서브 기간에서의 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 오프 기간은, 다른 서브 기간에서의 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 오프 기간과 상이할 수 있다.
예를 들어, 제3 서브 기간(SP3)에서 공급되는 발광 제어 신호(Fi)의 폭(W2)은 제1 서브 기간(SP1), 제2 서브 기간(SP2) 및 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호(Fi)의 폭(W1)과 상이하게 설정될 수 있다.
구체적으로, 제3 서브 기간(SP3)에서 공급되는 발광 제어 신호(Fi)의 폭(W2)은 제1 서브 기간(SP1), 제2 서브 기간(SP2) 및 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호(Fi)의 폭(W1)보다 크게 설정될 수 있다.
이 경우, 제3 서브 기간(SP3)에서의 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 오프 기간은, 제1 서브 기간(SP1), 제2 서브 기간(SP2) 및 제4 서브 기간(SP4)에서의 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 오프 기간보다 길게 된다.
이를 통해, 제3 서브 기간(SP3)에서의 화소 휘도(BR)를 제1 서브 기간(SP1)에서의 화소 휘도(BR)와 유사하게 구현할 수 있으며, 이를 통해 앞서 설명한 플리커 현상이 개선될 수 있다.
특히, 제3 서브 기간(SP3)에서 공급되는 발광 제어 신호(Fi)의 폭(W2)을 크게 설정할 경우, 화소 휘도(BR)에 규칙성(또는 반복성)을 줄 수 있으므로, 플리커 현상의 개선을 보다 기대할 수 있다.
다른 실시예에서, 제2 서브 기간(SP2) 또는 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호(Fi)의 폭을 변화시키는 방안을 고려할 수도 있다.
또한, 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)에서 공급되는 각 발광 제어 신호(Fi)의 폭을 제1 서브 기간(SP1)에서 공급되는 발광 제어 신호(Fi)의 폭보다 크게 설정할 수도 있다.
도 5는 도 1에 도시된 발광 구동부를 보다 자세히 나타낸 도면이다.
도 5를 참조하면, 발광 구동부(130)는 다수의 발광 스테이지 회로들(EST1~ESTn)을 포함할 수 있다.
발광 스테이지 회로들(EST1~ESTn)은 각각 발광 제어선들(E1~En)의 일단에 연결되고, 이를 통해 발광 제어선들(E1~En)로 발광 제어 신호들(F1~Fn)을 공급할 수 있다.
이때, 발광 스테이지 회로들(EST1~ESTn)은 타이밍 제어부(160)로부터 공급되는 클럭 신호들(CLK1, CLK2)에 대응하여 동작될 수 있다. 또한, 발광 스테이지 회로들(EST1~ESTn)은 동일한 회로로 구현될 수 있다.
발광 스테이지 회로들(EST1~ESTn)은 이전 발광 스테이지 회로의 출력 신호(즉, 발광 제어 신호) 또는 발광 시작 신호(FLM)를 공급받을 수 있다.
예를 들어, 첫번째 발광 스테이지 회로(EST1)는 발광 시작 신호(FLM)를 공급받고, 나머지 발광 스테이지 회로들(EST2~ESTn)은 이전 발광 스테이지 회로의 출력 신호를 공급받을 수 있다.
한편, 발광 제어 신호들(F1~Fn)의 폭은 발광 시작 신호(FLM)의 폭에 대응하여 결정될 수 있다. 다시 말하여, 발광 시작 신호(FLM)의 폭이 넓어질수록 발광 제어 신호들(F1~Fn)의 폭이 넓어질 수 있다.
도 6은 본 발명의 일 실시예에 의한 발광 스테이지 회로를 나타낸 도면이다.
도 6에서는 설명의 편의를 위하여, 발광 구동부(130)의 첫번째 발광 스테이지 회로(EST1)와 두번째 발광 스테이지 회로(EST2)를 예시적으로 도시하기로 한다.
도 6을 참조하면, 첫번째 발광 스테이지 회로(EST1)는 제1 구동 회로(210), 제2 구동 회로(220), 제3 구동 회로(230) 및 출력부(240)를 포함할 수 있다.
제1 구동 회로(210)는 제1 입력 단자(201) 및 제2 입력 단자(202)로 공급되는 신호들에 대응하여 제2 노드(N22) 및 제1 노드(N21)의 전압을 제어할 수 있다. 이를 위하여, 제1 구동 회로(210)는 제1 트랜지스터(M1) 내지 제3 트랜지스터(M3)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 입력 단자(201)와 제1 노드(N21) 사이에 연결되며, 게이트 전극이 제2 입력 단자(202)에 연결될 수 있다. 이와 같은 제1 트랜지스터(M1)는 제2 입력 단자(202)로 공급되는 제1 클럭 신호(CLK1)에 대응하여 턴-온될 수 있다.
제2 트랜지스터(M2)는 제2 입력 단자(202)와 제2 노드(N22) 사이에 연결되며, 게이트 전극이 제1 노드(N21)에 연결될 수 있다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제3 트랜지스터(M3)는 제2 구동 전원(VSS)을 공급받는 제5 입력 단자(205)와 제2 노드(N22) 사이에 연결되며, 게이트 전극이 제2 입력 단자(202)에 연결될 수 있다. 이와 같은 제3 트랜지스터(M3)는 제2 입력 단자(202)로 공급되는 제1 클럭 신호(CLK1)에 대응하여 턴-온될 수 있다.
제2 구동 회로(220)는 제3 입력 단자(203)로 공급되는 신호 및 제2 노드(N22)의 전압에 대응하여 제1 노드(N21) 및 제3 노드(N23)의 전압을 제어할 수 있다. 이를 위하여, 제2 구동 회로(220)는 제4 트랜지스터(M4) 내지 제7 트랜지스터(M7), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함할 수 있다.
제4 트랜지스터(M4)는 제5 트랜지스터(M5)와 제1 노드(N21) 사이에 연결되며, 게이트 전극이 제3 입력 단자(203)에 연결될 수 있다. 이와 같은 제4 트랜지스터(M4)는 제3 입력 단자(203)로 공급되는 제2 클럭 신호(CLK2)에 대응하여 턴-온될 수 있다.
제5 트랜지스터(M5)는 제1 구동 전원(VDD)을 공급받는 제4 입력 단자(204)와 제4 트랜지스터(M4) 사이에 연결되며, 게이트 전극이 제2 노드(N22)에 연결될 수 있다. 이와 같은 제5 트랜지스터(M5)는 제2 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제6 트랜지스터(M6)는 제7 트랜지스터(M7)의 제1 전극과 제3 입력 단자(203) 사이에 연결되며, 게이트 전극이 제2 노드(N22)에 연결될 수 있다. 이와 같은 제6 트랜지스터(M6)는 제2 노드(N22)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제7 트랜지스터(M7)는 제6 트랜지스터(M6)의 제1 전극과 제3 노드(N23) 사이에 연결되며, 게이트 전극이 제3 입력 단자(203)에 연결될 수 있다. 이와 같은 제7 트랜지스터(M7)는 제3 입력 단자(203)로 공급되는 제2 클럭 신호(CLK2)에 대응하여 턴-온될 수 있다.
제1 커패시터(C1)는 제1 노드(N21)와 제3 입력 단자(203) 사이에 연결될 수 있다.
제2 커패시터(C2)는 제2 노드(N22)와 제7 트랜지스터(M7)의 제1 전극 사이에 연결될 수 있다.
제3 구동 회로(230)는 제1 노드(N21)의 전압에 대응하여 제3 노드(N23)의 전압을 제어할 수 있다. 이를 위하여, 제3 구동 회로(230)는 제8 트랜지스터(M8) 및 제3 커패시터(C3)를 포함할 수 있다.
제8 트랜지스터(M8)는 제1 구동 전원(VDD)을 공급받는 제4 입력 단자(204)와 제3 노드(N23) 사이에 연결되며, 게이트 전극이 제1 노드(N21)에 연결될 수 있다. 이와 같은 제8 트랜지스터(M8)는 제1 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제3 커패시터(C3)는 제1 구동 전원(VDD)을 공급받는 제4 입력 단자(204)과 제3 노드(N23) 사이에 연결될 수 있다.
출력부(240)는 제1 노드(N21) 및 제3 노드(N23)의 전압에 대응하여 출력 단자(206)로 공급되는 전압을 제어할 수 있다. 이를 위하여, 출력부(240)는 제9 트랜지스터(M9) 및 제10 트랜지스터(M10)를 포함할 수 있다.
제9 트랜지스터(M9)는 제1 구동 전원(VDD)을 공급받는 제4 입력 단자(204)와 출력 단자(206) 사이에 연결되며, 게이트 전극이 제3 노드(N23)에 연결될 수 있다. 이와 같은 제9 트랜지스터(M9)는 제3 노드(N23)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
제10 트랜지스터(M10)는 출력 단자(206)와 제2 구동 전원(VSS)을 공급받는 제5 입력 단자(205) 사이에 위치되며, 게이트 전극이 제1 노드(N21)에 연결될 수 있다. 이와 같은 제10 트랜지스터(M10)는 제1 노드(N21)의 전압에 대응하여 턴-온 또는 턴-오프될 수 있다.
두번째 발광 스테이지 회로(EST2)와 나머지 발광 스테이지 회로들(EST3~ESTn)는 상기 첫번째 발광 스테이지 회로(EST1)과 동일한 구성을 가질 수 있다.
j번째 발광 스테이지 회로(ESTj)의 제2 입력 단자(202)는 제1 클럭 신호(CLK1)를 공급받고, 제3 입력 단자(203)는 제2 클럭 신호(CLK2)를 공급받을 수 있다. j+1번째 발광 스테이지 회로(ESTj+1)의 제2 입력단자(202)는 제2 클럭 신호(CLK2)를 공급받고, 제3 입력 단자(203)는 제1 클럭 신호(CLK1)를 공급받을 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 동일한 주기를 가지며 위상이 서로 중첩되지 않는다. 일례로, 클럭 신호(CLK1, CLK2) 각각은 2H의 주기를 가지며 서로 다른 수평 기간에 공급될 수 있다.
도 7은 도 6에 도시된 발광 스테이지 회로의 구동방법을 나타낸 파형도이다. 도 7에서는 설명의 편의를 위하여 첫번째 발광 스테이지 회로(EST1)를 이용하여 동작과정을 설명하기로 한다.
도 7을 참조하면, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 2수평 기간(2H)의 주기를 가지며, 서로 다른 수평 기간에 공급될 수 있다. 다시 말하여, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)에서 반주기(즉, 1수평 기간(1H))만큼 쉬프트된 신호로 설정될 수 있다.
발광 시작 신호(FLM)가 공급될 때 제1 입력 단자(201)는 제1 구동 전원(VDD)의 전압으로 설정되고, 발광 시작 신호(FLM)가 공급되지 않을 때 제1 입력 단자(201)는 제2 구동 전원(VSS)의 전압으로 설정될 수 있다. 그리고, 제2 입력 단자(202) 및 제3 입력 단자(203)로 클럭 신호(CLK)가 공급될 때 제2 입력 단자(202) 및 제3 입력 단자(203)는 제2 구동 전원(VSS)의 전압으로 설정되고, 클럭 신호(CLK)가 공급되지 않을 때 제2 입력 단자(202) 및 제3 입력 단자(203)는 제1 구동 전원(VDD)의 전압으로 설정될 수 있다.
제1 입력 단자(201)로 공급되는 발광 시작 신호(FLM)는 제2 입력 단자(202)로 공급되는 클럭 신호, 즉 제1 클럭 신호(CLK1)와 동기되도록 공급될 수 있다. 그리고, 발광 시작 신호(FLM)는 제1 클럭 신호(CLK1) 보다 넓은 폭을 갖도록 설정될 수 있다. 일례로, 발광 시작 신호(FLM)는 4수평 기간(4H) 동안 공급될 수 있다.
동작과정을 상세히 설명하면, 먼저 제1 시간(t1)에는 제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급될 수 있다. 제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급되면 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)가 턴-온될 수 있다.
제1 트랜지스터(M1)가 턴-온되면 제1 입력 단자(201)와 제1 노드(N21)가 전기적으로 접속될 수 있다. 이때, 제1 입력 단자(201)로 발광 시작 신호(FLM)가 공급되지 않기 때문에 제1 노드(N21)로는 로우 레벨의 전압이 공급될 수 있다.
제1 노드(N21)로 로우 레벨의 전압이 공급되면 제2 트랜지스터(M2), 제8 트랜지스터(M8) 및 제10 트랜지스터(M10)가 턴-온될 수 있다.
제8 트랜지스터(M8)가 턴-온되면 제3 노드(N23)로 제1 구동 전원(VDD)이 공급되고, 이에 따라 제9 트랜지스터(M9)가 턴-오프될 수 있다.
이때, 제3 커패시터(C3)는 제1 구동 전원(VDD)에 대응되는 전압을 충전하고, 이에 따라 제1 시간(t1) 이후에도 제9 트랜지스터(M9)는 안정적으로 턴-오프 상태를 유지할 수 있다.
제10 트랜지스터(M10)가 턴-온되면 제2 구동 전원(VSS)의 전압이 출력 단자(206)로 공급될 수 있다. 따라서, 제1 시간(t1)에는 첫번째 발광 제어선(E1)으로 발광 제어 신호(F1)가 공급되지 않는다.
제2 트랜지스터(M2)가 턴-온되면 제2 노드(N22)로 제1 클럭 신호(CLK1)가 공급될 수 있다. 그리고, 제3 트랜지스터(M3)가 턴-온되면 제2 구동 전원(VSS)의 전압이 제2 노드(N22)로 공급될 수 있다. 여기서, 제1 클럭 신호(CLK1)는 제2 구동 전원(VSS)의 전압으로 설정되고, 이에 따라 제2 노드(N22)는 안정적으로 제2 구동 전원(VSS)의 전압으로 설정될 수 있다. 한편, 제2 노드(N22)의 전압이 제2 구동 전원(VSS)으로 설정될 때 제7 트랜지스터(M7)는 턴-오프 상태로 설정될 수 있다. 따라서, 제2 노드(N22)의 전압과 무관하게 제3 노드(N23)는 제1 구동 전원(VDD)의 전압을 유지할 수 있다.
제2 시간(t2)에는 제2 입력 단자(202)로 제1 클럭 신호(CLK1)의 공급이 중단될 수 있다. 제1 클럭 신호(CLK1)의 공급이 중단되면 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)가 턴-오프될 수 있다. 이때, 제1 노드(N21)의 전압은 제1 커패시터(C1)에 의하여 로우 레벨의 전압을 유지하고, 이에 따라 제2 트랜지스터(M2), 제8 트랜지스터(M8) 및 제10 트랜지스터(M10)는 턴-온 상태를 유지할 수 있다.
제2 트랜지스터(M2)가 턴-온되면 제2 입력 단자(202)와 제2 노드(N22)가 전기적으로 접속될 수 있다. 이때, 제2 노드(N22)는 하이 레벨의 전압으로 설정될 수 있다.
제8 트랜지스터(M8)가 턴-온되면 제3 노드(N23)로 제1 구동 전원(VDD)의 전압이 공급되고, 이에 따라 제9 트랜지스터(M9)는 턴-오프 상태를 유지할 수 있다.
제10 트랜지스터(M10)가 턴-온되면 출력 단자(206)로는 제2 구동 전원(VSS)의 전압이 공급될 수 있다.
제3 시간(t3)에는 제3 입력 단자(203)로 제2 클럭 신호(CLK2)가 공급될 수 있다. 제3 입력 단자(203)로 제2 클럭 신호(CLK2)가 공급되면 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)가 턴-온될 수 있다.
제7 트랜지스터(M7)가 턴-온되면 제2 커패시터(C2)와 제3 노드(N23)가 전기적으로 접속될 수 있다. 이때, 제3 노드(N23)는 제1 구동 전원(VDD)의 전압을 유지할 수 있다. 그리고, 제4 트랜지스터(M4)가 턴-온될 때 제5 트랜지스터(M5)가 턴-오프 상태로 설정되기 때문에 제4 트랜지스터(M4)가 턴-온되더라도 제1 노드(N21)의 전압이 변화되지 않는다.
제3 입력 단자(203)로 제2 클럭 신호(CLK2)가 공급되면 제1 커패시터(C1)의 커플링에 의하여 제1 노드(N21)가 제2 구동 전원(VSS)보다 낮은 전압으로 하강될 수 있다. 이와 같은 제1 노드(N21)이 전압이 제2 구동 전원(VSS)보다 낮은 전압으로 하강되는 경우 제8 트랜지스터(M8) 및 제10 트랜지스터(M10)의 구동 특성이 향상될 수 있다.
제4 시간(t4)에는 제1 입력 단자(201)로 발광 시작 신호(FLM)가 공급되고, 제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급될 수 있다.
제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급되면 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)가 턴-온될 수 있다. 제1 트랜지스터(M1)가 턴-온되면 제1 입력 단자(201)와 제1 노드(N21)가 전기적으로 접속될 수 있다. 이때, 제1 입력 단자(201)로 발광 시작 신호(FLM)가 공급되기 때문에 제1 노드(N21)로 하이 레벨의 전압이 공급될 수 있다. 제1 노드(N21)로 하이 레벨의 전압이 공급되면 제2 트랜지스터(M2), 제8 트랜지스터(M8) 및 제10 트랜지스터(M10)가 턴-오프될 수 있다.
제3 트랜지스터(M3)가 턴-온되면 제2 구동 전원(VSS)의 전압이 제2 노드(N22)로 공급될 수 있다. 이때, 제4 트랜지스터(M4)가 턴-오프 상태로 설정되기 때문에 제1 노드(N21)는 하이 레벨의 전압을 유지할 수 있다. 그리고, 제7 트랜지스터(M7)가 턴-오프 상태로 설정되기 때문에 제3 노드(N23)의 전압은 제3 커패시터(C3)에 의하여 하이 레벨의 전압을 유지할 수 있다. 따라서, 제9 트랜지스터(M9)는 턴-오프 상태를 유지할 수 있다.
제5 시간(t5)에는 제3 입력 단자(203)로 제2 클럭 신호(CLK2)가 공급될 수 있다. 제3 입력 단자(203)로 제2 클럭 신호(CLK2)가 공급되면 제4 트랜지스터(M4), 제7 트랜지스터(M7)가 턴-온될 수 있다. 또한, 제2 노드(N22)가 제2 구동 전원(VSS)의 전압으로 설정되기 때문에 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴-온될 수 있다.
제6 트랜지스터(M6) 및 제7 트랜지스터(M7)가 턴-온되면 제2 클럭 신호(CLK2)가 제3 노드(N23)로 공급될 수 있다. 제2 클럭 신호(CLK2)가 제3 노드(N3)로 공급되면 제9 트랜지스터(M9)가 턴-온될 수 있다. 제9 트랜지스터(M9)가 턴-온되면 제1 구동 전원(VDD)의 전압이 출력 단자(206)로 공급된다. 출력 단자(206)로 공급된 제1 구동 전원(VDD)의 전압은 발광 제어 신호(Fi)로서 첫번째 발광 제어선(E1)으로 공급될 수 있다.
한편, 제3 노드(N23)로 제2 클럭 신호(CLK2)의 전압이 공급되면 제2 커패시터(C2)의 커플링에 의하여 제2 노드(N22)의 전압이 제2 구동 전원(VSS)보다 낮은 전압으로 하강되고, 이에 따라 제2 노드(N22)와 접속된 트랜지스터들의 구동 특성이 향상될 수 있다.
제4 트랜지스터(M4) 및 제5 트랜지스터(M5)가 턴-온되면 제1 노드(N21)로 제1 구동 전원(VDD)의 전압이 공급될 수 있다. 제1 노드(N21)로 제1 구동 전원(VDD)의 전압이 공급되고, 이에 따라 제10 트랜지스터(M10)가 턴-오프 상태를 유지할 수 있다. 따라서, 첫번째 발광 제어선(E1)으로 제1 구동 전원(VDD)의 전압이 안정적으로 공급될 수 있다.
제6 시간(t6)에는 제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급될 수 있다. 제2 입력 단자(202)로 제1 클럭 신호(CLK1)가 공급되면 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)가 턴-온될 수 있다.
제1 트랜지스터(M1)가 턴-온되면 제1 노드(N21)와 제1 입력 단자(201)가 전기적으로 접속되고, 이에 따라 제1 노드(N21)가 로우 레벨의 전압으로 설정될 수 있다. 제1 노드(N21)가 로우 레벨의 전압으로 설정되면 제8 트랜지스터(M8) 및 제10 트랜지스터(M10)가 턴-온될 수 있다.
제8 트랜지스터(M8)가 턴-온되면 제3 노드(N23)로 제1 구동 전원(VDD)의 전압이 공급되고, 이에 따라 제9 트랜지스터(M9)가 턴-오프될 수 있다. 제10 트랜지스터(M10)가 턴-온되면 출력 단자(206)로 제2 구동 전원(VSS)의 전압이 공급될 수 있다. 출력 단자(206)로 공급된 제2 구동 전원(VSS)의 전압은 첫번째 발광 제어선(E1)으로 공급되고, 이에 따라 발광 제어 신호(Fi)의 공급이 중단될 수 있다.
본 발명의 발광 스테이지 회로들(EST1~ESTn)은 상술한 과정을 반복하면서 발광 제어선들(E1~En)로 발광 제어 신호들(F1~Fn)을 순차적으로 출력할 수 있다.
도 8은 본 발명의 일 실시예에 의한 발광 구동부의 동작을 설명하기 위한 파형도이다. 특히, 도 8에서는 한 프레임 기간(FP) 동안의 발광 구동부(130)의 동작을 나타내었다.
한 프레임 기간(FP)은 다수의 서브 기간들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
예를 들어, 한 프레임 기간(FP)은 제1 서브 기간(SP1), 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)를 포함할 수 있다.
발광 구동부(130)는 발광 시작 신호(FLM)에 대응하여 각 서브 기간(SP1, SP2, SP3, SP4) 동안 발광 제어 신호들(F1~Fn)을 공급할 수 있다.
이때, 발광 구동부(130)는 제1 신호 폭(W1) 또는 제2 신호 폭(W2)을 갖는 발광 제어 신호들(F1~Fn)을 발광 제어선들(E1~En)로 공급할 수 있다.
이때, 제2 신호 폭(W2)은 제1 신호 폭(W1)보다 큰 폭으로 설정될 수 있다.
예를 들어, 발광 구동부(130)는 제1 서브 기간(SP1), 제2 서브 기간(SP2) 및 제4 서브 기간(SP4) 동안 제1 신호 폭(W1)을 갖는 발광 제어 신호들(F1~Fn)을 공급할 수 있으며, 제3 서브 기간(SP3) 동안 제2 신호 폭(W2)을 갖는 발광 제어 신호들(F1~Fn)을 공급할 수 있다.
다른 실시예에서, 제2 서브 기간(SP2) 또는 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호들(F1~Fn)의 신호 폭을 제2 신호 폭(W2)으로 설정할 수 있다. 또한, 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호들(F1~Fn)의 신호 폭을 전체적으로 제2 신호 폭(W2)으로 설정할 수도 있다.
이와 같이, 발광 제어 신호들(F1~Fn)의 신호 폭을 각 서브 기간(SP1, SP2, SP3, SP4)에서 차등 설정함으로써, 플리커 현상을 개선할 수 있다.
도 9는 본 발명의 다른 실시예에 의한 표시 장치를 나타낸 도면이다.
도 9를 참조하면, 본 발명의 다른 실시예에 의한 표시 장치(10')는 화소들(PXL'), 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 초기화 구동부(140) 및 타이밍 제어부(160)를 포함할 수 있다.
화소들(PXL')은 주사선들(S0~Sn), 발광 제어선들(E1~En), 초기화선들(C1~Cn) 및 데이터선들(D1~Dm)과 연결될 수 있다.
또한, 화소들(PXL')은 제1 화소 전원(ELVDD), 제2 화소 전원(ELVSS) 및 제3 화소 전원(VINT)과 연결될 수 있다.
화소들(PXL')은 주사선들(S0~Sn)로부터 주사 신호들을 공급받고, 상기 주사 신호들과 동기된 데이터 신호들을 데이터선들(D1~Dm)로부터 공급받을 수 있다.
데이터 신호를 공급받은 화소들(PXL')은 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있으며, 이때 상기 유기 발광 다이오드는 상기 구동 전류의 양에 대응하는 휘도의 빛을 생성할 수 있다.
또한, 각각의 화소들(PXL')은 복수의 주사선들과 연결될 수 있다. 일례로, 각각의 화소들(PXL')은 현재 주사선 및 이전 주사선과 연결될 수 있다.
예를 들어, i번째 수평 라인에 위치하는 화소들(PXL')은 제i 주사선(Si) 및 제i-1 주사선(Si-1)과 연결될 수 있다.
주사 구동부(110)는 타이밍 제어부(160)로부터의 주사 구동부 제어 신호(SCS)에 대응하여 주사선들(S0~Sn)로 주사 신호들을 공급할 수 있다.
예를 들어, 주사 구동부(110)는 주사선들(S0~Sn)로 주사 신호들을 순차적으로 공급할 수 있다. 주사선들(S0~Sn)로 주사 신호들이 순차적으로 공급되면 화소들(PXL')이 수평라인 단위로 순차적으로 선택될 수 있다.
이때, 주사 신호는 상기 주사 신호를 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨을 가질 수 있다.
발광 구동부(130)는 타이밍 제어부(160)로부터의 발광 구동부 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 발광 제어 신호들을 공급할 수 있다.
예를 들어, 발광 구동부(130)는 발광 제어선들(E1~En)로 발광 제어 신호들을 순차적으로 공급할 수 있다.
이때, 발광 제어 신호는 상기 발광 제어 신호를 공급받는 트랜지스터가 턴-오프될 수 있는 전압 레벨을 가질 수 있다.
초기화 구동부(140)는 타이밍 제어부(160)로부터의 초기화 구동부 제어 신호(CCS)에 대응하여 초기화선들(C1~Cn)로 초기화 신호들을 공급할 수 있다.
예를 들어, 초기화 구동부(140)는 초기화선들(C1~Cn)로 초기화 신호들을 순차적으로 공급할 수 있다.
이때, 초기화 신호들은 상기 초기화 신호들을 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨을 가질 수 있다.
데이터 구동부(120)는 데이터 구동부 제어신호(DCS)에 대응하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
데이터선들(D1~Dm)로 공급된 데이터 신호들은 각 주사 신호에 의하여 선택된 화소들(PXL')로 공급될 수 있다.
이를 위하여, 데이터 구동부(120)는 주사 신호들과 동기하여 데이터선들(D1~Dm)로 데이터 신호들을 공급할 수 있다.
타이밍 제어부(160)는 외부로부터 공급되는 제어 신호들에 대응하여 데이터 구동부 제어 신호(DCS), 주사 구동부 제어 신호(SCS), 발광 구동부 제어 신호(ECS), 및 초기화 구동부 제어 신호(CCS)를 생성할 수 있다.
이때, 주사 구동부 제어 신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동부 제어 신호(DCS)는 데이터 구동부(120)로 공급될 수 있다. 또한, 발광 구동부 제어 신호(ECS)는 발광 구동부(130)로 공급되고, 초기화 구동부 제어 신호(CCS)는 초기화 구동부(140)로 공급될 수 있다.
또한, 타이밍 제어부(160)는 외부에서 입력되는 영상 데이터를 데이터 구동부(120)의 사양에 맞는 영상 데이터(Data)로 변환하여, 데이터 구동부(120)로 공급할 수 있다.
주사 구동부 제어 신호(SCS)는 주사 시작 신호 및 클럭 신호들을 포함할 수 있다. 주사 시작 신호는 주사 신호들의 공급 타이밍을 제어하며, 클럭신호들은 주사 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
발광 구동부 제어 신호(ECS)는 발광 시작 신호 및 클럭 신호들을 포함할 수 있다. 발광 시작 신호는 발광 제어 신호의 공급 타이밍을 제어하며, 클럭 신호들은 발광 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
초기화 구동부 제어 신호(CCS)는 초기화 시작 신호 및 클럭 신호들을 포함할 수 있다. 초기화 시작 신호는 초기화 신호들의 공급 타이밍을 제어하며, 클럭 신호들은 초기화 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
데이터 구동부 제어 신호(DCS)는 소스 시작 신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함할 수 있다. 소스 시작 신호는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(120)의 출력 타이밍을 제어할 수 있다.
한편, 도 9에서는 각각 n+1개의 주사선들(S0~Sn), n개의 발광 제어선들(E1~En), 및 n개의 초기화선들(C1~Cn)이 도시되었지만, 이에 제한되지는 않는다. 일례로, 구동의 안정성을 위하여 더미 주사선들, 더미 발광 제어선들, 및 더미 초기화선들이 추가로 형성될 수 있다.
또한, 도 9에서는 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 초기화 구동부(140), 및 타이밍 제어부(160)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 초기화 구동부(140), 및 타이밍 제어부(160)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
도 10은 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다. 도 10에서는 설명의 편의를 위하여 제i(i는 자연수) 초기화선(Ci) 및 제m(m은 자연수) 데이터선(Dm)과 연결된 화소(PXL')를 도시하기로 한다.
도 10을 참조하면, 본 발명의 다른 실시예에 의한 화소(PXL')는 화소 회로(PC) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
유기 발광 다이오드(OLED)의 애노드 전극은 화소 회로(PC)에 연결되고, 캐소드 전극은 제2 화소 전원(ELVSS)에 연결될 수 있다.
이와 같은 유기 발광 다이오드(OLED)는 화소 회로(PC)로부터 공급되는 구동 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다.
유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 화소 전원(ELVDD)은 제2 화소 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
화소 회로(PC)는 데이터 신호에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다. 이를 위하여, 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5; 초기화 트랜지스터), 적어도 하나의 발광 제어 트랜지스터, 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 연결되고, 제2 전극은 제6 트랜지스터(T6)의 제1 전극에 연결될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제2 노드(N2)에 연결될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제m 데이터선(Dm)으로 공급되는 데이터 신호에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있다.
제2 트랜지스터(T2)는 제m 데이터선(Dm)과 제1 노드(N1) 사이에 연결될 수 있다. 다시 말해, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제1 전극과 제m 데이터선(Dm) 사이에 연결될 수 있다.
그리고, 제2 트랜지스터(T2)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. 이와 같은 제2 트랜지스터(T2)는 제i 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 제m 데이터선(Dm)과 제1 노드(N1)를 전기적으로 연결시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제2 노드(N2) 사이에 연결될 수 있다. 다시 말해, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 상기 제1 트랜지스터(T1)의 제2 전극 사이에 연결될 수 있다.
그리고, 제3 트랜지스터(T3)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. 이와 같은 제3 트랜지스터(T3)는 제i 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결시킬 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제3 화소 전원(VINT) 사이에 연결될 수 있다. 다시 말해, 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 제3 화소 전원(VINT) 사이에 연결될 수 있다.
그리고, 제4 트랜지스터(T4)의 게이트 전극은 제i-1 주사선(Si-1)에 연결될 수 있다. 이와 같은 제4 트랜지스터(T4)는 제i-1 주사선(Si-1)으로 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)로 제3 화소 전원(VINT)의 전압을 공급할 수 있다.
제5 트랜지스터(T5)는 초기화 트랜지스터로서, 유기 발광 다이오드(OLED)의 애노드 전극과 제3 화소 전원(VINT) 사이에 연결될 수 있다.
그리고, 제5 트랜지스터(T5)의 게이트 전극은 제i 초기화선(Ci)에 연결될 수 있다.
이와 같은 제5 트랜지스터(T5)는 제i 초기화선(Ci)으로 공급되는 초기화 신호에 대응하여, 유기 발광 다이오드(OLED)의 애노드 전극으로 초기화 전압을 공급할 수 있다.
다시 말해, 제5 트랜지스터(T5)는 제i 초기화선(Ci)으로 초기화 신호가 공급될 때 턴-온되어 유기 발광 다이오드(OLED)의 애노드 전극으로 제3 화소 전원(VINT)의 전압(초기화 전압)을 공급할 수 있다.
한편, 제3 화소 전원(VINT)의 전압은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
발광 트랜지스터는 구동 전류의 경로에 위치하며, 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단할 수 있다.
예를 들어, 발광 트랜지스터는 제6 트랜지스터(T6; 제1 발광 제어 트랜지스터)와 제7 트랜지스터(T7; 제2 발광 제어 트랜지스터)를 포함할 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 유기 발광 다이오드(OLED)의 애노드 전극 사이에 연결될 수 있다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 제i 발광 제어선(Ei)에 연결될 수 있다. 이와 같은 제6 트랜지스터(T6)는 제i 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 발광 제어 신호가 공급되지 않을 때 턴-온될 수 있다.
제7 트랜지스터(T7)는 제1 화소 전원(ELVDD)과 제1 노드(N1) 사이에 연결될 수 있다. 다시 말해, 제7 트랜지스터(T7)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다.
그리고, 제7 트랜지스터(T7)의 게이트 전극은 제i 발광 제어선(Ei)에 연결될 수 있다. 이와 같은 제7 트랜지스터(T7)는 제i 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 발광 제어 신호가 공급되지 않을 때 턴-온될 수 있다.
스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제2 노드(N2) 사이에 연결될 수 있다. 다시 말해, 스토리지 커패시터(Cst)는 제1 화소 전원(ELVDD)과 제1 트랜지스터(T1)의 게이트 전극 사이에 연결될 수 있다.
이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압을 저장할 수 있다.
본 발명에서 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 적색, 녹색 및 청색을 포함한 다양한 광을 생성할 수 있지만, 이에 한정되지는 않는다. 일례로, 유기 발광 다이오드(OLED)는 구동 트랜지스터로부터 공급되는 전류량에 대응하여 백색 광을 생성할 수도 있다. 이 경우, 별도의 컬러 필터 등을 이용하여 컬러 영상을 구현할 수 있다.
도 11은 본 발명의 다른 실시예에 의한 화소의 동작을 설명하기 위한 도면이다. 특히, 도 11에서는 한 프레임 기간(FP) 동안 제i-1 주사선(Si-1)으로 공급되는 주사 신호(Gi-1), 제i 주사선(Si)으로 공급되는 주사 신호(Gi), 제i 초기화선(Ci)으로 공급되는 초기화 신호(Ii), 및 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호(Fi)를 도시하였다.
도 11을 참조하면, 한 프레임 기간(FP)은 다수의 서브 기간들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
예를 들어, 한 프레임 기간(FP)은 제1 서브 기간(SP1), 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)를 포함할 수 있다.
제1 서브 기간(SP1)에서, 먼저 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 공급된다. 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 공급되면 발광 트랜지스터들인 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프될 수 있다. 이때, 화소(PXL')는 비발광 상태로 설정될 수 있다.
이후, 제i-1 주사선(Si-1)으로 주사 신호(Gi-1)가 공급되어 제4 트랜지스터(T4)가 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 제3 화소 전원(VINT)의 전압이 제2 노드(N2)로 공급될 수 있다. 그러면, 제2 노드(N2)는 제3 화소 전원(VINT)의 전압으로 초기화될 수 있다.
제2 노드(N2)가 제3 화소 전원(VINT)의 전압으로 초기화된 후 제i 주사선(Si)으로 주사 신호(Gi)가 공급된다. 제i 주사선(Si)으로 주사 신호(Gi)가 공급되면 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온될 수 있다.
제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)가 다이오드 형태로 연결될 수 있다.
제2 트랜지스터(T2)가 턴-온되면 제m 데이터선(Dm)으로부터의 데이터 신호가 제1 트랜지스터(T1)의 제1 전극(예를 들어, 제1 노드(N1))으로 공급될 수 있다. 이때, 제2 노드(N2)가 데이터 신호보다 낮은 제3 화소 전원(VINT)의 전압으로 초기화되었기 때문에 제1 트랜지스터(T1)가 턴-온될 수 있다. 제1 트랜지스터(T1)가 턴-온되면 데이터 신호에서 제1 트랜지스터(T1)의 문턱전압을 감한 전압이 제2 노드(N2)에 인가된다. 스토리지 커패시터(Cst)는 제2 노드(N2)에 인가된 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
이후, 제i 초기화선(Ci)으로 초기화 신호(Ii)가 공급된다. 제i 초기화선(Ci)으로 초기화 신호(Ii)가 공급되면 제5 트랜지스터(T5)가 턴-온될 수 있다.
제5 트랜지스터(T5)가 턴-온되면 제3 화소 전원(VINT)의 전압이 유기 발광 다이오드(OLED)의 애노드 전극으로 공급된다. 그러면, 유기 발광 다이오드(OLED)에 기생적으로 형성된 기생 커패시터가 방전되고, 이에 따라 블랙 표현 능력을 향상시킬 수 있다.
이 후, 발광 제어 신호(Fi)의 공급이 중단된다. 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)의 공급이 중단되면 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온될 수 있다. 그러면, 제1 화소 전원(ELVDD)으로부터 제7 트랜지스터(T7), 제1 트랜지스터(T1), 제6 트랜지스터(T6) 및 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 이어지는 전류 경로가 형성된다.
이때, 제1 트랜지스터(T1)는 제2 노드(N2)의 전압에 대응하여 제1 화소 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 흐르는 구동 전류량을 제어한다. 유기 발광 다이오드(OLED)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제2 서브 기간(SP2) 동안 제i 발광 제어선(Ei)으로 발광 제어 신호(Fi)가 다시 공급될 수 있다.
이 경우, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프되므로, 구동 전류가 차단되며, 이에 따라 화소(PXL')는 비발광 상태로 설정될 수 있다.
또한, 제2 서브 기간(SP2) 동안 제i 초기화선(Ci)으로 초기화 신호(Ii)가 공급될 수 있다.
이 경우, 제5 트랜지스터(T5)가 턴-온되므로, 유기 발광 다이오드(OLED)의 애노드 전극이 초기화될 수 있다.
발광 제어 신호(Fi)의 공급이 중단되는 경우, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되므로, 다시 화소(PXL')는 발광 상태로 설정될 수 있다.
제3 서브 기간(SP3)과 제4 서브 기간(SP4)은 앞선 설명한 제2 서브 기간(SP2)과 동일하게 발광 제어 신호(Fi) 및 초기화 신호(Ii)의 공급이 이루어질 수 있다.
각 서브 기간(SP1, SP2, SP3, SP4)에서, 제i 초기화선(Ci)으로 공급되는 초기화 신호(Ii)는 제i 발광 제어선(Ei)으로 공급되는 발광 제어 신호(Fi)와 중첩될 수 있다.
이에 따라, 각 서브 기간(SP1, SP2, SP3, SP4)에서, 제5 트랜지스터(T5)의 온 기간은 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 오프 기간과 중첩될 수 있다.
즉, 앞서 도 3과 관련하여 설명한 바와 같이, 제1 서브 기간(SP1)에서만 유기 발광 다이오드(OLED)를 초기화시키는 경우 플리커 현상이 나타나게 된다.
이에 반해, 본 발명의 실시예에서는 한 프레임 기간(FP)에 포함된 모든 서브 기간들(SP1, SP2, SP3, SP4)마다 유기 발광 다이오드(OLED)의 초기화 동작을 수행하므로, 플리커 현상이 개선될 수 있다.
도 12는 본 발명의 또 다른 실시예에 의한 화소의 동작을 설명하기 위한 도면이다.
도 12를 참조하면, 서브 기간들(SP1, SP2, SP3, SP4)마다 초기화 신호(Ii)를 공급함과 동시에, 서브 기간들(SP1, SP2, SP3, SP4) 중 어느 한 서브 기간에 공급되는 발광 제어 신호(Fi)의 폭을 다른 서브 기간에서 공급되는 발광 제어 신호(Fi)의 폭과 상이하게 설정할 수 있다(도 4 참조).
즉, 제3 서브 기간(SP3)에서 공급되는 발광 제어 신호(Fi)의 폭(W2)은 제1 서브 기간(SP1), 제2 서브 기간(SP2) 및 제4 서브 기간(SP4)에서 공급되는 발광 제어 신호(Fi)의 폭(W1) 보다 크게 설정될 수 있다.
도 13은 본 발명의 일 실시예에 의한 주사 구동부와 초기화 구동부의 동작을 설명하기 위한 파형도이다. 특히, 도 13에서는 한 프레임 기간(FP) 동안의 주사 구동부(110)와 초기화 구동부(140)의 동작을 나타내었다.
도 13을 참조하면, 한 프레임 기간(FP)은 다수의 서브 기간들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
예를 들어, 한 프레임 기간(FP)은 제1 서브 기간(SP1), 제2 서브 기간(SP2), 제3 서브 기간(SP3), 및 제4 서브 기간(SP4)를 포함할 수 있다.
주사 구동부(110)는 제1 서브 기간(SP1) 동안 주사 신호들(G0~Gn)을 공급할 수 있다.
또한, 초기화 구동부(140)는 각 서브 기간(SP1, SP2, SP3, SP4) 동안 초기화 신호들(I1~In)을 공급할 수 있다.
이와 같이, 초기화 신호들(I1~In)을 각 서브 기간(SP1, SP2, SP3, SP4) 마다 공급함으로써, 플리커 현상을 개선할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 10': 표시 장치
110: 주사 구동부
120: 데이터 구동부
130: 발광 구동부
160: 타이밍 제어부
PXL, PXL': 화소들

Claims (20)

  1. 주사선들, 발광 제어선들, 및 데이터선들과 연결되는 화소들;
    상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부;
    상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부; 및
    상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고,
    상기 발광 구동부는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 상기 발광 제어 신호들을 공급하며,
    상기 서브 기간들 중 어느 한 서브 기간에서의 상기 발광 제어 신호들의 폭은, 다른 서브 기간에서의 상기 발광 제어 신호들의 폭과 상이한 표시 장치.
  2. 제1항에 있어서,
    상기 발광 제어 신호들은, 상기 화소들의 비발광 기간을 제어하는 표시 장치.
  3. 제1항에 있어서,
    상기 한 프레임 기간은, 순차적으로 진행되는 제1 서브 기간, 제2 서브 기간, 제3 서브 기간, 및 제4 서브 기간을 포함하며,
    상기 제3 서브 기간에서의 상기 발광 제어 신호들의 폭은, 다른 서브 기간들에서의 상기 발광 제어 신호들의 폭보다 크게 설정되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 화소들 중 제i(i는 자연수) 발광 제어선 및 제m(m은 자연수) 데이터선과 연결되는 화소는,
    유기 발광 다이오드;
    상기 제m 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 및
    상기 구동 전류의 경로에 위치하며, 상기 제i 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 제i 발광 제어선 및 상기 제m 데이터선과 연결되는 화소는,
    상기 제1 트랜지스터의 제1 전극과 상기 제m 데이터선 사이에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터;
    상기 제3 화소 전원과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되는 제5 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함하는 표시 장치.
  6. 제5항에 있어서,
    상기 발광 제어 트랜지스터는,
    상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함하는 표시 장치.
  7. 유기 발광 다이오드;
    데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터; 및
    상기 구동 전류의 경로에 위치하며, 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하고,
    상기 발광 제어 트랜지스터는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 오프되며,
    상기 서브 기간들 중 어느 한 서브 기간에서의 상기 발광 트랜지스터의 오프 기간은, 다른 서브 기간에서의 상기 발광 트랜지스터의 오프 기간과 상이한 화소.
  8. 제7항에 있어서,
    상기 한 프레임 기간은, 순차적으로 진행되는 제1 서브 기간, 제2 서브 기간, 제3 서브 기간, 및 제4 서브 기간을 포함하며,
    상기 제3 서브 기간에서의 상기 발광 트랜지스터의 오프 기간은, 다른 서브 기간들에서의 상기 발광 트랜지스터의 오프 기간보다 긴 것을 특징으로 하는 화소.
  9. 제8항에 있어서,
    상기 제1 트랜지스터의 제1 전극과 상기 데이터선 사이에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터;
    상기 제3 화소 전원과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되는 제5 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함하는 화소.
  10. 제9항에 있어서,
    상기 발광 제어 트랜지스터는,
    상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함하는 화소.
  11. 주사선들, 발광 제어선들, 초기화선들 및 데이터선들과 연결되며, 유기 발광 다이오드를 각각 포함하는 화소들;
    상기 주사선들을 통하여 상기 화소들로 주사 신호들을 공급하는 주사 구동부;
    상기 발광 제어선들을 통하여 상기 화소들로 발광 제어 신호들을 공급하는 발광 구동부;
    상기 초기화선들을 통하여 상기 화소들로 초기화 신호들을 공급하는 초기화 구동부; 및
    상기 데이터선들을 통하여 상기 화소들로 데이터 신호들을 공급하는 데이터 구동부를 포함하고,
    상기 화소들의 유기 발광 다이오드들은, 한 프레임 기간에 포함된 각각의 서브 기간들에서 초기화되는 표시 장치.
  12. 제11항에 있어서,
    상기 초기화 구동부는, 상기 각각의 서브 기간들 동안 상기 초기화 신호들을 출력하고,
    상기 발광 구동부는, 상기 각각의 서브 기간들 동안 상기 발광 제어 신호들을 출력하는 표시 장치.
  13. 제12항에 있어서,
    상기 초기화 신호들은, 상기 유기 발광 다이오드들의 초기화를 제어하고,
    상기 발광 제어 신호들은, 상기 화소들의 비발광 기간을 제어하는 표시 장치.
  14. 제11항에 있어서,
    상기 화소들 중 제i(i는 자연수) 초기화선, 제i 발광 제어선, 및 제m(m은 자연수) 데이터선과 연결되는 화소는,
    상기 제m 데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터;
    상기 제i 초기화선으로 공급되는 초기화 신호에 대응하여, 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급하는 초기화 트랜지스터; 및
    상기 구동 전류의 경로에 위치하며, 상기 제i 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제i 초기화선, 상기 제i 발광 제어선, 및 상기 제m 데이터선과 연결되는 화소는,
    상기 제1 트랜지스터의 제1 전극과 상기 제m 데이터선 사이에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함하는 표시 장치.
  16. 제15항에 있어서,
    상기 발광 제어 트랜지스터는,
    상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 제i 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함하는 표시 장치.
  17. 유기 발광 다이오드;
    데이터선으로 공급되는 데이터 신호에 대응하여, 제1 화소 전원으로부터 상기 유기 발광 다이오드를 경유하여 제2 화소 전원으로 흐르는 구동 전류의 양을 제어하는 제1 트랜지스터;
    초기화선으로 공급되는 초기화 신호에 대응하여, 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급하는 초기화 트랜지스터; 및
    상기 구동 전류의 경로에 위치하며, 발광 제어선으로 공급되는 발광 제어 신호에 대응하여 상기 구동 전류를 차단하는 적어도 하나의 발광 제어 트랜지스터를 포함하고,
    상기 초기화 트랜지스터는, 한 프레임 기간에 포함된 각각의 서브 기간들마다 상기 유기 발광 다이오드의 애노드 전극으로 초기화 전압을 공급하는 화소.
  18. 제17항에 있어서,
    각각의 서브 기간들 동안 상기 초기화 트랜지스터의 온 기간은, 상기 발광 제어 트랜지스터의 오프 기간과 중첩되는 화소.
  19. 제17항에 있어서,
    상기 제1 트랜지스터의 제1 전극과 상기 데이터선 사이에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극 사이에 연결되는 제3 트랜지스터;
    상기 제1 트랜지스터의 게이트 전극과 제3 화소 전원 사이에 연결되는 제4 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 게이트 전극 사이에 연결되는 스토리지 커패시터를 더 포함하는 화소.
  20. 제17항에 있어서,
    상기 발광 제어 트랜지스터는,
    상기 제1 트랜지스터의 제2 전극과 상기 유기 발광 다이오드의 애노드 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제1 발광 제어 트랜지스터; 및
    상기 제1 화소 전원과 상기 제1 트랜지스터의 제1 전극 사이에 연결되며, 상기 발광 제어선과 연결되는 게이트 전극을 포함하는 제2 발광 제어 트랜지스터를 포함하는 화소.
KR1020170014243A 2017-02-01 2017-02-01 화소 및 이를 포함하는 표시 장치 KR102648750B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170014243A KR102648750B1 (ko) 2017-02-01 2017-02-01 화소 및 이를 포함하는 표시 장치
US15/882,734 US10482818B2 (en) 2017-02-01 2018-01-29 Pixel controlled via emission control signals during sub-periods and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170014243A KR102648750B1 (ko) 2017-02-01 2017-02-01 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20180089917A true KR20180089917A (ko) 2018-08-10
KR102648750B1 KR102648750B1 (ko) 2024-03-20

Family

ID=62980684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014243A KR102648750B1 (ko) 2017-02-01 2017-02-01 화소 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10482818B2 (ko)
KR (1) KR102648750B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009360A (ko) * 2020-07-15 2022-01-24 한양대학교 산학협력단 화소 및 이를 포함하는 디스플레이 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438459B1 (ko) * 2017-08-31 2022-08-30 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN109148548B (zh) * 2018-09-28 2020-05-19 昆山国显光电有限公司 阵列基板及显示面板
KR20200142160A (ko) * 2019-06-11 2020-12-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN111276097B (zh) * 2020-03-26 2022-05-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
KR20210158457A (ko) * 2020-06-23 2021-12-31 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR20220126323A (ko) * 2021-03-08 2022-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060077138A1 (en) * 2004-09-15 2006-04-13 Kim Hong K Organic light emitting display and driving method thereof
JP2006215575A (ja) * 1999-03-26 2006-08-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
KR20070116440A (ko) * 2006-06-05 2007-12-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
KR20150105586A (ko) * 2014-03-07 2015-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200369B1 (ko) 1996-12-31 1999-06-15 윤종용 액정 표시 장치용 플리커 제어 회로
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP1793366A3 (en) * 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101917757B1 (ko) 2012-06-04 2018-11-13 삼성전자주식회사 유기 발광 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215575A (ja) * 1999-03-26 2006-08-17 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
US20060077138A1 (en) * 2004-09-15 2006-04-13 Kim Hong K Organic light emitting display and driving method thereof
KR20070116440A (ko) * 2006-06-05 2007-12-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
KR20150105586A (ko) * 2014-03-07 2015-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009360A (ko) * 2020-07-15 2022-01-24 한양대학교 산학협력단 화소 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
US10482818B2 (en) 2019-11-19
KR102648750B1 (ko) 2024-03-20
US20180218678A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
US11823621B2 (en) Electronic devices with low refresh rate display pixels
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR102648750B1 (ko) 화소 및 이를 포함하는 표시 장치
CN112449714B (zh) 显示面板、显示装置及驱动方法
KR101479297B1 (ko) 주사 구동부 및 그를 이용한 유기전계발광 표시장치
EP3460789A1 (en) Timing controller and display device including the same
EP1635324A1 (en) Light emitting display and driving method including demultiplexer circuit
CN112513963A (zh) 显示面板及显示装置
KR101719187B1 (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
KR100624117B1 (ko) 발광제어 구동부 및 이를 포함하는 유기 전계발광 표시장치
CN109817154B (zh) 选通驱动器和包括该选通驱动器的电致发光显示装置
CN112992049A (zh) 具有像素驱动电路的电致发光显示装置
CN112449715B (zh) 显示面板、显示装置及驱动方法
KR20210077087A (ko) 발광 구동부 및 이를 포함하는 표시장치
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
KR20180117761A (ko) 유기발광 표시장치
KR100707624B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US11205389B2 (en) Scan driver and display device having same
KR20190009856A (ko) 표시장치
US11114034B2 (en) Display device
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
KR20210040727A (ko) 표시장치와 그 구동 방법
KR102653575B1 (ko) 표시 장치
KR20210061077A (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant