KR20220009360A - 화소 및 이를 포함하는 디스플레이 장치 - Google Patents

화소 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220009360A
KR20220009360A KR1020210093087A KR20210093087A KR20220009360A KR 20220009360 A KR20220009360 A KR 20220009360A KR 1020210093087 A KR1020210093087 A KR 1020210093087A KR 20210093087 A KR20210093087 A KR 20210093087A KR 20220009360 A KR20220009360 A KR 20220009360A
Authority
KR
South Korea
Prior art keywords
transistor
gate
voltage
control signal
response
Prior art date
Application number
KR1020210093087A
Other languages
English (en)
Other versions
KR102649386B1 (ko
Inventor
최병덕
김용덕
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Publication of KR20220009360A publication Critical patent/KR20220009360A/ko
Application granted granted Critical
Publication of KR102649386B1 publication Critical patent/KR102649386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Abstract

일 실시예에 따른 화소는, 제1 노드로 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제3 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 복구 구간동안 상기 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 데이터 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 데이터 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.

Description

화소 및 이를 포함하는 디스플레이 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 화소 및 이를 포함하는 디스플레이 장치에 관한 발명으로서, 보다 구체적으로는 전기적 스트레스, 기계적 스트레스, 광학 스트레스 등 다양한 스트레스로 인해 발생한 디스플레이 장치 내의 소자의 열화를 자체적으로 보상하여 표시 품질을 향상시킬 수 있는　화소 및 이를 포함하는 디스플레이 장치에 관한 기술이다.
유기 발광 디스플레이 장치는 전류 또는 전압에 의해 휘도가 제어되는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용한다.
유기 발광 디스플레이 장치는 높은 콘트라스트 및 빠른 응답에 적합하므로, 휴대폰, 스마트 폰(smart phone), 랩탑 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(Ultrabook), 웨어러블 디바이스(wearable device), 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지 등에 사용되고 있다.
액티브 매트릭스형 유기 발광 디스플레이 장치는 복수개의 주사선, 복수개의 데이터선 및 복수개의 전원선과, 상기 선들에 연결되어 매트릭스 형태로 배열되는 복수개의 화소 회로를 구비한다. 또한, 상기 각 화소 회로는 통상적으로 유기 발광 소자, 2개의 트랜지스터, 즉 데이터 전압을 전달하기 위한 스위칭 트랜지스터와, 상기 데이터 전압에 따라 상기 유기 발광 소자를 구동시키기 위한 구동 트랜지스터와, 상기 데이터 전압을 유지시키기 위한 하나의 캐패시터로 이루어진다.
특히, 구동 트랜지스터는 유기 발광 소자로 인가되는 전류 경로에 위치하여 장기간(예컨대, 1 수평 기간(Horizontal time)의 99.9%) 동안 턴-온 되는 특징을 갖기 때문에, 열화가 발생하여 표시장치의 패널 수명이 감소하고, 표시 화질이 저하되는 문제가 있다.
이러한, 구동 트랜지스터의 열화를 보상하기 위하여, 화소 내부에서 열화를 보상하는 내부 보상 방법 및 화소 외부에서 보상하는 외부 보상 방법이 제안되어 왔다.
내부 보상 방법은, 회로 내부에 보상 트랜지스터를 추가하여 구동 트랜지스터를 보상하는 방법으로서, 소자의 열화가 큰 경우, 보상에 필요한 시간이 증가하는 문제가 있다. 또한, 최근 디스플레이 패널이 고해상도 및 고속 구동화 됨에 따라, 종래의 내부 보상 방법은 적절한 보상을 구현하기에 어려운 문제가 있다.
외부 보상 방법은, 구동 트랜지스터의 열화를 감지하여, 외부 컨트롤러에서 열화를 보상하는 입력 신호를 인가함으로써 보상하는 방법으로서, 소자의 열화가 큰 경우, 입력신호를 주는 외부 회로의 데이터 전압의 범위를 넓혀줘야 하는 문제가 있다. 또한, 일반적으로 외부 회로의 데이터 전압 범위는 기 설정되어 있어, 정확한 보상이 어려운 문제가 있다.
한국등록특허 제10-2265368호 '화소, 이를 포함하는 표시 장치 및 그 구동방법'(2016.07.22. 공개) 한국공개특허 제10-2021-0057277호 '유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치'(2021.05.21. 공개)
일 실시예에 따른 화소 및 이를 포함하는 디스플레이 장치는 앞서 설명한 문제점을 해결하기 위해 고안된 발명으로서, 다양한 스트레스(예컨대, 기계적 스트레스 또는 전기적 스트레스)에 의한 소자 자체의 열화를 보상하여 표시 품질을 향상시킬 수 있는 화소 및 이를 포함하는 디스플레이 장치를 제공하는 데 있다.
구체적으로 일 실시예에 따른 화소 및 이를 포함하는 디스플레이 장치는 패널의 내구성 및 수명을 향상시키며, 보상 시간을 단축시킴으로써, 고속 및 고해상도 표시패널의 보상율을 향상시킬 수 있는 화소 및 이를 포함하는 디스플레이 장치를 제공하는 데 목적이 있다.
또한, 외부 회로에서 공급 가능한 데이터 범위를 늘리지 않고 보상하여, 외부 회로의 부담을 감소시키고, 비용 및 전력 소비를 감소시킬 수 있는 화소 및 이를 포함하는 디스플레이 장치를 제공하는 데 있다.
본 발명의 실시예에 따른 화소는, 제1 노드로 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제3 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 복구 구간동안 상기 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 데이터 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 데이터 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.
또한, 상기 복구 구간은, 적어도 한 개 이상의 프레임 단위로 반복하여 진행되는 것을 특징으로 한다.
또한, 상기 제1 제어 신호 및 상기 제2 제어 신호는 상기 주사 신호와 서로 동일한 것을 특징으로 한다.
또한, 상기 화소는 제3 제어 신호에 응답하여 제1 노드 및 감지선을 서로 연결시키기 위한 제4 트랜지스터를 더 포함하고, 상기 제3 제어 신호가 상기 제4 트랜지스터의 게이트로 인가되면, 외부의 보상 회로가 상기 감지선을 통해 열화를 감지할 수 있는 것을 특징으로 한다.
또한, 상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호는, 상기 주사 신호와 동일한 것을 특징으로 한다.
또한, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는, NMOS 트랜지스터인 것을 특징으로 한다.
또한, 상기 저장 캐패시터는, 상기 제1 트랜지스터의 상기 게이트에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 화소는, 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결시키기 위한 제3 트랜지스터; 이전 주사 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제4 트랜지스터; 상기 이전 주사 신호에 응답하여 상기 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하기 위한 제5 트랜지스터; 제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 복구 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 초기화 구간동안, 상기 이전 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 초기화 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 초기화 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.
또한, 상기 화소는 발광 제어 신호에 응답하여 제1 구동 전압 및 상기 제1 트랜지스터의 제1 단자 사이를 연결시키기 위한 제6 트랜지스터; 및 상기 발광 제어 신호에 응답하여 상기 유기 발광 다이오드 및 상기 제1 트랜지스터의 제2 단자 사이를 연결시키기 위한 제7 트랜지스터를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 화소는, 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결시키기 위한 제3 트랜지스터; 이전 주사 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제4 트랜지스터; 상기 이전 주사 신호에 응답하여 상기 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하기 위한 제5 트랜지스터; 상기 제1 트랜지스터의 상기 게이트의 전압에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 복구 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 초기화 구간동안, 상기 이전 주사 신호가 공급됨에 따라, 상기 초기화 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 초기화 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.
또한, 상기 화소는 발광 제어 신호에 응답하여 제1 구동 전압 및 상기 제1 트랜지스터의 제1 단자 사이를 연결시키기 위한 제6 트랜지스터; 및 상기 발광 제어 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 및 상기 제1 트랜지스터의 제2 단자 사이를 연결시키기 위한 제7 트랜지스터를 더 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 화소는, 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결시키기 위한 제3 트랜지스터; 이전 주사 신호에 응답하여 제1 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제4 트랜지스터; 상기 이전 주사 신호에 응답하여 제2 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하기 위한 제5 트랜지스터; 상기 이전 주사 신호에 응답하여 상기 제2 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 복구 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 초기화 구간동안, 상기 이전 주사 신호가 공급됨에 따라, 상기 제1 초기화 전압 및 상기 제2 초기화 전압은 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 제1 초기화 전압 및 상기 제2 초기화 전압의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.
또한, 상기 복구 트랜지스터는, 상기 이전 주사 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 및 상기 제1 트랜지스터의 상기 게이트 사이를 연결시키는 것을 특징으로 한다.
또한, 상기 복구 트랜지스터는, 상기 이전 주사 신호에 응답하여 상기 제2 초기화 전압 및 상기 제1 트랜지스터의 상기 게이트 사이를 연결시키는 것을 특징으로 한다.
본 발명의 실시예에 따른 디스플레이 장치는, 복수의 화소들을 포함하는 화소부; 상기 화소들에 연결된 복수의 데이터선들로 데이터 전압들을 공급하기 위한 데이터 구동부; 및 상기 화소들에 연결된 복수의 주사선들로 주사 신호들을 공급하기 위한 주사 구동부를 포함하고, 상기 복수의 화소들 중 적어도 어느 하나는, 제1 노드로 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드; 게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터; 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터; 제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제3 트랜지스터; 및 상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고, 상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고, 복구 구간동안 상기 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 데이터 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 데이터 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는 것을 특징으로 한다.
일 실시예에 따른 화소 및 이를 포함하는 디스플레이 장치는 다양한 스트레스(예컨대, 기계적 스트레스 또는 전기적 스트레스)에 의한 소자 자체의 열화를 보상하여 표시 품질을 향상시킬 수 있는 효과가 있다.
또한, 일 실시예에 따른 화소 및 이를 포함하는 디스플레이 장치는 표시 패널의 내구성 및 수명을 향상시킬 수 있으며, 고속 및 고해상도 표시패널의 보상율을 향상시킬 수 있는 효과가 있다.
또한, 또한, 일 실시예에 따른 화소 및 이를 포함하는 디스플레이 장치는 외부 회로에서 공급 가능한 데이터 범위를 늘리지 않고 보상하여, 외부 회로의 부담을 감소시키고, 비용 및 전력 소비를 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 화소의 회로를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 화소의 발광 구동을 나타내는 파형도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 복구 구동을 나타내는 파형도이다.
도 4는 본 발명의 일 실시예에 따른 외부 보상이 적용된 화소의 회로를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 화소의 발광 구동을 나타내는 파형도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 복구 구동을 나타내는 파형도이다.
도 7은 본 발명의 일 실시예에 따른 내부 보상이 적용된 화소의 회로를 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 화소의 구동을 나타내는 파형도이다.
도 9는 본 발명의 다른 실시예에 따른 내부 보상이 적용된 화소의 회로를 나타내는 도면이다.
도 10는 본 발명의 다른 실시예에 따른 화소의 구동을 나타내는 파형도이다.
도 11은 본 발명의 또 다른 실시예에 따른 내부 보상이 적용된 화소의 회로를 나타내는 도면이다.
도 12는 본 발명의 또 다른 실시예에 따른 화소의 구동을 나타내는 파형도이다.
도 13은 본 발명의 또 다른 실시예에 따른 내부 보상이 적용된 화소의 회로를 나타내는 도면이다.
도 14은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부 구성요소를 도시한 도면이다.
이하, 본 발명에 따른 실시 예들은 첨부된 도면들을 참조하여 설명한다. 각 도면의 구성요소들에 참조 부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 실시 예들을 설명할 것이나, 본 발명의 기술적 사상은 이에 한정되거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있다.
또한, 본 명세서에서 사용한 용어는 실시 예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함하며, 본 명세서에서 사용한 "제 1", "제 2" 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다.
아래에서는 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 화소(10)의 회로를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 화소(10)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
캐패시터(CST)는 데이터선(DL)을 통하여 전달되는 데이터 전압(VDAT)을 저장할 수 있다. 실시예에 따라, 캐패시터(CST)는 스토리지 캐패시터(storage capacitor)로 지칭될 수 있다. 예컨대, 캐패시터(CST)는 제1 트랜지스터(T1)의 게이트에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 구체적으로, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여, 제1 전원 전압(ELVDD)로부터 유기 발광 다이오드(EL)를 통해 제2 전원 전압(ELVSS)로 흐르는 구동 전류를 제어할 수 있다. 실시예에 따라, 제1 트랜지스터(T1)는 구동 트랜지스터(driving transistor)로 지칭될 수 있다. 예컨대, 제1 트랜지스터(T1)는 게이트, 제1 전원 전압(ELVDD)을 수신하는 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 이때, 제1 트랜지스터(T1)의 게이트는 양측단이 각각 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 정의되는 게이트 저항(GR)을 포함할 수 있다.
제2 트랜지스터(T2)는 주사 신호(G)에 응답하여 데이터 전압(VDAT)을 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제2 트랜지스터(T2)는 스캔 트랜지스터(scan transistor)로 지칭될 수 있다.
예컨대, 제2 트랜지스터(T2)는 주사 신호(G)를 수신하는 게이트, 데이터선(DL)에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 제1 제어 신호(CS1)에 응답하여 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제3 트랜지스터(T3)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다.
실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 주사 신호(G)와 동일한 신호일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 서로 동일하거나, 상이한 값을 갖는 별도의 신호로 구현될 수 있다.
예컨대, 제3 트랜지스터(T3)는 제1 제어 신호(CS1)를 수신하는 게이트, 제2 제어 신호(CS2)를 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다. 예컨대, 유기 발광 다이오드(EL)는 제1 노드(N1)에 연결된 애노드, 및 제2 전원 전압(ELVSS)을 수신하는 캐소드를 포함할 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 각각은, LTPS(Low-Temperature Polycrystalline Silicon) 트랜지스터 및 산화물(Oxide) 트랜지스터 중 어느 하나로 구현될 수 있다.
또한, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 각각은, PMOS 트랜지스터 또는 NMOS 트랜지스터 중 어느 하나로 구현될 수 있다.
본 명세서에서, 제1 제어 신호(CS1) 및 주사 신호(G)는 인가되는 트랜지스터를 턴-온 시키기 위한 게이트-온(Gate-on) 신호일 수 있다. 예컨대, 제1 제어 신호(CS1) 및 주사 신호(G) 각각은, 인가되는 트랜지스터의 특성에 따라 액티브 로우 신호 또는 액티브 하이 신호일 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 각각은 NMOS 트랜지스터로 구현될 수 있으며, 이를 통해 본 발명의 화소(10)는 캐패시터(CST)의 누설 전류를 감소시킬 수 있다.
도 2는 본 발명의 실시예에 따른 화소(10)의 발광 구동을 나타내는 파형도이다.
이하에서, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 화소(10)의 발광 구동을 설명한다.
도 2에서는 특정 화소(10)에 대하여 한 프레임 구간 동안 주사 신호(G) 및 데이터 전압(VDAT)이 도시된다. 이때, 주사 신호(G)는 상기 특정 화소(10)에 대응하는 주사선으로 공급되며, 데이터 전압(VDAT)은 상기 특정 화소(10)에 대응하는 데이터선(DL)으로 공급된다.
한 프레임 구간은 제1 서브 구간(P1) 및 제2 서브 구간(P2)을 포함할 수 있다. 한 프레임 구간은, 한 프레임(frame)의 이미지 데이터가 입력되고 유기 발광 다이오드(EL)가 데이터에 따라 발광됨에 따라 이미지 데이터가 표시되는 구간을 의미할 수 있다.
제1 서브 구간(P1) 동안, 주사 신호(G) 및 데이터 전압(VDAT)은 화소(10)로 공급될 수 있다. 주사 신호(G)가 제2 트랜지스터(T2)의 게이트로 인가되면, 제2 트랜지스터(T2)는 턴-온될 수 있다. 그리고, 제2 트랜지스터(T2)는 데이터 전압(VDAT)을, 제1 트랜지스터(T1)의 게이트를 경유하여, 캐패시터(CST)로 전달할 수 있다. 캐패시터(CST)는 데이터선(DL)을 통해 전달되는 데이터 전압(VDAT)을 저장할 수 있다.
제2 서브 구간(P2) 동안, 주사 신호(G) 및 데이터 전압(VDAT)은 화소(10)로 공급되지 않을 수 있다.
이때, 캐패시터(CST)에 저장된 전압은 제1 트랜지스터(T1)의 게이트로 전달되며, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 그리고, 유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다.
도 3은 본 발명의 실시예에 따른 화소의 복구 구동을 나타내는 파형도이다.
이하에서, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 화소(10)의 복구 구동을 설명한다.
도 3에서는 특정 화소(10)에 대하여 한 복구 구간(RP) 동안 주사 신호(G), 데이터 전압(VDAT), 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)가 도시된다. 이때, 주사 신호(G)는 상기 특정 화소(10)에 대응하는 주사선으로 공급되며, 데이터 전압(VDAT)은 상기 특정 화소(10)에 대응하는 데이터선(DL)으로 공급된다.
본 명세서에서, 복구 구간(RP)은, 비발광 구간으로서, 전류 또는 전압을 이용하여 소자의 회복이 진행되는 구간을 의미한다. 이때, 소자의 회복은, 전기적 및 기계적 특성이 열화가 발생되기 전으로 되돌아오는 현상을 의미하며, 줄 히팅(joule heating)에 의해 구현될 수 있다.
복구 구간(RP) 동안, 주사 신호(G), 데이터 전압(VDAT), 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)가 화소(10)로 공급될 수 있다.
구체적으로, 복구 구간(RP) 동안, 주사 신호(G)는 게이트-온 전압을 가질 수 있고, 데이터 전압(VDAT)은 제1 전압(V1)을 가질 수 있다.
주사 신호(G)가 제2 트랜지스터(T2)의 게이트로 인가되면, 제2 트랜지스터(T2)는 턴-온될 수 있다. 그리고, 제2 트랜지스터(T2)는 데이터 전압(VDAT)을, 제1 트랜지스터(T1)의 게이트의 제1 게이트 노드(GN1)로 전달할 수 있다. 따라서, 제1 게이트 노드(GN1)는 제1 전압(V1)을 가질 수 있다.
복구 구간(RP) 동안, 제1 제어 신호(CS1)는 게이트-온 전압을 가질 수 있고, 제2 제어 신호(CS2)는 제2 전압(V2)의 전압을 가질 수 있다. 이때, 제2 전압(V2)은 제1 전압(V1)보다 클 수 있다. 본 명세서에서는 설명의 편의를 위하여, 제2 전압(V2)은 제1 전압(V1)보다 큰 것으로 설명되나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 전압(V2)은 제1 전압(V1)보다 작을 수 있다.
제1 제어 신호(CS1)가 제3 트랜지스터(T3)의 게이트로 인가되면, 제3 트랜지스터(T3)는 턴-온될 수 있다. 그리고, 제3 트랜지스터(T3)는 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트의 제2 게이트 노드(GN2)로 전달할 수 있다. 따라서, 제2 게이트 노드(GN2)는 제2 전압(V2)을 가질 수 있다.
제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 제1 전압(V1) 및 제2 전압(V2)이 각각 인가됨에 따라, 데이터 전압(VDAT) 및 제2 제어 신호(CS2) 사이의 전압차에 의한 복구 전류가 게이트 저항(GR)으로 흐를 수 있다.
복구 전류는 제1 트랜지스터(T1)의 액티브 영역에 열을 발생시킬 수 있으며, 이를 통해 제1 트랜지스터(T1)는 열화로부터 회복될 수 있다.
실시예에 따라, 복구 구간(RP)은 제1 서브 구간(P1) 이전에 연속하여 진행될 수 있다. 즉, 복구 구간(RP)은 타이밍 제어부에 의해 생성된 데이터 전압이 데이터 구동부로 업데이트(Update)되는 구간에 포함될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 복구 구간(RP)은 한 프레임 구간 이후 터치(touch) 동작 및 포치(porch) 구간 동안 진행될 수 있다. 따라서, 상기와 같은 방식을 통해 화소(10)의 회복은 적어도 한 개 이상의 프레임 단위로 반복하여 진행될 수 있다.
도 4는 본 발명의 실시예에 따른 외부 보상이 적용된 화소(10-1)의 회로를 나타내는 도면이다.
도 4을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치의 외부 보상이 적용된 화소(10-1)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
캐패시터(CST)는 데이터선(DL)을 통하여 전달되는 데이터 전압(VDAT)을 저장할 수 있다. 실시예에 따라, 캐패시터(CST)는 스토리지 캐패시터(storage capacitor)로 지칭될 수 있다. 예컨대, 캐패시터(CST)는 제1 트랜지스터(T1)의 게이트에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 구체적으로, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여, 제1 전원 전압(ELVDD)로부터 유기 발광 다이오드(EL)를 통해 제2 전원 전압(ELVSS)로 흐르는 구동 전류의 크기를 제어할 수 있다. 실시예에 따라, 제1 트랜지스터(T1)는 구동 트랜지스터(driving transistor)로 지칭될 수 있다. 예컨대, 제1 트랜지스터(T1)는 게이트, 제1 전원 전압(ELVDD)을 수신하는 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다. 이때, 제1 트랜지스터(T1)의 게이트는 양측단이 각각 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 정의되는 게이트 저항(GR)을 포함할 수 있다.
제2 트랜지스터(T2)는 주사 신호(G)에 응답하여 데이터 전압(VDAT)을 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제2 트랜지스터(T2)는 스캔 트랜지스터(scan transistor)로 지칭될 수 있다.
예컨대, 제2 트랜지스터(T2)는 주사 신호(G)를 수신하는 게이트, 데이터선(DL)에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 제1 제어 신호(CS1)에 응답하여 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제3 트랜지스터(T3)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다. 예컨대, 제3 트랜지스터(T3)는 제1 제어 신호(CS1)를 수신하는 게이트, 제2 제어 신호(CS2)를 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 주사 신호(G)와 동일한 신호일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 서로 동일하거나, 상이한 값을 갖는 별도의 신호로 구현될 수 있다.
제4 트랜지스터(T4)는 제3 제어 신호(CS3)에 응답하여 제1 노드(N1) 및 감지선(EXT)을 서로 연결시킬 수 있다. 실시예에 따라, 제4 트랜지스터(T4)는 감지 트랜지스터(sensing transistor)로 지칭될 수 있다. 예컨대, 제4 트랜지스터(T4)는 제3 제어 신호(CS3)를 수신하는 게이트, 제1 노드(N1)에 연결되는 제1 단자, 및 감지선(EXT)에 연결된 제2 단자를 포함할 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다. 예컨대, 유기 발광 다이오드(EL)는 제1 노드(N1)에 연결된 애노드, 및 제2 전원 전압(ELVSS)을 수신하는 캐소드를 포함할 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은, LTPS(Low-Temperature Polycrystalline Silicon) 트랜지스터 및 산화물(Oxide) 트랜지스터 중 어느 하나로 구현될 수 있다.
또한, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은, PMOS 트랜지스터 또는 NMOS 트랜지스터 중 어느 하나로 구현될 수 있다.
본 명세서에서, 제1 제어 신호(CS1), 제3 제어 신호(CS3) 및 주사 신호(G)는 인가되는 트랜지스터를 턴-온 시키기 위한 게이트-온(Gate-on) 신호일 수 있다. 예컨대, 제1 제어 신호(CS1), 제3 제어 신호(CS3) 및 주사 신호(G) 각각은, 인가되는 트랜지스터의 특성에 따라 액티브 로우 신호 또는 액티브 하이 신호일 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은, NMOS 트랜지스터로 구현될 수 있으며, 이를 통해 본 발명의 화소(10)는 캐패시터(CST)의 누설 전류를 감소시킬 수 있다.
도 5는 본 발명의 실시예에 따른 화소(10-1)의 발광 구동을 나타내는 파형도이다.
이하에서, 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 화소(10-1)의 발광 구동을 설명한다.
도 5에서는 특정 화소(10-1)에 대하여 한 프레임 구간(FP) 동안 주사 신호(G), 데이터 전압(VDAT) 및 제3 제어 신호(CS3)가 도시된다. 이때, 주사 신호(G)는 상기 특정 화소(10-1)에 대응하는 주사선으로 공급되며, 데이터 전압(VDAT)은 상기 특정 화소(10-1)에 대응하는 데이터선(DL)으로 공급된다.
한 프레임 구간은 제1 서브 구간(P1), 제2 서브 구간(P2) 및 제3 서브 구간(P3)을 포함할 수 있다.
제1 서브 구간(P1) 동안, 주사 신호(G) 및 데이터 전압(VDAT)은 화소(10-1)로 공급될 수 있다. 이때, 데이터 전압(VDAT)은 임의의 값을 갖는 감지 전압(SV)을 가질 수 있다. 주사 신호(G)가 제2 트랜지스터(T2)의 게이트로 인가되면, 제2 트랜지스터(T2)는 턴-온될 수 있다. 그리고, 제2 트랜지스터(T2)는 감지 전압(SV)을, 제1 트랜지스터(T1)의 게이트로 전달할 수 있다.
또한, 제3 제어 신호(CS3)가 화소(10-1)로 공급될 수 있다. 제3 제어 신호(CS3)가 제4 트랜지스터(T4)의 게이트로 인가되면, 제4 트랜지스터(T4)는 턴-온될 수 있다. 그리고, 제4 트랜지스터(T4)는 제1 노드(N1) 및 감지선(EXT)을 서로 연결시킬 수 있다. 이때, 도 5에 도시되지 않았으나, 외부의 보상 회로는 화소(10-1)의 외부에서 감지선(EXT)을 통해 화소(10-1)의 열화를 감지할 수 있다. 예컨대, 외부의 보상 회로는 화소(10-1)의 제1 트랜지스터(T1)의 문턱 전압(threshold voltage)를 추출함으로써, 열화를 감지하고 열화 정보를 생성할 수 있다. 외부의 보상 회로는 화소(10-1)의 열화 정보를 데이터 전압 생성부에 전달하고, 데이터 전압 생성부가 보상된 데이터 전압(VDAT)을 생성할 수 있다.
실시예에 따라, 제1 서브 구간(P1) 동안의 문턱 전압의 추출은, 일 프레임 구간 동안 1 수평선(horizontal line) 별로 수행될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 문턱 전압의 추출은 디스플레이의 동작이 꺼졌을 때, 수행될 수 있다.
제2 서브 구간(P2) 동안, 주사 신호(G) 및 상기 보상된 데이터 전압(VDAT)은 화소(10-1)로 공급될 수 있다. 주사 신호(G)가 제2 트랜지스터(T2)의 게이트로 인가되면, 제2 트랜지스터(T2)는 턴-온될 수 있다. 그리고, 제2 트랜지스터(T2)는 보상된 데이터 전압(VDAT)을, 제1 트랜지스터(T1)의 게이트를 경유하여, 캐패시터(CST)로 전달할 수 있다. 캐패시터(CST)는 데이터선(DL)을 통해 전달되는 데이터 전압(VDAT)을 저장할 수 있다.
제3 서브 구간(P3) 동안, 주사 신호(G) 및 데이터 전압(VDAT)은 화소(10)로 공급되지 않을 수 있다.
이때, 캐패시터(CST)에 저장된 전압은 제1 트랜지스터(T1)의 게이트로 전달되며, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 그리고, 유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다.
상기와 같은 방식을 통해 본 발명의 실시예에 따른 화소(10-1)는, 외부 보상을 통해 화소(10-1)의 열화를 보상할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 화소(10-1)는 본 발명의 목적을 달성하는 범위에서 다양한 방식으로 외부 보상을 구현할 수 있음은 물론이다.
도 6은 본 발명의 실시예에 따른 화소(10-1)의 복구 구동을 나타내는 파형도이다.
이하에서, 도 4 내지 도 6을 참조하여 본 발명의 실시예에 따른 화소(10-1)의 복구 구동을 설명한다.
도 6에서는 특정 화소(10-1)에 대하여 한 복구 구간(RP) 동안 주사 신호(G), 데이터 전압(VDAT), 제1 제어 신호(CS1), 제2 제어 신호(CS2) 및 제3 제어 신호(CS3)가 도시된다. 이때, 주사 신호(G)는 상기 특정 화소(10-1)에 대응하는 주사선으로 공급되며, 데이터 전압(VDAT)은 상기 특정 화소(10-1)에 대응하는 데이터선(DL)으로 공급된다.
본 명세서에서, 복구 구간(RP)은, 비발광 구간으로서, 전류 또는 전압을 이용하여 소자의 회복이 진행되는 구간을 의미한다. 이때, 소자의 회복은, 전기적 및 기계적 특성이 열화가 발생되기 전으로 되돌아오는 현상을 의미하며, 줄 히팅(joule heating)에 의해 구현될 수 있다.
복구 구간(RP) 동안, 주사 신호(G), 데이터 전압(VDAT), 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)가 화소(10-1)로 공급될 수 있다.
구체적으로, 복구 구간(RP) 동안, 주사 신호(G)는 게이트-온 전압을 가질 수 있고, 데이터 전압(VDAT)은 임의의 값을 갖는 제1 전압(V1)을 가질 수 있다.
주사 신호(G)가 제2 트랜지스터(T2)의 게이트로 인가되면, 제2 트랜지스터(T2)는 턴-온될 수 있다. 그리고, 제2 트랜지스터(T2)는 데이터 전압(VDAT)을, 제1 트랜지스터(T1)의 게이트의 제1 게이트 노드(GN1)로 전달할 수 있다. 따라서, 제1 게이트 노드(GN1)는 제1 전압(V1)을 가질 수 있다.
복구 구간(RP) 동안, 제1 제어 신호(CS1)는 게이트-온 전압을 가질 수 있고, 제2 제어 신호(CS2)는 제2 전압(V2)의 전압을 가질 수 있다. 이때, 제2 전압(V2)은 제1 전압(V1)보다 클 수 있다. 본 명세서에서는 설명의 편의를 위하여, 제2 전압(V2)은 제1 전압(V1)보다 큰 것으로 설명되나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 전압(V2)은 제1 전압(V1)보다 작을 수 있다.
제1 제어 신호(CS1)가 제3 트랜지스터(T3)의 게이트로 인가되면, 제3 트랜지스터(T3)는 턴-온될 수 있다. 그리고, 제3 트랜지스터(T3)는 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트의 제2 게이트 노드(GN2)로 전달할 수 있다. 따라서, 제2 게이트 노드(GN2)는 제2 전압(V2)을 가질 수 있다.
제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 제1 전압(V1) 및 제2 전압(V2)이 각각 인가됨에 따라, 전압차에 의한 복구 전류가 게이트 저항(GR)으로 흐를 수 있다.
복구 전류는 제1 트랜지스터(T1)의 액티브 영역에 열을 발생시킬 수 있으며, 이를 통해 제1 트랜지스터(T1)는 열화로부터 회복될 수 있다.
실시예에 따라, 복구 구간(RP)은 제1 서브 구간(P1)에 포함될 수 있다. 즉, 복구 구간(RP) 동안의 복구 구동은, 제1 서브 구간(P1) 동안의 문턱 전압의 추출과 함께 진행될 수 있다. 이때, 제1 전압(V1)은 감지 전압(SV)과 동일할 수 있다.
도 7는 본 발명의 실시예에 따른 내부 보상이 적용된 화소(10-2)의 회로를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치의 내부 보상이 적용된 화소(10-2)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
캐패시터(CST)는 데이터선(DL)을 통하여 전달되는 데이터 전압(VDAT)을 저장할 수 있다. 실시예에 따라, 캐패시터(CST)는 스토리지 캐패시터(storage capacitor)로 지칭될 수 있다. 예컨대, 캐패시터(CST)는 제1 트랜지스터(T1)의 게이트에 연결된 제1 전극, 및 제1 구동 전압(ELVDD)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 구체적으로, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여, 제1 전원 전압(ELVDD)로부터 유기 발광 다이오드(EL)를 통해 제2 전원 전압(ELVSS)로 흐르는 구동 전류의 크기를 제어할 수 있다. 실시예에 따라, 제1 트랜지스터(T1)는 구동 트랜지스터(driving transistor)로 지칭될 수 있다. 예컨대, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트, 제2 노드(N2)에 연결된 제1 단자 및 제3 노드(N3)에 연결된 제2 단자를 포함할 수 있다. 이때, 제1 단자는 제7 트랜지스터(T7)를 경유하여 제1 전원 전압(ELVDD)에 연결되고, 제2 단자는 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(EL)의 애노드에 연결될 수 있다. 특히, 제1 트랜지스터(T1)의 게이트는 양측단이 각각 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 정의되는 게이트 저항을 포함할 수 있다.
제2 트랜지스터(T2)는 데이터선(DL) 및 제2 노드(N2) 사이에 연결될 수 있다. 제2 트랜지스터(T2)는 현재 주사 신호(Gi)에 응답하여 데이터 전압(VDAT)을 제2 노드(N2)로 전달할 수 있다. 실시예에 따라, 제2 트랜지스터(T2)는 스캔 트랜지스터(scan transistor)로 지칭될 수 있다. 예컨대, 제2 트랜지스터(T2)는 현재 주사 신호(Gi)를 수신하는 게이트, 데이터선(DL)에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 포함할 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1) 및 제3 노드(N3) 사이에 연결될 수 있다. 즉, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 상기 제1 트랜지스터(T1)의 제2 전극 사이에 연결될 수 있다. 제3 트랜지스터(T3)는 현재 주사 신호(Gi)에 응답하여 데이터 전압(VDAT)을 제1 노드(N1)로 전달할 수 있다. 또한, 제3 트랜지스터(T3)는 현재 주사 신호(Gi)가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결시킬 수 있다.
제4 트랜지스터(T4)는 초기화 전압(VINT) 및 제1 노드(N1) 사이에 연결될 수 있다. 제4 트랜지스터(T4)는 이전 주사 신호(Gi-1)에 응답하여 초기화 전압(VINT)을 제1 노드(N1)로 전달할 수 있다. 실시예에 따라, 제4 트랜지스터(T4)는 초기화 트랜지스터(initialization transistor)로 지칭될 수 있다. 예컨대, 제4 트랜지스터(T4)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 초기화 전압(VINT)에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 초기화 전압(VINT) 및 유기 발광 다이오드(EL)의 애노드 사이에 연결될 수 있다. 제5 트랜지스터(T5)는 이전 주사 신호(Gi-1)에 응답하여 초기화 전압(VINT)을 유기 발광 다이오드(EL)의 애노드로 전달할 수 있다. 예컨대, 제5 트랜지스터(T5)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 초기화 전압(VINT)에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 애노드에 연결된 제2 단자를 포함할 수 있다.
본 명세서에서는, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)는 이전 주사 신호(Gi-1)를 게이트를 통해 수신하는 것으로 설명되었다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 목적을 달성하는 범위에서, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)는 각각 서로 다른 주사 신호 또는 별도의 제어 신호를 수신하여 동작할 수 있다.
제6 트랜지스터(T6)는 제1 구동 전압(ELVDD) 및 제2 노드(N2) 사이에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호(E)에 응답하여 턴-온될 수 있다.
제7 트랜지스터(T7)는 제3 노드(N3) 및 유기발광 다이오드(OLED)의 애노드 사이에 연결될 수 있다. 제7 트랜지스터(T7)는 발광 제어 신호(E)에 응답하여 턴-온될 수 있다.
제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 구동 전류의 경로에 위치하며, 발광 제어 신호(E)에 대응하여 상기 구동 전류를 차단 또는 흐르게 할 수 있다.
제8 트랜지스터(T8)는 제1 제어 신호(CS1)에 응답하여 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제8 트랜지스터(T8)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다. 예컨대, 제8 트랜지스터(T8)는 제1 제어 신호(CS1)를 수신하는 게이트, 제2 제어 신호(CS2)를 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 이전 주사 신호(Gi-1)와 동일한 신호일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)는 서로 동일 또는 상이한 값을 갖는 별도의 신호로 구현될 수 있다.
유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다. 예컨대, 유기 발광 다이오드(EL)는 제7 트랜지스터(T7)에 연결된 애노드, 및 제2 전원 전압(ELVSS)을 수신하는 캐소드를 포함할 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8) 각각은, LTPS(Low-Temperature Polycrystalline Silicon) 트랜지스터 및 산화물(Oxide) 트랜지스터 중 어느 하나로 구현될 수 있다.
또한, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8) 각각은, PMOS 트랜지스터 또는 NMOS 트랜지스터 중 어느 하나로 구현될 수 있다.
본 명세서에서, 제1 제어 신호(CS1), 현재 주사 신호(Gi), 이전 주사 신호(Gi-1), 발광 제어 신호(E)는 인가되는 트랜지스터를 턴-온 시키기 위한 게이트-온(Gate-on) 신호일 수 있다. 예컨대, 제1 제어 신호(CS1), 현재 주사 신호(Gi), 이전 주사 신호(Gi-1), 발광 제어 신호(E) 각각은, 인가되는 트랜지스터의 특성에 따라 액티브 로우 신호 또는 액티브 하이 신호일 수 있다.
실시예에 따라, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8) 각각은, PMOS 트랜지스터로 구현될 수 있으며, 이를 통해 본 발명의 화소(10-2)는 응답성을 개선할 수 있다.
도 8는 본 발명의 실시예에 따른 화소(10-2)의 구동을 나타내는 파형도이다.
이하에서, 도 7 및 도 8을 참조하여 본 발명의 실시예에 따른 화소(10-2)의 발광 구동을 설명한다.
도 8에서는 특정 화소(10-2)에 대하여 한 프레임 구간(FP) 동안 발광 제어 신호(E), 이전 주사 신호(Gi-1), 현재 주사 신호(Gi), 데이터 전압(VDAT), 초기화 전압(VINT), 제1 제어 신호(CS1) 및 제2 제어 신호(CS2)가 도시된다. 이때, 현재 주사 신호(Gi)는 상기 특정 화소(10-2)에 대응하는 주사선으로 공급되며, 데이터 전압(VDAT)은 상기 특정 화소(10-1)에 대응하는 데이터선(DL)으로 공급된다. 본 명세서에서, 이전 주사 신호(Gi-1)는 특정 화소(10-2)보다 이전에 데이터 기입이 진행된 화소에 대응하는 주사 신호를 의미할 수 있다.
먼저, 한 프레임 구간(FP)은 제1 서브 구간(P1) 및 제2 서브 구간(P2)을 포함할 수 있다.
제1 서브 구간(P1)은 데이터 기입 구간으로서, 디스플레이 장치의 복수의 화소들에 대해 데이터가 기입될 수 있다. 제1 서브 구간(P1)은 초기화 구간(IP) 및 기입 구간(WP)을 포함할 수 있다.
제1 서브 구간(P1) 동안, 발광 제어 신호(E)는 화소(10-2)로 공급되지 않는다. 따라서, 제1 서브 구간(P1) 동안, 화소(10-2)는 발광하지 않을 수 있다.
초기화 구간(IP) 동안, 이전 주사 신호(Gi-1)가 화소(10-2)로 공급될 수 있다. 이에 따라, 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온될 수 있다. 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온되면, 초기화 전압(VINT)이 제1 노드(N1) 및 유기 발광 다이오드(EL)의 애노드로 전달될 수 있다. 즉, 제1 노드(N1) 및 유기 발광 다이오드(EL)는 초기화 구간(IP) 동안 초기화 전압(VINT)에 의해 초기화될 수 있다.
또한, 초기화 구간(IP) 동안, 제1 제어 신호(CS1)가 화소(10-2)로 공급될 수 있다. 이에 따라, 제8 트랜지스터(T8)는 턴-온될 수 있다. 제8 트랜지스터(T8)가 턴-온되면, 제2 제어 신호(CS2)가 제1 트랜지스터(T1)의 제2 게이트 노드(GN2)로 전달될 수 있다. 이때, 게이트 노드(GN2)는 제2 제어 신호(CS2)의 특정 전압(예컨대, 하이 레벨)을 가질 수 있다. 제1 노드(N1)에 연결된 제1 게이트 노드(GN1)는 초기화 전압(VINT)(예컨대, 로우 레벨)을 가질 수 있다. 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 제2 제어 신호(CS2)의 특정 전압 및 초기화 전압(VINT)이 각각 인가됨에 따라, 초기화 전압(VINT) 및 제2 제어 신호(CS2) 사이의 전압차에 의한 복구 전류가 제1 트랜지스터(T1)의 게이트 저항으로 흐를 수 있다. 복구 전류는 제1 트랜지스터(T1)의 액티브 영역에 열을 발생시킬 수 있으며, 이를 통해 제1 트랜지스터(T1)는 열화로부터 회복될 수 있다. 따라서, 상기와 같은 방식을 통해 초기화 구간(IP) 동안의 화소(10-2)의 회복은 적어도 한 개 이상의 프레임 단위로 반복하여 진행될 수 있다.
기입 구간(WP) 동안, 현재 주사 신호(Gi) 및 대응하는 데이터 전압(VDAT)은 화소(10-2)로 공급될 수 있다. 이에 따라, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온될 수 있다. 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온되면, 데이터 전압(VDAT)은 제2 노드(N2) 및 제3 노드(N3)를 경유하여, 제1 노드(N1)로 전달될 수 있다. 이때, 제1 노드(N1)로 전달되는 전압은, 제2 노드(N2) 및 제3 노드(N3)를 경유하는 동안, 제1 트랜지스터(T1)의 문턱 전압이 반영된 값을 가지며, 캐패시터(CST)에 의해 저장될 수 있다. 즉, 이를 통해 본 발명의 화소(10-2)의 구동 트랜지스터의 문턱 전압이 보상될 수 있다.
제2 서브 구간(P2)은 발광 구간으로서, 기입된 데이터에 따라 복수의 화소들이 발광할 수 있다.
구체적으로, 제2 서브 구간(P2) 동안, 발광 제어 신호(E)는 화소(10-2)로 공급될 수 있다. 이에 따라, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온될 수 있다. 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되면, 제1 트랜지스터(T1)는 게이트의 전압에 기초하여 구동 전류를 생성할 수 있다. 그리고, 유기 발광 다이오드(EL)는 제1 트랜지스터(T1)에 의해 생성된 상기 구동 전류에 기초하여 소정 휘도의 빛을 생성할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 내부 보상이 적용된 화소(10-3)의 회로를 나타내는 도면이다.
설명의 중복을 방지하기 위하여, 이하에서는, 도 7에 도시된 화소(10-2)와의 차이점을 중심으로 설명된다.
도 9을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치의 내부 보상이 적용된 화소(10-2)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 유기 발광 다이오드(EL)를 포함할 수 있다. 제8 트랜지스터(T8)를 제외한 다른 구성은 도 7에 도시된 화소(10-2)에서 설명된 내용과 동일하므로, 이하에서, 제8 트랜지스터(T8)에 대하여 상세하게 설명한다.
제8 트랜지스터(T8)는 제2 제어 신호(CS2)를 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제8 트랜지스터(T8)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다. 예컨대, 제8 트랜지스터(T8)는 제1 트랜지스터(T1)의 게이트에 연결된 게이트, 제2 제어 신호(CS2)를 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다. 즉, 제8 트랜지스터(T8)의 게이트와 제2 단자는 서로 연결될 수 있다.
도 10는 본 발명의 다른 실시예에 따른 화소(10-3)의 구동을 나타내는 파형도이다.
설명의 중복을 방지하기 위하여, 이하에서는, 도 7 및 도 8에 도시된 화소(10-2)와의 차이점을 중심으로 설명된다.
이하에서, 도 9 및 도 10을 참조하여 본 발명의 실시예에 따른 화소(10-3)의 발광 구동을 설명한다.
도 8에서는 특정 화소(10-3)에 대하여 한 프레임 구간(FP) 동안 발광 제어 신호(E), 이전 주사 신호(Gi-1), 현재 주사 신호(Gi), 데이터 전압(VDAT), 초기화 전압(VINT) 및 제2 제어 신호(CS2)가 도시된다.
초기화 구간(IP) 동안, 초기화 전압(VINT)이 제1 노드(N1)를 통해 제1 트랜지스터(T1)의 게이트로 제공될 수 있다. 이에 따라, 제8 트랜지스터(T8)는 턴-온될 수 있다. 제8 트랜지스터(T8)가 턴-온되면, 제2 제어 신호(CS2)가 제1 트랜지스터(T1)의 제2 게이트 노드(GN2)로 전달될 수 있다. 이때, 게이트 노드(GN2)는 제2 제어 신호(CS2)의 특정 전압(예컨대, 하이 레벨)을 가질 수 있다. 제1 노드(N1)에 연결된 제1 게이트 노드(GN1)는 초기화 전압(VINT)(예컨대, 로우 레벨)을 가질 수 있다. 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 제2 제어 신호(CS2)의 특정 전압 및 초기화 전압(VINT)이 각각 인가됨에 따라, 전압차에 의한 복구 전류가 제1 트랜지스터(T1)의 게이트 저항으로 흐를 수 있다. 복구 전류는 제1 트랜지스터(T1)의 액티브 영역에 열을 발생시킬 수 있으며, 이를 통해 제1 트랜지스터(T1)는 열화로부터 회복될 수 있다. 따라서, 상기와 같은 방식을 통해 화소(10-3)의 회복은 적어도 한 개 이상의 프레임 단위로 진행될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 내부 보상이 적용된 화소(10-4)의 회로를 나타내는 도면이다.
설명의 중복을 방지하기 위하여, 이하에서는, 도 7에 도시된 화소(10-2)와의 차이점을 중심으로 설명된다.
도 11을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치의 내부 보상이 적용된 화소(10-4)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
제4 트랜지스터(T4)는 제1 초기화 전압(VINT1) 및 제1 노드(N1) 사이에 연결될 수 있다. 제4 트랜지스터(T4)는 이전 주사 신호(Gi-1)에 응답하여 제1 초기화 전압(VINT1)을 제1 노드(N1)로 전달할 수 있다. 실시예에 따라, 제4 트랜지스터(T4)는 초기화 트랜지스터(initialization transistor)로 지칭될 수 있다. 예컨대, 제4 트랜지스터(T4)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 제1 초기화 전압(VINT1)에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 포함할 수 있다.
제5 트랜지스터(T5)는 제2 초기화 전압(VINT2) 및 유기 발광 다이오드(EL)의 애노드 사이에 연결될 수 있다. 제5 트랜지스터(T5)는 이전 주사 신호(Gi-1)에 응답하여 제2 초기화 전압(VINT2)을 유기 발광 다이오드(EL)의 애노드로 전달할 수 있다. 예컨대, 제5 트랜지스터(T5)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 제2 초기화 전압(VINT2)에 연결된 제1 단자, 및 유기 발광 다이오드(EL)의 애노드에 연결된 제2 단자를 포함할 수 있다.
제8 트랜지스터(T8)는 이전 주사 신호(Gi-1)에 응답하여 유기 발광 다이오드(EL)의 애노드에 인가된 제2 초기화 전압(VINT2)을 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제8 트랜지스터(T8)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다. 예컨대, 제8 트랜지스터(T8)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 유기 발광 다이오드(EL)의 애노드에 연결된 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
본 명세서에서는, 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)는 이전 주사 신호(Gi-1)를 게이트를 통해 수신하는 것으로 설명되었다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 목적을 달성하는 범위에서, 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)는 각각 서로 다른 주사 신호 또는 별도의 제어 신호를 수신하여 동작할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 내부 보상이 적용된 화소(10-4)의 구동을 나타내는 파형도이다.
설명의 중복을 방지하기 위하여, 이하에서는, 도 7 및 도 8에 도시된 화소(10-2)와의 차이점을 중심으로 설명된다.
이하에서, 도 11 및 도 12을 참조하여 본 발명의 실시예에 따른 화소(10-4)의 발광 구동을 설명한다.
도 12에서는 특정 화소(10-4)에 대하여 한 프레임 구간(FP) 동안 발광 제어 신호(E), 이전 주사 신호(Gi-1), 현재 주사 신호(Gi), 데이터 전압(VDAT), 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)이 도시된다.
초기화 구간(IP) 동안, 이전 주사 신호(Gi-1)가 화소(10-4)로 공급될 수 있다. 이에 따라, 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)가 턴-온될 수 있다. 제4 트랜지스터(T4)가 턴-온되면, 제1 초기화 전압(VINT1)이 제1 노드(N1)으로 전달될 수 있다. 제5 트랜지스터(T5)가 턴-온되면, 제2 초기화 전압(VINT2)이 유기 발광 다이오드(EL)의 애노드로 전달될 수 있다. 즉, 제1 노드(N1) 및 유기 발광 다이오드(EL)는 초기화 구간(IP) 동안 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)에 의해 각각 초기화될 수 있다.
제8 트랜지스터(T8)가 턴-온되면, 제2 초기화 전압(VINT2)이 제1 트랜지스터(T1)의 제2 게이트 노드(GN2)로 전달될 수 있다. 이때, 게이트 노드(GN2)는 제2 초기화 전압(VINT2)(예컨대, 로우 레벨)을 가질 수 있다. 제1 노드(N1)에 연결된 제1 게이트 노드(GN1)는 제1 초기화 전압(VINT1)(예컨대, 하이 레벨)을 가질 수 있다. 제1 게이트 노드(GN1) 및 제2 게이트 노드(GN2)로 제1 초기화 전압(VINT1) 및 제2 초기화 전압(VINT2)이 각각 인가됨에 따라, 전압차에 의한 복구 전류가 제1 트랜지스터(T1)의 게이트 저항으로 흐를 수 있다. 복구 전류는 제1 트랜지스터(T1)의 액티브 영역에 열을 발생시킬 수 있으며, 이를 통해 제1 트랜지스터(T1)는 열화로부터 회복될 수 있다. 따라서, 상기와 같은 방식을 통해 화소(10-4)의 회복은 적어도 한 개 이상의 프레임 단위로 진행될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 내부 보상이 적용된 화소(10-5)의 회로를 나타내는 도면이다.
설명의 중복을 방지하기 위하여, 이하에서는, 도 11에 도시된 화소(10-4)와의 차이점을 중심으로 설명된다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 디스플레이 장치의 내부 보상이 적용된 화소(10-5)는 캐패시터(CST), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 유기 발광 다이오드(EL)를 포함할 수 있다.
제8 트랜지스터(T8)는 이전 주사 신호(Gi-1)에 응답하여 제2 초기화 전압(VINT2)을 제1 트랜지스터(T1)의 게이트에 전달할 수 있다. 실시예에 따라, 제8 트랜지스터(T8)는 복구 트랜지스터(recovery transistor)로 지칭될 수 있다. 예컨대, 제8 트랜지스터(T8)는 이전 주사 신호(Gi-1)를 수신하는 게이트, 제2 초기화 전압(VINT2)을 수신하는 제1 단자, 및 제1 트랜지스터(T1)의 게이트에 연결된 제2 단자를 포함할 수 있다.
도 13에 도시된 화소(10-5)의 회로는, 도 11에 도시된 화소(10-4)의 회로와, 제8 트랜지스터(T8)의 제1 단자가 제2 초기화 전압(VINT2)에 직접 연결되어 있다는 점에서 차이가 있으므로, 도 12에 도시된 화소의 구동 방법에 따라 동작할 수 있다. 따라서, 도 14에 도시된 화소(10-5)의 구동 방법에 대한 설명은 생략된다.
도 14은 본 발명의 실시예에 따른 디스플레이 장치(1)를 나타내는 도면이다.
본 발명의 실시예에 의한 디스플레이 장치(1)는 화소부(PX), 데이터 구동부(2), 주사 구동부(3), 발광 구동부(4), 전압 생성부(5) 및 타이밍 제어부(6)를 포함할 수 있다.
화소부(PX)는 복수의 화소(10)들을 포함할 수 있으며, 구체적으로 화소부(PX)는 복수의 주사선들(S0~Sn, n은 자연수), 복수의 발광 제어선들(E1~En), 및 복수의 데이터선들(D1~Dm, m은 자연수)과 연결될 수 있다. 또한, 화소부(PX)는 전압 생성부(5)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 제공받을 수 있다.
설명의 편의를 위하여, 도 14에는 복수의 화소들이 네개의 블록으로 도시되었다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 화소(10)들은 복수의 주사선들(S0~Sn), 복수의 보조선들(C1~Cn), 복수의 발광 제어선들(E1~En), 및 복수의 데이터선들(D1~Dm)과 연결될 수 있다. 또한, 화소들은 전압 생성부(5)로부터 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 제공받을 수 있다.
화소들은 주사선들(S0~Sn)로부터 주사 신호들을 공급받고, 상기 주사 신호들과 동기된 데이터 전압들을 데이터선들(D1~Dm)로부터 공급받을 수 있다.
데이터 전압을 공급받은 화소들은 제1 구동 전압(ELVDD)으로부터 유기 발광 다이오드(미도시)를 경유하여 제2 구동 전압(ELVSS)으로 흐르는 구동 전류의 양을 제어할 수 있으며, 이때 상기 유기발광 다이오드는 상기 구동 전류의 양에 대응하는 휘도의 빛을 생성할 수 있다.
또한, 각각의 화소들은 복수의 주사선들(S0~Sn)과 연결될 수 있다. 실시예에 따라, 각각의 화소들은 현재 주사선 및 이전 주사선과 연결될 수 있다. 예컨대, i번째 수평라인에 위치하는 화소들은 제i 주사선(Si) 및 제i-1 주사선(Si-1)과 연결될 수 있다.
데이터 구동부(2)는 데이터 구동부 제어 신호(DCS)에 대응하여 복수의 데이터선들(D1~Dm)로 복수의 데이터 전압들을 공급할 수 있다.
복수의 데이터선들(D1~Dm)로 공급된 복수의 데이터 전압들은 각 주사 신호에 의하여 선택된 화소들로 공급될 수 있다.
이를 위하여, 데이터 구동부(2)는 주사 신호들과 동기하여 복수의 데이터선들(D1~Dm)로 복수의 데이터 전압들을 공급할 수 있다.
주사 구동부(3)는 타이밍 제어부(6)로부터의 주사 구동부 제어 신호(SCS)에 대응하여 복수의 주사선들(S0~Sn)로 복수의 주사 신호들을 공급할 수 있다.
예컨대, 주사 구동부(3)는 복수의 주사선들(S0~Sn)로 복수의 주사 신호들을 순차적으로 공급할 수 있다. 복수의 주사선들(S0~Sn)로 복수의 주사 신호들이 순차적으로 공급되면 화소들이 수평라인 단위로 순차적으로 선택될 수 있다.
이때, 주사 신호는 상기 주사 신호를 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨을 가질 수 있다. 즉, 주사 신호는 게이트 온 전압을 가질 수 있다.
발광 구동부(4)는 타이밍 제어부(6)로부터의 발광 구동부 제어 신호(ECS)에 대응하여 복수의 발광 제어선들(E1~En)로 복수의 발광 제어 신호들을 공급할 수 있다.
예컨대, 발광 구동부(4)는 복수의 발광 제어선들(E1~En)로 복수의 발광 제어 신호들을 순차적으로 공급할 수 있다.
이때, 발광 제어 신호는 상기 발광 제어 신호를 공급받는 트랜지스터가 턴-오프될 수 있는 전압 레벨을 가질 수 있다. 즉, 발광 제어 신호는 게이트 오프 전압을 가질 수 있다.
전압 생성부(5)는 타이밍 제어부(6)로부터의 전압 생성부 제어 신호(VCS)에 대응하여, 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 생성하고, 화소부(PX)에 제공할 수 있다.
그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)은 외부로부터 공급될 수 있다.
이때, 초기화 전압(VINT)은 데이터 전압의 전압보다 낮도록 설정될 수 있다. 예컨대, 초기화 전압(VINT)은 유기발광 다이오드가 비발광되도록 설정될 수 있다.
타이밍 제어부(6)는 외부로부터 공급되는 제어 신호들에 대응하여 주사 구동부 제어 신호(SCS), 데이터 구동부 제어 신호(DCS), 발광 구동부 제어 신호(ECS), 및 전압 생성부 제어 신호(VCS)를 생성할 수 있다.
이때, 주사 구동부 제어 신호(SCS)는 주사 구동부(3)로 공급되고, 데이터 구동부 제어 신호(DCS)는 데이터 구동부(2)로 공급될 수 있다. 또한, 발광 구동부 제어 신호(ECS)는 발광 구동부(4)로 공급되고, 전압 생성부 제어 신호(VCS)는 전압 생성부(5)로 공급될 수 있다.
또한, 타이밍 제어부(6)는 외부에서 입력되는 영상 데이터를 데이터 구동부(2)의 사양에 맞는 영상 데이터로 변환하여, 데이터 구동부(2)로 공급할 수 있다.
주사 구동부 제어 신호(SCS)는 주사 시작 신호 및 클럭 신호들을 포함할 수 있다. 주사 시작 신호는 주사 신호들의 공급 타이밍을 제어하며, 클럭신호들은 주사 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
데이터 구동부 제어 신호(DCS)는 소스 시작 신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함할 수 있다. 소스 시작 신호는 데이터 구동부(2)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(2)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(2)의 출력 타이밍을 제어할 수 있다.
발광 구동부 제어 신호(ECS)는 발광 시작 신호 및 클럭 신호들을 포함할 수 있다. 발광 시작 신호는 발광 제어 신호의 공급 타이밍을 제어하며, 클럭 신호들은 발광 시작 신호를 쉬프트시키기 위하여 사용될 수 있다.
한편, 도 14에서는 각각 n+1개의 주사선들(S0~Sn) 및 n개의 발광 제어선들(E1~En)이 도시되었지만, 이에 제한되지는 않는다. 일례로, 구동의 안정성을 위하여 더미 주사선들, 더미 발광 제어선들, 및 더미 초기화선들이 추가로 형성될 수 있다.
또한, 도 14에서는 데이터 구동부(2), 주사 구동부(3), 발광 구동부(4), 전압 생성부(5), 및 타이밍 제어부(6)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
실시예에 따라, 데이터 구동부(2), 주사 구동부(3), 발광 구동부(4), 전압 생성부(5), 및 타이밍 제어부(6)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
본 발명의 실시예에 따른, 디스플레이 장치(1)는 도 1 내지 도 13에서 설명된 내용을 바탕으로, 화소(10)의 열화를 회복시킬 수 있다. 실시예에 따라, 대형 디스플레이로 구현된 디스플레이 장치(1)는 디스플레이가 동작하지 않는 백스테이지(backstage)에서 동작할 수 있으며, 모바일 디스플레이로 구현된 디스플레이 장치(1)는 충전중일 때 회복 동작을 진행할 수 있다.
상술한 방식을 통하여, 본 발명의 화소 및 이를 포함하는 디스플레이 장치는 다양한 스트레스(예컨대, 기계적 스트레스 또는 전기적 스트레스)에 의한 소자 자체의 열화를 보상하여 표시 품질을 향상시킬 수 있는 효과가 있으며, 표시 패널의 내구성 및 수명을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 화소 및 이를 포함하는 디스플레이 장치는 보상 시간을 감소시킴으로써, 고속 및 고해상도 표시패널의 보상율을 향상시킬 수 있으며, 외부 회로에서 공급 가능한 데이터 범위를 늘리지 않고 보상하여, 외부 회로의 부담을 감소시키고, 비용 및 전력 소비를 감소시킬 수 있는 효과가 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 컨트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
1: 디스플레이 장치
2: 데이터 구동부
3: 주사 구동부
4: 발광 구동부
5: 전압 생성부
6: 타이밍 제어부
10: 화소

Claims (15)

  1. 제1 노드로 공급되는 구동 전류에 따라 발광하는 유기 발광 다이오드;
    게이트의 전압에 기초하여 상기 구동 전류를 제어하는1 트랜지스터;
    주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하는 제2 트랜지스터;
    제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하는 제3 트랜지스터; 및
    상기 데이터 전압을 저장하는 저장 캐패시터를 포함하고,
    상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고,
    복구 구간동안 상기 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 데이터 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 데이터 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는, 화소.
  2. 제1항에 있어서,
    상기 복구 구간은, 적어도 한 개 이상의 프레임 단위로 반복하여 진행되는 것을 특징으로 하는, 화소.
  3. 제1항에 있어서,
    상기 제1 제어 신호 및 상기 제2 제어 신호는 상기 주사 신호와 서로 동일한, 화소.
  4. 제1항에 있어서,
    제3 제어 신호에 응답하여 제1 노드 및 감지선을 서로 연결시키기 위한 제4 트랜지스터를 더 포함하고,
    상기 제3 제어 신호가 상기 제4 트랜지스터의 게이트로 인가되면, 외부의 보상 회로가 상기 감지선을 통해 열화를 감지할 수 있는, 화소.
  5. 제4항에 있어서,
    상기 제1 제어 신호, 상기 제2 제어 신호 및 상기 제3 제어 신호는, 상기 주사 신호와 동일한, 화소.
  6. 제4항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는, NMOS 트랜지스터인, 화소.
  7. 제6항에 있어서,
    상기 저장 캐패시터는, 상기 제1 트랜지스터의 상기 게이트에 연결된 제1 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하는, 화소
  8. 공급되는 구동 전류에 따라 발광하는 유기 발광 다이오드;
    게이트의 전압에 기초하여 상기 구동 전류를 제어하는 제1 트랜지스터;
    현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하는 제2 트랜지스터;
    상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결하는 제3 트랜지스터;
    이전 주사 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하는 제4 트랜지스터;
    상기 이전 주사 신호에 응답하여 상기 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하는 제5 트랜지스터;
    발광 제어 신호에 응답하여 제1 구동 전압 및 상기 제1 트랜지스터의 제1 단자 사이를 연결하는 제6 트랜지스터;
    상기 발광 제어 신호에 응답하여 상기 유기 발광 다이오드 및 상기 제1 트랜지스터의 제2 단자 사이를 연결하는 제7 트랜지스터;
    제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하는 제8 트랜지스터; 및
    상기 데이터 전압을 저장하는 저장 캐패시터를 포함하고,
    상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고,
    초기화 구간동안, 상기 이전 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 초기화 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 초기화 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는, 화소.
  9. 제8항에 있어서,
    발광 제어 신호에 응답하여 제1 구동 전압 및 상기 제1 트랜지스터의 제1 단자 사이를 연결하는 제6 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 유기 발광 다이오드 및 상기 제1 트랜지스터의 제2 단자 사이를 연결하는 제7 트랜지스터를 더 포함하는, 화소.
  10. 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드;
    게이트의 전압에 기초하여 상기 구동 전류를 제어하기 위한 제1 트랜지스터;
    현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하기 위한 제2 트랜지스터;
    상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결시키기 위한 제3 트랜지스터;
    이전 주사 신호에 응답하여 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 제4 트랜지스터;
    상기 이전 주사 신호에 응답하여 상기 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하기 위한 제5 트랜지스터;
    상기 제1 트랜지스터의 상기 게이트의 전압에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 복구 트랜지스터; 및
    상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고,
    상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고,
    초기화 구간동안, 상기 이전 주사 신호가 공급됨에 따라, 상기 초기화 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 초기화 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는, 화소.
  11. 제10항에 있어서,
    발광 제어 신호에 응답하여 제1 구동 전압 및 상기 제1 트랜지스터의 제1 단자 사이를 연결시키기 위한 제6 트랜지스터; 및
    상기 발광 제어 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 및 상기 제1 트랜지스터의 제2 단자 사이를 연결시키기 위한 제7 트랜지스터를 더 포함하는, 화소.
  12. 공급되는 구동 전류에 따라 발광하기 위한 유기 발광 다이오드;
    게이트의 전압에 기초하여 상기 구동 전류를 제어하는 제1 트랜지스터;
    현재 주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하는 제2 트랜지스터;
    상기 현재 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 형태로 연결하는 제3 트랜지스터;
    이전 주사 신호에 응답하여 제1 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하는 제4 트랜지스터;
    상기 이전 주사 신호에 응답하여 제2 초기화 전압을 상기 유기 발광 다이오드의 애노드로 전달하는 제5 트랜지스터;
    상기 이전 주사 신호에 응답하여 상기 제2 초기화 전압을 상기 제1 트랜지스터의 상기 게이트로 전달하기 위한 복구 트랜지스터; 및
    상기 데이터 전압을 저장하기 위한 저장 캐패시터를 포함하고,
    상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고,
    초기화 구간동안, 상기 이전 주사 신호가 공급됨에 따라, 상기 제1 초기화 전압 및 상기 제2 초기화 전압은 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 제1 초기화 전압 및 상기 제2 초기화 전압의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는, 화소.
  13. 제12항에 있어서,
    상기 복구 트랜지스터는, 상기 이전 주사 신호에 응답하여 상기 유기 발광 다이오드의 상기 애노드 및 상기 제1 트랜지스터의 상기 게이트 사이를 연결시키는, 화소.
  14. 제12항에 있어서,
    상기 복구 트랜지스터는, 상기 이전 주사 신호에 응답하여 상기 제2 초기화 전압 및 상기 제1 트랜지스터의 상기 게이트 사이를 연결시키는, 화소.
  15. 복수의 화소들을 포함하는 화소부;
    상기 화소들에 연결된 복수의 데이터선들로 데이터 전압들을 공급하기 위한 데이터 구동부; 및
    상기 화소들에 연결된 복수의 주사선들로 주사 신호들을 공급하기 위한 주사 구동부를 포함하고,
    상기 복수의 화소들 중 적어도 어느 하나는,
    제1 노드로 공급되는 구동 전류에 따라 발광하는 유기 발광 다이오드;
    게이트의 전압에 기초하여 상기 구동 전류를 제어하는 제1 트랜지스터;
    주사 신호에 응답하여 데이터 전압을 상기 제1 트랜지스터의 상기 게이트에 전달하는 제2 트랜지스터;
    제1 제어 신호에 응답하여 제2 제어 신호를 상기 제1 트랜지스터의 상기 게이트로 전달하는 제3 트랜지스터; 및
    상기 데이터 전압을 저장하는 저장 캐패시터를 포함하고,
    상기 게이트는, 양측단이 각각 제1 게이트 노드 및 제2 게이트 노드로 정의되는 게이트 저항을 포함하고,
    복구 구간동안 상기 주사 신호 및 상기 제1 제어 신호가 공급됨에 따라, 상기 데이터 전압 및 상기 제2 제어 신호는 상기 제1 게이트 노드 및 상기 제2 게이트 노드로 각각 공급되고, 상기 데이터 전압 및 상기 제2 제어 신호 사이의 전압차에 의한 복구 전류가 상기 게이트 저항으로 흐르는, 디스플레이 장치.
KR1020210093087A 2020-07-15 2021-07-15 화소 및 이를 포함하는 디스플레이 장치 KR102649386B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200087727 2020-07-15
KR20200087727 2020-07-15

Publications (2)

Publication Number Publication Date
KR20220009360A true KR20220009360A (ko) 2022-01-24
KR102649386B1 KR102649386B1 (ko) 2024-03-20

Family

ID=80050010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210093087A KR102649386B1 (ko) 2020-07-15 2021-07-15 화소 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102649386B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204479A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 픽셀의 방전을 위해 감마 전압을 스왑하는 전자 장치 및 방법
US11935477B2 (en) 2022-07-18 2024-03-19 Samsung Display Co., Ltd. Pixel and display device including the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100035847A (ko) * 2008-09-29 2010-04-07 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20110054767A (ko) * 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR20120014716A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20150060195A (ko) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조방법
KR20180089917A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20190063495A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
KR20210057277A (ko) 2019-11-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102265368B1 (ko) 2015-01-13 2021-06-15 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100035847A (ko) * 2008-09-29 2010-04-07 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20110054767A (ko) * 2009-11-18 2011-05-25 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR20120014716A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20150060195A (ko) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조방법
KR102265368B1 (ko) 2015-01-13 2021-06-15 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
KR20180089917A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20190063495A (ko) * 2017-11-29 2019-06-10 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
KR20210057277A (ko) 2019-11-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204479A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 픽셀의 방전을 위해 감마 전압을 스왑하는 전자 장치 및 방법
US11935477B2 (en) 2022-07-18 2024-03-19 Samsung Display Co., Ltd. Pixel and display device including the same

Also Published As

Publication number Publication date
KR102649386B1 (ko) 2024-03-20

Similar Documents

Publication Publication Date Title
KR102265368B1 (ko) 화소, 이를 포함하는 표시 장치 및 그 구동방법
US9911384B2 (en) Scan driver, organic light emitting diode display device and display system including the same
KR102290483B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
CN108399886B (zh) 像素以及具有该像素的显示设备
KR102595263B1 (ko) 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
CN107038999B (zh) 像素
CN113129818B (zh) 电致发光显示装置
EP3419010B1 (en) All-around display device and pixel in the same
CN113066428B (zh) 电致发光显示装置
CN108399892B (zh) 像素以及具有像素的显示设备
KR102426457B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
US10720107B2 (en) Display device
KR102285398B1 (ko) 유기 발광 표시 장치
KR102372054B1 (ko) 표시 장치 및 화소
KR102649386B1 (ko) 화소 및 이를 포함하는 디스플레이 장치
CN108269528B (zh) 有机发光显示面板和包括其的有机发光显示装置
CN108281115B (zh) 显示装置、显示面板、驱动方法和选通驱动器电路
KR20170049780A (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102653575B1 (ko) 표시 장치
KR102540994B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102379393B1 (ko) 유기발광표시장치
US10978001B2 (en) Pixel of a display panel having a panel deviation compensation voltage and display device
KR20140000075A (ko) 파워 유닛 및 이를 구비하는 유기 발광 표시 장치
KR102650360B1 (ko) 표시장치와 그 구동 방법
CN111739470B (zh) 像素驱动电路、驱动方法及显示面板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right