JP2024028385A - 画素回路及びその駆動方法、表示装置 - Google Patents

Abstract

【課題】画素回路及びその駆動方法、表示装置（８００）を提供する。【解決手段】当該画素回路は、複数の画素補償回路（０１１）を含み、各画素補償回路（０１１）が同一列に位置するＭ個の発光ユニット（０２１）に接続され、つまり、１つの画素補償回路（０１１）がＭ個の発光ユニットの駆動（０２１）に用いられることができるため、設置する必要がある画素補償回路（０１１）の数が低減することができる。さらに、各発光制御信号端グループ（０３）に含まれるＭ個の発光制御信号端（ＥＭ）の夫々は、１つの画素補償回路グループ（０１１）（つまり、Ｋ行の画素補償回路（０１１））に接続されることができるため、設置する必要がある信号端の数が低減し、回路基板に対して画素回路が占める面積がさらに減少し、狭い額縁の表示パネルの実現により有利となる。【選択図】図１

Description

[関連出願の相互参照]
本願は、出願番号がＣＮ２０１８１０６０７７８９．５であって、出願日が２０１８年６月１３日である中国特許出願に基づき優先権を主張し、当該中国特許出願のすべての開示内容を本願の一部としてここに援用する。

本開示の実施例は、画素回路及びその駆動方法、表示装置に関する。

アクティブマトリクス発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）は、自己発光可能な電流型発光素子であり、応答が高速で、リフレッシュ頻度が高く、かつ消費電力が低いなどの特点を有するため、高性能表示パネルに適用されることが増えている。

関連技術では、一般的に、表示パネルはアレイ状に配列されている複数の画素ユニットを含み、各画素ユニットは発光ユニット及びこの発光ユニットに接続される画素補償回路を備えている。当該画素補償回路は、発光ユニットを駆動する駆動トランジスタの閾値電圧がドリフトすることで、発光ユニットを流れる電流の大きさにばらつきが生じるといった問題を回避でき、よって表示パネルの輝度の均一性を確保できる。

表示パネルにおける画素ユニットの数が多い場合、画素補償回路の数が多くなり、回路基板に対して画素補償回路の占める面積も大きくなり、狭い額縁表示パネルの実現に不利になってしまう。

本開示の少なくとも一つの実施例によれば、
アレイ状に配列されている複数の画素補償回路グループを備え、各画素補償回路グループがＫ行の画素補償回路を含み、Ｋが１より大きい整数であり、各行の画素補償回路が少なくとも１つの画素補償回路を含み、
各前記画素補償回路は、動作中で、１つの発光ユニットグループに接続されることが許容され、各前記発光ユニットグループが同一列に位置するＭ（Ｍが１より大きい整数である）個の発光ユニットを含むように配置され、
前記画素回路は、前記複数の画素補償回路グループに一対一で対応する複数の発光制御信号端グループをさらに含み、各前記発光制御信号端グループが発光制御信号端をＭ個含み、各画素補償回路グループにおける各画素補償回路のいずれも対応する１つの発光制御信号端グループにおけるＭ個の発光制御信号端に接続され、
各前記画素補償回路が接続されるＭ個の発光制御信号端は、前記画素補償回路に接続されるＭ個の発光ユニットに一対一で対応し、各前記発光制御信号端は、それに接続される画素補償回路により、対応する発光ユニットを駆動して発光させる、画素回路が提供される。

前記画素回路は、前記複数の画素補償回路グループに一対一で対応する複数の総発光制御信号端をさらに含み、各前記総発光制御信号端は、対応する１つの画素補償回路グループにおける各画素補償回路に接続されてもよい。

各発光ユニットグループにおける、同一列に位置する前記Ｍ個の発光ユニットは互いに隣接してもよい。

Ｍ＝２であってもよい。

各画素補償回路グループにおける前記Ｋ行の画素補償回路は互いに隣接してもよい。

Ｋ＝２であってもよい。

各前記画素補償回路が接続されるＭ個の発光制御信号端のうちの第ｍ（ｍがＭ以下の正整数である）の発光制御信号端は、前記画素補償回路が接続されるＭ個の発光ユニットのうちの第ｍの発光ユニットに対応してもよい。

各前記画素補償回路は、リセットサブ回路と、第１の発光制御サブ回路と、Ｍ個の第２の発光制御サブ回路とを含み、
前記リセットサブ回路は、それぞれリセット信号端とリセット電源端に接続され、前記リセットサブ回路と前記第１の発光制御サブ回路とは第１のノードで接続され、前記リセットサブ回路は、前記リセット信号端からのリセット信号に応じて、前記リセット電源端からのリセット電源信号を前記第１のノードに入力するために用いられ、
前記第１の発光制御サブ回路は、それぞれ前記総発光制御信号端、電源端、データ信号端、駆動電源端に接続され、前記第１の発光制御サブ回路と前記Ｍ個の第２の発光制御サブ回路とは第２のノードで接続され、前記第１の発光制御サブ回路は、前記第１のノードの電位と、前記総発光制御信号端からの総発光制御信号と、電源端からの電源信号と、前記駆動電源端からの駆動電源信号とに応じて、前記データ信号端からのデータ信号を前記第２のノードに入力するために用いられ、
各前記第２の発光制御サブ回路は、それぞれ対応する１つの発光制御信号端グループにおける１つの発光制御信号端および１つの発光ユニットに接続され、各前記第２の発光制御サブ回路は、それに接続される発光制御信号端から提供される発光制御信号に応じて、それに接続される発光ユニットを駆動して発光させるために用いられてもよい。

各前記第２の発光制御サブ回路は第１のトランジスタを含み、
前記第１のトランジスタのゲートは１つの発光制御信号端に接続され、前記第１のトランジスタの第１の電極は前記第２のノードに接続され、前記第１のトランジスタの第２の電極は１つの発光ユニットに接続されてもよい。

前記リセットサブ回路は第２のトランジスタを含み、
前記第２のトランジスタのゲートは、前記リセット信号端に接続され、前記第２のトランジスタの第１の電極はリセット電源端に接続され、前記第２のトランジスタの第２の電極は前記第１のノードに接続され、
前記第１の発光制御サブ回路は、第３のトランジスタと、第４のトランジスタと、第５のランジスタと、第６のトランジスタと、蓄積コンデンサとを含み、
前記第３のトランジスタのゲートは前記駆動電源端に接続され、前記第３のトランジスタの第１の電極は前記データ信号端に接続され、前記第３のトランジスタの第２の電極は第３のノードに接続され、
前記第４のトランジスタのゲートは前記総発光制御信号端に接続され、前記第４のトランジスタの第１の電極は前記第３のノードに接続され、前記第４のトランジスタの第２の電極は前記電源端に接続され、
前記第５のランジスタのゲートは前記第１のノードに接続され、前記第５のランジスタの第１の電極は前記第３のノードに接続され、前記第５のランジスタの第２の電極は前記第２のノードに接続され、
前記第６のトランジスタのゲートは前記駆動電源端に接続され、前記第６のトランジスタの第１の電極は前記第１のノードに接続され、前記第６のトランジスタの第２の電極は前記第２のノードに接続され、
前記蓄積コンデンサの一端は前記電源端に接続され、前記蓄積コンデンサの他端は前記第１のノードに接続されてもよい。

本開示の少なくとも一つの実施例によれば、上記のような画素回路に適用される画素回路の駆動方法が提供され、前記方法は、Ｍ個の駆動サブフレームで前記画素回路を駆動することを含み、各前記駆動サブフレームは複数の駆動段階を含み、各前記駆動サブフレームに含まれる駆動段階の数は前記画素回路に含まれる画素補償回路グループの数と発光制御信号端グループの数に等しく、前記複数の駆動段階は複数の発光制御信号端グループに一対一で対応し、
前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、各前記駆動段階の発光サブ段階において、対応する１つの発光制御信号端グループに含まれるＭ個の発光制御信号端のうちの１つの目標発光制御信号端から提供される目標発光制御信号の電位が有効電位であり、前記目標発光制御信号端以外の他の発光制御信号端から提供される発光制御信号の電位が無効電位であり、前記目標発光制御信号端に接続される１つの画素補償回路グループは、前記目標発光制御信号による制御の下で、前記目標発光制御信号端に対応する発光ユニットを駆動して発光させることを含む。

前記画素回路は、前記複数の画素補償回路グループに一対一で対応する複数の総発光制御信号端を含み、各前記総発光制御信号端は対応する１つの画素補償回路グループにおける各画素補償回路に接続され、
前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、各前記駆動段階の発光サブ段階において、前記目標発光制御信号端に接続される１つの画素補償回路グループに対応する１つの総発光制御信号端から提供される総発光制御信号の電位は、有効電位であることを含んでもよい。

各発光ユニットグループは同一列に位置しかつ隣接する２つの発光ユニットを含み、各発光制御信号端グループは２つの発光制御信号端を含み、
前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、２つの駆動サブフレームで前記画素回路を駆動することを含み、
前記２つの駆動サブフレームで前記画素回路を駆動することは、
第１駆動サブフレームの各前記駆動段階の発光サブ段階において、前記駆動段階に対応する１つの発光制御信号端グループにおける一方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、他方の発光制御信号端から提供される発光制御信号の電位が無効電位であることと、
第２駆動サブフレームの各前記駆動段階の発光サブ段階において、前記駆動段階に対応する１つの発光制御信号端グループにおける前記他方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、前記他方の発光制御信号端以外の一方の発光制御信号端から提供される発光制御信号の電位が無効電位であることとを含んでもよい。

各前記画素補償回路は、リセットサブ回路と、第１の発光制御サブ回路と、Ｍ個の第２の発光制御サブ回路とを含み、各前記駆動段階は、前記発光サブ段階の前のリセットサブ段階と、Ｋ個の補償サブ段階とをさらに含み、
前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、
前記リセットサブ段階において、前記駆動段階に対応する１つの発光制御信号端グループに接続される１つの画素補償回路グループにおいて、第１行の画素補償回路のリセット信号端から提供されるリセット信号の電位が有効電位であり、前記リセットサブ回路が、前記リセット信号に応じて、リセット電源端からのリセット電源信号を第１のノードに入力することと、
前記Ｋ個の補償サブ段階の第ｋ（ｋがＫ以下の正整数である）補償サブ段階において、前記１つの画素補償回路グループにおいて、第ｋ行の画素補償回路が接続される駆動電源端から提供される駆動電源信号の電位が有効電位であり、前記１つの画素補償回路グループに接続される総発光制御信号端から提供される総発光制御信号の電位が無効電位であり、前記第ｋ行の画素補償回路において各画素補償回路の第１の発光制御サブ回路は、前記駆動電源信号、前記第１のノードの電位、及び電源端から提供される電源信号に応じて、データ信号端からのデータ信号を第２のノードに入力することと、
前記発光サブ段階において、前記１つの画素補償回路グループに接続される総発光制御信号の電位が有効電位であり、前記１つの画素補償回路グループにおいて、各画素補償回路のＭ個の第２の発光制御サブ回路のうち、前記目標発光制御信号端に接続される第２の発光制御サブ回路が、前記目標発光制御信号に応じて、それに接続される発光ユニットを駆動して発光させることと、をさらに含んでもよい。

本開示の少なくとも一つの実施例によれば、
上記の画素回路と、
それぞれＭ（Ｍが１より大きい整数である）個の発光ユニットが含まれる複数の発光ユニットグループとを含み、
前記画素回路における各画素補償回路は１つの前記発光ユニットグループに接続される、表示装置が提供される。

本発明の実施例に係る技術案をさらに明らかに説明するために、以下に実施例に係る添付図面について簡単に紹介する。言うまでもないが、以下に記載の図面は、ただ本発明のある実施例に係るものであり、本発明に対し制限するものではない。

図１は、本開示の少なくとも一つの実施例による画素回路の構成模式図である。 図２は、本開示の少なくとも一つの実施例による他の画素回路の構成模式図である。 図３は、本開示の少なくとも一つの実施例による画素補償回路の構成模式図である。 図４は、本開示の少なくとも一つの実施例による他の画素補償回路の構成模式図である。 図５は、本開示の少なくとも一つの実施例による画素回路の駆動方法のフローチャートである。 図６は、本開示の少なくとも一つの実施例による、１フレームの走査期間を２つの駆動サブフレームに分割する様子の模式図である。 図７は、本開示の少なくとも一つの実施例による画素回路の駆動プロセスのタイミングチャートである。 図８は、本開示の少なくとも一つの実施例による表示装置の構成模式図である。

本発明の実施例の目的、技術案および利点をより明確にするために、以下、本発明の実施例の図面を参照し、本発明の実施例の技術案について、明らかにかつ完全に説明する。説明される実施例は、本発明の一部の実施例であり、全ての実施例ではないことが明らかである。説明される本発明の実施例に基づき、当業者が創造的な労働を必要としない前提で得られる他の実施例は、全て本発明の保護範囲に属する。

別途定義されない限り、ここに使用される技術用語又は科学用語とは、本発明の分野において一般的なスキルを持つ人によって理解される通常の意味を示すべきである。本開示に使用される「第１」、「第２」及び類似する用語は、何らの順番、数又は重要性を示すものではなく、異なる構成要素を区別するものに過ぎない。同様に、「含む」や「有する」などの類似する用語とは、前述の要素や物体は後に挙げられる要素や物体及びそれらに同等なものを網羅する意味であり、他の要素や物体を除外するものではない。「接続」や「繋がる」などの類似する用語は、物理的又は機械的な接続に限定されていなく、電気的な接続を含むことができ、直接か間接かに拘らない。「上」、「下」、「左」、「右」などの用語は、ただ相対的な位置関係を示すものであり、記述される対象の絶対位置が変更したら、当該相対的な位置関係がそれに従って変更することもある。

本開示の全ての実施例では、採用されるトランジスタは、いずれも薄膜トランジスタや電界効果トランジスタ、又は同じ特性を持つ他のデバイスであってもよく、回路においての役割によると、本開示の実施例で採用されるトランジスタは、主にスイッチングトランジスタである。ここで採用されるスイッチングトランジスタは、ソースとドレインとが対称であるので、そのソースとドレインが交換可能である。本開示の実施例では、その中のソースが第１の電極、ドレインが第２の電極と呼ばれる。図面における形態によって、トランジスタの中間端子がゲート、信号入力端子がソース、信号出力端子がドレインであるように規定されている。なお、本開示の実施例で採用されるスイッチングトランジスタは、Ｐ型スイッチングトランジスタ又はＮ型スイッチングトランジスタのうちのいずれを含んでもよい。ここで、Ｐ型スイッチングトランジスタは、ゲートが低レベルになる場合にオン、ゲートが高レベルになる場合にオフとなり、Ｎ型スイッチングトランジスタは、ゲートが高レベルになる場合にオン、ゲートが低レベルになる場合にオフとなる。

本開示に記載される「有効電位」とは、スイッチングトランジスタをオンにする電位であり、本開示に記載される「無効電位」とは、スイッチングトランジスタをオフにする電位である。

例えば、一般的に、ＯＬＥＤ表示装置は、アレイ状に配列されている複数の画素ユニットを含み、各画素ユニットは、例えば対応する発光駆動回路を備えていってもよい。ＯＬＥＤ表示装置では、製造プロセスにより、各発光駆動回路における駆動トランジスタの閾値電圧にはばらつきが生じること、また例えば温度の変化の影響により、駆動トランジスタの閾値電圧にドリフト現象が生じることがある。従って、各駆動トランジスタの閾値電圧のばらつきにより、表示不良（例えば表示ムラ）を引き起す可能性があるため、閾値電圧に対する補償が必要となる。そして、オフ状態にある場合、リーク電流の存在により、表示不良を引き起こす可能性もある。従って、業界では、２Ｔ１Ｃ（つまり、２つのトランジスタと１つのコンデンサ）という基本的な発光駆動回路の上、補償機能を持つ他の発光駆動回路が提供されている。補償機能は、電圧の補償、電流の補償あるいは混合補償によって実現してもよいし、補償機能を持つ画素回路は、例えば４Ｔ１Ｃや４Ｔ２Ｃなどであってもよいし、ここで詳細な説明を省略する。

図１は、本開示の少なくとも一つの実施例によって提供される画素回路の構成模式図である。図１に示すように、当該画素回路はアレイ状に配列されている複数の画素補償回路グループ０１を備えてもよいし、各画素補償回路グループ０１はＫ（Ｋが１より大きい整数である）行の画素補償回路０１１を含み、各行の画素補償回路は少なくとも１つの画素補償回路０１１を含んでもよい。

例示的に、図１に示す画素回路では、各画素補償回路グループ０１は２行の画素補償回路０１１を含み、つまりＫ＝２である。図１には、各行の画素補償回路のうちの１つだけの画素補償回路０１１が示されており、実際には、各行の画素補償回路には複数の画素補償回路０１１が含まれてもよい。

本開示のいくつかの実施例では、各画素補償回路０１１は、動作中で、１つの発光ユニットグループ０２に接続されることが許容され、各発光ユニットグループ０２が同一列に位置するＭ（Ｍが１より大きい整数である）個の発光ユニット０２１を含むように配置されてもよい。例示的に、図１に示す画素回路では、各画素補償回路０１１は、同一列に位置する２つの発光ユニット０２１に接続されており、つまりＭ＝２であってもよい。

さらに、当該画素回路は、複数の画素補償回路グループ０１に一対一で対応する複数の発光制御信号端グループ０３をさらに含んでもよい。各発光制御信号端グループ０３が発光制御信号端ＥＭをＭ個含んでもよい。各画素補償回路グループ０１における各画素補償回路０１１のいずれも対応する１つの発光制御信号端グループ０３におけるＭ個の発光制御信号端ＥＭに接続されてもよい。

例示的に、図１に示すように、当該発光制御信号端グループ０３の夫々は２つの発光制御信号端ＥＭを含み、つまりＭ＝２である。それに、各画素補償回路０１１は、いずれも当該１つの発光制御信号端グループ０３における２つの発光制御信号端ＥＭに接続されてもよい。すなわち、各発光制御信号端グループ０３における各発光制御信号端ＥＭは、いずれも各画素補償回路グループ０１（各画素補償回路グループ０１はＫ行の画素補償回路を含み、Ｋが１より大きい整数である）における各画素補償回路０１１に接続されてもよい。１つの発光制御信号端ＥＭが１つの画素補償回路０１１に接続されている関連技術と比較して、画素回路において設置する必要がある信号端の数が低減し、画素補償回路によって占められる面積が減少する。

各画素補償回路０１１が接続されるＭ個の発光制御信号端ＥＭは、画素補償回路０１１が接続されるＭ個の発光ユニット０２１に一対一で対応し、各発光制御信号端ＥＭは、それに接続される画素補償回路０１１にり、対応する発光ユニット０２１を駆動して発光させてもよい。すなわち、本開示のいくつかの実施例では、１つの発光制御信号端ＥＭは、それに接続される各画素補償回路０１１により、当該画素補償回路０１１が接続される１つの発光ユニットグループのうち、当該発光制御信号端ＥＭに対応する発光ユニット０２１を駆動して発光させてもよい。

本開示の少なくとも一つの実施例によって提供される画素回路では、発光ユニット０２１を駆動して発光させる際、Ｍ個の駆動サブフレームが含まれてもよい。各駆動サブフレームには、当該複数の発光制御信号端グループ０３に一対一で対応する複数の駆動段階が含まれてもよい。各駆動段階において、複数の発光制御信号端グループ０３のうち、当該駆動段階に対応する１つの発光制御信号端グループ０３が動作状態にあり、当該１つの発光制御信号端グループ０３のうち、１つだけの目標発光制御信号端から提供される発光制御信号の電位は有効電位であり、当該１つの目標発光制御信号端以外、他の各発光制御信号端から提供される発光制御信号の電位はいずれも無効電位である。すなわち、各駆動サブフレームの各駆動段階において、動作状態にある１つの当該発光制御信号端グループ０３に接続される１つの画素補償回路グループ０１において、各画素補償回路０１１が接続されるＭ個の発光ユニット０２１のうち、当該目標発光制御信号端に対応する発光ユニット０２１のみが当該目標発光制御信号の駆動で発光することができる。

例えば、仮に、画素回路が発光ユニットを駆動して発光させる際、２つの駆動サブフレーム（つまり、Ｍ＝２）が含まれる場合、第１駆動サブフレームのある駆動段階において、当該駆動段階に対応する１つの発光制御信号端グループ０３のうち、第１発光制御信号端ＥＭから提供される発光制御信号の電位が有効電位であってもよく、すなわち、第１発光制御信号端ＥＭが目標発光制御信号端であり、このとき、当該第１発光制御信号端ＥＭに対応する発光ユニット０２１が発光する。第２駆動サブフレームの当該駆動段階において、当該駆動段階に対応する１つの発光制御信号端グループ０３のうち、第２発光制御信号端ＥＭから提供される発光制御信号の電位が有効電位であってもよく、すなわち、第２発光制御信号端ＥＭが目標発光制御信号端であり、このとき、当該第２発光制御信号端ＥＭに対応する発光ユニット０２１が発光する。

まとめると、本開示のいくつかの実施例によって提供される画素回路では、複数の画素補償回路が含まれており、かつ、各画素補償回路は同一列に位置するＭ個の発光ユニットに接続されることができ、つまり、１つの画素補償回路がＭ個の発光ユニットの駆動に用いられることができるので、設置する必要がある画素補償回路の数が低減することができる。さらに、各発光制御信号端グループに含まれるＭ個の発光制御信号端の夫々が１つの画素補償回路グループ（つまり、Ｋ行の画素補償回路）に接続されることができるので、設置する必要がある信号端の数が低減し、回路基板に対して画素回路の占める面積がさらに減少し、狭い額縁の表示パネルの実現により有利となる。

図２は、本開示の少なくとも一つの実施例によって提供される他の画素回路の構成模式図である。図２に示すように、当該画素回路は複数の画素補償回路グループ０１に一対一で対応する複数の総発光制御信号端ＥＭｃを備えていってもよい。各総発光制御信号端ＥＭｃは対応する１つの画素補償回路グループ０１における各画素補償回路０１１に接続されてもよい。例示的に、図２に示すように、１つの総発光制御信号端ＥＭｃは１つの画素補償回路グループ０１における２行の画素補償回路０１１のいずれにも接続されてもよい。

当該総発光制御信号端ＥＭｃは、それに接続される各画素補償回路０１１により、当該画素補償回路０１１に接続される１つの発光ユニットグループ０２を駆動して発光させてもよい。

本開示のある実施例では、各総発光制御信号端ＥＭｃは対応する１つの画素補償回路グループ０１（つまり、Ｋ行の画素補償回路）における各画素補償回路０１１に接続されることができ、かつ、各画素補償回路０１１は１つの発光ユニットグループ０２（各発光ユニットグループ０２は、同一列に位置するＭ個の発光ユニット０２１を含むことができる）に接続されることができるので、当該１つの総発光制御信号端ＥＭｃは、当該１つの画素補償回路グループ０１における各画素補償回路０１１により、Ｍ×Ｋ行の発光ユニットを駆動して発光させることができる。１つの総発光制御信号端ＥＭｃがそれに接続される１行の画素補償回路０１１により１行の発光ユニットを駆動する関連技術と比較して、画素回路において設置する必要がある信号端の数がさらに低減し、画素回路によって占められる面積が減少する。

例示的に、図２を参照し、仮に、各発光ユニットグループ０２が同一列に位置する２つの発光ユニット０２１を含み、１つの画素補償回路グループ０１が２行の画素補償回路０１１を含む場合、１つの発光制御信号端ＥＭｃは、１つの画素補償回路グループ０１により４行の発光ユニット０２１を駆動して動作させることができる。

図１及び図２を参照し、仮に、各画素補償回路０１１のいずれも同一列に位置する２つの発光ユニット０２１に接続されている場合、本開示のいくつかの実施例では、１つの発光制御信号端ＥＭは２行の発光ユニットを制御することができる。１つの発光制御信号端ＥＭにより１行の発光ユニットを制御する関連技術と比較して、設置する必要がある発光制御信号端ＥＭの数の半分も削減する。そして、本開示のいくつかの実施例では、１つの総発光制御信号端ＥＭｃにより４行の発光ユニットを制御することができる。１つの総発光制御信号端ＥＭｃにより１行又は２行の発光ユニットを制御する関連技術と比較して、設置する必要がある総発光制御信号端ＥＭｃの数量を有効に削減する。

当該発光ユニットグループ０２の夫々は、同一列に位置しかつ隣接するＭ個の発光ユニット０２１を含んでもよい。隣接するＭ個の発光ユニット０２１同士が１つの画素補償回路０１１を共有することにより、発光ユニット０２１と画素補償回路０１１との間の配線の長さができる限り減少することができ、表示パネルの配線のコストが減少し、表示パネルの製造プロセスを簡略化することができる。

当該発光ユニットグループ０２の夫々は、同一列に位置しかつ隣接する２つの発光ユニット０２１を含み、つまりＭ＝２であってもよい。各発光ユニットグループ０２には隣接する２つの発光ユニット０２１だけが含まれる場合、図１及び図２に示すように、当該２つの発光ユニット０２１が共有する画素補償回路０１１は、当該２つの発光ユニット０２１の間に設置されることができ、これにより、配線のコストがさらに減少することができる。

当該画素補償回路グループ０１の夫々は、隣接するＫ行の画素補償回路を含んでもよい。隣接する行に位置する画素補償回路０１を１つのグループとすることで、発光制御信号端ＥＭが行を跨って画素補償回路グループ０１に接続することを回避することができ、これにより、配線のコストが減少することができる。

図１及び図２を参照し、当該画素補償回路グループ０１の夫々は、隣接する２行の画素補償回路０１１を含んでもよい。隣接する２行に位置する画素補償回路０１１を１つのグループとすることで、各発光制御信号端ＥＭが２行だけの画素補償回路０１１に接続されるようにすることができる。すなわち、１つの制御信号端ＥＭにより２行だけの発光ユニット０２１の動作を同時に制御することで、画素補償回路の占有面積が減少しながら、表示パネルの表示効果への影響が抑制される。

本開示のいくつかの実施例では、各画素補償回路が接続されるＭ個の発光制御信号端のうちの第ｍ（ｍがＭ以下の正整数である）の発光制御信号端は、それに接続されるＭ個の発光ユニットのうちの第ｍの発光ユニットに対応する。各画素補償回路０１１に接続される発光制御信号端ＥＭが、当該画素補償回路０１１に接続される発光ユニット０２１に対応付けるようにすることにより、各発光制御信号端グループ０３は、画素補償回路０１１により、各行の発光ユニット０２１を等しい行間隔で順に駆動して発光させ、表示パネルの表示効果は良い。

例示的に、仮に２つの駆動サブフレームが含まれる。第１駆動サブフレームにおいて、各発光制御信号端グループ０３における第１発光制御信号端ＥＭは、有効電位の発光制御信号を順に出力してもよい。各発光制御信号端グループ０３にける第１発光制御信号端ＥＭは、当該発光制御信号端ＥＭに接続される画素補償回路０１１が接続される２つの発光ユニット０２１のうちの第１発光ユニット０２１に対応するため、当該発光制御信号端グループ０３の夫々における第１発光制御信号端ＥＭは、それに接続される画素補償回路０１１により、奇数行の発光ユニット０２１を順に駆動して行ずつ発光させることにより、発光ユニット０２１に対して等しい行間隔で順に駆動することが実現される。

図３は、本開示の少なくとも一つの実施例によって提供される画素補償回路の構成模式図である。図３に示すように、各画素補償回路０１１は、リセットサブ回路１０と、第１の発光制御サブ回路２０と、Ｍ個の第２の発光制御サブ回路３０とを含んでもよい。例えば、図３には、２つの第２の発光制御サブ回路３０が示されている。

図３を参照し、当該リセットサブ回路１０は、それぞれリセット信号端ＲＳＴ、リセット電源端Ｖｉｎｔ、第１のノードＰ１に接続されてもよい。当該リセットサブ回路１０は、当該リセット信号端ＲＳＴからのリセット信号に応じて、リセット電源端Ｖｉｎｔからのリセット電源信号を第１のノードＰ１に入力するために用いられてもよい。

例示的に、当該リセット信号端ＲＳＴから提供されるリセット信号の電位が有効電位である場合、当該リセットサブ回路１０は、リセット電源端Ｖｉｎｔからのリセット電源信号を第１のノードＰ１に入力してもよい。当該リセット電源信号の電位は有効電位であってもよい。

図３を参照し、当該第１の発光制御サブ回路２０は、それぞれ第１のノードＰ１、総発光制御信号端ＥＭｃ、電源端ＥＬＶＤＤ、データ信号端Ｄ、駆動電源端Ｇ、第２のノードＰ２に接続されてもよい。当該第１の発光制御サブ回路２０は、第１のノードＰ１の電位と、総発光制御信号端ＥＭｃからの総発光制御信号と、電源端ＥＬＶＤＤからの電源信号と、駆動電源端Ｇからの駆動電源信号とに応じて、データ信号端Ｄからのデータ信号を第２のノードＰ２に入力するために用いられてもよい。

例示的に、当該駆動電源端Ｇから提供される駆動電源信号の電位が有効電位であり、総発光制御信号端ＥＭｃから提供される総発光制御信号の電位が無効電位であり、第１のノードＰ１の電位が有効電位であり、電源端ＥＬＶＤＤから提供される電源信号の電位が無効電位である場合、当該第１の発光制御サブ回路２０は、データ信号端Ｄからのデータ信号を第２のノードＰ２に入力してもよい。

本開示のいくつかの実施例では、同一行に位置する画素補償回路は、同一の駆動電源端Ｇに接続されてもよい。各画素補償回路は、同一列に位置するＭ個の発光ユニットに接続されることができるので、１つの駆動電源端Ｇだけでも１行の画素補償回路によりＭ行の発光ユニットを駆動して稼動させることができる。１つの駆動電源端Ｇが１行の発光ユニットのみを駆動できる関連技術と比較して、本開示のいくつかの実施例によって提供される画素回路では、設置する必要がある駆動電源端Ｇの数が少ないし、当該画素回路の占有面積が小さくなる。

図３を参照し、各第２の発光制御サブ回路３０は、それぞれ第２のノードＰ２、対応する１つの発光制御信号端グループにおける１つの発光制御信号端ＥＭ及び１つの発光ユニット０２１に接続されてもよい。各第２の発光制御サブ回路３０は、それに接続される発光制御信号端ＥＭから提供される発光制御信号に応じて、それに接続される発光ユニット０２１を駆動して発光させてもよい。

例示的に、図３における１つの発光制御信号端ＥＭから提供される発光制御信号の電位が有効電位である場合、当該第２の発光制御サブ回路３０は、当該発光制御信号端ＥＭに対応する発光ユニット０２１を駆動して発光させてもよい。

図４は、本開示の少なくとも一つの実施例によって提供される他の画素補償回路の構成模式図である。図４に示すように、当該第２の発光制御サブ回路３０の夫々は第１のトランジスタＭ１を含んでもよい。

例示的に、仮に、図１に示すように、各画素補償回路０１１は、同一列に位置する２つの発光ユニット０２１に接続されている場合、図４を参照し、当該１つの画素補償回路は、２つの第１のトランジスタＭ１を含み、当該第１のトランジスタＭ１の夫々のゲートが１つの発光制御信号端ＥＭに接続され、第１のトランジスタＭ１の第１の電極が第２のノードＰ２に接続され、第１のトランジスタＭ１の第２の電極が１つの発光ユニット０２１に接続されてもよい。図４を参照し、各発光ユニット０２１の他端は、低レベル電源端ＥＬＶＳＳに接続されてもよい。当該発光ユニットは、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）又はＡＭＯＬＥＤであってもよい。

選択的に、図４を参照し、当該リセットサブ回路１０は、第２のトランジスタＭ２を含んでもよい。

当該第２のトランジスタＭ２のゲートはリセット信号端ＲＳＴに接続され、当該第２のトランジスタＭ２の第１の電極はリセット電源端Ｖｉｎｔに接続され、当該第２のトランジスタＭ２の第２の電極は第１のノードＰ１に接続されてもよい。

図４を参照し、当該第１の発光制御サブ回路２０は、第３のトランジスタＭ３と、第４のトランジスタＭ４と、第５のランジスタＭ５と、第６のトランジスタＭ６と、蓄積コンデンサＣとを含んでもよい。

図４を参照し、当該第３のトランジスタＭ３のゲートは駆動電源端Ｇに接続され、当該第３のトランジスタＭ３の第１の電極はデータ信号端Ｄに接続され、当該第３のトランジスタＭ３の第２の電極は第３のノードＰ３に接続されてもよい。

第４のトランジスタＭ４のゲートは総発光制御信号端ＥＭｃに接続され、第４のトランジスタＭ４の第１の電極は第３のノードＰ３に接続され、第４のトランジスタＭ４の第２の電極は電源端ＥＬＶＤＤに接続されてもよい。

第５のランジスタＭ５のゲートは第１のノードＰ１に接続され、第５のランジスタＭ５の第１の電極は第３のノードＰ３に接続され、第５のランジスタＭ５の第２の電極は第２のノードＰ２に接続されてもよい。

第６のトランジスタＭ６のゲートは駆動電源端Ｇに接続され、第６のトランジスタＭ６の第１の電極は第１のノードＰ１に接続され、第６のトランジスタＭ６の第２の電極は第２のノードＰ２に接続されてもよい。

蓄積コンデンサＣは、一端が電源端ＥＬＶＤＤに接続され、他端が第１のノードＰ１に接続されてもよい。

画素補償回路の面積は表示パネルの単位サイズでの画面解像度（Ｐｉｘｅｌｓ Ｐｅｒ ｉｎｃｈ、ＰＰＩ）とは負の関連があるため、画素補償回路の面積が大きいほど、表示パネルのＰＰＩが低くなる。本開示のいくつかの実施例では、１つの画素補償回路により複数の発光ユニットを駆動して動作させることにより、設置する必要がある画素補償回路の数が低減し、画素補償回路の占用面積が減少する。さらに、本開示のいくつかの実施例では、各発光制御信号端も各総発光制御信号端も、１つの画素補償回路グループ（つまり、Ｋ行の画素補償回路）における画素補償回路の夫々に接続されることにより、画素回路において設置する必要がある信号端の数が低減する。このため、本開示のいくつかの実施例によって提供される画素回路の占有面積が小さくなり、表示パネルのＰＰＩを有効に向上させることができる。

なお、本開示のいくつかの実施例では、図４に示す７Ｔ１Ｃ（つまり、７つのトランジスタと１つのコンデンサ）からなる構成以外、当該画素補償回路は、６Ｔ１Ｃ又は９Ｔ１Ｃなどの他の構成の画素補償回路であってもよく、本開示の実施例はこれに限定されない。

なお、上記の各実施例のいずれでも、各トランジスタがＰ型トランジスタであり、かつ、有効電位が低電位である例を挙げて説明する。もちろん、各トランジスタには、Ｎ型トランジスタが用いられてもよく、各トランジスタのいずれにもＮ型トランジスタが用いられる場合、当該有効電位が高電位である。

まとめると、本開示のいくつかの実施例によって提供される画素回路では、複数の画素補償回路が含まれており、かつ、各画素補償回路が同一列に位置するＭ個の発光ユニットに接続されることができるため、１つの画素補償回路がＭ個の発光ユニットの駆動に用いられることができる。よって、設置する必要がある画素補償回路の数が低減することができる。さらに、各発光制御信号端グループに含まれるＭ個の発光制御信号端の夫々が１つの画素補償回路グループ（つまり、Ｋ行の画素補償回路）に接続されることができるため、設置する必要がある信号端の数が低減し、回路基板に対して画素回路の占める面積がされに減少し、狭い額縁の表示パネルの実現により有利となる。

本開示の少なくとも一つの実施例では、画素回路の駆動方法が提供されており、当該方法は図１に示す画素回路に適用されてもよい。当該方法は、Ｍ個の駆動サブフレームで画素回路を駆動することを含んでもよい。当該駆動方法における駆動サブフレームの数は、各画素補償回路が接続される発光ユニットの数に等しい。当該Ｍ個の駆動サブフレームは各画素補償回路が接続されるＭ個の発光ユニットに一対一で対応し、各駆動サブフレームには、各画素補償回路が接続されるＭ個の発光ユニットのうち、当該駆動サブフレームに対応する１つの発光ユニットが発光し、残りのＭ－１の発光ユニットが発光しない。

ここで、各駆動サブフレームは、複数の駆動段階を含んでもよい。各駆動サブフレームに含まれる駆動段階の数は、画素回路に含まれる画素補償回路グループの数と発光制御信号端グループの数に等しくてもよい。さらに、当該複数の駆動段階は、複数の発光制御信号端グループに一対一で対応してもよい。

Ｍ個の駆動サブフレームで画素回路を駆動することは、各駆動段階における発光サブ段階において、対応する１つの発光制御信号端グループに含まれるＭ個の発光制御信号端のうちの１つの目標発光制御信号端から提供される目標発光制御信号の電位が有効電位であり、目標発光制御信号端以外の他の発光制御信号端から提供される発光制御信号の電位が無効電位であり、目標発光制御信号端に接続される１つの画素補償回路グループが目標発光制御信号による制御の下で、対応する発光ユニットを駆動して発光させることを含んでもよい。すなわち、各駆動サブフレームに含まれる各駆動段階において、各画素補償回路に接続される１つの発光ユニットグループにおいて、１つだけの発光ユニットが発光する。

ここで、目標発光制御信号端以外の他の発光制御信号端とは、当該対応する１つの発光制御信号端グループのうち、１つの目標発光制御信号端以外のＭ－１の発光制御信号端、ならびに、当該複数の発光制御信号端グループのうち、当該対応する１つの発光制御信号端グループ以外の他の発光制御信号端グループを指す。

まとめると、本開示の少なくとも一つの実施例によって提供される画素回路の駆動方法では、各駆動段階の発光サブ段階において、目標制御信号端に接続される１つの画素補償回路グループ（つまり、Ｋ行の画素補償回路）は、当該目標発光制御信号端による制御の下で、対応する発光ユニットを駆動して発光させることができる。従って、設置する必要がある信号端の数が低減し、回路基板に対して画素回路の占める面積がさらに減少し、狭い額縁の表示パネルの実現により有利となる。

図２を参照し、当該画素回路は、複数の画素補償回路グループ０１に一対一で対応する複数の総発光制御信号端ＥＭｃを含んでもよい。各総発光制御信号端ＥＭｃは、対応する１つの画素補償回路グループ０１における各画素補償回路０１１に接続されてもよい。

これに応じて、Ｍ個の駆動サブフレームで画素回路を駆動することは、各駆動段階の発光サブ段階において、目標発光制御信号端に接続される１つの画素補償回路グループに対応する１つの総発光制御信号端から提供される総発光制御信号の電位は、有効電位であることを含んでもよい。

各発光ユニットグループは、同一列に位置しかつ隣接する２つの発光ユニットを含んでもよい。各発光制御信号端グループは、２つの発光制御信号端を含んでもよい。これに応じて、Ｍ個の駆動サブフレームで画素回路を駆動することは、２つの駆動サブフレームで画素回路を駆動することを含んでもよい。

２つの駆動サブフレームで画素回路を駆動することは、

第１駆動サブフレームの各駆動段階の発光サブ段階において、当該駆動段階に対応する１つの発光制御信号端グループにおける一方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、他方の発光制御信号端から提供される発光制御信号の電位が無効電位であることと、

第２駆動サブフレームの各駆動段階の発光サブ段階において、当該駆動段階に対応する１つの発光制御信号端グループにおける他方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、他方の発光制御信号端以外の一方の発光制御信号端から提供される発光制御信号の電位が無効電位であることと、を含んでもよい。

各画素補償回路グループは、隣接するＫ行の画素補償回路を含んでもよい。これに応じて、各発光サブ段階において、Ｋ行の画素補償回路の夫々に接続される１つの発光ユニットが発光する。

図４を参照し、各画素補償回路は、リセットサブ回路１０と、第１の発光制御サブ回路２０と、Ｍ個の第２の発光制御サブ回路３０とを含んでもよい。これに応じて、各駆動段階は、発光サブ段階の前のリセットサブ段階及びＫ個の補償サブ段階を含んでもよい。

図５は、本開示の少なくとも一つの実施例によって提供される画素回路の駆動方法フローチャートである。図５に示すように、当該方法は、

ステップ５０１では、リセットサブ段階において、駆動段階に対応する１つの発光制御信号端グループに接続される１つの画素補償回路グループには、第１行の画素補償回路のリセット信号端から提供されるリセット信号の電位が有効電位であり、リセットサブ回路はリセット信号に応じて、リセット電源端からのリセット電源信号を第１のノードに入力する。

そして、リセットサブ段階において、各画素補償回路グループに接続される総発光制御信号端から提供される総発光制御信号の電位は、いずれも無効電位である。

ステップ５０２では、Ｋ個の補償サブ段階のうちの第ｋ補償サブ段階において、当該画素補償回路グループには、第ｋ行の画素補償回路が接続される駆動電源端から提供される駆動電源信号の電位が有効電位であり、当該画素補償回路グループに接続される総発光制御信号端から提供される総発光制御信号の電位が無効電位であり、第ｋ（ｋがＫ以下の正整数である）行の画素補償回路の夫々の第１の発光制御サブ回路は、駆動電源信号と、第１のノードの電位と、電源端から提供される電源信号に応じて、データ信号端からのデータ信号を第２のノードに入力する。

例示的に、仮に、各画素補償回路グループは２行の画素補償回路を含む場合、各駆動段階は２つの補償サブ段階を含み、つまり、Ｋ＝２であってもよい。

ステップ５０３では、発光サブ段階において、当該画素補償回路グループに接続される総発光制御信号の電位が有効電位であり、当該画素補償回路グループにおいて、各画素補償回路のＭ個の第２の発光制御サブ回路のうち、目標発光制御信号端に接続される第２の発光制御サブ回路は、目標発光制御信号に応じて、それに接続される発光ユニットを駆動して発光させる。

本開示のいくつかの実施例では、図２に示す画素回路（つまり、ＭもＫも２である）、図４に示す画素補償回路を例とし、かつ、画素補償回路における各トランジスタがＰ型トランジスタとして、本開示のいくつかの実施例によって提供される画素回路の駆動原理について詳細に説明する。

当該画素回路における各画素補償回路に接続される１つの発光ユニットグループは２つの発光ユニットを含み、つまり、Ｍ＝２であるため、図６に示すように、画素回路が表示パネルの発光ユニットに対して１フレーム１Ｆの走査をする期間を、２つの駆動サブフレームＳＦ１、ＳＦ２に分割することができる。図６を参照し、第１駆動サブフレームＳＦ１には、画素回路は、駆動表示パネルにおける奇数行の発光ユニットを行ずつ走査して発光させることができ、つまり、第１駆動サブフレームＳＦ１には、画素回路は、第１行、第３行、第５行ないし表示パネルにおける最後の奇数行の発光ユニットを順に駆動して発光させてもよい。第２駆動サブフレームＳＦ２には、画素回路は、表示パネルにおける偶数行の発光ユニットを行ずつ駆動して発光させることができ、つまり、第２駆動サブフレームＳＦ２には、画素回路は、第２行、第４行、第６行ないし表示パネルにおける最後の偶数行の発光ユニットを順に駆動して発光させてもよい。

図７を参照し、当該第１駆動サブフレームＳＦ１は、複数の駆動段階を含んでもよい。当該複数の駆動段階のうちの第ｉ（ｉは、各駆動サブフレームに含まれる駆動段階の数以下の正整数である）駆動段階Ｑｉにおいて、当該第ｉ駆動段階Ｑｉに対応する第ｉ発光制御信号端グループは、第ｉ画素補償回路グループを駆動して動作させることができる。仮に、当該第ｉ画素補償回路グループに含まれる２行の画素補償回路のうち、第１行の画素補償回路が表示パネルにおける第ｎ行の画素補償回路である場合、図７に示すように、当該第ｉ駆動段階Ｑｉのリセットサブ段階Ｔ１において、表示パネルにおける第ｎ行の画素補償回路の１行前の画素補償回路（つまり、第ｎ－１行）に接続されるの駆動電源端Ｇ（ｎ－１）は、当該第ｎ行の画素補償回路のリセット信号端として、有効電位にあるリセット信号を提供する。表示パネルにおける第ｎ行の画素補償回路の夫々の第２のトランジスタＭ２がオンとなり、リセット電源端Ｖｉｎｔは、当該第２のトランジスタＭ２を介して有効電位にあるリセット電源信号を第１のノードＰ１に入力する。当該リセット段階Ｔ１において、第ｎ行の画素補償回路のリセットを実現することができる。さらに、当該リセットサブ段階Ｔ１において、表示パネルにおける第ｎ行の画素補償回路の夫々の第５のランジスタＭ５がオンとなる。

1つの画素補償回路グループ０１は、２行の画素補償回路０１１を含み、つまりＫ＝２であるため、第１駆動サブフレームＳＦ１には、各駆動段階は２つの補償サブ段階Ｔ２、Ｔ３を含んでもよい。図７を参照し、当該第ｉ駆動段階Ｑｉの第１補償サブ段階Ｔ２において、当該第ｉ画素補償回路グループにおける第１行の画素補償回路（つまり、表示パネルにおける第ｎ行の画素補償回路）に接続される駆動電源端Ｇ（ｎ）から提供される駆動電源信号の電位が有効電位であり、当該表示パネルにおける第ｎ行の画素補償回路の夫々の第３のトランジスタＭ３がオンとなり、データ信号端Ｄは、当該第３のトランジスタＭ３及び第５のランジスタＭ５を介して、データ信号Ｄ（ｎ）を第２のノードＰ２に入力し、データ信号及び第５のランジスタＭ５の閾値電圧を蓄積コンデンサＣに貯蓄させる。

同時に、当該第ｉ駆動段階Ｑｉの第１補償サブ段階Ｔ２において、当該第ｉ画素補償回路グループにおける第１行の画素補償回路（つまり、表示パネルにおける第ｎ行の画素補償回路）に接続される駆動電源端Ｇ（ｎ）は、当該第ｉ画素補償回路グループにおける第２行の画素補償回路（つまり、表示パネルにおける第ｎ＋１行の画素補償回路）のリセット信号端として、有効電位にあるリセット信号を当該第ｎ＋１行の画素補償回路へ提供してもよい。当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々の第２のトランジスタＭ２がオンとなり、リセット電源端Ｖｉｎｔは、当該第２のトランジスタＭ２を介して、有効電位にあるリセット電源信号を第１のノードＰ１に入力することにより、当該第ｎ＋１行の画素補償回路のリセットを実現する。すなわち、当該第１補償サブ段階Ｔ２は、第ｎ＋１行の画素補償回路のリセットサブ段階としてもよい。

当該第ｉ駆動段階Ｑｉの第２補償サブ段階Ｔ３において、当該第ｉ画素補償回路グループにおける第２行の画素補償回路（つまり、表示パネルにおける第ｎ＋１行の画素補償回路）に接続される駆動電源端Ｇ（ｎ＋１）から提供される駆動電源信号の電位が有効電位であり、当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々の第３のトランジスタＭ３がオンとなり、そして、このとき第５のランジスタＭ５もオンであるため、データ信号端Ｄは、当該第３のトランジスタＭ３及び第５のランジスタＭ５を介して、データ信号Ｄ（ｎ＋１）を第２のノードＰ２に入力し、データ信号及び第５のランジスタＭ５の閾値電圧を蓄積コンデンサＣ貯蓄させる。

そして、当該リセットサブ段階Ｔ１および当該２つの補償サブ段階Ｔ２、Ｔ３の夫々において、当該第ｉ画素補償回路グループにおける第１行の画素補償回路及び第２行の画素補償回路（つまり、表示パネルにおける第ｎ行の画素補償回路及び第ｎ＋１行の画素補償回路）に接続される総発光制御信号端ＥＭｃから提供される総発光制御信号の電位のいずれも無効電位であり、当該表示パネルにおける第ｎ行の画素補償回路の夫々の第４のトランジスタＭ４と、当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々の第４のトランジスタＭ４とのいずれもオフとなる。

さらに、第１駆動サブフレームＳＦ１の第ｉ駆動段階Ｑｉの発光サブ段階Ｔ４において、第ｉ画素補償回路グループにおける各画素補償回路が接続される総発光制御信号端ＥＭｃから提供される総発光制御信号の電位が有効電位になり、当該表示パネルにおける第ｎ行の画素補償回路の夫々の第４のトランジスタＭ４及び当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々の第４のトランジスタＭ４のいずれもオンとなる。電源端ＥＬＶＤＤは、当該第４のトランジスタＭ４及び第５のランジスタＭ５を介して、電源信号を第２のノードＰ２に入力することができる。第ｉ発光制御信号端グループにおける第１発光制御信号端ＥＭ（ｎ_１）から提供される発光制御信号の電位が有効電位であり、当該表示パネルにおける第ｎ行及び第ｎ＋１行の画素補償回路の夫々における、当該第１発光制御信号端ＥＭ（ｎ_１）に対応する第１のトランジスタＭ１がオンとなり、第２のノードＰ２は、第１のトランジスタＭ１を介して、当該第１のトランジスタＭ１に接続される発光ユニットを駆動して発光させることができる。つまり、表示パネルにおける第ｎ行及び第ｎ＋１行の画素補償回路の夫々が接続される１つの発光ユニットグループのうち、当該第１発光制御信号端ＥＭ（ｎ_１）に対応する発光ユニットが発光する。例えば、当該第ｉ駆動段階Ｑｉの発光サブ段階において、当該表示パネルにおける第ｎ行の画素補償回路の夫々が接続される第１発光ユニットと、当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々が接続される第１発光ユニットとが同時に発光することができる。

本開示のいくつかの実施例では、１つの画素補償回路グループは２行の画素補償回路を含む場合、各駆動段階において１つの補償サブ段階のみが追加すればよい。これに応じて、各駆動段階において、発光サブ段階の期間は１つの補償サブ段階分だけ減少する。ここで、各駆動段階における各サブ段階の期間は１Ｈであってもよく、１Ｈとは、画素回路が１行の発光ユニットを走査するのに必要な期間であり、かつ、当該１Ｈは、１Ｈ＝１／（ｆ×Ｓ）を満たし、ｆがフレームレートを、Ｓが表示パネルに含まれる発光ユニットの総行数を表す。各駆動段階において、補償サブ段階が１Ｈ分増えるため、これに応じて、発光期間が１Ｈ分減少する。しかし、表示パネルは複数の行の発光ユニットを含むので、発光サブ段階の期間が１Ｈ減少することは、表示パネルの表示効果への影響が無視できるレベルである。

図７を参照し、第２駆動サブフレームＳＦ２の第ｉ駆動段階Ｑｉの発光サブ段階において、第ｉ発光制御信号端グループにおける第２発光制御信号端ＥＭ（ｎ_２）から提供される発光制御信号の電位が有効電位であり、当該第ｉ発光制御信号端グループにおける第１の発光制御信号端ＥＭ（ｎ_１）から提供される発光制御信号の電位が無効電位となる。当該表示パネルにおける第ｎ行と第ｎ＋１行の画素補償回路の夫々における、当該第２発光制御信号端ＥＭ（ｎ_２）に対応する第１のトランジスタＭ１がオンとなり、第２のノードＰ２は、第１のトランジスタＭ１を介して、当該第１のトランジスタＭ１に接続される発光ユニットを駆動して発光させることができる。つまり、表示パネルにおける第ｎ行及び第ｎ＋１行の画素補償回路の夫々が接続される１つの発光ユニットグループのうち、当該第２発光制御信号端ＥＭ（ｎ_２）に対応する発光ユニットが発光する。例えば、当該第ｉ駆動段階Ｑｉの発光サブ段階において、当該表示パネルにおける第ｎ行の画素補償回路の夫々が接続される第２の発光ユニットと、当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々が接続される第２の発光ユニットとが同時に発光することができる。

なお、上記の各実施例のいずれでも、各トランジスタがＰ型トランジスタであり、かつ、有効電位が低電位である例を挙げて説明する。もちろん、各トランジスタには、Ｎ型トランジスタが用いられてもよく、各トランジスタのいずれにもＮ型トランジスタが用いられる場合、当該有効電位が高電位であってもよい。

まとめると、本開示の少なくとも一つの実施例によって提供される画素回路の駆動方法では、各駆動段階の発光サブ段階において、目標制御信号端に接続される１つの画素補償回路グループ（つまり、Ｋ行の画素補償回路）は、当該目標発光制御信号端による制御の下で、対応する発光ユニットを制御して発光させることができる。従って、設置する必要がある信号端の数が低減し、回路基板に対して画素回路の占める面積がさらに減少し、狭い額縁の表示パネルの実現により有利となる。

なお、本開示の少なくとも一つの実施例では、さらに、表示装置を提供する。当該表示装置は図１ないし図４に示す画素回路及び複数の発光ユニットグループを含み、当該発光ユニットグループの夫々はＭ（Ｍが１より大きい整数である）個の発光ユニットを含んでもよい。当該画素回路における各画素補償回路は、１つの発光ユニットグループに接続される。当該表示装置は、ＭｉｃｒｏＬＥＤ表示基板、液晶パネル、電子ペーパー、ＡＭＯＬＥＤパネル、携帯電話、タブレット、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーターなど、表示機能を持つ製品又は部品であってもよい。

図８に示すように、本開示の少なくとも一つの実施例による表示装置８００は、画素回路８０１及び複数の発光ユニットグループ８０２を含み、ここで、画素回路８０１は上記の任意の画素回路であってもよいし、発光ユニット８０２は上記の任意の発光ユニットであってもよい。

説明の便利さ及び簡単さの上、上記の記載の画素回路及び表示装置の具体的な動作過程について、前記方法実施例における対応するプロセスを参照することができることは、当業者が明確に分かるべきものであり、ここで詳細な説明を省略する。

以上、あくまでも本発明の例示的な実施形態に過ぎなく、本発明の保護範囲を制限するためのもではなく、本発明の保護範囲は添付の請求範囲によって限定されるべきである。

０３ 発光制御信号端グループ
０１１ 画素補償回路
０２１ 発光ユニット

Claims (18)

1. アレイ状に配列されている複数の画素補償回路グループを備え、各画素補償回路グループがＫ（Ｋが１より大きい整数である）行の画素補償回路を含み、各行の画素補償回路が少なくとも１つの画素補償回路を含み、
   前記画素補償回路は、発光ユニットに接続され、
   前記画素回路は、前記複数の画素補償回路グループに接続される複数の発光制御信号端グループをさらに含み、各前記発光制御信号端グループが発光制御信号端をＭ個含み、各前記画素補償回路グループのいずれも前記発光制御信号端グループに接続され、Ｍが１より大きい整数であり、
   前記画素回路は、前記複数の画素補償回路グループに接続される複数の総発光制御信号端をさらに含み、各前記総発光制御信号端は、対応する１つの画素補償回路グループにおける各画素補償回路に接続される、
   画素回路。
2. 各画素補償回路グループは、互いに隣接するＫ行の画素補償回路を含む、
   請求項１に記載の画素回路。
3. 各画素補償回路グループは、互いに隣接する２行の画素補償回路を含む、
   請求項２に記載の画素回路。
4. 1つの総発光制御信号端は１つの画素補償回路グループにおける2行の画素補償回路に接続可能であり、
   総発光制御信号端と発光制御信号端とは異なった信号端である、
   請求項３に記載の画素回路。
5. 各発光制御信号端は２行の画素補償回路のみに接続される、
   請求項２に記載の画素回路。
6. 各前記画素補償回路が接続されるＭ個の発光制御信号端は、前記画素補償回路に接続されるＭ個の発光ユニットに接続される、
   請求項１に記載の画素回路。
7. 各発光ユニットグループにおいて、同一列に位置する前記Ｍ個の発光ユニットは互いに隣接する、
   請求項６に記載の画素回路。
8. 各発光ユニットグループにおいて、同一列に位置する前記２個の発光ユニットは互いに隣接する、
   請求項６に記載の画素回路。
9. 各前記画素補償回路が接続されるＭ個の発光制御信号端のうちの第ｍ（ｍがＭ以下の正整数である）の発光制御信号端は、前記画素補償回路が接続されるＭ個の発光ユニットのうちの第ｍの発光ユニットに対応する、
   請求項１ないし８のいずれか１項に記載の画素回路。
10. 各前記画素補償回路は、リセットサブ回路と、第１の発光制御サブ回路と、第２の発光制御サブ回路とを含み、
    前記リセットサブ回路は、それぞれリセット信号端とリセット電源端に接続され、前記リセットサブ回路と前記第１の発光制御サブ回路とは第１のノードで接続され、前記リセットサブ回路は、前記リセット信号端からのリセット信号に応じて、前記リセット電源端からのリセット電源信号を前記第１のノードに入力し、
    前記第１の発光制御サブ回路は、それぞれ前記第１のノード、前記総発光制御信号端、電源端、データ信号端、駆動電源端及び第２のノードに接続され、前記第１の発光制御サブ回路の制御信号は、第１のノードの電位と、前記総発光制御信号端からの総発光制御信号及び前記駆動電源端からの駆動電源信号とを含み、
    前記第２の発光制御サブ回路は、前記第２のノードと、発光制御信号端及び発光ユニットに接続され、前記第２の発光制御サブ回路の制御信号は、発光制御信号端から提供される発光制御信号を含む、
    請求項１ないし８のいずれか１項に記載の画素回路。
11. 前記第２の発光制御サブ回路は第１のトランジスタを含み、
    前記第１のトランジスタのゲートは発光制御信号端に接続され、前記第１のトランジスタの第１の電極は前記第２のノードに接続され、前記第１のトランジスタの第２の電極は発光ユニットに接続される、
    請求項１０に記載の画素回路。
12. 前記リセットサブ回路は第２のトランジスタを含み、
    前記第２のトランジスタのゲートは、前記リセット信号端に接続され、前記第２のトランジスタの第１の電極はリセット電源端に接続され、前記第２のトランジスタの第２の電極は前記第１のノードに接続され、
    前記第１の発光制御サブ回路は、第３のトランジスタと、第４のトランジスタと、第５のランジスタと、第６のトランジスタと、蓄積コンデンサとを含み、
    前記第３のトランジスタのゲートは前記駆動電源端に接続され、前記第３のトランジスタの第１の電極は前記データ信号端に接続され、前記第３のトランジスタの第２の電極は第３のノードに接続され、
    前記第４のトランジスタのゲートは前記総発光制御信号端に接続され、前記第４のトランジスタの第１の電極は前記第３のノードに接続され、前記第４のトランジスタの第２の電極は前記電源端に接続され、
    前記第５のランジスタのゲートは前記第１のノードに接続され、前記第５のランジスタの第１の電極は前記第３のノードに接続され、前記第５のランジスタの第２の電極は前記第２のノードに接続され、
    前記第６のトランジスタのゲートは前記駆動電源端に接続され、前記第６のトランジスタの第１の電極は前記第１のノードに接続され、前記第６のトランジスタの第２の電極は前記第２のノードに接続され、
    前記蓄積コンデンサの一端は前記電源端に接続され、前記蓄積コンデンサの他端は前記第１のノードに接続される、
    請求項１０に記載の画素回路。
13. 請求項１ないし１２のいずれか１項に記載の画素回路に適用される画素回路の駆動方法であって、
    前記方法は、Ｍ個の駆動サブフレームで前記画素回路を駆動することを含み、各前記駆動サブフレームは複数の駆動段階を含み、各前記駆動サブフレームに含まれる駆動段階の数は前記画素回路に含まれる画素補償回路グループの数と発光制御信号端グループの数に等しく、前記複数の駆動段階は複数の発光制御信号端グループに一対一で対応し、
    前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、各前記駆動段階の発光サブ段階において、対応する１つの発光制御信号端グループに含まれるＭ個の発光制御信号端のうちの１つの目標発光制御信号端から提供される目標発光制御信号の電位が有効電位であり、前記目標発光制御信号端以外の他の発光制御信号端から提供される発光制御信号の電位が無効電位であり、前記目標発光制御信号端に接続される１つの画素補償回路グループは、前記目標発光制御信号による制御の下で、前記目標発光制御信号端に対応する発光ユニットを駆動して発光させることを含む、
    駆動方法。
14. 前記画素回路は、前記複数の画素補償回路グループに接続される複数の総発光制御信号端をさらに含み、各前記総発光制御信号端は対応する１つの画素補償回路グループにおける各画素補償回路に接続され、
    前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、各前記駆動段階の発光サブ段階において、前記目標発光制御信号端に接続される１つの画素補償回路グループに対応する１つの総発光制御信号端から提供される総発光制御信号の電位が有効電位であることをさらに含む、
    請求項１３に記載の方法。
15. 各発光ユニットグループは同一列に位置しかつ隣接する２つの発光ユニットを含み、各発光制御信号端グループは２つの発光制御信号端を含み、
    前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、２つの駆動サブフレームで前記画素回路を駆動することを含み、
    前記２つの駆動サブフレームで前記画素回路を駆動することは、
    第１の駆動サブフレームの各前記駆動段階の発光サブ段階において、前記駆動段階に対応する１つの発光制御信号端グループにおける一方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、他方の発光制御信号端から提供される発光制御信号の電位が無効電位であることと、
    第２の駆動サブフレームの各前記駆動段階の発光サブ段階において、前記駆動段階に対応する１つの発光制御信号端グループにおける前記他方の発光制御信号端から提供される発光制御信号の電位が有効電位であり、前記他方の発光制御信号端以外の一方の発光制御信号端から提供される発光制御信号の電位が無効電位であることとを含む、
    請求項１３に記載の方法。
16. 各前記画素補償回路は、リセットサブ回路と、第１の発光制御サブ回路と、Ｍ個の第２の発光制御サブ回路とを含み、各前記駆動段階は、前記発光サブ段階の前のリセットサブ段階と、Ｋ個の補償サブ段階とをさらに含み、
    前記Ｍ個の駆動サブフレームで前記画素回路を駆動することは、
    前記リセットサブ段階において、前記駆動段階に対応する１つの発光制御信号端グループに接続される１つの画素補償回路グループにおいて、第１行の画素補償回路のリセット信号端から提供されるリセット信号の電位が有効電位であり、前記リセットサブ回路が、前記リセット信号に応じて、リセット電源端からのリセット電源信号を第１のノードに入力することと、
    前記Ｋ個の補償サブ段階の第ｋの補償サブ段階において、前記１つの画素補償回路グループにおいて、第ｋ（ｋがＫ以下の正整数である）行の画素補償回路が接続される駆動電源端から提供される駆動電源信号の電位が有効電位であり、前記１つの画素補償回路グループに接続される総発光制御信号端から提供される総発光制御信号の電位が無効電位であり、前記第ｋ行の画素補償回路において各画素補償回路の第１の発光制御サブ回路は、前記駆動電源信号、前記第１のノードの電位、及び電源端から提供される電源信号に応じて、データ信号端からのデータ信号を第２のノードに入力することと、
    前記発光サブ段階において、前記１つの画素補償回路グループに接続される総発光制御信号の電位が有効電位であり、前記１つの画素補償回路グループにおいて、各画素補償回路のＭ個の第２の発光制御サブ回路のうち、前記目標発光制御信号端に接続される第２の発光制御サブ回路が、前記目標発光制御信号に応じて、それに接続される発光ユニットを駆動して発光させることと、をさらに含む、
    請求項１４又は請求項１５に記載の方法。
17. 請求項１ないし１２のいずれか１項に記載の画素回路と、
    複数の発光ユニットグループとを含み、
    各発光ユニットグループには、Ｍ（Ｍが１より大きい整数である）個の発光ユニットが含まれ、
    表示パネルにおける第ｎ行の画素補償回路の夫々が接続される第１発光ユニットと、当該表示パネルにおける第ｎ＋１行の画素補償回路の夫々が接続される第１発光ユニットとが同時に発光することができる、表示装置。
18. 請求項１ないし１２のいずれか１項に記載の画素回路と、
    複数の発光ユニットグループとを含み、
    各発光ユニットグループには、Ｍ（Ｍが１より大きい整数である）個の発光ユニットが含まれ、
    前記画素回路における複数の画素補償回路は複数の前記発光ユニットグループに接続される、表示装置。