WO2020206593A1 - 显示面板及显示装置 - Google Patents

Abstract

一种显示面板（100），包括显示区（1）及设于显示区（1）相对两侧的第一布线区（21）及第二布线区（22）。显示区（1）包括呈阵列分布的像素区（13），第一布线区（21）设有第一驱动电路（23），第二布线区（22）设有第二驱动电路（24），第一驱动电路（23）用于产生第一控制信号，第二驱动电路（24）用于产生第二控制信号，第一驱动电路（23）及第二驱动电路（24）相配合以控制发光单元（130）工作。还提供了一种具有显示面板（100）的显示装置（200）。能够控制像素区（13）的实时亮度，防止显示面板（100）上产生亮暗线。

Description

显示面板及显示装置 技术领域

本申请涉及电子技术领域，尤其涉及一种显示面板及显示装置。

背景技术

阵列基板行驱动技术(Gate Driver On Array，GOA)，即将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。GOA驱动电路用于生成扫描驱动信号，并将扫描驱动信号传输至相应的扫描线，以控制像素区的薄膜晶体管的通断。如何合理的设计显示面板上的GOA驱动电路，以准确控制像素区的实时亮度，防止显示面板上产生亮暗线，成为需要解决的技术问题。

发明内容

本申请提供了一种能够准确控制像素区的实时亮度，防止显示面板上产生亮暗线的显示面板及显示装置。

一方面，本申请提供的一种显示面板，所述显示面板包括显示区及设于所述显示区相对两侧的第一布线区及第二布线区，所述显示区包括呈阵列分布的像素区，所述第一布线区设有第一驱动电路，所述第二布线区设有第二驱动电路，所述第一驱动电路用于产生第一控制信号，所述第二驱动电路用于产生第二控制信号,所述第一驱动电路及所述第二驱动电路相配合以控制发光单元工作。

另一方面，本申请提供的一种显示装置，包括上述的显示面板。

通过第一驱动电路设于显示区的一侧，以使第一驱动电路中的薄膜晶体管能够在同一制程中制得，及第二驱动电路设于显示区的另一侧，以使第二驱动电路中的薄膜晶体管能够在同一制程中制得，以提高第一驱动电路中的薄膜晶体管的一致性和第二驱动电路中的薄膜晶体管的一致性，以准确控制每一行像素区中的发光单元发光，减少像素区产生亮暗线，提高显示面板的亮度显示的均匀性；而且，第一驱动电路和第二驱动电路分别占据显示区相对两侧的位置，提高显示面板的对称性，避免第一驱动电路和第二驱动电路设于显示区的同一侧而导致外围区的宽度过大的问题，促进显示面板的窄边框设计。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。

图1是本申请实施方式提供的一种显示面板的结构示意图。

图2是本申请实施方式提供的一种显示面板的像素区中的像素电路的结构示意图。

图3是本申请实施方式提供的一种显示面板的第一驱动电路的结构示意图。

图4是本申请实施方式提供的一种显示面板的第二驱动电路的结构示意图。

图5是本申请实施方式提供的一种显示面板中的像素电路的控制信号时序图。

具体实施方式

下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

请参阅图1，图1是本申请实施方式提供的一种显示面板的结构示意图。显示面板100可以为平面显示面板、柔性屏等。其中，柔性屏是指可弯曲屏或可折叠屏。所述显示面板100包括显示区1及设置所述显示区1相对两侧的第一布线区21及第二布线区22。所述显示区1包括呈阵列分布的像素区13。

请一并参阅图1及图2，图2是本申请实施方式提供的一种显示面板的像素区中的像素电路的结构示意图。所述第一布线区21设有第一驱动电路23。所述第一驱动电路23用于产生第一控制信号。所述第二布线区22设有第二驱动电路24。所述第二驱动电路24用于产生第二控制信号。第一驱动电路23和所述第二驱动电路24相配合以控制发光单元130工作。

通过第一驱动电路23设于显示区1的一侧，以使第一驱动电路23中的薄膜晶体管能够在同一制程中制得，以提高第一驱动电路23中的薄膜晶体管的一致性；通过将第二驱动电路24设于显示区的另一侧，以使第二驱动电路24中的薄膜晶体管能够在同一制程中制得，以提高第二驱动电路24中的薄膜晶体管的一致性，以准确控制每一行像素区13中的发光单元130发光，减少像素区13产生亮暗线，提高显示面板100的亮度显示的均匀性；而且，第一驱动电路23和第二驱动电路24分别占据显示区1相对两侧的位置，提高显示面板100的对称性，避免第一驱动电路23和第二驱动电路24设于显示区1的同一侧而导 致显示面板100的边框的宽度过大的问题，促进显示面板100的窄边框设计。

请参阅图2，所述像素区13设置有第一晶体管T1、第二晶体管T2及发光单元130。所述第一控制信号用于控制所述第一晶体管T1的通断。所述第二控制信号用于控制所述第二晶体管T2的通断。所述第一晶体管T1及所述第二晶体管T2相配合以控制所述发光单元130工作。

具体的，请一并参阅图1及图2，所述显示面板100包括显示区1及包围显示区1周侧的外围区2。举例而言，显示区1呈矩形，外围区2呈矩形环状。所述显示区1设置多行扫描线11及多列数据线12，多行扫描线11间隔设置，所述多列数据线12间隔设置，且所述数据线12与所述扫描线11绝缘设置。在一实施方式中，所述扫描线11与所述数据线12分别位于不同的层，且扫描线11的延伸方向与数据线12的延伸方向相垂直或近似垂直。相邻的两个扫描线11与相邻的两个数据线12包围形成的区域为一个像素区13。可以理解的，显示区1包括呈阵列分布的多个像素区13。每个所述像素区13中皆设有第一晶体管T1、第二晶体管T2及发光单元130。第一晶体管T1和第二晶体管T2相配合，来控制发光单元130的亮度，故而使得该发光单元130所在的像素区13点亮，进而实现显示区1的发光和显示界面。

具体的，请一并参阅图1及图2，外围区2包括第一布线区21和第二布线区22。所述第一布线区21和第二布线区22分别位于所述显示区1的相对两侧。举例而言，以图1为参考，第一布线区21和第二布线区22分别设于显示区1的左右两侧。当然，在其他实施方式中，第一布线区21和第二布线区22还可以设于显示区1的上下两侧。

具体的，请一并参阅图1及图2，所述外围区2用于设置驱动发光单元130发光的驱动模块。所述驱动模块包括但不仅限于所述第一驱动电路23及所述第二驱动电路24。具体的，第一驱动电路23通过信号走线电连接第一晶体管T1。所述信号走线用于将第一控制信号传输至所述第一晶体管T1，以控制第一晶体管T1的导通或断开。在一实施方式中，该信号走线可以是扫描线11。

可以理解的，请一并参阅图1及图2，第一晶体管T1为薄膜晶体管，第一晶体管T1具有栅极g11、第一端p11和第二端p12。所述栅极g11电连接所述扫描线11，所述第一端p11电连接所述数据线12。其中，第一晶体管T1的第一端p11为源极，且第一晶体管T1的第二端p12为漏极；或者，第一晶体管T1的第一端p11为漏极，且第一晶体管T1的第二端p12为源极。具体的，以所述第一晶体管T1为N型晶体管为例进行说明，当第一控制信号与第一晶体管T1的漏极之间的压差大于第一晶体管T1的阈值电压时，即在第一晶 体管T1的栅极g11施加为高电平的第一控制信号时，则第一晶体管T1的第一端p11和第二端p12之间电性导通。当第一控制信号与第一晶体管T1的漏极之间的压差小于第一晶体管T1的阈值电压时，即在第一晶体管T1的栅极g11施加为低电平的第一控制信号时，则第一晶体管T1的第一端p11和第二端p12之间断开。当然，在其他实施方式中，第一晶体管T1可以为P型晶体管，当第一控制信号与第一晶体管T1的漏极之间的压差小于第一晶体管T1的阈值电压时，则第一晶体管T1的第一端p11和第二端p12之间电性导通；当第一控制信号与第一晶体管T1的漏极之间的压差大于第一晶体管T1的阈值电压时，则第一晶体管T1的第一端p11和第二端p12之间电性断开。

具体的，请一并参阅图1及图2，第二驱动电路24通过信号走线电连接第二晶体管T2，所述信号走线用于将第二控制信号传输至所述第二晶体管T2，以控制第二晶体管T2的导通或断开。在一实施方式中，该信号走线可以是扫描线11。

可以理解的，请一并参阅图1及图2，第二晶体管T2为薄膜晶体管，第二晶体管T2具有栅极g21、第一端p21和第二端p22。所述栅极g21电连接所述扫描线11，所述第一端p21用于接收第一电压信号VDD。当所述第二晶体管T2至所述发光单元130之间的导电路径导通时，所述第一信号用于驱动所述发光单元130发光。其中，第二晶体管T2的第一端p21为源极，且第二晶体管T2的第二端p22为漏极；或者，第二晶体管T2的第一端p21为漏极，且第二晶体管T2的第二端p22为源极。具体的，以所述第二晶体管T2为N型晶体管为例进行说明，当第二控制信号与第二晶体管T2的漏极之间的压差大于第二晶体管T2的阈值电压时，即在第二晶体管T2的栅极施加为高电平的第二控制信号时，则第二晶体管T2的第一端p21和第二端p22之间电性导通。当第二控制信号与第二晶体管T2的漏极之间的压差小于第二晶体管T2的阈值电压时，即在第二晶体管T2的栅极g21施加为低电平的第二控制信号时，则第二晶体管T2的第一端p21和第二端p22之间断开。当然，在其他实施方式中，第二晶体管T2可以为P型晶体管，当第二控制信号与第二晶体管T2的漏极之间的压差小于第二晶体管T2的阈值电压时，则第二晶体管T2的第一端p21和第二端p22之间电性导通，当第二控制信号与第二晶体管T2的漏极之间的压差大于第二晶体管T2的阈值电压时，则第二晶体管T2的第一端p21和第二端p22之间断开。

具体的，请一并参阅图1及图2，第一驱动电路23为GOA驱动电路，第一驱动电路23实现逐行扫描显示区1的像素区13，以逐行控制像素区13中发光单元130发光。

在一种方式中，将第一驱动电路23分为两组，每组第一驱动电路23分别设于显示区1的相对两侧，例如显示区1的左右两侧。然而，在制备第一驱动电路23的制程中，由于 显示区1的左右两侧的第一驱动电路23之间的间距较大，所以显示区1的左右两侧的第一驱动电路23通常在不同的制程中制得，但是不同的制程过程容易导致两组第一驱动电路23中薄膜晶体管的电子迁移率或阈值电压可能会有差异，进而导致显示面板100中相邻行的像素区之间的充电状态不一致，例如第一行像素区13由显示区1左侧的第一驱动电路23驱动，第二行像素区13由显示区1右侧的第一驱动电路23驱动，若右侧第一驱动电路23中薄膜晶体管的下降沿时间较大，可能导致第二行像素区13错充电至下一级数据电压，造成第二行像素区13亮度减小，进而导致显示面板100产生亮暗线，进而影响显示面板100的显示功能。

本实施例提供的显示面板100，通过将控制第一晶体管T1的通断的第一驱动电路23设于显示区1的一侧，以使第一驱动电路23中的薄膜晶体管能够在同一制程中制得，及将控制第二晶体管T2的通断的第二驱动电路24设于显示区1的另一侧，以使第二驱动电路24中的薄膜晶体管能够在同一制程中制得，以提高第一驱动电路23中的薄膜晶体管的一致性和第二驱动电路24中的薄膜晶体管的一致性，使得每一行像素区13的第一晶体管T1和第二晶体管T2能够在正确的时间段通断，进而使得写入每一行像素区13的数据电压准确，提高显示面板100的亮度显示的均匀性；而且，第一驱动电路23和第二驱动电路24分别占据显示区1相对两侧的位置，提高显示面板100的对称性，避免第一驱动电路23和第二驱动电路24设于显示区1的同一侧而导致外围区2的宽度过大的问题，促进显示面板100的窄边框设计。

在一种可能的实施方式中，请参阅图1，所述第一驱动电路23包括多个第一驱动子电路231和第二驱动子电路232。所述第一驱动子电路231用于产生第一信号，所述第一信号用于控制奇数行像素区13中第一晶体管T1的通断。所述第二驱动子电路232用于产生第二信号，所述第二信号用于控制偶数行像素区13中第一晶体管T1的通断。可以理解的，第一控制信号包括第一信号和第二信号。

具体的，请一并参阅图1及图2，每行奇数行所述像素区13中的每个第一晶体管T1皆通过一行所述扫描线11电连接第一驱动子电路231，奇数行的所述扫描线11用于传输所述第一信号，以控制奇数行像素区13中第一晶体管T1的通断。每行偶数行所述像素区13中的每个第一晶体管T1皆通过一行所述扫描线11电连接第二驱动子电路232，偶数行的所述扫描线11用于传输所述第二信号，以控制偶数行像素区13中所述第一晶体管T1的通断。

通过将显示区1中奇数行的第一晶体管T1和第二晶体管T2分别由相独立的第一驱动 子电路231和第二驱动子电路232驱动，实现了交错驱动方式驱动显示区1的亮度，提高了显示面板100的显示区1的显示效率。

在其他实施方式中，所述第一驱动子电路231和第二驱动子电路232可以用于驱动多行相连续的第一晶体管T1，例如，第一驱动子电路231用于驱动第1、2行、第5、6行、第9、10行、…的第一晶体管T1的通断，第二驱动子电路232用于驱动第3、4行、第7、8行、第11、12行、…的第一晶体管T1的通断。

请参阅图1，为了便于描述，将显示面板100的长度方向确定为Y轴方向，将显示面板100的宽度方向确定为X轴方向。

具体的，请参阅图1，多个第二驱动子电路232沿Y轴方向排成一列，多个第一驱动子电路231沿Y轴方向排成另一列。多个第二驱动子电路232位于多个第一驱动子电路231与显示区1之间。即将第一驱动子电路231和第二驱动子电路232在Y轴方向上分成两列设置。进一步地，将第一驱动子电路231和第二驱动子电路232在X轴方向上交错设置，以便于第一驱动子电路231的走线可以从第二驱动子电路232之间经过，使得走线的布局更加合理。

通过将第一驱动子电路231和第二驱动子电路232在Y轴方向上分成两列设置，有效地解决了第一驱动子电路231和第二驱动子电路232在Y轴方向上排列空间有限的问题。

在其他实施方式中，第一驱动子电路231和第二驱动子电路232在Y轴方向上分成三列、四列等大于两个的多列。

在一种可能的实施方式中，请一并参阅图1及图3，所述第一驱动子电路231包括多个级联而成的第一驱动单元233。多个第一驱动单元233分别是G1、G3……、G2n-3、G2n-1。所述第一驱动单元233电连接至少一行奇数行像素区13中的第一晶体管T1。所述第一驱动单元233用于驱动与所述第一驱动单元233电连接的第一晶体管T1的通断。

具体的，请一并参阅图1及图3，第一驱动子电路231包括相互级联的n个第一驱动单元233，设n为正整数。每一级的第一驱动单元233用于控制一行奇数行像素区13中的第一晶体管T1(以下简称奇数行的第一晶体管T1)的通断。例如，第一级的第一驱动单元G1用于驱动第一行的第一晶体管T1的通断，第二级的第一驱动单元G3用于驱动第三行的第一晶体管T1的通断，第n级的第一驱动单元G2n-1用于驱动第(2n-1)行的第一晶体管T1的通断。n个第一驱动单元233相互级联是指，第n-1级的第一驱动单元G2n-3依据第(n-2)级的第一驱动单元G2n-5的输出端输出的扫描信号、第n级的第一驱动单元G2n-1的输出端输出的扫描信号。在其他实施方式中，每一级的第一驱动单元233可以控制多行 奇数行的第一晶体管T1的通断。

进一步地，请参阅图3，第一驱动子电路231还包括虚拟第一驱动单元G01和虚拟第一驱动单元G03。其中，虚拟第一驱动单元G01设于第一级的第一驱动单元G1的上一级，以使第一级的第一驱动单元G1能够接收虚拟第一驱动单元G01发送的触发信号和能够产生重置信号至虚拟第一驱动单元G01。虚拟第一驱动单元G03设于第n级的第一驱动单元G2n-1的下一级，以使第n级的第一驱动单元G2n-1能够发送的触发信号至虚拟第一驱动单元G03和能够接收虚拟第一驱动单元G03发送的重置信号。

本实施例中，请参阅图3，所述第一驱动单元233用于产生第一扫描信号。所述第一扫描信号用于控制当前级的第一驱动单元233所电连接的所述第一晶体管T1的通断。可以理解的，第一信号包括每一级的第一驱动单元233产生的第一扫描信号。

具体的，请参阅图3，第n级的第一驱动单元G2n-1通过第2n-1行的扫描线11电连接第2n-1行的第一晶体管T1，第n级的第一驱动单元G2n-1产生第一扫描信号s1，该第一扫描信号s1通过第2n-1行的扫描线11传输至第2n-1行的每一个第一晶体管T1，以使第一扫描信号s1控制第2n-1行的每一个第一晶体管T1的通断。

具体的，请参阅图2及图3，以第2n-1行的每一个第一晶体管T1为N型薄膜晶体管为例进行说明。第一扫描信号s1可以为高电平或低电平。当第一扫描信号s1为高电平时，第一扫描信号s1控制第2n-1行的每一个第一晶体管T1导通，即第一晶体管T1在栅极g11加载第一扫描信号s1下，控制第一晶体管T1的第一端p11和第一晶体管T1的第二端p12之间电性导通，以便于数据线12将数据电压Vdata通过第一晶体管T1的第一端p11写入第一晶体管T1的第二端p12。当第一扫描信号s1为低电平时，第一扫描信号s1控制第2n-1行的每一个第一晶体管T1断开，即第一晶体管T1的栅极g11在第一扫描信号s1的控制下，控制第一晶体管T1的第一端p11和第一晶体管T1的第二端p12之间断开，以使数据线12不会将数据电压Vdata通过第一晶体管T1的第一端p11写入第一晶体管T1的第二端p12。

可以理解的，第一扫描信号s1控制第2n-1行的每一个第一晶体管T1的导通或关断这一过程为第一驱动单元233对第2n-1行的第一晶体管T1进行一次扫描。

可以理解的，第一驱动单元233还包括第一时钟信号端。第一时钟信号端用于接收第一时钟信号或第二时钟信号，第一时钟信号和第二时钟信号的脉冲是依序轮流输出，且互不重叠。第一驱动单元233根据第一时钟信号产生为高电平的第一扫描信号。第一驱动单元233根据第二时钟信号产生为低电平的第一扫描信号。

所述第一驱动单元233还用于产生第一触发信号。所述第一触发信号用于在当前级的 第一驱动单元233产生的第一扫描信号扫描完毕之后触发下一级所述第一驱动单元233工作。

具体的，请参阅图3，第n-1级的第一驱动单元G2n-3产生第一触发信号s2，并将第一触发信号s2传送至第n级的第一驱动单元G2n-1，以触发第n级的第一驱动单元G2n-1开始扫描第2n-1行的像素区13内的晶体管。其中，像素区13内的晶体管包括但不限于第一晶体管T1。可以理解的，第一触发信号可以为高电平或低电平。当第n-1级的第一驱动单元G2n-3产生第一触发信号s2为低电平时，第n级的第一驱动单元G2n-1在第一触发信号s2的控制下停止对第2n-1行的像素区13内的晶体管进行扫描。当第n-1级的第一驱动单元G2n-3产生第一触发信号s2为高电平时，第n级的第一驱动单元G2n-1在第一触发信号s2的控制下开始对第2n-1行的像素区13内的晶体管进行扫描。

所述第一驱动单元233还用于产生第一重置信号。所述第一重置信号用于在上一级所述第一驱动单元233所产生的第一扫描信号扫描完毕后重置上一级所述第一驱动单元233的电位。

具体的，请参阅图3，在第n-1级的第一驱动单元G2n-3对第2n-3行的像素区13内的晶体管扫描完成之后，此时，第n-1级的第一驱动单元G2n-3对第n级的第一驱动单元G2n-1产生第一触发信号s2，第一触发信号s2传输至第n级的第一驱动单元G2n-1，第n级的第一驱动单元G2n-1在第一触发信号s2的控制下产生为低电平的第一重置信号s3，并将第一重置信号s3传输至第n-1级的第一驱动单元G2n-3，以使第n-1级的第一驱动单元G2n-3回到低电位，进而使得第n-1级的第一驱动单元G2n-3停止对第2n-3行的像素区13内的晶体管扫描，避免显示区1中本应该的暗区内出现亮线，提高显示区1的显示画质。

在一种可能的实施方式中，请参阅图2，所述像素区13还设有第三晶体管T3。所述第三晶体管T3用于与所述第一晶体管T1及所述第二晶体管T2相配合以控制所述发光单元130工作。所述第一驱动单元233用于产生第二扫描信号，所述第二扫描信号用于在第一扫描信号扫描完当前行的像素区13中的第一晶体管T1之后控制与当前行的像素区13相邻的一行像素区13中的第三晶体管T3的通断。第三晶体管T3具有栅极g31、第一端p31及第二端P32。第三晶体管T3的栅极g31通过扫描线11电连接至第一驱动单元G2n-1。第一端p31用于接收初始电压Vint。

具体的，请参阅图2，所述像素区13还包括第四晶体管T4。第四晶体管T4具有栅极g41、第一端p41及第二端P42。第四晶体管T4的栅极g41连接第一晶体管T1的第二端p12，以使第一晶体管T1控制所述第四晶体管T4的栅极电位。所述第四晶体管T4的第一 端P41连接第二晶体管T2的第二端p22，以使第二晶体管T2控制所述第四晶体管T4的第一端P41的电位。第四晶体管T4的第二端P42连接第三晶体管T3的第二端p32，以使第三晶体管T3控制第四晶体管T4的第二端P42的电位。当第二晶体管T2和第四晶体管T4导通时，发光单元130接收第一电压信号VDD，发光单元130在第一电压信号VDD的驱动下发光。在本实施例中，以第一晶体管T1、第三晶体管T3及第四晶体管T4为N型晶体管，第二晶体管T2为P型晶体管为例进行说明，当然，在其他实施例中，第一晶体管T1、第三晶体管T3及第四晶体管T4为P型晶体管，第二晶体管T2为N型晶体管。

具体的，请参阅图2及图3，第n级的第一驱动单元G2n-1通过第2n-1行的扫描线11电连接第2n-1行的像素区13中的第三晶体管T3。在第n级的第一驱动单元G2n-1产生的第一扫描信号对第2n-1行的像素区13中的第一晶体管T1扫描完成之后，第n级的第一驱动单元G2n-1产生第二扫描信号s4对第2n行的像素区13中的第三晶体管T3进行扫描，以使第2n行的像素区13中每个第三晶体管T3的栅极g31为高电平，进而第2n行的像素区13中每个第三晶体管T3的第一端p31和第二端p32之间导通，以将初始电压Vint从第2n行的像素区13中每个第三晶体管T3的第一端p31写入至第三晶体管T3的第二端p32，进而写入第四晶体管T4的第一端P41的电位。可以理解的，第n级的第一驱动单元G2n-1电连接第2n行的扫描线11，并通过第2n行的扫描线11将第二扫描信号s4传送至第2n行的像素区13中每个第三晶体管T3。

在一种可能的实施方式中，请参阅图1，所述第一驱动子电路231包括多个级联而成的第二驱动单元234。所述第二驱动单元234电连接至少一行偶数行像素区13中的第一晶体管T1。所述第二驱动单元234用于驱动与所述第二驱动单元234电连接的第一晶体管T1的通断。

具体的，请一并参阅图1及图3，第一驱动子电路231包括相互级联的n个第二驱动单元234，设n为正整数。多个第二驱动单元234分别是G2、G4……、G2n-2、G2n。每一级的第二驱动单元234用于控制一行偶数行的第一晶体管T1的通断。例如，第一级的第二驱动单元G2用于驱动第二行的第一晶体管T1的通断，第二级的第二驱动单元G4用于驱动第四行的第一晶体管T1的通断，第n级的第二驱动单元G2n用于驱动第2n行的第一晶体管T1的通断。n个第二驱动单元234相互级联是指，第n-1级的第二驱动单元234依据第n-2级的第二驱动单元234的输出端输出的扫描信号和第n级的第二驱动单元234的输出端输出的扫描信号。在其他实施方式中，每一级的第二驱动单元234可以控制多行偶数行的第一晶体管T1的通断。

可以理解的，第二驱动单元234与第一驱动单元233的结构相同，第二驱动单元234与偶数行像素区13中的第一晶体管T1的电连接方式、控制方式与第一驱动单元233与奇数行像素区13中的第一晶体管T1的电连接方式、控制方式相同，在此不再赘述。

举例而言，请参阅图3，第1级的第一驱动单元G1产生的第一扫描信号在扫描完成第1行的第一晶体管T1的通断之后，第1级的第一驱动单元G1产生第二扫描信号，第二扫描信号能够控制第2行的第三晶体管T3的通断。在第2行的第三晶体管T3的栅极接收到第二扫描信号之后，所述第1级的第二驱动单元G2产生扫描信号，该扫描信号通过第2行的扫描线11传输至第2行的第一晶体管T1的栅极，以控制第2行的第一晶体管T1的通断，进而实现对第2行的像素区13内的晶体管进行扫描。在第2行的像素区13内的晶体管扫描完成之后，即在一个扫描周期之后，第1级的第一驱动单元G1产生第一触发信号，第一触发信号用于触发第2级的第一驱动单元G3产生第一扫描信号，以对第三行的像素区13的晶体管进行扫描。在第三行的像素区13内的晶体管扫描完成之后，第2级的第一驱动单元G3通过第四行的扫描线11将扫描信号传送至第四行的第三晶体管T3，以使第四行的第三晶体管T3导通；第1级的第二驱动单元G2产生触发信号，该触发信号用于触发第2级的第二驱动单元G4产生扫描信号，以对第4行的像素区13的第一晶体管T1进行扫描，依次类推，实现对显示区1中2n行像素区13的晶体管的逐行扫描。

进一步地，请参阅图3，第一驱动子电路232还包括虚拟第二驱动单元G02和虚拟第二驱动单元G04。其中，虚拟第二驱动单元G02设于第一级的第二驱动单元G2的上一级，以使第一级的第二驱动单元G2能够接收虚拟第二驱动单元G02发送的触发信号和能够产生重置信号至虚拟第二驱动单元G02。虚拟第二驱动单元G04设于第n级的第二驱动单元G2n的下一级，以使第n级的第二驱动单元G2n能够发送的触发信号至虚拟第二驱动单元G04和能够接收虚拟第二驱动单元G04发送的重置信号。

在一种可能的实施方式中，请参阅图1，所述第一布线区21还设有信号线24。所述第一驱动子电路231和所述第二驱动子电路232电连接所述信号线24。所述信号线24用于产生第一电平信号和第二电平信号。其中，第一电平信号可以为高电平信号，第二电平信号为低电平信号，或者，第一电平信号为低电平信号，第二电平信号为高电平信号。所述第一电平信号用于驱动所述第一驱动子电路231产生所述第一控制信号。所述第二电平信号用于驱动所述第二驱动子电路232产生所述第二控制信号。其中，信号线25包括直流信号线251和频率较低的交流信号线252。

通过将第一驱动子电路231和第二驱动子电路232放于同一侧，设于同一侧的第一驱动 电路23可以共用信号线25，而无需在显示区1的相对两侧皆设置信号线25，从而可以使得信号线25的数量减半，极大地缩减了外围区2的宽度，进而促进显示面板100的窄边框设计。

在一种可能的实施方式中，请参阅图1，所述第二驱动电路24包括第三驱动子电路241和第四驱动子电路242。所述第三驱动子电路241用于产生第三信号。所述第三信号用于控制奇数行像素区13中第二晶体管T2的通断。所述第四驱动子电路242用于产生第四信号，所述第四信号用于控制偶数行像素区13中第二晶体管T2的通断。可以理解的，第二控制信号包括第三信号和第四信号。

与第一驱动电路23相似地，将第二驱动电路24分为控制奇数行像素区13中第二晶体管T2的通断的第三驱动子电路241和控制偶数行像素区13中第二晶体管T2的通断的第四驱动子电路242，以实现交错驱动方式驱动显示区1的晶体管，进而提高显示区1的显示效率。

具体的，请参阅图1，多个第三驱动子电路241沿Y轴方向排成一列，多个第四驱动子电路242沿Y轴方向排成另一列。多个第四驱动子电路242位于多个第三驱动子电路241与显示区1之间。即将第三驱动子电路241和第四驱动子电路242在Y轴方向上分成两列设置。进一步地，将第三驱动子电路241和第四驱动子电路242在X轴方向上交错设置，以便于第三驱动子电路241的走线可以从第四驱动子电路242之间经过，使得走线的布局更加合理。

通过将第三驱动子电路241和第四驱动子电路242在Y轴方向上分成两列设置，有效地解决了第三驱动子电路241和第四驱动子电路242在Y轴方向上排列空间有限的问题。

在其他实施方式中，第三驱动子电路241和第四驱动子电路242在Y轴方向上分成三列、四列等大于两个的多列。

在一种可能的实施方式中，请参阅图4，所述第三驱动子电路241包括多个级联而成的第三驱动单元243。第三驱动单元243包括E1、E3……E2n-3、E2n-1。所述第三驱动单元243电连接至少一行奇数行像素区13中的第二晶体管T2。所述第三驱动单元243用于驱动与所述第三驱动单元243电连接的第二晶体管T2的通断。所述第三驱动单元243与所述第一驱动单元233一一对应，且所述第三驱动单元243与所述第一驱动单元233相配合以控制奇数行像素区13中的发光单元130发光。具体的，第三驱动子电路241包括相互级联的n个第三驱动单元243，设n为正整数。每一级的第三驱动单元243用于控制一行奇数行的第二晶体管T2的通断。在其他实施方式中，每一级的第三驱动单元243用于控制多 行奇数行的第二晶体管T2的通断。

进一步地，所述第三驱动单元243用于产生第三扫描信号，所述第三扫描信号控制当前级的第三驱动单元243所电连接的第二晶体管T2的通断。

在一种可能的实施方式中，请参阅图3及图4，第三驱动单元243与第一驱动单元233相联动。具体的,第n级所述第三驱动单元243电连接第n级的第一驱动单元G2n-1。当第n级的第一驱动单元G2n-1产生的第一扫描信号扫描第2n-1行的像素区13的第一晶体管T1之后，第n级的第一驱动单元G2n-1触发第n级的第三驱动子电路241产生第三扫描信号，所述第三扫描信号用于扫描第2n-1行的像素区13的第二晶体管T2。所以所述第三驱动单元243与所述第一驱动单元233一一对应，且所述第三驱动单元243与所述第一驱动单元233相配合，以控制第一晶体管T1和第三晶体管T3的通断，进而控制奇数行像素区13中的发光单元130发光。

进一步地，请参阅图3及图4，所述第一驱动单元233还用于产生第二触发信号和第二重置信号。所述第二触发信号用于触发当前级的所述第三驱动单元243产生所述第三扫描信号。所述第二重置信号用于在上一级所述第三驱动单元243所产生的第三扫描信号扫描完毕后重置上一级所述第三驱动单元243的电位。

举例而言，请参阅图3及图4，当第n级的第一驱动单元G2n-1产生的第一扫描信号s1扫描第2n-1行的像素区13的第一晶体管T1之后，第n级的第一驱动单元G2n-1产生第二触发信号s5，第二触发信号s5用于触发第n级的第三驱动单元E2n-1产生第三扫描信号s6，以使第三扫描信号s6控制第2n-1行第二晶体管T2的通断。第n级的第一驱动单元G2n-1还产生第二重置信号s7，第二重置信号s7用于重置第n-1级的第三驱动单元E2n-3的电位，以使第n-1级的第三驱动单元E2n-3停止控制第二晶体管T2的通断。

进一步地，请参阅图3及图4，所述扫描线11电连接所述第一驱动单元233和与当前级所述第一驱动单元233相对应的所述第三驱动单元243。所述扫描线11还用于传输所述第二触发信号，以触发所述第三驱动单元243工作。

举例而言，请参阅图3及图4，第n级的第一驱动单元G2n-1通过第2n-1行的扫描线11电连接至第n级的第三驱动单元E2n-1，以将第n级的第一驱动单元G2n-1产生的第二触发信号s5传输至第n级的第三驱动单元E2n-1。

本实施例中，第一驱动单元233和第三驱动单元243分别设置显示区1的相对两侧，第一驱动单元233与第二驱动单元234之间的连接线需要跨越整个显示区1，通过扫描线11连接显示区1的相对两侧的第一驱动单元233和第三驱动单元243，利用了扫描线11跨 越整个显示区1的结构优势，设置扫描线11连接于第一驱动单元233和第三驱动单元243之间，无需另外设置跨越整个显示区1的连接线，减少了连接线的数量，避免了连接线占据显示区1的更多位置。

在一种可能的实施方式中，请参阅图3及图4，所述扫描线11还电连接所述第一驱动单元233和与上一级所述第一驱动单元233相对应的第三驱动单元243。所述扫描线11还用于传输所述第二重置信号，以重置与上一级所述第一驱动单元233相对应的第三驱动单元243的电位。

举例而言，请参阅图3及图4，第n级的第一驱动单元G2n-1通过第2n-1行的扫描线11电连接至第n-1级的第三驱动单元E2n-3。在第n-1级的第三驱动单元E2n-3对于第2n-3行的第二晶体管T2扫描完成之后，第n级的第一驱动单元G2n-1产生的第二重置信号s7通过第2n-1行的扫描线11传输至第n-1级的第三驱动单元E2n-3，用于重置第n-1级的第三驱动单元E2n-3的电位，例如第二重置信号s7将第n-1级的第三驱动单元E2n-3的电压由高电压转变成低电平。

进一步地，请参阅图4，第二驱动子电路233还包括虚拟第三驱动单元E01和虚拟第三驱动单元E03。其中，虚拟第三驱动单元E01设于第一级的第三驱动单元E1的上一级，以使虚拟第三驱动单元E01能够接收虚拟第一驱动单元G01发送的触发信号和第一驱动单元G1发射的重置信号。虚拟第三驱动单元E03设于第n级的第三驱动单元E2n-1的下一级，以接收虚拟第一驱动单元G03发送的触发信号。

在一种可能的实施方式中，请参阅图1、图3及图4，所述第四驱动子电路242包括多个级联而成的第四驱动单元244。所述第四驱动单元244电连接至少一行偶数行像素区13中的第二晶体管T2。所述第四驱动单元244用于驱动与所述第四驱动单元244电连接的第二晶体管T2的通断。可以理解的，第四驱动单元244与第三驱动单元243的结构相同。

具体的，请参阅图1、图3及图4，第四驱动子电路242包括相互级联的n个第四驱动单元244，设n为正整数。每一级的第四驱动单元244用于控制一行偶数行的第二晶体管T2的通断。例如，第一级的第四驱动单元E2用于驱动第二行的第二晶体管T2的通断，第二级的第四驱动单元E4用于驱动第四行的第二晶体管T2的通断，第n级的第四驱动单元E2n用于驱动第2n行的第二晶体管T2的通断。n个第四驱动单元244相互级联是指，第n-1级的第四驱动单元E2n-2依据第n-2级的第四驱动单元E2n-4的输出端输出的扫描信号、第n级的第四驱动单元E2n的输出端输出的扫描信号。在其他实施方式中，每一级的第四驱动单元244可以控制多行偶数行的第二晶体管T2的通断。

可以理解的，第四驱动单元244与第三驱动单元243的结构相同，第四驱动单元244与第二驱动单元234的电连接方式与第三驱动单元243与第一驱动单元233的电连接方式，在此不再赘述。第四驱动单元244与偶数行像素区13中的第二晶体管T2的电连接方式和控制方式与第三驱动单元243与奇数行像素区13中的第二晶体管T2的电连接方式和控制方式相同，在此不再赘述。

进一步地，请参阅图3，第二驱动子电路234还包括虚拟第四驱动单元E02和虚拟第四驱动单元E04。其中，虚拟第四驱动单元E02设于第一级的第四驱动单元E2的上一级，以接收虚拟第四驱动单元E01发送的触发信号和第四驱动单元E1发射的重置信号。虚拟第四驱动单元E04设于第n级的第四驱动单元E2n的下一级，以接收虚拟第四驱动单元E03发送的触发信号。

在一种可能的实施方式中，请参阅图3及图5，所述像素区13还设有第一电容C1及第二电容C2。所述第一晶体管T1的第一端p11电连接所述第四晶体管T4的栅极g41，所述第一晶体管T1的栅极g11电连接所述第一驱动电路23，所述第一晶体管T1的第二端p12电连接数据线12，所述数据线12用于传输数据电压Vdata/参考电压Vref。所述第一晶体管T1用于根据所述第一控制信号接收数据电压Vdata/参考电压Vref。具体的，第一晶体管T1的栅极g11在第一控制信号下使得第一晶体管T1的第一端p11和第二端p12导通，以使数据电压Vdata/参考电压Vref可以传输至第四晶体管T4的栅极g41。

请参阅图3及图5，所述第二晶体管T2的第一端p21电连接所述第四晶体管T4的第一端p41，所述第二晶体管T2的栅极g21电连接所述第二驱动电路24，所述第二晶体管T2的第二端p21用于接收第一电压信号VDD。所述第二晶体管T2用于根据所述第二控制信号接收第一电压信号VDD。具体的，第二晶体管T2的栅极g21在第二控制信号下使得第二晶体管T2的第一端p21和第二端p22导通，以使第一电压信号VDD可以传输至第四晶体管T4的第一端p41。

请参阅图3及图5，所述第三晶体管T3的第一端p31电连接所述第四晶体管T4的第二端p42，所述第三晶体管T3的栅极g31电连接所述第一驱动电路23，所述第三晶体管T3的第二端p32用于接收初始电压Vint。所述第三晶体管T3用于根据所述第一驱动电路23产生的第三控制信号接收初始电压Vint。具体的，第三晶体管T3的栅极g31在第三控制信号下使得第三晶体管T3的第一端p31和第二端p32导通，以使初始电压Vint可以传输至第四晶体管T4的第二端p42。

请参阅图3及图5，所述第四晶体管T4的第二端p42电连接所述发光单元130的一端， 发光单元130的另一端电连接至第二电压信号VSS。所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3及所述第四晶体管T4相配合以控制所述发光单元130发光。具体的，所述第一晶体管T1、所述第二晶体管T2、所述第三晶体管T3可以分别控制第四晶体管T4的栅极端g41、第一端p41及第二端p42的电位，以控制第四晶体管T4导通或关断。当第四晶体管T4和第二晶体管T2导通时，发光单元130的相对两端分别连接至第一电压信号VDD和第二电压信号VSS。其中，第二电压信号VSS可以为低电压，第一电压信号VDD可以为高电压，以使发光单元130发光。

请参阅图3，所述第一电容C1电连接所述第一晶体管T1的第一端p11与所述第四晶体管T4的第二端p42。所述第二电容C2电连接所述第二晶体管T2的第二端p22及所述第三晶体管T3的第一端p31。

驱动发光单元130发光的时间段包括依次连续的复位阶段t1、存储阶段t2及发光阶段t3，下面对复位阶段t1、存储阶段t2、及发光阶段t3详细描述。

在复位阶段t1，第一晶体管T1、第二晶体管T2及第四晶体管T4断开，第三晶体管T3导通，以将使得第二晶体管T2的第一端p21与第四晶体管T4的第二端p42的电压对第二电容C2充电。且对第四晶体管T4的第二端的电位进行复位。

在存储阶段t2，第一晶体管T1、第三晶体管T3导通，第二晶体管T2关断，以对第四晶体管T4的栅极充电，将数据电压Vdata写入第四晶体管T4的栅极g41；将第四晶体管T4的栅极g41及第二端p42的电压差存储至第一电容C1中。此阶段中通过在写入数据电压Vdata的同时关闭第二晶体管T2，以达到内部补偿第四晶体管T4的阈值电压Vth的作用，防止第四晶体管T4的阈值电压Vth发生漂移，提高显示面板100的亮度均匀性。

在发光阶段t3，第一晶体管T1、第二晶体管T2、第四晶体管T4导通，第三晶体管T3关断，以对第四晶体管T4的第一端p41充电，当第四晶体管T4的栅极g41的电压大于预设阀值时，第四晶体管T4导通，以使发光单元130的一端加载第一电压信号VDD，进而发光单元130发光。此阶段实现了发光单元130发光。

本实施例以第一晶体管T1、第三晶体管T3为N型晶体管，第二晶体管T2为P型晶体管，第四晶体管T4为N型晶体管进行对驱动发光单元130发光的像素驱动方法说明。

具体的，在复位阶段t1，第一驱动电路23中的驱动单元Gn-1给第三晶体管T3的栅极g31提供高电位，以使第三晶体管T3导通，所述第四晶体管T4的第二端p42上加载初始电压Vint；第一驱动电路23中的驱动单元Gn给第一晶体管T1的栅极g11提供低电位，以使第一晶体管T1关断；第二驱动电路24中的驱动单元En给第二晶体管T2的栅极g21 提供高电位，以使第二晶体管T2关断，将第二晶体管T2的第一端p21与第四晶体管T4的第二端p42的电压存储至对第二电容C2中充电。此复位阶段是对第四晶体管T4的第二端p42的电位进行复位。

具体的，在存储阶段t2，第一驱动电路23中的驱动单元Gn-1给第三晶体管T3的栅极g31提供高电位，以使第三晶体管T3导通；第一驱动电路23中的驱动单元Gn给第一晶体管T1的栅极g11提供高电位，以使第一晶体管T1导通，第二驱动电路24中的驱动单元En给第二晶体管T2的栅极g21提供高电位，以使第二晶体管T2关断。

具体的，在发光阶段t3，第一驱动电路23中的驱动单元Gn-1给第三晶体管T3的栅极g31提供低电位，以使第三晶体管T3关断；第一驱动电路23中的驱动单元Gn给第一晶体管T1的栅极g11提供高电位，以使第一晶体管T1导通；第二驱动电路24中的驱动单元En给第二晶体管T2的栅极g21提供低电位，以使第二晶体管T2导通，以对第四晶体管T4的第一端g41充电，当第四晶体管T4的栅极g41的电压大于预设阀值时，第四晶体管T4导通，以使发光单元130的一端加载第一电压信号VDD，进而发光单元130发光。此阶段实现了发光单元130发光。

当然，在其他实施方式中，像素区13内还可以设有其他的驱动发光单元130发光的像素电路及其他的驱动发光单元130发光的像素驱动方法。

本申请还提供了一种显示装置200，所述显示装置200包括所述的显示面板100。所述显示装置200可以是手机、台式电脑、笔记本电脑、电视、可穿戴设备、智能家电等设备。

以上对本申请实施方式进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (19)

1. 一种显示面板，其特征在于，所述显示面板包括显示区及设于所述显示区相对两侧的第一布线区及第二布线区，所述显示区包括呈阵列分布的像素区，所述第一布线区设有第一驱动电路，所述第二布线区设有第二驱动电路，所述第一驱动电路用于产生第一控制信号，所述第二驱动电路用于产生第二控制信号,所述第一驱动电路及所述第二驱动电路相配合以控制发光单元工作。
2. 如权利要求1所述的显示面板，其特征在于，所述像素区设置有第一晶体管、第二晶体管及发光单元，所述第一控制信号用于控制所述第一晶体管的通断，所述第二控制信号用于控制所述第二晶体管的通断，所述第一晶体管及所述第二晶体管相配合以控制所述发光单元工作。
3. 如权利要求2所述的显示面板，其特征在于，所述第一驱动电路包括多个第一驱动子电路和多个第二驱动子电路，所述第一驱动子电路用于产生第一信号，所述第一信号用于控制奇数行像素区中第一晶体管的通断，所述第二驱动子电路用于产生第二信号，所述第二信号用于控制偶数行像素区中第一晶体管的通断。
4. 如权利要求3所述的显示面板，其特征在于，所述第一驱动子电路包括多个级联而成的第一驱动单元，所述第一驱动单元电连接至少一行奇数行像素区中的第一晶体管，所述第一驱动单元用于驱动与所述第一驱动单元电连接的第一晶体管的通断。
5. 如权利要求4所述的显示面板，其特征在于，所述第一驱动单元用于产生第一扫描信号，所述第一扫描信号用于控制当前级的第一驱动单元所电连接的所述第一晶体管的通断。
6. 如权利要求5所述的显示面板，其特征在于，所述第一驱动单元还用于产生第一触发信号，所述第一触发信号用于在当前级的第一驱动单元产生的第一扫描信号扫描完毕之后触发下一级所述第一驱动单元工作。
7. 如权利要求5所述的显示面板，其特征在于，所述第一驱动单元还用于产生第一重置信号，所述第一重置信号用于在上一级所述第一驱动单元所产生的第一扫描信号扫描完毕后重置上一级所述第一驱动单元的电位。
8. 如权利要求5所述的显示面板，其特征在于，所述像素区还设有第三晶体管，所述第三晶体管用于与所述第一晶体管及所述第二晶体管相配合以控制所述发光单元工作，所述第一驱动单元用于产生第二扫描信号，所述第二扫描信号用于在第一扫描信号扫描完当前行的像素区中的第一晶体管之后控制与当前行的像素区相邻的下一行像素区中的第三晶 体管的通断。
9. 如权利要求3至8任意一项所述的显示面板，其特征在于，所述第一驱动子电路包括多个级联而成的第二驱动单元，所述第二驱动单元电连接至少一行偶数行像素区中的第一晶体管，所述第二驱动单元用于驱动与所述第二驱动单元电连接的第一晶体管的通断。
10. 如权利要求3至8任意一项所述的显示面板，其特征在于，所述第一布线区还设有信号线，所述第一驱动子电路和所述第二驱动子电路电连接所述信号线，所述信号线用于产生第一电平信号和第二电平信号，所述第一电平信号用于驱动所述第一驱动子电路产生所述第一控制信号，所述第二电平信号用于驱动所述第二驱动子电路产生所述第二控制信号。
11. 如权利要求4至8任意一项所述的显示面板，其特征在于，所述第二驱动电路包括第三驱动子电路和第四驱动子电路，所述第三驱动子电路用于产生第三信号，所述第三信号用于控制奇数行像素区中第二晶体管的通断，所述第四驱动子电路用于产生第四信号，所述第四信号用于控制偶数行像素区中第二晶体管的通断。
12. 如权利要求11所述的显示面板，其特征在于，所述第三驱动子电路包括多个级联而成的第三驱动单元，所述第三驱动单元电连接至少一行奇数行像素区中的第二晶体管，所述第三驱动单元用于驱动与所述第三驱动单元电连接的第二晶体管的通断，所述第三驱动单元与所述第一驱动单元一一对应，且所述第三驱动单元与所述第一驱动单元相配合以控制奇数行像素区中的发光单元发光。
13. 如权利要求12所述的显示面板，其特征在于，所述第三驱动单元用于产生第三扫描信号，所述第三扫描信号控制当前级的第三驱动单元所电连接的第二晶体管的通断。
14. 如权利要求12所述的显示面板，其特征在于，所述第一驱动单元还用于产生第二触发信号和第二重置信号，所述第二触发信号用于触发当前级的所述第三驱动单元产生所述第三扫描信号；所述第二重置信号用于在上一级所述第三驱动单元所产生的第三扫描信号扫描完毕后重置上一级所述第三驱动单元的电位。
15. 如权利要求14所述的显示面板，其特征在于，所述显示区还设有多行扫描，每行所述像素区中的第一晶体管电连接一行所述扫描，所述扫描电连接所述第一驱动单元和与当前级所述第一驱动单元相对应的所述第三驱动单元，所述扫描用于传输所述第一信号，以控制所述第一晶体管的通断，所述扫描还用于传输所述第二触发信号，以触发所述第三驱动单元工作。
16. 如权利要求15所述的显示面板，其特征在于，所述扫描电连接所述第一驱动单元 和与上一级所述第一驱动单元相对应的第三驱动单元，所述扫描还用于传输所述第二重置信号，以重置与上一级所述第一驱动单元相对应的第三驱动单元的电位。
17. 如权利要求11至16任意一项所述的显示面板，其特征在于，所述第四驱动子电路包括多个级联而成的第四驱动单元，所述第四驱动单元电连接至少一行偶数行像素区中的第二晶体管，所述第四驱动单元用于驱动与所述第四驱动单元电连接的第二晶体管的通断。
18. 如权利要求1至8任意一项所述的显示面板，其特征在于，所述像素区还设有第三晶体管、第四晶体管、第一电容及第二电容，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管皆具有栅极、第一端及第二端，其中，所述第一端为源极且所述第二端为漏极，或者，所述第一端为漏极且所述第二端为源极，

    所述第一晶体管的第一端电连接所述第四晶体管的栅极，所述第一晶体管的栅极电连接所述第一驱动电路，所述第一晶体管用于根据所述第一控制信号接收数据电压和参考电压；

    所述第二晶体管的第一端电连接所述第四晶体管的第一端，所述第二晶体管的栅极电连接所述第二驱动电路，所述第二晶体管用于根据所述第二控制信号接收电源电压；

    所述第三晶体管的第一端电连接所述第四晶体管的第二端，所述第三晶体管的栅极电连接所述第一驱动电路，所述第三晶体管用于根据所述第一驱动电路产生的第三控制信号接收初始电压；

    所述第四晶体管的第二端电连接所述发光单元，所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管相配合以控制所述发光单元发光；

    所述第一电容电连接所述第一晶体管的第一端与所述第四晶体管的第二端；所述第二电容电连接所述第二晶体管的第二端及所述第三晶体管的第一端。
19. 一种显示装置，其特征在于，所述显示装置包括权利要求1～18任意一项所述的显示面板。

Images