KR20140137293A - 화소 회로 및 그 구동 방법 - Google Patents
화소 회로 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20140137293A KR20140137293A KR1020140048156A KR20140048156A KR20140137293A KR 20140137293 A KR20140137293 A KR 20140137293A KR 1020140048156 A KR1020140048156 A KR 1020140048156A KR 20140048156 A KR20140048156 A KR 20140048156A KR 20140137293 A KR20140137293 A KR 20140137293A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- pixel
- turned
- switch transistor
- transistors
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
1 화소당 소자나 배선의 수를 억제하여 고세밀화를 도모하면서, 휘도의 변화나 플리커 현상 등을 억제함으로써, 화질 향상을 실현하는 것을 목적으로 한다. 화소 회로는 매트릭스 형상으로 배치된 화소들 각각에 배치되고, 인가되는 데이터 신호에 따라 상기 화소들 각각의 계조를 제어하는 전압을 저장하는 데이터 저장 커패시터, 데이터 신호선과 상기 데이터 저장 커패시터 사이에 직렬로 접속되고, 제 1 게이트 제어 신호선에 접속된 게이트 전극을 각각 포함하는 복수 개의 트랜지스터들을 포함하는 스위치 트랜지스터, 및 상기 화소들 중 제1 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드와 상기 제1 화소에 인접하는 제2 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드 사이에 접속되고, 제 2 게이트 제어 신호선에 접속된 게이트 전극을 포함하는 연결 트랜지스터를 포함한다.
Description
본 발명은 화소 회로 및 그 구동 방법에 관한 것이다.
최근, 표시 장치로서, 예를 들어 액정 표시 장치(Liquid Crystal Display Device:LCD) 또는 유기 발광 소자 등의 자발광 소자를 이용한 유기 발광 표시 장치가 많이 채용되고 있다. 액정 표시 장치의 화소는 스위칭 트랜지스터, 액정 캐패시터, 및 데이터 저장 커패시터를 포함한다. 유기 발광 표시 장치의 화소는 발광 소자와 상기 자발광 소자를 구동하는 구동 트랜지스터, 스위칭 트랜지스터, 및 데이터 저장 커패시터를 포함한다. 상기 표시 장치는 매트릭스 형태로 배치된 복수 개의 화소들을 포함한다.
상기 표시 장치의 화소에는 휘도를 제어하는 계조 데이터가 기입된다(write). 한번 기입된 계조 데이터는, 다음에 계조 데이터가 기입될 때까지 일정 기간 유지되어야 한다. 여기서, 상기 계조 데이터가 인가된 화소의 스위치 트랜지스터에 오프 리크 전류가 발생하면, 상기 화소에 인가된 전압이 경시적(시간 경과에 따라)으로 변화된다. 그에 따라 플러커 현상 또는 상기 화소의 휘도가 변화되는 등의 문제가 발생한다.
특허문헌 1, 2에서는, 계조 데이터가 인가된 화소의 스위치 트랜지스터의 오프 리크 전류 저감을 목적으로서, 스위치 트랜지스터들을 직렬로 접속하는 구성이 개시되어 있다. 이 구성에 의해, 스위치 트랜지스터의 오프 저항을 증가시키고, 오프 리크 전류를 감소시킬 수 있다.
그러나, 직렬로 접속된 스위치 트랜지스터들의 개수를 늘려도, 스위치 트랜지스터의 기생 용량에 축적된 전하가 스위치 트랜지스터의 오프 리크에 의해 이동한다. 그에 따라 상기 화소에 기입된 계조 데이터가 변화된다.
본 발명은, 세밀하고 화질이 향상된 화소 회로를 제공하는 것을 목적으로 한다.
또한, 상기 화소 회로의 구동방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태에 따른 화소 회로는, 매트릭스 형상으로 배치된 화소들 각각에 배치되고, 인가되는 데이터 신호에 따라 상기 화소들 각각의 계조를 제어하는 전압을 저장하는 데이터 저장 커패시터, 데이터 신호선과 상기 데이터 저장 커패시터 사이에 직렬로 접속되고, 제 1 게이트 제어 신호선에 접속된 게이트 전극을 각각 포함하는 복수 개의 트랜지스터들을 포함하는 스위치 트랜지스터, 및 상기 화소들 중 제1 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드와 상기 제1 화소에 인접하는 제2 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드 사이에 접속되고, 제 2 게이트 제어 신호선에 접속된 게이트 전극을 포함하는 연결 트랜지스터를 포함한다.
상기 화소 회로에 따르면, 종래에 비하여 적은 개수의 추가 소자 및 배선으로, 화소의 계조를 조정하는 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전류를 억제할 수 있다. 또한, 데이터 신호선의 전압 변동이 계조에 미치는 영향을 저감할 수 있기 때문에, 화소들 각각의 소자나 배선의 개수를 감소시켜 세밀화된 화소를 구현할 수 있다. 구동 트랜지스터의 게이트 전극에 접속된 스위치 트랜지스터의 오프 리크 전류에 기인하는 휘도의 변화나 플리커 현상을 억제할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 적어도 1개의 노드는 상기 연결 트랜지스터를 통해 소정 전압의 전원선에 접속될 수 있다.
이 화소 회로에 따르면, 상기 적어도 1개의 노드의 전위가 안정된다. 따라서 화소의 계조를 조정하는 상기 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전류를 더욱 억제할 수 있다. 또한, 데이터 신호선의 전압 변동이 계조에 미치는 영향을 더욱 저감할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 데이터 저장 커패시터에 인가되는 전압이 게이트 전극에 인가되고, 공급되는 전류에 따라 발광하는 발광 소자의 상기 공급되는 전류의 크기를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터와 상기 발광 소자 사이에 접속되고, 상기 연결 트랜지스터와 함께 제어되며, 상기 발광 소자에 공급되는 전류를 제어하는 에미션 트랜지스터를 더 포함할 수 있다. 상기 스위치 트랜지스터는, 제 1 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 1 스위치 트랜지스터 및 제 2 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 2 스위치 트랜지스터를 포함할 수 있다. 상기 제 1 스위치 트랜지스터와 상기 제2 스위치 트랜지스터는 상기 적어도 1개의 노드에서 접속된다. 상기 스위치 트랜지스터의 턴-온 기간에 있어서, 상기 연결 트랜지스터가 턴-오프되고, 상기 스위치 트랜지스터가 턴-오프된 이후의 적어도 일부의 기간에 있어서 상기 연결 트랜지스터가 턴-온될 수 있다.
이 화소 회로에 따르면, 유기 발광 표시 장치의 화소 회로에 있어서, 연결 트랜지스터와 에미션 트랜지스터의 제어선을 공유화함으로써, 새로운 제어 신호선을 추가할 필요가 없다. 따라서, 배선의 수를 억제하면서, 구동 트랜지스터의 게이트 전극의 전압 변동을 억제할 수 있기 때문에, 고세밀화한 화소를 제공할 수 있고, 휘도의 변화나 플리커 현상이 억제될 수 있다.
본 발명의 일 실시예에 관련되는 화소 회로의 구동방법은 상술한 화소 회로를 포함한다. 상기 화소 회로의 구동방법은 상기 연결 트랜지스터를 턴-오프한 이후에 상기 스위치 트랜지스터를 턴-온하고, 상기 스위치 트랜지스터를 턴-오프한 이후에 상기 연결 트랜지스터를 턴-온한다.
이 화소 회로에 따르면, 종래에 비하여 적은 개수의 추가 소자 및 배선으로, 화소의 계조를 조정하는 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전류를 억제할 수 있다. 또한, 데이터 신호선의 전압 변동이 계조에 미치는 영향을 저감할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 연결 트랜지스터의 턴-온 기간에 상기 적어도 1개의 노드가 소정 전압의 전원선에 접속될 수 있다.
이 화소 회로에 따르면, 상기 적어도 1개의 노드의 전위가 보다 안정된다. 종래에 비하여 적은 추가 소자 및 배선으로 스위치 트랜지스터의 오프 리크 전류에 의한 상기 데이터 저장 커패시터에 축적된 전하 이동에 의한 전압 변동을 더욱 억제할 수 있다. 또한, 데이터 신호선의 전압 변동에 의한 데이터 저장 커패시터에 축적된 전하 이동에 의한 전압 변동을 더욱 억제할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 적어도 1개의 노드는 상기 연결 트랜지스터를 통해 소정 전압의 전원선에 접속될 수 있다.
이 화소 회로에 따르면, 상기 적어도 1개의 노드의 전위가 보다 안정하기 때문에, 종래에 비하여 적은 추가 소자 및 배선으로, 화소의 계조를 조정하는 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전류를 억제할 수 있다. 또한, 데이터 신호선의 전압 변동이 계조에 미치는 영향을 더욱 저감할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 화소들 각각은 상기 데이터 저장 커패시터에 인가되는 전압이 게이트 전극에 인가되고, 공급되는 전류에 따라서 발광하는 발광 소자의 상기 공급되는 전류의 크기를 제어하는 구동 트랜지스터 및 상기 구동 트랜지스터와 상기 발광 소자 사이에 접속되고, 상기 발광 소자에 공급되는 전류를 제어하는 에미션 트랜지스터를 더 포함할 수 있다. 상기 에미션 트랜지스터는 상기 스위치 트랜지스터와 함께 턴-온되고, 상기 스위치 트랜지스터와 함께 턴-오프될 수 있다.
이 화소 회로에 따르면, 유기 발광 표시 장치에 있어서, 종래에 비하여 적은 추가 소자 및 배선으로, 화소의 계조를 조정하는 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전률를 억제할 수 있다. 또한, 데이터상기 데이터 신호선의 전압 변동이 계조에 미치는 영향을 저감할 수 있기 때문에, 구동 트랜지스터의 게이트 전극의 전압 변동을 억제할 수 있다.
이 화소 회로의 다른 바람직한 실시예에 따르면, 상기 스위치 트랜지스터는 제 1 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 1 스위치 트랜지스터 및 제 2 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 2 스위치 트랜지스터를 포함할 수 있다. 상기 제 1 스위치 트랜지스터와 상기 제 2 스위치 트랜지스터는 상기 적어도 1개의 노드에서 접속될 수 있다. 상기 연결 트랜지스터가 턴-오프된 이후에 상기 제 1 스위치 트랜지스터가 턴-온되고, 상기 제 1 스위치 트랜지스터가 턴-오프된 이후에 상기 제 2 스위치 트랜지스터가 턴-온되고, 상기 제 2 스위치 트랜지스터가 턴-오프된 이후에 상기 연결 트랜지스터가 턴-온될 수 있다.
이 화소 회로에 따르면, 종래에 비하여 적은 추가 소자 및 배선으로, 화소의 계조를 조정하는 데이터 저장 커패시터에 접속된 스위치 트랜지스터의 오프 리크 전률를 억제할 수 있고, 또한, 데이터 신호선의 전압 변동이 계조에 미치는 영향을 저감할 수 있다.
본 발명에 따르면, 상기 화소 회로들 각각에 포함된 소자 및 배선의 개수를 감소시킴으로써 세밀화된 화소 회로를 제공할 수 있다. 또한, 구동 트랜지스터의 문턱전압의 변화를 방지하여 상기 화소 회로의 휘도 변화 및 플리커 현상을 방지할 수 있다. 그에 따라 상기 화소 회로는 화질이 향상된 이미지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 5a는 종래의 화소 동작을 나타내는 도면이다.
도 5a는 종래의 화소 동작시에 발생하는 전압 변화를 나타내는 도면이다.
도 6a은 본 발명의 일 실시예에 따른 화소 회로의 동작을 나타내는 도면이다.
도 6b은 본 발명의 일 실시예에 따른 화소 회로의 동작시 발생하는 전압 변화를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 발광 표시 장치의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 10은 본 발명의 일 실시예에 따른 발광 표시 장치의 블록도이다.
도 11은 본 발명의 일 실시예에 따른화소의 회로도이다.
도 12는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 13은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 5a는 종래의 화소 동작을 나타내는 도면이다.
도 5a는 종래의 화소 동작시에 발생하는 전압 변화를 나타내는 도면이다.
도 6a은 본 발명의 일 실시예에 따른 화소 회로의 동작을 나타내는 도면이다.
도 6b은 본 발명의 일 실시예에 따른 화소 회로의 동작시 발생하는 전압 변화를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 발광 표시 장치의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 9는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 10은 본 발명의 일 실시예에 따른 발광 표시 장치의 블록도이다.
도 11은 본 발명의 일 실시예에 따른화소의 회로도이다.
도 12는 본 발명의 일 실시예에 따른 신호들의 타이밍차트이다.
도 13은 본 발명의 일 실시예에 따른 화소의 회로도이다.
이하, 도면을 참조하여 본 발명에 따른 발광 소자를 구동하는 화소 회로 및 그것을 사용한 표시 장치에 대해서 설명한다. 단, 본 발명의 발광 소자를 구동하는 화소 회로 및 그것을 사용한 표시 장치는 많은 다른 실시예로 실시하는 것이 가능하고, 이하에 나타내는 실시의 형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 본 실시의 형태에서 참조하는 도면에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 첨부하고, 그에 대한 반복 설명은 생략한다.
(실시예 1)
도 1 내지 도 4를 참조하여, 실시예 1에 따른 발광 표시 장치의 구성 및 동작 방법을 설명한다. 도 1은 실시예 1에 따른 발광 표시 장치의 구성의 일 예를 나타내는 블록도이다. 발광 표시 장치의 화소들(10)은 n행 m열의 매트릭스 형상으로 배치된다. 상기 화소들(10)은 스캔 드라이버(20), 에미션 드라이버(30), 데이터 드라이버(40)에 의해 제어된다. 여기서, n은 1 이상의 자연수이고 m은 1 이상의 자연수이다. 예를 들어, n=3이면, 제 3 행에 배치된 화소 회로 군을 지칭하고, m=3이면, 제 3 열에 배치된 화소 회로 군을 지칭한다. 또한, 도 1에 있어서, 화소 회로(10)은 제 3 행, 제 3 열의 매트릭스 형상으로 배치되어 있지만, 이 배치에 한정되지 않는다.
스캔 드라이버(20)은 데이터 신호가 기입(또는 인가)되는 행을 선택하는 구동 회로이고, 각 행의 화소들(10)에 대응하여 마련된 게이트 제어 신호선(21, 22, 23)에 게이트 제어 신호(SCAN(n))을 공급한다. 이 예에서는, 각 행마다 소정의 순번으로 순차 배타적으로 선택된다.
에미션 드라이버(30)는 발광 소자로의 신호를 공급하는 타이밍을 제어하고, 각 행의 화소들(10)에 대응하는 에미션 제어 신호선들(31, 32, 33)에 에미션 제어 신호들(EM(n))을 공급한다. 상기 게이트 제어 신호선(21, 22, 23)이 제 1 게이트 제어 신호선으로 정의될 때, 상기 에미션 제어 신호선들(31, 32, 33)은 제 2 게이트 제어 신호선으로 정의될 수 있다.
데이터 드라이버(40)는 입력된 화상 데이터에 기초하여 계조를 결정하고, 결정된 계조에 따른 데이터 신호를 화소들(10)에 공급하고, 각 열의 화소들(10)에 대응하는 데이터 신호선들(41, 42, 43)에 데이터 신호(DT(m))을 공급하고, 데이터 값(VDATA(n))을 화소들(10)에 기입한다.
또한, 본 실시예에 있어서, 각 행 방향으로 배치된 화소들(10)은 기준 전원(VDM)에 접속되어 있고, 에미션 드라이버(30)로부터 공급된 에미션 제어 신호(EM(n))에 의해 제어되는 연결 트랜지스터들(M3(m))(인접한 화소들 사이에 접속된 트랜지스터, 이하 연결 트랜지스터라 정의한다)은인접한 화소들(10) 사이, 및 화소(10)와 기준 전원(VDM) 사이에 접속되어 있다.
도 2는 제 n 행의 화소 회로에 대해서, 보다 상세한 회로 구성의 일 예를 나타내는 회로도이다. 도 2는 화소들(10)을 구성하는 트랜지스터가 모두 p 채널 형인 경우를 나타내고 있다. 1 개의 화소(10)는 애노드 전원(ELVDD), 캐소드 전원(ELVSS), 구동 트랜지스터(M1(m)), 스위치 트랜지스터(M21(m) 및 M22(m)), 용량 소자(Cst(m), 또는 스토리지 커패시터), 발광 소자(D1(m))로 구성된다. 여기서, 데이터 신호에 대응하는 전압을 저장하는 용량(데이터 저장 커패시터)은 용량 소자(Cst(m)), 스위치 트랜지스터의 기생 용량, 배선 사이의 기생 용량을 포함할 수 있다. 이와 같이, 1 개의 화소가 4개의 트랜지스터와 1개의 용량 소자를 포함할 수 있다.
화소들(10) 각각의 소자의 접속 관계를, 제 1 열(m=1)의 화소(10)를 사용하여 설명한다. 구동 트랜지스터(M1(1))의 소스 전극 또는 드레인 전극 중 어느 하나는 애노드 전원(ELVDD)에 접속되고, 다른 하나는 발광 소자(D1(1))의 애노드 전극에 접속된다. 구동 트랜지스터(M1(1))의 게이트 전극은 용량 소자(Cst(1))의 하나의 전극에 접속된다. 구동 트랜지스터(M1(1))의 게이트 전극과 데이터 신호선(41) 사이에 스위치 트랜지스터(M21(1) 및 M22(1))가 직렬로 접속되어 있다. 용량 소자(Cst(1))의 다른 하나의 전극은 애노드 전원(ELVDD)에 접속된다. 또한, 발광 소자(D1(1))의 캐소드 전극은 캐소드 전원(ELVSS)에 접속된다.
스위치 트랜지스터(M21(1)과 M22(1))는 게이트 제어 신호선(24)에 의해 공급되는 게이트 제어 신호(SCAN(n))에 의해 제어된다. 상기 스위치 트랜지스터(M21(1) M22(1))는 2개의 트랜지스터(M21(1) 및 M22(1))를 포함하고, 상기 2개의 트랜지스터들(M21(1)과 M22(1))은 게이트 제어 신호선(24)에 의해 공급되는 게이트 제어 신호(SCAN(n))에 의해 동시에 제어된다. 또한, 상기 2개의 트랜지스터(M21(1) 및 M22(1)) 사이의 노드(SM(1))은 연결 트랜지스터(M3(1))를 통해, 인접하는 화소(10)의 스위치 트랜지스터(M21(2)과 M22(2))의 2개의 트랜지스터(M21(1)과 M22(1)) 사이의 노드(SM(2))에 접속된다. 상기 노드들은 화소 회로의 끝단에서 기준 전원(VDM)에 접속된다. 또한, 연결 트랜지스터들(M3(1), M3(2), M3(3))은 에미션 제어 신호선(34)에 의해 공급되는 에미션 제어 신호(EM(n))에 의해 동시에 제어된다.
도 3에는 1개의 화소의 회로 구성을 나타내고, 도 4에는 회로 동작의 타이밍차트를 나타낸다. 도 3 및 도 4를 사용하여 해당 화소 회로의 동작에 대해서 설명한다.
이하에서는, 화소 회로를 동작 시키는 각종 신호가, 「로우 레벨」과「하이 레벨」의 논리 레벨을 나타내는 전압 신호인 것으로서 설명한다. 또한, 이하에서는 트랜지스터가 도통하는 것을 "트랜지스터가 턴-온된다" 또는 "트랜지스터가 턴-온으로 된다"라고 나타내고, 트랜지스터가 도통하지 않는 것을 "트랜지스터가 턴-오프한다" 또는 "트랜지스터가 턴-오프로 된다"라고 표현한다.
도 4에 타이밍차트를 나타낸다. 우선, 에미션 제어 신호선(35)에 공급되는 에미션 제어 신호(EM)가 하이 레벨로 되어 연결 트랜지스터(M3)가 턴-오프된 후에, 게이트 제어 신호선(25)에 공급되는 게이트 제어 신호(SCAN)를 로우 레벨로 되어 스위치 트랜지스터(M21 및 M22)가 턴-온된다. 데이터선(45)을 통해 구동 트랜지스터(M1)의 게이트 전극에 데이터 신호(DT)가 공급되고, 용량 소자(Cst)에 데이터 신호에 대응하는 데이터 값(VDATA)이 충전됨으로써, 상기 화소(10)에 계조 데이터가 기입된다. 여기서, 적어도 데이터 라이트 기간(게이트 제어 신호(SCAN)이 로우 레벨이고, M21, M22이 턴-온된 기간)은 에미션 제어 신호(EM)가 하이 레벨인 기간으로 연결 트랜지스터(M3)는 오프된다.
도 4에서는, 에미션 제어 신호(EM)가 하이 레벨로 변하는(연결 트랜지스터(M3)을 턴-오프하는) 타이밍은, 게이트 제어 신호(SCAN)를 로우 레벨로 변하는(스위치 트랜지스터(M21 및 M22)을 턴-온하는) 타이밍보다도 빠른 경우를 나타내고 있지만, 상기 2개의 타이밍은 동일할 수 있다.
게이트 제어 신호(SCAN)가 하이 레벨로 변경될 때 스위치 트랜지스터(M21 및 M22)가 턴-오프됨으로써, 데이터 신호(DT)의 공급이 정지된다. 즉, 계조 데이터의 기입이 완료된다. 상기 계조 데이터의 기입이 완료된 후에 에미션 제어 신호(EM)가 로우 레벨로 변경됨으로써, 연결 트랜지스터(M3)는 턴-온되고, 인접하는 화소들(10)의 상기 노드(SM)들은 접속되고,또한 기준 전원(VDM)에 접속된다.
본 실시예에서는, 기준 전원(VDM)의 전위를 동일행에 기입한 데이터 값들의 최대치와 최소값의 평균값으로 설정하고 있지만, 기준 전원(VDM)의 전위는, 동일 행에 기입한 모든 데이터 값들의 평균치, 혹은, 모든 화소들에 기입한 모든 데이터의 평균값이 되도록 설정할 수 있다.
본 실시예에서는, 인접하는 화소들(10)의 노드들(SM)이 접속될 뿐만 아니라 기준 전원(VDM)과 접속됨으로써, 비선택된 스위치 트랜지스터(M21 및 M22)의 어느 하나의 트랜지스터(M22)에 접속된 데이터 신호(DT)의 전압 변동에 의한 오프 리크 전류가 발생하여도, 구동 트랜지스터(M1)의 게이트 전극의 전위에 주는 영향을 완화할 수 있다. 그 결과, 크로스토크 등에 의한 화질 열화도 개선된다.
이상과 같이, 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들 사이의노드(SM)가 기준 전원(VDM)에 접속됨으로써, 계조데이터의 기입이 종료된 후 노드(SM)의 전하는 곧 기준 전원(VDM)으로 고정된다. 그 결과, 스위치 트랜지스터(M21 및 M22)의 다른 하나의 트랜지스터(M21)의 소스 전극과 드레인 전극 사이의 전위차가 작아지고, 스위치 트랜지스터(M21 및 M22)의 어느 하나의 트랜지스터(M21)의 오프 리크 전류는 거의 발생하지 않는다. 그에 따라 구동 트랜지스터(M1)는 안정적으로 동작할 수 있다.
또한, 상기 화소의 동작에 있어서, 스위치 트랜지스터(M21 및 M22)의 어느 하나의 트랜지스터(M22)가 비선택인 때, 데이터 신호(DT)의 전압 변동이 구동 트랜지스터(M1)의 게이트 전극에 주는 영향을 억제할 수 있다. 그에 따라 구동 트랜지스터(M1)는 안정적으로 동작할 수 있다.
그 다음에, 본 발명의 효과에 대해서, 종래 예와 비교하여 상세히 설명한다. 도 5a는 종래의 화소 동작을 나타내는 도면이다. 도 5a는 종래의 화소 동작시에 발생하는 전압 변화를 나타내는 도면이다.
도 5a에 도시된 것과 같이, 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들 사이의 노드(SM)가 인접한 화소의 노드(MS) 및 기준 전원(VDM)에 접속되지 않는다. 게이트 제어 신호(SCAN)가 하이 레벨일 때 스위치 트랜지스터(M21 및 M22)는 턴-오프되고, 스위치 트랜지스터(M21 및 M22)의 기생 용량에 축적되어 있던 전하의 영향으로 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들 사이의 노드(SM)의 전위가 상승한다. 예를 들어, 상기 노드(SM)의 전위(VSM)가 구동 트랜지스터(M1)의 게이트 전극의 전위(VGATE) 보다 클 수 있다. 이 경우, 스위치 트랜지스터(M21)의 오프 리크 전류에 의해 상기 노드(SM)로부터 구동 트랜지스터(M1)의 게이트 전극으로 전류가 흐르고, 구동 트랜지스터(M1)의 게이트 전극의 전위가 변화된다. 또한, 비선택 스위치 트랜지스터(M21 및 M22)의 어느 하나의 트랜지스터(M22)에 데이터 신호가 공급되면, 상기 어느 하나의 트랜지스터(M22)의 오프 리크 전류에 의해 상기 노드(SM)의 전위(VSM)이나 구동 트랜지스터(M1)의 게이트 전극의 전위(VGATE)가 변동될 수 있다.
도 6a은 본 발명의 일 실시예에 따른 화소 회로의 동작을 나타내는 도면이다. 도 6b은 본 발명의 일 실시예에 따른 화소 회로의 동작시 발생하는 전압 변화를 나타내는 도면이다.
본 실시예에서는, 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들(M21 및 M22) 사이의 노드(SM)는 연결 트랜지스터(M3)을 통해 기준 전원(VDM)에 접속되어 있다. 기준 전원(VDM)은 구동 트랜지스터(M1)의 게이트 전극의 전위(VGATE)와 실질적으로 동일한 전위로 고정된다. 에미션 제어 신호(EM)가 하이 레벨로 변경되어연결 트랜지스터(M3)가 턴-오프된 이후에, 게이트 제어 신호(SCAN)가 로우 레벨로 변경되어 스위치 트랜지스터(M21 및 M22)가 턴-온된다. 그 후, 게이트 제어 신호(SCAN)가 하이 레벨로 변경되어 스위치 트랜지스터(M21 및 M22)가 턴-오프된 이후에 에미션 제어 신호(EM)가 로우 레벨로 변경되어 연결 트랜지스터(M3)가 턴-온된다. 스위치 트랜지스터(M21 및 M22)이 턴-오프되었을 때, 스위치 트랜지스터(M21 및 M22)의 기생 용량에 축적되어 있던 전하의 영향으로 노드(SM)의 전위는 상승하지만, 연결 트랜지스터(M3)가 턴-온됨으로써, 노드(SM)는 기준 전원(VDM)과 접속된다. 그에 따라 노드(SM)의 전위는 기준 전원(VDM)으로부터 공급되는 구동 트랜지스터(M1)의 게이트 전극의 전위로 고정된다.
스위치 트랜지스터(M21 및 M22)의 다른 하나의 트랜지스터(M21)의 소스·드레인 전극 사이에는 전위차가 거의 없기 때문에, 오프 리크 전류는 대부분 흐르지 않는다. 또한, 스위치 트랜지스터(M21 및 M22)의 어느 하나의 트랜지스터(M21)에 오프 리크 전류가 발생하여도, 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들(M21 및 M22) 사이의 노드(SM)는 기준 전원(VDM)에 고정되어 있기 때문에, 데이터 신호가 구동 트랜지스터(M1)의 게이트 전극의 전위에 영향을 주지 않는다.
이상과 같이, 본 발명의 실시예 1에 따르면, 적은 추가 소자 및 배선들로 스위치 트랜지스터의 오프 리크 전류에 의한 구동 트랜지스터의 게이트 전극 전압 변동을 억제하는 것이 가능하다. 또한, 데이터 신호선의 전압 변동에 의한 구동 트랜지스터의 게이트 전극 전압 변동을 억제할 수 있다. 그 결과, 데이터 저장 커패시터의 용량 소자의 사이즈를 대폭 축소할 수 있기 때문에, 개구율을 올릴 수 있고, 고세밀화를 실현한다.
(실시예 2)
도 7 내지도 9를 참조하여 실시예 2에 따른 발광 표시 장치의 구성 및 동작 방법을 설명한다. 도 7은 실시예 2에 따른 발광 표시 장치의 구성의 일 예를 나타내는 개략도이다. 실시예 1과 다른 구성은, 에미션 드라이버(30)에 접속된 에미션 제어 신호선(31, 32, 33)을 통해 에미션 제어 신호((EM)(n))가, 연결 트랜지스터(M3)와 각 화소들에 공급된다는 점이다. 그 이외의 구성은은 도 1을 참조하여 설명한 구성들과 실질적으로 같으므로, 여기에서는 상세한 설명은 생략한다. 에미션 제어 신호(EM(n)). 에미션 제어 신호선(31, 32, 33), 및 화소의 접속 관계에 대해서는, 도 8에서 상세히 설명한다.
도 8에는 1개의 화소(10)의 회로도를 나타내고, 도 9에는 회로 동작의 타이밍차트를 나타낸다. 도 8 및 도 9를 참조하여 해당 화소의 동작에 대해서 설명한다. 기본적인 회로 동작은 실시예 1과 같으므로, 실시예 1과는 다른 점을 중심으로 설명한다.
도 8에 도시된 화소의 회로도는 도 3에 도시된 화소의 회로도에 에미션 트랜지스터(M4)가 추가되어 있다. 에미션 트랜지스터(M4)의 소스 전극 및 드레인 전극은 구동 트랜지스터(M1)과 발광 소자(D1)에 각각 접속되어 있고, 에미션 트랜지스터(M4)의 게이트 전극은 에미션 제어 신호선(35)에 접속되어 있다. 연결 트랜지스터(M3)와 에미션 트랜지스터(M4)는 에미션 제어 신호(EM)에 의해 동시에 제어된다. 이 실시예 2에 의해, 새롭게 제어 신호선을 추가하지 않고 발광 제어를 행하는 것이 가능하게 된다.
도 9는 화소에 인가되는 신호들의 타이밍차트를 나타낸다. 우선, 에미션 제어 신호(EM)가 하이 레벨일 때, 연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)는 턴-오프 된다. 이후에, 게이트 제어 신호(SCAN)가 로우 레벨로 변경되어 스위치 트랜지스터(M21 및 M22), 스위치 트랜지스터(M21 및 M22)의 2개의 트랜지스터들(M21 및 M22)이 동시에 턴-온된다. 데이터 신호선(45)을 통해 구동 트랜지스터(M1)의 게이트 전극에 데이터 신호(DT)가 공급된다. 용량 소자(Cst)에 데이터 신호(DT)에 대응하는 데이터 값(VDATA)을 충전함으로써, 계조 데이터가 화소(PX)에 기입된다. 여기에서, 적어도 데이터 기입 기간(게이트 제어 신호(SCAN)가 로우 레벨이고, 스위치 트랜지스터(M21 및 M22)가 턴-온된 기간) 동안 에미션 제어 신호(EM)는 하이 레벨을 갖는다. 연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)는 턴-오프되고, 인접하는 화소들의 노드들(SM)은 차단되고 발광 소자(D1)의 발광은 정지된다.
도 9에서는, 에미션 제어 신호(EM)가 하이 레벨로 변경되는 타이밍(연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)가 턴-오프되는 타이밍)은 게이트 제어 신호(SCAN)가 로우 레벨로 변경되는 타이밍(스위치 트랜지스터(M21 및 M22)가 턴-온되는 타이밍)보다도 빠른 경우를 나타내고 있지만, 상기 2개의 타이밍은 동일할 수도 있다.
게이트 제어 신호(SCAN)가 하이 레벨로 변경되어 스위치 트랜지스터(M21 및 M22)가 턴-오프됨으로써, 데이터 신호(DT)의 공급이 정지되고, 계조 데이터의 기입이 완료된다. 계조 데이터의 기입이 완료된 후, 에미션 제어 신호(EM)가 로우 레벨로 변경됨으로써, 연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)는 턴-온되고, 인접하는 화소들 사이의 노드(SM)들은 접속되고, 또한 기준 전원(VDM)에 접속된다. 이와 동시에 발광 소자(D1)에 애노드 전원(ELVDD)이 공급됨으로써 상기 발광 소자(D1)가 발광된다.
도 9에서, 에미션 제어 신호(EM)가 로우 레벨로 변경되는 타이밍(연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)가 턴-온하는 타이밍)은 게이트 제어 신호(SCAN)가 하이 레벨로 변경되는 타이밍(스위치 트랜지스터(M21 및 M22)가 턴오프 되는 타이밍)보다도 느린 경우를 나타내고 있지만, 상기 2개의 타이밍은 동일할 수도 있다.
이와 같이, 연결 트랜지스터(M3)와 에미션 트랜지스터(M4)를 같은 타이밍으로 온/오프의 제어하기 위해 연결 트랜지스터(M3) 및 에미션 트랜지스터(M4)는 게이트 제어 신호를 공통으로 수신할 수 있다. 상술한 바에 따라면, 새롭게 제어 신호선을 추가할 필요가 없기 때문에, 고세밀화된 화소를 제공할 수 있고 화소의 개구율이 향상된다., 본 발명의 다른 실시예에서 연결 트랜지스터(M3)와 에미션 트랜지스터(M4) 각각을 독립된 게이트 제어 신호로 제어할 수도 있다.
이상과 같이, 본 발명의 실시예 2에 따르면, 발광 듀티 제어나, 데이터 기입 동작 시에 발광을 정지하는 경우에 있어서, 새롭게 제어 신호선을 추가할 필요가 없기 때문에, 고세밀화 및 개구율이 향상된 화소를 제공할 수 있다. 또한, 실시예 1과 같이 본 실시예에 따른 화소 회로는 오프 리크 전류 저감 효과를 갖는다.
(실시예 3)
도 10 내지도 12를 참조하여 실시예 3에 따른 발광 표시 장치의 구성 및 동작 방법을 설명한다. 도 10은 실시예 3에 따른 발광 표시 장치의 구성의 일 예를 나타내는 블록도이다. 실시예 3은 에미션 드라이버(300)에 접속된 에미션 제어 신호선(301, 302, 303)을 통해 에미션 제어 신호(EM(n))가 연결 트랜지스터(M3)와 화소들에 각각 공급되고, 스캔 드라이버(200)에 접속된 게이트 제어 신호선(201, 202, 203, 211, 212, 213)을 통해 게이트 제어 신호들(SCAN(n-1) 및 SCAN(n))이 화소들 각각에 공급되는 구성이 실시예 1과 다르다. 그 이외의 점은 도 1과 같으므로, 여기에서는 상세한 설명은 생략한다. 에미션 제어 신호(EM(n)), 게이트 제어 신호들(SCAN(n-1), SCAN(n))과 화소의 접속 관계에 대해서는, 도 11에서 상세히 설명한다.
도 11는 1개의 화소의 회로도를 나타내고, 도 12는 화소 동작의 타이밍차트를 나타낸다. 도 11 및 도 12을 사용하여 화소의 동작에 대해서 설명한다.
도 11에 도시된 것과 같이, 화소(10)는 구동 트랜지스터(M1), 스위치 트랜지스터들(M21, M22, M5, M71, M72), 에미션 트랜지스터들(M4, M6), 상기 화소(10)의 노드(SM1, 이하 제1 노드)과 인접하는 화소의 노드(SM1)를 접속하고, 상기 화소(10)의 노드(SM2, 이하 제2 노드)와 인접하는 화소의 노드(SM2)를 접속하는 연결 트랜지스터(M3), 용량 소자(Cst), 발광 소자(D1)를 포함한다. 상기 화소(10)는 애노드 전원(ELVDD), 캐소드 전원(ELVSS), 데이터 신호선(405), 게이트 제어 신호선(205, 215), 초기화 신호선(2), 에미션 제어 신호선(305)에 접속된다. 여기에서, 데이터 저장 커패시터는 용량 소자(Cst(m)), 스위치 트랜지스터의 기생 용량과, 배선 사이의 기생 용량을 포함한다.
도 11에 도시된 애노드 전원(ELVDD)는 발광 기간에 있어서의 발광 소자(D1)의 애노드의 전원이고, 캐소드 전원(ELVSS)는 발광 소자(D1)의 캐소드의 전원이다. 스위치 트랜지스터들(M71, M72)에 접속되는 초기화 신호선(2)에는 구동 트랜지스터(M1)의 게이트 전위를 소정의 전위로 초기화하기 위한 초기화 신호(VINIT)가 공급된다. 또한, 스위치 트랜지스터들(M71, M72)의 게이트 전극들은 게이트 제어 신호선(205)에 접속되어 있고, 게이트 제어 신호((SCAN)(n-1))에 의해 동시에 제어된다. 스위치 트랜지스터들(M21, M22 및 M5)의 게이트 전극들은 게이트 제어 신호선(215)에 접속되어 있고, 게이트 제어 신호((SCAN)(n))에 의해 동시에 제어된다. 또한, 스위치 트랜지스터들(M21, M22)은 구동 트랜지스터(M1)의 게이트 전극과 소스 전극 또는 드레인 전극(M1과 M4의 사이)의 사이에 직렬로 접속, 예컨대 다이오드 접속이 되어 있다.
연결 트랜지스터(M3) 및 에미션 트랜지스터들(M4, M6)의 게이트 전극들은 에미션 제어 신호선(305)에 접속되어 있고, 에미션 제어 신호(EM(n))에 의해 동시에 제어된다. 본 실시예 3에 따르면, 문턱값 보상과 발광 제어가 가능하게 된다. 이러한 회로 구성은 일반적으로 문턱값 보상 회로라 불리고, 구동 트랜지스터(M1)의 문턱 전압(Vth)의 변동에 의한 영향이 낮아질 수 있다.
또한, 도 11에서는, 트랜지스터들(M1, M21, M22, M3, M4, M5, M6, M71, M72) 각각은 P 채널형의 트랜지스터로 구성되어 있다. 트랜지스터들(M1, M21, M22, M3, M4, M5, M6, M71, M72) 각각은, 게이트 전극에 인가되는 제어 신호(게이트 제어 신호(SCAN(n-1), SCAN(n)), 에미션 제어 신호(EM(n))에 의해, 선택적으로 온/오프 된다. 이상에 나타내는 바와 같이, 6개의 트랜지스터와, 1개의 용량 소자로 구성된다.
우선, 에미션 제어 신호(EM(n))가 하이 레벨로 변경되고, 연결 트랜지스터(M3), 에미션 트랜지스터들(M4, M6)이 턴-오프된 후에, 게이트 제어 신호(SCAN(n-1))이 로우 레벨로 변경되고, 스위치 트랜지스터(M71, M72)가 턴-온됨으로써, 구동 트랜지스터(M1)의 게이트 전위는 초기화 신호선(VINIT)의 전위로 초기화된다.
그 다음에, 게이트 제어 신호(SCAN(n-1))가 하이 레벨로 변경됨과 동시에 게이트 제어 신호(SCAN(n))가 로우 레벨로 변경되고, 스위치 트랜지스터(M71, M72)이 턴-오프됨과 동시에 스위치 트랜지스터(M21, M22, M5)가 턴-온된다. 몇몇의 트랜지스터들(M21, M22, M5)이 턴-온됨으로써, 데이터 신호선(405)을 통해 데이터 신호(DT)가, 스위치 트랜지스터(M5), 구동 트랜지스터(M1), 및 스위칭 트랜지스터(M21 및 M22)을 경유하고, 구동 트랜지스터(M1)의 게이트 전극에 인가된다. 이 때, 구동 트랜지스터(M1)와 스위치 트랜지스터(M21 및 M22)의 접속 관계를 보면, 스위치 트랜지스터(M21 및 M22)은 구동 트랜지스터(M1)의 게이트 전극과 구동 트랜지스터(M1)의 소스 전극 또는 드레인 전극 사이(M1과 M4의 사이)에 직렬로 접속, 소위 다이오드 접속으로 되어 있다. 본 실시 형태에서는, 게이트 제어 신호(SCAN(n-1))가 하이 레벨로 되는 타이밍과 게이트 제어 신호(SCAN(n))이 로우 레벨로 되는 타이밍이 동시인 경우를 설명하였지만, 게이트 제어 신호(SCAN(n-1))이 하이 레벨로 변경된 후, 일정 기간 후에 게이트 제어 신호(SCAN(n))이 로우 레벨로 변경 될 수도 있다.
계속하여, 게이트 제어 신호(SCAN(n))가 하이 레벨로 변경되고, 스위치 트랜지스터들(M21, M22, M5)이 턴-오프된다. 그 후, 에미션 제어 신호(EM(n))가 로우 레벨로 변경됨으로써, 연결 트랜지스터(M3), 에미션 트랜지스터들(M4, M6)이 턴-온 된다. 연결 트랜지스터(M3)가 턴-온 됨으로써, 인접하는 화소들 사이의 제1 노드들(SM1)이 연결되고, 제2 노드들(SM2)이 연결된다. 또한, 상기 제1 노드들(SM1)과 제2 노드들(SM2)은 기준 전원(VDM)과 접속된다.
또한, 에미션 트랜지스터들(M4, M6)이 턴-온 됨으로써, 용량 소자(Cst)에 축적된 데이터 값(VDATA)에 대응하는 전압에 의해 바이어스된 전류가, 애노드 전원(ELVDD)로부터 에미션 트랜지스터(M6), 구동 트랜지스터(M1), 및 에미션 트랜지스터(M4)를 경유하여 발광 소자(D1)에 공급된다. 그에 따라 발광 소자(D1)가 발광된다.
여기서, 적어도 초기화 기간과 데이터 기입 기간(게이트 제어 신호(SCAN(n-1), SCAN(n)) 중의 어느 하나가 로우 레벨인 기간, 또는 트랜지스터들(M21, M22, M71, M72) 중의 어느 하나가 턴-온된 기간) 동안에에미션 제어 신호(EM(n))는 하이 레벨를 가짐으로써 연결 트랜지스터(M3)를 턴-오프시킨다. 그에 따라 인접하는 화소들의 제1 노드들(SM1)은 차단되고 제2 노드들(SM2)은 차단된다.
도 11에서, 에미션 제어 신호(EM(n))가 하이 레벨로 변경되는 타이밍은, 게이트 제어 신호(SCAN(n-1))가 로우 레벨로 변경되는 타이밍보다도 빠르고, 또한, 에미션 제어 신호(EM(n))가 로우 레벨로 변경되는 타이밍은, 게이트 제어 신호(SCAN(n))가 하이 레벨로 변경되는 타이밍보다도 느린 경우를 나타내고 있지만 이는 하나의 예시에 불과하다. 에미션 제어 신호(EM(n))가 하이 레벨로 변경되는 타이밍과 게이트 제어 신호(SCAN(n-1))가 로우 레벨로 변경되는 타이밍은 동일하거나, 에미션 제어 신호(EM(n))가 로우 레벨로 변경되는 타이밍은, 게이트 제어 신호(SCAN(n))가 하이 레벨로 변경되는 타이밍과 동일할 수 있다.이상과 같이, 본 발명의 실시예 3에 따르면, 구동 트랜지스터(M1)의 게이트 전극에 접속된 스위치 트랜지스터들은 모두 오프 리크 전류의 영향을 받지만, 상기 화소(10)의 제1 노드(SM1)과 제2 노드(SM2)를 서로 쇼트시키거나 상기 화소(10)의 상기 제1 노드(SM1)와 상기 제2 노드(SM2)를 인접하는 화소의 대응하는 노드들에 연결 트랜지스터(M3)를 통해 쇼트시킬 수 있다. 따라서, 구동 트랜지스터(M1)의 게이트 전극에 접속된 스위치 트랜지스터들이 복수 개 존재하는 경우라도, 제어 신호선, 트랜지스터의 추가없이, 고세밀화, 개구율이 향상된 화소를 제공할 수 있다.
(실시예 4)
도 13는 실시예 4에 따른 화소의 회로도를 나타낸다. 도 13에 도시된 화소의 회로도는 LCD 화소의 하나의 예이다. 데이터 신호선(45)과, 게이트 제어 신호선(25)과, 한 쪽의 전극이 공통 전극(COMMON)에 접속된 용량 소자(Cst)와, 한 쪽의 전극이 공통 전극(COMMON)에 접속된 액정 커패시터(LC), 용량 소자(Cst)의 다른 쪽의 전극 및 액정 커패시터(LC)의 다른 쪽의 전극과 데이터 신호선(45) 사이에 직렬로 접속된 스위치 트랜지스터(M81, M82)과, 상기 화소의 노드(SM)와 인접하는 화소의 노드(SM)를 접속하는 연결 트랜지스터(M3)과, 기준 전원(VDM)과, 연결 트랜지스터(M3)의 게이트 전극에 접속된 에미션 제어 신호선(35)을 포함한다. 하나의 화소는 3개의 트랜지스터와 1개의 용량 소자로 구성되어 있다. 여기에서, 데이터를 보유하는 용량은 용량 소자(Cst(m))과, 스위치 트랜지스터의 기생 용량과, 배선들 사이의 기생 용량을 포함한다.
LCD에 있어서도, 스위치 트랜지스터(M81, M82)에 리크 전류가 발생하면, 용량 소자(Cst)에 축적된 전위가 변화하고, 액정 커패시터(LC)에 인가되는 전압이 변동한다. 그 결과, 액정 커패시터(LC)의 투과율이 변화하여 휘도 변동의 원인이 된다.
이상과 같이, 본 발명의 실시예 4에 따르면, LCD에 있어서도 적은 추가 소자 및 배선들로 스위치 트랜지스터의 오프 리크 전류에 의한 용량 소자(Cst)의 전위 변동을 억제할 수 있다. 그 결과, 데이터 저장 커패시터의 용량 소자 사이즈를 대폭 축소할 수 있기 때문에, 개구율을 올릴 수 있고, 고세밀화가 실현한다. 여기에서, 실시예 4의 상세한 동작 방법은 실시예 1에 나타낸 동작과 극히 유사하기 때문에, 여기에서는 그 동작 방법에 관해서는 생략한다.
본 발명의 실시예 1 내지 실시예 4에 기재된 화소 회로의 동작 에 있어서, 인접한 화소들의 스위칭 트랜지스터의 노드들(SM, M21과 M22 사이의 노드)만 접속되고 또는 인접한 화소들의 스위칭 트랜지스터의 노드들(SM, M71과 M72 사이의 노드)만 접속되고, 또는 인접한 화소들의 스위칭 트랜지스터의 노드들(능, M81과 M82 사이의 노드)만을 접속하고, 기준 전원(VDM)에 접속하지 않는 경우, 상기 노드(SM)의 전위는 접속된 인접하는 화소 사이의 모든 노드의 전위로 평균화된다. 이러한 구성에 있어서도, 종래 예에 비교하면, 구동 트랜지스터(M1)의 게이트 전극에 직접 접속된 스위치 트랜지스터의 소스 전극과 드레인 전극의 전위차를 작게 할 수 있다. 그 결과, 구동 트랜지스터(M1)의 게이트 전극의 전압 변동이 억제되고, 구동 트랜지스터의 문턱값 변동에 기인하는 휘도의 변화나 플리커 현상을 억제할 수 있다.
또한, 본 발명의 실시예 1 내지 실시예 3에 기재된 화소 회로에 있어서, 게이트 제어 신호선 방향으로 배치된 인접하는 화소들 사이의 노드들이 접속되는 것으로 설명하고 있지만, 데이터 신호선 방향으로 배치된 인접하는 화소들 사이의 노드들이 접속될 수도 있다. 그 경우는, 1프레임의 기입(비발광) 기간과 발광 기간으로 나뉘어서 구동한다, 소위 동시(Simultaneous) 구동으로 동작시키고, 적어도 비발광 기간은 연결 트랜지스터(M3)을 오프하고, 그 후의 발광 기간의 적어도 일부에서 연결 트랜지스터(M3)을 턴-온시킬 수 있다.
또한, 본 발명의 실시예 1 내지 실시예 4에 기재된 화소 회로에서, 화소가 P 채널형 트랜지스터를 포함하고 있지만, N 채널형 트랜지스터, 혹은 N 채널형과 P 채널형의 양쪽(CMOS형)으로 구성된 트랜지스터를 포함할 수도 있다.
또한, 본 발명의 실시예 1 내지 실시예 4에 기재된 화소 회로에서, 스위치 트랜지스터를 통해 데이터 저장 커패시터와 접속하는 신호선의 예로서 데이터 신호선과 초기화 신호선을 들고 있지만, 예를 들어, 적어도 일부의 기간에 있어서, 데이터 저장 커패시터에 인가된 전압과는 다른 전압이 공급되는 신호선이면 동일한 효과를 얻을 수 있다.
이상과 같이, 실시예 1 내지 실시예 4에 기재된 발명에 의해, 적은 추가 소자 및 배선들로 스위치 트랜지스터의 오프 리크 전류에 의한 화소의 계조 변동을 억제할 수 있다. 그 결과, 데이터 저장 커패시터의 용량 소자 사이즈를 대폭 축소할 수 있기 때문에, 표시 영역내의 레이아웃 사이즈를 축소할 수 있고, 고세밀화나 개구율 향상이 실현된다.
또한, 본 발명은 상기 실시 형태에 한정된 것이 아니고, 취지를 일탈하지 않는 범위에서 적당히 변경하는 것이 가능하다.
1: 기준전원선 2: 초기화 신호선
10: 화소 회로 20, 200: 스캔 드라이버
21, 22, 23, 24, 25: 게이트 제어 신호선
201, 202, 203, 205: 게이트 제어 신호선
211, 212, 213, 215: 게이트 제어 신호선
30, 300:에미션 드라이버
31, 32, 33, 34, 35: 에미션 제어 신호선
301, 302, 303, 305: 에미션 제어 신호선
40, 400: 데이터 드라이버
41, 42, 43, 45: 데이터 신호선
401, 402, 403, 405: 데이터 신호선
10: 화소 회로 20, 200: 스캔 드라이버
21, 22, 23, 24, 25: 게이트 제어 신호선
201, 202, 203, 205: 게이트 제어 신호선
211, 212, 213, 215: 게이트 제어 신호선
30, 300:에미션 드라이버
31, 32, 33, 34, 35: 에미션 제어 신호선
301, 302, 303, 305: 에미션 제어 신호선
40, 400: 데이터 드라이버
41, 42, 43, 45: 데이터 신호선
401, 402, 403, 405: 데이터 신호선
Claims (8)
- 매트릭스 형상으로 배치된 화소들 각각에 배치되고, 인가되는 데이터 신호에 따라 상기 화소들 각각의 계조를 제어하는 전압을 저장하는 데이터 저장 커패시터;
데이터 신호선과 상기 데이터 저장 커패시터 사이에 직렬로 접속되고, 제 1 게이트 제어 신호선에 접속된 게이트 전극을 각각 포함하는 복수 개의 트랜지스터들을 포함하는 스위치 트랜지스터; 및
상기 화소들 중 제1 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드와 상기 제1 화소에 인접하는 제2 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드 사이에 접속되고, 제 2 게이트 제어 신호선에 접속된 게이트 전극을 포함하는 연결 트랜지스터;
를 포함하는 화소 회로. - 제 1 항에 있어서,
상기 제1 화소 및 상기 제2 화소 각각의 상기 적어도 1개의 노드는 상기 연결 트랜지스터를 통해 소정 전압의 전원선에 접속되는 것을 특징으로 하는 화소 회로. - 제 1 항 또는 제 2 항에 있어서, 상기 제1 화소 및 상기 제2 화소 각각은,
상기 데이터 저장 커패시터에 충전된 전압이 인가되는 게이트 전극을 포함하고, 공급되는 전류에 따라 발광하는 발광 소자의 상기 공급되는 전류의 크기를 제어하는 구동 트랜지스터; 및
상기 구동 트랜지스터와 상기 발광 소자 사이에 접속되고, 상기 연결 트랜지스터와 함께 제어되며, 상기 발광 소자에 공급되는 전류를 제어하는 에미션 트랜지스터를 더 포함하고,
상기 스위치 트랜지스터는, 제 1 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 1 스위치 트랜지스터와, 제 2 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 2 스위치 트랜지스터를 포함하고,
상기 제 1 스위치 트랜지스터와 상기 제2 스위치 트랜지스터는 상기 적어도 1개의 노드에서 접속되고,
상기 스위치 트랜지스터의 턴-온 기간에 있어서, 상기 연결 트랜지스터가 턴-오프되고, 상기 스위치 트랜지스터가 턴-오프된 이후의 적어도 일부의 기간에 있어서 상기 연결 트랜지스터가 턴-온되는 것을 특징으로 하는 화소 회로. - 매트릭스 형상으로 배치된 화소들 각각에 배치되고, 인가되는 데이터 신호에 따라 상기 화소들 각각의 계조를 제어하는 전압을 저장하는 데이터 저장 커패시터;
데이터 신호선과 상기 데이터 저장 커패시터 사이에 직렬로 접속되고, 제 1 게이트 제어 신호선에 접속된 게이트 전극을 각각 포함하는 복수 개의 트랜지스터들을 포함하는 스위치 트랜지스터; 및
상기 화소들 중 제1 화소의 상기 스위치 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드와 상기 제1 화소에 인접하는 제2 화소의 상기 스위칭 트랜지스터의 상기 복수 개의 트랜지스터들 사이의 적어도 1개의 노드 사이에 접속되고, 제 2 게이트 제어 신호선에 접속된 게이트 전극을 포함하는 연결 트랜지스터를 포함하는 전기 광학 장치의 화소 회로를 구동하는 방법에 있어서,
상기 연결 트랜지스터가 턴-오프된 이후에 상기 스위치 트랜지스터가 턴-온되고,
상기 스위치 트랜지스터가 턴-오프된 이후에 상기 연결 트랜지스터가 턴-온되는 것을 특징으로 하는 화소 회로의 구동 방법. - 제 4 항에 있어서,
상기 연결 트랜지스터의 턴-온 기간 동안에 상기 적어도 1개의 노드가 소정 전압의 전원선에 접속되는 것을 특징으로 하는 화소 회로의 구동 방법. - 제 4 항 또는 제 5 항에 있어서,
상기 제1 화소 및 상기 제2 화소 각각의 상기 적어도 1개의 노드는 상기 연결 트랜지스터를 통해 소정 전압의 전원선에 접속되는 것을 특징으로 하는 화소 회로의 구동 방법. - 제 4 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제1 화소 및 상기 제2 화소 각각은,
상기 데이터 저장 커패시터에 저장된 전압이 인가되는 게이트 전극을 포함하고, 공급되는 전류에 따라서 발광하는 발광 소자의 상기 공급되는 전류의 크기를 제어하는 구동 트랜지스터; 및
상기 구동 트랜지스터와 상기 발광 소자 사이에 접속되고, 상기 발광 소자에 공급되는 전류를 제어하는 에미션 트랜지스터를 더 포함하고,
상기 에미션 트랜지스터는 상기 스위치 트랜지스터와 함께 턴-온되고, 상기 스위치 트랜지스터와 함께 턴-오프되는 것을 특징으로 하는 화소 회로의 구동 방법. - 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 스위치 트랜지스터는, 제 1 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 1 스위치 트랜지스터, 및 제 2 상기 신호선과 상기 데이터 저장 커패시터 사이에 접속된 제 2 스위치 트랜지스터를 포함하고,
상기 제 1 스위치 트랜지스터와 상기 제2 스위칭 트랜지스터는 상기 적어도 1개의 노드에서 접속되고,
상기 연결 트랜지스터가 턴-오프된 이후에 상기 제 1 스위치 트랜지스터가 턴-온되고,
상기 제 1 스위치 트랜지스터가 턴-오프된 이후에 상기 제 2 스위치 트랜지스터가 턴-온되고,
상기 제 2 스위치 트랜지스터가 턴-오프된 이후에 상기 연결 트랜지스터가 턴-온되는 것을 특징으로 하는 화소 회로의 구동 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/283,654 US9633625B2 (en) | 2013-05-22 | 2014-05-21 | Pixel circuit and method for driving the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013107814A JP6196809B2 (ja) | 2013-05-22 | 2013-05-22 | 画素回路及びその駆動方法 |
| JPJP-P-2013-107814 | 2013-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140137293A true KR20140137293A (ko) | 2014-12-02 |
| KR102349479B1 KR102349479B1 (ko) | 2022-01-11 |
Family
ID=52128575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140048156A KR102349479B1 (ko) | 2013-05-22 | 2014-04-22 | 화소 회로 및 그 구동 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6196809B2 (ko) |
| KR (1) | KR102349479B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101643902B1 (ko) | 2015-07-29 | 2016-08-03 | 김병수 | 조립형 유로폼 |
| KR20170046228A (ko) * | 2015-10-20 | 2017-05-02 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 유기발광 표시장치 |
| KR20170081082A (ko) * | 2015-12-31 | 2017-07-11 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| CN113362758B (zh) * | 2021-06-03 | 2022-12-06 | 武汉华星光电半导体显示技术有限公司 | 驱动电路及显示面板 |
| TWI823609B (zh) * | 2022-10-12 | 2023-11-21 | 友達光電股份有限公司 | 顯示裝置及其操作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189473A (ja) * | 2004-12-28 | 2006-07-20 | Koninkl Philips Electronics Nv | アクティブマトリックス型液晶表示装置 |
| JP2007010872A (ja) | 2005-06-29 | 2007-01-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置及びアレイ基板 |
| KR20080022696A (ko) * | 2006-09-07 | 2008-03-12 | 재단법인서울대학교산학협력재단 | 능동구동형 표시장치의 화소구조 |
| JP2008175945A (ja) | 2007-01-17 | 2008-07-31 | Sony Corp | 画素回路および表示装置 |
| KR101040786B1 (ko) * | 2009-12-30 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4022990B2 (ja) * | 1998-06-19 | 2007-12-19 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100833753B1 (ko) * | 2006-12-21 | 2008-05-30 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 구동방법 |
| US8035596B2 (en) * | 2007-07-09 | 2011-10-11 | Nec Lcd Technologies, Ltd | Liquid crystal display device |
| JP5093730B2 (ja) * | 2007-07-09 | 2012-12-12 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| US8866802B2 (en) * | 2009-12-10 | 2014-10-21 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
| JP2012093435A (ja) * | 2010-10-25 | 2012-05-17 | Chi Mei Electronics Corp | ディスプレイ装置及びこれを有する電子機器 |
| WO2012056496A1 (ja) * | 2010-10-28 | 2012-05-03 | パナソニック株式会社 | 表示装置 |
| WO2012132630A1 (ja) * | 2011-03-29 | 2012-10-04 | シャープ株式会社 | 液晶表示装置 |
-
2013
- 2013-05-22 JP JP2013107814A patent/JP6196809B2/ja active Active
-
2014
- 2014-04-22 KR KR1020140048156A patent/KR102349479B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189473A (ja) * | 2004-12-28 | 2006-07-20 | Koninkl Philips Electronics Nv | アクティブマトリックス型液晶表示装置 |
| JP2007010872A (ja) | 2005-06-29 | 2007-01-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置及びアレイ基板 |
| KR20080022696A (ko) * | 2006-09-07 | 2008-03-12 | 재단법인서울대학교산학협력재단 | 능동구동형 표시장치의 화소구조 |
| JP2008175945A (ja) | 2007-01-17 | 2008-07-31 | Sony Corp | 画素回路および表示装置 |
| KR101040786B1 (ko) * | 2009-12-30 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101643902B1 (ko) | 2015-07-29 | 2016-08-03 | 김병수 | 조립형 유로폼 |
| KR20170046228A (ko) * | 2015-10-20 | 2017-05-02 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 유기발광 표시장치 |
| KR20170081082A (ko) * | 2015-12-31 | 2017-07-11 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014228676A (ja) | 2014-12-08 |
| KR102349479B1 (ko) | 2022-01-11 |
| JP6196809B2 (ja) | 2017-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9633625B2 (en) | Pixel circuit and method for driving the same | |
| EP2747064B1 (en) | Organic light emitting diode display device and method for driving the same | |
| US9105213B2 (en) | Organic light emitting diode display and method of driving the same | |
| KR102187835B1 (ko) | 유기 발광 다이오드 표시장치 및 그 구동 방법 | |
| US8344975B2 (en) | EL display device with voltage variation reduction transistor | |
| EP2736036A2 (en) | Organic light emitting diode display device and method of driving the same | |
| US20110221791A1 (en) | Image display device | |
| KR102137521B1 (ko) | 화소 회로 및 그 구동 방법 | |
| US9633598B2 (en) | Pixel circuit and driving method thereof | |
| KR20120022720A (ko) | 표시 장치 및 그 구동 방법 | |
| KR20050021296A (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기 | |
| US9472140B2 (en) | Drive circuit, optoelectronic device, electronic device, and drive method | |
| KR102349479B1 (ko) | 화소 회로 및 그 구동 방법 | |
| JP2015011274A (ja) | 発光表示装置及びその駆動方法 | |
| JP2015045830A (ja) | 電気光学装置 | |
| JP2014109703A (ja) | 表示装置および駆動方法 | |
| US9491829B2 (en) | Organic light emitting diode display and method of driving the same | |
| KR101842721B1 (ko) | 표시장치 | |
| US8810488B2 (en) | Display device and method for driving the same | |
| KR20150003662A (ko) | 화소 회로, 구동 방법, 및 이를 포함하는 표시 장치 | |
| JP2014215425A (ja) | 表示装置および表示装置の駆動方法 | |
| CN112289258B (zh) | 像素电路的驱动方法、像素电路和显示面板 | |
| JP4889205B2 (ja) | アクティブマトリクス型表示装置 | |
| US11626079B2 (en) | Display device and method for driving the same | |
| KR100740101B1 (ko) | 유기 발광 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |