KR101213315B1 - 메모리 영역을 선택하는 방법, 회로, 및 시스템 - Google Patents

메모리 영역을 선택하는 방법, 회로, 및 시스템 Download PDF

Info

Publication number
KR101213315B1
KR101213315B1 KR1020127008319A KR20127008319A KR101213315B1 KR 101213315 B1 KR101213315 B1 KR 101213315B1 KR 1020127008319 A KR1020127008319 A KR 1020127008319A KR 20127008319 A KR20127008319 A KR 20127008319A KR 101213315 B1 KR101213315 B1 KR 101213315B1
Authority
KR
South Korea
Prior art keywords
memory
memory devices
receive
response
communication
Prior art date
Application number
KR1020127008319A
Other languages
English (en)
Other versions
KR20120049932A (ko
Inventor
스캇 스미쓰
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Priority claimed from PCT/US2008/064047 external-priority patent/WO2008144609A1/en
Publication of KR20120049932A publication Critical patent/KR20120049932A/ko
Application granted granted Critical
Publication of KR101213315B1 publication Critical patent/KR101213315B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리의 영역들을 선택하는 실시예들이 설명된다. 예를 들면, 일 실시에에서 메모리 셀들의 어레이를 갖는 메모리 디바이스는 어레이 선택 블록을 포함한다. 어레이 선택 블록은 메모리 셀들의 어레이 내의 영역을 나타내는 입력 신호를 수신한다. 어레이 선택 블록은 메모리 셀들의 어레이 내의 적어도 하나의 물리적 위치에서의 결함들의 수의 검출에 기초하여, 상기 영역을 그 위치에 매핑하는 선택 신호를 생성한다.

Description

메모리 영역을 선택하는 방법, 회로, 및 시스템{METHODS, CIRCUITS, AND SYSTEMS TO SELECT MEMORY REGIONS}
본 발명의 실시예들은 집적 회로에 관한 것으로, 더 상세하게는 예를 들어 셀프 리프레시 동작의 성능을 개선하기 위해 메모리 디바이스 내의 메모리 영역들을 선택하는 것에 관한 것이다.
다이내믹 랜덤 액세스 메모리 디바이스("DRAM")와 같은 메모리 디바이스들에서는 다양한 동작들이 수행되고, 그 각각은 메모리 디바이스가 전력을 소비하는 비율에 영향을 준다. 상당한 비율로 전력을 소비하는 경향이 있는 하나의 동작은 DRAM 디바이스 내의 메모리 셀들의 리프레시이다. 이 기술 분야에서 잘 알려진 바와 같이, 그 각각이 본질적으로 커패시터로 이루어져 있는 DRAM 메모리 셀들은 DRAM 디바이스에 저장된 데이터를 계속 유지하기 위해 주기적으로 리프레시되어야 한다. 리프레시는 일반적으로 메모리 셀 어레이의 각 행 내의 메모리 셀들로부터 데이터 비트들을 판독하고 그 후 그와 동일한 데이터 비트들을 행 내의 동일한 셀들에 다시 기입하는 것에 의해 행해진다. 이 리프레시는 일반적으로 메모리 셀들에 저장된 전하가 리프레시들 사이에 과도하게 누출되지 않도록 하기 위해 필요한 비율로 한 행씩 행해진다. 리프레시는 본질적으로 많은 수의 메모리 셀들로부터 데이터 비트들을 판독하고 많은 수의 메모리 셀들에 데이터 비트들을 기입하는 것을 수반하기 때문에, 리프레시는 특히 전력을 갈망하는 동작(power-hungry operation)인 경향이 있다. 따라서 DRAM 디바이스들에서 전력 소비를 감소시키려는 많은 시도들은 리프레시 동안에 전력이 소비되는 비율을 감소시키는 것에 초점을 맞추어왔다.
리프레시에 의해 소비되는 전력의 양은 또한 몇 개의 리프레시 모드들 중 어느 리프레시 모드가 활성화되는지에 따라 달라진다. 셀프 리프레시 모드는 통상적으로 DRAM 디바이스로부터 데이터가 판독되지 않고 DRAM 디바이스에 데이터가 기입되고 있지 않은 기간 동안에 메모리 셀들 또는 선택된 메모리 셀들을 자동으로 리프레시하도록 활성화된다. 휴대용 전자 디바이스들은 종종 상당한 시간 기간 동안 활동하지 않기 때문에, 셀프 리프레시 동안에 소비되는 전력의 양은 전자 디바이스가 배터리 충전들 사이에 얼마나 오래 이용될 수 있는지를 결정하는 데 있어서 중요한 요소일 수 있다.
리프레시 동작에 의해 전력이 소비되는 비율을 감소시키는 다른 접근 방법은 주어진 응용을 위해 데이터를 저장하는 데 필요한 메모리 셀들만을 리프레시함으로써 DRAM 디바이스 내의 모든 메모리 셀들보다는 적은 메모리 셀들을 리프레시하는 것이다. 하나의 기법에서, DRAM 디바이스들을 포함하는 컴퓨터 시스템에서 소프트웨어 프로그램이 실행되고, 그 프로그램에 대한 데이터 저장 요건들을 결정하기 위해 분석된다. DRAM 디바이스는 그 후 그 프로그램 데이터를 저장하는 데 필요한 메모리 셀들의 행들만을 리프레시한다. 다른 기법에서, DRAM 디바이스는 부분 어레이 셀프 리프레시(partial array self refresh; "PASR") 모드에서 동작할 수 있다. PASR 모드에서는, 사용될 따라서 리프레시되어야 하는 메모리 셀들의 영역을 지정하도록 사용자에 의해 모드 레지스터가 프로그램된다. 나머지 메모리 셀들은 사용되지 않고 따라서 리프레시 모드들 중 적어도 일부 동안에는 리프레시될 필요가 없다. 예를 들면, DRAM 디바이스는 2개의 영역들로 분할될 수 있고, 여기서 하나의 영역은, 프로세서 명령들과 같은, 리프레시하고 유지하는 것이 중요한 결정적인 데이터(critical data)를 포함하는 반면, 다른 영역은, 이미지 데이터와 같은, 리프레시되지 않으면 잃을 수 있는 덜 결정적인 데이터를 포함한다. 프로세서 명령 데이터는 일반적으로 이미지 데이터와 비교하여 훨씬 더 작기 때문에, 그 결정적인 데이터를 갖는 영역만을 리프레시함으로써 전력 소비가 현저히 감소될 수 있다.
비록 모든 메모리 셀들보다는 적은 메모리 셀들을 리프레시하는 기법들은 전력 소비의 비율을 상당히 감소시킬 수 있지만, 그럼에도 불구하고 그것은 리프레시되어야 하는 셀들을 리프레시하기 위해 상당한 양의 전력을 필요로 할 수 있다. 또한, 비록 사용자는 전력 소비 비율을 감소시키기 위해 풀 셀프-리프레시 모드(full self-refresh mode) 대신에 부분 셀프-리프레시 모드를 선택할 수 있지만, 부분 셀프-리프레시를 위해 선택된 메모리 셀들은 제조시에 디바이스 내에 배선 접속되어 있어(hardwired) 사용자에 의해 변경될 수 없다. 그러므로, 만약 선택된 부분 셀프-리프레시 영역이 고유의 결함을 포함하고 있다면, 보다 더 효율적으로 리프레시될 수 있는 메모리의 다른 영역이 재선택될 수 없다. 예를 들면, 쇼트된 메모리 셀 커패시터의 결과로 특정 수의 메모리 셀들이 결함이 있게 되는 경우, 그 결함 있는 메모리 셀들로 인해 메모리 액세스의 지연이 생길 수 있다. 그 결과 DRAM으로부터 데이터가 정확히 판독되도록 메모리 액세스는 다른 메모리 셀로 리다이렉트(redirect)되어야 한다. 이 때문에 일반적으로 중복된 메모리 셀들의 행들(redundant rows of memory cells)이 제공된다. 그러나, 메모리 액세스들을 중복된 메모리 셀들로 리다이렉트하기 위해 상당한 추가적인 회로가 제공되어야 하고, 이는 리프레시 동작에 추가적인 지연을 더한다.
그러므로, 사용자가 최선의 리프레시 비율(refresh rate)을 가능하게 하기 위해 가장 적은 수의 결함을 갖는 메모리 디바이스의 최적의 영역을 맞춤 선택(custom select)하게 하는 방식으로 조직될 수 있는 것들과 같은, 개선된 메모리 디바이스, 시스템 및 방법이 요구되고 있다.
비록 모든 메모리 셀들보다는 적은 메모리 셀들을 리프레시하는 기법들은 전력 소비의 비율을 상당히 감소시킬 수 있지만, 그럼에도 불구하고 그것은 리프레시되어야 하는 셀들을 리프레시하기 위해 상당한 양의 전력을 필요로 할 수 있다. 또한, 비록 사용자는 전력 소비 비율을 감소시키기 위해 풀 셀프-리프레시 모드(full self-refresh mode) 대신에 부분 셀프-리프레시 모드를 선택할 수 있지만, 부분 셀프-리프레시를 위해 선택된 메모리 셀들은 제조시에 디바이스 내에 배선 접속되어 있어(hardwired) 사용자에 의해 변경될 수 없다. 그러므로, 만약 선택된 부분 셀프-리프레시 영역이 고유의 결함을 포함하고 있다면, 보다 더 효율적으로 리프레시될 수 있는 메모리의 다른 영역이 재선택될 수 없다. 예를 들면, 쇼트된 메모리 셀 커패시터의 결과로 특정 수의 메모리 셀들이 결함이 있게 되는 경우, 그 결함 있는 메모리 셀들로 인해 메모리 액세스의 지연이 생길 수 있다. 그 결과 DRAM으로부터 데이터가 정확히 판독되도록 메모리 액세스는 다른 메모리 셀로 리다이렉트(redirect)되어야 한다. 이 때문에 일반적으로 중복된 메모리 셀들의 행들(redundant rows of memory cells)이 제공된다. 그러나, 메모리 액세스들을 중복된 메모리 셀들로 리다이렉트하기 위해 상당한 추가적인 회로가 제공되어야 하고, 이는 리프레시 동작에 추가적인 지연을 더한다.
메모리의 영역들을 선택하는 실시예들이 설명된다. 예를 들면, 일 실시에에서 메모리 셀들의 어레이를 갖는 메모리 디바이스는 어레이 선택 블록을 포함한다. 어레이 선택 블록은 메모리 셀들의 어레이 내의 영역을 나타내는 입력 신호를 수신한다. 어레이 선택 블록은 메모리 셀들의 어레이 내의 적어도 하나의 물리적 위치에서의 결함들의 수의 검출에 기초하여, 상기 영역을 그 위치에 매핑하는 선택 신호를 생성한다.
명백하게 개시된 본 발명의 실시예들은, 예를 들면, 메모리 디바이스, 시스템 및 방법에서 셀프 리프레시 동작의 성능을 개선하는 것에 지향된다.
도 1은 본 발명의 실시예에 따른 어레이 선택 블록을 갖는 메모리 디바이스의 블록도이다.
도 2는 본 발명의 실시예에 따른, 도 1의 선택 블록에 의해 선택될 수 있는 메모리 어레이 영역들의 맵을 보여주는 다이어그램이다.
도 3은 본 발명의 실시예에 따른, 리프레시를 위한 메모리 어레이의 영역들을 매핑하는 매핑 모듈의 개략도이다.
도 4는 본 발명의 실시예에 따른 선택 블록을 갖는 프로세서 기반 시스템의 블록도이다.
명백하게 개시된 본 발명의 실시예들은, 예를 들면, 메모리 디바이스, 시스템 및 방법에서 셀프 리프레시 동작의 성능을 개선하는 것에 지향된다. 본 발명의 실시예들에 대한 충분한 이해를 제공하기 위해 특정 상세들이 아래에 설명된다. 그러나, 이 기술 분야의 숙련자에게는 본 발명의 실시예들이 이들 특정 상세가 없이도 실시될 수 있다는 것이 명백할 것이다. 그 밖의 경우들에서, 잘 알려진 회로들, 회로 컴포넌트들, 제어 신호들, 및 타이밍 프로토콜들은 본 발명의 실시예들을 불필요하게 혼란시키는 것을 피하기 위하여 상세히 제시되지 않았다.
도 1은 본 발명의 실시예에 따른 메모리 어레이(170)의 영역들을 매핑하기 위한 어레이 매핑 로직 모듈(152)을 보여주는 DRAM 메모리 디바이스(100)의 블록도이다. DRAM 메모리 디바이스(100)은 단순화된 형태로 도시되어 있지만, 일반적으로 DRAM 디바이스들은, 간결함과 명료함을 위하여 도 1로부터 생략된, 다수의 다른 컴포넌트들을 포함한다는 것은 말할 것도 없다. DRAM 디바이스(100)는 4개의 영역들로 분할된 메모리 어레이(170)를 포함하지만, DRAM 디바이스(100)는 디바이스의 유형 및 응용의 유형에 따라서 임의의 수의 영역들로 분할될 수 있다. 예를 들면, 메모리 어레이(170)는 4개의 32-메가바이트(meg) 영역들로 분할된 128-meg 디바이스일 수 있고, 또는 그것은 8개의 16-meg 영역들로 분할될 수 있다. 또한, 메모리 어레이(170)의 사이즈는 변할 수 있다. 예를 들면, 메모리 어레이(170)는 4개 대신에 3개의 32-meg 영역들로 분할된 96-meg 디바이스일 수 있다.
DRAM 디바이스(100)는 외부 어드레스 버스(미도시)로부터 외부 어드레스 신호들 XA10, XA11을 수신하도록 구성된(예를 들면, 전기적으로 연결된) 어드레스 입력 버퍼들(112)을 갖는 어드레스 레지스터 블록(110)을 포함한다. 클록 신호 CLK에 응답하여, 어드레스 입력 버퍼들(112)은 대응하는 외부 어드레스 신호들 XA10, XA11로부터 DRAM 디바이스(100)에 버퍼링된 내부 어드레스 신호들 A10, A11을 제공한다. 내부 어드레스 신호들 A10, A11은 위에 설명된 메모리의 영역들 중 하나에서 리프레시될 행들을 식별하는 어드레스들의 세트에 대응한다. 행 어드레스 멀티플렉서(mux)(115)는 어드레스 신호들 A10, A11을 수신하고, 또한 DRAM 디바이스(100)를 셀프-리프레시 모드 및 오토-리프레시 모드 중 하나에 두기 위해 커맨드 디코더(미도시) 또는 컨트롤러(미도시)로부터 셀프-리프레시 커맨드 신호 SREF 또는 오토-리프레시 커맨드 신호 AREF를 수신한다. 셀프-리프레시 모드는 시스템의 전원이 꺼진 동안에도 DRAM 디바이스(100) 내의 데이터를 계속 유지하기 위해 이용되고, 이는 DRAM 디바이스(100)가 외부 클록에 의지하지 않고 데이터를 계속 유지하게 한다. 오토-리프레시 모드는, 셀프-리프레시 모드가 선택되지 않은 경우, 통상의 동작 동안에 선택된다. 셀프-리프레시 및 오토-리프레시 모드들의 조합은 전체 칩이 시간에 걸쳐서 리프레시된 상태로 있는 것을 보장한다. mux(115)는 또한 다음 이용 가능한 어드레스를 추적하기 위해 메모리의 각 선택된 영역의 어드레스들의 범위를 통하여 카운트하고, 모든 어드레스가 순차적으로 리프레시되는 것을 보장하는 CBR(CAS Before RAS) 카운터로부터 카운트 신호들 CBR10, CBR11을 수신한다. CBR 카운터(114)는 각 리프레시 활성화의 완료시에 증가되고, 그것에 의해 다음 행 어드레스를 선택하기 위하여 마지막 리프레시된 행을 추적한다. mux(115)는, 그의 입력 신호들에 응답하여, 어레이 영역 어드레스 신호들 RA10, RA11을 생성하고, 그 신호들은 외부에서 수신된 어드레스 신호들 XA10, XA11에 대응하는 메모리 셀들을 갖는 영역들을 식별한다. 그 어드레스 신호들 RA10, RA11은 리프레시 제어 블록(130)에 공급되고, 아래에서 더 상세히 설명되는 바와 같이, 리프레시를 위해 메모리 어레이(170)의 적절한 선택된 영역들이 선택되도록 어레이 선택 블록(150)과 같은 어레이 선택 모듈에 공급된다. 메모리 디바이스(100)의 다양한 컴포넌트들은 적용 가능한 경우 모듈로서 칭해진다는 것을 이해할 것이다. 그러나, 이 기술 분야의 통상의 지식을 가진 자들은 모듈이 회로, 회로들의 블록, 소프트웨어, 펌웨어 등을 포함하는 일반적인 용어임을 알 것이다.
메모리 디바이스(100)를 셀프 리프레시 모드에 두기 위하여, 리프레시 제어 블록(130) 내의 리프레시 로직 모듈(136)은 셀프 리프레시 인에이블 신호 SREFEN을 수신하고, 약 16㎲마다 SrefCLK 신호를 생성하고, 이것은 또한 mux(115)에 인가되는 SREF 커맨드 신호를 시작(initiate)한다. SrefCLK 신호는 액티베이트 커맨드 로직 모듈(active command logic module)(138)에게 ACTIVATE 신호를 생성하도록 지시하기 위해 이용되는 내부 커맨드 신호이고, ACTIVATE 신호는 선택된 행을 리프레시하기 위해 이용되는 또 다른 제어 신호이다. 전술한 바와 같이, 리프레시된 행은 그 후 리프레시될 다음 행에 대한 준비로 CBR 카운터(114)에 의해 추적된다. 일단 DRAM 디바이스(100)이, SREFEN 신호에 응답하여, 셀프 리프레시 모드에 놓이면, DRAM 디바이스(100)는 적절한 디스에이블 커맨드에 응답하여 그 모드에서 벗어날 때까지 셀프-리프레시 모드에 남아 있을 것이다. 셀프-리프레시 모드에서는, 전체 메모리 어레이(170)가 리프레시될 수 있고 또는, 예를 들어, 부분 어레이 셀프 리프레시(PASR) 로직 모듈(134)에 의해 제어되는 몇 개의 셀프 리프레시 동작들 중 하나를 선택하도록 모드 레지스터(132)를 프로그램함으로써 메모리의 특정 영역들이 리프레시를 위해 선택될 수 있다.
리프레시 제어 블록(130) 내의 PASR 로직 모듈(134)은 리프레시를 위해 메모리 어레이(170)의 영역들 또는 전체 어레이를 선택하도록 프로그램될 수 있는 모드 레지스터(132)로부터 몇 개의 모드 신호들 중 하나를 수신한다. 예를 들면, 모드 레지스터(132)는 8-meg, 16-meg, 32-meg 또는 전체 어레이를 리프레시하도록 프로그램될 수 있다. 더 상세하게는, 모드 레지스터(132)는 PASR 로직 모듈(134)에 인가되는 다음의 대응하는 인에이블 신호들 EN8M, EN16M, EN32M 또는 ENALL 중 하나를 생성하기 위해 이용될 수 있다. PASR 로직 모듈(134)은 또한 어드레스 레지스터 블록(110)으로부터 RA10, RA11 신호들 및 리프레시하기 위한 선택된 행들의 ADDRESS 신호들을 수신한다. 모드 레지스터(132)로부터의 모드 인에이블 신호 및 어드레스 레지스터 블록(110)으로부터의 어드레스 신호들 양쪽에 응답하여, PASR 로직 모듈(134)은 액티베이트 커맨드 로직 모듈(138)에 공급되는 SkipSrefCLK 신호를 생성한다. 이 SkipSrefCLK 신호는, 셀프 리프레시 모드 또는 부분 어레이 셀프 리프레시 모드에서 메모리 어레이(170)의 영역들 중 어느 영역이 선택되었는지에 따라서, ACTIVATE 신호를 생성하기 위해 액티베이트 커맨드 로직 모듈(138)에 의해 SelfCLK 신호가 이용되게 하는 때를 제어한다. 예를 들면, RA11, RA10 신호들에 응답하여, 만약 SkipSrefCLK 신호가 로우(low)이면, 액티베이트 커맨드 로직 모듈(138)은 SrefCLK 신호를 수신하는 것에 응답하여 ACTIVATE 신호를 생성한다. 만약 SkipSrefCLK 신호가 하이(high)이면, 입력되는 SrefCLK 신호는 무시되고 ACTIVATE 신호는 생성되지 않음으로써, 리프레시를 위해 선택된 행을 우회(bypass)한다. 여하튼, CBR 카운터(114)는 모든 수신된 어드레스들에 대하여 그의 카운트를 계속해서 증가시킴으로써, 스킵된 어드레스들이 카운트되고 결국 나중에 또는 상이한 리프레시 모드에서 리프레시를 위해 선택되도록 다시 전달되게 한다.
종래 기술에서의 부분 셀프-리프레서 모드의 문제점은, 전술한 바와 같이, 부분 리프레시를 위한 영역은 미리 선택되고 제조중에 디바이스(100) 내에 배선 접속되었다는 것이다. 그러나, 예를 들면, 저장된 데이터의 신뢰도 및/또는 리프레시 시간을 개선하기 위해, 메모리 어레이(170)의 어느 영역이 최선의 리프레시를 제공하는 데에 최적으로 적합한지를 결정하고 그 영역들에 부분 리프레시를 다시 프로그램하는 융통성을 갖는 것이 이용될 수 있고, 전력 소비의 비율을 감소시킬 수 있다.
어드레스 신호들 RA11, RA10은 또한 어레이 선택 블록(150)에 공급되고, 어레이 선택 블록(150)은 그 후 활성화를 위한 메모리 어레이(170)의 영역을 선택하는 대응하는 선택 신호 SEC0-SEC3를 인가한다. 전술한 바와 같이, 메모리 어레이(170)의 영역들은, 예를 들어 메모리 어레이(170)의 최적의 영역들을 선택하기 위해, 디바이스가 테스트된 후에, 부분 어레이 셀프 리프레시 모드에서 리프레시를 위해 맞춤 선택될 수 있다. 예를 들면, 종래의 메모리 테스트들은, (결함으로 인한) 오류가 가장 적게 발생하고 최선의 리프레시 시간을 갖게 되는 영역들과 같은, 메모리의 최적의 영역들을 결정하기 위해 이용될 수 있다. 퓨즈 제어 신호들 fRA10 및 fRA11은 어레이 선택 매핑 모듈(152)에 의해, 예를 들어 메모리 테스트에 기초하여, 메모리 어레이(170)의 최적의 리프레시 영역들의 매핑, 예를 들면, 선택을 제어하는 데에 이용될 수 있다. 메모리 어레이(170)의 최적의 영역들은 그 후, 예를 들면, 높은 신뢰도의 저장을 필요로 하는 결정적인 데이터를 저장하기 위해 이용될 수 있다. 리프레시될 메모리 어레이(170)의 최적의 영역들의 위치를 선택하는 융통성을 갖는 것은, 예를 들면, 저장된 데이터의 신뢰도를 향상시키고 덜 빈번한 리프레시 동작들을 필요로 함으로써, 전력 소비를 감소시킬 수 있다. 어레이 매핑 모듈(152)은 퓨즈 제어 신호들 fRA10, fRA11을 이용하여 어드레스들 RA10, RA11을 최적의 리프레시를 위해 선택된 메모리 어레이(170) 내의 영역들의 물리적 위치에 상관시키고, 예를 들어, 매핑 신호들 GRA10, GRA11을 생성함으로써 매핑된다. 어드레스 신호들 RA10, RA11에 대응하는 메모리의 영역들의 논리적 위치들은 사용자에게 동일하게 남아 있지만, 선택된 영역의 실제 위치는, 예를 들어, 높은 신뢰도의 데이터의 저장을 위한 또는 최선의 리프레시를 위한 메모리의 최선의 영역들을 할당하기 위해, 신호들 GRA10, GRA11에 의해 매핑되는, 메모리의 물리적으로 다른 영역으로 재할당되었을 수 있다. 그러므로 어레이 매핑 모듈(152)은 선택된 리프레시 영역의 물리적 위치를 사용자에게 투명하게 만들 수 있다.
매핑 신호들 GRA10, GRA11은 행 중복 모듈(row redundancy module)(158)에 의해 및 섹션 제어 모듈(156)에 의해 수신된다. 중복 모듈(158)은 메모리 어레이(170) 내의 기능 불량의 메모리 셀들이 교체되게 한다. 이 기술 분야에 공지된 바와 같이, 일반적으로 메모리 셀들에 대응하는 선택된 행 및 열 어드레스들에 미리 결정된 데이터 값들이 기입되게 함으로써 메모리 어레이(170)에 대해 테스트가 수행된다. 그 후 메모리 셀들을 판독하여 판독된 데이터가 그 메모리 셀들에 기입된 데이터와 매칭하는지를 판정한다. 만약 판독된 데이터가 기입된 데이터와 매칭하지 않는다면, 그 메모리 셀들은 메모리 디바이스(100)의 적절한 동작을 방해할 결함들을 포함할 것 같다. 결함 있는 메모리 셀들은 중복 모듈(158)을 인에이블함으로써 교체될 수 있다. 열 또는 행 내의 기능 불량의 메모리 셀은, 각각, 중복된 메모리 셀들의 전체 열 또는 행과 같은, 대응하는 중복된 엘리먼트로 치환된다. 그러므로, 메모리 디바이스(100)는 그것이 결함 있는 메모리 셀들을 포함하고 있다 할지라도 버려질 필요가 없고, 결함 있는 메모리 셀들을 갖는 행 또는 열 대신에 매칭하는 어드레스와 관련된 중복된 엘리먼트가 액세스된다. 중복 모듈(158)은 결함 있는 메모리 셀들을 교체하기 위해 매칭된 중복 엘리먼트가 활성화된다는 것을 섹션 제어 모듈(156)에게 지시하는 MATCH 신호를 생성하고, 결함 있는 메모리 셀은 그 후 비활성화된다. 중복 모듈(158)은 또한 섹션 제어 모듈(156)에 어드레스 신호 Rsec<0:3>을 제공하고, 이것은 교체하는 중복 엘리먼트의 위치를 포함한다. 먼저 메모리 디바이스(100)를 테스트한 후에 메모리 어레이(170)의 최적의 영역들에 결정적인 데이터를 저장하는 행위는 결함이 가장 적게 발생하는 영역이 선택될 수 있기 때문에 중복 엘리먼트들에 대한 의지를 감소시킬 것이다. 그러므로, 원한다면, 중복 모듈(158)에서 중복 엘리먼트들을 리프레시하기 위해 필요한 추가적인 전력이 최소화될 수 있다.
섹션 제어 모듈(156)은 또한 어레이 매핑 모듈(152)에 의해 매핑 신호들 GRA10, GRA11이 제공될 때 선택을 위해 섹션 제어 모듈(156)를 인에이블하는 것과 같이 그것을 인에이블하기 위한 제어 신호 SECEN을 활성화 로직(activation logic) 모듈(154)로부터 수신한다. 활성화 로직(154)은 액티베이트 커맨드 로직 모듈(138)로부터 리프레시할 영역들을 선택하기 위한 ACTIVATE 신호를 수신한다. 활성화 로직(154)은 ACTIVATE 신호를 수신한 후에 및, 필요하다면, 섹션 제어 모듈(156)이 중복 모듈(158)로부터 제어 신호를 수신하도록 지연이 발생한 후에 SECEN 신호를 생성한다. 그러므로, 활성화 로직(154)은 섹션 제어 모듈(156)이 중복 모듈(158)로부터 신호를 수신할 기회를 가진 후에만 섹션 제어 모듈(156)이 인에이블되는 것을 보장한다.
요컨대, 시스템이 부분 어레이 셀프 리프레시 모드에 있는 경우, 메모리 디바이스(100)는 외부 행 어드레스 신호들을 수신하고 메모리 어레이(170)에서 리프레시될 어드레싱된 셀들의 행들을 포함하는 대응하는 메모리 어드레스들을 생성할 수 있다. 어드레스들 RA10, RA11은, 예를 들어 메모리 테스팅 후에, 메모리 어레이(170)의 최적의 영역들에 매핑되었을 수 있다. 예를 들면 메모리 어레이(170) 내의 원래의 위치는, 예를 들어 메모리 어레이(170)의 최적의 영역들을 선택하기 위해, 테스트한 후에 물리적으로 상이한 위치로 재할당되었을 수 있다. 만약 외부에서 수신된 어드레스들이 활성 모드에서 리프레시될 영역들 RA10, RA11에 대응한다면, 그 행 어드레스들은 어레이 선택 블록(150)에 의해 리프레시를 위해 선택된다. 만약 외부에서 수신된 어드레스들이 활성 모드에서 리프레시될 섹션들 RA10, RA11에 대응하지 않는다면, 어레이 선택 블록(150)은 그 어드레싱된 행들을 우회함으로써 그것들이 리프레시되지 않게 하고 불필요한 리프레시 동작에 의해 전력이 낭비되지 않게 한다. 메모리 디바이스(100)는, 활성 모드에서 리프레시될 섹션들 RA10, RA11의 모든 행들이 리프레시될 때까지, 다음의 외부 행 어드레스 신호 등을 수신한다. 어레이 선택 블록(150)은 메모리 어레이(170)의 최적의 영역들을 선택하기 위해 부분 어레이 셀프 리프레시를 위한 선택된 행들이 재할당되게 한다. 어레이 선택 블록(150)은 또한 메모리 디바이스(100)가 결정적인 데이터를 저장하기 위한 가장 높은 신뢰도를 갖는 메모리 어레이(170)의 영역들을 선택하고, 그 결과 최적의 리프레시를 제공하는 영역들을 선택할 수 있게 한다. 예를 들면, 메모리 테스트 후에 및 최적의 리프레시를 위해 메모리 어레이(170)의 최적의 영역들을 선택하는 것은, 이 기술 분야에 공지된, 표준 64 밀리초로부터 128 밀리초로 주기적인 리프레시 시간의 감소를 보여주었다.
하나의 예시적인 메모리 어레이(202)의 사이즈는 128-meg이고, 이것은 각각이 4개의 16-meg 영역들로 분할된 64-meg의 2개의 블록을 포함하는 것으로 간주될 수 있다. 메모리 어레이(202)는 상이한 사이즈의 것일 수 있고 전술한 바와 같이 다른 방법으로 분할될 수 있다는 것을 이해할 것이다. 도 2에는 메모리 맵(200)의 예가 도시되어 있고, 메모리 어레이(202)에 대하여 메모리 어레이 선택들(202a-d)이 디스플레이되어 있다. 4개의 가능한 선택들 각각은 수직으로 각각 RA11=0 및 RA11=1이라는 명칭이 붙은 2개의 64-meg 블록들을 포함한다. 이 64-meg 블록들 각각은 전술한 바와 같이 RA10=0 또는 RA10=1이라는 명칭이 붙은 수평 서브섹션들로 더 분할된다. RA11 값을 y 좌표로서 RA10 값을 x 좌표로서 이용하면, 메모리 어레이(202)는 (0,0), (0,1), (1,0) 또는 (1,1)이라는 명칭이 붙은 4개의 32-meg 영역들로 분할될 수 있다.
전술한 바와 같이, 메모리 맵(200) 내의 메모리 어레이 선택들(202a-d)에 의해 도시된 바와 같이 4개의 상이한 32-meg 영역들 중 하나를 상관시키고, 수신된 RA10, RA11 신호들에 의해 식별된 영역을 할당하기 위해 어레이 매핑 모듈(152)에 의해 2개의 퓨즈 신호들 fRA10, fRA11이 이용될 수 있다. 이 퓨즈 신호들 각각은 논리 상태 0 또는 1을 갖는 퓨즈에 대응하여 조합들 00, 01, 10 또는 11을 도출하도록 이용되고, 각각의 조합은 4개의 메모리 어레이 선택들(202a-d) 중 하나에 각기 대응한다. 예를 들면, 제1 메모리 선택(202a)에서 도시된 RA10=0 및 RA11=0에 대응하는 32-meg 영역은 (그 선택(202a) 내의 수평 라인들의 패턴에 의해 지시된 바와 같이) 퓨즈 신호들 fRA10 및 fRA11을 "0"들로서 프로그램함으로써 수신된 RA10, RA11 신호에 상관하도록 선택될 수 있다. 그 반대는 제4 메모리 어레이 선택(202d)의 경우이고, 여기서는 퓨즈들 fRA10=1 및 fRA11=1이 32-meg 영역 RA10=1 및 RA11=1을 선택한다. 한편, 퓨즈들 fRA10 및 fRA11을 "1"들로서 프로그램하는 것은 선택(202d)에서 식별된 32-meg 영역을 선택하기 위해 이용될 수 있다.
도 3은 도 1의 어레이 매핑 모듈(152)과 유사한, 어레이 매핑 모듈(300)의 개략도를 보여준다. 어레이 매핑 모듈(300)은 본 발명의 실시예들에 따라 메모리 어레이의 영역들을 상관시키도록 퓨즈들 fRA10, fRA11을 프로그램하기 위해 이용될 수 있다. 전술한 바와 같이, 어레이 매핑 모듈(300)은 어드레스 레지스터(110)로부터 어드레스 신호 RA10, RA11을 수신하고, 또한, 예를 들어, 메모리 디바이스(100)가 테스트되고 메모리 어레이(170)의 최적의 영역들이 식별된 후에, 퓨즈 신호들 fRA10, fRA11을 수신한다. 어레이 매핑 모듈(300) 내에는 실질적으로 동일한 논리 회로들(302, 304)이 포함되고, 그 각각은 수신된 신호들 RA10 및 RA11에 대응하는 매핑 신호를 생성한다. 신호 RA10 및 퓨즈 신호 fRA10은 노드들(322a, 324a)에서 각각 제1 논리 회로(302)에의 입력들로서 수신된다. RA10 입력 신호는 수신된 fRA10 입력 신호에 의해 제어되는 멀티플렉서로서 동작하는 제1 전송 게이트(transfer gate)(342a)에 직접 제공되고, 역시 fRA10 신호에 의해 제어되는 제2 전송 게이트(343a)에 반전된 RA10 신호를 제공하는 인버터(345a)에 제공된다. 전송 게이트들(342a, 343a) 중 하나는 메모리의 어느 영역이 fRA10 신호에 의해 선택되는지에 따라서 인에이블된다. 인에이블된 전송 게이트(342a 또는 343a)의 노드(326a)에서의 출력은 그 후 수신된 신호를 매핑 신호 GRA10로서 구동 출력하는 2개의 인버터들(347a, 348a)의 입력에 제공된다. 매핑 신호 GRA10는 그 후 도 1의 섹션 제어 모듈(156)에 의해, 예를 들어, 전술한 바와 같이 리프레시를 위해, 수신된 어드레스에 대응하는 메모리의 영역을 선택하는 데에 이용될 수 있다.
논리 회로(304)는, 논리 회로(304)의 입력들이 신호 RA11 및 대응하는 퓨즈 신호 fRA11이라는 것을 제외하고는, 논리 회로(302)와 동일한 컴포넌트들을 포함한다. 논리 회로(304)는 제2 매핑 신호 GRA11을 생성하기 위해 논리 회로(302)와 동일한 방식으로 기능하고, 간결함을 위하여, 제2 논리 회로(304)는 설명하지 않는다.
요컨대, 어레이 매핑 모듈(300)은 메모리 어레이 영역에의 신호들 RA10, RA11을 퓨즈 신호들 fRA10, fRA11에 의해 이전에 선택된 것들과 같은 메모리 어레이(170, 202)의 상이한 최적화된 물리적 영역으로 어드레싱하기 위해 이용될 수 있다. 이런 식으로, 어레이 매핑 모듈(300)은 선택된 메모리 영역의 물리적 할당이 사용자에게 투명하도록 하지만, 부분 셀프-리프레시 동안에 전력을 절약하는 것과 같은 개선된 메모리 동작들을 가능하게 한다. 그러므로, 부분 어레이 셀프-리프레시를 위한 메모리의 영역들은 반드시 제조시에 프로그램되거나 배선 접속될 필요는 없다. 대신에, 나중에, 예를 들면 메모리 테스트 후에, 부분 어레이 셀프-리프레시를 위해 메모리의 보다 최적의 영역들이 프로그램될 수 있다. 더 나은 리프레시 특성을 갖는 것들과 같은, 이들 최적의 영역들은 그 후, 전술한 바와 같이, 소프트웨어 및 코드와 같은 보다 결정적인 데이터를 저장하는 데에 이용될 수 있다.
도 4는 본 발명의 실시예들이 대안적으로 이용될 수 있는 메모리 허브 아키텍처를 갖는 컴퓨터 시스템(400)을 도시한다. 컴퓨터 시스템(400)은 특정한 계산 또는 작업을 수행하기 위해 특정한 소프트웨어를 실행하는 것과 같은, 다양한 컴퓨팅 기능들을 수행하기 위한 프로세서(404)를 포함한다. 프로세서(404)는 통상적으로 어드레스 버스, 제어 버스, 및 데이터 버스를 포함하는 프로세서 버스(406)를 포함한다. 프로세서 버스(406)는 일반적으로 캐시 메모리(408)와 통신하고(예를 들면, 그것에 연결되고), 캐시 메모리(408)는 일반적으로 스태틱 랜덤 액세스 메모리("SRAM")이다. 프로세서 버스(406)는 또한 버스 브리지(bus bridge)라고도 불리는, 시스템 컨트롤러(410)에 연결된다.
시스템 컨트롤러(410)는 또한 다양한 다른 컴포넌트들에 대하여 프로세서(404)로의 통신 경로로서 역할을 한다. 더 상세하게는, 시스템 컨트롤러(410)는 일반적으로 그래픽 컨트롤러(412)에 연결되는 그래픽 포트를 포함하고, 그래픽 컨트롤러(412)는 비디오 단말(414)에 연결된다. 시스템 컨트롤러(410)는 또한 조작자가 컴퓨터 시스템(400)과 인터페이스하게 하기 위해, 키보드 또는 마우스와 같은, 하나 이상의 입력 디바이스들(418)에 연결된다. 일반적으로, 컴퓨터 시스템(400)은 또한 시스템 컨트롤러(410)를 통하여 프로세서(404)에 연결된, 프린터와 같은, 하나 이상의 출력 디바이스들(420)을 포함한다. 프로세서(404)가 내부 또는 외부 저장 매체(미도시)에 데이터를 저장하거나 그로부터 데이터를 검색하게 하기 위해 일반적으로 하나 이상의 데이터 저장 디바이스들(424)이 또한 시스템 컨트롤러(410)를 통하여 프로세서(404)에 연결된다. 일반적인 저장 디바이스들(424)의 예들은 하드 및 플로피 디스크, 테이프 카세트, 및 콤팩트 디스크 ROM(CD-ROM)을 포함한다.
시스템 컨트롤러(410)는 버스 시스템(454, 456)을 통하여 몇 개의 메모리 모듈들(430a-n)에 연결된 메모리 허브 컨트롤러(428)를 포함한다. 메모리 모듈들(430a-n) 각각은, 집합적으로 버스(450a, 450b)로서 도시된, 커맨드, 어드레스 및 데이터 버스들을 통하여 몇 개의 메모리 디바이스들(448, 449)에 연결된 메모리 허브(440)를 포함한다. 메모리 허브(440)는 컨트롤러(428)와 메모리 디바이스들(448, 449) 사이에 메모리 요청들 및 응답들을 효율적으로 라우팅한다. 메모리 디바이스들(448, 449)은 도 1에 관련하여 전술한 메모리 디바이스(100)일 수 있다. 메모리 허브들(440) 각각은 기입 버퍼들 및 판독 데이터 버퍼들을 포함한다. 이 아키텍처를 채용하는 컴퓨터 시스템들은 다른 메모리 모듈(430)이 이전의 메모리 요청에 응답하고 있는 동안에 프로세서(404)가 하나의 메모리 모듈(430a-n)에 액세스하는 것을 허용한다. 예를 들면, 시스템 내의 다른 메모리 모듈(430a-n)이 프로세서(404)에 판독 데이터를 제공하기 위해 준비하고 있는 동안에 프로세서(404)는 시스템 내의 메모리 모듈들(430a-n) 중 하나에 기입 데이터를 출력할 수 있다. 또한, 메모리 허브 아키텍처는 또한 컴퓨터 시스템들에서 크게 증가된 메모리 용량을 제공할 수 있다.
본 발명의 실시예들은 메모리 디바이스들(448, 449), 메모리 허브 컨트롤러(428), 또는 각 메모리 모듈(430a-n) 내의 메모리 허브(440)에서 이용될 수 있다. 만약 메모리 디바이스들(448, 449) 각각에서 도 3의 어레이 매핑 모듈(300)이 이용된다면, 각 디바이스의 메모리 어레이들은 전술한 바와 같이 최선의 리프레시 시간들을 갖는 디바이스의 영역들에 결정적인 데이터를 저장하도록 최적화될 수 있다. 다르게는, 어레이 매핑 모듈(300)은 각 메모리 모듈(430)의 메모리 허브(440)에서 이용될 수 있고, 여기서 최적의 성능을 갖는 메모리 디바이스들(448, 449)의 그룹이 결정적인 데이터를 저장하거나 또는 셀프-리프레시되도록 선택될 수 있다. 유사하게, 만약 어레이 매핑 모듈(300)이 메모리 허브 컨트롤러(428)에 의해 이용된다면, 어레이 매핑 모듈(300)은 메모리 모듈들(430)의 최적의 그룹 등을 선택하도록 구성될 수 있다.
비록 개시된 실시예들에 관하여 본 발명이 설명되었지만, 이 기술 분야의 숙련자들은 본 발명에서 벗어나지 않고 형태 및 상세에서 변경들이 이루어질 수 있다는 것을 인지할 것이다. 그러한 변경들은 이 기술 분야의 통상의 지식을 가진 자들의 기술 안에 있다. 따라서, 본 발명은 첨부된 청구항들에 의해 제한되는 것을 제외하고는 제한되지 않는다.

Claims (10)

  1. 프로세서 기반 시스템으로서,
    데이터를 처리하고 메모리 커맨드들 및 어드레스들을 제공하도록 동작 가능한 프로세싱 기기;
    상기 프로세싱 기기와 통신하는 시스템 컨트롤러 ― 상기 시스템 컨트롤러는 메모리 커맨드들, 어드레스들 및 데이터를 수신 및 송신하도록 동작 가능함 ―; 및
    상기 시스템 컨트롤러와 통신하는 복수의 메모리 디바이스 ― 상기 복수의 메모리 디바이스 각각은 상기 메모리 디바이스들 중 적어도 하나에서의 저장을 위한 기입 데이터, 어드레스들 및 메모리 커맨드들을 수신하고 상기 메모리 디바이스들로부터의 판독 데이터를 상기 시스템 컨트롤러에 송신하도록 동작 가능함 ―
    를 포함하고,
    상기 프로세싱 기기는,
    제1 메모리 요청에 응답하여 상기 복수의 메모리 디바이스 중 제1 메모리 디바이스에 액세스하고,
    상기 제1 메모리 요청의 후속인 제2 메모리 요청에 응답하여 상기 복수의 메모리 디바이스 중 제2 메모리 디바이스에 액세스
    하도록 구성되며, 상기 제2 메모리 디바이스로의 액세스는 상기 제1 메모리 디바이스로의 액세스와 동시에 일어나고,
    상기 복수의 메모리 디바이스 각각은,
    메모리 디바이스들의 제1 영역에 대응하는 어드레스 신호 및 인에이블 신호를 수신하도록 구성된 리프레시 제어 블록 ― 상기 리프레시 제어 블록은 부분 셀프-리프레시 모드에서 상기 수신된 어드레스 신호 및 인에이블 신호에 응답하여 상기 메모리 디바이스들의 제1 영역이 리프레시될 수 있게 하는 제어 신호를 생성하도록 동작 가능함 ―; 및
    상기 제어 신호 및 상기 어드레스 신호를 수신하기 위해 상기 리프레시 제어 블록과 통신하는 선택 블록 ― 상기 선택 블록은 상기 제어 신호에 응답하여 리프레시 동작을 위해 메모리 디바이스들의 제2 영역을 선택하도록 동작 가능함 ― 을 포함하고,
    상기 제2 영역의 메모리 셀들의 적어도 하나의 서브세트는 상기 제1 영역의 메모리 셀들의 위치와 상이한 위치에 대응하며,
    상기 어드레스 신호는 상기 제1 및 제2 메모리 요청 중 적어도 하나에 응답하여 생성되는, 프로세서 기반 시스템.
  2. 제1항에 있어서, 상기 선택 블록은 또한 상기 수신된 어드레스 신호를 상기 제2 영역에 매핑하도록 동작 가능한 프로세서 기반 시스템.
  3. 프로세서 기반 시스템으로서,
    데이터를 처리하고 메모리 커맨드들 및 어드레스들을 제공하도록 동작 가능한 프로세싱 기기;
    상기 프로세싱 기기와 통신하는 시스템 컨트롤러 ― 상기 시스템 컨트롤러는 메모리 커맨드들, 어드레스들 및 데이터를 수신 및 송신하도록 동작 가능함 ―; 및
    상기 시스템 컨트롤러와 통신하는 복수의 메모리 디바이스 ― 상기 복수의 메모리 디바이스 각각은 상기 메모리 디바이스들 중 적어도 하나에서의 저장을 위한 기입 데이터, 어드레스들 및 메모리 커맨드들을 수신하고 상기 메모리 디바이스들로부터의 판독 데이터를 상기 시스템 컨트롤러에 송신하도록 동작 가능함 - ;
    상기 프로세싱 기기와 통신하며 사용자 요청을 수신하도록 구성된 사용자 인터페이스 디바이스;
    상기 프로세싱 기기와 통신하는 그래픽 제어기; 및
    상기 그래픽 제어기와 통신하는 비디오 단말
    을 포함하고,
    상기 복수의 메모리 디바이스 각각은,
    메모리 디바이스들의 제1 영역에 대응하는 어드레스 신호 및 인에이블 신호를 수신하도록 구성된 리프레시 제어 블록 ― 상기 리프레시 제어 블록은 부분 셀프-리프레시 모드에서 상기 수신된 어드레스 신호 및 인에이블 신호에 응답하여 상기 메모리 디바이스들의 제1 영역이 리프레시될 수 있게 하는 제어 신호를 생성하도록 동작 가능함 ― 및
    상기 제어 신호 및 상기 어드레스 신호를 수신하기 위해 상기 리프레시 제어 블록과 통신하는 선택 블록 ― 상기 선택 블록은 상기 제어 신호에 응답하여 리프레시 동작을 위해 메모리 디바이스들의 제2 영역을 선택하도록 동작 가능함 ―
    을 포함하고,
    상기 그래픽 제어기는,
    상기 복수의 메모리 디바이스 중 제1 메모리 디바이스로부터 제1 복수의 바이트를 수신하고,
    상기 사용자 요청에 응답하여 상기 비디오 단말로 상기 제1 복수의 바이트를 출력하도록 구성되며,
    상기 제2 영역의 메모리 셀들의 적어도 하나의 서브세트는 상기 제1 영역의 메모리 셀들의 위치와 상이한 위치에 대응하고,
    상기 어드레스 신호는 상기 사용자 요청에 응답하여 생성되는, 프로세서 기반 시스템.
  4. 제3항에 있어서, 상기 선택 블록은 또한 상기 수신된 어드레스 신호를 상기 제2 영역에 매핑하도록 동작 가능한 프로세서 기반 시스템.
  5. 프로세서 기반 시스템으로서,
    데이터를 처리하고 메모리 커맨드들 및 어드레스들을 제공하도록 동작 가능한 프로세싱 기기;
    상기 프로세싱 기기와 통신하는 시스템 컨트롤러 ― 상기 시스템 컨트롤러는 메모리 커맨드들, 어드레스들 및 데이터를 수신 및 송신하도록 동작 가능함 ―;
    상기 시스템 컨트롤러와 통신하는 복수의 메모리 디바이스 ― 상기 복수의 메모리 디바이스 각각은 상기 메모리 디바이스들 중 적어도 하나에서의 저장을 위한 기입 데이터, 어드레스들 및 메모리 커맨드들을 수신하고 상기 메모리 디바이스들로부터의 판독 데이터를 상기 시스템 컨트롤러에 송신하도록 동작 가능함 - ;
    상기 프로세싱 기기와 통신하며 사용자 요청을 수신하도록 구성된 사용자 인터페이스 디바이스; 및
    상기 프로세싱 기기와 통신하는 출력 디바이스
    를 포함하고,
    상기 복수의 메모리 디바이스 각각은,
    메모리 디바이스들의 제1 영역에 대응하는 어드레스 신호 및 인에이블 신호를 수신하도록 구성된 리프레시 제어 블록 ― 상기 리프레시 제어 블록은 부분 셀프-리프레시 모드에서 상기 수신된 어드레스 신호 및 인에이블 신호에 응답하여 상기 메모리 디바이스들의 제1 영역이 리프레시될 수 있게 하는 제어 신호를 생성하도록 동작 가능함 ― 및
    상기 제어 신호 및 상기 어드레스 신호를 수신하기 위해 상기 리프레시 제어 블록과 통신하는 선택 블록 ― 상기 선택 블록은 상기 제어 신호에 응답하여 리프레시 동작을 위해 메모리 디바이스들의 제2 영역을 선택하도록 동작 가능함 ―
    을 포함하고,
    상기 출력 디바이스는,
    상기 복수의 메모리 디바이스 중 제1 메모리 디바이스로부터 제1 복수의 바이트를 수신하고,
    상기 사용자 요청에 응답하여 상기 제1 복수의 바이트에 대응하는 사용자-판독가능 출력을 생성하도록 구성되며,
    상기 제2 영역의 메모리 셀들의 적어도 하나의 서브세트는 상기 제1 영역의 메모리 셀들의 위치와 상이한 위치에 대응하고,
    상기 어드레스 신호는 상기 사용자 요청에 응답하여 생성되는, 프로세서 기반 시스템.
  6. 제5항에 있어서, 상기 선택 블록은 또한 상기 수신된 어드레스 신호를 상기 제2 영역에 매핑하도록 동작 가능한 프로세서 기반 시스템.
  7. 프로세서 기반 시스템으로서,
    데이터를 처리하고 메모리 커맨드들 및 어드레스들을 제공하도록 동작 가능한 프로세싱 기기;
    상기 프로세싱 기기와 통신하는 시스템 컨트롤러 ― 상기 시스템 컨트롤러는 메모리 커맨드들, 어드레스들 및 데이터를 수신 및 송신하도록 동작 가능함 ―; 및
    상기 시스템 컨트롤러와 통신하는 복수의 메모리 디바이스 ― 상기 복수의 메모리 디바이스 각각은 상기 메모리 디바이스들 중 적어도 하나에서의 저장을 위한 기입 데이터, 어드레스들 및 메모리 커맨드들을 수신하고 상기 메모리 디바이스들로부터의 판독 데이터를 상기 시스템 컨트롤러에 송신하도록 동작 가능함 - ; 및
    상기 프로세싱 기기와 통신하는 데이터 저장 디바이스들
    을 포함하고,
    상기 복수의 메모리 디바이스 각각은,
    메모리 디바이스들의 제1 영역에 대응하는 어드레스 신호 및 인에이블 신호를 수신하도록 구성된 리프레시 제어 블록 ― 상기 리프레시 제어 블록은 부분 셀프-리프레시 모드에서 상기 수신된 어드레스 신호 및 인에이블 신호에 응답하여 상기 메모리 디바이스들의 제1 영역이 리프레시될 수 있게 하는 제어 신호를 생성하도록 동작 가능함 ― 및
    상기 제어 신호 및 상기 어드레스 신호를 수신하기 위해 상기 리프레시 제어 블록과 통신하는 선택 블록 ― 상기 선택 블록은 상기 제어 신호에 응답하여 리프레시 동작을 위해 메모리 디바이스들의 제2 영역을 선택하도록 동작 가능함 ―
    을 포함하고,
    상기 제2 영역의 메모리 셀들의 적어도 하나의 서브세트는 상기 제1 영역의 메모리 셀들의 위치와 상이한 위치에 대응하며,
    상기 프로세싱 기기는 사용자 요청을 수신하도록 구성되고,
    상기 데이터 저장 디바이스들은 상기 복수의 메모리 디바이스 중 제1 메모리 디바이스로부터 제1 복수의 바이트를 수신하고 상기 사용자 요청에 응답하여 상기 제1 복수의 바이트를 저장하도록 구성되고,
    상기 어드레스 신호는 상기 사용자 요청에 응답하여 생성되는, 프로세서 기반 시스템.
  8. 제7항에 있어서, 상기 프로세싱 기기는,
    제1 메모리 요청에 응답하여 상기 제1 메모리 디바이스에 액세스하고,
    상기 제1 메모리 요청의 후속인 제2 메모리 요청에 응답하여 상기 제2 메모리 디바이스에 액세스하도록 구성되며,
    상기 제2 메모리 디바이스로의 상기 액세스는 상기 제1 메모리 디바이스로의 액세스와 동시에 일어나고,
    상기 어드레스 신호는 상기 제1 및 제2 메모리 요청 중 적어도 하나에 응답하여 생성되는, 프로세서 기반 시스템.
  9. 제7항에 있어서,
    상기 프로세싱 기기와 통신하며 상기 사용자 요청을 수신하도록 구성된 사용자 인터페이스 디바이스;
    상기 프로세싱 기기와 통신하는 그래픽 제어기; 및
    상기 그래픽 제어기와 통신하는 비디오 단말
    을 더 포함하고,
    상기 그래픽 제어기는,
    상기 복수의 메모리 디바이스 중 제1 메모리 디바이스로부터 제1 복수의 바이트를 수신하고,
    상기 사용자 요청에 응답하여 상기 비디오 단말로 상기 제1 복수의 바이트를 출력
    하도록 구성되고,
    상기 어드레스 신호는 상기 사용자 요청에 응답하여 생성되는, 프로세서 기반 시스템.
  10. 제7항에 있어서,
    상기 프로세싱 기기와 통신하며 사용자 요청을 수신하도록 구성된 사용자 인터페이스 디바이스; 및
    상기 프로세싱 기기와 통신하는 출력 디바이스를 더 포함하고,
    상기 출력 디바이스는,
    상기 복수의 메모리 디바이스 중 제1 메모리 디바이스로부터 제1 복수의 바이트를 수신하고,
    상기 사용자 요청에 응답하여 상기 제1 복수의 바이트에 대응하는 사용자-판독가능 출력을 생성하도록 구성되는, 프로세서 기반 시스템.
KR1020127008319A 2007-05-21 2008-05-19 메모리 영역을 선택하는 방법, 회로, 및 시스템 KR101213315B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/805,092 2007-05-21
US11/805,092 US7613060B2 (en) 2007-05-21 2007-05-21 Methods, circuits, and systems to select memory regions
PCT/US2008/064047 WO2008144609A1 (en) 2007-05-21 2008-05-19 Methods, circuits, and systems to select memory regions

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026481A Division KR101158982B1 (ko) 2007-05-21 2008-05-19 메모리 영역을 선택하는 방법, 회로, 및 시스템

Publications (2)

Publication Number Publication Date
KR20120049932A KR20120049932A (ko) 2012-05-17
KR101213315B1 true KR101213315B1 (ko) 2012-12-20

Family

ID=40072265

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097026481A KR101158982B1 (ko) 2007-05-21 2008-05-19 메모리 영역을 선택하는 방법, 회로, 및 시스템
KR1020127008319A KR101213315B1 (ko) 2007-05-21 2008-05-19 메모리 영역을 선택하는 방법, 회로, 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097026481A KR101158982B1 (ko) 2007-05-21 2008-05-19 메모리 영역을 선택하는 방법, 회로, 및 시스템

Country Status (4)

Country Link
US (3) US7613060B2 (ko)
KR (2) KR101158982B1 (ko)
CN (1) CN101743597B (ko)
TW (1) TWI387967B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613060B2 (en) * 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions
US9442850B1 (en) * 2008-03-25 2016-09-13 Blue Coat Systems, Inc. Efficient directory refresh operations in wide area file systems
US8068380B2 (en) * 2008-05-15 2011-11-29 Micron Technology, Inc. Block repair scheme
JP5599977B2 (ja) * 2009-01-22 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
US8095765B2 (en) * 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
US8572455B2 (en) * 2009-08-24 2013-10-29 International Business Machines Corporation Systems and methods to respond to error detection
WO2011062825A2 (en) 2009-11-20 2011-05-26 Rambus Inc. Bit-replacement technique for dram error correction
JP5441216B2 (ja) * 2010-02-24 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
US9411674B2 (en) * 2010-03-19 2016-08-09 Microsoft Technology Licensing, Llc Providing hardware resources having different reliabilities for use by an application
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
WO2013062874A1 (en) 2011-10-24 2013-05-02 Rambus Inc. Dram retention test method for dynamic error correction
US9411678B1 (en) 2012-08-01 2016-08-09 Rambus Inc. DRAM retention monitoring method for dynamic error correction
US9734921B2 (en) 2012-11-06 2017-08-15 Rambus Inc. Memory repair using external tags
US9448612B2 (en) 2012-11-12 2016-09-20 International Business Machines Corporation Management to reduce power consumption in virtual memory provided by plurality of different types of memory devices
US9098389B2 (en) * 2012-11-19 2015-08-04 SK Hynix Inc. Memory system and operating method thereof
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
KR20170018120A (ko) 2015-08-05 2017-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
US10120749B2 (en) * 2016-09-30 2018-11-06 Intel Corporation Extended application of error checking and correction code in memory
TWI659308B (zh) * 2017-12-08 2019-05-11 旺宏電子股份有限公司 記憶體裝置及其操作方法
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
CN115129267B (zh) * 2022-09-01 2023-02-03 苏州浪潮智能科技有限公司 一种域地址变更方法、装置、设备及可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298916B1 (ko) 1997-01-27 2001-09-22 가네꼬 히사시 반도체메모리장치
US20060133173A1 (en) 2004-12-21 2006-06-22 Jain Sandeep K Method, apparatus, and system for active refresh management

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JP3862330B2 (ja) * 1996-05-22 2006-12-27 富士通株式会社 半導体記憶装置
DE19729579C2 (de) * 1997-07-10 2000-12-07 Siemens Ag Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen
JPH1139861A (ja) * 1997-07-16 1999-02-12 Toshiba Corp ダイナミック型半導体記憶装置
US5999481A (en) * 1997-08-22 1999-12-07 Micron Technology, Inc. Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
JPH11144494A (ja) * 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
US6968419B1 (en) * 1998-02-13 2005-11-22 Intel Corporation Memory module having a memory module controller controlling memory transactions for a plurality of memory devices
KR100317195B1 (ko) * 1998-10-28 2002-02-28 박종섭 반도체메모리의리프레쉬제어회로
JP4179687B2 (ja) 1998-12-24 2008-11-12 株式会社ルネサステクノロジ 半導体記憶装置
DE19947041C2 (de) * 1999-09-30 2001-11-08 Infineon Technologies Ag Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur
US6195303B1 (en) * 1999-10-25 2001-02-27 Winbond Electronics Corporation Clock-based transparent refresh mechanisms for DRAMS
DE10136544B4 (de) 2001-07-26 2004-02-12 Infineon Technologies Ag Integrierter dynamischer Speicher und Betriebsverfahren
US6643195B2 (en) * 2002-01-11 2003-11-04 Hewlett-Packard Development Company, Lp. Self-healing MRAM
US6667918B2 (en) * 2002-05-01 2003-12-23 Mellanox Technologies Ltd. Self-repair of embedded memory arrays
US6920523B2 (en) * 2002-10-07 2005-07-19 Infineon Technologies Ag Bank address mapping according to bank retention time in dynamic random access memories
JP2004273029A (ja) 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
US7231488B2 (en) * 2003-09-15 2007-06-12 Infineon Technologies Ag Self-refresh system and method for dynamic random access memory
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
KR20050120344A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법
DE102004059206B4 (de) * 2004-12-09 2016-03-31 Polaris Innovations Ltd. Speicherbauelement und Adressierung von Speicherzellen
KR101102051B1 (ko) 2005-01-03 2012-01-04 주식회사 하이닉스반도체 자동 부분 어레이 셀프 리프레쉬 장치
US7613060B2 (en) * 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298916B1 (ko) 1997-01-27 2001-09-22 가네꼬 히사시 반도체메모리장치
US20060133173A1 (en) 2004-12-21 2006-06-22 Jain Sandeep K Method, apparatus, and system for active refresh management

Also Published As

Publication number Publication date
TWI387967B (zh) 2013-03-01
KR101158982B1 (ko) 2012-06-21
US20080291765A1 (en) 2008-11-27
TW200903487A (en) 2009-01-16
US20110246729A1 (en) 2011-10-06
CN101743597B (zh) 2013-03-27
CN101743597A (zh) 2010-06-16
US20100034034A1 (en) 2010-02-11
KR20100022061A (ko) 2010-02-26
US7961542B2 (en) 2011-06-14
US8509021B2 (en) 2013-08-13
KR20120049932A (ko) 2012-05-17
US7613060B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
KR101213315B1 (ko) 메모리 영역을 선택하는 방법, 회로, 및 시스템
US20220165328A1 (en) Semiconductor device performing row hammer refresh operation
WO2008144609A1 (en) Methods, circuits, and systems to select memory regions
US7590021B2 (en) System and method to reduce dynamic RAM power consumption via the use of valid data indicators
US6920523B2 (en) Bank address mapping according to bank retention time in dynamic random access memories
JP4246812B2 (ja) 半導体回路及びその制御方法
US7916569B2 (en) Dynamic random access memory with fully independent partial array refresh function
JP2007510254A (ja) 弱保持期間のセルを有するダイナミックメモリ用リフレッシュ方法
US6751159B2 (en) Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
JPH06333391A (ja) 同期型半導体記憶装置
JPH087995B2 (ja) ダイナミツク半導体記憶装置のリフレツシユ方法および装置
JPH08203294A (ja) メモリ
KR0142795B1 (ko) 디램 리프레쉬 회로
US20030084370A1 (en) Circuit and method for masking a dormant memory cell
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
JP2005302250A (ja) 半導体装置
US6765838B2 (en) Refresh control circuitry for refreshing storage data
JPWO2002045093A1 (ja) 半導体記憶装置及びアドレス変換回路
JPH09320263A (ja) 半導体記憶装置およびそのリフレッシュ制御方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee