KR101212152B1 - 유기박막트랜지스터 및 그 제조방법 - Google Patents

유기박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101212152B1
KR101212152B1 KR1020050134409A KR20050134409A KR101212152B1 KR 101212152 B1 KR101212152 B1 KR 101212152B1 KR 1020050134409 A KR1020050134409 A KR 1020050134409A KR 20050134409 A KR20050134409 A KR 20050134409A KR 101212152 B1 KR101212152 B1 KR 101212152B1
Authority
KR
South Korea
Prior art keywords
source
thin film
semiconductor layer
film transistor
organic semiconductor
Prior art date
Application number
KR1020050134409A
Other languages
English (en)
Other versions
KR20070071181A (ko
Inventor
한창욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050134409A priority Critical patent/KR101212152B1/ko
Priority to CN200610162975XA priority patent/CN1992370B/zh
Priority to US11/645,733 priority patent/US7851787B2/en
Publication of KR20070071181A publication Critical patent/KR20070071181A/ko
Priority to US12/940,626 priority patent/US8324017B2/en
Application granted granted Critical
Publication of KR101212152B1 publication Critical patent/KR101212152B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/631Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H10K85/636Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine comprising heteroaromatic hydrocarbons as substituents on the nitrogen atom
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/649Aromatic compounds comprising a hetero atom
    • H10K85/657Polycyclic condensed heteroaromatic hydrocarbons

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 유기박막트랜지스터 및 그 제조방법에 관한 것으로, 본 발명의 유기박막트랜지스터는 기판상에 형성된 버퍼막과, 상기 버퍼막 상에 각각 섬형상으로 형성된 소스/드레인전극과, 상기 소스/드레인전극 상에 형성된 유기반도체층과, 상기 유기반도체층 상에 형성된 게이트 절연막과, 상기 소스/드레인전극의 양에지와 오버랩되어 상기 게이트 절연막 상에 형성된 게이트전극과, 상기 유기반도체층과 접촉되는 상기 소스/드레인전극의 소정영역에 형성된 터널링 장벽층을 포함한다.
유기박막트랜지스터

Description

유기박막트랜지스터 및 그 제조방법{Organic Thin Film Transistor and Method for manufacturing the same}
도 1은 종래의 유기박막트랜지스터의 개략적인 구성을 보여주는 단면도
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들
도 3은 본 발명의 실시예에 따른 유기 박막 트랜지스터를 이용한 액정표시장치의 단면도
<도면의 주요부분에 대한 부호의 설명>
410: 기판 412: 버퍼막
414: 투명도전막 416: 터널링 장벽층
418: 유기반도체층 420: 게이트절연막
422: 게이트전극
본 발명은 박막트랜지스터에 관한 것으로, 특히 유기박막트랜지스터 및 그 제조방법, 그리고 이를 적용한 액정표시소자에 관한 것이다.
통상, 박막 트랜지스터는 이미지 표시용 디스플레이에서 스위치 소자로 사용되는 것으로, 박막 트랜지스터 중 유기 박막 트랜지스터는 반도체층 재료로서 반도체성 유기 물질을 사용하고, 유리기판 대신 플렉시블(flexible)한 기판을 사용한다는 점을 제외하고는 실리콘 박막 트랜지스터와 비교하여 구조적으로 유사한 형태를 갖는다.
유기 박막 트랜지스터는, 도 1에 도시된 바와 같이, 하부 기판(51) 상에 금속을 사용하여 형성된 게이트 전극(52a)과, 상기 게이트 전극(52a)을 포함한 상기 하부기판(51)에 형성되는 게이트 절연막(53)과, 상기 게이트 전극(52a)의 양측 에지의 상기 게이트 절연막(53)상에 각각 형성된 소스 전극(55a) 및 드레인 전극(55b)과, 상기 소스/드레인 전극(55a, 55b)을 포함한 상기 게이트절연막(53) 상에 형성된 유기 반도체층(54)으로 구성된다.
이때, 상기 소스/드레인 전극(55a, 55b)은 파라듐(Pd), 은(Ag) 등의 금속을 사용하여 형성한다.
그러나, 종래와 같이 납, 은 등의 금속을 소스/드레인전극으로 사용하는 유기 박막 트랜지스터는 소스/드레인 전극용 금속 형성공정이 용이하지 않고 인접한 막들간의 접착력이 떨어지는 등의 문제점이 발생하였다.
따라서, 최근에는 유기 박막 트랜지스터가 적용될 액정표시장치에서 일반적으로 사용되고 공정이 용이한 투명도전막 즉, ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막을 소스/드레인 전극으로 사용하고 있다.
따라서, 최근에는 유기 박막 트랜지스터가 적용될 액정표시장치에서 일반적으로 사용되고 공정이 용이한 투명도전막 즉, ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막을 소스/드레인 전극으로 사용하고 있다.
그러나, 투명도전막으로 이루어진 소스/드레인 전극과 유기 반도체는 직접 접촉하게 되어 상기 막간의 접촉저항을 증가시키게 된다.
다시 말해, 투명도전막으로 형성된 소스/드레인 전극과 유기 반도체층이 직접 접촉하게 되면, 이들막간은 차지 인젝션(charge injection)을 방해하는 에너지 장벽(barrier)이 형성되어 축적모드(accumulation mode)시 형성된 다수의 운반자(majority carrier)들의 이동이 원할하지 못하게 되어 상기 막간 접촉면의 저항이 증가하게 된다.
따라서, 소스/드레인 전극(55a, 55b)과 유기 반도체층(54)간의 저항증가로 인해, 박막 트랜지스터의 특성 중 이동도(mobility)가 낮아지고, 박막 트랜지스터의 출력(output)특성에서 저전압에서의 전류 비선형성(current clouding)현상이 발생하게 되는 문제점이 있다.
본 발명은 소스/드레인 전극과 유기 반도체 간의 접촉면에서 발생되는 접촉저항을 감소시켜, 소자의 특성을 향상시킬 수 있도록 하는 유기 박막트랜지스터 및 그 제조방법, 그리고 이를 이용한 액정표시장치를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 유기박막트랜지스터는 기판상에 형성된 버퍼막과, 상기 버퍼막 상에 각각 섬형상으로 형성된 소스/드레인전극과, 상 기 소스/드레인전극 상에 형성된 유기반도체층과, 상기 유기반도체층 상에 형성된 게이트 절연막과, 상기 소스/드레인전극의 양에지와 오버랩되어 상기 게이트 절연막 상에 형성된 게이트전극과, 상기 유기반도체층과 접촉되는 상기 소스/드레인전극의 소정영역에 형성된 터널링 장벽층을 포함한다.
상기 터널링 장벽층은 상기 소스/드레인 전극을 포함한 버퍼막 상에 형성되고, 상기 터널링 장벽층은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiNx, SiO2 중 어느 하나로 형성한다.
상기 소스/드레인전극은 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막이고, 상기 소스/드레인전극은 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막 중 어느 하나와 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나가 적층된 이중막이다.
상기 유기반도체층은 LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene) 및 폴리사이오핀(polythiophene) 중 어느 하나이다.
상술한 목적을 달성하기 위한 본 발명의 유기박막트랜지스터의 제조방법은 기판상에 버퍼막, 투명도전막을 형성하는 단계와, 상기 투명도전막을 패터닝하여, 소스/드레인전극을 형성하는 단계와, 상기 소스/드레인전극이 형성된 상기 버퍼막 상에 터널링 장벽층을 형성하는 단계와, 상기 터널링 장벽층이 형성된 기판상에 유 기 반도체층 및 게이트 절연막을 순차적으로 형성하는 단계와, 상기 게이트 절연막 상에 게이트전극을 형성하는 단계를 포함한다.
상기 터널링 장벽층은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiNx, SiO2 중 어느 하나로 형성한다.
상기 투명도전막은 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막으로 형성하고, 상기 투명도전막 하부에는 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나를 더 형성한다.
상기 유기반도체층은 LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene) 및 폴리사이오핀(polythiophene) 중 어느 하나로 형성한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이고, 도 3은 본 발명의 실시예에 따른 유기 박막 트랜지스터를 이용한 액정표시장치의 단면도이다.
우선, 본 발명의 제1 실시예에 따른 유기 박막 트랜지스터는, 도 2d에 도시된 바와 같이, 기판(410)상에 유기물질로 형성된 버퍼막(412)과, 상기 버퍼막(412)상에 각각 섬형상으로 투명도전막 즉, ITO막 또는 IZO막으로 형성된 소스/드레인 전극(414a, 414b)과, 상기 소스/드레인 전극(414a, 414b)을 포함한 버퍼막(412)상에 형성된 터널링 장벽층(416)과, 상기 터널링 장벽층(416) 상에 형성된 LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene), 폴리사이오핀(polythiophene) 등의 유기 반도체층(418)과, 상기 유기 반도체층(418) 상에 형성된 게이트 절연막(420)과, 상기 소스/드레인 전극(414a, 414b)과 오버랩되도록 게이트 절연막(420) 상에 형성된 게이트전극(422)으로 구성된다.
이때, 상기 터널링 장벽층(416)은 상기 소스/드레인전극(414a, 414b)으로 홀(hole)의 주입(injection)이 용이하도록 소스/드레인전극(414a, 414b)과 유기 반도체층(418)간의 전압강하를 유도하여 소스/드레인 전극(414a, 414b)의 일함수를 낮아지게 하는 막으로 형성되어, 이로 인해 차지 인젝션(charge injection)을 방해하는 에너지 장벽을 낮아지게 하여, 유기 반도체층(418)과 소스/드레인전극(414a, 414b)간의 접촉면 저항을 감소시킨다.
한편, 상기 터널링 장벽층(416)의 두께에 따라 접촉면 저항이 변화될 수 있다. 즉, 터널링 장벽층(416)이 10~ 110Å 정도의 두께로 형성되면, 유기 반도체층(418)과 소스/드레인전극(414a, 414b)간의 접촉면 저항을 감소시키지만, 터널링 장벽층(416)이 100Å 보다 두꺼운 두께로 형성되면, 유기 반도체층(418)과 소스/드레인전극(414a, 414b)간의 접촉면 저항을 증가시키게 된다.
따라서, 상기 터널링 장벽층(416)은 10~ 110Å 정도의 두께로 증착되어야 한다.
상기 터널링 장벽층(416)은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiNx, SiO2 중 어느 하나로 형성한다.
상기와 같은 유기 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이, 유리 또는 투명한 플라스틱의 기판(410) 상에 버퍼막(412)을 형성한다.
상기 버퍼막(412)은 이후 형성될 유기반도체층의 결정성장을 좋게 하기 위해 증착되고, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)과 실리콘 질화물(SiNx)이 적층된 이중막 중 어느 하나의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타크릴레이트 (polymethylmethacrylate : PMMA)와 같은 유기절연물질을 형성한다.
이어, 상기 버퍼막(412)상에 투명도전막(414)을 형성한다.
상기 투명 도전층(414)은 액정표시장치에 적용되는 소자에서 일반적으로 사용되고 형성공정이 용이한 ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막으로 사용한다.
한편, 크롬(Cr) 또는 몰리브덴(Mo)과 같은 금속층을 상기 투명도전막 하부에 증착하여 투명도전막 및 금속막으로 적층된 이중구조로 소스/드레인전극을 형성하면, 유기박막트랜지스터의 소스/드레인 전극에 대한 라인저항이 감소될 수 있다.
계속, 도 2b에 도시된 바와 같이, 상기 투명도전막(414) 상에 포토 레지스트(Photo resist)(도시하지 않음)를 도포하고, 상기 포토 레지스트 상부에 소정의 패턴이 형성된 포토 마스크를 정렬한 후, 광선을 조사하여 노광하고 그 이후에 현상하여 포토레지스트를 패터닝한다.
이어, 패터닝된 포토 레지스트를 마스크로 사용하여 투명 도전층(414)을 선택적으로 식각하여 소스/드레인 전극(414a, 414b)을 형성하고, 상기 포토레지스트를 제거한다.
도 2c에 도시된 바와 같이, 상기 소스/드레인 전극(414a, 414b)이 형성된 버퍼막(412)상에 터널링 장벽층(416)을 형성한다.
상기 터널링 장벽층(416)은 상기 터널링 장벽층(416)은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiNx, SiO2 중 어느 하나로 형성하고, 10~ 110Å 정도의 두께로 형성한다.
따라서, 상기 터널링 장벽층(416)은 소스/드레인전극(414a, 414b) 상부 및 측벽뿐만 아니라 버퍼막(412)의 상부에도 형성된다.
이어, 도 2d에 도시된 바와 같이, 상기 터널링 장벽층(416)이 형성된 기판 전면에 유기 물질을 도포하여 패터닝한 후, 유기 반도체층(418)을 형성한다.
상기 유기 반도체층으로 사용될 유기 물질로는 LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene), 폴리사이오핀(polythiophene) 등의 있다.
이어서, 유기반도체층(418) 상에 무기절연물질을 증착하거나 또는 유기절연물질을 도포하여 게이트 절연막(420)을 형성한다.
상기 게이트 절연막(420)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 형성하거나 또는 BCB(Benzocyclobutene), 아크릴계 물질, 폴 리이미드와 같은 유기절연물질을 형성한다. 다만, 이후 형성될 유기 반도체층과의 접촉특성을 위해 무기절연물질보다는 유기절연물질을 사용하여 게이트 절연막을 형성하는 것이 바람직할 것이다.
이어서, 상기 게이트 절연막(420) 상에 금속을 증착한 후 포토 식각기술로 패터닝하여, 소스/드레인전극(414a, 414b)과 오버랩되도록 게이트 전극(422)을 형성함으로써, 유기 박막트랜지스터를 완성한다.
상기 게이트 전극(422)은 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금(Al alloy), 텅스텐(W)계열등의 금속물질 중에서 적어도 하나 또는 하나 이상으로 이루어진다.
이때, 상기 유기 박막 트랜지스터의 게이트 전극(422), 게이트 절연막(420), 소스/드레인 전극(414a,414b) 및 유기 반도체층(418)이 모두 유기물질로 형성되는 경우에는 저온 공정이 가능하므로 상기 기판(410)은 플렉서블한 특성의 플라스틱 기판 또는 필름으로 사용 가능하다.
한편, 상기 실시예에 의한 유기 박막 트랜지스터를 포함하는 액정표시소자는, 도 3에 도시된 바와 같이, 상기의 유기 박막 트랜지스터가 형성된 기판(410) 상에 BCB, 아크릴계 물질, 폴리이미드와 같은 유기절연물질로 형성된 보호막(419)과, 상기 콘택홀(421)을 통해 상기 드레인 전극(414b)에 연결되도록 상기 보호막(419)의 화소영역에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxie)로 형성되는 화소전극(417)이 더 구비된다. 그리고, 상기 하부기판(410)에 대향합착된 상부기판(432)에는 화소영역을 제외한 부분에서 빛을 차광하는 블랙 매트릭스(430), 색 상을 구현하기 위한 컬러필터층(428) 및 화소를 구동하기 위한 공통전극(426)이 구비된다. 이와 같은 상부기판(432)과 하부기판(410)이 일정공간을 갖고 합착되고 그 사이에 액정층(431)이 형성된다.
한편, 상기와 같은 본 실시예에 의한 유기박막트랜지스터가 형성된 유기발광전계소자(도시되지 않았음)는, 상기 유기박막 트랜지스터가 형성된 기판(410)과 대향합착된 상부기판에는 제1 전극과, 제2 전극과, 그 사이에 유기발광층을 갖는 유기 발광 다이오드가 형성된다.
본 발명에 따른 유기박막트랜지스터 및 이의 제조방법에 의하면, 차지인젝션(charge injection)을 방해하는 에너지장벽을 낮아지게 하는 터널링 장벽층을 유기 반도체층과 소스/드레인전극 접촉면에 형성함으로써, 유기 반도체층과 소스/드레인전극간의 접촉면 저항은 감소하게 되어, 박막 트랜지스터의 특성 중 이동도(mobility)가 향상되고, 박막 트랜지스터의 출력(output)특성에서 저전압에서의 전류의 비선형성(current clouding)현상이 개선되는 효과가 있다.

Claims (13)

  1. 기판상에 형성된 버퍼막과,
    상기 버퍼막 상에 각각 섬형상으로 형성된 소스/드레인전극과,
    상기 소스/드레인전극 상에 형성된 유기반도체층과,
    상기 유기반도체층 상에 형성된 게이트 절연막과,
    상기 소스/드레인전극의 양에지와 오버랩되어 상기 게이트 절연막 상에 형성된 게이트전극과,
    상기 유기반도체층과 접촉되는 상기 소스/드레인전극의 소정영역에 형성된 터널링 장벽층을 포함하며,
    상기 터널링 장벽층은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiO2 중 어느 하나이며, 10~ 110Å 정도의 두께로 형성된 것을 특징으로 하는 유기박막트랜지스터.
  2. 제1 항에 있어서, 상기 터널링 장벽층은
    상기 소스/드레인 전극을 포함한 버퍼막 상에 형성되는 것을 특징으로 하는 유기박막트랜지스터.
  3. 삭제
  4. 제1 항에 있어서, 상기 소스/드레인전극은
    ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막인 것을 특징으로 하는 유기박막트랜지스터.
  5. 제1 항에 있어서, 상기 소스/드레인전극은
    ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막 중 어느 하나와 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나가 적층된 이중막인 것을 특징으로 하는 유기박막트랜지스터.
  6. 제1 항에 있어서, 상기 유기반도체층은
    LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센(Pentacene) 및 폴리사이오핀(polythiophene) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터.
  7. 기판상에 버퍼막, 투명도전막을 형성하는 단계와,
    상기 투명도전막을 패터닝하여, 소스/드레인전극을 형성하는 단계와,
    상기 소스/드레인전극이 형성된 상기 버퍼막 상에 터널링 장벽층을 형성하는 단계와,
    상기 터널링 장벽층이 형성된 기판상에 유기 반도체층 및 게이트 절연막을 순차적으로 형성하는 단계와,
    상기 게이트 절연막 상에 게이트전극을 형성하는 단계를 포함하며,
    상기 터널링 장벽층은 CBP(4,48-N,N 8-dicarbazole-biphenyl), BCP(2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline), SiO2 중 어느 하나로 형성하고, 10~ 110Å 정도의 두께로 증착하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.
  8. 삭제
  9. 제7 항에 있어서, 상기 투명도전막은
    ITO(Indium Tin Oxide)막 또는 IZO(Indium Zinc Oxide)막으로 형성하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.
  10. 제7 항에 있어서,
    상기 투명도전막 하부에는 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나를 더 형성하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.
  11. 제7 항에 있어서, 상기 유기반도체층은
    LCPBC(liquid Crystalline Polyfluorene Block copolymer), 펜타센 (Pentacene) 및 폴리사이오핀(polythiophene) 중 어느 하나로 형성하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.
  12. 제1 항에 있어서, 상기 터널링 장벽층은
    상기 소스 전극과 상기 유기 반도체층 사이, 상기 드레인 전극과 유기 반도체층 사이 및 버퍼층과 유기 반도체층 사이에 형성되는 것을 특징으로 하는 유기박막트랜지스터.
  13. 제7 항에 있어서, 상기 터널링 장벽층은
    상기 소스 전극과 상기 유기 반도체층 사이, 상기 드레인 전극과 유기 반도체층 사이 및 버퍼층과 유기 반도체층 사이에 하는 것을 특징으로 하는 유기박막트랜지스터의 제조방법.
KR1020050134409A 2005-12-29 2005-12-29 유기박막트랜지스터 및 그 제조방법 KR101212152B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050134409A KR101212152B1 (ko) 2005-12-29 2005-12-29 유기박막트랜지스터 및 그 제조방법
CN200610162975XA CN1992370B (zh) 2005-12-29 2006-11-30 有机薄膜晶体管及其制造方法
US11/645,733 US7851787B2 (en) 2005-12-29 2006-12-27 Organic thin film transistor with tunneling barrier layer and method of manufacturing the same
US12/940,626 US8324017B2 (en) 2005-12-29 2010-11-05 Organic thin film transistor with tunneling barrier layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134409A KR101212152B1 (ko) 2005-12-29 2005-12-29 유기박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070071181A KR20070071181A (ko) 2007-07-04
KR101212152B1 true KR101212152B1 (ko) 2012-12-13

Family

ID=38214416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134409A KR101212152B1 (ko) 2005-12-29 2005-12-29 유기박막트랜지스터 및 그 제조방법

Country Status (3)

Country Link
US (2) US7851787B2 (ko)
KR (1) KR101212152B1 (ko)
CN (1) CN1992370B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2918797B1 (fr) * 2007-07-13 2009-11-06 Sofileta Sa Transistor organique a effet de champ et procede de fabrication de ce transistor
WO2009052215A1 (en) * 2007-10-16 2009-04-23 Plextronics, Inc. Organic electrodes and electronic devices
US8119463B2 (en) * 2008-12-05 2012-02-21 Electronics And Telecommunications Research Institute Method of manufacturing thin film transistor and thin film transistor substrate
US8558295B2 (en) * 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
TWI544263B (zh) * 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
KR20130052216A (ko) * 2011-11-11 2013-05-22 한국전자통신연구원 박막 트랜지스터 및 그 제조방법
KR20150112018A (ko) 2013-01-28 2015-10-06 메사추세츠 인스티튜트 오브 테크놀로지 전기기계 디바이스
CN104124365A (zh) * 2013-04-24 2014-10-29 海洋王照明科技股份有限公司 一种有机电致发光器件及其制备方法
US9337255B1 (en) 2014-11-21 2016-05-10 International Business Machines Corporation Reducing direct source-to-drain tunneling in field effect transistors with low effective mass channels
US10190954B2 (en) 2015-06-01 2019-01-29 The Boeing Company Pre-strained composite test coupons
US10103201B2 (en) 2016-07-05 2018-10-16 E Ink Holdings Inc. Flexible display device
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
TWI659554B (zh) * 2017-05-10 2019-05-11 元太科技工業股份有限公司 有機薄膜電晶體
CN108878650B (zh) 2017-05-10 2021-12-03 元太科技工业股份有限公司 有机薄膜晶体管
US10388895B2 (en) 2017-11-07 2019-08-20 Shenzhen China Star Optoelectonics Semiconductor Display Technology Co., Ltd. Organic thin film transistor with charge injection layer and manufacturing method thereof
CN107845727A (zh) * 2017-11-07 2018-03-27 深圳市华星光电半导体显示技术有限公司 有机薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161873A1 (en) * 2002-11-25 2004-08-19 Dimitrakopoulos Christos D. Organic underlayers that improve the performance of organic semiconductors
US20050263756A1 (en) * 2004-05-12 2005-12-01 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186229A (ja) * 1990-11-20 1992-07-03 Matsushita Electric Ind Co Ltd 補助電極付透明電極およびその製造方法
KR100543021B1 (ko) 1998-01-21 2006-05-22 삼성전자주식회사 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
KR100708721B1 (ko) * 2005-10-20 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161873A1 (en) * 2002-11-25 2004-08-19 Dimitrakopoulos Christos D. Organic underlayers that improve the performance of organic semiconductors
US20050263756A1 (en) * 2004-05-12 2005-12-01 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20070071181A (ko) 2007-07-04
US7851787B2 (en) 2010-12-14
US20070152211A1 (en) 2007-07-05
CN1992370A (zh) 2007-07-04
US20110053316A1 (en) 2011-03-03
US8324017B2 (en) 2012-12-04
CN1992370B (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
KR101212152B1 (ko) 유기박막트랜지스터 및 그 제조방법
JP3828505B2 (ja) ブラックマトリックスを備えた平板表示装置及びその製造方法
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
CN102270656B (zh) 有机发光二极管显示器及其制造方法
US10043679B2 (en) Method of fabricating array substrate
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR20080053610A (ko) 유기 박막트랜지스터, 그 제조 방법, 이를 이용한 정전기방지 소자, 액정표시장치 및 그 제조 방법
KR101202980B1 (ko) 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
KR20130031098A (ko) 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
WO2018201709A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
KR101157980B1 (ko) 유기박막트랜지스터 및 그 제조방법
KR101353538B1 (ko) 투명 박막 트랜지스터의 제조 방법
WO2015043083A1 (zh) 阵列基板及其制作方法和显示装置
KR20070071180A (ko) 유기박막트랜지스터 및 그 제조방법
WO2017088272A1 (zh) 像素结构、阵列基板、液晶显示面板及像素结构制造方法
KR101147107B1 (ko) 유기 박막트랜지스터의 제조방법
KR101947808B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
WO2016201864A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
KR100822270B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20120043336A (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100681250B1 (ko) 비대칭 전극 구조를 가지는 유기 발광 트랜지스터 및 그의제조 방법
KR20070071179A (ko) 유기 박막트랜지스터의 제조방법
KR20090059511A (ko) 유기박막트랜지스터 제조방법
KR100659060B1 (ko) 유기전계 발광표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 8