KR101196501B1 - 반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체 - Google Patents

반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체 Download PDF

Info

Publication number
KR101196501B1
KR101196501B1 KR1020097001198A KR20097001198A KR101196501B1 KR 101196501 B1 KR101196501 B1 KR 101196501B1 KR 1020097001198 A KR1020097001198 A KR 1020097001198A KR 20097001198 A KR20097001198 A KR 20097001198A KR 101196501 B1 KR101196501 B1 KR 101196501B1
Authority
KR
South Korea
Prior art keywords
processing container
copper
water vapor
film
metal
Prior art date
Application number
KR1020097001198A
Other languages
English (en)
Other versions
KR20090031582A (ko
Inventor
야스히코 고지마
다로 이케다
다츠오 하타노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090031582A publication Critical patent/KR20090031582A/ko
Application granted granted Critical
Publication of KR101196501B1 publication Critical patent/KR101196501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유기 불순물층의 형성을 억제하고 또한 구리막과 하지로 되는 금속의 밀착성이 양호한 반도체장치를 제조한다. 티탄 등의 산화 경향이 높은 금속으로 이루어지는 배리어 메탈층(13)(하지막)이 피복된 기판(웨이퍼(W))이 처리 용기내에 탑재된다. 수증기의 공급 개시와 동시 또는 그 후, 구리의 유기 화합물(예를 들면 Cu(hfac)TMVS)로 이루어지는 원료 가스가 공급되어, 수증기에 의해 산화물층(13a)이 형성된 배리어 메탈층(13)의 표면에 구리막이 성막된다. 다음에, 이 웨이퍼(W)에 열처리를 실시하여, 산화물층(13a)을, 배리어 메탈층(13)을 구성하는 금속과 구리의 합금층(13b)으로 변환한다.

Description

반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING APPARATUS, COMPUTER PROGRAM AND STORAGE MEDIUM}
본 발명은 예를 들면 배선을 이루는 구리막과 그 하지막의 밀착성이 양호한 반도체장치를 제조하는 기술에 관한 것이다.
반도체장치의 성능 향상의 요청으로부터, 근래에는 알루미늄선 대신에 구리선을 이용하는 배선 기술이 실시되고 있다. 이러한 반도체장치를 제조하는 공정에 있어서는 반도체 웨이퍼(이하 웨이퍼라 함)의 표면에 구리막을 성막하는 기술이 중요하게 된다. 웨이퍼상에 구리막을 형성하는 기술의 하나로서, 구리의 유기 화합물을 원료로 한 화학 증착법(이하, CVD라 함)이 알려져 있다.
CVD에 의해 웨이퍼상에 구리막을 성막하는 경우에는 예를 들면 원료 가스인 트리메닐비닐시릴?헥사플로오로아세틸아세트네이트구리(이하, Cu(hfac)TMVS라 함) 등의 구리의 유기 화합물을 진공상태의 처리 용기에 공급하고, 가열한 웨이퍼상에서 이 물질을 열분해시켜 그 표면에 구리막을 형성시키는 방법이 있다. 그런데, 구 리원자는 웨이퍼내에 확산되어 버리는 성질을 갖고 있기 때문에 구리막이 웨이퍼상에 직접 성막되는 일은 적고, 기판상에 미리 형성된 배리어 메탈이라 불리는 확산 방지막(하지막)의 위에 성막되는 경우가 많다. 이 하지막에는 티탄이나 탄탈, 그들의 질화물 등이 이용되지만, 하지막으로 되어 있는 금속의 산화 경향이 높으면, 이 하지막과 구리막의 사이에 유기 불순물층이 형성되어 버리는 것이 알려져 있다.
유기 불순물층이 사이에 개재되면, 하지막과 구리막은 밀착성이 나빠지고, 이 때문에 상층측의 구리 배선과 하층측의 구리 배선의 저항값이 크게 되어 전기 특성이 악화되거나, 또 웨이퍼를 가공할 때에 구리막이 벗겨지고, 그 결과, 수율(yield)이 저하한다. 또한, 유기 불순물층은 하지막에 비해 젖음성이 나쁘기 때문에, 구리의 응집이 일어나기 쉽고, 애스펙트비가 높은 트렌치에의 구리의 매립성이 나빠져 구리 배선의 형성 불량이 생긴다고 하는 문제도 있다.
이와 같이, 유기 불순물층이 형성되어 버린다고 하는 문제에 대해, 특허문헌 1에는 수증기를 이용하는 기술이 소개되어 있다. 특허문헌 1에 기재된 기술에 의하면, 웨이퍼를 수납한 처리 용기내에 수증기를 공급하고 나서 CVD를 실행하는 것에 의해 유기 불순물층의 생성을 억제하고 있다.
그러나, Cu(hfac)TMVS를 원료로 하는 CVD에 있어서의 수증기가 존재하면, 유기 불순물층의 형성을 억제하는 한편, 산화 경향이 높은(즉, 산화하기 쉬운) 금속으로 이루어지는 하지막의 표면을 산화해서, 구리막과의 사이에 산화물층을 형성해 버린다. 이 산화물층은 구리막과의 밀착성이 나쁘기 때문에, 유기 불순물층의 형성을 억제해도 구리막과 하지의 밀착성을 향상시킬 수 없다고 하는 문제가 있었다.
또한, 발명자들은 수증기의 존재 하에서 Cu(hfac)TMVS를 원료로 한 CVD를 실행하면, 구리막의 성막온도(웨이퍼의 온도)를 저하시킬 수 있는 것을 알아내었다. 성막온도를 저하시키면, 구리막의 표면의 모포로지를 개선(표면의 오목볼록 정도를 작게)할 수 있고, 구리 배선중의 보이드의 형성을 억제할 수 있는 것을 알고 있다. 이 때문에, 산화물층의 형성에 의한 밀착성의 저하 등의 부차적인 문제를 야기시키지 않고, 수증기의 존재 하에서 상기의 CVD를 실행하는 것은 중요한 과제로 되고 있었다.
특허문헌1: 일본국 특허공개공보 제2002-60942호: 제5쪽 0037단락～0038단락, 제6쪽 0057단락
본 발명은 이러한 사정에 의거해서 이루어진 것이며, 그 목적은 유기 불순물층의 형성을 억제하고, 또한 구리막과 하지로 되는 금속의 밀착성이 양호한 반도체장치의 제조 방법, 반도체장치의 제조 장치 및 상기 반도체장치의 제조 방법의 컴퓨터 프로그램 및 컴퓨터 프로그램을 저장한 기억 매체를 제공하는 것에 있다.
본 발명은 기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과, 상기 처리 용기내에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과, 이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 상기 산화 경향이 높은 금속은 티탄 또는 탄탈인 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 기밀한 처리 용기내에 산화 경향이 낮은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과, 상기 처리 용기에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 상기 산화 경향이 낮은 금속은 루테늄, 이리듐, 은, 팔라듐, 오스뮴, 코발트의 어느 하나인 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 상기 기판과 상기 하지막의 사이에는 산화 경향이 높은 금속으로 이루어지는 제 2 하지막이 피복되어 있는 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 상기 제 2 하지막은 티탄 또는 탄탈로 이루어지는 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 기밀한 처리 용기내에 기판을 탑재하는 공정과, 이 처리 용기내에 루테늄의 화합물로 이루어지는 제 1 원료 가스를 공급하여, 진공분위기하에서 상기 기판의 표면에 루테늄으로 이루어지는 하지막을 피복하는 공정과, 계속해서 기판을 상기 처리 용기내에 위치시킨 채, 혹은 진공 분위기를 깨지 않고 별도의 처리 용기에 반입하여, 그 처리 용기내에 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하고, 진공 분위기하에서 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조 방법이다.
본 발명은 기판 반송 수단이 마련된 반송실과, 이 반송실에 기밀하게 접속된 제 1 처리 용기 및 제 2 처리 용기를 갖는 반도체 제조 장치에 있어서, 상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 수증기를 공급하는 수증기 공급 수단과, 상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하는 원료 가스 공급 수단과, 상기 제 2 처리 용기에 마련되고, 제 2 처리 용기내에서 기판에 열처리를 실시하기 위한 가열 수단과, 수증기 공급 수단과, 원료 가스 공급 수단과, 가열 수단을 제어하는 제어부를 구비하고, 이 제어부는, 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 상기 제 1 처리 용기내에 탑재하는 스텝과, 다음에 제 1 처리 용기내에 수증기를 공급하는 스텝과, 수증기를 공급하는 스텝의 개시와 동시에 또는 그 후, 상기 제 1 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 스텝과, 다음에 구리막이 성막된 기판을 기판 반송 수단에 의해서 제 1 처리 용기에서 제 2 처리 용기에 반송하여 상기 제 2 처리 용기내에 탑재하는 스텝과, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하기 위해, 제 2 처리 용기에 마련된 가열 수단에 의해서 기판에 열처리를 실시하는 스텝을 실행하도록 각 수단을 제어하는 것을 특징으로 하는 반도체장치의 제조 장치이다.
본 발명은 상기 산화 경향이 높은 금속은 티탄 또는 탄탈인 것을 특징으로 하는 반도체장치의 제조 장치이다.
본 발명은 기판이 탑재되는 처리 용기와, 이 처리 용기에 접속되고, 처리 용기에 루테늄의 화합물로 이루어지는 제 1 원료 가스를 공급하는 제 1 원료 가스 공급 수단과, 상기 처리 용기에 접속되고, 이 처리 용기에 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하는 제 2 원료 가스 공급 수단과, 제 1 원료 가스 공급 수단과, 제 2 원료 가스 공급 수단을 제어하는 제어부를 구비하고, 이 제어부는, 상기 처리 용기내에 기판을 탑재하는 스텝과, 이 처리 용기내에 제 1 원료 가스 공급 수단에 의해서 루테늄의 화합물로 이루어지는 제 1 원료 가스를 공급하여, 상기 기판의 표면에 루테늄으로 이루어지는 하지막을 피복하는 스텝과, 처리 용기내에 제 2 원료 가스 공급 수단에 의해서 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하여, 상기 하지막의 표면에 구리막을 성막하는 스텝을 실행하도록 각 수단을 제어하는 것을 특징으로 하는 반도체장치의 제조 장치이다.
본 발명은 상기 처리 용기에 접속되고, 처리 용기내에 수증기를 공급하는 수증기 공급 수단을 더 구비하고, 상기 제어부는 제 1 원료 가스 공급 수단에 의해서 제 1 원료 가스를 공급하고, 상기 기판의 표면에 루테늄으로 이루어지는 하지막을 피복하는 스텝의 다음에, 상기 처리 용기내에 수증기 공급 수단에 의해서 수증기를 공급하는 스텝과, 수증기를 공급하는 스텝의 개시와 동시에 또는 그 후, 제 2 원료 가스 공급 수단에 의해서 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하여, 상기 하지막의 표면에 구리막을 성막하는 스텝을 실행하도록 각 수단을 제어하는 것을 특징으로 하는 반도체장치의 제조 장치이다.
본 발명은 컴퓨터에 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에, 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재 하는 공정과, 상기 처리 용기내에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과, 이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하는 것을 특징으로 하는 컴퓨터 프로그램이다.
본 발명은 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에 산화 경향이 낮은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과, 상기 처리 용기에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 컴퓨터 프로그램이다.
본 발명은 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에 기판을 탑재하는 공정과, 이 처리 용기내에 루테늄의 화합물로 이루어지는 제 1 원료 가스를 공급하고, 진공 분위기하에서 상기 기판의 표면에 루테늄으로 이루어지는 하지막을 피복하는 공정과, 계속해서 기판을 상기 처리 용기내에 위치시킨 채, 혹은 진공 분위기를 깨지 않고 별도의 처리 용기에 반입해서, 그 처리 용기내에 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하여, 진공 분위기하에서 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 컴퓨터 프로그램이다.
본 발명은 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과, 상기 처리 용기내에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과, 이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리와의 합금층으로 변환하는 공정을 포함하는 것을 특징으로 하는 기억 매체이다.
본 발명은 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에 산화 경향이 낮은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과, 상기 처리 용기에 수증기를 공급하는 공정과, 수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 기억 매체이다.
본 발명은 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 반도체장치의 제조 방법은, 기밀한 처리 용기내에 기판을 탑재하는 공정과, 이 처리 용기내에 루테늄의 화합물로 이루어지는 제 1 원료 가스를 공급하여, 진공 분위기하에서 상기 기판의 표면에 루테늄으로 이루어지는 하지막을 피복하는 공정과, 계속해서 기판을 상기 처리 용기내에 위치시킨 채, 혹은 진공 분위기를 깨지 않고 별도의 처리 용기에 반입하여, 그 처리 용기내에 구리의 유기 화합물로 이루어지는 제 2 원료 가스를 공급하고, 진공 분위기하에서 상기 하지막의 표면에 구리막을 성막하는 공정을 포함하는 것을 특징으로 하는 기억 매체이다.
본 발명에 의하면, 티탄이나 탄탈 등 산화 경향이 높은 하지막상에 Cu(hfac)TMVS 등의 구리의 유기 화합물을 원료로 해서 구리막을 성막할 때에, 유기 불순물층의 형성을 억제하거나, 성막 온도를 저하시키는 것을 목적으로 해서 수증기를 공급하고, 수증기의 존재 하에 성막이 실행된다. 그 결과, 하지막의 표면에는 구리막과의 밀착성이 나쁜 산화물층이 형성되지만, 이 기판에 대해 또한 열처리를 실시하는 것에 의해서 산화물층을 이 금속과 구리의 합금층으로 변환한다. 변환된 합금층은 구리막이나 하지막의 어느 것에 대해서도 밀착성이 높으며, 합금층을 거쳐서 구리막과 하지막의 밀착성을 향상시키는 것이 가능하게 된다.
또, 다른 발명에 의하면, 산화 경향이 낮은 금속으로 이루어지는 하지막의 위에 구리막을 성막하기 때문에, 수증기의 존재 하에서 성막을 실행해도 하지막의 표면에 있어서의 산화물층의 형성이 억제되어, 하지막과의 밀착성이 높은 구리막을 성막할 수 있다.
도 1은 실시형태에 관한 반도체 제조 장치의 평면도.
도 2는 실시형태에 관한 CVD 장치의 일예를 나타내는 단면도.
도 3은 실시형태에 의해 제조되는 반도체장치 표면부의 단면도.
도 4는 실시형태에 의해 제조되는 반도체장치 표면부의 단면도.
도 5는 제 2 실시형태에 관한 CVD 장치의 일예를 나타내는 단면도.
도 6은 배리어 메탈층의 피복과 구리막의 형성을 동일한 CVD 장치에 의해 실행할 때의 프로세스 시퀸스의 일예를 나타내는 설명도.
도 7은 제 2 실시형태에 의해 제조되는 반도체장치의 표면부의 단면도.
도 8a 및 도 8b는 본 발명의 효과를 확인하기 위해 실행한 실시예와 비교 예를 나타내는 특성도.
도 9a 및 도 9b는 본 발명의 효과를 확인하기 위해 실행한 실시예와 비교 예를 나타내는 특성도.
도 10은 본 발명의 효과를 확인하기 위해 실행한 실시예를 나타내는 특성도.
본 발명의 실시형태에 관한 반도체장치의 제조 방법에서는 우선, 산화 경향이 높은 금속(예를 들면 티탄이나 탄탈 등)으로 이루어지는 배리어 메탈층(하지막)이 표면에 피복된 웨이퍼에 CVD에 의해 구리막을 성막한다. 이 때, 유기 불순물층의 형성을 억제하고, 성막시의 온도를 저하시키는 것을 목적으로 해서, 수증기를 공급하면서 성막을 실행한다. 이 때, 배리어 메탈층의 표면이 산화되어, 구리막과의 밀착성이 나쁜 산화물층이 형성되어 버린다. 그래서, 구리막의 성막된 웨이퍼에 열처리를 실시하고, 이 산화물층을 배리어 메탈과 구리의 합금층으로 변환하는 것에 의해서 구리막의 밀착성을 향상시키고 있다. 본 실시형태에 있어서는 클러스터 툴 또는 멀티 챔버라 불리는 반도체 제조 장치에 의해, 구리막의 성막이나 열처리를 실행하는 경우에 대해 설명한다.
도 1은 본 발명의 실시형태에 관한 클러스터 툴(반도체 제조 장치(7))을 나타내는 평면도이다. 반도체 제조 장치(7)는 웨이퍼(W)가 수납된 캐리어(C)(반송 용기)가 게이트 도어(GT)를 거쳐서 대기측으로부터 반입되는 2개의 캐리어실(71, 72)과, 제 1, 제 2 반송실(73, 76)과, 이들 반송실(73, 76)의 사이에 개재되어 마련된 예비 진공실(74, 75)과, 웨이퍼(W)상에 구리막을 성막하기 위한 CVD 장치(2)와, 구리막이 성막된 웨이퍼(W)에 열처리를 실시하기 위한 열처리 장치(3)를 구비하고 있다. 제 1, 제 2 반송실(73, 76) 및 예비 진공실(74, 75)은 대기측으로부터 구획된 기밀 구조로 되어 있고, 진공 분위기 혹은 불활성 분위기로 할 수 있다. 또한, 제 1 반송실(73에는 캐리어실(71, 72)과 예비 진공실(74, 75)의 사이에서 웨이퍼(W)를 반송하기 위한 제 1 반송 수단(77)이 마련되고, 제 2 반송실(76)에는 예비 진공실(74, 75), CVD 장치(2) 및 열처리 장치(3)의 사이에서 웨이퍼(W)를 반송하기 위한 제 2 반송 수단(78)이 마련되어 있다.
우선, 구리막을 성막하는 장치에 대해 도 2를 참조하면서 설명한다. 도 2는 구리막의 성막을 실행하는 CVD 장치(2)의 일예를 나타낸 단면도이다. CVD 장치(2)는 예를 들면 알루미늄으로 이루어지는 처리 용기(진공 챔버)(20)를 갖고 있다. 이 처리 용기(20)는 상측의 대직경 원통부(20a)와, 그 하측에 연접된 소직경 원통부(20b)를 포함하고, 버섯 형상으로 형성되며, 그 내벽을 가열하기 위한 도시하지 않은 가열 기구가 마련되어 있다. 처리 용기(20)내에는 웨이퍼(W)를 수평으로 탑재하기 위한 스테이지(21)가 마련되어 있고, 이 스테이지(21)는 소직경 원통부(20b)의 바닥부에 지지 부재(22)를 거쳐서 지지되어 있다.
스테이지(21)내에는 웨이퍼(W)의 온도 조절 수단을 이루는 히터(21a)가 마련되어 있다. 또한, 스테이지(21)에는 웨이퍼(W)를 승강시켜 제 2 반송 수단(78)과 수수를 실행하기 위한 예를 들면 3개의 승강 핀(23)(편의상 2개만 도시)이 스테이지(21)의 표면에 대해 돌출 함몰 자유롭게 마련되어 있다. 이 승강 핀(23)은 지지 부재(24)를 거쳐서 처리 용기(20) 외의 승강 기구(25)에 접속되어 있다. 처리 용기(20)의 바닥부에는 배기관(26)의 일단측이 접속되고, 이 배기관(26)의 타단측에는 진공 펌프(27)가 접속되어 있다. 또, 처리 용기(20)의 대직경 원통부(20a)의 측벽에는 게이트 밸브(28)에 의해 개폐되는 반송구(29)가 형성되어 있다.
또한, 처리 용기(20)의 천장부에는 개구부(31)가 형성되고, 이 개구부(31)를 막도록 또한 스테이지(21)에 대향하도록 가스 샤워헤드(32)가 마련되어 있다. 가스 샤워헤드(32)는 2개의 가스실(35a, 35b)과 2종류의 가스 공급 구멍(37a, 37b)을 갖고, 한쪽의 가스실(35a)에 공급된 가스는 한쪽의 가스 공급 구멍(37a)으로부터 처리 용기(20)내에 공급되고, 또 다른쪽의 가스실(35b)에 공급된 가스는 다른쪽의 가스 공급 구멍(37b)으로부터 처리 용기(20)내에 공급된다.
그리고, 하부 가스실(35a)에는 원료 가스 공급로(41)가 접속되고, 이 원료 가스 공급로(41)의 상류측에는 원료 저장부(42)가 접속되어 있다. 원료저장부(42)에는 구리막의 원료(전구체)로 되는 구리의 유기 화합물(착체)인 Cu(hfac)TMVS가 액체의 상태로 저장되어 있다. 원료 저장부(42)는 가압부(43)에 접속되어 있고, 이 가압부(43)로부터 공급된 아르곤 가스 등에 의해서 원료 저장부(42)내를 가압하는 것에 의해, Cu(hfac)TMVS를 가스 샤워헤드(32)를 향해 밀어낼 수 있도록 되어 있다. 또한, 원료 가스 공급로(41)에는 액체 매스플로 컨트롤러나 밸브를 포함하는 유량 조정부(44) 및, Cu(hfac)TMVS를 기화하기 위한 베이퍼라이저(vaporizer)(45)가 상류부터 이 순으로 개재되어 마련되어 있다. 베이퍼라이저(45)는 캐리어 가스 공급원(46)으로부터 공급된 캐리어 가스(수소 가스)와 접촉 혼합시켜 Cu(hfac)TMVS를 기화시키고, 하부 가스실(35a)에 공급하는 역할을 한다. 또한, 도 2 중 참조부호‘47’은 캐리어 가스의 유량을 조정하는 유량 조정부이다.
다음에, 수증기측의 가스 공급계에 대해 설명하면, 상부 가스실(35b)에는 수증기 공급로(51)가 접속되고, 이 수증기 공급로(51)에는 유량 조정부(53)를 거쳐서 수증기 공급원(52)이 접속되어 있다.
또, Cu(hfac)TMVS 및 수증기의 가스 공급계에 접속되어 있는 가스 공급 제어계(점선 부분), 배기관(26)에 마련된 도시하지 않은 압력 조정부, 히터(21a) 및 승강 기구(25) 등은 반도체 제조 장치(7) 전체의 동작을 제어하는 제어부(70)에 의해 제어되도록 되어 있다. 제어부(70)는 예를 들면 도시하지 않은 프로그램 저장부를 갖고 있는 컴퓨터로 이루어지고, 프로그램 저장부에는 웨이퍼(W)를 처리 용기(20)에 반입 반출하는 동작이나 처리 등에 대한 스텝(명령)군을 구비한 컴퓨터 프로그램이 저장되어 있다. 그리고, 해당컴퓨터 프로그램이 제어부(70)에 읽어내어지는 것에 의해, 제어부(70)는 CVD 장치(2) 전체의 동작을 제어한다. 또한, 이 컴퓨터 프로그램은 예를 들면 하드 디스크, 콤팩트 디스크, 마그네트 옵티컬 디스크, 메모리카드 등의 기억 수단(70a)에 수납된 상태에서 프로그램 저장부에 저장된다.
다음에, CVD 장치(2)에 있어서의 성막에 의해, 배리어 메탈층의 표면에 형성된 산화물층을 배리어 메탈과 구리의 합금층으로 변환하는 열처리 장치(3)에 대해 설명한다. 상기 열처리 장치(3)는 예를 들면 도 2에 나타낸 CVD 장치(2)와 대략 마찬가지의 구성을 갖는 것이 사용된다. 그래서, 이하의 설명에서는 도 2에 나타낸 CVD 장치(2)를 인용하면서 열처리 장치(3)의 설명을 한다. 해당 열처리 장치(3)의 처리 용기(20)는 CVD 장치(2)와 마찬가지의 구성을 갖고 있다. 한편, 가스 샤워헤드(32)는 Cu(hfac)TMVS나 수증기의 공급계 대신에 수소 가스의 공급계(55)와 접속되어 있고(도 2 참조), 이 수소 가스의 공급계(55)로부터 공급된 수소 가스 분위기 중에서 웨이퍼(W)에 열처리가 실시되도록 되어 있다. 또한, 스테이지(21)에 마련된 웨이퍼(W)의 온도 조절 수단을 이루는 히터(21a)는 웨이퍼(W)를 예를 들면 400℃까 지 가열할 수 있도록 설정 온도가 조정되어 있다. 또한, 열처리 장치(3)의 가스 공급 제어계나 히터(21a) 등은 CVD 장치(2)와 마찬가지로 반도체 제조 장치(7)의 제어부(70)에 의해 제어되도록 되어 있고, 프로그램 저장부에 저장되어 있는 프로그램에 의거하여 웨이퍼(W)의 반입 반출이나 수소 가스의 급단(給斷), 히터의 승온 등이 실행되도록 되어 있다.
계속해서, 상술한 구성을 갖는 반도체 제조 장치(7)를 이용한 반도체장치의 제조 방법에 대해 설명한다. 도 3은 웨이퍼(W) 표면부에 형성되는 반도체장치의 제조 공정 도중의 단면도를 나타내고 있고, 도 3의 (a)는 층간 절연막에 트렌치를 뚫기 전의 상태를 나타내고 있다. 또한, 설명을 간략화하기 위해, 구리의 매립은 싱글 대머신으로 실행하고 있는 것으로 하고, 도 3은 비어 홀로부터 벗어난 부위의 단면을 나타내고 있는 것으로 한다. 참조부후‘10, 11’은 층간 절연막으로서의 SiOC막(탄소함유 실리콘 산화막), 참조부호‘12’는 SiN막(질화 실리콘막)이다.
여기서, SiOC막(10, 11) 및 SiN막(12)은 예를 들면 플라즈마 성막처리로부터 성막할 수 있다. 이러한 웨이퍼(W)에 대해, 우선, 소정의 형상으로 패터닝된 포토레지스트 등을 마스크로 해서, 예를 들면 CF4 가스나 C4F8 가스 등을 에칭 가스로서 이용하는 것에 의해, SiOC막(11)이 소정의 패턴형상으로 에칭된다. 이 때, SiOC막(11)의 하지막으로 되어 있는 SiN막(12)은 에칭 스토퍼로서 작용한다. 이것에 의해, 예를 들면, 도 3의 (b)에 나타내는 바와 같이, SiOC막(11)에 배선용의 구리를 매립하기 위한 예를 들면 선폭이 100㎚ 전후의 트렌치(100)가 형성된다.
계속해서, 예를 들면 도 3의 (c)에 나타내는 바와 같이, 이 트렌치(100)를 포함시킨 SiOC막(11)의 표면상을 예를 들면 스퍼터링에 의해서 티탄이나 탄탈 등의 산화 경향이 높은 하지막(배리어 메탈층(13))으로 피복한다. 여기서, 산화 경향은 그 금속이 산소와 결합하는 엔탈피(enthalpy)를 나타내고 있으며, 본 실시형태에서는 이 엔탈피가 구리의 성막 온도에 있어서 수증기와 반응하고, 산화물층을 형성하는 정도의 크기의 금속을 「산화 경향이 높은 금속」으로 한다.
또한, 200℃에 있어서 티탄과 산소가 결합하는 엔탈피는 722[kJ/mol], 탄탈과 산소에서는 659[kJ/mol]로 되어 있다. 이하, 본 실시형태에 있어서는 티탄을 배리어 메탈층(13)으로서 이용한 경우에 대해 설명한다.
이와 같이 배리어 메탈층(13)이 표면에 피복된 웨이퍼(W)를, 도 1에 나타낸 반도체 제조 장치(7)의 캐리어실(71, 72)에 탑재하고, 제 1 반송 수단(77)에 의해서 예비 진공실(74, 75)을 거쳐 제 2 반송 수단(78)에 수수한다. 제 2 반송 수단(78)은 수수된 웨이퍼(W)를, 처음에 CVD 장치(2)에 반입하고, CVD 장치(2)에 있어서 트렌치(100)에 구리가 매립된다. 구체적으로는 처리 용기(20)내에 반입한 웨이퍼(W)를 제 2 반송 수단(78)으로부터 승강 핀(23)에 수수하고, 스테이지(21)상에 탑재한다. 그리고, 웨이퍼(W)를 예를 들면 100℃ ~ 150℃정도까지 가열하고, 이 처리 용기(20)를 진공 분위기로 하고 나서 예를 들면 5sccm정도의 수증기를 공급한다. 여기서, 배리어 메탈층(13)으로 되어 있는 티탄은 산화 경향이 강하여 산화되기 쉽기 때문에, 도 3의 (c)에 나타내는 바와 같이 배리어 메탈층(13)의 표면에는 얇은 산화물층(13a)이 형성된다.
계속해서, 처리 용기내에 예를 들면 질량 환산으로 0.5g/min의 Cu(hfac)TMVS 가스를 예를 들면 200sccm의 캐리어 가스(수소 가스)와 함께 공급하는 것에 의해 트렌치(100)내에 구리를 매립한다. 여기서 Cu(hfac)TMVS를 분해해서 구리막을 형성하는 반응에 있어서, 수증기는 유기 불순물층의 형성을 억제하는 동시에, 구리막이 형성되는 성막 온도(웨이퍼의 온도)를 저하시키는 역할도 한다. 한편, 수증기가 필요 이상으로 존재하는 분위기에서 구리막을 성장시키면, 구리가 침(針)형상으로 이상 성장해 버린다고 하는 불합리가 생기는 경우가 있다. 그래서, Cu(hfac)TMVS의 공급을 개시하기 전에 수증기의 공급을 정지시키거나, Cu(hfac)TMVS와 수증기를 예를 들면 0.5초간으로 단시간 동시에 공급하고 나서 수증기의 공급을 정지시키는 것에 의해 구리막의 이상 성장을 억제하면 좋다. 또한, 이들 공정에 의해 배리어 메탈층(13)과의 계면에 유기 불순물이 적은 구리막을 형성한 후에는 CVD의 프로세스 온도(웨이퍼의 온도)를 저하시키는데 충분하고, 또한 구리막의 이상 성장에 의한 악영향이 현저히 나타나지 않을 정도의 적은 정도의 예를 들면 0.1sccm 정도의 소량의 수증기를 도입하면서 구리막을 성장시켜도 좋다.
이들 공정에 의해, 도 3의 (d)에 나타내는 바와 같이 구리막(14a)이 성막되고, 트렌치(100)내에 구리가 매립된다. 그러나, 배리어 메탈층(13)의 표면에는 산화물층(13a)이 형성되어 있기 때문에, 성막된 구리막(14a)은 배리어 메탈층(13)과의 밀착성이 좋다고는 할 수 없다. 그래서, 구리막(14a)의 성막된 웨이퍼(W)에 열처리를 실시하여, 상술한 산화물층(13a)을 구리와 티탄으로 이루어지는 합금층(13b)으로 변환한다(도 4 참조).
구체적으로는 CVD 장치(2)의 게이트 밸브(28)를 열어, 처리가 실시된 웨이퍼(W)를 제 2 반송 수단(78)에 수수하고, 웨이퍼(W)를 열처리 장치(3)에 반입한다. 열처리 장치(3)에서는 미리 처리 용기(20)내를 소정의 온도로 승온해 두고, CVD 장치(2)의 경우와 마찬가지의 동작에 의해 웨이퍼(W)를 스테이지(21)에 탑재한다.
열처리 장치(3)내에 있어서 웨이퍼(W)는 수소 가스 분위기중에서 예를 들면 400℃까지 가열되는 것에 의해, 상술한 산화물층(13a)이 구리와 티탄으로 이루어지는 합금층(13b)으로 변환된다. 이 합금층(13b)은 산화물층(13a)에 비해 구리막(14a)에 대한 밀착성이 좋고, 그 결과, 구리막(14a)과 배리어 메탈층(13)의 밀착성이 향상한다. 한편, 웨이퍼(W)에 열처리를 실시할 때의 온도는 상술한 온도에 한정되지 않고, 산화물층(13a)이 구리와 티탄의 합금층(13b)으로 변환되는 정도의 온도이면 좋다.
그 후, 처리가 종료한 웨이퍼(W)를 제 2 반송 수단(78)에 의해 꺼내고, 예비 진공실(74, 75)을 거쳐서 제 1 반송 수단(77)에 수수하고, 캐리어실(71, 72)에 탑재하여 반도체 제조 장치(7)의 동작을 종료한다.
이들 공정을 경유하여 얻어진 웨이퍼(W)에 대해, CMP(Chemical Mechanical Polishing) 연마를 실행하는 것에 의해, 도 4에 나타내는 바와 같이, 트렌치(100) 이외의 구리 및 배리어 메탈층(13)이 제거되고 트렌치(100)내에 구리 배선(14)이 형성된다.
본 실시형태에 의하면, 다음과 같은 효과가 있다. 즉, 티탄으로 이루어지는 산화 경향이 높은 배리어 메탈층(13)상에 Cu(hfac)TMVS를 원료로 해서 구리막(14a) 을 성막할 때에 수증기를 공급하는 것에 의해, 유기 불순물층의 형성을 억제하거나, 성막 온도를 저하시킬 수 있다. 한편, 배리어 메탈층(13)의 표면에는 구리막(14a)과의 밀착성이 나쁜 티탄의 산화물층(13a)이 형성되지만, 이 기판에 대해 또한 열처리를 실시하는 것에 의해서 산화물층(13a)을 티탄과 구리의 합금층(13b)으로 변환한다. 이 처리에 의해서 얻어진 합금층(13b)은 구리막(14a)에 대한 밀착성이 높고, 합금층(13b)을 거쳐서 구리막(14a)과 배리어 메탈층(13)의 밀착성을 향상시키는 것이 가능하게 되고, CMP 등에 의해 가공을 실행할 때에 구리막(14a)이 벗겨져 버리는 등의 트러블을 저감하는 것이 가능하게 된다.
다음에, 본 발명의 제 2 실시형태에 대해 설명한다. 제 2 실시형태에 있어서는 수증기를 공급하여 Cu(hfac)TMVS로부터 구리막을 성막하는 점은 제 1 실시형태와 공통되어 있지만, 배리어 메탈층으로서 산화 경향이 낮은(산화되기 어려운) 루테늄을 사용하고 있는 점에 특징을 갖고 있다. 또한, 동일한 CVD 장치를 이용하여 배리어 메탈층의 피복과 구리막의 성막을 실행하는 점에도 특징이 있다.
우선, 웨이퍼(W)에 대해 배리어 메탈층의 피복과 구리막의 성막을 실행하는 장치에 대해 도 5를 참조하면서 설명한다. 도 5는 배리어 메탈층의 피복과 구리막의 성막을 동일한 처리 용기내에서 실행하는 CVD 장치(2a)의 일예를 나타낸 단면도이다. 도 5에 나타낸 CVD 장치(2a) 중, 제 1 실시형태에서 이용되는 CVD 장치(2)와 마찬가지의 구성의 것에 대해서는 도 2에 나타낸 것과 동일한 부호를 붙이고 상세한 설명은 생략한다.
도 5에 나타낸 CVD 장치(2a)에서는 처리 용기(20) 등의 각 부품 및 Cu(hfac)TMVS 가스나 수증기의 공급계에 대해서는 도 2에 나타낸 CVD 장치(2)와 구성 및 기능이 공통이므로 설명을 생략한다. 이들 구성에 부가해서 해당 CVD 장치(2a)는 배리어 메탈층(15)을 형성하기 위한 도데카 카르보닐 트리 루테늄(이하, Ru3(CO)12로 함)의 공급계를 갖고 있다.
이 공급계에 대해 상세하게 설명한다. 루테늄 원료로 되는 고체의 Ru3(CO)12은 원료 저장부(62)에 저장되어 있다. Ar 공급원(63)으로부터의 Ar 가스를 유량 조정부(64)(매스플로 컨트롤러)에 의해 유량을 제어하고, 히터(65)에 의해 가열된 원료 저장부(62)에 도입한다. 고체의 Ru3(CO)12은 가열에 의해 포화 증기압까지 기화되고, Ar 가스에 의해 스위프(sweep)되어 혼합 가스로서 원료 가스 공급로(61)를 통해 하부 가스실(35a)에 공급된다. Ru3(CO)12의 유량은 그 증기압으로부터, 원료 저장부(62)의 온도 및 압력, Ar 가스의 유량에 의해 일의적으로 결정된다. 한편, 점선부분으로 나타낸 가스 공급계나 유량 조정부(53, 64) 등은 제어부(70)에 의해 제어되도록 되어 있다.
다음에, 해당 CVD 장치(2a)의 작용에 대해 설명한다. 도 6은 해당 CVD 장치(2a)에 관한 개략의 프로세스 시퀸스의 일예이다. 또한, 도 7은 이 CVD 장치(2a)에 의해 웨이퍼(W) 표면부에 형성되는 반도체장치의 제조 공정 도중의 단면도를 나타내고 있다. 또한, 도 7에 나타낸 반도체장치 중, 제 1 실시형태와 마찬가지의 구성에는 도 3, 도 4에 나타낸 것과 동일한 부호를 붙이고 있다. 또한, 선행하는 공정에 있어서 SiOC막(10)상에 SiN막(12)과 SiOC막(11)을 적층하고(도 7의 (a)), 다 음에 SiOC막(11)에 에칭 처리를 실시하고 트렌치(100)를 형성하기(도 7의 (b))까지의 공정은 도 3의 (a), 도 3의 (b)에서 설명한 것과 마찬가지이므로 설명을 생략한다.
트렌치의 형성된 웨이퍼(W)가 외부의 반송 장치에 의해서 CVD 장치(2a)내의 스테이지(21)상에 탑재되면, 이 웨이퍼(W)가 예를 들면 150℃까지 가열된다. 그리고, 도 6에 나타내는 바와 같이 시각 T1에서 T2의 기간 중, 처리 용기(20)내에 0.1g/min의 Ru3(CO)12 가스가 예를 들면 100sccm의 캐리어 가스(수소 가스)와 함께 공급되어, 트렌치(100)를 포함시킨 SiOC막(11)의 표면에 배리어 메탈층(15)이 피복된다(도 7의 (c)).
다음에, Ru3(CO)12 가스의 공급이 정지되고, Ru3(CO)12 가스의 공급계와 수증기의 공급계가 전환된다. 그리고, 도 6에 나타내는 바와 같이, 시각 T3에서 T4의 기간 중, Cu(hfac)TMVS 가스와 수증기를 동시에 공급한다. 이 때, 수증기는 CVD의 프로세스 온도를 저하시키는 것을 목적으로 해서 구리막의 이상 성장에 의한 악영향이 현저히 나타나지 않을 정도의 적은 양으로 공급된다. 이 공정에 의해 배리어 메탈층(15)의 위에 구리막(14a)이 성막되고, 트렌치(100)에 구리가 매립된다(도 3의 (d)에 나타낸 구리막(14a)과 대략 마찬가지의 상태임).
계속해서, 이 웨이퍼(W)의 표면에 대해 CMP 연마를 실행하는 것에 의해 트렌치(100) 이외의 구리 및 배리어 메탈층(15)이 제거되고 트렌치(100)내에 구리 배선(14)이 형성된다(도 7의 (d)).
여기서, 배리어 메탈층(15)을 구성하는 루테늄은 금속과 산소가 결합하는 엔탈피가, 구리의 성막온도에 있어서 수증기와 반응하지 않을 정도의 크기(200℃에 있어서 407[kJ/mol])인「산화 경향이 낮은 금속」이다. 이 때문에, 수증기를 공급해도 구리막(14a)과의 밀착성이 나쁜 산화물층이 형성되기 어렵다. 또, 산화 경향이 낮은 것에 의해, 유기 불순물층도 그 표면에 형성되기 어렵게 되어 있다.
제 2 실시형태에 의하면, 다음과 같은 효과가 있다. 루테늄으로 이루어지는 산화 경향이 낮은 배리어 메탈층(15)의 위에 구리막(14a)을 성막하기 때문에, Cu(hfac)TMVS를 원료로 해도 유기 불순물층이 형성되기 어렵게 되고, 또한 수증기를 공급해도 루테늄의 산화막층이 형성되기 어렵다. 그 결과, 구리막과 배리어 메탈층(15)의 밀착성이 악화되기 어렵게 되고, 가공시에 구리막이 벗겨져 버리는 트러블 등을 저감할 수 있다.
또, CVD에 의해서 배리어 메탈층(15)을 형성하고 있기 때문에, 트렌치(100)가 미세화되어도 보이드 등의 형성이 없는 배리어 메탈층(15)을 얻을 수 있다. 또한, 배리어 메탈층(15)의 형성과 구리막의 형성을 동일한 CVD 장치(2a)를 이용해서 실행하고 있으므로 장치 코스트의 저감 및 처리 시간의 단축이라는 점에서 유효한 것 이외에, 루테늄의 배리어 메탈층(15)을 형성한 후, 진공을 깨지 않고 구리막(14a)을 형성하고 있으므로, 대기에 의한 루테늄 표면의 산화를 방지할 수 있다고 하는 이점이 있다.
또한, 제 2 실시형태에서는 동일한 CVD 장치(2a)를 이용해서 배리어 메탈층(15)의 피복과 구리막의 성막을 실행하는 경우에 대해 설명하였지만, 이들 처리 는 개별의 CVD 장치를 사용해서 실행해도 좋다. 또한, 배리어 메탈층(15)의 피복은 CVD에 의한 것에 한정되는 것은 아니고, 예를 들면 스퍼터링에 의해서 실행해도 좋다.
또, 제 2 실시형태에서는 루테늄을 배리어 메탈층(15)으로 한 경우에 대해 설명했지만, 배리어 메탈층(15)으로서 이용 가능한 산화 경향이 낮은 금속은 이것에 한정되지 않는다. 예를 들면, 루테늄과 동일 정도 또는 그것보다도 산화 경향이 낮은 금속으로서 예를 들면 이리듐, 은, 팔라듐, 오스뮴, 코발트를 들 수 있다. 또한, 배리어 메탈층을 2층 구조로 해서, SiOC막(11)과 접하는 하층측을 구리의 확산 방지 효과가 높지만 산화물층이 형성되기 쉬운(산화 경향이 높은) 티탄 등으로 이루어지는 제 2 하지막으로 하고, 구리막이 형성되는 상층측을 유기 불순물층이나 산화물층이 형성되기 어려운 (산화 경향이 낮은) 루테늄 등으로 이루어지는 하지막으로서 구성해도 좋다.
또, 배리어 메탈층으로서 산화 경향이 낮은 금속을 채용하면, Cu(hfac)TMVS를 원료로 해서 구리막을 성막할 때에 유기 불순물층이 형성되기 어럽게 된다고 하는 효과가 얻어진다. 이러한 효과는 수증기를 공급하는지의 여부에 관계없이 얻어진다. 그래서, 수증기의 공급계를 갖지 않는 CVD 장치를 이용해서 산화 경향이 낮은 금속으로 이루어지는 배리어 메탈층(15)의 피복과 구리막의 성막을 실행해도 좋다. 이 경우에도 장치 코스트의 저감이나 웨이퍼(W)의 반송 시간의 삭감이라는 효과를 얻을 수 있다.
실시예
(실시예 1)
제 1 실시형태에서 설명한 반도체 장치의 제조 방법에 의거하여, 산화 경향이 높은 티탄을 배리어 메탈층으로서 피복한 웨이퍼(W)상에 구리막을 성막하였다. 배리어 메탈층과 구리막의 계면을 SEM으로 촬영한 결과를 도 8a에 나타낸다. 또한, 성막 조건은 다음과 같다.
(구리막의 성막 조건)
배리어 메탈층: 티탄
구리 원료: Cu(hfac)TMVS
성막 온도(웨이퍼의 온도): 150℃
수증기 도입: 있음
(비교예 1)
수증기를 도입하지 않은 점 이외는 (실시예 1)과 마찬가지의 조건으로 구리막(14a)을 성막하였다. SEM의 촬영 결과를 도 8b에 나타낸다.
(실시예 1 및 비교예 1의 고찰)
도 8a에 나타내는 바와 같이, 수증기를 도입해서 물분자의 존재 하에 구리막을 성막한 경우(실시예 1)에는 유기 불순물층의 두께가 1.5㎚로 되어 있고, 유기 불순물층은 거의 형성되지 않았다. 이에 대해, 수증기를 도입하지 않은 경우(비교예 1)에는 도 8b에 나타내는 바와 같이, 유기 불순물층의 두께가 6㎚로 수증기를 도입한 경우의 4배나 되어 있다. 이러한 두꺼운 유기물층이 형성되는 것에 의해, 배리어 메탈층과 구리막의 밀착성을 악화시킨다.
(실시예 2)
(실시예 1)에서 얻어진 웨이퍼(W)에 열처리를 실시하였다. 구리막과 그 하지의 계면을 SEM으로 촬영한 결과를 도 9a에 나타낸다. 열처리의 조건은 다음과 같다.
(열처리의 조건)
처리 분위기: 수소 분위기
열처리 온도: 450℃
가열 시간: 30분
(실시예 1)에서 얻어진 웨이퍼(W)에 열처리를 실시하기 전의 웨이퍼(W)에 대해, 구리막과 그 하지의 계면을 SEM으로 촬영한 결과를 도 9b에 나타낸다.
(실시예 2의 고찰)
도 9a에 나타내는 바와 같이, 열처리를 실시한 경우(실시예 2)에는 배리어 메탈층(Ti)과, 구리막과의 계면에 5㎚ 정도의 막이 형성되어 있는 것을 알 수 있다. 이 막을 더욱 확대해서 관찰하면, Cu3T1의 결정 구조가 확인되고, 구리와 티탄으로 이루어지는 합금층이 형성되어 있는 것을 알 수 있다. 이에 대해, 열처리를 실시하기 전에도 배리어 메탈층과, 구리막과의 사이에 1.5～2.5㎚ 정도의 막의 형성이 확인되었다. 이 막을 더욱 확대해서 관찰하면, (실시예 2)와 같은 결정 구조는 보이지 않고, 아몰퍼스 상태로 되어 있었다. 이것은 물분자의 존재 하에서 구리막을 성막한 것에 의해서 형성된 티탄의 산화물층인 것으로 고려된다.
(실시예 3)
제 2 실시형태에서 설명한 반도체장치의 제조 방법에 의거하여, 90㎚, 80㎚의 2종류의 트렌치(100)에 배리어 메탈층으로서 산화 경향이 낮은 루테늄을 피복하고, 그 후, 구리막을 형성하여 트렌치(100)내에 구리를 매립하였다. 각각의 결과를 도 10에 나타낸다.
한편, 상기의 배리어 메탈층은 하층측에 이온화 PVD에 의해 질화 티탄을 피복한 2층 구조로 하였다. 또, 성막 조건은 다음과 같다.
(배리어 메탈층의 성막 조건)
하층측: 질화 티탄(이온화 PVD에 의해 피복)
상층측: 루테늄(Ru3(CO)12을 원료로 하는 CVD에 의해 피복, 성막온도 150℃)
(구리막의 성막 조건)
구리원료: Cu(hfac)TMVS
성막 온도(웨이퍼의 온도): 150℃
수증기 도입: 있음
(실시예 3의 고찰)
도 10에 나타내는 바와 같이, 구리와 루테늄의 사이에는 산화물층의 형성은 확인되지 않았다. 또한, 80㎚, 90㎚의 어느 트렌치(100)에 대해서도 보이드가 형성되거나 하는 일 없이 균일하게 구리를 매립할 수 있었다.

Claims (18)

  1. 기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과,
    상기 처리 용기내에 수증기를 공급하는 공정과,
    수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과,
    이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하고,
    상기 산화 경향이 높은 금속은 상기 구리막의 성막 온도에서 수증기와 반응하는 크기의 산소와의 결합 엔탈피를 갖는 금속인
    것을 특징으로 하는 반도체장치의 제조 방법.
  2. 기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과,
    상기 처리 용기내에 수증기를 공급하는 공정과,
    수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과,
    이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하고,
    상기 산화 경향이 높은 금속은 티탄 또는 탄탈인 것을 특징으로 하는 반도체장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 기판 반송 수단이 마련된 반송실과, 이 반송실에 기밀하게 접속된 제 1 처리 용기 및 제 2 처리 용기를 갖는 반도체 제조 장치에 있어서,
    상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 수증기를 공급하는 수증기 공급 수단과,
    상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하는 원료 가스 공급 수단과,
    상기 제 2 처리 용기에 마련되고, 제 2 처리 용기내에서 기판에 열처리를 실시하기 위한 가열 수단과,
    수증기 공급 수단과, 원료 가스 공급 수단과, 가열 수단을 제어하는 제어부를 구비하고,
    이 제어부는,
    산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 상기 제 1 처리 용기내에 탑재하는 스텝과, 다음에 제 1 처리 용기내에 수증기를 공급하는 스텝과, 수증기를 공급하는 스텝의 개시와 동시에 또는 그 후, 상기 제 1 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 스텝과, 다음에 구리막이 성막된 기판을 기판 반송 수단에 의해서 제 1 처리 용기에서 제 2 처리 용기에 반송하여 상기 제 2 처리 용기내에 탑재하는 스텝과, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하기 위해, 제 2 처리 용기에 마련된 가열 수단에 의해서 기판에 열처리를 실시하는 스텝을 실행하도록 각 수단을 제어하고,
    상기 산화 경향이 높은 금속은 상기 구리막의 성막 온도에서 수증기와 반응하는 크기의 산소와의 결합 엔탈피를 갖는 금속인
    것을 특징으로 하는 반도체장치의 제조 장치.
  9. 기판 반송 수단이 마련된 반송실과, 이 반송실에 기밀하게 접속된 제 1 처리 용기 및 제 2 처리 용기를 갖는 반도체 제조 장치에 있어서,
    상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 수증기를 공급하는 수증기 공급 수단과,
    상기 제 1 처리 용기에 접속되고, 제 1 처리 용기에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하는 원료 가스 공급 수단과,
    상기 제 2 처리 용기에 마련되고, 제 2 처리 용기내에서 기판에 열처리를 실시하기 위한 가열 수단과,
    수증기 공급 수단과, 원료 가스 공급 수단과, 가열 수단을 제어하는 제어부를 구비하고,
    이 제어부는,
    산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 상기 제 1 처리 용기내에 탑재하는 스텝과, 다음에 제 1 처리 용기내에 수증기를 공급하는 스텝과, 수증기를 공급하는 스텝의 개시와 동시에 또는 그 후, 상기 제 1 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 스텝과, 다음에 구리막이 성막된 기판을 기판 반송 수단에 의해서 제 1 처리 용기에서 제 2 처리 용기에 반송하여 상기 제 2 처리 용기내에 탑재하는 스텝과, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하기 위해, 제 2 처리 용기에 마련된 가열 수단에 의해서 기판에 열처리를 실시하는 스텝을 실행하도록 각 수단을 제어하고,
    상기 산화 경향이 높은 금속은 티탄 또는 탄탈인 것을 특징으로 하는 반도체장치의 제조 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    반도체장치의 제조 방법은
    기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과,
    상기 처리 용기내에 수증기를 공급하는 공정과,
    수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과,
    이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하고,
    상기 산화 경향이 높은 금속은 상기 구리막의 성막 온도에서 수증기와 반응하는 크기의 산소와의 결합 엔탈피를 갖는 금속인
    것을 특징으로 하는 기억 매체.
  16. 삭제
  17. 삭제
  18. 컴퓨터에, 반도체장치의 제조 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    반도체장치의 제조 방법은
    기밀한 처리 용기내에 산화 경향이 높은 금속으로 이루어지는 하지막이 표면에 피복된 기판을 탑재하는 공정과,
    상기 처리 용기내에 수증기를 공급하는 공정과,
    수증기를 공급하는 공정의 개시와 동시에 또는 그 후, 상기 처리 용기내에 구리의 유기 화합물로 이루어지는 원료 가스를 공급하여, 수증기에 의해서 산화물층이 형성된 상기 하지막의 표면에 구리막을 성막하는 공정과,
    이 구리막이 성막된 기판에 열처리를 실시하여, 상기 산화물층을, 상기 하지막을 구성하는 금속과 구리의 합금층으로 변환하는 공정을 포함하고,
    상기 산화 경향이 높은 금속은 티탄 또는 탄탈인
    것을 특징으로 하는 기억 매체.
KR1020097001198A 2006-07-20 2007-06-15 반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체 KR101196501B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006197671A JP5119618B2 (ja) 2006-07-20 2006-07-20 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
JPJP-P-2006-197671 2006-07-20
PCT/JP2007/062140 WO2008010371A1 (fr) 2006-07-20 2007-06-15 Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage

Publications (2)

Publication Number Publication Date
KR20090031582A KR20090031582A (ko) 2009-03-26
KR101196501B1 true KR101196501B1 (ko) 2012-11-01

Family

ID=38956706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001198A KR101196501B1 (ko) 2006-07-20 2007-06-15 반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체

Country Status (6)

Country Link
US (1) US8133811B2 (ko)
JP (1) JP5119618B2 (ko)
KR (1) KR101196501B1 (ko)
CN (1) CN101490818B (ko)
TW (1) TWI415217B (ko)
WO (1) WO2008010371A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5696348B2 (ja) 2008-08-09 2015-04-08 東京エレクトロン株式会社 金属回収方法、金属回収装置、排気系及びこれを用いた成膜装置
TWI497244B (zh) * 2008-11-21 2015-08-21 尼康股份有限公司 A holding member managing means, a stacked semiconductor manufacturing apparatus, and a holding member managing method
JP2010212452A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
JP5659041B2 (ja) * 2011-02-24 2015-01-28 東京エレクトロン株式会社 成膜方法および記憶媒体
CN103572211B (zh) * 2012-07-31 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 物理气相沉积设备及物理气相沉积工艺
JP6324800B2 (ja) * 2014-05-07 2018-05-16 東京エレクトロン株式会社 成膜方法および成膜装置
US9793169B1 (en) * 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
US9859219B1 (en) * 2017-01-24 2018-01-02 International Business Machines Corporation Copper wiring structures with copper titanium encapsulation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310602A (en) * 1991-11-12 1994-05-10 Cornell Research Foundation Self-aligned process for capping copper lines
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP2002060942A (ja) 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
KR100407678B1 (ko) * 2000-06-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 구리 금속배선 형성 방법
US6720031B2 (en) * 2001-10-16 2004-04-13 Sharp Laboratories Of America, Inc. Method of controlling the initial growth of CVD copper films by surface treatment of barrier metals films
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
US7023677B2 (en) * 2004-02-25 2006-04-04 United Microelectronics Corp. ESD protection designs with parallel LC tank for Giga-Hertz RF integrated circuits
US20050206000A1 (en) * 2004-03-19 2005-09-22 Sanjeev Aggarwal Barrier for copper integrated circuits
JP4194521B2 (ja) * 2004-04-07 2008-12-10 東京エレクトロン株式会社 半導体装置の製造方法
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization

Also Published As

Publication number Publication date
US8133811B2 (en) 2012-03-13
TWI415217B (zh) 2013-11-11
CN101490818B (zh) 2010-12-22
JP5119618B2 (ja) 2013-01-16
JP2008028059A (ja) 2008-02-07
WO2008010371A1 (fr) 2008-01-24
US20100015799A1 (en) 2010-01-21
TW200811999A (en) 2008-03-01
KR20090031582A (ko) 2009-03-26
CN101490818A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
KR101196501B1 (ko) 반도체장치의 제조 방법, 반도체장치의 제조 장치, 컴퓨터 프로그램 및 기억 매체
KR101196535B1 (ko) 반도체장치의 제조 방법, 반도체장치의 제조 장치, 반도체장치, 컴퓨터 프로그램 및 기억 매체
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US20100233876A1 (en) Film forming apparatus, film forming method, computer program and storage medium
KR101188531B1 (ko) 반도체 제조 장치, 반도체 장치의 제조 방법, 기억 매체 및 컴퓨터 프로그램
US7939421B2 (en) Method for fabricating integrated circuit structures
JP4007822B2 (ja) 配線構造の形成方法
US7846839B2 (en) Film forming method, semiconductor device manufacturing method, semiconductor device, program and recording medium
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
KR100731424B1 (ko) 성막 방법, 및 이 방법을 실행시키는 프로그램을 기억시킨 컴퓨터 판독가능 기록 매체
KR101231507B1 (ko) 성막방법 및 성막장치
JP2007332422A (ja) 成膜方法及び成膜装置
JP2006120713A (ja) 成膜方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
JP2003309082A (ja) 半導体装置の構造
KR100885467B1 (ko) 반도체 소자의 배선 형성 방법
KR20050009653A (ko) 반도체 소자의 금속배선 형성방법
JP2009044056A (ja) 銅膜作製方法
JP2005015904A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2010212497A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee