KR101187516B1 - 결함 분포 패턴의 대조 방법 및 장치 - Google Patents

결함 분포 패턴의 대조 방법 및 장치 Download PDF

Info

Publication number
KR101187516B1
KR101187516B1 KR1020087028045A KR20087028045A KR101187516B1 KR 101187516 B1 KR101187516 B1 KR 101187516B1 KR 1020087028045 A KR1020087028045 A KR 1020087028045A KR 20087028045 A KR20087028045 A KR 20087028045A KR 101187516 B1 KR101187516 B1 KR 101187516B1
Authority
KR
South Korea
Prior art keywords
pattern
defect
processing system
matching
processed
Prior art date
Application number
KR1020087028045A
Other languages
English (en)
Other versions
KR20080112383A (ko
Inventor
요시유키 하나다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080112383A publication Critical patent/KR20080112383A/ko
Application granted granted Critical
Publication of KR101187516B1 publication Critical patent/KR101187516B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

본 발명에 따른 대조 장치는, 결함검사부(72), 기준 패턴 기억부(74), 패턴 대조부(76), 대조 결과 처리부(78), 및 출력부(80)를 구비한다. 검사부(72)는, 처리 시스템에서 처리된 반도체 웨이퍼 등의 피처리체를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는다. 기억부(74)는, 처리 시스템에 있어서 피처리체와 접촉 또는 접근하는 특정 부분의 특징적 형상을 나타내는 기준 패턴을 미리 기억한다. 대조부(76)는, 검사부(72)에서 얻은 결함의 분포 패턴과, 기억부(74)에 기억된 기준 패턴을 대조한다. 대조 결과 처리부(78)는, 대조부(76)에서의 대조에 근거하여, 양쪽 패턴의 일치도를 구한다. 출력부(80)는, 구해진 일치도를 디스플레이(80A) 등을 통해서 출력한다.

Description

결함 분포 패턴의 대조 방법 및 장치{METHOD AND APPARATUS FOR MATCHING DEFECT DISTRIBUTION PATTERN}
본 발명은, 반도체 웨이퍼 등의 피처리체의 표면에 발생한 결함의 분포 패턴(이하「결함 분포 패턴」이라고도 칭함)을, 피처리체와 접촉 또는 접근하는 처리 시스템의 특정 부분 등의 특징적 형상을 나타내는 기준 패턴과 대조하는 방법 및 장치에 관한 것이다．
일반적으로, IC 등의 반도체 장치를 제조하기 위해서는, 제조 라인을 구성하는 처리 시스템에 각종 처리 장치를 배치하고, 반도체 웨이퍼에 대하여, 성막 처리, 산화 확산 처리, 에칭 처리, 개질 처리, 어닐 처리 등의 각종 처리를 반복하여 실행하여 원하는 IC 등의 반도체 장치를 제조하도록 되어 있다(예컨대, 일본 특허 공개 평성 10-223732호 공보, 일본 특허 공개 2001-338969호 공보, 일본 특허 공개 2005-236094호 공보).
그런데, 반도체 장치의 제품의 양품률 저하의 큰 원인중 하나에 파티클 등의 이물의 부착을 포함하는 결함의 존재가 있다. 이 때문에， 웨이퍼 상에 있어서의 허용량 이상의 결함의 존재를 빠른 시기에 찾아내어 양품률의 저하를 최소한으로 억제할 필요가 있다. 그래서, 상기한 바와 같은 제조 라인의 도중에, 웨이퍼 표면상에 존재하는 결함의 유무 및 그 분포 상태를 적절히 측정하는 것이 실행되고 있다. 그리고, 측정하는 작업자는, 허용량 이상의 결함을 웨이퍼 상에 검출했을 경우에는, 결함 발생의 원인인 처리 시스템중의 특정 부분(원인 부분)을 특정하여, 결함 발생 방지 대책을 강구하지 않으면 안된다.
이 경우, 작업자는, 상술한 바와 같이 측정에 의해 얻은 결함의 분포 패턴과, 처리 시스템의 특정 부분의 특징적 형상을 육안으로 대조하여, 원인 부분을 특정한다. 구체적으로는, 설계도나 작업자의 기억에 근거하는 처리 시스템의 각종 부품의 특징적 형상, 예컨대 각 처리용기의 샤워헤드에 있어서의 가스 분사 구멍의 배치 형상과, 웨이퍼 표면의 결함 분포 패턴을 비교한다. 그리고, 양자가 가장 일치하는 샤워헤드 등의 부품을 찾아냄으로써, 결함 발생의 원인 부분을 특정한다.
또한, 최근 반도체 웨이퍼 상의 결함을 검사하는 장치의 발달에는 놀라운 것이 있다. 이 때문에，웨이퍼 상에 부착된 파티클 등의 이물뿐 만아니라, 웨이퍼 상의 스크래치, 배선 패턴의 쇼트나 단선 등을 포함한 결함을 인식하여, 이것을 고속으로 모니터링 하는 것이 가능하게 되었다.
그런데, 결함 발생의 원인 부분을 특정할 경우, 작업자는 처리 시스템의 특정 부분의 특징적 형상과, 웨이퍼의 결함 분포 패턴을 육안으로 대조하도록 하고 있다. 이 때문에，작업자의 부품에 관한 지식이나 경험에 의해 대조 판단의 정밀도가 좌우되어버린다. 또한, 특징적 형상과 결함 분포 패턴의 일치도를 정량적으 로 파악하는 것이 곤란하다.
또한, 결함 분포 패턴과 복수의 기준 패턴을 육안으로 대조해야만 하기 때문에, 결함 발생의 원인 부분을 특정할 때 까지, 장시간을 요하게 된다.
이 경우, 상기 일본 특허 공개 2005-236094호 공보에 도시하는 바와 같이 집적 회로 등의 제품 완성 후에 프로브 검사를 실행하여, 그 때의 검사맵과 결함맵을 비교하여 불량원인의 장치 등을 특정할 수도 있다. 이 기술에 있어서는, 제품 완성 후에 검사에 의한 불량원인의 특정 작업을 실행하고 있다. 이 때문에，그 작업을 실행하는 사이에 처리되는 많은 웨이퍼에 동일한 불량원인이 영향을 미쳐, 다량의 결함 및 낭비가 생길 우려가 있다.
본 발명은, 이상과 같은 문제점에 착안하여, 이것을 유효하게 해결하고자 창안된 것이다.
본 발명의 목적은, 피처리체와 접촉 또는 접근하는 처리 시스템의 특정 부분 등의 특징적 형상과, 피처리체의 표면에 발생한 결함 분포 패턴의 대조에 근거하여, 양자의 일치도를 신속히 또한 정량적으로 구하는 것이 가능한 결함 분포 패턴의 대조 방법 및 장치를 제공하는 것에 있다 .
이 목적을 달성하기 위해서, 본 발명은 제 1 관점에서, 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 방법에 있어서,
상기 처리 시스템에 있어서 피처리체와 접촉 또는 접근하는 특정 부분의 특징적 형상을 나타내는 기준 패턴을 미리 기록해 두는 공정과,
상기 처리 시스템에서 처리된 피처리체를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는 공정과,
상기 기준 패턴과 상기 결함의 분포 패턴을 대조하는 공정과,
상기 대조에 근거하여, 양쪽 패턴의 일치도를 구하는 공정을
구비한 것을 특징으로 하는 대조 방법을 제공한다.
이 대조 방법은, 상기 구해진 일치도가 어느 기준값 이상/미만의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 높다/낮다고 판정하는 공정을 또한 구비하고 있는 것이 바람직하다.
상기 처리 시스템이 복수의 처리 장치를 구비하고, 각 처리 장치가, 피처리체를 수용하는 처리용기와, 이 처리용기내에 가스를 공급하는 복수의 가스 분사 구멍을 가진 샤워헤드를 가질 경우에는, 각 처리 장치에 있어서의 상기 가스 분사 구멍의 특징적 배치 패턴을, 상기 기준 패턴으로서 이용할 수 있다.
또한 각 처리 장치가, 피처리체를 수용하는 처리용기와, 이 처리용기내에 마련된 피처리체의 탑재대와, 이 탑재대에 대하여 승강하고, 상승시에 피처리체의 이면을 지지하는 복수의 리프트 핀을 가질 경우에는, 각 처리 장치에 있어서의 상기 리프트 핀의 특징적 배치 패턴을, 상기 기준 패턴으로서 이용할 수 있다.
또한, 상기 처리 시스템이, 피처리체를 반송하는 복수의 반송 아암을 구비하고, 각 반송 아암이 피처리체의 이면을 지지하는 복수의 패드를 가질 경우에는, 각 반송 아암에 있어서의 상기 패드의 특징적 배치 패턴을, 상기 기준 패턴으로서 이용할 수 있다.
또한, 본 발명은 제 1 관점에서, 피처리체의 이면을 지지하는 지지 선반을 가진 복수의 카세트 용기를 이용하여 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 방법에 있어서,
각 카세트 용기에 있어서의 지지 선반의 특징적 형상을 나타내는 기준 패턴을 미리 기록해 두는 공정과,
상기 처리 시스템에서 처리된 피처리체를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는 공정과,
상기 기준 패턴과 상기 결함의 분포 패턴을 대조하는 공정과,
상기 대조에 근거하여, 양쪽 패턴의 일치도를 구하는 공정을
구비한 것을 특징으로 하는 결함 분포 패턴의 대조 방법을 제공한다.
한편, 본 발명은 제 ２ 관점에서, 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 장치에 있어서,
상기 처리 시스템에 있어서 피처리체와 접촉 또는 접근하는 특정 부분의 특징적 형상을 나타내는 기준 패턴을 미리 기억하는 기준 패턴 기억부와,
상기 처리 시스템에서 처리된 피처리체를 검사하고, 그 표면에 발생한 결함의 분포 패턴을 얻는 결함 검사부와,
상기 결함검사부에서 얻은 상기 결함의 분포 패턴과, 상기 기억부에 기억된 상기 기준 패턴을 대조하는 패턴 대조부와,
상기 패턴 대조부에서의 대조에 근거하여, 양 패턴의 일치도를 구하는 대조 결과 처리부를
구비한 것을 특징으로 하는 대조 장치를 제공한다.
이 대조 장치에 있어서, 상기 대조 결과 처리부는 또한, 상기 일치도가 어느 기준값 이상/미만의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 높다/낮다고 판정하도록 구성되어 있는 것이 바람직하다.
본 발명에 따른 결함 분포 패턴의 대조 방법 및 장치에 의하면， 다음과 같은 우수한 작용 효과를 발휘할 수 있다. 미리 기록(기억)한 특징적 형상을 나타내는 기준 패턴과, 검사에 의해 얻어진 결함 분포 패턴을 대조함으로써, 양쪽 패턴의 일치도를 신속히 또한 정량적으로 구할 수 있다. 따라서, 작업자의 경험이나 지식에 좌우되는 일없이, 고정밀도로 일치도를 구할 수 있다. 또한, 단 시간에 결함 발생의 원인 부분이 되는 처리 시스템의 특정 부분이나 카세트 용기를 정확하게 특정할 수 있다. 또한, 복수의 기준 패턴에 대해서, 각각 결함 분포 패턴과의 대조를 실행해서 일치도를 구하는 것에 의해, 결함 발생 원인의 해결을 위한 메인터넌스의 우선순위 매김을 유효하게 실행할 수 있다.
[도 1] 본 발명에 따른 결함 분포 패턴의 대조 방법의 대상이 되는 처리 시스템의 일례를 나타내는 모식도;
[도 2] 도 1의 처리 시스템중에 마련되는 처리 장치중 하나를 나타내는 개략 단면도;
[도 3] 도 2의 처리 장치에 있어서의 샤워헤드의 가스 분사 구멍의 배치 패턴(A)～(D)을 나타내는 저면도;
[도 4] 도 2의 처리 장치에 있어서의 리프트 핀의 배치 패턴을 나타내는 평면도;
[도 5] 도 1의 처리 시스템중에 마련되는 반송 아암을 나타내는 평면도;
[도 6] 본 발명에 따른 결함 분포 패턴의 대조 장치의 실시 형태를 나타내는 블럭도;
[도 7] 도 6의 장치의 결함 검사부에서 얻어진 결함 분포 패턴의 일례를 나타내는 평면도;
[도 8] 도 6의 장치에서 실행되는 결함 분포 패턴의 대조 방법을 나타내는 플로우차트;
[도 9] 기준 패턴마다의 일치도와 가능성 판정의 결과의 일례를 나타내는 도면이다.
이하에, 본 발명에 따른 결함 분포 패턴의 대조 방법 및 장치의 일 실시 형태를 첨부 도면에 근거하여 상술한다.
우선, 도 1을 참조하여 제조 라인의 일례가 되는 클러스터 툴형의 처리 시스템에 대해서 설명한다. 또한， 도 1중에 있어서는, 처리용기내의 구조를 모식적으 로 나타내고 있다. 이 처리 시스템(2)은, 4개의 처리 장치를 가지는 처리 유닛(4)과, 이 처리 유닛(4)에 대하여 웨이퍼(W)를 반입, 반출시키는 반송 유닛(6)을 구비하고 있다. 처리 유닛(4)은, 각 처리 장치에 의해, 피처리체로서의 반도체 웨이퍼(기판)(W)에 대한 성막 처리, 확산 처리, 에칭 처리 등의 각종의 처리를 실행하도록 구성되어 있다.
처리 유닛(4)은, 진공배기 가능하게 이루어진 공통 반송실(8)과, 4개의 처리 장치를 구비하고 있다. 각 처리 장치는, 반송실(8)에 게이트밸브(10A～10D)를 거쳐서 각각 연결된 처리용기(12A～12D)를 가지고 있다. 각 용기(12A～12D)에 있어서 동종의 혹은 이종의 처리를 웨이퍼(W)에 대하여 실시하게 되어 있다. 각 용기(12A～12D)내에는, 웨이퍼(W)를 탑재하기 위한 탑재대(14A～14D)가 각각 마련된다. 또한, 공통 반송실(8)내에는, 확장과 수축 및 선회 자유롭게 이루어진 제 1 반송 기구(16)가 마련되고, 각 용기(12A～12D)사이나 후술하는 로드 로크실간에서 웨이퍼(W)의 수수를 실행하게 되어 있다.
여기서는 제 1 반송 기구(16)는, 2개의 반송 아암(16A, 16B)을 가지고 있다. 각 반송 아암(16A, 16B)의 상면에는, 웨이퍼(W)의 이면을 지지하는 4개의 패드(17A, 17B)가 각각 마련되어 있다. 각 패드(17A, 17B)는, 그 위에 웨이퍼(W)의 이면을 직접 접촉시켜서 지지하도록 구성되어 있다.
반송 유닛(6)은, 카세트 용기를 탑재하는 카세트 스테이지(18)와, 웨이퍼(W)를 반송하는 제 2 반송 기구(20)를 가지는 반송 스테이지(22)를 구비하고 있다. 카세트 스테이지(18)에는, 4개의 카세트 용기(26A～26D)를 탑재 가능한 용기 탑재 대(24)가 마련되어 있다. 각 카세트 용기(26A～26D)내에는, 웨이퍼(W)의 저면 외주를 지지하는 25개의 지지 선반(28)이 수직 방향으로 등간격으로 마련되어 있다.
반송 스테이지(22)에는, 길이 방향(X)으로 연장하는 안내 레일(30)이 마련되어 있다. 이 안내 레일(30)에 상기 제 2 반송 기구(20)가 슬라이드 이동 가능하게 지지되어 있다. 제 2 반송 기구(20)를 안내 레일(30)를 따라 이동시키는 이동 기구로서, 예컨대 볼나사(도시하지 않음)가 안내 레일(30)에 대하여 나란히 설치되어 있다. 제 2 반송 기구(20)는, 2개의 반송 아암(20A, 20B)을 가지고 있고, 각 반송 아암(20A, 20B)의 상면에는, 웨이퍼(W)의 이면을 지지하는 4개의 패드(21A, 21B)가 각각 마련되어 있다. 각 패드(21A, 21B)는, 그 위에 웨이퍼(W)의 이면을 직접 접촉시켜 지지하도록 구성되어 있다.
또한, 반송 스테이지(22)의 한쪽 단부에는, 웨이퍼(W)의 위치 결정 기구로서의 오리엔터(36)가 마련되어 있다. 반송 스테이지(22)의 카세트 스테이지(18)와는 반대측의 측면에는, 공통 반송실(8)과의 사이를 연결하기 위해서 진공배기 가능하게 이루어진 2개의 로드 로크실(38A, 38B)이 마련된다. 각 로드 로크실(38A, 38B)내에는, 웨이퍼(W)를 탑재하는 기판 탑재대(40A, 40B)가 마련된다. 각 로드 로크실(38A, 38B)과, 공통 반송실(8) 및 반송 스테이지(22)의 사이에는, 게이트밸브(42A, 42B 및 44A, 44B)가 각각 마련된다.
상기 오리엔터(36)는, 회전대(46)를 가지고 있고, 이 위에 웨이퍼(W)를 탑재한 상태에서 회전하게 되어 있다. 이 회전대(46)의 외주에는, 웨이퍼(W)의 주연부를 검출하기 위한 광학적 센서부(48)가 마련되어 있고, 빛을 웨이퍼 단부에 조사하 여 이 변동을 검출해서 웨이퍼(W)에 형성되어 있는 절결부나 노치를 인식할 수 있게 되어 있다.
다음으로, 도 1 및 도 2를 참조하고, 각 처리 장치(각 처리용기(12A～12D) 및 그 내부)의 구성에 대해서 설명한다. 여기에서는 본 발명의 이해를 쉽게 하기 위해서, 후술하는 샤워헤드에 있어서의 가스 분사 구멍의 배치 패턴 등을 제외하고, 각 처리용기(12A～12D) 및 그 내부의 기본적 구성은 동일하게 설정하고 있다. 여기서, 도 2에 있어서는, 1개의 처리용기(12A)를 대표예로서 나타내고 있다.
우선, 상기 각 처리용기(12A～12D)의 측벽에, 상기 게이트밸브(10A～10D)가 마련된다. 각 처리용기(12A～12D)내에 마련된 탑재대(14A～14D)에는, 저항 가열 히터 등의 히터(50A～50D)가 매설된다. 각 탑재대(14A～14D)에는 복수의 핀 삽통공(52A～52D)이 각각 형성되어 있다. 또한, 각 탑재대(14A～14D)에 대응해서 리프터 핀 기구(54A～54D)가 각각 마련된다.
각 리프터 핀 기구(54A～54D)는, 각각 탑재대의 핀 삽통공(52A～52D)에 대응하는 리프트 핀(56A～56D)을 가지고 있다. 각 리프트 핀(56A～56D)의 베이스부는, 예컨대 도 4에 나타내는 바와 같은 원호형상의 핀 보지판(58A～58D)에 연결된다. 그리고, 각 핀 보지판(58A～58D)은, 각 처리용기(12A～12D)의 바닥부를 관통하여 마련된 승강 로드(60)(도 2 참조)에 연결되어 있다. 이에 의해, 각 리프트 핀(56A～56D)이, 탑재대(14A～14D)에 대하여 승강하고, 상승시에 웨이퍼(W)의 이면을 지지하도록 구성되어 있다. 또한, 승강 로드(60)의 관통부에는, 도 2에 도시하는 바와 같이 용기내의 기밀성을 유지하면서 승강 로드(60)의 승강을 허용하는 베로 즈(62)가 개설되어 있다.
각 처리용기(12A～12D)의 바닥부에는, 배기구(64)(도 2참조)가 마련되어 있다. 각 처리 장치는, 배기구(64)를 통해서 용기(12A～12D)내의 분위기를 배기하는 배기계(도시하지 않음)를 구비하고 있다. 각 처리용기(12A～12D)의 상부에는, 용기내에 가스를 공급하는 복수의 가스 분사 구멍(68A～68D)을 가진 샤워헤드(66A～66D)가 마련되어 있다. 각 샤워헤드(66A～66D)에 있어서, 탑재대(14A～14D)에 접근하여 대향한 저면에 가스 분사 구멍(68A～68D)이 형성되어 있다.
각 샤워헤드(66A～66D)의 저면에 있어서의 가스 분사 구멍(68A～68D)의 배치 패턴은, 서로 다른 특징적 배치 패턴을 형성하고 있다. 이 때문에，가스 분사 구멍(68A～68D)의 배치 패턴에 의해, 각각의 샤워헤드를 특정할 수 있게 되어 있다. 예컨대, 각 샤워헤드(66A～66D)에 있어서의 가스 분사 구멍(68A～68D)의 배치 패턴은, 각각 도 3의 (A)～(D)에 나타내는 바와 같이 설정된다.
도 3의 (A) 및 (B)에 나타내는 배치 패턴은, 양쪽 다 격자형상이지만, 도 3의 (A)에 나타내는 분사 구멍(68A)사이의 피치(P1)는, 도 3의 (B)에 나타내는 분사 구멍(68B)사이의 피치(P2)보다도 작게 설정되어 있다. 도 3의 (C) 및 (D)에 나타내는 분사 구멍(68C, 68D)의 배치 패턴은, 양쪽 다 허니컴 형상이지만, 도 3의 (D)에 나타내는 분사 구멍(68D)사이의 피치(P4)는, 도 3의 (C)에 나타내는 분사 구멍(68C)사이의 피치(P3)보다도 작게 설정되어 있다.
또한, 각 처리용기(12A～12D)에 있어서의 리프트 핀(56A～56D)의 배치 패턴도 서로 다른 특징적 배치 패턴을 형성하고 있다. 예컨대, 각 리프트 핀(56A～ 56D)에 대해서, 리프트 핀끼리의 사이의 피치(P5)가 서로 조금씩 다른 배치 패턴을 하고 있다(도 4에 리프트 핀(56A)끼리의 사이의 피치(P5)를 대표하여 나타낸다).
또한, 각 반송 아암(16A, 16B, 20A, 20B)에 있어서의 패드(17A, 17B, 21A, 21B)의 배치 패턴도 서로 다른 특징적 배치 패턴을 형성하고 있다. 예컨대, 각 반송 아암(16A, 16B, 20A, 20B)에 대해서, 패드끼리의 사이의 피치(P6)가 서로 조금씩 다른 배치 패턴을 하고 있다(도 5에 패드(17A)끼리의 사이의 피치(P6)를 대표해서 나타낸다).
또한, 이상과 같은 처리 시스템(2)의 장치구성을 전제로, 다음에 본 발명에 따른 결함 분포 패턴의 대조 장치에 대해서 설명한다.
도 6에 나타내는 결함 분포 패턴의 대조 장치(70)는, 결함검사부(72), 기준 패턴 기억부(74), 패턴 대조부(76), 대조 결과 처리부(78), 및 출력부(80)를 구비한다. 검사부(72)는, 처리 시스템(2)에서 처리된 웨이퍼(W)를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는다. 기억부(74)는, 처리 시스템(2)에 있어서 웨이퍼(W)와 접촉 또는 접근하는 특정 부분 등의 특징적 형상을 나타내는 기준 패턴을 미리 기억한다. 대조부(76)는, 검사부(72)에서 얻은 결함의 분포 패턴과, 기억부(74)에 기억된 기준 패턴을 대조한다. 대조 결과 처리부(78)는, 대조부(76)에서의 대조에 근거하여, 양쪽 패턴의 일치도를 구한다. 출력부(80)는, 구해진 일치도 등의 데이터를 출력한다.
또한, 기억부(74), 대조부(76), 및 대조 결과 처리부(78)는, 그들 기능을 소프트웨어적으로 처리하는 컴퓨터(82)로 구성할 수 있다. 이 컴퓨터(82)로서는, 이 처리 시스템(2)의 전체를 제어하는 컴퓨터, 전용의 컴퓨터, 범용의 컴퓨터 등의 어떤 종류의 컴퓨터를 이용해도 좋다. 결함검사부(72)는, 웨이퍼(W)의 표면에 발생한 결함을 검출하여 매핑하는 것에 의해, 이 결함 분포 패턴을 구하는 장치이며, 이미 알고 있는 결함측정기를 이용할 수 있다.
기억부(74)에 미리 기억되는 기준 패턴으로서는:
각 샤워헤드(66A～66D)에 있어서의 가스 분사 구멍(68A～68D)의 배치 패턴(도 3);
각 리프터 핀 기구(54A～54D)에 있어서의 리프트 핀(56A～56D)의 배치 패턴(도 4);
각 반송 아암(16A, 16B, 20A, 20B)에 있어서의 패드(17A, 17B, 21A, 21B)의 배치 패턴(도 5); 및,
각 카세트 용기(26A～26D)의 지지 선반(28)의 특징적 형상의 패턴(도 1),
을 이용할 수 있다.
이들의 기준 패턴은, 데이터 베이스화되어 기억부(74)에 기억되어 있다. 또한, 기억부(74)는, 처리 시스템(2)에 있어서의 부품의 교환, 수리나 처리 장치의 증감, 혹은 카세트 용기의 변경 등에 따라, 그 기억 내용의 일부 삭제, 추가, 변경 등이 가능하게 되어 있다.
대조 결과 처리부(78)는, 대조부(76)에서의 각 기준 패턴과 결함 분포 패턴의 대조에 근거하여, 양쪽 패턴의 일치도를 기준 패턴마다 구한다. 대조 결과 처리부(78)에서는, 잘 알려져 있는 화상인식 소프트나 패턴 대조 소프트를 이용하여, 일치도를, 예컨대 퍼센트 단위로 정량적으로 구한다. 또한 대조 결과 처리부(78)는, 일치도가 어느 기준값 이상/미만의 경우에는, 해당 기준 패턴에 대응하는 처리 시스템의 특정 부분(혹은 특정한 카세트 용기의 지지 선반)이 결함 발생의 원인 부분일 가능성이 높다/낮다고 판정한다. 예컨대, 일치도의 판정 기준값을 50%로 설정했을 경우에는, 일치도가 50% 이상이면, 「결함 발생의 원인 부분일 가능성이 높다(NG)」고 판정하고, 50% 미만이면「결함 발생의 원인 부분일 가능성이 낮다(OK)」고 판정한다. 이 일치도의 판정 기준값은, 오퍼레이터에 의해 가변 설정 가능하게 이루어져 있다.
출력부(80)는, 대조 결과 처리부(78)에서 얻어진 일치도나 그 판정 결과를 포함하는 데이터를, 예컨대 디스플레이(80A)나 프린터(80B)를 통해서 출력한다. 작업자는, 이 출력 데이터에 근거하여, 해당하는 부품의 메인터넌스 등에 대한 판단을 실행한다.
다음으로, 이상과 같이 구성된 대조 장치(70)를 이용하여 실행되는 결함 분포 패턴의 대조 방법에 대해서 설명한다.
우선, 이 설명에 앞서, 도 1 및 도 2에 나타내는 처리 시스템(2)을 이용하여 실행되는 반도체 웨이퍼(W)에 대한 각 처리에 대해서 설명한다. 여기에서는, 발명의 이해를 쉽게하기 위해서, 각 처리용기(12A～12D)에 있어서 웨이퍼에 대하여 순차적으로 각종의 처리가 실행되는 것으로 가정한다.
도 1에 있어서, 카세트 용기(26A～26D)를 탑재하는 카세트 스테이지(18)와 각 처리용기(12A～12D)의 사이의 왕복 반송 라인이 제조 라인으로 되어 있다. 우 선, 카세트 스테이지(18)의 소정의 카세트 용기, 예컨대 카세트 용기(26C)로부터, 제 2 반송 기구(20)중 어느 한쪽의 반송 아암, 예컨대 반송 아암(20B)으로 미처리 반도체 웨이퍼(W)가 반출된다. 이 웨이퍼(W)는, 반송 스테이지(22)의 한쪽 단부에 마련한 오리엔터(36)까지 반송되어 위치 결정된다. 위치 결정된 웨이퍼(W)는, 제 2 반송 기구(20)의 어느 한쪽의 반송 아암으로 재차 보지되어, 2 개의 로드 로크실(40A, 40B) 중 어느 한쪽의 로드 로크실내에 반입된다.
로드 로크실내의 압력조정을 실행한 후, 제 1 반송 기구(16)의 2개의 반송 아암(16A, 16B) 중 어느 한쪽의 반송 아암에서, 로드 로크실내의 웨이퍼(W)를, 어느 하나의 처리용기, 예컨대 처리용기(12A)내에 반입한다. 이 웨이퍼(W)는, 처리용기(12A)내의 리프트 핀(56A)을 상승시킴으로써, 리프트 핀(56A) 상에 지지된 후, 탑재대(14A) 상에 탑재된다. 다음으로, 처리용기(12A)내를 기밀 상태로 한 후, 샤워헤드(66A)의 각 가스 분사 구멍(68A)으로부터 소정의 처리 가스를 분사하면서, 처리용기(12A)내를 소정의 프로세스 압력 및 프로세스 온도로 유지한다. 이에 의해, 웨이퍼(W)에 대하여, 예컨대 성막 처리 등의 소정의 처리를 실시한다.
이렇게 하여, 처리용기(12A)에 있어서의 처리가 완료하면, 제 1 반송 기구(16)를 이용하여 해당 웨이퍼(W)를 다른 처리용기(12B～12D)에 순차적으로 반송하고, 그 때마다, 각 처리용기(12B～12D)내에서 각각 소정의 처리를 실시하게 된다. 그리고, 미리 정해진 일련의 처리가 완료하면, 전술한 반송 경로와는 반대의 경로를 더듬어서(단, 오리엔터(36)는 지날 필요가 없음), 본래의 카세트 용기(26C)내에 처리 완료된 웨이퍼(W)가 수용된다. 이하 동일하게 예정되는 모든 웨이퍼(W) 가 처리된다.
여기서, 처리 완료된 웨이퍼(W)에 대해서, 그 표면에 허용량 이상의 결함이 존재하는지 안하는지를 검사하여, 허용량 이상의 결함이 존재했을 경우에는, 그 결함 발생 원인이 되는 부분을 특정하고, 그 메인터넌스 작업 등을 실행하지 않으면 안된다. 그 때문에, 도 6에 나타내는 대조 장치(70)를 이용하여 본 발명에 따른 결함 분포 패턴의 대조 방법을 실시하게 된다.
이 대조 방법을 도 6 내지 도 9도 참조해서 설명한다.
우선, 도 6에 나타내는 결함검사부(72)에 있어서, 처리 완료된 각 웨이퍼(W)를 검사하여, 그 표면에 발생한 소정의 크기 이상의 결함을 검출하고, 이것을 매핑함으로써 결함 분포 패턴을 얻는다(도 8의 S1). 도 7은 얻어진 결함 분포 패턴의 일례를 도시하는 도면으로, 결함(점으로 표시됨)이 점재하고 있는 패턴으로 되어 있다.
다음으로, 검사부(72)에서 얻어진 결함 분포 패턴을 패턴 대조부(76) 에 데이터로서 전송한다. 대조부(76)에서는, 전송되어 온 결함 분포 패턴과 기억부(74)에 미리 기억해 둔 각 기준 패턴을 대조한다(도 8의 S2). 이 대조는, 양쪽 패턴의 좌표를 각각 대조하는 것에 의해 실행된다.
다음으로, 대조 결과 처리부(78)에서는, 대조부(76)에서의 대조에 근거하여, 양쪽 패턴의 일치도를 각 기준 패턴마다 구한다(도 8의 S3). 이 일치도는, 예컨대도 9에 도시하는 바와 같이 퍼센트 단위로 구해져, 100%의 경우에는 양쪽 패턴이 완전히 일치하고 있는 것을 나타내고, 0%의 경우에는 양쪽 패턴이 완전히 불일치인 것을 나타내고 있다. 또한, 대조 결과 처리부(78)에서는, 미리 설정된 일치도의 판정 기준값에 근거하여, 각 기준 패턴에 대한 가능성 판정을 실행한다(도 8의 S4). 구체적으로는, 일치도의 판정 기준값을 50%로 설정했을 경우, 도 9에 도시하는 바와 같이 일치도가 50%이상이면,「결함 발생의 원인 부분일 가능성이 높다(NG)」고 판정하고, 50%미만이면「결함 발생의 원인 부분일 가능성이 낮다(OK)」고 판정한다.
그리고, 출력부(80)에서는, 대조 결과 처리부(78)에서 얻어진 일치도 및 판정 결과를, 예컨대도 9에 나타내는 바와 같은 형식으로 출력한다(도 8의 S5). 이 출력의 형태는 임의이며, 예컨대 디스플레이(80A)에 화상 표시하거나, 프린터(80B)로 용지에 인쇄하여 출력하거나 할 수 있다.
예컨대, 도 9에 도시하는 바와 같이 일치도(%)와 가능성 판정의 표시("NG" 혹은 "OK")가 이루어져, 기준 패턴마다, 일치도가 높은 순서대로 배열되어 출력된다. 도 9에서는, 일치도에 관해서는, 샤워헤드(66B)의 가스 분사 구멍(68B)의 배치 패턴이 90%로 가장 높고, 다음이 샤워헤드(66A)의 가스 분사 구멍(68A)의 배치 패턴이 60%로 되어 있다. 이하는, 샤워헤드(66C)의 가스 분사 구멍(68C)의 배치 패턴이 30%, 샤워헤드(66D)의 가스 분사 구멍(68D)의 배치 패턴이 20% 등으로 되어 있어, 점차 저하하고 있다.
예컨대, 도 7에 나타내는 결함 분포 패턴이, 도 3의 (B)에 나타내는 샤워헤드(66B)에 있어서의 가스 분사 구멍(68B)의 배치 패턴의 일부에 매우 근사한(일치도가 높다) 패턴으로 되어 있다. 이에 의해, 가스 분사 구멍(68B)이 결함 발생의 원인 부분일(예컨대, 파티클의 발생원인임) 가능성이 크다(NG)고 판정된다. 여기서, 작업자는, 도 9에 나타내는 결과를 참조하여, 일치도가 높은 순으로부터 우선적으로, 혹은 가능성 판정이 "NG"인 부품만을 대상으로 하여, 크리닝이나 보수, 교환 등의 메인터넌스 작업을 실행할 수 있다.
또한, 리프터 핀, 반송 아암의 패드, 및 카세트 용기의 지지 선반은, 웨이퍼 이면의 에지부와 접촉할 때에 발생하는 파티클 등의 영향으로, 웨이퍼 표면의 대응 부분에 결함을 생기게 할 가능성이 있다. 따라서, 그 부품 등에 대해서도, 웨이퍼 표면의 결함 분포 패턴에 근거하여, 결함 발생의 원인 부분을 특정하는 것이 가능해진다.
이와 같이, 미리 기록(기억)한 특징적 형상을 나타내는 기준 패턴과, 검사에 의해 얻어진 결함 분포 패턴을, 컴퓨터(82)의 패턴 대조부(76)에서 대조하는 것에 의해, 양쪽 패턴의 일치도를 신속히 또한 정량적으로 구할 수 있다. 따라서, 일치도를, 작업자의 경험이나 지식에 좌우되는 일없이, 높은 정밀도로 구할 수 있을 뿐만아니라, 단시간에 발생의 원인 부분이 되는 처리 시스템의 특정 부분이나 카세트 용기를 정확하게 특정할 수 있다. 또한, 복수의 기준 패턴에 대해서, 각각 결함 분포 패턴과의 대조를 실행하여 일치도를 구하고, 이것을 출력부(80)에서 일치도가 높은 순서대로 배열하여 출력하는 것에 의해, 결함 발생 원인의 해결을 위한 메인터넌스의 우선순위 매김을 유효하게 실행할 수 있다.
또한, 실시 형태에서는, 발명의 이해를 쉽게하기 위해서, 복수의 기준 패턴이 모두 서로 다른 경우를 전제로 설명했으나, 복수의 기준 패턴 중에는 서로 동일 한 패턴이 포함되어 있어도 좋다. 그 경우, 동일 기준 패턴끼리의 일치도나 가능성 판정이 동일 결과가 되는 것은 물론이다.
또한, 처리용기(12A～12D)를 포함하는 각 처리 장치가 서로 대략 동일한 구조일 경우에 대해서 설명했으나, 이것에는 한정되지 않는다. 예컨대, 각 처리 장치가, 성막 처리, 에칭 처리, 산화 확산 처리, 개질 처리, 어닐 처리 등의 서로 다른 처리를 실행하도록 구성되어 있어도 좋다. 그 경우, 처리형태에 따라서는, 샤워헤드를 가지지 않은 처리 장치이여도 좋다. 또한, 상술한 샤워헤드 등의 부품에 한하지 않고, 결함 발생의 원인 부분이 될 가능성이 있는 부품이나 용품이면, 그들의 특징적 형상을 나타내는 배치 패턴 등을 본 발명의 기준 패턴으로서 이용할 수 있다.
또한, 도 1에 나타내는 l개의 처리 시스템(2)을 대조 대상으로 했으나, 대조 대상은 이것에 한정되지 않는다. 예컨대, 해당 처리 시스템(2)과는 다른, 전<前> 공정이나 후 공정의 제조 라인에 대해서도 대상으로 할 수 있다. 또한, 결함 분포 패턴의 데이터는, 예컨대「이물부착」,「배선 패턴의 쇼트」 등의 결함을 카테고리별로 분류해 두어, 카테고리별로 결함 패턴과 기준 패턴을 대조하도록 해도 좋다. 그 경우, 「이물부착」의 카테고리를 또한「유기계 파티클 부착」등의 서브 카테고리로 세분화해도 좋다.
또한, 피처리체로서 반도체 웨이퍼를 예로 들어서 설명했으나, 이것에 한정되지 않고, 유리 기판, LCD 기판, 세라믹 기판 등에도 본 발명을 적용 할 수 있다.

Claims (8)

  1. 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 방법에 있어서,
    상기 처리 시스템에 있어서 피처리체와 접촉 또는 접근하는 특정 부분의 특징적 형상을 나타내는 기준 패턴을 미리 기록해 두는 공정과,
    상기 처리 시스템에서 처리된 피처리체를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는 공정과,
    상기 기준 패턴과 상기 결함의 분포 패턴을 대조하는 공정과,
    상기 대조에 근거하여, 양쪽 패턴의 일치도를 구하는 공정을
    구비한 것을 특징으로 하는 대조 방법.
  2. 제 1 항에 있어서,
    상기 구해진 일치도가 어느 기준값 이상의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 높다고 판정하고, 상기 구해진 일치도가 어느 기준값 미만의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 낮다고 판정하는 공정을 또한 구비한 것을 특징으로 하는 대조 방법.
  3. 제 1 항에 있어서,
    상기 처리 시스템은 복수의 처리 장치를 구비하고, 각 처리 장치는, 피처리체를 수용하는 처리용기와, 이 처리용기내에 가스를 공급하는 복수의 가스 분사 구멍을 가진 샤워헤드를 가지고,
    각 처리 장치에 있어서의 상기 가스 분사 구멍의 특징적 배치 패턴을, 상기 기준 패턴으로서 이용하는 것을 특징으로 하는 대조 방법.
  4. 제 1 항에 있어서,
    상기 처리 시스템은 복수의 처리 장치를 구비하고, 각 처리 장치는, 피처리체를 수용하는 처리용기와, 이 처리용기내에 마련된 피처리체의 탑재대와, 이 탑재대에 대하여 상승하고, 상승시에 피처리체의 이면을 지지하는 복수의 리프트 핀을 가지고,
    각 처리 장치에 있어서의 상기 리프트 핀의 특징적 배치 패턴을, 상기 기준 패턴으로서 이용하는 것을 특징으로 하는 대조 방법.
  5. 제 1 항에 있어서,
    상기 처리 시스템은, 피처리체를 반송하는 복수의 반송 아암을 구비하고, 각 반송 아암은 피처리체의 이면을 지지하는 복수의 패드를 가지고,
    각 반송 아암에 있어서의 상기 패드의 특징적 배치 패턴을, 상기 기준 패턴 으로서 이용하는 것을 특징으로 하는 대조 방법.
  6. 피처리체의 이면을 지지하는 지지 선반을 가진 복수의 카세트 용기를 이용하여 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 방법에 있어서,
    각 카세트 용기에 있어서의 지지 선반의 특징적 형상을 나타내는 기준 패턴을 미리 기록해 두는 공정과,
    상기 처리 시스템에서 처리된 피처리체를 검사하여, 그 표면에 발생한 결함의 분포 패턴을 얻는 공정과,
    상기 기준 패턴과 상기 결함의 분포 패턴을 대조하는 공정과,
    상기 대조에 근거하여, 양쪽 패턴의 일치도를 구하는 공정을
    구비한 것을 특징으로 하는 결함 분포 패턴의 대조 방법.
  7. 처리 시스템에서 처리되는 피처리체의 표면에 발생한 결함의 분포 패턴을 대조하는 장치에 있어서,
    상기 처리 시스템에 있어서 피처리체와 접촉 또는 접근하는 특정 부분의 특징적 형상을 나타내는 기준 패턴을 미리 기억하는 기준 패턴 기억부와,
    상기 처리 시스템에서 처리된 피처리체를 검사하고, 그 표면에 발생한 결함 의 분포 패턴을 얻는 결함검사부와,
    상기 결함검사부에서 얻은 상기 결함의 분포 패턴과, 상기 기억부에 기억된 상기 기준 패턴을 대조하는 패턴 대조부와,
    상기 패턴 대조부에서의 대조에 근거하여, 양쪽 패턴의 일치도를 구하는 대조 결과 처리부를
    구비한 것을 특징으로 하는 대조 장치.
  8. 제 7 항에 있어서,
    상기 대조 결과 처리부는 또한, 상기 일치도가 어느 기준값 이상의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 높다고 판정하고, 상기 일치도가 어느 기준값 미만의 경우에는, 해당 기준 패턴에 대응하는 상기 처리 시스템의 특정 부분이 결함 발생의 원인 부분일 가능성이 낮다고 판정하도록 구성되어 있는 것을 특징으로 하는 대조 장치.
KR1020087028045A 2006-05-19 2007-05-16 결함 분포 패턴의 대조 방법 및 장치 KR101187516B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006140060A JP4882505B2 (ja) 2006-05-19 2006-05-19 異物分布パターンの照合方法及びその装置
JPJP-P-2006-140060 2006-05-19
PCT/JP2007/060047 WO2007135917A1 (ja) 2006-05-19 2007-05-16 欠陥分布パターンの照合方法および装置

Publications (2)

Publication Number Publication Date
KR20080112383A KR20080112383A (ko) 2008-12-24
KR101187516B1 true KR101187516B1 (ko) 2012-10-02

Family

ID=38723232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028045A KR101187516B1 (ko) 2006-05-19 2007-05-16 결함 분포 패턴의 대조 방법 및 장치

Country Status (5)

Country Link
US (1) US8131057B2 (ko)
JP (1) JP4882505B2 (ko)
KR (1) KR101187516B1 (ko)
CN (1) CN101432866B (ko)
WO (1) WO2007135917A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140877A (ko) 2013-05-30 2014-12-10 삼성에스디에스 주식회사 불량 샘플의 결함 맵을 이용한 문제 설비 판정 방법 및 그 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218570A (ja) * 2008-02-15 2009-09-24 Fujitsu Microelectronics Ltd 欠陥管理システム及び欠陥管理方法
JP5444092B2 (ja) * 2010-04-06 2014-03-19 株式会社日立ハイテクノロジーズ 検査方法およびその装置
JP6221461B2 (ja) * 2013-07-25 2017-11-01 大日本印刷株式会社 欠陥解析方法、凹凸パターン構造体の製造方法及びインプリントシステム
JP6459940B2 (ja) * 2015-12-08 2019-01-30 株式会社Sumco 特定欠陥の検出方法、特定欠陥の検出システムおよびプログラム
JP6333871B2 (ja) * 2016-02-25 2018-05-30 ファナック株式会社 入力画像から検出した対象物を表示する画像処理装置
JP2022072520A (ja) * 2020-10-30 2022-05-17 株式会社ディスコ ノッチ検出方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093671A (ja) 2003-09-17 2005-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2005251925A (ja) 2004-03-03 2005-09-15 Toshiba Corp 製造装置管理システム、製造装置管理方法及びプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479252A (en) * 1993-06-17 1995-12-26 Ultrapointe Corporation Laser imaging system for inspection and analysis of sub-micron particles
US5982920A (en) * 1997-01-08 1999-11-09 Lockheed Martin Energy Research Corp. Oak Ridge National Laboratory Automated defect spatial signature analysis for semiconductor manufacturing process
JPH11231507A (ja) * 1998-02-19 1999-08-27 Nec Corp マスクの検査方法及びマスクの検査装置
TWI256468B (en) * 2000-10-02 2006-06-11 Applied Materials Inc Defect source identifier
JP2002184733A (ja) 2000-12-18 2002-06-28 Hitachi Ltd 処理方法、測定方法及び半導体装置の製造方法
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2003329608A (ja) * 2002-05-08 2003-11-19 Hitachi Ltd 検査条件判定プログラムと検査装置と検査システム
JP4185789B2 (ja) * 2003-03-12 2008-11-26 株式会社日立ハイテクノロジーズ パターン検査方法及びその装置
JP2005236094A (ja) 2004-02-20 2005-09-02 Renesas Technology Corp 半導体装置の製造方法、不良解析方法および不良解析システム
KR100591736B1 (ko) * 2004-07-13 2006-06-22 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
JP4564861B2 (ja) * 2005-02-18 2010-10-20 キヤノン株式会社 画像形成装置
JP4750444B2 (ja) * 2005-03-24 2011-08-17 株式会社日立ハイテクノロジーズ 外観検査方法及びその装置
US7391510B2 (en) * 2006-01-26 2008-06-24 Orbotech Ltd System and method for inspecting patterned devices having microscopic conductors
JP4901254B2 (ja) * 2006-03-22 2012-03-21 株式会社日立ハイテクノロジーズ パターンマッチング方法、及びパターンマッチングを行うためのコンピュータプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093671A (ja) 2003-09-17 2005-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2005251925A (ja) 2004-03-03 2005-09-15 Toshiba Corp 製造装置管理システム、製造装置管理方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140877A (ko) 2013-05-30 2014-12-10 삼성에스디에스 주식회사 불량 샘플의 결함 맵을 이용한 문제 설비 판정 방법 및 그 장치

Also Published As

Publication number Publication date
CN101432866B (zh) 2011-05-25
US20090316980A1 (en) 2009-12-24
KR20080112383A (ko) 2008-12-24
WO2007135917A1 (ja) 2007-11-29
JP4882505B2 (ja) 2012-02-22
CN101432866A (zh) 2009-05-13
JP2007311611A (ja) 2007-11-29
US8131057B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
KR101187516B1 (ko) 결함 분포 패턴의 대조 방법 및 장치
KR102479608B1 (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
JP5531060B2 (ja) レーザ加工機
TW201625969A (zh) 晶圓檢查裝置之檢查用壓力設定值決定方法
KR102311129B1 (ko) 검사 시스템 및 검사 시스템에 있어서의 온도 측정 방법
KR102220336B1 (ko) 호이스트 모듈의 티칭 방법 및 이를 수행하기 위한 장치
CN110622294B (zh) 基板搬出方法
KR102264851B1 (ko) 포크 로봇 및 포크의 삽입 거리 산출 방법
CN112534555A (zh) 用于半导体加工的无线基片类示教传感器
KR100538912B1 (ko) 피크-앤-플레이스 로봇으로 기판 상에 배치된 소자의 위치를 검출하는 방법
KR20210088424A (ko) 기판 처리 장치 및 기판 처리 방법
JP2007227936A (ja) 基板を受け取るおよび／または輸送する方法および装置
KR20160088110A (ko) 웨이퍼 티칭 지그 및 티칭 방법
KR102230866B1 (ko) 반도체 반송장치 및 반도체 반송장치의 티칭방법
KR0151085B1 (ko) 전자 부품 실장 장치의 캘리브레이션 방법
JPS62262438A (ja) ウエハ処理装置
KR100570198B1 (ko) 반도체 소자 테스트 핸들러의 픽커의 작업위치 인식 장치및 방법
KR102387058B1 (ko) 부품 반송 장치, 부품 반송 방법 및 부품 실장 장치
CN107665831B (zh) 用于半导体器件制造工具器具的测量的系统及其方法
KR20210070505A (ko) 풉 이송 로봇의 오토 티칭 장치 및 오토 티칭 방법
KR20210068705A (ko) 풉 이송 로봇의 오토 티칭 장치 및 오토 티칭 방법
KR20220007018A (ko) 검사 장치 및 기판 반송 방법
KR20220039367A (ko) 티칭 장치 및 이를 이용하는 이송 차량의 티칭 방법
JPS63148653A (ja) 基板処理装置
KR20200125275A (ko) 반도체 소자 이송 장치의 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee