KR101181983B1 - 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법 - Google Patents

인쇄회로기판 도금용 지그 및 이를 이용한 도금방법 Download PDF

Info

Publication number
KR101181983B1
KR101181983B1 KR1020100075180A KR20100075180A KR101181983B1 KR 101181983 B1 KR101181983 B1 KR 101181983B1 KR 1020100075180 A KR1020100075180 A KR 1020100075180A KR 20100075180 A KR20100075180 A KR 20100075180A KR 101181983 B1 KR101181983 B1 KR 101181983B1
Authority
KR
South Korea
Prior art keywords
pad
circuit board
printed circuit
plating
connection part
Prior art date
Application number
KR1020100075180A
Other languages
English (en)
Other versions
KR20120013038A (ko
Inventor
이재수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100075180A priority Critical patent/KR101181983B1/ko
Publication of KR20120013038A publication Critical patent/KR20120013038A/ko
Application granted granted Critical
Publication of KR101181983B1 publication Critical patent/KR101181983B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/028—Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

인쇄회로기판 도금용 지그 및 이를 이용한 도금방법이 개시된다. 상기 인쇄회로기판 도금용 지그는 인쇄회로기판의 양면에 각각 형성되며 서로 전기적으로 연결되는 제1 패드와 제2 패드 중, 상기 제1 패드의 표면에 도금층을 형성하기 위한 지그로서, 상기 제2 패드와 접촉하여 상기 제2 패드에 전류를 인가하는 접속부; 및 상기 제2 패드와 접촉하는 상기 접속부의 일측이 개방되도록 상기 접속부를 지지하며, 상기 접속부와 상기 제2 패드 사이를 밀폐시키는 베이스부를 포함한다.

Description

인쇄회로기판 도금용 지그 및 이를 이용한 도금방법{JIG FOR ELECTROPLATING OF PRINTED CIRCUIT BOARD AND METHOD OF ELECTRO PLATING USING THE SAME)}
본 발명은 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법에 관한 것이다.
전자소자 패키지용 인쇄회로기판의 경우, 일면에는 전자소자와의 와이어 본딩을 위한 와이어 본딩 패드가 형성되고, 반대면에는 메인보드 등과의 접속을 위해 솔더볼이 결합되는 솔더볼 패드가 형성된다. 이러한 와이어 본딩 패드와 솔더볼 패드에는 표면처리를 위한 금도금 공정이 진행되는데, 현재 본딩 패드(Wire Bonding Pad)와 솔더볼 패드(Solder Ball Pad) 모두를 전해 금도금 처리에 의해 동일한 두께로 금을 도금하고 있어 솔더볼 패드 쪽에 적정 두께 이상으로 금도금층이 형성되는 문제가 있다. 이러한 문제는 솔더볼 접합의 신뢰성 저하를 가져오게 된다.
또한, 패키지 인쇄회로기판의 양면을 동일하게 처리하므로, 고가의 금이 필요 이상으로 사용되어 비용손실이 발생된다. 이에 따라, 패키지 인쇄회로기판은 와이어 본딩 패드와 솔더볼 패드의 표면처리를 다르게 하여야 한다.
한편, 종래기술에 따르면 금도금 작업을 위해 금도금 인입선을 형성하여 이용하게 되는데, 이러한 인입선에 의해 회로패턴의 고밀도화가 제한을 받게 되고, 도금 공정이 진행된 이후에는 인입선을 제거해야 하는 추가 공정이 필요하며, 인입선이 잔류하는 경우에는 이로 인한 신호 노이즈가 발생되는 등, 여러 어려움이 있다.
본 발명은 도금리드선 없이 패드에 전해금도금을 할 수 있는 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 인쇄회로기판의 양면에 각각 형성되며 비아를 통해 서로 전기적으로 연결되는 제1 패드와 제2 패드 중, 상기 제1 패드의 표면에 도금층을 형성하기 위한 지그로서, 상기 제2 패드와 접촉하여 상기 제2 패드에 전류를 인가하는 접속부; 및 상기 제2 패드와 접촉하는 상기 접속부의 일측이 개방되도록 상기 접속부를 지지하며, 상기 접속부와 상기 제2 패드 사이를 밀폐시키는 베이스부를 포함하는 인쇄회로기판 도금용 지그가 제공된다.
또한, 상기 접속부는 탄성 변형될 수 있다.
또한, 상기 접속부는 상기 제2 패드에 밀착되도록 휘어질 수 있다.
또한, 상기 베이스부는 상기 접속부와 상기 제2 패드 사이의 공간에 음압을 공급하는 석션부를 포함할 수 있다.
또한, 상기 접속부는 복수 개일 수 있다.
또한, 본 발명의 다른 측면에 따르면, 인쇄회로기판의 양면에 각각 형성되며 비아를 통해 서로 전기적으로 연결되는 제1 패드와 제2 패드 중, 상기 제1 패드의 표면에 도금층을 형성하기 위한 방법으로서, 상기 제1 패드에 전류가 흐르도록 상기 제2 패드에 전류를 인가하는 단계; 및 상기 인쇄회로기판을 도금액에 침지시키는 단계를 포함하는 인쇄회로기판 도금방법이 제공된다.
또한, 상기 제2 패드에 전류를 인가하는 단계는, 상기 제2 패드와 접촉하여 상기 제2 패드에 전류를 인가하는 접속부; 및 상기 제2 패드와 접촉하는 상기 접속부의 일측이 개방되도록 상기 접속부를 지지하며, 상기 접속부와 상기 제2 패드 사이를 밀폐시키는 베이스부를 포함하는 인쇄회로기판 도금용 지그를 이용하여 수행될 수 있다.
또한, 상기 접속부는 탄성 변형되어 상기 제2 패드와 접촉할 수 있다
또한, 상기 접속부는 상기 접속부와 상기 제2 패드 사이의 공간에 공급되는 음압에 의해 탄성 변형될 수 있다.
또한, 상기 제1 패드에 도금층이 형성된 후, 상기 제2 패드를 표면 처리하는 단계를 더 포함할 수 있다.
상기 제2 패드를 표면 처리하는 단계는, OSP(Organic Solderability Preservatives) 처리를 포함할 수 있다.
본 발명의 실시예에 따르면, 인입선을 사용하지 않음으로써, 회로패턴 설계의 자유도가 향상되고 고밀도의 회로패턴설계가 가능하다.
또한, 본 발명의 실시예에 따르면, 인쇄회로기판의 전기적 특성이 향상되어 노이즈의 발생이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 도금용 지그를 도시한 도면.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 도금용 지그가 도금조에 침지된 모습을 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법을 도시한 순서도.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 인쇄회로기판을 준비한 모습을 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 접속부를 제2 패드에 정렬시키는 모습을 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 접속부를 제2 패드에 압착시키는 모습을 도시한 도면.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 접속부를 제2 패드에 밀착시키는 모습을 도시한 도면.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 인쇄회로기판을 도금액에 침지시키는 모습을 도시한 도면.
도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법의 공정 중 제2 패드를 표면처리하는 모습을 도시한 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 도금용 지그를 도시한 도면이고, 도 2는 본 발명의 일 실시예에 따른 인쇄회로기판 도금용 지그가 도금조에 침지된 모습을 도시한 도면이다.
도 1 및 도 2를 참조하면, 인쇄회로기판 도금용 지그(100), 접속부(110), 베이스부(120), 석션부(130) 및 도금조(210)가 도시되어 있다.
본 실시예에 따른 인쇄회로기판 도금용 지그(100)는 인쇄회로기판(도 4 참조: 90)의 양면에 각각 형성되며 서로 전기적으로 연결되는 제1 패드(도 4 참조: 91)와 제2 패드(도 4 참조: 93) 중, 제1 패드(도 4 참조: 91)의 표면에 도금층을 형성하기 위한 것이다. 제1 패드(91)와 제2 패드(93)는 비아(도 4 참조: 94)에 의해 접속이 이루어진다.
여기서, 제1 패드(91)와 제2 패드(93)는 각각, 메인보드 등과 같은 다른 인쇄회로기판(90)과의 접속을 위해 솔더볼이 결합되는 솔더볼 패드 또는 반도체 칩과의 접속을 위해 와이어가 결합되는 와이어 본딩 패드 중 어느 하나일 수 있다. 제1 패드(91)의 표면에는 표면처리를 위한 도금층이 형성된다. 이러한 도금층을 형성하기 위해 전해도금 방식 등을 이용할 수 있으며, 도금물질로는 산화방지를 위해 금을 사용할 수 있다. 전해도금 방식을 이용하기 위해서는 제1 패드(91)에 전류를 인가하여야 하는데, 이를 위해 본 실시예에서는 인쇄회로기판 도금용 지그(100)를 사용한다. 본 실시예에서 사용되는 지그(100)는, 도 1에 도시된 바와 같이, 접속부(110) 및 베이스부(120)를 포함한다.
접속부(110)는 제2 패드(93)와 접촉하여 제2 패드(93)에 전류를 인가하는 기능을 수행하는 수단으로서, 제2 패드(93) 전면을 커버할 수 있도록 제2 패드(93)보다 크게 형성될 수 있다. 접속부(110)의 형상은 다각형, (예를 들면 사각형)일 수 있고 이와 달리 원형일 수 있는 등 그 모양은 설계 상의 필요 등에 따라 다양하게 변경될 수 있다.
이러한, 접속부(110)는 탄성 변형되도록 설계될 수 있다. 예를 들면, 접속부(110)는 금속 박막의 형상을 가질 수 있다. 이 경우 접속부(110)의 탄성 변형에 의해 접속부(110)가 제2 패드(93)에 보다 밀착될 수 있게 되며, 그 결과 제2 패드(93)에 전류를 인가함에 있어 보다 높은 신뢰도를 확보할 수 있게 된다. 접속부(110)와 제2 패드(93)가 접촉하면 접속부(110)는 제2 패드(93)에 전류를 인가하게 되고, 제2 패드(93)에 인가된 전류는 비아(94)를 통해 제1 패드(91)에 전달된다.
이와 같이, 인쇄회로기판(90)의 일면에 형성된 제1 패드(91)에 전해도금을 수행하기 위해, 별도의 지그를 이용하여 인쇄회로기판(90)의 반대면에 형성된 제2 패드(93)에 전류를 인가하고, 인가된 전류가 비아(94)를 통해 도금층이 형성될 제1 패드(91)에 전달되도록 함으로써, 인쇄회로기판(90)에 별도의 인입선을 형성하지 않을 수 있게 된다. 베이스부(120)는 전류가 통하지 않는 절연성 재질로 이루어질 수 있으며, 제2 패드(93)와 접촉하는 접속부(110)의 일측이 개방되도록 접속부(110)를 지지하고, 접속부(110)와 제2 패드(93) 사이를 밀폐시킨다. 이를 위해, 베이스부(120)에는 접속부(110)가 수용되도록 개구부(121)가 형성될 수 있으며, 개구부(121)에 접속부(110)가 안착될 수 있다. 예를 들면, 접속부(110)는 그 상하면을 제외하고 그 둘레 면이 접착제로 베이스부(120)의 개부구에 결합될 수 있다.
한편, 베이스부(120)는 제2 패드(93)와 접속부(110) 사이의 공간에 음압을 공급하는 석션부(130)를 구비할 수 있다. 석션부(130)가 제2 패드(93)와 접속부(110) 사이의 공기를 흡입하여 진공상태를 형성하면, 압력 차이에 의해 접속부(110)가 제2 패드(93) 측으로 탄성 변형될 수 있다. 이러한 탄성 변형은 접속부(110)가 제2 패드(93)에 밀착되는 데에 도움을 줄 수 있다.
이러한 석션부(130)는 일 예로 석션호스일 수 있으며, 개방된 접속부(110)의 반대편의 베이스부(120) 내측에 형성될 수 있다. 석션부(130)는 복수의 제2 패드(93) 각각이 안착된 개구부(121)와 연통할 수 있다. 복수의 제2 패드(93) 각각이 안착된 개구부(121)와 연통된 석션부(130)는 하나의 석션장치(미도시)를 이용하여 제2 패드(93)와 접속부(110) 사이의 공간에 음압을 공급할 수 있다.
이러한, 인쇄회로기판 도금용 지그(100)는 도금조(210)의 도금액(도 8 참조: 211)에 침지될 수 있다. 도금조(210)는 도금액(211)이 수용되며 인쇄회로기판(90)이 입수된다. 단락된 인쇄회로기판(90)을 도금조(210)에 담그면, 전류가 흐르는 제1 패드(91)는 도금액(211)과 화학반응을 하여 도금이 수행된다. 이때, 제2 패드(93)는 베이스부(120)와 마주하며 밀폐된 상태가 된다.
이와 같은 인쇄회로기판 도금용 지그(100)를 이용하면 제2 패드(93)에 전류를 인가하여 제1 패드(91)로 전류 공급함으로써, 별도의 도금 인입선을 형성하지 않아도 되는 장점이 있다. 그 결과, 회로패턴 설계의 자유도가 향상되고 고밀도의 회로패턴설계가 가능하다. 또한, 인입선을 절단하여야 하는 공정을 수행할 필요가 없어 공정이 단순화되고 도금 인입선 잔류에 의한 신호 노이즈 발생이 방지될 수 있다.
이상에서는 본 발명의 일 실시예에 따른 인쇄회로기판 도금용 지그(100)의 구조에 대해 설명하였으며, 이하에서는 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법에 대해 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법을 도시한 순서도이고, 도 4 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 도금방법을 단계적으로 도시한 공정도이다.
도 3 내지 도 9를 참조하여 인쇄회로기판(90) 도금방법을 설명하도록 한다. 여기서, 앞서 설명한 인쇄회로기판 도금용 지그(100)의 동일한 기능을 가지는 동일한 구성의 중복되는 설명은 생략하도록 한다.
먼저, 도 4에 도시된 바와 같은 인쇄회로기판(90)을 준비한다. 인쇄회로기판(90)의 일면에는 제1 패드(91)가 형성되고, 반대면에는 제2 패드(93)가 형성되는데, 여기서, 제1 패드(91)와 제2 패드(93)는 각각, 메인보드 등과 같은 다른 인쇄회로기판(90)과의 접속을 위해 솔더볼이 결합되는 솔더볼 패드 또는 반도체 칩과의 접속을 위해 와이어가 결합되는 와이어 본딩 패드 중 어느 하나일 수 있다.
그리고 나서, 도 5에 도시된 바와 같이, 지그와 인쇄회로기판(90)을 서로 정렬한다. 보다 구체적으로는, 지그에 형성된 접속부(110)와 인쇄회로기판(90)에 형성된 제2 패드(93)를 서로 정렬한다.
이 후, 도 6에 도시된 바와 같이, 지그를 인쇄회로기판(90)에 밀착시킨다. 이 때, 인쇄회로기판(90)의 표면에 형성되는 솔더레지스트(95)에 의해 제2 패드(93)와 접속부가 다소 이격될 수도 있으며, 탄성 변형되는 접속부(110)를 이용하게 되면 접속부(110)의 탄성 변형에 의해 접속부(110)와 제2 패드(93)가 서로 접촉할 수 있게 된다.
한편, 접속부(110)의 탄성 변형을 촉진하기 위해, 접속부(110)와 제2 패드(93) 사이의 공간에 음압을 공급할 수도 있다(S111). 접속부(110)와 제2 패드(93) 사이의 공간에 음압을 공급함으로써, 접속부(110)가 제2 패드(93) 측으로 더욱 밀착되어 밀착의 신뢰도를 높일 수 있고, 제2 패드(93)가 도금액(211)으로부터 보호되도록 제2 패드(93)를 외부로부터 차단할 수 있게 된다.
이는, 제2 패드(93)와 접속부(110) 사이의 공기를 흡입하여 진공상태로 만들어, 접속부(110)와 제2 패드(93) 사이의 기압이 낮아지게 함으로써, 접속부(110)가 제2 패드(93) 측으로 더욱 휘어질 수 있도록 하는 것이다. 도 7에는 접속부(110)가 변형되어 제2 패드(93)와 접촉된 모습이 도시되어 있다.
이렇게 접속부가 제2 패드(93)와 접촉한 상태에서, 제1 패드(91)에 전류가 흐르도록 제2 패드(93)에 전류를 인가한다 (S110). 접속부(110)는 제2 패드(93) 측으로 휘어 밀착된 상태에서, 접속부(110)를 통해 제2 패드(93)에 전류를 인가하면, 제2 패드(93)에 인가된 전류는 비아(94)를 통해 제1 패드(93)에 전달된다.
그리고 나서, 도 8에 도시된 바와 같이, 제1 패드(91)가 입수되도록 인쇄회로기판(90)을 도금액(211)에 침지시킨다(S120). 도금액(211)에는 제1 패드(91)가 도금되기 위한 도금물질이 포함된다. 일 예로, 도금액(211)은 제1 패드(91)의 산화를 방지하기 위한 금(Au)을 포함할 수 있다.
여기서, 제1 패드(91)에 도금을 수행하면, 제1 패드(91) 이외의 영역에는 회로를 보호하는 솔더레지스트가 도금 레지스트로 작용하여 다른 인쇄회로기판이나 칩과 접속될 부분인 제1 패드(91)만이 도금될 수 있다. 그리고 제1 패드(91)에 금을 도금하기 이전에, 먼저 제1 패드에 니켈(Ni)을 형성시킬 수도 있다. 니켈도금은 금도금이 떨어지는 것을 방지한다.
그리고 나서, 도 9에 도시된 바와 같이, 제2 패드(93)를 표면 처리할 수 있다(S130). 즉, 제2 패드(93) 표면에 산화 방지 및 솔더볼 결합성 향상을 위한 표면 처리층(97)을 형성하는 것이다. 제2 패드(93) 상에 형성되는 표면 처리층(97)은, 제1 패드에 형성된 도금층과 달리, OSP(Organic Solderability Preservatives)층일 수 있다. OSP처리는 인쇄회로기판(90)에 산화 방지기능을 하는 유기물을 처리하는 것이다. 제2 패드(93) 표면에 도금을 하는 대신 OSP 처리를 하게 되면 제2 패드(93) 표면과 솔더볼 사이의 접착력이 향상되고, OSP 처리된 제2 패드(93)는 그 표면의 편평도가 향상되므로 솔더볼을 형성하기 위한 리플로우 공정의 신뢰성을 향상시키게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
100: 인쇄회로기판 도금용 지그
110: 접속부
120: 베이스부
130: 석션부

Claims (10)

  1. 인쇄회로기판의 양면에 각각 형성되며 비아를 통해 서로 전기적으로 연결되는 제1 패드와 제2 패드 중, 상기 제1 패드의 표면에 도금층을 형성하기 위한 지그로서,
    상기 제2 패드와 접촉하여 상기 제2 패드에 전류를 인가하는 접속부; 및
    상기 제2 패드와 접촉하는 상기 접속부의 일측이 개방되도록 상기 접속부를 지지하며, 상기 접속부와 상기 제2 패드 사이를 밀폐시키는 베이스부를 포함하는 인쇄회로기판 도금용 지그.
  2. 제1항에 있어서,
    상기 접속부는 탄성 변형되는 것을 특징으로 하는 인쇄회로기판 도금용 지그.
  3. 제1항에 있어서,
    상기 베이스부는, 상기 접속부와 상기 제2 패드 사이의 공간에 음압을 공급하는 석션부를 포함하는 것을 특징으로 하는 인쇄회로기판 도금용 지그.
  4. 제1항에 있어서,
    상기 접속부는 복수 개인 것을 특징으로 하는 인쇄회로기판 도금용 지그.
  5. 인쇄회로기판의 양면에 각각 형성되며 비아를 통해 서로 전기적으로 연결되는 제1 패드와 제2 패드 중, 상기 제1 패드의 표면에 도금층을 형성하기 위한 방법으로서,
    상기 제1 패드에 전류가 흐르도록 상기 제2 패드에 전류를 인가하는 단계; 및
    상기 인쇄회로기판을 도금액에 침지시키는 단계를 포함하는 인쇄회로기판 도금방법.
  6. 제5항에 있어서,
    상기 제2 패드에 전류를 인가하는 단계는,
    상기 제2 패드와 접촉하여 상기 제2 패드에 전류를 인가하는 접속부; 및
    상기 제2 패드와 접촉하는 상기 접속부의 일측이 개방되도록 상기 접속부를 지지하며, 상기 접속부와 상기 제2 패드 사이를 밀폐시키는 베이스부를 포함하는 인쇄회로기판 도금용 지그를 이용하여 수행되는 것을 특징으로 하는 인쇄회로기판 도금방법.
  7. 제6항에 있어서,
    상기 접속부는 탄성 변형되어 상기 제2 패드와 접촉하는 것을 특징으로 하는 인쇄회로기판 도금 방법
  8. 제7항에 있어서,
    상기 접속부는 상기 접속부와 상기 제2 패드 사이의 공간에 공급되는 음압에 의해 탄성 변형되는 것을 특징으로 하는 인쇄회로기판 도금방법.
  9. 제5항에 있어서,
    상기 제1 패드에 도금층이 형성된 후,
    상기 제2 패드를 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 도금방법.
  10. 제9항에 있어서,
    상기 제2 패드를 표면 처리하는 단계는, OSP(Organic Solderability Preservatives) 처리를 포함하는 것을 특징으로 하는 인쇄회로기판 도금방법.
KR1020100075180A 2010-08-04 2010-08-04 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법 KR101181983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075180A KR101181983B1 (ko) 2010-08-04 2010-08-04 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075180A KR101181983B1 (ko) 2010-08-04 2010-08-04 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법

Publications (2)

Publication Number Publication Date
KR20120013038A KR20120013038A (ko) 2012-02-14
KR101181983B1 true KR101181983B1 (ko) 2012-09-11

Family

ID=45836723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075180A KR101181983B1 (ko) 2010-08-04 2010-08-04 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법

Country Status (1)

Country Link
KR (1) KR101181983B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275440B1 (ko) 1997-12-30 2001-01-15 구자홍 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
KR100704968B1 (ko) 2006-04-25 2007-04-09 삼성전기주식회사 연성인쇄회로기판 접합 지그
WO2010054677A1 (en) 2008-11-14 2010-05-20 Replisaurus Technologies Inc. A system for plating a conductive substrate, and a substrate holder for holding a conductive substrate during plating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275440B1 (ko) 1997-12-30 2001-01-15 구자홍 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
KR100704968B1 (ko) 2006-04-25 2007-04-09 삼성전기주식회사 연성인쇄회로기판 접합 지그
WO2010054677A1 (en) 2008-11-14 2010-05-20 Replisaurus Technologies Inc. A system for plating a conductive substrate, and a substrate holder for holding a conductive substrate during plating thereof

Also Published As

Publication number Publication date
KR20120013038A (ko) 2012-02-14

Similar Documents

Publication Publication Date Title
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
KR20000022103A (ko) Ni-b 도금층을 가진 c4 기판 접점 패드
JP2000357711A (ja) 半導体装置製造用治具および半導体装置の製造方法
KR100890217B1 (ko) 기판 제조방법
US20100181675A1 (en) Semiconductor package with wedge bonded chip
CN100514612C (zh) 半导体封装用印刷电路板的窗口加工方法
KR101181983B1 (ko) 인쇄회로기판 도금용 지그 및 이를 이용한 도금방법
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
US7084014B2 (en) Method of making circuitized substrate
US20120049363A1 (en) Package structure
KR102004795B1 (ko) 반도체 패키지 및 그 제조 방법
JP4386763B2 (ja) 半導体装置
JP2001257304A (ja) 半導体装置およびその実装方法
KR101330780B1 (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
JP2010098077A (ja) 回路モジュールの製造方法
JP2007227464A (ja) 半導体装置及び半導体装置の製造方法
KR20130046677A (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
JP4613457B2 (ja) 表面実装用接触端子、その端子を用いたプリント基板、および携帯情報端末装置
JP2006032554A (ja) 電子部品の製造方法
JP4749165B2 (ja) 多数個取り配線基板
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
KR101971605B1 (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법
JPS6272133A (ja) チツプキヤリア
KR20080029593A (ko) 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee