KR101161349B1 - 포토마스크 세트 및 반도체 디바이스의 제조방법 - Google Patents

포토마스크 세트 및 반도체 디바이스의 제조방법 Download PDF

Info

Publication number
KR101161349B1
KR101161349B1 KR1020090092310A KR20090092310A KR101161349B1 KR 101161349 B1 KR101161349 B1 KR 101161349B1 KR 1020090092310 A KR1020090092310 A KR 1020090092310A KR 20090092310 A KR20090092310 A KR 20090092310A KR 101161349 B1 KR101161349 B1 KR 101161349B1
Authority
KR
South Korea
Prior art keywords
substrate
photomask
main surface
mask blank
pattern
Prior art date
Application number
KR1020090092310A
Other languages
English (en)
Other versions
KR20100037550A (ko
Inventor
마사루 타나베
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20100037550A publication Critical patent/KR20100037550A/ko
Application granted granted Critical
Publication of KR101161349B1 publication Critical patent/KR101161349B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Surface Treatment Of Glass (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판 세트는 노광장치의 마스크스테이지에 척(chuck)되는 포토마스크를 제작하기 위한 마스크블랭크로 사용되는 기판을 복수매 세트로 한 마스크블랭크용 기판 세트이다. 복수매 세트로 이용되는 기판은 전사 패턴을 형성하는 박막을 설치하는 측의 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이다. 각 기판에 있어서, 상기 주표면의 중앙부를 포함하는 142mm각(角) 영역에서의 평탄도가 0.3㎛ 이하이고, 기준 기판의 기준 주표면에 대해 피팅을 실시했을 때의 차가 40nm 이하이다.
마스크블랭크, 기판, 세트

Description

포토마스크 세트 및 반도체 디바이스의 제조방법{PHOTOMASK SET AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 포토리소그래피 프로세스에서 사용되는 포토마스크용의 마스크블랭크용 기판 및 마스크블랭크 세트에 관한 것이다.
반도체 제조 프로세스의 포토리소그래피 프로세스에서 포토마스크가 이용되고 있다. 반도체 디바이스의 미세화가 진행됨에 따라 이 포토리소그래피 프로세스에서의 미세화에 대한 요구가 높아지고 있다. 특히 미세화에 대응하기 위해 ArF 노광광(193nm)을 사용하는 노광장치의 고(高)Na화가 진행되고, 또한 액침노광기술이 도입됨으로써 한층더 고Na화가 진행되고 있다. 이와 같은 미세화의 요구 및 고Na화에 대응하기 위해 포토마스크의 평탄도를 높이는 것이 요구된다. 즉, 패턴선 폭의 미세화가 진행됨으로써 평탄도에 기인하는 전사패턴의 위치 어긋남이 허용되는 양이 작아진 것, 또 고Na화가 진행됨에 따라 리소그래피 공정에서의 초점유도(焦点裕度)가 적어짐으로써 마스크기판의 특히 패턴을 형성하는 측의 주표면(이하, 이 측의 주표면을 단지 주표면 또는 기판 주표면이라고 한다.)의 평탄도가 보다 중요하게 여겨지고 있다.
한편, 이 포토마스크는 노광장치의 마스크스테이지에 진공척에 의해 척(chuck)되면 마스크스테이지나 진공척과의 궁합에 의해 척 시에 크게 변형되는 경우가 있다. 즉, 종래에는 척 전의 포토마스크의 평탄도로 제품관리를 실시하고 있으므로 척 전에 양품이어도 마스크스테이지나 진공척과의 궁합에 따라서는 노광장치의 마스크스테이지에 척했을 때에 포토마스크의 평탄도가 크게 악화되는 경우가 있다. 특히 주표면 형상의 대칭성이 비교적 낮아 비틀어진 형상의 경향으로 되는 기판에 있어서는 그 경향이 현저했다. 이 때문에 포토마스크를 진공척에 척했을 때의 평탄도를 고려할 필요가 생기게 되었다. 종래, 노광장치의 마스크스테이지에 척한 후의 평탄도가 양호한 마스크기판을 선택하기 위한 방법이 제안되어 있다. 이러한 방법은 예를 들면 일본공개특허공보 제2003-50458호에 기재되어 있다.
반도체 제조 프로세스에 있어서는 반도체 디바이스의 회로 패턴을 가지는 적층구조를 형성할 때 각 층에서 포토리소그래피 공정을 실시한다. 회로 패턴은 하층과 상층 사이에 있어서도 배선을 형성할 필요가 있기 때문에 각 층의 패턴의 중첩 정밀도가 중요하다. 특히 근래의 패턴의 미세화?고밀도화에 의해 반도체 디바이스의 적층 구조를 형성할 때에 사용되는 포토마스크의 세트에는 높은 중첩 정밀도가 요구되고 있다.
이러한 포토마스크 세트에 있어서, 각 포토마스크에서 패턴이 높은 위치 정밀도로 형성되었다 하더라도 각 포토마스크에서의 양 기판의 주표면 형상이 다르게 되어 있으면 노광장치에 진공 척했을 때의 기판 변형 경향이 달라져 버린다. 또 그것에 기인하여 기판 상의 패턴의 위치 어긋남에 대해서도 다른 경향을 나타내므로 2장의 포토마스크의 중첩 정밀도가 악화되어 버린다. 이 때문에 반도체 디바이스의 회로패턴을 가지는 적층 구조를 형성할 때에 사용되는 포토마스크 세트로 이용되는 기판 세트에 대해서는 패턴을 형성하는 측의 주표면 형상이 근사(近似)한 형상을 가지는 것이 바람직하다.
한편, 근래 패턴의 미세화 및 고밀도화가 비약적으로 진행되어 하나의 마스크에 미세하고 고밀도인 패턴을 형성하는 것에 한계가 생기기 시작하고 있다. 이 리소그래피 기술의 문제점을 해결하는 수단으로서 더블 패터닝(DP) 기술이나 더블 노광(DE) 기술이 개발되어 있다. 더블 패터닝 기술과 더블 노광은, 한 개의 미세?고밀도 패턴을 두 개의 비교적 성긴 패턴(제 1 패턴, 제 2 패턴)이 되도록 분할하고 그 두 개의 패턴이 각각 형성된 포토마스크(제 1 포토마스크, 제 2 포토마스크)를 제작하는 점에서 공통이다. 그리고 이들 기술은 이하의 점에서 상이하다.
더블 패터닝 기술의 경우는, 우선 반도체 디바이스의 최표층 위에 도포된 제 1 레지스트막에 대해 제 1 포토마스크를 이용하여 제 1 패턴을 전사하는 노광 공정 및 현상 공정을 실시하여 제 1 패턴을 제 1 레지스트막에 전사한다(제 1 레지스트 패턴 형성). 다음으로 제 1 레지스트막 패턴을 에칭마스크로서 최표층을 드라이 에칭하고 최표층에 제 1 패턴을 전사한다. 다음으로 제 1 레지스트 패턴을 박리하고 최표층 위에 제 2 레지스트막을 도포한다. 다음으로 제 2 포토마스크를 이용하여 제 2 패턴을 제 2 레지스트막에 전사하는 노광 공정 및 현상 공정을 실시하여 제 2 패턴을 제 2 레지스트막에 전사한다(제 2 레지스트 패턴 형성). 다음으로 제 2 레지스트막 패턴을 에칭마스크로서 최표층을 드라이 에칭하고 최표층에 제 2 패턴을 전사한다. 이들 공정을 실시함으로써 반도체 디바이스의 최표층에 제 1 패턴과 제 2 패턴이 합성된 미세?고밀도 패턴을 전사할 수 있다.
한편, 더블 노광 기술의 경우는, 반도체 디바이스의 최표층 위에 도포된 레지스트막에 대해 제 1 포토마스크에서 제 1 패턴을 전사하는 노광 공정을 실시하고, 또 제 2 포토마스크에서 제 2 패턴을 전사하는 노광 공정을 실시한다. 즉, 동일 레지스트막에 대해 2회 노광을 실시한다. 이 공정 후의 레지스트막에 현상 처리를 실시함으로써 레지스트막에 제 1 패턴과 제 2 패턴이 합성된 미세?고밀도 패턴을 전사할 수 있다. 그 후의 반도체 디바이스의 최표층에 대한 미세?고밀도 패턴의 전사는 종래와 같은 공정으로 실시한다.
더블 패터닝(DP) 기술 및 더블 노광(DE) 기술의 어느 쪽에 있어서도 사용되는 2장 세트의 포토마스크에서 노광 전사되는 제 1 패턴과 제 2 패턴의 중첩 정밀도가 반도체 디바이스의 패턴 전사 정밀도에 크게 영향을 준다(중첩 정밀도가 낮으면 반도체 디바이스에 형성되는 도전선 폭이 크게 변동하거나 단선 상태 또는 단락 상태가 되어버리는 등, 반도체 디바이스로서 치명적인 문제가 된다). 포토마스크 위에 패턴이 매우 높은 위치 정밀도로 형성되었다 하더라도 세트 2장의 포토마스크에서의 각 기판의 주표면 형상이 다르게 되어 있으면 노광장치에 진공 척했을 때의 기판 변형의 경향이 달라져 버린다. 또한 그것에 기인하여 기판 상의 패턴의 위치 어긋남에 대해서도 다른 경향을 나타내므로 2장의 포토마스크의 중첩 정밀도가 대 폭으로 악화되어 버린다. 이 때문에 더블 패터닝(DP) 기술이나 더블 노광(DE) 기술에 있어서 사용되는 2장 세트의 포토마스크로 이용하는 기판 세트에 대해서는 패턴을 형성하는 측의 주표면 형상이 근사한 형상을 가지는 것이 바람직하다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 높은 포토마스크 중첩 정밀도가 요구되는 포토마스크에 알맞은 기판 세트를 제공하는 것을 목적으로 한다.
본 발명의 마스크블랭크용 기판 세트는 노광장치의 마스크스테이지에 척되는 포토마스크를 제작하기 위한 마스크블랭크에 사용되는 기판을 복수매 세트로 한 마스크블랭크용 기판 세트로서, 복수매 세트로 이용되는 각 기판은 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이며, 상기 주표면의 중앙부를 포함하는 142mm각 영역에서의 평탄도가 0.3㎛ 이하이고 기준 기판의 기준 주표면에 대해 중앙부를 포함하는 132mm각 내의 영역에서 피팅을 실시했을 때의 차가 40nm 이하인 것을 특징으로 한다.
이 구성에 의하면, 기판 세트에 포함되는 기판은 서로 형상이 근사한 것이기 때문에 높은 중첩 정밀도가 요구되는 포토마스크에 알맞은 것이다. 이 때문에 이 들 기판을 이용하여 얻어진 포토마스크를 이용함으로써 높은 중첩 정밀도로 패터닝을 실시하는 것이 가능하게 된다.
본 발명의 마스크블랭크용 기판 세트에 있어서 상기 기준 기판은 상기 복수매 세트로 이용되는 기판의 박막을 설치하는 측의 주표면 형상을 평균한 형상인 기준 주표면을 가지는 가상 기판인 것이 바람직하다.
본 발명의 마스크블랭크용 기판 세트에 있어서 상기 기준 기판은 특정의 실재 기판인 것이 바람직하다.
본 발명의 마스크블랭크용 기판 세트에 있어서 상기 기준 기판은 상기 기준 주표면의 형상이 상기 주표면의 중앙부를 포함하는 132mm각 내의 영역에서 구면 형상인 가상 기판인 것이 바람직하다.
본 발명의 마스크블랭크 세트는 상기 마스크블랭크용 기판 세트를 이용하고 상기 복수매 세트의 각 기판의 상기 주표면 위에 전사 패턴을 형성하기 위한 차광막을 성막하여 제조한 마스크블랭크를 세트로 하는 것이 바람직하다.
본 발명의 마스크블랭크용 기판 세트는 노광장치의 마스크스테이지에 척되는 포토마스크를 제작하기 위한 마스크블랭크에 사용되는 기판을 복수매 세트로 한 마스크블랭크용 기판 세트로서, 복수매 세트로 이용되는 기판은 전사 패턴을 형성하는 박막을 설치하는 측의 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이며, 상기 주표면의 중앙부를 포함하는 142mm각 영역에서의 평탄도가 0.3㎛ 이하이고 기준 기판의 기준 주표면에 대해 중앙부를 포함하는 132mm각 내의 영역에서 피팅을 실시했을 때의 차가 40nm 이하이다.
이에 따라, 본 발명의 기판 세트를 이용하여 반도체 디바이스의 회로 패턴의 적층 구조를 형성할 때의 각 층의 포토리소그래피 공정에서 사용되는 복수매의 포토마스크 세트를 제작한 경우, 혹은 DP 기술 또는 DE 기술에 이용하는 2장 이상의 포토마스크 세트를 제작한 경우, 각 포토마스크에서 노광장치에 척했을 때에 발생하는 기판 변형이 거의 같은 경향을 나타내고, 기판 상의 패턴의 위치 어긋남도 거의 같은 경향을 나타내기 때문에 각 포토마스크의 전사 패턴끼리의 중첩 정밀도를 대폭으로 향상하는 효과가 있다.
본 발명의 마스크블랭크용 기판 세트에서는 마스크블랭크용 기판 세트를 기초로 제작된 포토마스크 세트의 각 포토마스크가 노광장치의 마스크스테이지에 척되어 있지 않을 때 그 주표면이 매우 높은 평탄도를 가지는 것보다도, 각 포토마스크가 마스크스테이지에 척되었을 때 그 기판의 변형이 동일한 경향을 나타내고 포토마스크의 전사 패턴끼리의 높은 중첩 정밀도를 얻을 수 있는 것을 중요시하고 있다.
포토마스크가 노광장치의 마스크스테이지에 척되었을 때의 기판의 형상변화에 대해 해석한 바, 다음의 것이 판명되었다. 통상 노광장치는 포토마스크를 마스크스테이지에 척할 때, 포토마스크의 주표면의 대향하는 두 개의 단면측 영역을 척 에어리어로 하고 있다.
연마장치에서 주표면이 연마된 기판은 그 연마의 성질상, 기본적으로 중앙이 높고 단면측은 낮은 단면형상이 되는 경향이 강하고, 이와 같은 주표면 형상의 기판으로부터 제작된 포토마스크도 마찬가지의 표면형상이 되는 경우가 많다. 도 1은 그와 같은 형상의 포토마스크(10)를 노광장치의 척스테이지(마스크스테이지의 포토마스크의 표면이 직접 접촉하여 척하는 부분)(11)에 재치했을 때의 평면도이다. 또 도 2a는 포토마스크(10)가 척스테이지(11)에 척되기 전 상태에서 도 1에 나타내는 A방향(척스테이지(11)의 짧은 변 방향)에서 본 측면도이다. 또 도 2b는 마찬가지로 포토마스크(10)가 척스테이지(11)에 척되기 전의 상태에서 도 1에 나타내는 B방향(척스테이지의 긴 변 방향)에서 본 측면도이다. 도 2a에서 알 수 있는 바와 같이 포토마스크(10)의 표면형상에 기인하여 척스테이지(11)의 짧은 변 측에 있어서 포토마스크(10)의 양쪽 단면 측이 뜬 상태로 되어 있다. 도 2b에서 알 수 있는 바와 같이 포토마스크(10)의 표면형상에 기인하여 척스테이지(11)의 긴 변 측에 있어서 포토마스크(10)의 양쪽 단면 측이 뜬 상태로 되어 있다.
이와 같은 재치상태에 있어서, 포토마스크(10)를 척스테이지(11)에 척하면 도 3a, 3b에 나타내는 바와 같이 흡착에 의해 떠 있는 포토마스크(10)의 4방향의 단면측이 팽팽해진다. 그 결과 포토마스크(10)는 4개의 단면방향으로부터 중앙부를 위쪽으로 변형시키는 작용을 받는다. 즉, 기판에는 주표면이 4개의 단면 측의 척에어리어에서 중앙을 향하여 위쪽으로 볼록형상이 되는 2차 곡면(구면형상)으로 변형시킬 수 있는 힘이 가해지는 경향이 있다.
도 4a 및 4b는 각각 노광장치의 마스크스테이지에 척되기 전(흡착 전)과 척된 후(흡착 후)의 상태에서 본 발명이 적용된 기판의 형상을 나타내는 도면이다. 도 4a에서 알 수 있는 바와 같이 기판 주표면의 4모서리 부분이 척에어리어의 주표면의 높이보다도 약간 높게 되어 있고, 또 주표면의 높이는 중앙부를 향하여 서서히 높게 되어 있다. 즉, 흡착 전의 기판에 있어서는 대략 원형상의 등고선을 나타내고 있다. 흡착 후의 기판에 있어서는 도 4b에서 알 수 있는 바와 같이 대략 직사각형상의 등고선을 나타내고 있고, 132mm각 내에 있어서의 등고선의 수도 적으며 간격도 넓다. 즉, 척 후의 기판 주표면의 형상은 척 전에 비해 대폭으로 평탄도가 좋아져 있다.
이들의 경향을 고려하여 본 발명의 마스크블랭크용 기판 세트에서는, 우선 기준 기판으로서, 그 주표면 형상이 중앙부에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이며, 기준 기판의 142mm각 내의 영역에서 평탄도가 0.3㎛ 이하의 형상인 것으로 하고 있다. 그리고 그 기준 기판의 기준 주표면 형상에 대해 실제로 소정의 연마를 실시하여 제조한 기판의 박막을 설치하는 측의 주표면의 그 중앙부를 포함하는 132mm각 내의 영역에서 피팅을 실시하여 그 차가 40nm 이하이고, 그 중앙부를 포함하는 142mm각 내의 영역에 있어서의 평탄도가 0.3㎛ 이하인 것을 합격품인 마스크블랭크용 기판으로 한다. 그리고 그와 같은 합격품을 복수매 준비하여 마스크블랭크용 기판 세트로 하고 있다. 이 마스크블랭크용 기판을 기초로 제작된 각 포토마스크는 노광장치에 척했을 때에도 높은 평탄도를 가지고 또한 각 포토마스크의 전사 패턴끼리의 중첩 정밀도도 높일 수 있다.
기준 기판은 그 기준 주표면을 마스크블랭크용 기판 세트로 이용되는 각 기판의 박막을 설치하는 측의 주표면 형상을 평균한 형상으로 한 가상의 기판으로 해도 된다. 마스크블랭크용 기판 세트로 이용되는 각 기판은 그 박막을 설치하는 측의 주표면의 형상이 중앙부를 포함하는 142mm각 내의 영역에서 평탄도가 0.3㎛라는 조건을 만족하고 있고 이미 어느 정도의 높은 평탄도를 가지고 있으므로 이들 기판의 주표면 형상을 평균한 형상은 높은 평탄도를 가지게 된다.
기준 기판은 특정의 실재 기판으로 해도 된다. 상기와 같이 마스크블랭크용 기판 세트로 이용되는 기판은 그 박막을 설치하는 측의 주표면의 형상이 중앙부를 포함하는 142mm각 내의 영역에서 평탄도가 0.3㎛라는 조건을 만족하고 있고 이미 어느 정도의 높은 평탄도를 가지고 있다. 이 특정의 실재 기판의 박막을 설치하는 측의 주표면 형상을 기준 주표면 형상으로 하고, 그 중앙부를 포함하는 132mm각 내의 영역에서 피팅을 실시했을 때의 차가 40nm 이하인 주표면 형상을 가지는 기판을 모아 마스크블랭크용 기판 세트로 하면, 이것을 기초로 작성된 각 포토마스크는 노광장치에 척했을 때 높은 평탄도를 가지고 또 각 포토마스크의 전사 패턴끼리의 중첩 정밀도도 높일 수 있다.
기준 기판은 그 기준 주표면이 그 중앙부를 포함하는 132mm각 내의 영역에서 구면형상이면서 평탄도가 0.3㎛ 이하인 가상 기판으로 해도 된다. 이러한 기준 기판을 이용한 포토마스크를 노광장치에 척한 후의 기준 주표면의 형상을 시뮬레이션한 바, 기준 주표면의 평탄도는 0.08㎛ 이하가 된다. 이 기준 주표면 형상에 대해 그 중앙부를 포함하는 132mm각 내 영역에서 피팅을 실시하고 그 차가 40nm 이하인 것을 모아 이것을 마스크블랭크용 기판 세트로 하면, 이것을 기초로 작성된 각 포토마스크는 노광장치에 척했을 때의 각 포토마스크의 전사 패턴끼리의 중첩 정밀도도 높일 수 있으면서 전사패턴이 형성되는 영역인 132mm각 내의 영역에서 DRAM 하프피치(hp) 32nm 세대의 포토마스크에서 요구되는 평탄도를 확실히 만족시킬 수 있다.
연마 후의 실제 기판(실기판)의 주표면에 있어서의 132mm각 내의 영역에 대해 기준 주표면을 피팅했을 때에는 132mm각 내 영역의 경계부분에서 기준 주표면이 실기판의 주표면보다도 적어도 높아지는 높이위치관계에서 피팅하는 것이 바람직하다. 보다 바람직하게는 132mm각 내 영역의 경계부분에서 기준 주표면이 실기판의 주표면에 극력 일치하는 높이관계에서 실시하는 것이 바람직하다.
또한, 여기에서 말하는 기준 주표면의 구면형상이라는 것은 완전한 구면의 부분형상에 한정되는 것은 아니다. 연마공정에서 이용되는 연마장치의 특성에 따른 연마 후에 있어서의 실기판의 단면형상의 경향이나 그 실기판이 사용되는 노광장치의 마스크스테이지에 있어서의 척의 흡착력에 따라서는, 기판의 어느 한 쌍의 단면측 쪽이 직교하는 또 한 쌍의 단면측보다도 강하게 변형시키는 힘이 가해지는 경향이 강해지는 경우가 있다. 이러한 경우에 있어서는 기준 주표면의 형상은 타원구면형상이어도 된다.
이하, 본 발명의 실시형태에 대해서 첨부도면을 참조하여 상세하게 설명한다.
도 5a는 본 발명의 실시형태에 관련되는 마스크블랭크용 기판 세트에 이용되 는 마스크블랭크용 기판(1)을 설명하기 위한 평면도이고, 도 5b는 도 5a에 있어서의 Y1-Y1선을 따른 단면도이며, 도 5c는 도 5a에 있어서의 XY1-XY1선을 따른 단면도이다. 또한 도 5b에 나타내는 형상은 도 5a에 있어서의 X1-X1선을 따른 단면도에 있어서의 형상과 거의 같으며, 도 5c에 나타내는 형상은 도 5a에 있어서의 XY2-XY2선을 따른 단면도에 있어서의 형상과 거의 같다. 도 5a에 나타내는 마스크블랭크용 기판(1)은 전사패턴을 형성하는 박막을 설치하는 측의 주표면이 중앙부를 포함하는 142mm각 내의 영역에서 평탄도가 0.3㎛ 이하이고 또 중앙부에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이다. 도 5a에 있어서 마스크블랭크용 기판의 한 변의 길이를 Ls(A=152mm)로 하고, 142mm각 내의 영역의 한 변의 길이를 Lb(B=142mm)로 하며, 132mm각 내의 영역의 한 변의 길이를 Lp(C=132mm)로 하고 있다. 또한 142mm각 내의 영역에서의 평탄도라는 것은 도 5b나 도 5c에 나타내는 바와 같이 그 영역 내에서 마스크블랭크용 기판(1)의 가장 높은 부분과 가장 낮은 부분의 차(고저차)(H)를 말한다.
또 이 마스크블랭크용 기판(1)은 상기 주표면(2) 형상에 대해 소정의 기준 기판의 기준 주표면(3)을 피팅했을 때의 차가 40nm 이하이다. 기준 기판에는 상기와 같이 여러 가지 조건의 것이 적용 가능하나, 여기에서는 그 기준 주표면(3)의 형상이 중앙부에서 상대적으로 높고, 주연부에서 상대적으로 낮아지는 볼록형상이며, 기준 기판의 132mm각 내의 영역에 있어서 구면형상인 것을 적용한다. 더욱 상세하게는 기준 주표면(3)의 형상이 그 중앙부를 포함하는 132mm각 내 영역의 평탄도가 0.3㎛ 이하인 기판을 말하며, 바람직하게는 132mm각 내 영역의 평탄도가 0.2 ㎛ 이하인 기판이 좋다. 또 특히 여러 가지 척 방식의 노광장치에 공통하여 사용할 수 있는 마스크블랭크용 기판을 얻기 위한 기준 기판에는 기준 주표면(3)이 진구의 구면으로 정의되는 형상인 것이 바람직하다.
도 6은 도 5c에 나타내는 마스크블랭크용 기판(1)의 부분확대 단면도이다. (가상)기준 주표면(3)은 기준 기판의 주표면 형상이며, 주표면(2)에 피팅했을 때의 상태로 되어 있다. 그리고 주표면(2)의 중앙부를 포함하는 132mm각 내 영역(도 5 중의 Lp로 나타내어진 영역)에서 기준 주표면(3)과 피팅했을 때의 차가 D1, D2이다. D1은 기판 주표면(2)이 기준 주표면(3)보다도 위쪽에 있는 부분 중 최대의 차(절대값)이며, D2는 기판 주표면(2)이 기준 주표면(3)보다도 아래쪽에 있는 부분 중 최대의 차(절대값)이다. 그리고 이 차 D1, D2 중, 큰 쪽의 차가 40nm 이하로 되어 있다.
즉, 특정의 기준 기판의 전사패턴을 형성하는 박막을 설치하는 측의 기준 주표면에 대해 132mm각 내의 영역에서 피팅을 실시했을 때의 차가 각각 40nm 이하인 복수매의 기판을 조합한 것을 본 발명의 기판 세트라고 한다. 이러한 기판 세트에 포함되는 마스크블랭크용 기판은 형상이 근사한 것이기 때문에 이것을 이용하여 얻어진 포토마스크 세트는 높은 중첩 정밀도가 요구되는 포토마스크 세트에 알맞은 것이 된다. 이 때문에 이들 기판을 이용하여 얻어진 포토마스크 세트를 이용함으로써 높은 중첩 정밀도로 패터닝을 실시하는 것이 가능해 진다.
또한 마스크블랭크용 기판의 주표면 형상은 파장변조 레이저를 이용한 파장 시프트 간섭계로 측정함으로써 구했다. 이 파장 시프트 간섭계는 마스크블랭크용 기판의 피측정면 및 이면(裏面)으로부터 각각 반사된 반사광과 측정기 기준면(전방 기준면)으로부터의 참조광과의 간섭무늬로부터 피측정면의 높이의 차를 위상차로서 산출하고, 각 간섭무늬의 주파수 차이를 검출하며, 마스크블랭크용 기판의 피측정면 및 이면으로부터 각각 반사된 반사광에 의한 측정기 기준면(전방 기준면)으로부터의 참조광과의 간섭무늬를 각각 분리하고 피측정면의 요철형상을 측정하는 것이다.
본 발명에 있어서 마스크블랭크용 기판으로는 유리기판을 이용할 수 있다. 유리기판으로는 마스크블랭크로서 이용되는 것이면 특별히 한정되지 않는다. 예로 합성석영 유리, 소다라임 유리, 알루미노실리케이트 유리, 보로실리케이트 유리, 무알칼리 유리 등을 들 수 있다. 또 EUV 마스크블랭크용 유리기판의 경우는 노광시의 열에 의한 피전사패턴의 일그러짐을 억제하기 위해 약 0±1.0×10-7/℃의 범위내, 보다 바람직하게는 약 0±0.3×10-7/℃의 범위 내의 저열팽창계수를 갖는 유리재료가 사용된다. 또한 EUV용 마스크블랭크는 유리기판 상에 다수의 막이 형성되기 때문에 막 응력에 의한 변형을 억제할 수 있는 강성이 높은 유리재료가 사용된다. 특히 65GPa 이상의 높은 영률을 갖는 유리재료가 바람직하다. 예를 들어 SiO2-TiO2계 유리, 합성석영 유리 등의 아몰퍼스 유리나 β-석영고용체를 석출한 결정화 유리가 이용된다.
이와 같은 마스크블랭크용 기판은 예를 들어 조연마공정, 정밀연마공정 및 초정밀연마공정을 거쳐 제조할 수 있다.
제조하는 기판은 전사패턴을 형성하는 박막을 설치하는 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이며, 주표면의 중앙부를 포함하는 142mm각 내 영역에서의 평탄도가 0.3㎛ 이하가 되는 것을 최저한 목표로 하여 연마가공된다. 또 기준 기판의 기준 주표면의 형상이 미리 설정되어 있는 경우에 있어서는 그 기준 주표면의 중앙부를 포함하는 132mm 각 내 영역에서의 형상에 피트하는 것을 목표로 하여 연마가공된다.
특히, 기준 기판의 기준 주표면의 형상을 구면형상으로 하는 경우에 있어서는 제조하는 기판의 주표면의 형상이 예를 들어 구면인 경우는 x2+y2+z2=r2(r:곡률 반경)로 정의되는 곡면에 가깝도록 각 연마공정에서 조정한다. 또한 132mm각 내 영역에서 평탄도가 0.3㎛ 이하가 되는 기준 주표면의 곡면형상이라는 것은 그 곡률반경(r)이 대략 14,500,000mm 이상인 것이며, 132mm 각 내 영역에서 평탄도가 0.2㎛ 이하가 되는 기준 주표면의 곡면형상이라는 것은 그 곡률반경(r)이 대략 21,720,000mm 이상인 것이다.
이와 같은 마스크블랭크용 기판의 상기 볼록형상을 갖는 주표면 위에 적어도 차광막을 형성함으로써 마스크블랭크로 할 수 있다. 이 차광막을 구성하는 재료로는 크롬 또는 몰리브덴실리사이드를 들 수 있다. 크롬계 차광막의 경우에는 Cr에 질소, 산소 및/또는 탄소를 첨가해도 된다. 또 몰리브덴실리사이드계 차광막의 경우에는 MoSi에 질소, 산소 및/또는 탄소를 첨가해도 된다.
또 포토마스크의 용도나 구성에 의해 그 외의 막, 반사방지막이나 반투과막 등을 적절하게 형성해도 된다. 반사방지막의 재료로는 MoSiON, MoSiO, MoSiN, MoSiOC, MoSiOCN 등을 이용하는 것이 바람직하고, 반투과막의 재료로는 CrO, CrON, MoSiN, MoSiON 등을 이용하는 것이 바람직하다.
또한 차광막 또는 반사방지막 위에 그 막에 대하여 에칭 내성을 갖는 에칭마스크막을 설치해도 되고, 기판과 차광막 사이에 에칭스토퍼막을 설치해도 된다.
차광막은 스퍼터링법에 의해 성막할 수 있다. 스퍼터링 장치로는 DC 마그네트론 스퍼터장치나 RF 마그네트론 스퍼터장치 등을 이용할 수 있다. 마스크블랭크용 기판에 차광성 막의 스퍼터링 시, 기판을 회전시키고 또 스퍼터 타겟을 기판의 회전축으로부터 소정 각도 경사시킨 위치에 타겟을 배치하여 성막하는 것이 바람직하다. 이와 같은 성막법에 의해 차광막의 면 내의 불규칙함을 작게 하여 균일하게 형성할 수 있다.
기판을 회전시키고 또 스퍼터 타겟을 기판의 회전축으로부터 소정 각도 경사시킨 위치에 배치하여 성막하는 경우에 있어서는 위상각 및 투과율의 면내 분포는 기판과 타겟의 위치관계에 의해서도 변화한다. 타겟과 기판의 위치관계에 대해 도 7을 이용하여 설명한다. 오프셋거리(기판의 중심축과, 타겟의 중심을 통과하면서 상기 기판의 중심축과 평행한 직선 사이의 거리)는 위상각 및 투과율의 분포를 확보해야 할 면적에 의해서 조정된다. 일반적으로는 분포를 확보해야 할 면적이 큰 경우에 필요한 오프셋거리는 커진다. 본 실시 형태에 있어서는 142mm 각 내의 기판 내에서 위상각 분포 ±2°이내 및 투과율 분포 ±0.2°% 이내를 실현하기 위해 오프셋거리는 200mm에서 350mm 정도가 필요하며, 바람직한 오프셋거리는 240mm에서 280mm이다. 타겟-기판간 수직거리(T/S)는 오프셋거리에 의해 최적 범위가 변화하지만, 142mm각 내의 기판 내에서 위상각 분포 ±2°이내 및 투과율 분포 ±0.2°% 이내를 실현하기 위해 타겟-기판간 수직거리(T/S)는 200mm에서 380mm정도가 필요하며, 바람직한 T/S는 210mm에서 300mm이다. 타겟 경사각은 성막 속도에 영향을 주고, 큰 성막 속도를 얻기 위해 타겟 경사각은 0°에서 45°가 적당하며, 바람직한 타겟 경사각은 10°에서 30°이다.
상기 기술한 적어도 차광막을 포토리소그래피 및 에칭에 의해 패터닝을 실시하여 전사패턴을 설치함으로써 포토마스크를 제조할 수 있다. 또한 에칭의 에천트에 대해서는 피에칭막의 재료에 따라서 적절하게 변경한다.
다음으로 본 발명의 효과를 명확하게 하기 위해 실시한 실시예에 대해서 설명한다. 또한 이하의 실시예에 있어서는 기판 세트가 마스크블랭크용 기판(유리기판)인 경우에 대해서 설명한다.
(실시예 1)
이 실시예 1에서 제조하는 마스크블랭크용 기판의 형상에 대해서는 그 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 형상을 그 중앙부를 포함하는 142mm각 내 영역에 있어서 평탄도가 0.3㎛가 되는 형상으로 하는 것을 목표로 하여 연마가공된다. 구체적으로는 이하의 각 연마공정을 거쳐 제조된다.
합성석영 유리기판에 대해서 랩핑 가공 및 챔퍼링 가공을 실시한 유리기판에 대해 이하의 연마조건에서 조연마공정을 실시했다. 조연마공정 후, 유리기판에 부착한 연마지립을 제거하기 위해 유리기판을 초음파 세정했다. 또한 가공압력, 상하 정반(定盤)의 각 회전수, 연마시간 등의 연마조건은 적절하게 조정하여 실시했다.
연마액: 산화세륨(평균 입경 2㎛～3㎛) + 물
연마패드: 경질폴리셔(우레탄패드)
이어서 조연마 후의 유리기판에 대해 이하의 연마조건에서 정밀연마공정을 실시했다. 정밀연마공정 후, 유리기판에 부착된 연마지립을 제거하기 위해 유리기판을 초음파 세정했다. 이 정밀연마공정 후의 유리기판의 전사패턴을 형성하는 측의 주표면 형상은 4모서리가 볼록하게 되도록 모든 조건을 조정하여 연마를 실시한다. 이것은 다음의 초정밀연마공정에서는 기판 주표면의 4모서리가 우선적으로 연마되어 버리는 특성이 있기 때문이며, 이에 따라 4모서리의 가장자리 흐트러짐을 억제할 수 있고, 기판 주표면의 142mm 각 내에 있어서의 평탄도를 0.3㎛ 이하로 할 수 있다.
연마액: 산화세륨(평균입경 1㎛) + 물
연마패드: 연질폴리셔(스웨드타입)
이어서 정밀연마 후의 유리기판에 대해, 이하의 연마조건에서 초정밀 연마공정을 실시했다. 초정밀 연마공정 후, 유리기판에 부착된 연마지립을 제거하기 위해 유리기판을 초음파 세정했다. 또한 가공압력, 상하 정반의 각 회전수, 연마시간 등의 연마조건은 적절하게 조정하여 실시했다. 이 초정밀 연마공정에서는 기판 형상이 방형(方形)인 것에 기인하여 4모서리가 우선적으로 연마되기 쉬운 특성을 갖고 있다. 기판 주표면의 표면 조도를 소정의 조도 0.4nm 이하가 되도록 하면서 기판 주표면의 142mm각 내에 있어서의 평탄도가 0.3㎛보다도 크지 않도록 연마조건을 설정하고 있다. 이와 같이 하여 본 발명에 관련되는 유리기판(152.4mm×52.4mm×6.35mm)을 제작했다.
연마액: 콜로이달 실리카(평균입경 100nm) + 물
연마패드: 초연질폴리셔(스웨드타입)
이와 같이 하여 얻어진 복수의 유리기판의 형상을 파장변조 레이저를 이용한 파장 시프트 간섭계로 측정했다. 복수의 유리기판 중, 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 평탄도가 그 중앙부를 포함하는 142mm 각 영역에 있어서 0.3μm 이하인 것을 선정했다. 이어서 그 선정된 복수의 유리기판의 100장에 대해 평균 주표면 형상을 산출하고, 이것을 기준 기판의 기준 주표면의 형상으로 결정했다. 또한 그 유리기판 100장에 대해, 결정한 기준 주표면 형상과 그 중앙부를 포함하는 132mm 각 내 영역에서 각각 피팅을 실시하여 차이가 40nm 이하인 것을 선정했다. 또한 선정된 복수의 유리기판 중에서 10장을 선택하여 마스크블랭크용 기판 세트(기판 세트)로 했다.
이어서 상기 기판 세트의 각 유리기판 상에 각각 이면 반사방지층, 차광층, 표면 반사방지층으로 이루어지는 차광막(전사패턴을 형성하는 박막)을 그 순서로 형성했다. 구체적으로는 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, CO2, N2, He의 혼합가스를 스퍼터링 가스(가스유량비 Ar:CO2:N2:He=24:29:12:35)로 하고, 가스압 0.2Pa, DC 전원의 전력을 1. 7kW로 이면 반사방지층으로서 CrOCN막을 39nm의 막두께로 성막했다. 다음으로 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, NO, He의 혼합가스를 스퍼터링 가스(가스유량비Ar:NO:He=27:18:55)로 하고, 가스압 0.1Pa, DC전원의 전력을 1.7kW로 차광층으로서 CrON막을 17nm의 막두께로 성막했다. 다음으로 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, CO2, N2, He의 혼합가스를 스퍼터링 가스(가스유량비 Ar:CO2:N2:He=21:37:11:31)로 하고, 가스압 0.2Pa, DC전원의 전력을 1.8kW로 표면 반사방지층으로서 CrOCN막을 14nm의 막두께로 성막했다. 이와 같이 하여 10장의 마스크블랭크를 제작하고, 검사장치 M1350(레이저텍 주식회사 제작)에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 각각에 DP기술을 이용하여 DRAM hp32nm 세대에 해당하는 한 개의 미세?고밀도인 전사패턴이 두 개의 비교적 성긴 패턴으로 나누어진 두 개의 전사패턴을, 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 각각에 DE 기술을 이용하여 DRAM hp32nm 세대에 해당하는 한 개의 미세?고밀도인 전사패턴이 두 개의 비교적 성긴 패턴으로 나누어진 두 개의 전사패턴을, 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 충분히 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 2)
실시예 1과 마찬가지로 정밀연마 및 초정밀연마 공정을 실시하여 복수의 유리기판을 얻었다. 이와 같이 하여 얻어진 복수의 유리기판의 형상을 파장변조 레이저를 이용한 파장 시프트 간섭계로 측정했다. 복수의 유리기판 중 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 평탄도가 그 중앙부를 포함하는 142mm각 영역에 있어서 0.3㎛ 이하인 것을 선정했다. 다음으로 그 선정된 복수의 유리기판 중에서 기준 기판의 주표면 형상(구면으로서 곡률반경 r=14,508,150mm, 132mm각 내 영역에 있어서 평탄도가 0.3㎛가 되는 곡면형상)과 그 중앙부를 포함하는 132mm각 내 영역에서 피팅을 실시하여 차이가 40nm 이하인 것을 선정했다. 또한 선정된 복수의 유리기판 중에서 10장을 선택하여 마스크블랭크용 기판 세트(기판 세트)로 했다.
다음으로 실시예 1과 마찬가지로 상기 기판 세트의 각 유리기판 상에 각각 이면 반사방지층, 차광층, 표면 반사방지층으로 이루어지는 차광막(전사패턴을 형성하는 박막)을 그 순서로 형성하고, 이렇게 하여 10장의 마스크블랭크를 제작하고 검사장치 M1350에 의해 결함검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이렇게 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 3)
실시예 1과 마찬가지로 정밀연마 및 초정밀연마 공정을 실시하여 복수의 유리기판을 얻었다. 이와 같이 하여 얻어진 복수의 유리기판의 형상을 파장변조 레이 저를 이용한 파장시프트 간섭계로 측정했다. 복수의 유리기판 중 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 형상이 그 중앙부를 포함하는 142mm각 영역에 있어서 0.3㎛ 이하인 것을 선정했다. 다음으로 그 선정된 복수의 유리기판 중에서 기준 기판의 주표면 형상(구면으로서 r=21,762,225mm, 132mm각 영역에 있어서 평탄도가 0.2㎛가 되는 곡면형상)과 그 중앙부를 포함하는 132mm각 내의 영역에서 피팅을 실시하여 차이가 40nm 이하인 것을 선정했다. 또한 선정된 복수의 유리기판 중에서 10장을 선택하여 마스크블랭크용 기판 세트(기판 세트)로 했다.
도 8에 제조한 유리기판 중의 1장에 대해 파장 시프트 간섭계로 측정한 기판 주표면의 형상을 등고선도로 나타낸다. 또 도 9에 그 유리기판의 양 대각선(도 8의 XYR1-XYR1선 및 XYR2-XYR2선)에 있어서의 각 주표면 형상을 나타낸다. 측정 결과, 이 유리기판의 142mm각 내에 있어서의 평탄도는 0.19㎛이며, 132mm각 내에 있어서의 평탄도도 0.18㎛로, 요구하는 평탄도 0.2㎛ 이하를 만족하는 것이었다. 도 10에 기준 기판의 132mm각 내에 있어서 피팅을 실시하는 기준 주표면의 형상을 등고선도로 나타낸다. 또 도 11에, 도 8에 나타내는 유리기판에 대해 132mm각 내에서 도 10의 기준 주표면을 피팅했을 때의 일단면 형상을 나타낸다. 도 12에 이 피팅을 실시했을 때의 유리기판의 주표면과 이상(理想)기준 주표면 형상의 차를 나타낸다. 또한 도 12에 나타내는 차는 피팅을 실시했을 때에 기준 기판의 높이가 유리기판의 주표면의 높이보다도 높아지는 부분을 플러스 수치로 나타내고, 역으로 유리기판의 주표면의 높이 쪽이 높아지는 부분을 마이너스 수치로 나타내고 있다.
도 12의 결과를 보면 피팅 차는 플러스 수치에서는 0.0075㎛(7.5nm), 마이너 스 수치에서는 -0.0067㎛(6.7nm)로 양호한 결과였다. 또 132mm각 내 전체에 있어서도 피팅 차는 최대라도 0.011(11nm)로 40nm 이하이어서 이 유리기판은 고정밀도의 합격품인 것을 알 수 있다.
다음으로 실시예 1과 마찬가지로 상기 기판 세트의 각 유리기판 상에 각각 이면 반사방지층, 차광층, 표면 반사방지층으로 이루어지는 차광막(전사패턴을 형성하는 박막)을 그 순서로 형성하여 10장의 마스크블랭크를 제작하고, 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이렇게 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp22nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp22nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 4)
실시예 1에 있어서 제작된 각 마스크블랭크용 기판세트에 대해 각 유리기판 상에 위상시프트막과, 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막을 형성했다. 구체적으로는 스퍼터 타겟으로서 Mo와 Si의 혼합타겟(원자%비 Mo:Si=10:90)을 이용하고, Ar, N2, He의 혼합가스를 스퍼터링 가스(가스유량비 Ar:N2:He=5:49:46)로 하고, 가스압 0.3Pa, DC전원의 전력을 2.8kW로 위상시프트막으로서 MoSiN막을 69nm의 막두께로 성막했다. 다음으로 위상시프트막이 성막된 기판을 250℃로 5분간 가열처리(어닐처리)했다.
다음으로 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광 막을 형성했다. 구체적으로는 맨 처음 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, CO2, N2, He의 혼합가스를 스퍼터링 가스(가스유량비 Ar:CO2:N2:He=22:39:6:33)로 하고, 가스압 0.2Pa, DC전원의 전력을 1.7kW로 이면 반사방지층으로서 CrOCN막을 30nm의 막두께로 성막했다. 다음으로 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, N2의 혼합가스를 스퍼터링 가스(가스유량비 Ar: N2=83:17)로 하고, 가스압 0.1Pa, DC전원의 전력을 1.7kW로 차광층으로서 CrN막을 4nm의 막두께로 성막했다. 다음으로 스퍼터 타겟으로서 Cr타겟을 이용하고, Ar, CO2, N2, He의 혼합가스를 스퍼터링 가스(가스유량비 Ar:CO2:N2:He=21:37:11:31)로 하고, 가스압 0.2Pa, DC전원의 전력을 1.8kW로 표면 반사방지층으로서 CrOCN막을 14nm의 막두께로 성막했다. 이 조건에서 성막된 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막은 차광막 전체에서 저응력이고 또 위상시프트막도 저응력이어서 기판의 형상변화를 최소한으로 억제할 수 있었다.
다음으로 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP 용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 5)
실시예 2에 있어서 제작된 각 마스크블랭크용 기판세트에 대해 각 유리기판 상에 실시예 4와 동일 구조의 위상시프트막과, 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막을 형성했다. 이어서 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 2와 마찬가지로 DRAM hp32nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 2와 마찬가지로 DRAM hp32nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 6)
실시예 3에 있어서 제작된 각 마스크블랭크용 기판세트에 대해 각 유리기판 상에 실시예 4와 동일 구조의 위상시프트막과, 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막을 형성했다. 이어서 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 3과 마찬가지로 DRAM hp22nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골 라내어 실시예 3과 마찬가지로 DRAM hp22nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 7)
실시예 1에 있어서 제작된 각 마스크블랭크용 기판 세트에 대해 각 유리기판 상에 차광막으로서 MoSiON막(이면 반사방지층), MoSi(차광층), MoSiON막(반사방지층)을 형성했다. 구체적으로는 Mo:Si=21:79(원자%비)의 타겟을 이용하고, Ar과 O2와 N2와 He를 스퍼터링 가스압 0.2Pa(가스유량비 Ar:O2:N2:He=5:4:49:42)로 하고, DC전 원의 전력을 3.0kW로 몰리브덴, 실리콘, 산소, 질소로 이루어지는 막(MoSiON막:막 중의 Mo와 Si의 원자%비는 약 21:79)을 7nm의 막두께로 형성하며, 이어서 같은 타겟을 이용하고, Ar을 스퍼터링 가스압 0.1Pa로 하고, DC전원의 전력을 2.0kW로 몰리브덴 및 실리콘으로 이루어지는 막(MoSi막:막 중의 Mo와 Si의 원자%비는 약 21:79)을 35nm의 막두께로 형성하고, 이어서 Mo:Si=4:96(원자%비)의 타겟을 이용하고, Ar과 O2와 N2와 He를 스퍼터링 가스압 0.2Pa(가스유량비 Ar:O2:N2:He=5:4:49:42)로 하고, DC전원의 전력을 3.0kW로 몰리브덴, 실리콘, 산소, 질소로 이루어지는 막(MoSiON막:막 중의 Mo와 Si의 원자%비는 약 4:96)을 10nm의 막두께로 형성했다. 차광막의 합계 막두께는 52nm로 했다. 이 조건에서 성막된 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막은 차광막 전체에서 저응력이어서 기판의 형상변화를 최소한으로 억제할 수 있었다.
이어서 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스 트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 1과 마찬가지로 DRAM hp32nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 8)
실시예 2에 있어서 제작된 각 마스크블랭크용 기판 세트에 대해 각 유리기판 상에 실시예 7과 동일 구조의 이면 반사방지층, 차광층 및 표면 반사방지층으로 이 루어지는 차광막을 형성했다. 이어서 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 2와 마찬가지로 DRAM hp32nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 2와 마찬가지로 DRAM hp32nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp32nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세 트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 9)
실시예 3에 있어서 제작된 각 마스크블랭크용 기판 세트에 대해 각 유리기판 상에 실시예 7과 동일 구조의 이면 반사방지층, 차광층 및 표면 반사방지층으로 이루어지는 차광막을 형성했다. 이어서 실시예 1과 마찬가지로 제작된 마스크블랭크에 대해 각각 검사장치 M1350에 의해 결함 검사를 실시하여 합격한 마스크블랭크 중에서 5장을 선택하고 이것을 마스크블랭크 세트로 했다.
이와 같이 하여 얻어진 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 3과 마찬가지로 DRAM hp22nm 세대에 해당하는 DP용 포토마스크 세트를 제작했다. 각 DP용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DP용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DP용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또 마찬가지로 제조된 마스크블랭크 세트 중에서 2장의 마스크블랭크를 골라내어 실시예 3과 마찬가지로 DRAM hp22nm 세대에 해당하는 DE용 포토마스크 세트를 제작했다. 각 DE용 포토마스크에 대해 마스크 검사기로 검사한 바, DRAM hp22nm 세대의 DE용 포토마스크에 요구되는 조건을 만족하고 있었다. 또한 이 DE용 포토마스크 세트를 이용하여 노광장치에서 전사대상물(웨이퍼 등) 상의 레지스트막에 대해 패턴 전사를 실시한 바, 중첩 정밀도 부족에 기인하는 전사대상물의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
또한 마찬가지로 제조된 마스크블랭크 세트에 대해 DRAM hp45nm 세대에 해당하는 반도체 디바이스의 적층 구조의 각 회로 패턴을 각각 소정의 공정에 의해 각 마스크블랭크의 차광막에 형성하여 포토마스크 세트를 제작했다. 이 포토마스크 세트의 각 포토마스크를 이용하여 반도체 디바이스의 각 회로 패턴 형성 시에 노광장치에서 웨이퍼 상의 레지스트막에 회로 패턴을 전사한 바, 각 회로 패턴의 중첩 정밀도 부족에 기인하는 상하층간의 배선 단락이나 단선이 없고 높은 중첩 정밀도를 갖고 있는 것을 검증할 수 있었다.
(실시예 10)
실시예 2에 있어서 초정밀 연마공정 및 초음파 세정까지 실시한 유리기판에 대해, 그 주표면에 MRF(Magneto Rheological Finishing) 가공법에 의한 국소가공을 실시했다. 맨 처음 이 유리기판의 주표면의 평탄도를 파장변조 레이저를 이용한 파장 시프트 간섭계로 측정했다(측정영역:기판중심과 동심(同心)의 142mm각 내 영역). 다음으로 그 실측값을 기초로 우선 기판 주표면의 142mm각 내의 영역에서 평탄도가 0.3㎛ 이하의 범위로 되어 있는지를 검증한다. 평탄도가 0.3㎛를 넘는 경 우에는 가장 낮은 부분에서 보아 0.3㎛를 넘는 높이의 영역을 국소가공이 필요한 영역으로서 특정하고 필요가공량을 산출한다. 다음으로 기판 주표면의 실측값을 기초로 기판 주표면의 132mm각 내의 영역에 대하여 기준 기판의 기준곡면에 대해 피팅을 실시한다. 이 경우에서는 132mm각 내 영역의 기판 주표면에 대해 기준곡면이 소정의 허용되는 최대의 피팅차(40nm)보다도 위쪽의 높이에 위치하지 않도록 피팅시킨다. 그리고 피팅시킨 기준곡면에 대해 기판 주표면이 소정의 허용되는 최대의 피팅차(40nm)보다도 위쪽에 위치하는 부분을 국소가공이 필요한 영역으로서 특정하고 필요가공량을 산출한다. 이 단계에서 국소가공이 필요 없다고 판단된 기판에 대해서는 본 발명의 마스크블랭크용 기판으로서 사용 가능한 합격품이 된다.
다음으로 국소가공이 필요하여 그 영역이 특정된 유리기판에 대해 MRF가공법에 의한 국소가공을 실시한다. MRF가공법이라는 것은 자성유체 중에 함유시킨 연마지립을 자장 원용에 의해 기판과 접촉시키고, 접촉부분의 체류시간을 제어함으로써 국소적으로 연마가공을 실시하는 방법이다. 이 연마가공에서는 볼록 부위의 볼록도가 큰 만큼 연마지립에 의한 접촉부분의 체류시간을 길게 한다. 또 볼록 부위의 볼록도가 작은 만큼 연마지립에 의한 접촉부분의 체류시간을 짧게 하여 제어한다.
도 13a 및 13b는 MRF가공법에 의한 가공상태를 설명하는 개략도이며, 정면방향 단면도 및 측면방향 단면도를 각각 나타내고 있다. MRF가공법에 따르면 철(도시하지 않음)을 포함하는 자성유체(41) 중에 함유시킨 연마지립(도시하지 않음)을 자장 원용에 의해 피가공물인 마스크블랭크용 기판(1)에 고속으로 접촉시키는 동시 에, 접촉부분의 체류시간을 제어함으로써 국소적으로 연마 가공하고 있다. 즉, 회전이 자유롭도록 지지된 원반형상의 전자석(6)에, 자성유체(41)와 연마슬러리(42)의 혼합액(자성 연마슬러리(4))을 투입하여 그 선단을 국소가공의 연마스폿(5)으로 하고 제거해야 할 볼록 부분(13)을 연마스폿(5)에 접촉시키고 있다. 이와 같이 하면 원반 상의 자장을 따라서 자성 연마슬러리(4)가, 기판(1) 측에 연마슬러리(42)가 많이 분포하고, 전자석(3)측에 자성유체(41)가 많이 분포하는 대략 이층상태를 이루어 흐른다. 이 상태의 일부분을 국소적으로 연마가공하는 연마스폿(5)으로 하고 기판(1)의 표면과 접촉시킴으로써 볼록 부분(13)을 국소적을 연마하여 수십 nm의 평탄도로 제어한다.
이 MRF가공법은 종래의 연마방법과 달리, 항상 연마스폿(5)이 유동하고 있기 때문에 가공 공구의 마모나 형상변화에 의한 가공정밀도의 열화가 없고, 또한 기판(1)을 고하중으로 밀어누를 필요가 없으므로 표면 변위층에 있어서의 잠상(潛傷)이나 흠집이 적다는 이점이 있다. 또 MRF가공법은 연마스폿(5)을 접촉시키면서 기판(1)을 이동시킬 때, 소정 영역마다 설정된 가공 할당량(필요가공량)에 따라서 기판(1)의 이동속도를 제어함으로써 용이하게 제거량을 조절할 수 있다.
자성유체(41)에 혼합하는 연마슬러리(42)는 미세한 연마입자를 액체로 분산시킨 것이 이용된다. 연마입자는 예를 들면 탄화규소, 산화알루미늄, 다이아몬드, 산화세륨, 산화지르코늄, 산화망간, 콜로이달 실리카 등이며, 피가공물의 재질이나 가공표면 조도 등에 따라서 적절하게 선택된다. 이들 연마입자는 물, 산성용액, 알칼리성 용액 등의 액체 중에 분산되어 연마슬러리(42)가 되며, 자성유체(41)에 혼합된다.
마스크블랭크용 기판(1)의 주표면과 가상기준 주표면과의 피팅을 실시한 결과, MRF가공법에 의한 국소연마가공이 필요하다고 판단된 부분에 대해서 산출된 필요가공량만 국소연마가공을 실시했다. 다음으로 국소연마가공을 실시한 주표면은 표면 거침이 발생하고 있으므로 단시간만 양면 연마장치를 이용하여 양면 연마를 실시했다. 양면 연마는 이하의 연마조건으로 실시했다. 또한 가공압력, 상하 정반의 각 회전수, 연마시간 등의 연마조건은 적절하게 조정하여 실시했다.
연마액: 콜로이달 실리카(평균입경 70nm)
+ 알칼리 수용액(NaOH, pH11)
연마패드: 초연질 폴리셔(스웨드타입)
그 결과, 얻어진 유리기판의 형상은 전사패턴을 형성하는 박막을 설치하는 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이었다. 또한 가상기준 주표면과 피팅했을 때의 차가 40nm 이하인 것, 즉 본 발명의 마스크블랭크용 기판으로서 사용 가능한 합격품은 100장 중 100장으로, 매우 높은 수율로 제조할 수 있었다.
또한 얻어진 유리기판에 대해 실시예 2, 실시예 5, 실시예 8과 마찬가지의 순서로 마스크블랭크용 기판 세트, 마스크블랭크 세트, 포토마스크 세트를 얻어 검증을 실시하였는데, 각 실시예에서 각각 검증 결과와 마찬가지의 결과가 되어, 높은 수율이면서 각 실시예와 마찬가지의 효과를 얻을 수 있음을 확인할 수 있었다.
(실시예 11)
실시예 3에 있어서, 초정밀 연마공정 및 초음파 세정까지 실시한 유리기판에 대해, 실시예 10과 마찬가지로 그 주표면에 MRF(Magneto Rheological Finishing)가공법에 의한 국소가공을 실시했다. 여기에서는 기판 주표면의 142mm각 내의 영역에서 평탄도가 0.3㎛ 이하의 범위가 되도록 하는 것은 물론, 132mm각 내의 영역에서 평탄도가 0.2㎛ 이하의 범위가 되도록 국소가공을 실시했다. 그 결과, 얻어진 유리기판의 형상은 전사패턴을 형성하는 박막을 설치하는 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이었다. 또한 가상기준 주표면과 피팅했을 때의 차가 40nm 이하인 것, 즉 본 발명의 마크스블랭크용 기판으로서 사용 가능한 합격품은 100장 중 100장으로, 매우 높은 수율로 제조할 수 있었다.
또 얻어진 유리기판에 대해 실시예 3, 실시예 6, 실시예 9와 마찬가지의 순서로 마스크블랭크용 기판 세트, 마스크블랭크 세트, 포토마스크 세트를 얻어 검증을 실시하였는데, 각 실시예에서 각각 검증 결과와 마찬가지의 결과가 되어, 높은 수율이면서 각 실시예와 마찬가지의 효과를 얻을 수 있음을 확인할 수 있었다.
이와 같이 본 발명의 기판 세트는 노광장치의 마스크스테이지에 척되는 포토마스크를 제작하기 위한 마스크블랭크에서 사용되는 기판을 복수매 세트로 한 마스크블랭크용 기판세트로서, 복수매 세트로 이용되는 기판은 전사패턴을 형성하는 박막을 설치하는 측의 주표면의 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이고, 상기 주표면의 중앙부를 포함하는 142mm각 내 영역에 서의 평탄도가 0.3㎛ 이하이며, 기준 기판의 기준 주표면에 대해 피팅을 실시했을 때의 차가 40nm 이하이다. 이에 따라 본 발명의 기판 세트를 이용하여 반도체 디바이스의 회로 패턴의 적층 구조를 형성할 때의 각 층의 포토리소그래피 공정에서 사용되는 복수매의 포토마스크 세트를 제작한 경우, 혹은 DP 또는 DE 기술에 이용하는 2장 이상의 포토마스크 세트를 제작한 경우, 각 포토마스크에서 노광장치에 척했을 때에 생기는 기판 변형이 거의 동일한 경향을 나타내고, 기판 상의 패턴의 위치 어긋남도 거의 같은 경향을 나타내므로 각 포토마스크의 전사 패턴끼리의 중첩 정밀도를 대폭으로 향상할 수 있다.
본 발명은 상기 실시형태에 한정되지 않고 적절하게 변경하여 실시할 수 있다. 예를 들어 상기 실시형태에 있어서의 재료, 사이즈, 처리수순 등은 일례이며, 본 발명의 효과를 발휘하는 범위 내에서 여러 가지 변경하여 실시하는 것이 가능하다. 그 외 본 발명의 목적 범위를 이탈하지 않는 한에 있어서 적절하게 변경하여 실시하는 것이 가능하다.
도 1은 포토마스크를 노광장치의 척스테이지에 재치했을 때에 있어서의 기판
주표면 방향의 평면도이다.
도 2a는 포토마스크를 척스테이지에 척하기 전의 포토마스크의 형상을 나타내는 도면이며, 도 1의 A방향에서 본 측면도이다.
도 2b는 포토마스크를 척스테이지에 척하기 전의 포토마스크의 형상을 나타내는 도면이며, 도 1의 B방향에서 본 측면도이다.
도 3a는 포토마스크를 척스테이지에 척한 후의 포토마스크의 형상을 나타내는 도면이며, 도 1의 A방향에서 본 측면도이다.
도 3b는 포토마스크를 척스테이지에 척한 후의 포토마스크의 형상을 나타내는 도면이며, 도 1의 B방향에서 본 측면도이다.
도 4a는 본 발명을 적용한 기판의 주표면 형상을 나타내는 등고선도이며, 노광장치의 척스테이지에 척 전의 기판의 주표면 형상을 나타내는 등고선도이다.
도 4b는 본 발명을 적용한 기판의 주표면 형상을 나타내는 등고선도이며, 노광장치의 척스테이지에 척 후의 기판의 주표면 형상을 나타내는 등고선도이다.
도 5a는 본 발명의 실시형태에 관련되는 마스크블랭크용 기판의 주표면 방향의 평면도이다.
도 5b는 도 5a에 있어서의 Y1-Y1을 따른 단면도이다.
도 5c는 도 5a에 있어서의 XY1-XY1을 따른 단면도이다.
도 6은 도 5c에 나타내는 마스크블랭크용 기판의 부분확대단면을 나타내는 도면이다.
도 7은 본 발명의 실시형태에 관련되는 마스크블랭크를 제조할 때에 이용되는 스퍼터링장치의 개략 구성을 나타내는 도면이다.
도 8은 실시예 3에서 제조한 유리기판의 주표면 형상을 나타내는 등고선도이다.
도 9는 도 8에 나타내는 유리기판에 있어서의 XYR1-XYR1선을 따른 단면의 주표면 형상 및 XYR2-XYR2선을 따른 단면의 주표면 형상을 나타내는 도면이다.
도 10은 기준 주표면 형상의 등고선도이다.
도 11은 도 8에 나타내는 유리기판에 도 10에 나타내는 기준 주표면을 피팅한 도면이다.
도 12는 도 11에 있어서 피팅을 실시했을 때의 피팅 차에 관한 도면이다.
도 13a는 실시예 10의 MRF가공법에 의한 가공상태를 설명하는 개략도이며, 정면 방향 단면도이다.
도 13b는 실시예 10의 MRF가공법에 의한 가공상태를 설명하는 개략도이며, 측면방향 단면도이다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 노광장치의 마스크스테이지에 장착되는 포토마스크를 복수매로 한 포토마스크 세트로서,
    상기 복수매로 이용되는 각 포토마스크는 기판의 주표면 위에 전사 패턴이 형성된 박막을 갖고,
    상기 각 포토마스크의 기판은 전사 패턴을 형성하는 박막을 설치하는 측의 주표면 형상이 중앙에서 상대적으로 높고 주연부에서 상대적으로 낮아지는 볼록형상이며, 상기 주표면의 중앙부를 포함하는 한변의 길이가 142mm인 사각형 내의 영역에서의 평탄도가 0.3㎛ 이하이고, 상기 주표면의 형상이, 기준 기판의 기준 주표면의 형상에 대해 중앙부를 포함하는 한변의 길이가 132mm인 사각형 내의 영역에서 피팅을 실시했을 때의 차가 40nm 이하이며,
    상기 각 포토마스크 중, 제 1 포토마스크의 박막에는 더블 패터닝 기술 또는 더블 노광 기술 중 어느 하나를 적용하고, 한 개의 전사패턴으로부터 분할하여 생성된 제 1 전사패턴과 제 2 전사패턴 중, 제 1 전사패턴이 형성되어 있으며,
    상기 각 포토마스크 중, 제 2 포토마스크의 박막에는 상기 제 2 전사패턴이 형성되어 있는 것을 특징으로 하는 포토마스크 세트.
  9. 삭제
  10. 제 8 항에 기재한 포토마스크 세트를 이용하여 리소그래피법에 의해 각 포토마스크의 전사 패턴을 반도체 기판 상에 패턴 전사하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020090092310A 2008-10-01 2009-09-29 포토마스크 세트 및 반도체 디바이스의 제조방법 KR101161349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-256800 2008-10-01
JP2008256800A JP5335351B2 (ja) 2008-10-01 2008-10-01 マスクブランク用基板セット、マスクブランクセット、フォトマスクセット、及び半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120049683A Division KR101522295B1 (ko) 2008-10-01 2012-05-10 마스크블랭크용 기판 세트의 제조방법, 마스크블랭크 세트의 제조방법, 포토마스크 세트의 제조방법, 및 반도체 디바이스의 제조방법

Publications (2)

Publication Number Publication Date
KR20100037550A KR20100037550A (ko) 2010-04-09
KR101161349B1 true KR101161349B1 (ko) 2012-07-02

Family

ID=41821498

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090092310A KR101161349B1 (ko) 2008-10-01 2009-09-29 포토마스크 세트 및 반도체 디바이스의 제조방법
KR1020120049683A KR101522295B1 (ko) 2008-10-01 2012-05-10 마스크블랭크용 기판 세트의 제조방법, 마스크블랭크 세트의 제조방법, 포토마스크 세트의 제조방법, 및 반도체 디바이스의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020120049683A KR101522295B1 (ko) 2008-10-01 2012-05-10 마스크블랭크용 기판 세트의 제조방법, 마스크블랭크 세트의 제조방법, 포토마스크 세트의 제조방법, 및 반도체 디바이스의 제조방법

Country Status (5)

Country Link
US (2) US8007961B2 (ko)
JP (1) JP5335351B2 (ko)
KR (2) KR101161349B1 (ko)
DE (1) DE102009043442B4 (ko)
TW (2) TWI522727B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5993834A (ja) * 1982-11-17 1984-05-30 Kawasaki Steel Corp プレス成形性にすぐれた冷延鋼板の製造方法
JP5222660B2 (ja) 2008-08-07 2013-06-26 Ｈｏｙａ株式会社 マスクブランク用基板の製造方法、マスクブランクの製造方法、フォトマスクの製造方法及び半導体デバイスの製造方法
JP5637062B2 (ja) * 2010-05-24 2014-12-10 信越化学工業株式会社 合成石英ガラス基板及びその製造方法
JP5880449B2 (ja) * 2011-01-26 2016-03-09 旭硝子株式会社 フォトマスクの製造方法
JP5937873B2 (ja) * 2011-04-13 2016-06-22 Hoya株式会社 フォトマスク用基板セット、フォトマスクセット、及びパターン転写方法
JP2014134771A (ja) * 2012-12-12 2014-07-24 Dainippon Printing Co Ltd 光学フィルム、画像表示装置、露光用部材、露光マスクの保持部材
CN103019028B (zh) * 2012-12-14 2014-01-15 京东方科技集团股份有限公司 一种掩膜板及其制作方法
TWI591423B (zh) * 2013-06-21 2017-07-11 Hoya Corp A mask base substrate, a mask base, a transfer mask, a method of manufacturing the same, and a method of manufacturing the semiconductor device
JP6055732B2 (ja) * 2013-07-26 2016-12-27 Hoya株式会社 マスクブランク用基板、マスクブランク、およびそれらの製造方法、並びにインプリントモールドの製造方法
JP5658331B2 (ja) * 2013-07-31 2015-01-21 Hoya株式会社 マスクブランク用基板セットの製造方法、マスクブランクセットの製造方法、フォトマスクセットの製造方法、及び半導体デバイスの製造方法
KR102294187B1 (ko) * 2013-09-27 2021-08-26 호야 가부시키가이샤 마스크 블랭크용 기판, 다층 반사막 부착 기판, 반사형 마스크 블랭크, 반사형 마스크 및 반도체 장치의 제조방법
CN104062842B (zh) 2014-06-30 2019-02-15 上海天马有机发光显示技术有限公司 一种掩模板及其制造方法、工艺装置
JP6256422B2 (ja) * 2014-08-07 2018-01-10 旭硝子株式会社 マスクブランク用ガラス基板
US10031411B2 (en) * 2014-11-26 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pellicle for EUV mask and fabrication thereof
US9709884B2 (en) 2014-11-26 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. EUV mask and manufacturing method by using the same
KR102625449B1 (ko) * 2015-05-15 2024-01-16 호야 가부시키가이샤 마스크 블랭크, 마스크 블랭크의 제조 방법, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
DE102017202945B4 (de) * 2017-02-23 2024-06-13 Carl Zeiss Smt Gmbh Verfahren zum Transformieren von Messdaten einer photolithographischen Maske für den EUV-Bereich von einer ersten Umgebung in eine zweite Umgebung, Computerprogramm und Auswerteeinheit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043838A (ja) * 2003-07-25 2005-02-17 Shin Etsu Chem Co Ltd フォトマスクブランク用基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377006B2 (ja) * 1992-02-28 2003-02-17 Ｈｏｙａ株式会社 フォトマスクブランクの検査方法、フォトマスクの製造方法、フォトマスクブランク及びフォトマスクブランク用ガラス基板
JPH0683032A (ja) * 1992-08-31 1994-03-25 Sony Corp 位相シフト露光方法及び位相シフトマスクの作製方法
AU4291099A (en) * 1998-09-30 2000-04-17 Nikon Corporation Photomask and exposure method
JP3880303B2 (ja) * 2000-10-20 2007-02-14 Ｈｏｙａ株式会社 マスクブランクス用ガラス基板の製造方法
JP3572053B2 (ja) * 2001-05-31 2004-09-29 株式会社東芝 露光マスクの製造方法、マスク基板情報生成方法、半導体装置の製造方法およびサーバー
JP2004029735A (ja) * 2002-03-29 2004-01-29 Hoya Corp 電子デバイス用基板、該基板を用いたマスクブランクおよび転写用マスク、並びにこれらの製造方法、研磨装置および研磨方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
JP4361248B2 (ja) * 2002-07-31 2009-11-11 富士通マイクロエレクトロニクス株式会社 フォトマスク、そのパターン欠陥検出方法及びそれを用いたパターン形成方法
WO2004077155A1 (ja) * 2003-02-27 2004-09-10 Fujitsu Limited フォトマスク及び半導体装置の製造方法
JP4340859B2 (ja) * 2003-07-25 2009-10-07 信越化学工業株式会社 フォトマスクブランク用基板の選定方法
TWI329779B (en) * 2003-07-25 2010-09-01 Shinetsu Chemical Co Photomask blank substrate, photomask blank and photomask
JP2006047571A (ja) * 2004-08-03 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 位相シフトマスク及びそれを用いた露光方法
JP4508779B2 (ja) * 2004-08-23 2010-07-21 Ｈｏｙａ株式会社 マスクブランク用基板の製造方法、マスクブランクの製造方法、及び露光用マスクの製造方法
JP4761901B2 (ja) * 2004-09-22 2011-08-31 Ｈｏｙａ株式会社 マスクブランクス用基板の製造方法、マスクブランクスの製造方法、露光用マスクの製造方法、反射型マスクの製造方法及び半導体装置の製造方法
DE102005063624B4 (de) * 2004-09-29 2019-06-27 Hoya Corp. Substrat für Maskenrohling, Maskenrohling, Belichtungsmaske und Herstellungsverfahren für Maskenrohlingssubstrat
JP2008004917A (ja) * 2006-05-24 2008-01-10 Fujitsu Ltd パターン形成方法及び半導体装置の製造方法
JP2008256800A (ja) 2007-04-02 2008-10-23 Sharp Corp カメラモジュール
JP2008172249A (ja) * 2008-01-15 2008-07-24 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5222660B2 (ja) * 2008-08-07 2013-06-26 Ｈｏｙａ株式会社 マスクブランク用基板の製造方法、マスクブランクの製造方法、フォトマスクの製造方法及び半導体デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043838A (ja) * 2003-07-25 2005-02-17 Shin Etsu Chem Co Ltd フォトマスクブランク用基板の製造方法

Also Published As

Publication number Publication date
US8318387B2 (en) 2012-11-27
JP5335351B2 (ja) 2013-11-06
US20110256473A1 (en) 2011-10-20
TW201516559A (zh) 2015-05-01
TW201024915A (en) 2010-07-01
DE102009043442B4 (de) 2020-12-24
KR101522295B1 (ko) 2015-05-21
KR20100037550A (ko) 2010-04-09
TWI522727B (zh) 2016-02-21
JP2010085867A (ja) 2010-04-15
US8007961B2 (en) 2011-08-30
TWI475317B (zh) 2015-03-01
DE102009043442A1 (de) 2010-04-15
US20100081067A1 (en) 2010-04-01
KR20120055522A (ko) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101161349B1 (ko) 포토마스크 세트 및 반도체 디바이스의 제조방법
KR101240279B1 (ko) 마스크블랭크용 기판, 마스크블랭크 및 포토마스크 그리고 그것들의 제조방법
KR101271644B1 (ko) 마스크블랭크용 기판
JP4728414B2 (ja) マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
JP2006176341A (ja) マスクブランクス用ガラス基板の製造方法，マスクブランクスの製造方法，露光用マスクの製造方法，及び，半導体装置の製造方法
JP2011207757A (ja) マスクブランクス用ガラス基板の製造方法、マスクブランクスの製造方法、反射型マスクブランクスの製造方法、露光用マスクの製造方法、反射型マスクの製造方法、及び、半導体装置の製造方法
JP4819191B2 (ja) マスクブランク用基板、マスクブランク、フォトマスクおよび半導体デバイスの製造方法
JP5658331B2 (ja) マスクブランク用基板セットの製造方法、マスクブランクセットの製造方法、フォトマスクセットの製造方法、及び半導体デバイスの製造方法
JP5323966B2 (ja) マスクブランク用基板、マスクブランク、フォトマスク及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8