KR101118787B1 - 노광 장치 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

노광 장치 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101118787B1
KR101118787B1 KR1020067018448A KR20067018448A KR101118787B1 KR 101118787 B1 KR101118787 B1 KR 101118787B1 KR 1020067018448 A KR1020067018448 A KR 1020067018448A KR 20067018448 A KR20067018448 A KR 20067018448A KR 101118787 B1 KR101118787 B1 KR 101118787B1
Authority
KR
South Korea
Prior art keywords
mask
circuit pattern
wafer
semiconductor wafer
pattern
Prior art date
Application number
KR1020067018448A
Other languages
English (en)
Other versions
KR20070019705A (ko
Inventor
요시히코 오카모토
마사미 오기타
Original Assignee
요시히코 오카모토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시히코 오카모토 filed Critical 요시히코 오카모토
Publication of KR20070019705A publication Critical patent/KR20070019705A/ko
Application granted granted Critical
Publication of KR101118787B1 publication Critical patent/KR101118787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/48—Protective coatings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70308—Optical correction elements, filters or phase plates for manipulating imaging light, e.g. intensity, wavelength, polarisation, phase or image shift
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70983—Optical system protection, e.g. pellicles or removable covers for protection of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

집적 회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 노광빛의 파장의 1/2보다 미세한 치수의 회로 패턴을 정밀도 좋게 반도체 웨이퍼 면에 전사한다. 집적 회로 마스크의 패턴 면에 투명 매질의 마스크 커버를 준비하여, 축소 투영 노광의 수차를 억제한 초해상 노광과, 평탄화 처리한 반도체 웨이퍼의 포토레지스트 면에 투명 매질의 웨이퍼 커버를 준비한 광 축소 투영 렌즈계의 실질적 개구수의 증가의 상승 효과에 의하여, 반도체 웨이퍼 상에의 회로 패턴의 전사 정밀도를 향상시킨다.
축소 투영 노광

Description

노광 장치 및 이를 이용한 반도체 장치의 제조 방법{ALIGNER AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD USING THE ALIGNER}
본 발명은 광노광 기술에 관한 것으로, 예를 들어 반도체 집적 회로 등의 제조 과정에 있어서 회로 패턴의 전사 기술 등에 적용되는 유효한 기술에 관한 것이다.
집적 회로 패턴의 미세화 및 고집적화가 진행됨에 따라, 원자외광(遠紫外光) 또는 진공자외광(眞空紫外光)을 사용하여 마스크 상의 집적 회로 패턴을 반도체 웨이퍼에 전사하는 포토리소그래피(photolithography) 공정과 관련하여, 노광 파장의 반(1/2)보다 미세한 치수의 회로 패턴을 고정밀도로 반도체 웨이퍼 상에 노광하고, 패턴을 형성할 수 있는 수단이 요구되고 있다. 집적 회로 패턴의 반도체 웨이퍼에의 전사 정밀도의 저하를 막는 것에 관해서는, 예를 들면 1996년 8월 20일, 주식회사 공업조사회 발행, 「포토마스크(photomask) 기술의 이야기」, p236~p240에는, 반도체 웨이퍼에 전사되는 집적 회로 패턴의 변형을 예측하여, 마스크 상에 형성되는 회로 패턴의 치수 또는 형상을 보정하는 마스크를 설계하여, 집적 회로 패턴의 반도체 웨이퍼에의 전사 정밀도를 향상시키는 광근접 효과 보정(Optical Proximity Correction；OPC) 기술에 대한 기재가 있다.
또한, 본 발명자에 의한 발명인 일본국특허 제2,710,967호 공보에는, 마스크를 투과하는 빛에 위상 차이를 두어 그 투과광의 간섭을 이용하여 반도체 웨이퍼에 전사되는 집적 회로 패턴의 해상도를 향상시키는 위상 쉬프트 기술이 개시되어 있다.
또한, 예를 들어, 일본국특허 제2,634,037호 공보에는 마스크 면의 조명 빛에 막벽(diaphragm)을 두고, 노광 빛을 분할 사선방향 조명하여, 반도체 웨이퍼에 전사되는 집적 회로 패턴의 해상도를 향상시키는 노광 기술이 개시되어 있다.
또한, 예를 들면 일본국특개평 10－303114호 공보에는, 축소 투영 렌즈의 웨이퍼 면 측과 웨이퍼 면과의 스페이스를 액침(液浸) 상태로 함으로써, 미세 패턴에 대해서도 결상 성능의 열화를 초래하지 않는 액침식 투영 노광 장치가 개시되어 있다.
또한, 본 발명자에 의한 발명인 일본국특허 제3,120,474호 공보에는, 차광 패턴을 형성한 마스크와 그 투과광의 위상을 반전시키는 시프터 패턴을 형성한 기판을 중합(重合)한 투영 노광 방식이 개시되어 있다.
반도체 집적 회로 장치의 고집적화는 중단 없이 진행되고 있다. 반도체 집적 회로 패턴의 최소 치수는, 양산 레벨에서도 100 나노 미터 이하까지 미세화되고 있다. 이러한 미세한 회로 패턴 형성에는 주로 축소 투영 노광(縮小投影露光) 방식이 이용되어 왔다. 이 축소 투영 노광 방식은, 지금까지와 같은 광원의 단파장화, 렌즈의 대구경화가 더욱 더 곤란하게 되어, 고집적화의 진전에 수반하여 요구되는 회로 패턴의 미세화에 대응할 수 없게 되고 있다.
상기 공지 예의 위상 쉬프트 기술을 이용하면 노광빛의 파장의 1/2 정도까지는, 반도체 집적 회로 패턴의 미세화에 대응할 수 있다고 여겨지고 있지만, 그 이하는 지극히 곤란하다.
일본국특허 제3,120,474호 공보에 개시된 차광 패턴을 형성한 마스크와 그 투과광의 위상을 반전시키는 시프터 패턴을 형성한 기판을 중합한 투영 노광 방식에 있어서는, 마스크의 회로 패턴 면에 위상 쉬프트 패턴의 기판을 준비하면, 투영 노광의 패턴의 왜곡이 증가하여, 미세한 회로 패턴의 형성에 적합하지 않다는 문제가 있었다.
또한, 상기 일본국특개평 10－303114호에 기재되어 있는 액침식 투영 노광 장치에는, 미소한 거품의 발생, 노광빛의 반복 조사에 의한 액체의 온도 변화 등의 문제가 있다. 또한, 포토레지스트, 현상액의 재료에 제약이 있어, 실용화에 문제가 있다.
축소 투영 노광 장치는, 투영 렌즈와 웨이퍼 면으로 평면상의 상대 위치를 바꾸어, 웨이퍼 상에 마스크 패턴의 전사를 반복하는 것이다. 이 때문에, 예를 들면, 상기 액침식에 대해 액체를 고체로 그대로 치환하면, 축소 투영 렌즈와 웨이퍼면으로 평면상의 상대 위치를 바꿀 수가 없게 된다.
본 발명의 목적은, 축소 투영 노광법을 이용해, 노광 파장의 1/2보다 미세한 회로 패턴의 반도체 집적 회로 장치를 정밀도도 좋고, 또한 효율적으로 제조하는 수단을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 축소 투영 노광 장치에 의해 마스크에 형성된 패턴을 반도체 웨이퍼 상의 포토레지스트에 노광할 때에, 투영 노광 패턴 왜곡이 되는 투영 렌즈의 동면(瞳面)에서의 이상적(理想的)인 파면과의 광로장(光路長) 차이를 저감(低減)하고, 투영 렌즈의 실질적 개구수(開口數)를 증가시켜, 통상 실현될 수 있는 이상으로 미세한 패턴을 반도체 웨이퍼 상의 포토레지스트 면에 정밀도 좋게 노광하는 수단을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 마스크에 형성된 회로 패턴을 반도체 웨이퍼 상에 형성하기 위한 축소 투영 노광 장치 및 반도체 제조 프로세스 개발용 마스크의 개발비를 삭감하는 방법을 제공하는 것이다. 또한 반도체장치를 개발 제조하는 사용자의 투자 및 반도체 집적 회로의 제조 비용을 삭감하여, 효율 좋은 반도체 제조 기술을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 반도체 웨이퍼 상의 절연막, 도전막에 회로 패턴을 형성하는 공정에 있어서, 절연막, 도전막의 단차와 미세한 회로 패턴 형성의 문제를 해소하고, 노광빛의 파장보다 미세한 회로 패턴을 정밀도 좋게 형성하는 방법을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 액침노광(液浸露光)에 있어서의 미소한 거품의 발생, 액체의 온도 변화 등의 문제나 레지스터의 재료, 현상액 등의 제약을 해소하여, 회로 패턴 형성 프로세스의 개발비를 줄이는 방법을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 신규의 집적 회로의 개발에 대해, 집적도의 증가에 수반되는 회로 패턴의 미세화, 투영 노광에 의한 전사 패턴의 왜보정(歪補正)에 의한 설계 개발 공정수의 증가를 줄이는 방법을 제공하는 것이다.
본 발명의 구체적인 한 목적은, 미세한 집적 회로 패턴 형성에 대해서 위상 쉬프트 마스크 대신 차광 마스크를 적용 가능하게 하여, 마스크 제작비를 줄이는 방법을 제공하는 것이다.
본 발명의 상기 및 그 외의 목적과 신규한 특징은, 본 명세서의 기재 및 첨부 도면으로부터 밝혀질 것이다.
본원에 있어서 개시되는 발명 가운데, 대표적으로 그 개요를 간단하게 설명하면 다음과 같다.
즉, 본 발명은, 집적 회로 패턴을 형성한 마스크, 마스크의 집적 회로 패턴면에 접촉시킨 마스크 커버, 반도체 웨이퍼 상의 포토레지스트 면에 접촉시킨 웨이퍼 커버를 사용하여, 축소 투영 노광법에 의하여, 반도체 웨이퍼 상의 포토레지스트 면에 회로 패턴을 노광하는 것이다. 노광빛은, 마스크를 조명하고, 마스크 커버, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 반도체 웨이퍼 상의 포토레지스트를 노광시킨다. 웨이퍼 커버를 제거하고, 포토레지스트를 현상하여, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은, 두께를 한정하고, 마스크의 집적 회로 패턴 면에 접촉시킨 투명 마스크 커버를 준비하고, 축소 투영 노광법에 의해, 수차(收差)를 저감시켜 반도체 웨이퍼 상의 포토레지스트에 집적 회로 패턴을 노광하여, 정밀도 좋은 전사(轉寫) 패턴을 형성하는 것이다.
또한, 본원에 개시되는 발명 가운데, 다른 일실시예의 개요를 간단하게 설명하면 다음과 같다.
본 발명은, 포토레지스트 면에 접촉한 투명 액체로 이루어지는 웨이퍼 커버, 유리인 투영 렌즈 커버를 구비한 축소 투영 노광 장치로, 마스크의 집적 회로 패턴을 반도체 웨이퍼 상의 포토레지스트에 노광하는 장치이다. 노광빛이, 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈, 투영 렌즈 커버, 웨이퍼 커버를 투과 하고, 상기 반도체 웨이퍼 상의 포토레지스트 면에 결상하여, 노광하는 기능을 갖춘 장치이다.
또한, 본 발명은, 축소 투영 노광법을 이용하고 종래 마스크를 사용하여 반도체 웨이퍼 상에서 추가 축소한 회로 패턴을 형성한다. 추가 축소하는 방법은, 마스크 또는 웨이퍼 중 적어도 하나를 광축 방향으로 이동하는 수단, 또는 축소 투영 노광 장치의 투영 렌즈의 일부인 보정 렌즈를 광축 방향으로 이동하는 수단을 이용한다. 추가 축소하면서도 양호한 패턴을 형성하기 위해서, 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용한다. 노광빛은, 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하고, 반도체 웨이퍼 상의 포토레지스트 면에 마스크의 집적 회로 패턴을 결상하여, 노광한다.
또한, 본 발명은, 마스크에 형성한 집적 회로 패턴을 반도체 웨이퍼 상의 포토레지스트에 노광하기 위하여, 다음의 제1 기능 및 제2 기능 모두를 갖춘 축소 투영 노광 장치이다.
제1 기능은, 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하여 반도체 웨이퍼 상의 포토레지스트를 노광하는 기능이다. 노광빛은, 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 포토레지스트 면에 결상한다.
제2 기능은, 상기 웨이퍼 커버를 이용하지 않고 반도체 웨이퍼 상의 포토레지스트를 노광하는 기능이다. 노광빛은, 마스크, 축소 투영 노광 장치의 투영 렌즈를 투과하여, 포토레지스트 면에 결상한다.
또한, 본 발명은, 축소 투영 노광 장치의 노광빛의 광속(光束)이 마스크의 회로 패턴의 방향성과 주기성에 대응하여 마스크를 사선 방향에서 조명하는 수단과 포토레지스트 면에 접촉시킨 웨이퍼 커버를 함께 이용한다. 노광빛은, 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하고, 반도체 웨이퍼 상의 포토레지스트 면에 마스크의 집적 회로 패턴을 결상하고, 노광한다. 웨이퍼 커버의 매질 중에서 실질적으로 노광 파장이 단파장화되어, 사선 방향 조명에 의한 초해상(超解像) 효과를 상승시켜, 노광빛의 파장의 1/2보다 미세한 패턴을 형성할 수 있도록 한다.
또한, 본 발명은, 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하는 회로 패턴의 형성 공정과 웨이퍼 커버를 이용하지 않는 공정의 양쪽 모두를 포함하는 반도체 장치의 제조 방법이다. 웨이퍼 커버를 이용한 회로 패턴의 형성 공정에서는, 노광빛이 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하고, 반도체 웨이퍼 상의 포토레지스트 면에 마스크의 회로 패턴을 결상시켜 노광하고, 웨이퍼 커버를 제거한 후, 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 회로 패턴을 형성한다. 웨이퍼 커버를 이용하지 않는 회로 패턴의 형성 공정에서는, 노광빛이 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈를 투과하고, 반도체 웨이퍼 상의 포토레지스트 면에 마스크의 회로 패턴을 결상시켜 노광하고, 포토레지스트를 현상하여, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은, 회로 패턴의 위상 쉬프트 마스크와 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하고, 축소 투영 노광법에 의해, 반도체 웨이퍼 상에 회로 패턴을 전사하는 것이다. 위상 쉬프트 마스크에 의한 위상차광(位相差光)의 효과와 웨이퍼 커버 매질 중에서 실질적으로 노광 파장이 짧아지는 효과를 상승시켜, 노광 파장의 1/2 이하의 미세한 회로 패턴의 형성을 실현한다.
위상 쉬프트 마스크는, 마스크를 투과하는 노광빛의 부분적 위상을 반전시켜, 그 간섭을 이용하여, 전사 패턴의 해상도를 향상시킨 마스크이다. 노광빛은, 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하고, 반도체 웨이퍼 상의 포토레지스트 면에 마스크 투과광의 위상차이에 의한 간섭을 이용하여 집적 회로 패턴을 결상시켜 노광한다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은, 집적 회로 패턴을 형성한 마스크의 회로 패턴 면에 사선 방향 조명의 노광과 포토레지스트 면에 접촉시킨 웨이퍼 커버를 병용하고, 축소 투영 노광 장치에 의하여, 반도체 웨이퍼 상에 회로 패턴을 전사하는 것이다. 마스크의 회로 패턴 면에 사선 방향 조사(照射) 노광하는 수단은, 마스크의 회로 패턴의 방향성과 주기성에 대응하여 최적화된 각도만 기울여 마스크의 회로 패턴 면을 조명한다.
웨이퍼 커버 매질 중에서 실질적으로 노광 파장이 단파장화하고, 노광빛의 사선 방향 조사 방법과 웨이퍼 커버의 상승에 의해, 마스크 자체에 위상 차이를 마련하지 않아도, 광노광에 의한 한계에 가까운 미세한 회로 패턴의 형성을 실현한다. 노광빛은, 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 포토레지스트를 노광시킨다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은, 반도체 웨이퍼의 주면(主面)에 형성한 절연막을 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 표면 평탄화하고, 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하여 집적 회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의하여, 포토레지스트 노광하여, 반도체 웨이퍼 상의 절연막을 새김(engraving) 가공하는 것이다. 노광빛이, 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 반도체 웨이퍼의 포토레지스트를 노광한다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상하여, 에칭 마스크로 하고, 절연막의 새김(engraving) 패턴을 형성한다. 이렇게 함으로써, 절연막 단차(段差)의 영향이 적고, 정밀도가 좋은 새김(engraving) 패턴을 형성할 수 있다.
또한, 본 발명은 반도체 웨이퍼의 주면(主面)에 형성한 도전막 또는 그 하층막을 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 표면 평탄화한 후, 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하고, 집적 회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의하여, 포토레지스트 노광하여, 반도체 웨이퍼 상의 도전막의 회로 패턴을 가공하는 것이다. 노광빛이, 마스크를 조명하여, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 반도체 웨이퍼의 포토레지스트를 노광한다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상하여, 에칭 마스크로 하고, 도전막의 회로 패턴을 형성한다. 이렇게 함으로써, 도전막 단차(段差)의 영향이 적고, 정밀도가 좋은 회로 패턴을 형성한다.
또한, 본 발명은, 축소 투영 노광 장치의 투영 렌즈 개구수(開口數)가 1 이상으로 가정하고, 노광 광파장을 193 nm, 157 nm 등의 개개의 파장에 대응시켜 최소 치수의 회로 패턴을 설계한 마스크와 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하고, 마스크에 형성된 집적 회로 패턴을 축소 투영 노광 장치에 의하여, 반도체 웨이퍼 상에 회로 패턴을 전사하는 것이다.
마스크 설계에 이용한 축소 투영 노광 장치와 노광빛의 파장이 같음을 장치 이용해, 노광빛이 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과 하여, 반도체 웨이퍼 상의 포토레지스트를 노광한다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은, 종래의 집적 회로의 회로 패턴 데이터로부터 컴퓨터 처리의 방법이 사전 설정 가능한 데이터 변환 처리에 의해 얻을 수 있는 회로 패턴의 마스크와 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용해 집적 회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것이다.
종래의 집적 회로의 회로 패턴 데이터는, 투영 렌즈 개구수(開口數) 1 이하의 축소 투영 노광 장치에 의하여, 반도체 웨이퍼 상의 포토레지스트에 노광하여 패턴 형성할 수 있는 치수의 회로 패턴으로부터 구성되는 집적 회로 칩의 회로 패턴 데이터이다. 웨이퍼 커버를 이용한 회로 패턴의 형성에 적절한 집적 회로 패턴의 마스크는, 종래의 회로 패턴 데이터를 컴퓨터상으로 설정한 데이터 변환 처리에 의해 작성한다. 노광빛이, 마스크, 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과하여, 상기 반도체 웨이퍼 상의 포토레지스트를 노광시키고, 상기 웨이퍼 커버를 제거한 후, 상기 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
또한, 본 발명은 종래에 위상 쉬프트 마스크와 축소 투영 노광 장치에 의해 미세 회로 패턴을 형성하고 있던 것을, 차광(遮光) 마스크와 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하여 노광하는 방식으로 전환하여 미세 회로 패턴을 형성하는 것이다.
종래의 위상 쉬프트 마스크를 형성하는 바탕이 되었던 집적 회로 칩의 회로 패턴 데이터로부터 투과광에 위상차이를 두지 않는 마스크로 하는 처리에 의해 얻을 수 있는 회로 패턴의 마스크를 작성한다. 노광빛은 차광 마스크, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 반도체 웨이퍼 상의 포토레지스트를 노광한다. 웨이퍼 커버를 제거한 후, 포토레지스트를 현상하여, 반도체 웨이퍼 상에 회로 패턴을 형성한다.
도 1은 본 발명의 일 실시예인 반도체 집적 회로 장치의 제조 방법에 이용하는 마스크, 축소 투영 노광 장치, 반도체 웨이퍼의 전체 구성도의 일례를 나타내고 있다.
도 2는 광학 설계한 축소 투영 렌즈와 마스크의 회로 패턴 면에 마스크 커버를 준비했을 때의 배치도와 레이 트래싱법에 따르는 광속(光束)의 플롯도이다.
도 3은 광학 설계한 축소 투영 렌즈에 마스크 커버를 준비하지 않았을 때의 파면(波面) 수차(收差)이다.
도 4는 마스크 커버의 두께에 대한 축소 투영 렌즈의 파면 수차를 도출한 평가 데이터이다.
도 5는 마스크 커버 두께와 마스크 면과 결상면 위치를 광축 방향에 위치를 최적화한 파면 수차이다.
도 6은 도 1에 장착되는 마스크, 반도체 웨이퍼 및 웨이퍼 커버의 로더부의 설명도이다.
도 7은 마스크 면에의 사선방향 조명과 웨이퍼 커버를 병용한 노광 방법의 설명도이다.
도 8은 축소 배율의 추가 변경 및 웨이퍼 커버를 이용한 노광 방법의 설명도이다.
도 9는 마스크 커버를 이용한 마스크의 일례의 전체 평면도 및 단면도이다.
도 10은 마스크 커버를 이용한 마스크의 공정 플로우 설명도이다.
도 11은 회로의 설계 공정을 설명하기 위한 공정 흐름도이다.
도 12는 종래 집적 회로 데이터의 룰 변환과 웨이퍼 커버를 이용한 노광 방법의 설명도이다.
도 13은 종래 집적 회로 데이터의 룰 변환과 웨이퍼 커버를 이용한 노광 방 법의 설명도이다.
도 14는 반도체 장치의 제조 공정에 있어서의 포토리소그래피 공정의 흐름도이다.
도 15는 본 실시예의 반도체 장치의 게이트 패턴 형성 흐름도이다.
도 16은 본 실시예의 반도체 장치의 절연막 패턴 형성 흐름도이다.
도 17은 본 실시예의 반도체 장치의 도전막 패턴 형성 흐름도이다.
도 18은 본 실시예의 반도체 장치의 도전막 패턴 형성 흐름도이다.
도 19는 웨이퍼 커버를 이용한 노광과 웨이퍼 커버를 이용하지 않는 노광에 의한 반도체 장치의 설명도이다.
<부호의 설명>
도 1：
EXP　축소 투영 노광 장치
E1　광원
E2　밀러
E3　콘덴서 렌즈
E4　마스킹 브레이드
E5　얼라인먼트(alignment) 기구부
E6　마스크용 XYZ 구동 스테이지
E7　축소 투영 렌즈
E8　웨이퍼용 XYZ 구동 스테이지
E9　배율 교정, 포커스 교정용 센서
M1　마스크
M2　마스크 커버
W1　반도체 웨이퍼
W2　웨이퍼 커버
도 2：
(a) 마스크 패턴 면
(b) 마스크 커버
(c) 투영 렌즈
(d) 결상면
도 6：
M1　마스크
E7　축소 투영 렌즈
W1　반도체 웨이퍼
W2　웨이퍼 커버
E11　웨이퍼 로더
E12　웨이퍼 커버 로더
E13　마스크 로더
도 7：
M1　마스크
E7　축소 투영 렌즈
W1　반도체 웨이퍼
W2　웨이퍼 커버
W3　포토레지스트
B1　사선 방향 조명광
B2　0차 회절광
B3　1차 회절광
도 8：
M1　마스크
E7　축소 투영 렌즈
E8　웨이퍼용 XYZ 구동 스테이지
W1　반도체 웨이퍼
W2　웨이퍼 커버
W4　추가 축소 노광에 의한 반도체 칩
W5　통상 축소 노광에 의한 반도체 칩
도 9：
M1　마스크
M2　마스크 커버
M3　차광 금속막
M4　전사(轉寫) 배율 계측 패턴
M5　레티클(reticle) 얼라인먼트(alignment) 마크
M6　칩 얼라인먼트 마크
M7　포커스 맞춤 패턴
M8　전사용 회로 패턴
M9　제품명, 공정명, 바코드 외 마스크 ID
도 10：
M1　마스크
M2　마스크 커버
M11　레지스터
M12　크롬막
M13　석영 유리 기판
MP1　레지스터 도포 공정
MP2　전자빔 노광, 현상 공정
MP3　크롬 에칭, 레지스터 제거 공정
MP4　커버 유리
MP5　반사 방지막 도포 공정
MP6　커버 유리 접합 공정
도 19：
M1　마스크
E7　축소 투영 렌즈
W1　반도체 웨이퍼
W2　웨이퍼 커버
E8　웨이퍼용 XYZ 구동 스테이지
본 실시예를 상세하게 설명하기 전에, 본 실시예에 있어서의 용어의 의미를 설명하면 다음과 같다.
반도체 웨이퍼란, 반도체 장치의 제조에 이용되는 실리콘 그 외의 반도체 단결정 기판, 사파이어 기판, 유리(글라스) 기판 그 외의 절연, 반절연 또는 반도체 기판 등 , 및 이러한 복합적 기판이며, 절연층, 에피텍샬 반도체층, 그 외의 반도체층 및 배선층 등을 형성하여 집적 회로를 형성하는 것이다. 또한, 기판 표면의 일부 또는 전부를 다른 반도체, 예를 들면 실리콘-게르마늄(SiGe) 등으로 해도 좋다.
또한, 마스크란, 포토마스크(photomask) 및 레티클(reticle) 등과 같은 노광 원판을 포함하는 것으로, 마스크 상에 빛을 차폐하는 패턴이나 빛의 위상을 변화시키는 패턴을 형성한 것이다. 또한, 하프톤형 위상 쉬프트 마스크는, 위상 쉬프트 마스크의 일종으로 투과율이 1% 이상, 40% 미만으로, 그것이 없는 부분에 대해 투과광의 위상을 반전시키는 하프톤 시프터 막을 가지는 것이다.
또한, 축소 투영 노광 장치란, 마스크에 형성된 회로 패턴을 반도체 웨이퍼 등의 시료 표면에 형성한 포토레지스트를 노광하기 위한 장치이다. 여기에서, 투영 렌즈와 웨이퍼 면의 평면상의 상대 위치를 연속해 바꾸거나(스캐너), 또는 단시 간의 스텝 앤드 리피트를 하여 바꾼다(스테퍼). 노광 장치의 광원은, 예를 들면 i선(파장 365 nm), KrF(파장 248 nm), ArF(파장 193 nm) 또는 F2 가스 레이저광(파장 157 nm) 등과 같은 노광빛을 방사하는 것이 가능한 단색광원이다. 노광빛은, 파장에 의해, 자외광, 원자외광, 진공자외광 등으로 불리는 것이 있다.
이하의 실시예에 있어서는 편의상 그 필요가 있어, 몇 개로 분할하여 설명한다. 특히 명시했을 경우를 제외하고는, 이 실시예들은 서로 무관계한 것이 아니고, 일방은 타방의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 이하의 실시예에 있어서, 구성요소 등의 형상, 위치 관계 등을 언급할 때는, 특히 명시했을 경우 및 원리적으로 분명하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것이다.
<실시예 1>
실시예 1은, 집적 회로 패턴을 형성한 마스크와 축소 투영 렌즈를 이용해 반도체 웨이퍼 상의 포토레지스트 면에 회로 패턴을 노광하기 위한 마스크, 축소 투영 노광 장치, 및 집적 회로 패턴의 형성 방법에 관한 것이다.
제1 발명은, 집적 회로 패턴을 형성한 마스크, 마스크의 집적 회로 패턴 면에 접촉시킨 마스크 커버, 반도체 웨이퍼 상의 포토레지스트 면에 접촉시킨 웨이퍼 커버를 이용하고, 축소 투영 노광법에 의해, 반도체 웨이퍼 상에 회로 패턴을 노광하는 방법이다. 노광빛은, 마스크를 조명하여, 마스크 커버, 축소 투영 노광 장치의 투영 렌즈, 웨이퍼 커버를 투과하여, 반도체 웨이퍼 상의 포토레지스트를 노광시킨다. 노광 후, 웨이퍼 커버를 제거하고, 포토레지스트를 현상하여, 반도체 웨 이퍼 상에 미세한 회로 패턴을 형성시킨다.
도 1은, 반도체 집적 회로 장치의 제조에 이용하는 마스크, 축소 투영 노광 장치, 반도체 웨이퍼의 전체 구성도의 일례를 나타내고 있다. 마스크에는 회로 패턴면에 접촉시킨 마스크 커버를, 반도체 웨이퍼에는 포토레지스트 면에 접촉시킨 웨이퍼 커버를 마련하고 있다. 축소 투영 렌즈단과 웨이퍼 커버와의 사이에 미소(微小) 갭을 마련해 두고 있다. 이 축소 투영 노광법에 의하여, 노광빛의 파장보다 미세한 회로 패턴을 형성할 수 있다.
우선 도 1에 나타낸 마스크 커버와 관련하여, 일본국특허 제3,120,474호와의 차이를 설명하고, 계속해서 본 발명의 특징을 설명한다.
일본국특허 제3,120,474호에 기재된 방법에 있어서는, 마스크의 회로 패턴면과 축소 투영 렌즈와의 사이에 두꺼운 고굴절률의 투명 매체를 준비하면, 전사 패턴의 왜곡이 증가하여 전사할 수 있는 회로 패턴의 해상도가 열화 하는 문제가 있었다. 특히 노광빛의 파장보다 미세한 회로 패턴의 경우, 정밀도가 부족하여, 파면수차(波面收差)의 문제가 있는 것으로 판명되었다. 즉, 공지예가 되는 일본국특허 제3,120,474호는, 마스크의 회로 패턴면과 축소 투영 렌즈와의 사이에 두꺼운 고굴절률 매질을 준비했을 경우의 파면 수차를 고려하고 있지 않았다.
전사 패턴 왜곡의 문제 해결을 위해, 본 발명자는, 위상 쉬프트 수단이 되는 유리 기판과 차광 패턴을 형성한 마스크 기판을 겹쳐서 준비했을 경우의 파면 수차의 실험을 수행했다. 본 발명자는, 마스크의 회로 패턴면과 축소 투영 렌즈와의 사이에 굴절률이 1보다 큰 매질의 마스크 커버를 준비했을 경우의 파면 수차는, 마 스크의 회로 패턴면, 축소 투영 렌즈, 결상면의 광축 방향 위치를 미조정(微調整)하면 큰 폭으로 감소하는 것을 발견했다.
또한, 본 발명자는, 마스크 커버의 재질로서 합성 석영 유리를 이용했을 때, 마스크 커버를 금번의 축소 투영 렌즈에서는 0.3 mm 정도로 하여도, 종래 예측과 달리 마스크 커버를 준비하지 않는 경우보다 파면 수차가 감소하는 것을 찾아냈다.
게다가 본 발명자는, 노광(露光) 파장(波長), 개구수(開口數), 수차(收差)가 같은 축소 투영 렌즈를 이용했을 경우에 있어서도, 웨이퍼의 포토레지스트 면에 웨이퍼 커버를 이용하는 노광법에 의해, 전사된 회로 패턴의 해상도가 향상하는 것을 찾아냈다.
이하, 본 발명의 근거에 관련하여, 도 2부터 도 5를 이용하여 설명한다.
도 2는, 광학 설계한 축소 투영 렌즈와 마스크의 회로 패턴면에 굴절률이 1보다 큰 매질의 마스크 커버를 마련했을 때의 배치도와 레이 트래싱법에 따르는 광속의 플롯도이다. 광학 설계한 축소 투영 렌즈는, 파장 λ가 248 nm의 KrF(크리프톤후로라이드) 엑시머 레이저를 이용하고, 개구수 0.75이다. 마스크 커버는, 재질로서 합성 석영 유리를 이용하고, 마스크의 회로 패턴면에 접촉 배치하여, 그 두께를 바꿀 수 있도록 하였다.
도 3은, 광학 설계한 축소 투영 렌즈에 마스크 커버의 두께가 0 mm, 즉, 마스크 커버를 마련하지 않았을 때의 파면 수차이다. 이 파면 수차는, 축소 투영 렌즈의 사출동면(射出瞳面)에 형성한 이상적인 참조 파면과의 광로장차(光路長差)이며, 결상면으로부터 렌즈를 본 화각(畵角) 전체에 대한 광로장차(光路長差)를 나타 내고 있다. 설명을 간단하게 하기 위해서, 파면 수차로서 rms치를 사용한다. 설계한 투영 렌즈는, 도 3에 나타낸 것처럼, rms치가 0.0017 λ까지 작게 하는 것에 성공한 투영 렌즈이다. 이에 의해, 투영 렌즈에 의미 있는 평가를 할 수 있다.
상기의 축소 투영 렌즈를 이용하고, 마스크의 패턴면에 2.3 mm(0.09 인치) 두께의 합성 석영 기판으로 이루어진 마스크 커버를 준비했을 때, 마스크 커버를 포함한 축소 투영 렌즈의 파면 수차는, rms치가 0.3314 λ로 되었다. 이 값은 마스크 커버를 마련하지 않았던 경우를 기준으로 하면 약 200배 격증한 것이다.
본 발명자는, 축소 투영 렌즈와 마스크 커버가 이러한 큰 파면 수차 상태가 되면, 투영상(投影像) 패턴이 엉망인 상태가 되어, 패턴을 형성할 수 없다는 것을 확인했다.
같은 재질, 두께의 마스크 커버와 축소 투영 렌즈를 이용하고, 마스크 면과 결상면 위치를 광축 방향으로 위치를 보정해 최적화하면, 마스크 커버를 포함한 축소 투영 렌즈의 파면 수차는, rms치가 0.0089 λ까지 감소했다. 본 발명자는, 동일한 축소 투영 렌즈를 이용해도, 마스크 면과 결상면 위치를 광축 방향으로 위치를 보정하고 최적화하면 파면 수차가 격감하는 것을 찾아냈다.
도 4는, 마스크 커버의 두께에 대해서, 설계한 축소 투영 렌즈의 파면 수차의 변화를 조사한 것이다. 마스크 커버의 재질은, 굴절률 1.47의 합성 석영 유리이다. 파면 수차는, 마스크 커버를 마련하면 그 두께에 따라 격증한다. 도 4에 도시된 바와 같이, 마스크 면과 결상면 위치를 광축 방향으로 보정하여 최적화했을 경우, 그 파면 수차는 마스크 커버의 두께에 의존하여 변화했다.
축소 투영 렌즈와 마스크 위치, 웨이퍼 위치를 광축 방향으로 조정하고 최적화했을 경우의 파면 수차는, 축소 투영 렌즈를 블랙 박스로서 취급하는 종래 방식으로는 예측할 수 없는 결과이다. 상기한 점에 대해 기재한 논문, 특허는 본 발명자가 아는 한 없다
본 발명자는, 마스크 커버의 두께를, 0.1 mm로부터 0.6 mm로 하고, 마스크 면과 결상면 위치를 광축 방향으로 위치를 보정해 최적화하면, 마스크 커버를 마련하지 않았던 때보다 작아지는 것을 찾아냈다. 마스크 커버의 두께가 0.3 mm일 때, 축소 투영 렌즈의 파면 수차는, 도 5에 도시된 바와 같이, rms치가 0.0008 λ이다.
축소 투영 광학 시스템에서는, 마스크 상의 한 점으로부터 나온 빛이 웨이퍼 상의 포토레지스트 면의 한 점에 결상한다. 결상 투영 광학계에 있어서, 마스크 면인 물면(物面)과 웨이퍼면인 결상면(結像面)은, 투영 렌즈를 사이에 두어 일대일 대응한다. 만일, 웨이퍼면으로부터 빛을 조사한다면, 광속(光束)은 최단 거리가 되는 광로 패스를 반대로 진행하여, 마스크 면의 대응 개소(箇所)에 결상한다.
상기의 검토로부터, 본 발명자는, 마스크의 회로 패턴면이 아니고, 웨이퍼 상의 포토레지스트 면에 웨이퍼 커버를 부가하고, 축소 투영 렌즈를 이용하여 포토레지스트 면에 노광하면 패턴 전사의 해상도가 향상하는 것을 알아냈다.
상기의 발견을 바탕으로 하면, 본 발명의 가장 효과가 있는 형태는, 집적 회로를 형성한 마스크로부터 포토레지스트까지의 노광빛의 경로에, 축소 투영 노광 렌즈 외에 마스크 커버, 웨이퍼 커버를 마련하고, 마스크, 축소 투영 노광 렌즈와 반도체 웨이퍼의 광축 방향 위치를 최적화하여 조정하여, 미세한 회로 패턴의 정밀 도 높은 전사를 실현하는 것이다.
상기 방법은, 축소 투영 렌즈 단과 웨이퍼 면과의 사이 전체를 액체로 채운 액액노광(液侵露光) 장치와는 다르다. 축소 투영 렌즈 단과 웨이퍼 면과의 사이 전체를 굴절률이 1보다 큰 매질로 채울 필요가 없다는 것에 특징이 있다. 축소 투영 노광 장치로서는, 투영 렌즈와 웨이퍼 면과 평면상으로 그 상대 위치를 바꿀 수 있어야 하는 것이 불가결하고, 축소 투영 렌즈 단과 웨이퍼 커버와의 사이에 협소 갭을 마련했다.
본 발명의 실시 형태로서는, 포토레지스트 면 상에 소정의 두께의 웨이퍼 커버를 마련하는 것으로, 전사 패턴의 해상도를 향상시킬 수가 있다. 이하에, 도 1에 나타낸 실시예 1의 축소 투영 노광 장치와 웨이퍼 커버에 대해 상세하게 설명한다.
축소 투영 노광 장치는, 축소비 5：1의 스테퍼를 개조한 것이다. 마스크(M1)는, 실제의 집적 회로 패턴의 약 5배로 확대된 회로 패턴 원화가 형성된 레티클(reticle)이다. 본 명세서에서는, 이 레티클(reticle)을 마스크라고 기재한다.
축소 투영 노광 장치의 광원(E1)은, 예를 들어 i선(파장 365 nm), KrF(파장 248 nm), ArF(파장 193 nm) 또는 F2가스 레이저광(파장 157 nm) 등과 같은 노광빛을 방사하는 것이 가능한 단색광원이다. 광원(E1)으로부터 방사된 노광빛은, 밀러(E2) 및 콘덴서 렌즈(E3)를 개입시켜 마스크(M1)에 조사되고, 다시 마스크 커버(M2)를 투과하여 축소 렌즈(E7)와 웨이퍼 커버(W2)를 통해서 반도체 웨이퍼(W1) 의 주면(主面)(디바이스 형성면)의 포토레지스트에 조사된다. 마스크(M1)는, 그 제1 주면을 반도체 웨이퍼(W1) 측을 향하게 한 상태로 놓여져 상기 제1 주면에 접촉하고, 노광빛에 대해서는 투명한 마스크 커버(M2)가 설치되어 있다.
반도체 웨이퍼(W1)는, XYZ 스테이지(E8)상에 배치되어 있다. 이 반도체 웨이퍼(W1)의 주면에는, 노광빛에 대해 감광성을 가지는 포토레지스트가 형성되어 있다. 이 포토레지스트 면에 접촉된 웨이퍼 커버(W2)가 설치되어 있다. 웨이퍼 커버는, 굴절률이 높은 재질이 바람직하다. 웨이퍼 커버(W2)는, 노광빛에 대해서 실질적으로 투명한 마스크의 기판 재료인 합성 석영 유리(1 mm 두께, 굴절률이 1.47)를 이용했다. 투영 렌즈의 결상면 측의 렌즈 단면과 웨이퍼 커버와의 갭은, 100미크론으로 했다. 웨이퍼 커버는, 투영 렌즈의 결상면 측의 렌즈 단면으로부터 포토레지스트 면까지, 90%이상이 되는 광로장(光路長)의 두께로 되었다. 투영 렌즈의 결상면측의 렌즈 단면으로부터 포토레지스트 면까지의 광로장에 대해, 웨이퍼 커버의 두께를 증가시키는 만큼, 전사 패턴의 해상도 향상의 큰 효과를 얻을 수 있다. 투영 렌즈의 결상면 측의 렌즈 단면과 웨이퍼 커버와의 갭은, 질소 가스 등을 충전해, 가스압을 검출하도록 했다. 이에 의해, 갭의 폭의 변동을 억제하도록 했다.
도 6은, 도 1에 장착되는 마스크, 반도체 웨이퍼 및 웨이퍼 커버의 로더부를 나타낸 것이다. 마스크 커버는, 후술하는 바와 같이, 마스크와 일체화되어 있어, 마스크 로더는 1개소(箇所)이다. 반도체 웨이퍼는, 1 장뿐만이 아니라 여러 장을 노광 처리할 필요가 있다.
일부 반도체 웨이퍼 상의 포토레지스트에 부착한 이물이 다른 반도체 웨이퍼 의 노광에 영향을 주지 않도록, 반도체 웨이퍼와 웨이퍼 커버는 각각 독립한 로더부를 마련했다. 1 매의 웨이퍼 커버에 여러 장의 웨이퍼를 접촉시키도록 하면, 포토레지스트, 미소이물(微小異物)이 웨이퍼 커버에 부착하여, 다른 웨이퍼에 대해 전사 결함을 일으키는 요인이 된다.
여기서, 웨이퍼 커버는, 1 매의 반도체 웨이퍼의 포토레지스트에 접촉시켜 노광 처리하면 직접적으로 세정 클리닝 할 수 있도록, 웨이퍼의 노광 처리와 독립해 노광 장치에 로드와 언로드될 수 있도록 하였다.
반도체 웨이퍼와 웨이퍼 커버는, 각각의 로더로부터 반송(搬送) 암에서, 노광 스테이지에 일체화되어 이동 적재된다. 웨이퍼 커버는 반도체 웨이퍼보다 외형 치수를 크게 하였다. 웨이퍼 커버는 노광 전에 웨이퍼의 포토레지스트 면에 접촉시켜, 함께 노광 스테이지 상에서 투영 렌즈와 반대 측으로부터 진공 척(chuck)에 의해 보관 유지하도록 하였다.
웨이퍼 커버는, 진공 척을 이용하지 않고, 반도체 웨이퍼의 포토레지스트 면에 소량의 순수(純水)를 적하(滴下)하고, 웨이퍼 커버를 밀착하고, 웨이퍼와 일체로 하여 취급하도록 해도 괜찮다.
반도체 웨이퍼 상의 포토레지스트에 부착한 이물(異物)이 다른 반도체 웨이퍼의 노광에 영향을 주지 않도록 하는 것은, 액침노광(液浸露光) 방식을 채용하는 경우에도 불가결한 아이디어이다. 본 발명의 노광 장치는, 웨이퍼 커버로서 순수한 물(純水)을 이용하는 액침노광 장치라고 해도 노광할 수 있도록 하였다. 액침노광 장치에서는, 투명 액체를 투영 렌즈에 직접 접촉 상태로서 사용하면, 투영 렌 즈 표면에 이물이 부착되는 것을 알 수 있었다. 게다가 투영 렌즈 표면에 부착한 이물을 클리닝 제거하는 수단을 사용하면, 액침노광 시에 투명 액체 중 거품이 발생하는 요인이 되는 것을 알게 되었다.
이에 대한 대응 수단으로, 투명 액체를 웨이퍼 커버로 하는 경우, 투영 렌즈의 결상면 측에 렌즈 커버를 준비했다. 이 렌즈 커버는, 투영 렌즈와 같은 재질의 합성 석영을 이용하여 간단하게 치환 교환될 수 있도록 하였다.
마스크의 회로 패턴의 방향성과 주기성에 대응하여, 노광빛을 분할하고, 사선방향 조명을 함과 동시에 반도체 웨이퍼의 포토레지스트 면에 웨이퍼 커버를 마련해 축소 투영 노광할 수 있도록 하였다. 도 7에 도시된 바와 같이, 분할한 일방의 노광빛은, 마스크의 회로 패턴면을 사선방향 조명하고, 축소 투영 렌즈, 웨이퍼 커버를 투과하여, 상기 웨이퍼 상의 포토레지스트 면에 결상하여, 노광한다.
노광빛을 비스듬하게(사선 방향으로) 조명하는 방식은, 마스크의 패턴의 방향성과 주기성에 대응하여 사선방향 조명의 각도를 바꾼다. 사선방향 조명의 각도는, 광학계 광축으로부터 편심(偏芯)한 위치에 2개 또는 4개의 개구부를 가지는 특수한 막벽(diaphragm)를 조명 광학계 중에 삽입하고, 광축 중심으로부터의 개구부의 위치를 바꾸어 실현되었다. 사선방향 조명광을 하는 것으로, 마스크의 회로 패턴에서 생긴 0차 회절광, ＋1차 회절광, 1차 회절광의 방향도 변화한다.
도 7에 도시된 바와 같이, 분할한 일방의 노광빛은, 마스크 면을 사선방향 조사하고, 0차 회절광과 ＋1차 회절광에 의해 결상을 얻도록 하고 있다. 이 사선방향 조사 방식은, 마스크의 회로 패턴이 x방향 또는 y방향으로 균일하게 줄지어 있을 때 유효하다.
마스크의 회로 패턴면에의 노광빛의 조명 각도의 변경 수단과 웨이퍼 커버 수단을 병용함으로써, 웨이퍼 커버 매질 중에서 노광빛의 파장이 짧아져 노광빛의 파장보다 미세한 회로 패턴을 정밀도 좋게 형성할 수 있도록 한다.
마스크 면을 조명하는 노광빛의 광축의 중앙부를 원형상(円形狀)으로 차폐(遮蔽)하고, 링상(狀)의 노광빛을 이용할 수 있도록 하였다. 이에 의해, 상기의 사선방향 조명에 대해, 45도 방향의 회로 패턴의 해상도가 열화 하는 문제를 개선시켰다.
축소 투영 노광 장치의 노광빛이 마스크의 회로 패턴에 대응하여 마스크 면을 사선방향 조명하고, 웨이퍼 커버를 투과하여, 상기 웨이퍼 상의 포토레지스트 면에 결상하는 것으로, 전사 패턴의 해상도 향상을 가능하게 했다.
실시예 1의 축소 투영 노광 장치에서는, 웨이퍼 커버 두께와 관련하여, 웨이퍼 커버마다의 변동, 웨이퍼 커버 상의 위치에 의한 변동을 계측하는 수단을 준비했다. 웨이퍼 커버 두께의 계측용 레이저를 이용하여 포토레지스트 면과 웨이퍼 커버 표면에 레이저 빛을 사선방향 조사하여, 그 반사광의 위치를 검출하도록 하였다.
포토레지스트 면 대신에 포토레지스트 면에 대응한 상기 축소 투영 노광 장치의 소정의 부위, 또한, 웨이퍼 커버 표면 대신에 웨이퍼 커버 표면에 대응한 축소 투영 노광 장치의 소정의 부위에 레이저 빛을 사선방향 조사(照射)하고, 그 반사광의 위치를 검출하는 것으로 대용(代用)할 수 있다.
도 8에 도시된 바와 같이, 마스크에 형성된 집적 회로 패턴을 반도체 웨이퍼 상의 포토레지스트 면에 전사할 때, 미리 설정된 축소 배율에서의 노광에 추가하여 축소 배율을 0.5배 정도까지 곱한 노광이 가능하도록 하였다. 축소 배율의 변경은, 마스크, 반도체 웨이퍼를 광축 방향으로 이동시켜 실현되었다. 축소 투영 노광 장치의 투영 렌즈의 일부를 구성하는 보정 렌즈를 광축 방향으로 이동시켜도 좋다. 상기 축소 배율 추가와 웨이퍼 커버 노광에 의하여, 종래 노광 장치용으로 준비한 마스크를 그대로 유용(流用)하여, 집적 회로 칩 전체가 축소된 회로 패턴을 전사하기 위한 노광이 가능하도록 하였다.
본 발명의 축소 투영 노광 장치는, 반도체 웨이퍼의 포토레지스트 면에 웨이퍼 커버를 준비했을 경우와 준비하지 않는 종래의 웨이퍼에 대해서도 축소 투영 노광할 수 있도록 하였다. 즉, 마스크의 회로 패턴 면과 축소 투영 렌즈와 웨이퍼 면과의 광축 방향의 위치를 조정하고 최적화하여, 웨이퍼 면에 웨이퍼 커버를 마련한 노광과 마련하지 않는 노광이 가능하도록 하였다. 웨이퍼 면에 웨이퍼 커버를 준비한 노광과 준비하지 않는 노광을 실현하는 기능은, 축소 투영 렌즈를 구성하는 렌즈의 일부를 광축 방향으로 위치를 조정 이동시켜도 괜찮다. 또한, 축소 투영 렌즈계에 별도의 렌즈를 추가하여도 괜찮다.
동일한 반도체 장치 또는 동일 계열의 반도체 장치의 노광 공정에 있어서, 러프 패턴을 전사하기 위한 노광 공정과, 파인 패턴을 전사하기 위한 노광 공정으로 노광 방법을 구별하여 사용한다. 파인 패턴은, 높은 치수의 정밀도가 요구되는 패턴으로, 노광빛의 파장보다 작은 패턴을 반도체 웨이퍼 상에 전사하는 경우의 패 턴이다. 예를 들면 MOS 디바이스의 게이트 전극 패턴이나 반도체 장치의 배선 패턴이 이에 해당하고, 웨이퍼 커버를 이용한 축소 투영 노광 방법을 적용할 수 있다.
또한, 러프 패턴은 파인 패턴에 비해 높은 치수의 정밀도가 요구되지 않는 패턴으로, 노광빛의 파장보다 큰 패턴을 반도체 웨이퍼에 전사하는 경우의 패턴이다. 예를 들면 MOS 디바이스의 소스 및 드레인 용의 반도체 영역의 패턴이나 활성 영역(분리 영역)의 패턴 등이 이에 해당한다. 이것들은, 웨이퍼 커버를 이용하지 않는 종래의 노광 방법을 적용할 수가 있다.
다음으로, 실시예 1의 마스크에 대해 상세하게 설명한다. 도 9는, 실시예 1의 마스크의 평면도와 단면도이다. 도 9에 도시된 바와 같이, 회로 패턴 면에 마스크 커버의 유리(M2)가 겹쳐서 일체화되어 있다. 도 9에 있어서, 마스크(M1)를 구성하는 마스크의 기판은, 예를 들면 노광빛에 대해서 투명한 평면 사각형 모양의 합성 석영 유리판으로부터 이루어지고, 제1 주면(主面)과 그 반대면(이면(裏面)) 측의 제2 주면을 가지고 있다. 마스크의 기판 1의 제1 주면에는, 외주(外周)로 테두리를 돌린 차광대(M3)를 가지는 전사 영역(M8)이 있다. 노광빛을 차광하는 막은, 예를 들면 크롬(Cr) 등과 같은 금속막으로부터 이루어진다.
노광에 있어서는, 마스크(M1), 축소 투영 렌즈(E7), 및 웨이퍼(W1)의 사이에 마스크 커버와 웨이퍼 커버(W2)가 광로 상에 존재하고, 이러한 두께의 변동이 마스크 패턴의 전사에 영향을 준다. 이 때문에, 도 9에 도시된 마스크 상의 전사 영역의 주위(周圍) 영역에, 전사 배율 계측 패턴(M4a, M4b)과 포커스 맞춤용 패턴(M7) 을 준비했다. 포커스 맞춤용 패턴(M7)은 라인 앤드 스페이스 패턴을 이용하고, 광검출기(E9)에 의해, 검출기 상에 결상되는 패턴의 콘트라스트가 가장 좋도록 했다. 상기 광검출기(E9)는, 상기 웨이퍼면 또는 웨이퍼 면상과 동일 광축면 위치에 준비되어 있다.
웨이퍼 상에의 노광 전에, 노광 장치의 스테이지(E8)에 설치되어 있는 광검출기(E9)에 의해, 마스크에 형성한 전사 배율 계측 패턴(M4a, M4b), 포커스 맞춤용 패턴(M7)의 투과광이 웨이퍼의 웨이퍼 커버를 투과한 상태에서 검출한다. 마스크(M1) 면의 배율 규칙의 기준이 되는 마크 패턴(M4a, M4b)의 위치 좌표는, 광검출기(E9)에 의해, 마스크 상에서의 위치 좌표가 기존의 전사 배율 계측 패턴(M4a, M4b)에 대응한 광신호를 검출하고, 레이저 간섭에 의해 고정밀도로 계측되어 있는 웨이퍼 스테이지 위치 좌표계를 기준으로 계측했다. 상기 마크 패턴(M4a, M4b)의 위치 좌표를 계측했을 때, 마크 패턴의 위치가 스테이지 상의 소정의 위치가 되도록 마스크 배율을 맞추어 마스크 면, 결상면을 광축 방향으로 미이동(微移動)해 교정한다. 상기 마스크와 웨이퍼를 광축 방향으로 미이동시키는 기구를 준비하여 전사 배율을 교정할 수 있도록 하였다. 이 교정은, 마스크 면, 결상면을 광축 방향으로 미이동하는 대신에 축소 투영 렌즈의 일부를 이동시켜도 좋다.
마스크, 웨이퍼를 광축 방향으로 미이동하는 기구, 또는 상기 축소 투영 노광 장치의 투영 렌즈의 일부를 구성하는 보정 렌즈를 광축 방향으로 미이동시키는 기구를 준비하여 노광빛이 웨이퍼 커버를 투과할 때의 웨이퍼 커버 두께 변동에 의 한 전사 배율 보정과 결상면 위치 보정을 할 수 있도록 하였다.
노광빛은, 마스크 커버, 웨이퍼 커버를 투과하고, 상기 웨이퍼 상의 포토레지스트 면에 결상하도록 노광될 수 있게 한다. 노광 후, 웨이퍼 커버(W2)를 없애고, 포토레지스트를 현상하여, 마스크(M1)의 패턴을 반도체 웨이퍼(W1) 상에 전사 했다.
축소 투영 노광 장치의 콘덴서 렌즈(E3)와 마스크(M1)와의 사이의 노광빛의 광로에는, 마스킹 브레이드(E4)가 개재되고 있다. 마스킹 브레이드(E4)는 마스크(M1)의 노광 영역을 선택하기 위한 기구부이다.
축소 투영 노광 장치의 광원(E1), 마스크(M1), 반도체 웨이퍼(W1)와의 사이의 노광로(露光路)에는, 얼라인먼트 기구부(E5)가 개재되어 있다. 얼라인먼트 기구부(E5)에서는 마스크(M1)와 축소 투영 노광 장치 및 반도체 웨이퍼(W1)와의 얼라인먼트 정보를 광학적으로 판독하여 검출한다.
이러한 패턴은 상기한 마스킹 브레이드(E4)에 의해 노광빛이 차단되어 웨이퍼 상에 전사되지 않는다.
다음으로, 마스크(M1)의 칩 얼라인먼트 마크(M6)와 웨이퍼 상에 형성된 위치 맞춤 마크를 검출하고, 중합(重合)하는 것에 의해, 마스크 상의 회로 패턴의 웨이퍼 상에의 중합(重合) 정도(精度)를 확보했다.
도 9의 M5는, 마스크(M1)와 축소 투영 노광 장치 또는 반도체 웨이퍼와의 위치 맞춤에 이용하는 얼라인먼트 마크 패턴이다. 마스크(M1)의 제1 주면의 차광대(遮光帶) 영역(M3)에 차광대의 금속막의 일부를 제거하는 것으로 형성되어 있다.
도 9의 M6a, M6b는, 전사 영역(M8)과 반도체 웨이퍼(W1)에 형성되어 있는 기초 패턴과의 위치 맞춤에 이용하는 얼라인먼트 마크 패턴이다. 또한, 전사 영역(M8) 내에는, 반도체 웨이퍼 상에 형성하여, 다음의 공정으로 형성하는 회로 패턴과 중합하기 위한 얼라인먼트 마크 패턴을 필요에 따라서 형성한다. 이 이유는, 반도체 집적 회로는, 하층의 마스크 패턴에 순서대로 상층의 마스크 패턴을 웨이퍼 상에서 중합하지 않고, 어느 특정의 패턴 층에 형성한 마크에 복수 층의 마스크 패턴을 중합하고 있기 때문이다.
또한, 마스크(M1)의 제1 주면 상에 있어서, 상기 차광대의 외측의 주변 영역에는, 전사 영역에 대응한 패턴 정보 영역(M9)가 배치되어 있다. 이 패턴 정보 영역(M9)에는, 예를 들면 반도체 장치의 제품명, 전사 영역의 노광 공정명(적용 공정명), 지(枝) 번호와 같은 패턴 정보가 기재되어 있다. 이 패턴 정보는, 예를 들면 크롬(Cr) 등과 같은 차광성을 가지는 금속막 패턴으로 형성되고 있고, 그 기재 형식은, 예를 들면 영문자, 숫자 또는 기호 등과 같이 사람이 인식할 수 있는 형식이어도 좋고, 2진수 표기나 바코드 등과 같이 기계적으로 자동 인식할 수 있는 형식으로 하여도 좋다.
다음으로, 본 실시예 1의 마스크(M1)의 제조 방법에 대해 설명한다. 도 10은, 본 실시예 1의 마스크(M1)의 제조 공정 중에 있어서의 마스크 1의 주요부 단면을 나타낸 설명도이다.
도 10의 MP1는, 마스크(M1)의 제1 주면(主面) 전면(全面) 상에, 예를 들면 Cr 등과 같은 차광막을 스패터링법 등에 의해 퇴적한 후, 그 위에 전자빔 묘화용( 描畵用)의 포토레지스트를 도포하는 공정이다.
MP2는, 마스크(M1)의 포토레지스트 면에 전자빔을 선택적으로 조사하여 집적 회로 전사용의 패턴을 묘화하고, 현상(現像) 처리를 가해 포토레지스트 패턴을 형성하는 공정이다.
계속하여, MP3는, 포토레지스트 패턴을 에칭 마스크로서 마스크(M1)에 에칭 처리를 가해 차광막을 패터닝함으로써, 마스크(M1)의 제1 주면 상에 차광대 및 회로 패턴, 얼라인먼트 마크 등을 형성하는 공정이다. 이렇게 하여 마스크(M1)를 제조한 후, 마스크 상의 회로 패턴의 외관을 검사한다. 마스크 상에 동일 패턴이 있으면 이것들을 비교하고, 동일 패턴이 없으면 패턴 형성의 기본이 된 설계 패턴 데이터와 비교하는 것으로 회로 패턴의 외관을 검사한다.
MP4는, 마스크 커버를 준비하는 공정이다. 특히 도시되지는 않았지만, 마스크 커버에 위상 시프터 패턴을 준비해 두어도 좋다.
MP5는, 마스크 커버의 세정 클리닝, 반사 방지막을 준비하는 공정이다.
MP6는, 외관 검사에 의해 결함이 없으면, 반사 방지막을 붙인 마스크 커버를 겹쳐서 마스크 커버 주변부와 마스크(M1)에 접착제를 이용하여 고정하는 공정이다.
마스크 커버는 종래 페리클(pellicle)로 불리던 이물(異物) 차폐막(遮蔽膜)의 대용(代用)이 된다. 마스크의 회로 패턴을 가리는 마스크 커버에 부착된 이물은 크린 에어를 블로우하여 없앨 수 있다. 마스크 커버 면과 마스크 패턴 면까지의 거리 차이 때문에, 작은 이물까지 전사에 영향을 주지만, 페리클에 비해 물리적 강도(强度)가 있어 블로우해 없애는 것이 용이하다.
상기 마스크의 차광막으로 크롬막을 이용하였지만, 이것을 상기 위상을 반전시키는 하프톤 막으로 바꾸어, 하프톤 막부와 막개구부(膜開口部)로 투과광의 위상을 반전시킨 위상 쉬프트 마스크에 적용할 수 있다. 하프톤 형의 위상 쉬프트 마스크에서는, 하프톤 막 상에 전사 영역(M8)의 주변 차광부 등에 차광막을 형성할 필요가 있다. 마스크 커버를 이용하는 경우, 차광 금속막 뿐만이 아니라, 노광빛에 대해서도 차광성이 있는 유기막(有機膜)을 이용할 수도 있다.
또한, 상기 하프톤 형의 위상 쉬프트 마스크 뿐만 아니라, 인접 패턴 간에서 투과광의 위상을 반전시킨 위상 쉬프트 마스크(오르타네이트 형이라고 부른다)를 이용해도 좋다. 이 외에, 투과광의 위상을 반전에 의한 간섭의 그림자를 이용하는 넓은 의미에서의 위상 쉬프트 마스크를 이용하여도 좋다. 위상 쉬프트 마스크에 의해, 마스크의 투과광에 위상 차이를 마련하고, 웨이퍼 커버의 효과에 의해, 노광빛의 파장보다 미세한 회로 패턴을 정밀도 좋게 반도체 웨이퍼 상에 형성할 수가 있다.
또한, 상기 마스크의 전사 영역(M8)에는, 투영 노광시 전사가 일그러지는 것을 보정하기 위한 OPC(광근접 효과 보정：Optical Proximity Correction) 패턴을 배치해도 괜찮다. 웨이퍼 커버를 이용한 투영 노광 방식은, 마스크 패턴의 전사 일그러짐이 종래 방식에 비해 작다. 비교적 간단한 OPC 처리로 끝낼 수가 있어 보정에 필요로 하는 마스크의 묘화 데이터 처리 시간 단축, 전자 빔 등을 이용한 마스크 패턴의 묘화 시간 단축, 마스크 패턴의 검사 용이화 등에 의해, OPC 패턴을 가지는 첨단 제품의 마스크의 제작비를 저감(低減)할 수 있는 효과가 있다.
<실시예 2>
실시예 2는 반도체 집적 회로 장치를 제조하기 위하여 실시예 1에 설명된 노광에, 좋은 마스크 및 마스크 설계 데이터의 작성 방법을 적용한 것이다.
마스크를 가장 효율적으로 신규의 반도체 프로세스 기술 개발에 이용하는 방법은, 종래의 축소 투영 노광법을 채용하면 패턴 형성이 한계에 가까운, 미세한 회로 패턴이 형성된 마스크를 유용(流用)하는 것이다. 도 8에 도시된 바와 같이, 종래의 축소 투영 노광 장치와 그 마스크를 조합하여 설정되는 패턴 전사의 축소율을 웨이퍼 커버 노광에 대응한 노광 장치 측에서 한층 더 높게 하는 것이 효율적이다.
종래의 축소 투영 노광 장치에 사용되고 있는 투영 렌즈를 이용하여 단지 축소율을 높게 해도 해상도는 향상하지 않는다. 본 제안 방식은, 투영 렌즈의 개구수를 크게 할 수 있어 효과가 크다. 이 방식의 최대의 장점은, 신규 집적 회로 장치의 개발에 즈음하여, 반도체 제조 프로세스 기술 개발을 위한 마스크 비용을 절약할 수 있다는 것이다.
여기서, 종래의 축소 투영 노광 장치로서 상정되는 것은 노광 광파장이 193 nm 또는 248 nm, 투영 렌즈 개구수가 1 이하이다.
본 발명에 따른 웨이퍼 커버 대응의 축소 투영 노광 장치에서는, 당초 설정된 축소율 외에, 추가로 축소율을 가변으로 하는 기능을 포함하고 있다. 노광 장치로 축소율을 가변으로 하기 위해, 도 8에 도시된 바와 같이, 마스크, 또는 반도체 웨이퍼를 광축 방향으로 이동할 수 있는 수단을 마련했다. 노광 장치의 투영 렌즈의 일부를 구성하는 보정 렌즈를 광축 방향으로 이동할 수 있도록 해도 좋다. 이에 의하여, 마스크에 형성된 집적 회로 패턴을 반도체 웨이퍼 상의 포토레지스트 면에 전사할 때, 미리 설정되어 있는 축소 배율 외에, 추가로 0.5배 정도까지 축소 배율을 변경할 수 있도록 하였다.
축소 투영 렌즈 자체의 수차(收差)는 가능한 한 작아지도록 투영 렌즈를 설계하는 것이 필요하다. 액침노광 장치에 있어서도, 상기의 종래 마스크를 유용(流用)하려면, 미리 설정되어 있는 축소 배율 외에, 0.5배 정도까지 축소 배율을 가변할 수 있도록 개조하는 것으로, 대응 가능하다.
노광 장치 측에서 추가 축소하는 기능은, 반도체 제품 개발에 필요한 마스크의 정밀도를 완화할 수 있어 신규로 마스크를 제작하는 경우에도 유효하다. 반도체 장치의 개발 초기에는, 마스크 제작 기술이 늦어지기 때문에, 기존의 마스크 기술로 마스크를 제작하여, 마스크 기술을 개발한 다음에, 목표로 하는 정밀도로 생산용 마스크 제작할 수가 있다.
이하, 실시예 2에 있어서의 집적 회로의 설계 공정으로부터 마스크 제작을 위한 마스크 설계 공정까지의 흐름을 도 11에 의해 설명한다.
집적 회로의 마스크 데이터는, 도 11의 마스크 설계 데이터의 작성 플로우로 일례가 도시된 바와 같이, 복수의 단계를 거쳐 처리된다. 최종적으로 제조되는 제품의 사양에 따라, 시스템 설계, 논리 설계, 회로 설계 및 레이아웃 설계를 한다.
기능 시스템 설계는, 설계, 제조 및 검사에 필요한 기본 사양을 결정하는 공정이다. 여기에서는, 기능 시스템 사양을 기본으로, 반도체 장치의 기능 사양이 작성되어 동작이 상세하게 설계된다. 기능 기술(記述) 언어나 상태 천이도에서, 예를 들면 논리 블록의 기능 레지스터 수, 비트 수 등의 아키텍쳐를 포함한 반도체 장치의 동작이 정해진다.
다음으로, 논리 설계는, 논리 시뮬레이션을 실시하여, 논리 게이트 등으로 표현하는 공정이다. 여기에서는, 시스템 설계 데이터를 기본으로, 논리 게이트 단위로 구체화된다. 시뮬레이션 체크에 의해 논리 오류가 정정된다.
다음으로, 회로설계는, 회로 시뮬레이션을 실시하는 것으로, 회로 구성 소자로 표현하는 공정이다. 여기에서는, 반도체 장치의 제조 조건을 기본으로, 트랜지스터 등과 같은 소자의 전기적 특성 등이 설계된다. 이것을 기본으로, 기본 회로, 회로 셀, 전체 회로가 설계된다.
다음으로, 레이아웃 설계는, 배선 체크, 레이아웃 룰 체크를 실시하는 것으로, 회로 패턴으로 배치하는 공정이다. 여기에서는, 논리 게이트의 배치, 배선이 수행되어 설계 마스크 패턴 데이터가 작성된다.
이러한 공정을 거쳐 설계(SF) 데이터가 작성되어 출력된다(공정 105). 작성된 마스크 설계 데이터는, 예를 들어 CAD(Computer Aided Design) 등과 같은 계산기 처리 시스템을 이용하여, 배선의 체크 및 레이아웃의 체크 등, 설계 사양 체크가 실시된다. 그 후, 작성된 마스크 설계 패턴 데이터는, 업 스트림 포맷 형식(SF(Stream Format) 데이터) 등과 같은 집적 회로 패턴의 표준 데이터 형식으로 출력된다.
SF 데이터로 출력된 마스크 설계 데이터는, 도형 데이터의 중복 제거, 기본 도형 분해, 필드 분할 및 마스크 패턴 치수 보정 등의 각 처리가 수행된다. 이러 한 처리 시에, 마스크 묘화 데이터로 변환하기 위한 설정 조건은, 마스크 상에의 패턴 묘화 장치에 따라서 다르다.
현상(現狀), 마스크 묘화 데이터는, 각 마스크 장치 메이커의 마스크 묘화 장치의 전용 포맷으로 되어 있어 적용하는 마스크 묘화 장치에 적합하게 변환된다. 예를 들면, 마스크 묘화 장치로서 미국 ETEC사의 MEBES가 있는데, 이 장치는 래스터 방식으로 불리는 묘화 방식이고, 마스크에의 회로 패턴의 묘화는, 마스크 설계 데이터의 어드레스 치수에 가까운 치수의 전자빔 조사의 온 오프를 반복하는 것(미소 스포트의 전자빔의 온 오프 조사)으로써 수행된다. 또, 예를 들면 (주)히타치 제작소의 HL800는 벡터 방식으로 불리는 묘화 방식인데, 마스크에의 회로 패턴의 묘화는, 마스크 패턴 설계 어드레스 단위에 대응한 가변 치수의 전자빔의 조사에 의해 행해진다.
마스크 묘화 데이터는, 마스크 설계 패턴 데이터에 대해서, 마스크 묘화 방식, 묘화 장치에 의한 데이터 포맷을 맞추어, 마스크 묘화를 위한 기본 도형 분해, 필드 분할 등의 묘화 데이터 변환, 마스크 패턴 형성시의 일그러짐 보정 변환 및 투영 노광시의 일그러짐을 보정하기 위한 광근접 효과 보정 변환 등의 변환이 이루어진다.
이와 같이 하여 작성된 마스크 묘화 데이터에 기초하여, 마스크에 회로 패턴을 묘화하는 것이 가능해진다. 변환된 복수의 마스크 묘화 데이터를 마스크 상에 배치함으로써, 마스크 상에 회로 패턴, 집적 회로 테스트용 패턴, 마스크 테스트 패턴 및 노광 얼라인먼트 마크 패턴 등을 형성한 마스크가 제작된다.
마스크를 신규로 제작하는 경우, 실시예 1에 설명된 노광 장치로 가장 효과적인 마스크의 회로 패턴으로서는, 노광 광파장이 193 nm, 157 nm 등, 투영 렌즈 개구수가 1 이상인 제1 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트에 노광하여 패턴 형성할 수 있는 치수의 회로 패턴을 주요부로 하는 집적 회로 패턴이다. 이 집적 회로 패턴을 형성한 마스크를 이용하여 실시예 1에 개시된 노광 장치에서 미세한 회로 패턴의 전사를 실현할 수 있다.
상기의 마스크는, 노광빛의 파장보다 미세한 회로 패턴을 포함하여, 종래 마스크에 비해 투영 노광 시에 생기는 전사 패턴의 왜곡을 보정하기 위해 마스크 상의 회로 패턴에 추가되는 근접 효과 보정(OPC) 패턴을 줄일 수 있다.
상기한 바와 같이, 마스크 설계 패턴 데이터까지, 신제품의 개발에는, 회로의 고집적화와 함께 방대한 회로 설계의 공정수가 소요된다. 여기서, 실시예 1에 설명된 웨이퍼 커버 노광 방식에서 이용하는 마스크는, 고집적화에 대해 효율 좋은 것이 필요하다.
마스크를 신규로 제작하는 경우에 있어서도, 종래의 집적 회로 칩의 회로 패턴을 이용하여, 계산기에 의한 연산 처리에 의하여 작성된 집적 회로 패턴 데이터를 이용하는 방법이 유효하다. 도 11에 도시된 목적이 되는 마스크의 집적 패턴 데이터를 모두 처음부터 작성하는 것이 아니고, 지금까지의 회로 설계 자산인 직접 회로 칩의 회로 패턴 데이터를 이용한다. 목적이 되는 마스크는, 마스크 상에 축소된 지금까지의 복수의 회로 패턴 데이터 및 신규의 회로 패턴 데이터를 통합하여 작성한다. 웨이퍼 커버 노광용의 마스크는, 예를 들면 마스크 제조 메이커에 제작 의뢰하는 것으로 입수할 수 있다.
마스크의 신규 제작을 간단하게 끝내려면, 종래의 축소 투영 노광 장치에 의해 형성할 수 있었던 집적 회로 칩의 회로 패턴 데이터로부터 룰에 따른 데이터 변환 처리에 의해 목적으로 하는 집적 회로 팁의 회로 패턴을 작성하는 것이다. 룰에 따른 데이터 변환 처리가 있으면, 설계 공정수를 삭감할 수 있다. 데이터 변환 처리에 의한 회로 패턴을 주요부로 하는 집적 회로 칩의 회로 패턴으로부터는, 마스크의 정밀도 품질 레벨에 따른 소정의 공정수로 마스크를 작성할 수 있다.
여기서, 종래의 축소 투영 노광 장치로서 상정되는 것은, 투영 렌즈의 개구수 1 이하이다. 이 종래의 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트에 노광하여 패턴 형성할 수 있는 치수의 회로 패턴으로부터 구성되는 집적 회로 칩의 회로 패턴 데이터를 이용한다. 본건 발명의 방법인 굴절률이 1 이상의 매질을 포토레지스트 면 상에 마련하는 것으로 패턴 형성할 수 있는 치수의 회로 패턴을 실질적으로 포함하지 않는 기설계의 집적 회로 칩의 회로 패턴 데이터를 이용한다.
도 12에 도시된 바와 같이, 룰(rule)에 따른 데이터 변환 처리로서는, 집적 회로 칩 패턴 데이터에 대해서, 데이터 영역을 지정한 축소 처리, 축소한 패턴 폭의 보정 처리 등이다. 마스크 작성시의 패턴 치수 쉬프트의 보정뿐만이 아니라, 축소 투영 노광법에 의하여, 웨이퍼 상에서 노광량이 부족한 개소의 패턴 폭을 두텁게 하는 처리나, 반대로 노광량이 과잉이 되는 개소의 패턴 폭을 얇게 하는 처리를 포함한다. 컴퓨터에 의한 회로 패턴의 데이터 처리의 순서가, 컴퓨터 상에서 룰화할 수 있으면 좋다. 자동 처리가 가능해지면, 집적 회로 패턴 작성의 공정수를 큰폭으로 삭감할 수 있다.
룰에 따른 데이터 변환 처리의 일례로서 형상(形狀)을 실질적으로 상사형(相似形)으로 0.5배 정도까지 축소 처리한 회로 패턴을 주요부로 하는 집적 회로 칩의 회로 패턴을 이용하는 것이 유효하다. 이 집적 회로 칩의 회로 패턴을 마스크에 형성하는 것으로, 거기에 대응한 미세한 패턴을 웨이퍼 상에 전사한다.
축소 투영 노광법에 의해 반도체 웨이퍼 상에 형성할 수 있는 회로 패턴은, 노광빛의 파장, 투영 렌즈의 수차, 렌즈 개구수 등을 기초로 계산에 의해 포토레지스트 면에서의 광강도 분포를 구할 수 있다. 확립된 방법으로서는, 마스크의 회로 패턴을 푸리에 변환하는 방법이 있는데, 반도체 웨이퍼 면에 형성되는 패턴 형성할 수 있는 치수의 회로 패턴이 구해진다. 이 방법으로부터, 소망한 회로 패턴을 형성한 마스크를 준비할 수 있다.
반도체 집적 회로 마스크 제작 상(上), 투과광에 위상 차이를 마련하는 위상 쉬프트 마스크는, 종래의 차광 마스크에 비해 비용이 든다. 제작에 필요로 하는 시간도 3배 이상 걸린다. 여기서, 도 13에 도시된 바와 같이, 종래 위상 쉬프트 마스크를 사용하여 형성한 회로 패턴의 일부는, 이것을 사용하지 않고, 차광 마스크와 웨이퍼 커버 노광을 적용할 수가 있다. 종래의 축소 투영 노광과 위상 쉬프트 마스크와의 조합으로 형성할 수 있는 많은 회로 패턴에 적용할 수 있다.
상정된 축소 투영 노광 장치는 투영 렌즈 개구수가 1 이하로, 투과광에 위상 차이를 마련하는 마스크에 의해, 반도체 웨이퍼 상의 포토레지스트에 노광하여 패 턴 형성할 수 있는 치수의 회로 패턴으로부터 구성되는 집적 회로 칩의 회로 패턴 데이터를 준비한다.
집적 회로 칩의 회로 패턴 데이터는, 통상 20층 이상이 사용되고 있고, 회로 패턴 치수가 미세하여, 고정밀도가 필요한 공정의 회로 패턴에 위상차 마스크가 이용되고 있다. 이 위상차 마스크를 이용한 회로 패턴 데이터는 위상 쉬프트 패턴의 데이터와 차광 패턴의 데이터이다. 투과광에 위상차를 마련하지 않는 마스크의 차광 패턴 데이타를 뽑기 시작한다. 위상 쉬프트 마스크의 패턴 데이터와 차광 마스크의 패턴 데이터는 다르므로 컴퓨터에 의한 연산 처리가 필요하다. 컴퓨터 처리한 회로 패턴 데이터를 이용하여 마스크에 회로 패턴을 형성한다.
이상과 같이 하여 준비한 마스크를 이용하여, 실시예 1에서 설명한 축소 투영 노광에서 회로 패턴을 반도체 웨이퍼 상에 형성한다.
노광빛을 투과하는 웨이퍼 커버를 상기 반도체 웨이퍼 상의 포토레지스트 면에 접촉시켜 준비한다. 노광빛이 마스크, 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과하여, 상기 반도체 웨이퍼 상의 포토레지스트를 노광시킨다.
상기 웨이퍼 커버를 제거한 후에, 상기 포토레지스트를 현상함으로써, 반도체 웨이퍼 상에 포토레지스트의 회로 패턴을 형성한다. 이 방식에 의하여, 상기 마스크의 회로 패턴을 정밀도 좋게 반도체 웨이퍼 상에 전사하는 것이 가능해진다.
실시예 2에서 설명한 집적 회로 데이터의 처리 방식은 액침 노광 방식에도 적용 가능하다. 종래의 집적 회로 마스크를 더욱 축소 노광시키는 경우에는, 액침노광 방식에 대해서도 축소율을 변경할 수 있도록 하기 위한 장치 개조가 필요하다.
<실시예 3>
실시예 3은, 상기 실시예 1에 대해 설명한 마스크 축소 투영 노광, 상기 실시예 2에 대해 설명한 마스크, 마스크 데이터 작성법을 이용하여, 예를 들면 CMOS(Complementary Metal Oxide Semiconductor) 형의 MOSFET의 제조에 적용했을 경우에 대해 설명한다.
실시예 1의 노광 방식을 반도체 장치의 제조 공정에 적용하는 것은, 마스크 상의 미세한 회로 패턴을 정밀도 좋게 반도체 웨이퍼 상에 전사할 수 있는 효과가 있다. 반도체 웨이퍼 상의 포토레지스트 막의 표면에 균일하게 접촉 상태로 하려면, 반도체 웨이퍼 표면을 평탄화하여 포토레지스트 막을 형성한다. 웨이퍼 커버를 이용하는 방식은, 반도체 웨이퍼 표면을 평탄화하여 포토레지스트 막을 형성하는 것으로, 마스크 상의 미세한 회로 패턴을 정밀도 좋게 반도체 웨이퍼 상에 전사하는 것이 가능해진다.
도 14는 실시예 3의 반도체 장치의 제조 공정에 있어서의 포토리소그래피(photolithography) 공정의 흐름도(flow chart)를 나타낸다.
n 웰 포토 공정(P1)은, 반도체 웨이퍼(W1) 상에 질화 실리콘 등의 절연막을 퇴적한 후, 그 절연막 상에 n웰 형성 영역 이외의 영역이 피복되는 것과 같은 포토레지스트 패턴을 형성하는 공정이다. n-형 반도체 웨이퍼(W1)의 n 웰에는, 예를 들어 n형 불순물의 인(P) 또는 비소(As)가 도입된다.
　필드 포토 공정(P2)은, 반도체 웨이퍼(W1)의 주면(主面) 상에 질화 실리콘 등 의 절연막을 퇴적한 후, 그 절연막 상에 소자 형성 영역만이 피복되는 것과 같은 포토레지스트 패턴을 형성하는 공정이다. 반도체 웨이퍼(W1)의 주면에, 산화 실리콘(SiO2)으로부터 이루어진 필드 절연막을 LOCOS(Local Oxidization of Silicon) 법에 따라 형성한 후, 그 필드 절연막에 둘러싸인 소자 형성 영역에, 산화 실리콘막(SiO2) 등으로 이루어진 게이트 절연막(11)을 열산화법에 따라 형성한다. 이 패턴은 러프 패턴이다.
p 웰 포토 공정(P3)은, p 웰의 채널 스토퍼 영역을 형성하기 위하여, n 웰 상을 피복하는 포토레지스트 패턴을 형성하는 공정이다. p 웰에는, 예를 들면 p형 불순물의 붕소가 도입된다.
게이트 포토 공정(P4)은, 반도체 웨이퍼(W1)의 주면 상에 도체막의 게이트 전극 형성 영역을 형성하는 공정이다. 저저항 폴리 실리콘 등으로 이루어진 게이트 전극 형성막을 CVD법 등에 의해 퇴적한 후, 게이트 전극 형성 영역이 피복되는 것과 같은 포토레지스트 패턴을 형성하고, 에칭 기술에 의해 패터닝하여, 게이트 전극을 형성한다.
종래 기술에서는 게이트 패턴의 미세화, 고정밀화에 응하기 위하여, 상기 하프톤 형 위상 쉬프트 마스크를 이용하는 네가티브형 포토레지스트에 노광하는 방식이나, 개구(開口) 영역의 투과광의 위상을 교대로 반전시킨 오르타네이트형 위상 쉬프트 마스크와 위상 반전 경계부를 차폐하는 트림 차광 마스크를 이용하는 포저티브형 포토레지스트 상에 중복하여 노광하는 방식이 이용되고 있다.
상기 게이트 포토 공정(P4)에 대해서는, 포토레지스트 면에 접촉한 웨이퍼 커버를 적용하는 것으로 선택할 수 있는 기술을 다양하게 할 수 있다. 첨단 제품으로, 게이트 패턴의 미세화 및 정밀도가 필요한 경우에는, 도 15에 도시된 바와 같이, 게이트용 도전막을 형성하는 하지층(下地層)을 평탄화해 두고, 그 후, 절연막과 도전막을 형성하고, 웨이퍼 커버를 이용하여 게이트 패턴을 노광한다. 이 반도체 제조 프로세스로 게이트용 도전막에 대한 전사 패턴의 정밀도를 향상시킬 수 있다. 반도체 웨이퍼(W1)의 주면의 반도체 소자의 고립 형성 등으로 생긴 절연막 단차를 화학적 기계 연마법(Chemical Mechanical Polishing)에 의하여 표면 연마하고 평탄화한다. 평탄화 후, 산화 실리콘막(SiO2) 등으로 이루어진 게이트 절연막을 형성하고, 폴리 실리콘 등으로부터 이루어진 도전막을 퇴적한다. 상기 절연막과 도전막은 웨이퍼 단차를 일으키지 않는 프로세스이다. 이 후, 포토레지스트를 도포 형성한 반도체 웨이퍼는 평탄하게 되어 있다. 계속하여, 웨이퍼 커버를 부가하고, 축소 투영 노광하여 게이트 회로 패턴을 전사한다.
종래 하프톤형 위상 쉬프트 마스크를 이용하여 게이트 패턴을 형성한 제품에서는, 차광 마스크와 웨이퍼 커버를 병용한 노광법으로 바꾸어, 노광 코스트를 삭감할 수가 있다. 게다가 위상 쉬프트 마스크와 웨이퍼 커버를 이용하는 것으로, 위상 쉬프트 효과와 웨이퍼 커버 내에서 노광빛의 파장을 짧게 하는 효과가 상승되어 노광 파장 이하의 전사 패턴을 형성할 수가 있다.
노광 파장의 1/2보다 미세한 게이트 패턴의 형성에 이용하는 마스크는, 위상 반전된 경계부를 투영 노광했을 때기는 급준(急峻) 영(影)을 전사시키는 위상 쉬프트 마스크를 이용하는 것이 유효하다. 이 방식은 같은 포토레지스트막 상에 위상 쉬프트 마스크 노광과 차광 마스크 노광을 거듭할 필요가 있어, 처리 공정수를 증가시킨다. 위상 반전된 마스크 패턴의 빛의 간섭에 의해 매우 미세한 영(影)을 노광하고, 차광 마스크를 이용하여 상기 미세한 영(影)를 남길 수 있도록 노광함으로써, 미세 게이트 패턴을 형성할 수 있다.
n 채널 포토 공정(P5)은, p 채널 측의 MOSFET 형성 영역을 피복하는 것과 같은 포토레지스트 패턴의 형성 공정이다. n 채널형의 MOSFET 형성 영역에, 예를 들면 n형 불순물의 인 또는 비소를 이온 주입법 등에 의해 도입한다. 이때, 게이트 전극을 마스크로서 자기 정합적으로 n형 불순물을 반도체 웨이퍼(W1)에 도입할 수 있으므로, 전사 패턴의 정도(精度)는 엄하지 않게 할 수 있다.
p 채널 포토 공정(P6)은, 반대로, n 채널 측의 MOSFET 형성 영역을 피복하는 것과 같은 포토레지스트 패턴을 형성하는 공정이다. p 채널형의 MOSFET 형성 영역에, 예를 들면 p형 불순물의 붕소를 이온 주입법 등에 의해 도입한다. 이때, 게이트 전극을 마스크로서 자기 정합적으로 p형 불순물을 반도체 웨이퍼(W1)에 도입할 수 있으므로, 전사 패턴의 정도(精度)는 엄하지 않게 할 수 있다.
이 후, 반도체 웨이퍼(W1)에 대해서 열처리를 실시함으로써, n형의 반도체 영역의 소스 영역 및 드레인 영역, p형의 반도체 영역의 소스 영역 및 드레인 영역을 형성한다.
폴리 실리콘 포트 공정(P7)은, 배선 또는 저항이 되는 제2층 폴리 실리콘막 을 패터닝하기 위한 포토레지스트 패턴을 형성하는 공정이다. 반도체(W1)의 주면 상에, 예를 들면 산화 실리콘막으로부터 이루어지는 층간절연막(層間絶緣膜)을 CVD법에 따라 퇴적하고, 그 위에 폴리 실리콘막을 CVD법 등에 의해 퇴적한다. 폴리 실리콘 포트 공정(P7)에 의해, 배선 및 저항 영역을 피복하는 것과 같은 포토레지스트 패턴을 형성한다.
R 포트 공정(P8)은, 폴리 실리콘막에 불순물을 도입할 때 마스크가 되는 포토레지스트 패턴을 패터닝하는 공정이다. 폴리 실리콘막을 포토리소그래피 기술 및 에칭 기술에 의해 패터닝한 후, 그 패터닝된 폴리 실리콘막의 소정 영역에 불순물을 도입함으로써, 폴리 실리콘막으로 이루어진 배선 및 저항을 형성한다.
콘택트?포토 공정(P9)은, 반도체 웨이퍼(W1)의 주면 상에, 예를 들면 산화 실리콘막(SiO2)으로 이루어진 층간절연막을 퇴적한 후, 콘택트 홀을 형성하는 공정이다. 포토레지스트는, 통상 포지티브형 포토레지스트를 이용한다. SOG(Spin On Glass) 층간절연막은, 하층 패턴의 밀도에 의한 막 두께 변동을 억제하는 것과 하기의 웨이퍼 커버를 이용한 노광 정도(精度) 향상을 위하여, 화학적 기계 연마법(Chemical Mechanical Polishing)에 의해 표면을 연마하고 평탄화한다. 평탄화된 층간절연막에 대해, CVD법 등에 의해, 층간절연막을 적층(積層)해도 좋다.
평탄화한 층간절연막에, 상기 반도체 영역 및 배선의 일부가 노출되는 것과 같은 콘택트 홀을 포토리소그래피(photolithography) 기술 및 에칭 기술에 의해 천공한다. 콘택트 홀은, 도 16에 도시된 반도체 프로세스로, 절연막에 패턴 전사한 다. 이 프로세스의 특징은, 절연막 형성, 평탄화 처리한 후, 포지티브형 포토레지스트 면 형성, 웨이퍼 커버 노광, 웨이퍼 커버 제거, 현상과 계속되는 처리 플로우로 하는 것으로, 치수 분산의 불균형이 적은 콘택트 홀을 형성할 수가 있다.
계속하여, 반도체 웨이퍼(W1)의 주면 상에, 예를 들면 질화 티탄(TiN), 티탄(Ti) 및 텅스텐(W)을 하층으로부터 차례로 스패터링법 등에 의해 퇴적한 후, 상기 퇴적 금속막을 에치백법 또는 화학적 기계 연마법에 의해 콘택트 홀 내에만 남겨지도록 에칭함으로, 콘택트 홀을 묻는다.
Al－1 포트 공정(P10)은, 예를 들면 알루미늄(Al) 또는 Al 합금 등으로 이루어지는 금속막을 제1 층 배선으로 패터닝하는 공정이다. 티탄막, Al 또는 Al 합금막, 티탄막 및 질화 티탄막 등을 스패터링법 등에 의해 하층으로부터 차례로 퇴적한 후, 그 적층 금속막 및 그 하층의 티탄막 및 질화 티탄막을 포토리소그래피 기술 및 에칭 기술에 의해 패터닝함으로써, 제1 층 배선을 형성한다.
제1 층 배선 패턴은, 도 17에 도시된 바와 같이, 도전막을 평탄화하고, 웨이퍼 커버 노광한다. 이 프로세스의 특징은, 도전막(금속막)의 평탄화와 웨이퍼 커버 노광을 함으로써, 하지(下地)단차(段差)의 영향을 저감하고, 전사 패턴의 정밀도를 향상시킨다. 또한, 도 18에 도시된 바와 같이, 절연막을 평탄화하고, 도전막형성, 웨이퍼 커버 노광하는 반도체 제조 프로세스로 하여도 괜찮다. 이 프로세스의 특징은, 절연막을 평탄화한 후, 웨이퍼 커버 노광하는 것으로, 하지(下地)단차(段差)의 영향을 저감하여, 전사 패턴의 정밀도를 향상시키는 것이다.
마스크는, 첨단 제품으로 회로 패턴이 노광빛의 파장보다 작은 경우, 위상 쉬프트 마스크를 이용한다.더욱 웨이퍼 커버를 이용하는 것으로, 웨이퍼 커버중의 노광빛의 파장이 짧아진 효과가 상승되어 전사 패턴의 치수 정밀도를 향상시키는 것이 가능해진다.
스루홀?포토 공정(P11)은, 제1, 제2 층 배선 간을 접속하는 스루홀(구멍) 을 개구(開口)하기 위한 포토레지스트 패턴을 형성하는 공정이다. 반도체 웨이퍼(W1) 상에, 예를 들면 산화 실리콘막 등의 제1 층간절연막을 CVD법 등에 의해 퇴적하고, 이것을 화학 기계 연마법에 의해 평탄화한다. 평탄화한 절연막 상에, 산화 실리콘막 등으로 이루어진 제2 층간절연막을 퇴적한 후, 포토리소그래피 기술 및 에칭 기술을 사용하여 그 일부에 제1층 배선의 일부가 노출되는 것과 같은 스루홀(TH1)을 천공한다.
스루홀(TH1)은, 도 16에 도시된 반도체 제조 프로세스를 채용하여, 절연막의 개구 패턴을 형성한다. 이 프로세스의 특징은, 절연막의 평탄화, 포지티브형 포토레지스트 면 형성, 웨이퍼 커버 노광을 하는 것으로, 전사 패턴의 정밀도를 향상시킨 것이다.
마스크는, 첨단 제품으로 회로 패턴이 노광 파장 이하인 경우, 위상 쉬프트 마스크를 이용한다. 마스크는, 도 9의 차광막 대신 하프톤 형으로 하고, 다시 웨이퍼 커버를 이용한 노광을 함으로써, 웨이퍼 커버 중의 노광빛의 파장이 짧아져, 상승 효과에 의해 해상도가 향상된다.
Al－2 포트 공정(P12)은, Al 또는 Al합금 등을 포함한 금속막을 스패터링법 등에 의해 퇴적한 후, 이 금속막을 제2층 배선으로서 패터닝하기 위한 공정이다. 이 공정은, 제1층 배선의 형성 공정과 같다.
본딩 패드 포토 공정(P13)은, 반도체 웨이퍼(W1)의 표면 보호막에 본딩 패드에 대응하는 100 μm 정도의 개구부를 형성하는 공정으로, 표면 보호막 상에 본딩 패드 형성 영역 이외를 피복하는 포토레지스트 패턴을 형성하는 공정이다. 반도체 웨이퍼(W1)의 주면 상에, 예를 들면 산화 실리콘막을 포함한 표면 보호막을 CVD법 등에 의해 퇴적하여 제3층 배선을 피복한 후에 실시한다.
이러한 노광 프로세스 가운데, n 웰 포토 공정(P1), n 채널 포토 공정(P5), p 채널 포토 공정(P6) 및 본딩 패드 포토 공정(P13)은, 러프 패턴에 해당하는 패턴이며, 최소 치수가 비교적 크고, 치수 정도(精度)도 어렵지 않기 때문에, 마스크 제작 및 웨이퍼 상에의 패턴 전사의 제약이 거의 없고, 종래의 마스크 노광 방식을 이용한다.
노광 파장보다 미세한 치수의 배선 형성 공정에서는, 도 17 또는 도 18에 도시된 반도체 프로세스를 사용하여, 도전막(금속막)에 전사하는 패턴 정밀도를 향상시킬 수 있다. 제1층 배선은, 마스크는 하프톤형 등의 위상 쉬프트 마스크를 이용하여 전사 패턴 정밀도를 향상시킬 수 있다. 도 18에 있어서, 평탄화 직후에 절연막의 개구(開口)를 위한 제1 노광은, 웨이퍼 커버를 이용한 노광 방식이어도 좋고, 종래의 노광 방식이어도 좋다. 포인트는, 패터닝한 절연막 상에 도전막을 형성하고, 이 도전막을 배선으로 이용하는 배선의 패턴 형성에는, 도 18에 도시된 도전막 패턴의 형성 프로세스를 사용한다. 이 방식에 의해, 보다 미세한 도전막 패턴을 형성할 수 있어 그 정밀도를 향상시킬 수 있다.
콘택트?포토 공정(P9)에서는, 화학 증폭계의 포지티브형 포토레지스트 면을 이용하여 콘택트 홀을 형성한다. 첨단 제품의 경우에 이용하는 마스크는, 도 9의 차광막 대신에 하프톤 기판 상에 형성하고, 마스크 커버를 겹친 위상 쉬프트 마스크를 이용함으로써, 전사 패턴의 치수 정밀도를 향상시킬 수 있다.
도 19는, 웨이퍼 커버를 이용하여 회로 패턴을 형성하는 공정과 웨이퍼 커버를 이용하지 않고 회로 패턴을 형성하는 공정을 적용한 반도체 제조 방법의 설명도이다. 파인 패턴에서는 웨이퍼 커버를 이용하고, 러프 패턴에서는 웨이퍼 커버를 이용하지 않는다.
실시예에서, 웨이퍼 커버의 재질로서 평판상(平板狀)의 합성 석영 유리에 대하여 설명했다. 합성 석영 유리를 선택한 것은, 노광빛의 광원으로서 아르곤후로라이드(ArF) 엑시머 레이저에 대해서도, 충분한 투과율을 가지기 때문이다. 예를 들면 불소 다이머 (F2) 레이저의 경우는, 웨이퍼 커버의 재질로서 형석 유리를 이용할 수 있다. 마스크 커버의 재질에 대해서는, 웨이퍼 커버의 재질보다도 투과율의 제약이 엄격하여, 상기와 같은 것을 선택했다.
웨이퍼 커버에 관해서, 투과율이 낮은 재질을 선택했을 경우는, 포토레지스트의 노광 시간이 증가한다. 노광빛에 대해 투과율이 낮은 재질을 이용하면 노광빛은 웨이퍼 커버로 흡수되어 온도가 상승한다. 따라서, 노광빛에 대해서 투과율이 높은 것이 바람직하지만, 노광빛에 대해 투과율이 80% 정도 되면, 플라스틱과 같은 유기재를 평판(平板)으로 한 것도 괜찮다. 또한, 비닐 시트여도 괜찮다.
또한, 반도체 웨이퍼 상의 포토레지스트 면에 레지스터와 다른 유기막을 퇴 적시킨 것이어도 좋다. 노광 후, 포토레지스트 막의 현상 전에 유기막의 제거할 수 있으면 좋다.
덧붙여 반도체 집적 회로의 제조 프로세스로, 웨이퍼 커버를 이용한 축소 투영 노광법, 마스크 커버를 이용한 마스크를 이용하여 집적 회로 패턴을 형성하는 것에 중점을 두어 설명하였지만, 이의 조합에 한정되는 것은 아니다.
예를 들면, 평탄화 프로세스와 액침 노광 방식을 조합하여도 괜찮다. 피노광(被露光) 시료 표면을 평탄하게 함으로써, 시료 표면의 미소 단차(段差)에 의한 액침용 액체의 불균일한 흐름에 수반되는 미소(微小) [카르만 소용돌이로 불리는] 거품의 발생을 억제할 수가 있다. 시료 표면의 단차(段差)가 1 미크론 이하의 극미소 단차여도 카르만 소용돌이로 불리는 와상(渦狀)으로 분포된 거품이 생길 때가 많고, 시료 표면을 평탄하게 하여 그 발생을 억제할 수 있다. 또한, 액침용 액체로 순수한 물을 이용하는 경우에는, 비등(沸騰) 냉각하여 기포를 제거함으로써 거품의 발생을 억제할 수 있다.
또한, 반도체 집적 회로의 평탄화 프로세스 방법으로 화학적 기계 연마법(Chemical Mechanical Polishing)을 설명하였지만, 화학 기계 연삭법(Chemical Mechanical Lapping)을 사용하여도 괜찮다.
또한, 반도체 웨이퍼에 전사하기 위한 회로 패턴이 본 투영 노광 방식에 의해 생기는 전사 왜곡을 역으로 보정시킨 회로 패턴을 마스크 상에 형성해 두는 방법, 광근접 효과 보정(Optical Proximity Correction)을 부가한 패턴을 마스크 상에 형성시켜도 좋다. 또한, 본 발명의 마스크와 액침 노광 방식을 조합하여 사용해도 좋다.
마스크의 패턴 면에 장착하는 마스크 커버, 반도체 웨이퍼의 포토레지스트 면에 장착하는 웨이퍼 커버의 투영 렌즈 측의 표면에는, 노광빛에 대해 반사 방지 막을 설치해도 좋다. 이에 의해, 마스크 커버, 웨이퍼 커버 표면에서 반사의 영향을 없앨 수 있다.
본 발명의 반도체 노광 장치의 축소 투영 렌즈로서 설명했지만, 복수의 렌즈로 구성되는 렌즈 군(群) 중에, 비구면(非球面) 밀러를 조합하여 사용한 축소 투영 광학계여도 좋다. 또한, 마스크는, 광투과형이지만, 반사형이어도 좋다.
이상, 본 발명자에 의한 발명을 실시의 형태에 근거하여 구체적으로 설명하였지만, 본 발명은 상기 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능한 것은 말할 필요도 없다.
이상의 설명에서는 주로 본 발명자에 의한 발명을 그 배경이 된 이용 분야인 CMOS 회로를 가지는 반도체 장치의 제조 방법으로 적용했을 경우에 대해 설명하였지만, 본 발명은 여기에 한정되는 것이 아니고, 예를 들면 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 또는 플래쉬 메모리(EEPROM；Electric Erasable Programmable Read Only Memory) 등과 같은 메모리 회로를 가지는 반도체 장치, 마이크로 프로세서 등과 같은 논리 회로를 가지는 반도체 장치 혹은 메모리 회로와 논리 회로를 동일 기판에 마련하고 있는 반도체 장치 등, 다른 반도체 장치의 제조 방법에도 적용할 수 있다. 또한, 마이크로 머신이나 액정 디스플레이 등과 같은 다른 장치의 제조 방법에도 적용할 수 있다.
본 발명은, 반도체 장치를 제조하는데 있어서, 초고집적에 수반하여 발생되는 본질적인 과제를 해결하는 간단한 방법을 제시하는 것으로, 산업상 이용 가능성 이 높다.
본원에 의해 개시된 발명 가운데, 대표적인 것에 의해 얻을 수 있는 효과를 간단하게 설명하면, 이하와 같다.
마스크의 회로 패턴 면에 마스크 커버, 반도체 웨이퍼의 포토레지스트 면에 웨이퍼 커버를 준비하고, 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트에 노광함으로써, 축소 투영 노광의 수차 문제를 억제하고, 반도체 웨이퍼에 전사되는 회로 패턴의 정밀도를 향상시킨다.
또한, 위상 쉬프트 마스크 노광이나 사선 방향 조사 노광 등의 초해상 노광 방법과 포토레지스트 면에 접촉시킨 웨이퍼 커버를 병용하여 노광하는 방법이다. 전자에 의한 마스크 면에서의 초해상 노광 방법에 따른 개선 효과 및 후자에 의한 웨이퍼 커버 중의 노광 광파장이 실질적으로 짧아지는 것에 의한 웨이퍼 면에서 개선 효과의 상승효과에 의해, 노광 파장의 1/2보다 미세한 패턴 형성을 얻는 효과가 있다.
웨이퍼 상의 포토레지스트 면에 접촉시킨 웨이퍼 커버와 축소 투영 렌즈와의 사이에 미소 갭을 준비함으로써, 축소 투영 렌즈와 웨이퍼 면과의 평면상의 이동이 가능해진다. 웨이퍼 커버는, 투영 렌즈의 개구수를 증가시킨다. 웨이퍼 커버를 이용한 축소 투영 노광법은, 개발에 가장 코스트가 드는 투영 렌즈에 대한 영향이 적고, 축소 투영 노광 장치의 개발비를 큰 폭으로 억제시키는 효과가 있다.
웨이퍼 커버를 이용하는 노광과 웨이퍼 커버를 이용하지 않는 노광은, 투영 렌즈의 공용이 되어, 노광 장치의 유저 측의 투자를 삭감시킨다. 반도체 집적 회 로 장치의 제조 코스트를 삭감시키는 효과가 있다.
또한, 반도체 웨이퍼 상의 절연막의 평탄화 프로세스와 웨이퍼 커버를 이용하여 마스크의 회로 패턴을 축소 투영 노광함으로써, 같은 노광 파장, 투영 렌즈, 포토레지스트를 이용하여도, 광노광 파장보다 미세한 절연막의 개구 패턴을 정밀도 좋게 형성시키는 효과가 있다.
또한, 반도체 웨이퍼 상의 도전막의 평탄화 프로세스와 웨이퍼 커버를 이용하여 마스크의 회로 패턴을 축소 투영 노광함으로써, 같은 노광 파장, 투영 렌즈, 포토레지스트를 이용하여도, 광노광 파장보다 미세한 도전막의 회로 패턴을 정밀도 좋게 형성시키는 효과가 있다.
또한, 종래의 축소 투영 노광 장치의 투영 렌즈에서는 한계에 가까운 미세한 회로 패턴을 가지는 집적 회로 마스크를 유용하여, 한층 더 축소된 집적 회로 패턴을 반도체 웨이퍼 상에 전사한다. 그 결과, 반도체 집적 회로 장치의 개발, 제조 코스트를 삭감시키는 효과가 있다.
또한, 반도체 집적 회로 장치의 신규 프로세스 개발에 이용하는 집적 회로 패턴 데이터에 관계되어, 이미 개발이 끝난 집적 회로 패턴 데이터를 이용함으로써, 반도체 설계 개발 공정수를 삭감할 수 있는 효과가 있다. 회로 패턴의 미세화에 수반하여, 투영 노광 왜곡이 증가하지만, 웨이퍼 커버를 이용한 노광법에서는, 이것을 억제시킬 수가 있다. 이 때문에, 마스크 데이터 작성 처리의 간략화뿐만이 아니라, 마스크 패턴의 근접 효과 보정을 적게 하는 것이 가능하고, 마스크 묘화 시간 단축, 마스크 검사의 용이화에 의해, 패턴 전사 정밀도가 향상한 집적 회로 마스크를 간단하게 작성할 수 있는 효과가 있다. 그 결과, 집적 회로 장치의 제조 코스트를 삭감하는 효과가 있다.
종래의 액침 노광에 대해서는, 반도체 웨이퍼의 포토레지스트를 액침 상태로 하기 때문에, 레지스터 재료, 현상액 등에 제약이 있었다. 웨이퍼 커버 노광 방식으로는, 포토레지스트를 액침 상태로 하지 않아도, 종래의 포토레지스트를 그대로 이용할 수 있으므로, 반도체 집적 회로의 제조 프로세스의 개발비를 삭감시키는 효과가 있다.
또한, 웨이퍼 커버가 복수의 반도체 웨이퍼의 포토레지스트 면에 이물에 의한 결함의 전사를 방지시키는 구조로 되어 있으므로, 반도체 집적 회로 장치의 제조 수율(yield)을 향상시키는 효과가 있다.
또한, 종래 위상 쉬프트 마스크를 적용한 반도체 집적 회로의 제조 공정에 있어서, 이를 차광 마스크로 치환하고, 웨이퍼 커버를 이용한 노광 방법으로 함으로써, 반도체 제조 코스트를 삭감시키는 효과가 있다.

Claims (20)

  1. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함하는 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트 막을 노광하고, 반도체 웨이퍼 상에 회로 패턴을 형성하는 공정에서,
    소정 두께의 유리 평판, 고분자 수지 평판 또는 고분자 수지 시트 중 적어도 하나로 구성되는 웨이퍼 커버를 상기 반도체 웨이퍼 상의 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과한 노광빛에 의해, 상기 포토레지스트 막을 노광하는 단계와,
    상기 투영 렌즈와 상기 반도체 웨이퍼와의 상대적인 평면 이동에 의해 노광을 반복하는 단계와,
    상기 웨이퍼 커버를 제거한 후, 상기 포토레지스트를 현상하는 단계
    를 포함하는, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  2. 제1항에 있어서,
    상기 마스크는, 마스크 투과광 또는 마스크의 반투명막의 투과광의 위상이 반전하는 수단을 설치한 위상 시프트 마스크이고, 또는 노광에 의해서 형성되는 회로 패턴의 변형을 예상하여 회로 패턴의 치수 또는 형상을 보정한 광근접 효과 보정 마스크이고,
    상기 노광하는 단계는,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 준비하는 단계와,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 이용하여 노광하는 단계를 포함하고,
    노광 파장보다 미세한 회로 패턴을 반도체 웨이퍼 상에 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  3. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해 반도체 웨이퍼에 형성한 절연막 상의 포토레지스트 막을 액체 내에서 노광하는 수법을 이용하여, 절연막의 회로 패턴을 형성하는 공정에서,
    상기 반도체 웨이퍼 상에 회로 패턴을 형성하도록 하는 제1 절연막 또는 그 하층이 되는 제2 절연막을 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 절연막 표면을 평탄화하는 단계와,
    평탄화한 절연막 상에 포토레지스트 막을 형성하는 단계와,
    투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 평탄화에 의해, 반도체 웨이퍼 면과 축소 투영 렌즈의 대물면과의 상대적인 평면 이동에 따른 액체 중의 미소거품 발생을 억제시키고, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체 내에서 포토레지스트 막으로 노광하는 단계
    를 포함하여, 절연막에 미세한 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  4. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해 반도체 웨이퍼에 형성한 도전막 상의 포토레지스트 막을 액체 중에서 노광하는 수법을 이용하여, 도전막의 회로 패턴을 형성하는 공정에서,
    상기 반도체 웨이퍼 상에 회로 패턴을 형성하도록 하는 도전막, 또는 그 하층이 되는 도전막을 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 도전막 표면을 평탄화하는 단계와,
    평탄화한 후에 포토레지스트 막을 형성하는 단계와,
    투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 평탄화에 의해, 반도체 웨이퍼면과 축소 투영 렌즈의 대물면과의 상대적인 평면 이동에 따른 액체 중의 미소거품 발생을 억제시키고, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체 내에서 포토레지스트 막으로 노광하는 단계를 포함하고,
    도전막의 미세한 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  5. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해 반도체 웨이퍼에 형성한 도전막 상의 포토레지스트 막을 액체 중에서 노광하는 수법을 이용하여, 도전막의 회로 패턴을 형성하는 공정에서,
    상기 반도체 웨이퍼 상에 회로 패턴을 형성하도록 하는 도전막의 하층이 되는 절연막을 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 절연막 표면을 평탄화하는 단계와,
    평탄화한 후, 도전막과 포토레지스트 막을 순차 형성하는 단계와,
    투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 평탄화에 의해, 반도체 웨이퍼면과 축소 투영 렌즈의 대물면과의 상대적인 평면 이동에 따른 액체 중의 미소거품 발생을 억제시키고, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체 내에서 포토레지스트 막으로 노광하는 단계
    를 포함하여, 도전막의 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  6. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼의 포토레지스트 막을 액체 중에서 노광하는 수법을 이용하여, 회로 패턴 형성하는 공정에서,
    상기 마스크로의 집적 회로 패턴의 형성은, 대기중 또는 질소 분위기 내에서의 축소 투영 노광법으로 이용하는 마스크의 회로 패턴 데이터를 준비하는 단계와,
    상기 패턴 데이터의 변환 처리에 의해 형상이 상사형(相似形)으로 축소되는 회로 패턴 데이터를 작성하는 단계와,
    작성한 회로 패턴 데이터를 이용하여 마스크 기판 상에 축소된 회로 패턴을 형성하는 단계를 포함하고,
    상기 반도체 웨이퍼의 포토레지스트 막으로의 노광은, 투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 회로 패턴을 형성한 마스크를 이용하여, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체내에서 반도체 웨이퍼의 포토레지스트를 노광하는 단계와,
    포토레지스트를 현상하는 단계
    를 포함하여, 반도체 웨이퍼 상에 회로 패턴을 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  7. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 액체 내에서 반도체 웨이퍼 상의 포토레지스트 막을 노광하는 수법을 이용하여, 회로 패턴 형성하는 공정에서,
    상기 마스크의 회로 패턴은, 마스크의 투과광의 위상을 반전시킨 위상 시프트 마스크와 대기중 또는 질소 분위기 내에서의 축소 투영 노광 방식을 조합 함으로써, 반도체 웨이퍼 상에 패턴 형성되고 있던 치수, 또는 패턴 형성이 가능하게 되는 치수의 회로 패턴을 갖는 미세한 회로 패턴이고,
    상기 마스크로의 회로 패턴 형성은, 상기 위상 시프트 마스크를 제작하는 데에 기초가 되는 회로 패턴 데이터를 준비하는 단계와,
    위상 시프트 마스크를 제작하기 위한 위상 시프트 패턴과 차광 패턴의 2 종류의 데이터 변환 처리하는 대신에, 상기 기초가 되는 회로 패턴 데이터로부터 차광 패턴 만의 데이터 변환 처리하는 단계와,
    차광 패턴 만의 패턴 데이터를 이용하여 차광 패턴의 마스크를 제작하는 단계를 포함하고,
    상기 반도체 웨이퍼 상으로의 회로 패턴의 노광은, 투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 차광 패턴의 마스크를 이용하여, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체내에서 반도체 웨이퍼의 포토레지스트를 노광하는 단계와,
    포토레지스트를 현상하는 단계
    를 포함하여, 반도체 웨이퍼 상에 회로 패턴을 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  8. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트를 노광하고, 반도체 웨이퍼 상에 회로 패턴을 형성하는 공정에서,
    상기 마스크는, 회로 패턴과, 피노광면과 포커스 맞춤을 위한 테스트 패턴과, 전사 패턴의 위치 맞춤을 위한 테스트 패턴을 포함하고,
    상기 반도체 웨이퍼 상으로의 회로 패턴의 형성은, 유리 평판, 고분자 수지 평판 또는 고분자 수지 시트, 투명한 액체 중의 적어도 하나로 구성되는 소정의 두께의 웨이퍼 커버를 상기 반도체 웨이퍼의 포토레지스트 표면에 접촉시켜 장착하는 단계와,
    상기 테스트 패턴을 투과한 노광빛을 이용하고, 상기 웨이퍼 커버에 노광빛을 투과하는 것에 기인하는 상기 축소 투영 노광 장치의 투영 렌즈의 포커스 에러에 의한 광축 방향 엇갈림과 전사 배율 에러에 의한 노광면 상의 위치 엇갈림 중 적어도 하나를 교정하는 단계와,
    상기 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과한 노광빛에 의해, 상기 반도체 웨이퍼 상의 포토레지스트 막에 대해, 반복하여 노광하는 단계와,
    상기 웨이퍼 커버를 제거한 후, 상기 포토레지스트를 현상하는 단계
    를 포함하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  9. 제8항에 있어서,
    상기 마스크는, 마스크 투과광 또는 마스크의 반투명막의 투과광의 위상이 반전하는 수단을 설치한 위상 시프트 마스크이고, 또는 노광에 의해서 형성되는 회로 패턴의 변형을 예상하여 회로 패턴의 치수 또는 형상을 보정한 광근접 효과 보정 마스크이고,
    상기 포토레지스트 막의 노광은, 상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 준비하는 단계와,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 이용하여 노광하는 단계
    를 포함하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  10. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트 막을 노광하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 공정에서,
    유리 평판, 고분자 수지 평판 또는 고분자 수지 시트, 투명한 액체 중 적어도 하나로 구성되는 소정 두께의 웨이퍼 커버를 상기 반도체 웨이퍼의 포토레지스트 표면에 접촉시켜 장착하는 단계와,
    반도체 웨이퍼 상에 상기 웨이퍼 커버를 이용하여 노광하는 단계와,
    상기 웨이퍼 커버를 이용하지 않고 축소 투영 노광하는 단계를 포함하고,
    반도체 웨이퍼 상에 회로 패턴을 형성할 때에,
    상기 웨이퍼 커버를 이용하여 노광하는 단계는, 반도체 웨이퍼 상에 형성한 반도체소자를 전기적으로 접속하기 위한 절연막 또는 금속막을 가공하는 회로 패턴이고,
    상기 웨이퍼 커버를 이용하지 않고 노광하는 단계는, 도너 또는 억셉터를 도핑하여 반도체 웨이퍼 상에 반도체소자 영역을 형성하기 위한 회로 패턴이고,
    상기 웨이퍼 커버를 이용하여 노광하는 단계와 상기 웨이퍼 커버를 이용하지 않고 노광하는 단계의 양 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  11. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트 막을 액체 내에서 노광하는 수법을 이용하여, 미세한 도전막의 회로 패턴을 형성하는 공정에서,
    상기 반도체 웨이퍼의 상기 도전막의 하층이 되는 절연막을, 화학 기계 연마법 또는 화학 기계 연삭법을 이용하여 평탄화하는 단계와,
    평탄화한 절연막 상에 포토레지스트 막을 형성하는 단계와,
    대기중 또는 질소 분위기 내에서의 축소 투영 노광법에 의해 제1 노광하는 단계와,
    상기 노광을 기초로 하여 상기 절연막에 회로 패턴 가공하는 단계와,
    상기 회로 패턴 가공한 절연막 상에 도전막과 포토레지스트 막을 순서대로 형성하는 단계와,
    투명한 액체로 구성되는 웨이퍼 커버를 상기 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    반도체 웨이퍼와 축소 투영 노광 장치의 투영 렌즈와의 상대적인 평면 이동에 따른 액체 중의 미소거품 발생을 억제시키고, 상기 투영 렌즈, 상기 투명한 액체로 구성되는 웨이퍼 커버를 투과한 노광빛에 의해, 액체 내에서 포토레지스트 막으로 제2 노광하는 단계
    를 포함하여, 미세한 도전막의 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  12. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트 막을 노광하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 공정에서,
    유리 평판, 고분자 수지 평판 또는 고분자 수지 시트, 투명한 액체 중 적어도 하나로 구성되는 소정 두께의 웨이퍼 커버를 상기 반도체 웨이퍼의 포토레지스트 막의 표면에 접촉시켜 장착하는 단계와,
    상기 마스크의 회로 패턴의 방향성과 주기성에 대응하여, 노광에 의해 형성되는 회로 패턴이 선명하게 되도록 마스크의 회로 패턴 면으로의 조명 각도를 변경하여 조명하는 단계와,
    상기 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과한 노광빛에 의해, 상기 투영 렌즈와 상기 반도체 웨이퍼와의 상대적인 평면 이동시키고, 상기 반도체 웨이퍼 상의 포토레지스트를 반복하여 노광하는 단계
    를 포함하여, 노광 파장보다 미세한 회로 패턴을 반도체 웨이퍼에 형성하도록 하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  13. DRAM, 플래쉬 메모리, 마이크로 프로세서 등의 반도체 집적 회로 장치, 또는 동일 기판 상에 설치된 DRAM, 플래쉬 메모리, 마이크로 프로세서를 포함한 반도체 집적 회로 장치를 제조하는 방법에 있어서,
    회로 패턴을 형성한 마스크와 축소 투영 노광 장치에 의해, 반도체 웨이퍼 상의 포토레지스트를 노광하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 공정에서,
    유리 평판, 고분자 수지 평판 또는 고분자 수지 시트, 투명한 액체 중 적어도 하나로 구성되는 소정 두께의 웨이퍼 커버를 상기 반도체 웨이퍼의 포토레지스트 표면에 접촉시켜 장착하는 단계와,
    상기 축소 투영 노광 장치의 투영 렌즈, 상기 웨이퍼 커버를 투과한 노광빛에 의해, 상기 투영 렌즈와 상기 반도체 웨이퍼와의 상대적인 평면 이동시키고, 상기 반도체 웨이퍼 상의 포토레지스트를 반복하여 노광하는 단계를 포함하고,
    상기 마스크 또는 마스크의 회로 패턴은, 상기 웨이퍼 커버를 이용하지 않고 대기중 또는 질소 분위기 내에서의 축소 투영 노광에 사용하는 것이고,
    상기 웨이퍼 커버를 이용한 노광에서는 반도체 웨이퍼에 형성되는 패턴의 축소율을 보다 높게 설정하여 노광 함으로써, 상기 대기중 또는 질소 분위기 내에서의 노광법 보다 축소된 회로 패턴을 형성하는 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  14. 제3항에 있어서,
    상기 마스크는, 마스크 투과광 또는 마스크의 반투명막의 투과광의 위상이 반전하는 수단을 설치한 위상 시프트 마스크이고, 또는 노광에 의해 형성되는 회로 패턴의 변형을 예상하여 회로 패턴의 치수 또는 형상을 보정한 광근접 효과 보정 마스크이고,
    상기 노광하는 단계는, 상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 준비하는 단계와,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 이용하여 노광하는 단계
    를 포함하여, 노광 파장 보다 미세한 회로 패턴을 반도체 웨이퍼 상에 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  15. 제4항에 있어서,
    상기 마스크는, 마스크 투과광 또는 마스크의 반투명막의 투과광의 위상이 반전하는 수단을 설치한 위상 시프트 마스크이고, 또는 노광에 의해서 형성되는 회로 패턴의 변형을 예상하여 회로 패턴의 치수 또는 형상을 보정한 광근접 효과 보정 마스크이고,
    상기 노광하는 단계는, 상기의 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 준비하는 단계와,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 이용하여 노광하는 단계
    를 포함하여, 노광 파장보다 미세한 회로 패턴을 반도체 웨이퍼 상에 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  16. 제5항에 있어서,
    상기 마스크는, 마스크 투과광 또는 마스크의 반투명막의 투과광의 위상이 반전하는 수단을 설치한 위상 시프트 마스크이고, 또는 노광에 의해서 형성되는 회로 패턴의 변형을 예상하여 회로 패턴의 치수 또는 형상을 보정한 광근접 효과 보정 마스크이고,
    상기 노광하는 단계는, 상기의 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 준비하는 단계와,
    상기 위상 시프트 마스크 또는 광근접 효과 보정 마스크를 이용하여 노광하는 단계
    를 포함하여, 노광 파장보다 미세한 회로 패턴을 반도체 웨이퍼 상에 형성한 것을 특징으로 하는 반도체 집적 회로 장치의 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020067018448A 2004-02-09 2005-02-04 노광 장치 및 이를 이용한 반도체 장치의 제조 방법 KR101118787B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004031528 2004-02-09
JPJP-P-2004-00031528 2004-02-09
PCT/JP2005/001669 WO2005076322A1 (ja) 2004-02-09 2005-02-04 露光装置及びそれを用いた半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014358A Division KR101118834B1 (ko) 2004-02-09 2005-02-04 노광 장치 및 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070019705A KR20070019705A (ko) 2007-02-15
KR101118787B1 true KR101118787B1 (ko) 2012-03-20

Family

ID=34836053

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117014358A KR101118834B1 (ko) 2004-02-09 2005-02-04 노광 장치 및 이를 이용한 반도체 장치의 제조 방법
KR1020067018448A KR101118787B1 (ko) 2004-02-09 2005-02-04 노광 장치 및 이를 이용한 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117014358A KR101118834B1 (ko) 2004-02-09 2005-02-04 노광 장치 및 이를 이용한 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US8048614B2 (ko)
JP (2) JP4529141B2 (ko)
KR (2) KR101118834B1 (ko)
WO (1) WO2005076322A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450769B2 (ja) * 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
JP6474655B2 (ja) * 2014-09-30 2019-02-27 エイブリック株式会社 レチクル透過率測定方法、投影露光装置および投影露光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049366A1 (fr) * 1998-03-20 1999-09-30 Nikon Corporation Photomasque et systeme d'exposition par projection
WO2001002908A1 (fr) * 1999-06-30 2001-01-11 Hitachi, Ltd. Procede de fabrication d'un dispositif de circuit integre a semiconducteur, masque optique utilise a cet effet, son procede de fabrication, et ebauches de masque utilisees a cet effet
JP2001117213A (ja) 1999-08-10 2001-04-27 Nikon Corp フォトマスク、該フォトマスクの製造方法、該フォトマスクを扱う投影露光装置、及び投影露光方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57153433A (en) * 1981-03-18 1982-09-22 Hitachi Ltd Manufacturing device for semiconductor
JPS63295350A (ja) 1987-05-26 1988-12-01 Ozen Corp シ−ト重複検知装置
JPH0216717A (ja) * 1988-07-05 1990-01-19 Nikon Corp パターン投影装置
JPH03137511A (ja) 1989-10-24 1991-06-12 Nkk Corp 二重管式連通管
JPH0852997A (ja) 1991-03-29 1996-02-27 Masaki Kawasaki 積層板構造の象嵌模様入り製品及びその製造方法
US5391441A (en) * 1992-02-21 1995-02-21 Hitachi, Ltd. Exposure mask and method of manufacture thereof
JP2753930B2 (ja) * 1992-11-27 1998-05-20 キヤノン株式会社 液浸式投影露光装置
JP3747566B2 (ja) 1997-04-23 2006-02-22 株式会社ニコン 液浸型露光装置
JP3817836B2 (ja) * 1997-06-10 2006-09-06 株式会社ニコン 露光装置及びその製造方法並びに露光方法及びデバイス製造方法
US6184083B1 (en) * 1997-06-30 2001-02-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JPH11260686A (ja) * 1998-03-11 1999-09-24 Toshiba Corp 露光方法
WO1999049504A1 (fr) * 1998-03-26 1999-09-30 Nikon Corporation Procede et systeme d'exposition par projection
JP2000058436A (ja) * 1998-08-11 2000-02-25 Nikon Corp 投影露光装置及び露光方法
JP2000183346A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
JP3495983B2 (ja) * 2000-12-28 2004-02-09 キヤノン株式会社 マスク及び投影露光装置
US7092069B2 (en) * 2002-03-08 2006-08-15 Carl Zeiss Smt Ag Projection exposure method and projection exposure system
DE10258718A1 (de) * 2002-12-09 2004-06-24 Carl Zeiss Smt Ag Projektionsobjektiv, insbesondere für die Mikrolithographie, sowie Verfahren zur Abstimmung eines Projektionsobjektives
US7014966B2 (en) * 2003-09-02 2006-03-21 Advanced Micro Devices, Inc. Method and apparatus for elimination of bubbles in immersion medium in immersion lithography systems
US20050161644A1 (en) * 2004-01-23 2005-07-28 Peng Zhang Immersion lithography fluids
CN101727021A (zh) * 2004-02-13 2010-06-09 卡尔蔡司Smt股份公司 微平版印刷投影曝光装置的投影物镜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049366A1 (fr) * 1998-03-20 1999-09-30 Nikon Corporation Photomasque et systeme d'exposition par projection
WO2001002908A1 (fr) * 1999-06-30 2001-01-11 Hitachi, Ltd. Procede de fabrication d'un dispositif de circuit integre a semiconducteur, masque optique utilise a cet effet, son procede de fabrication, et ebauches de masque utilisees a cet effet
JP2001117213A (ja) 1999-08-10 2001-04-27 Nikon Corp フォトマスク、該フォトマスクの製造方法、該フォトマスクを扱う投影露光装置、及び投影露光方法

Also Published As

Publication number Publication date
US20070117409A1 (en) 2007-05-24
JP2010153922A (ja) 2010-07-08
KR20070019705A (ko) 2007-02-15
KR20110091015A (ko) 2011-08-10
US8048614B2 (en) 2011-11-01
JP4529141B2 (ja) 2010-08-25
US20110229824A1 (en) 2011-09-22
JPWO2005076322A1 (ja) 2008-02-21
KR101118834B1 (ko) 2012-03-21
WO2005076322A1 (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100240522B1 (ko) 반도체 집적 회로장치의 제조 방법
US7364822B2 (en) Photomask, method for forming the same, and method for forming pattern using the photomask
US7512928B2 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
US7304749B2 (en) Point diffraction interferometer and exposure apparatus and method using the same
JPH09127677A (ja) フォトマスク及びその製造方法
US6800421B2 (en) Method of fabrication of semiconductor integrated circuit device
US6743554B2 (en) Photomask for aberration measurement, aberration measurement method unit for aberration measurement and manufacturing method for device
US7691544B2 (en) Measurement of a scattered light point spread function (PSF) for microelectronic photolithography
JP3080024B2 (ja) 露光方法および球面収差量の測定方法
JP2001272764A (ja) 投影露光用フォトマスク、およびそれを用いた投影露光方法
TW201905582A (zh) 具有基準標記的光罩
JP3164039B2 (ja) フォトマスク及びその製造方法
KR101118787B1 (ko) 노광 장치 및 이를 이용한 반도체 장치의 제조 방법
US7923180B2 (en) Cross technology reticles
JP2008009339A (ja) パターンの検査装置、パターンの検査方法および半導体装置の製造方法
JPH10148926A (ja) ハーフトーン位相シフトマスク及びハーフトーン位相シフトマスクを用いた収差測定方法
JP3571397B2 (ja) 光源フィルタ、それを用いた投影露光装置および投影露光方法
US7867698B2 (en) Reticle system for manufacturing integrated circuit systems
JP3268692B2 (ja) 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法
JPH06289590A (ja) フォトマスク及び露光方法
JP4497569B2 (ja) 投影光学系のコマ収差の評価方法
JP2004264385A (ja) 露光マスクおよびその製造方法ならびに露光方法
JPH11354411A (ja) 露光装置の評価方法
JP2000258608A (ja) 光学素子への成膜方法
JP3548324B2 (ja) 位置合わせ装置及びそれを用いた位置合わせ方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee