JP2000258608A

JP2000258608A - 光学素子への成膜方法

Info

Publication number: JP2000258608A
Application number: JP11065642A
Authority: JP
Inventors: Keita Sakai; 啓太酒井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-03-11
Filing date: 1999-03-11
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】反射防止膜の成膜位置を制御する。【解決手段】(l)に示すようにバイナリオプティクス素
子３１ａ上に反射防止膜３４ａを成膜し、(m)に示すよ
うにレジストパターン３３ｃを剥離することにより、レ
ジストパターン３３ｃが成膜されていなかった領域に、
反射防止膜パターン３５ａを形成する。続いて、(n)に
示すようにフォトレジスト３２ｄを塗布し、(o)に示す
ようにフォトレジスト３２ｄの露光、現像を行うことに
より、反射防止膜パターン３５ａ上にレジストパターン
３３ｄを形成する。更に、(p)に示すように反射防止膜
３４ｂを成膜し、(q)に示すようにレジストパターン３
３ｄを剥離し、反射防止膜パターン３５ｂを形成するこ
とにより、バイナリオプティクス素子３１ａの全ての段
差上に反射防止膜パターン３５を成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回折光学素子上に
反射防止膜又は増反射膜を形成する光学素子への成膜方
法に関するものである。

【０００２】

【従来の技術】近年、半導体集積回路の高集積化はとど
まるところを知らず、４ＧビットＤＲＡＭ世代へ向けて
の研究開発が盛んに進められている。この半導体集積回
路の高集積化に伴い、露光装置における投影光学系に
は、特に高レベルな性能が要求されている。露光装置の
解像度は投影光学系の開口数（ＮＡ）を大きくすること
によって向上させることができるが、開口数を大きくす
ると焦点深度は浅くなる。従って、開口数を或る程度以
上に大きくすることは不可能であり、解像度を向上させ
るためには露光波長を短波長化することが要求される。

【０００３】従って、４ＧビットＤＲＡＭ世代の露光装
置の光源としては、波長λ＝１９３ｎｍのＡｒＦエキシ
マレーザー光が有望視されている。しかし、このレーザ
ー光は高エネルギであるため、従来のｇ線、ｉ線露光装
置において使用されてきたレンズ材料の内、石英以外の
材料では透過率が不足したり、レーザー光による損傷が
大きい等の理由により使用することができない。また、
屈折率の異なるレンズの組み合わせにより行っていた色
収差補償も困難となる。また、従来の屈折光学素子のみ
により構成された露光装置においては、露光装置の設置
環境における温度変動や気圧変動によって焦点位置が変
化するといる問題も生ずる。

【０００４】このような問題点を解決するために、光源
にＫｒＦレーザー光やＡｒＦレーザー光を使用する露光
装置内の光学系には、回折光学素子を利用することが考
案されている。回折光学素子は屈折光学素子の色収差を
打ち消す方向に色収差を発生するため、色収差補償の問
題を解決することが可能である。また、露光装置の設置
環境における温度変動や気圧変動による焦点位置の変化
も屈折光学素子と回折光学素子では逆となるため、これ
らの光学素子の組み合わせることにより、焦点位置の変
化を相殺することが可能となる。

【０００５】図１０は所謂鋸歯状のブレーズド形状を有
する回折光学素子１の断面図を示しており、表面に形成
されたグレーティングにより回折効果が生ずる。従来の
赤外光や可視光に対応する回折光学素子１の製造方法と
しては、ホットプレス法、射出成型法、電子線（ＥＢ）
描画又はレーザー描画とドライエッチングのを組み合わ
せ、高分子やガラスを加工する方法等が知られている。

【０００６】ホットプレス法はカッティングマシーンを
用いて銅板やアルミ合金等の金属板を回折光学素子１の
ネガ形状となるように切削することにより金型を作製
し、金型と鏡面金属板との間にメタクリル樹脂板等を挟
み、加熱後に加圧成形する。また、射出成型を利用した
製造方法では、先ず金型加工を行い、この金型に高温で
溶融した高分子やガラスを流し込み、圧縮冷却を行うこ
とにより成型する。

【０００７】また、電子線描画による製造方法では、光
学基板上に電子線レジストを塗布し、電子線を円形走査
することにより露光、現像処理することにより、電子線
レジストは露光量に応じたレジスト厚となり、更にドラ
イエッチングによりレジストパターンを光学基板上に転
写する。レーザー描画による製造方法は電子線描画法を
改良したものであり、レジストを塗布した光学基板側を
回転させ、Ｈｅ−Ｃｄレーザー光等を径方向へ移動する
ことにより描画を行うものである。そして、レジストを
現像後にドライエッチングにより、レジストパターンを
光学基板上に転写する。

【０００８】図１１はブレーズド形状を有する回折光学
素子を階段形状に近似させたバイナリオプティックス素
子１１の模式図を示しており、先ず、光学基板上１２に
フォトレジストを塗布し、マスク１３を用いて露光、現
像処理を行うことによりレジストパターンを形成し、こ
のレジストパターンをエッチングマスクとして基板１２
をエッチングし、その後にレジストパターンを剥離す
る。マスク１４、１５を用いて同様の処理を繰り返すこ
とにより、階段形状を形成することができる。なお、上
述したエッチングの代りにリフトオフを繰り返し、堆積
膜厚を階段状に変化させることにより製造することも可
能である。

【０００９】

【発明が解決しようとする課題】しかしながら、通常で
はレンズの表面には反射防止膜として、金属酸化物や金
属フッ化物等を蒸着法、スパッタ法、ＣＶＤ法等により
成膜するが、図１２に示すように上述したバイナリオプ
ティックス素子１１上に、反射防止膜２１を成膜すると
エッジ部分にも不要な膜が形成されてしまい、この膜の
存在により実際に光学装置に使用した際に、光束Ｌの散
乱や位相ずれ等が生じ、回折効率が低下し、結果として
所望の光学性能を得ることができない。

【００１０】

【課題を解決するための手段】上記目的を達成するため
の本発明に係る光学素子への成膜方法は、階段状の構造
を有する回折光学素子基板の階段上に選択的にレジスト
パターンを形成する工程と、前記レジストパターンを形
成した前記基板上に反射防止膜又は増反射膜を成膜する
工程と、前記レジストパターンをレジスト上の反射防止
膜又は増反射膜ごと剥離する工程とを含む成膜工程を１
回又は複数回行うことにより、前記基板の階段上に反射
防止膜又は増反射膜を成膜することを特徴とする。

【００１１】本発明の好適な実施例は、前記基板上に選
択的に前記レジストパターンを形成する工程と、前記レ
ジストパターンをマスクとして選択的に前記基板をエッ
チングする工程とを操り返し、最後のエッチング工程に
使用したレジストパターンを剥離せずに前記レジストパ
ターンとして使用することを特徴とする。

【００１２】本発明の好適な実施例は、前記基板上に選
択的に前記レジストパターンを形成する工程と、前記レ
ジストパターンを形成した基板上に反射防止膜又は増反
射膜を成膜する工程と、前記反射防止膜又は増反射膜上
に高エネルギ線遮蔽膜を成膜する工程と、前記レジスト
パターンを前記反射防止膜又は増反射膜及び高エネルギ
線遮蔽膜ごと剥離する工程と、選択的に前記反射防止膜
又は増反射膜及び高エネルギ線遮蔽膜が成膜された前記
基板上にレジストを塗布する工程と、前記基板の裏面か
ら高エネルギ線で前記基板全面を露光する工程と、現像
することにより前記レジストパターンを形成する工程と
を含むことを特徴とする。

【００１３】

【発明の実施の形態】本発明を図１〜図９に図示の実施
例に基づいて詳細に説明する。図１、図２は第１の実施
例における８段形状を有するバイナリオプティクス素子
の製作模式図を示しており、先ず石英基板を両面研磨し
研磨剤が残留しないように洗浄した後に、図１(a)に示
すように、この石英基板３１の加工面にフォトレジスト
３２ａを塗布し、プリベーク処理を実施する。次に、図
１(b)に示すように、この基板３１をｉ線ステッパを用
いて選択露光し、ベーク処理及び現像処理を行うことに
より、所望のレジストパターン３３ａを得る。続いて、
図１(c)に示すようにリアクティブイオンエッチング
（ＲＩＥ）装置を用いて、酸素によるライトアッシング
を施した後に、ＣＨＦ₃を用いて石英基板３１を所望の
深さにエッチングし、その後に図１(d)に示すように、
剥離液を用いてレジストパターン３３ａを剥離する。

【００１４】図１(a)〜(d)において示したフォトレジス
ト３２ａの塗布、露光、現像、基板３１のエッチング及
びレジストパターン３３ａを剥離する一連の工程を図１
(e)〜(k)に示すように、異なるピッチを有するレチクル
を用いて、更に２回繰り返すことにより、図１(k)に示
すような８段形状を有するバイナリオプティクス素子３
１ａを作製する。ただし、最後のレジストパターン３３
ｃは剥離せずに、反射防止膜の製造に利用する。また、
このレジストパターン３３ｃは最も細かいピッチのパタ
ーンにすることが好ましい。

【００１５】続いて、図２(l)に示すようにレジストパ
ターン３３ｃ及びこのレジストパターン３３ｃが成膜さ
れていないバイナリオプティクス素子３１ａ上に反射防
止膜３４ａとして、膜厚約５５０オングストロームのＡ
ｌ₂Ｏ₃膜及びＳｉＯ₂膜から成る多層膜をスパッタ装置
を使用して成膜する。次に図２(m)に示すように、レジ
ストパターン３３ｃを剥離することにより、レジストパ
ターン３３ｃが成膜されていなかった領域のみに、反射
防止膜パターン３５ａを形成する。

【００１６】図２(n)に示すように再度、フォトレジス
ト３２ｄを塗布する。図２(o)に示すように、フォトレ
ジスト３２ｄの露光、現像を行うことにより、反射防止
膜パターン３５ａ上にのみレジストパターン３３ｄを形
成する。更に、図２(p)に示すように、レジストパター
ン３３ｄ及びこのレジストパターン３３ｄが成膜されて
いないバイナリオプティクス素子３１ａ上に反射防止膜
３４ｂを成膜する。最後に図２(q)に示すように、レジ
ストパターン３３ｄを剥離し、反射防止膜パターン３５
ｂを形成することにより、バイナリオプティクス素子３
１ａの全ての段差上に反射防止膜パターン３５ａ、３５
ｂを交互に成膜する。

【００１７】この反射防止膜パターン３５を成膜したバ
イナリオプティクス素子３１ａの回折効率を測定したと
ころ、理論値９５％に対して、９１％の良好な値が得ら
れた。

【００１８】また、石英基板３１の代りに蛍石（フッ化
カルシウム結晶）、フッ化マグネシウム結晶等のフッ化
物結晶等を基板として使用することができる。更に、反
射防止膜３４にはフッ化マグネシウム、フッ化アルミニ
ウム等の金属フッ化物等を使用してもよい。

【００１９】図３、図４は第２の実施例における８段形
状を有するバイナリオプティクス素子の製作模式図を示
しており、図３(a)に示すように第１の実施例と同様に
洗浄した基板４１の加工面にフォトレジスト４２ａを塗
布し、プリベーク処理を実施する。次に、図３(b)に示
すように、この基板４１をｉ線ステッパを用いて露光
し、ベーク処理及び現像処理を行うことにより、所望の
レジストパターン４３ａを得る。続いて、図３(c)に示
すようにＣＶＤ（Chemical Vapor Deposition）装置を
用いて、レジストパターン４３ａ及びこのレジストパタ
ーン４３ａが成膜されていない基板４１上に、所望の膜
厚のＳｉＯ₂膜４４ａを成膜させ、その後に図３(d)に示
すように、剥離液を用いてレジストパターン４３ａを剥
離することにより、ＳｉＯ₂膜パターン４５ａを形成す
る。

【００２０】図３(a)〜(d)に示したフォトレジスト４２
ａの塗布、露光、現像、ＳｉＯ₂膜４４ａの成膜及びレ
ジストパターン４３ａを剥離する一連の工程を図３(e)
〜(k)に示すように、異なるピッチを有するレチクルを
用いて、更に２回繰り返すことにより、図３(k)に示す
ような８段形状を有するバイナリオプティクス素子４１
ａを製作する。ただし、最後のレジストパターン４３ｃ
は剥離せずに、反射防止膜の製造に利用する。また、こ
のレジストパターン４３ｃは最も細かいピッチのパター
ンにすることが好ましい。

【００２１】続いて、図４(l)に示すようにレジストパ
ターン４３ｃ及びＳｉＯ₂膜パターン４５ｃ上に反射防
止膜４６ａとして、第１の実施例において使用したもの
と同一の多層膜をスパッタ装置を用いて成膜する。次
に、図４(m)に示すように、レジストパターン４３ｃを
剥離することにより、レジストパターン４３ｃが成膜さ
れていなかった領域のみに、反射防止膜パターン４７ａ
を成形する。続いて、図４(n)に示すように再度、フォ
トレジスト４２ｄを塗布する。そして、図４(o)に示す
ように、フォトレジスト４２ｄを露光、現像することに
より、反射防止膜パターン４７ａ上にのみレジストパタ
ーン４３ｄを形成する。図４(p)に示すように、レジシ
トパターン４３ｄ及びこのレジストパターン４３ｄが成
膜されていないＳｉＯ₂膜パターン４５、バイナリオプ
ティクス素子４１ａ上に反射防止膜４６ｂを成膜する。
最後に、図４(q)に示すようにレジストパターン４３ｄ
を剥離し、反射防止膜パターン４７ｂを形成することに
より、バイナリオプティクス素子４１ａの全ての段差上
に反射防止膜パターン４７ａ、４７ｂを交互に成膜す
る。

【００２２】反射防止膜パターン４７を成膜したバイナ
リオプティクス素子４１ａの回折効率を測定すると理論
値９５％に対して、９２％と良好な値が得られる。

【００２３】図５は第３の実施例における８段形状を有
するバイナリオプティクス素子の製作模式図を示してお
り、バイナリオプティクス素子３１ａの作製については
図１(a)〜(k)と同一工程を用いる。

【００２４】先ず、図５(l)に示すようにバイナリオプ
ティクス素子３１ａ上に反射防止膜３４ａを成膜し、図
５(m)に示すように反射防止膜３４ａ上に、クロム膜５
１をＥＢ蒸着により成膜する。続いて図５(n)に示すよ
うにように、レジストパターン３３ｃを剥離することに
より、レジストパターン３３ｃが成膜されていなかった
領域のみに反射防止膜パターン３５ａ及びクロム膜パタ
ーン５２から成る積層膜を形成する。更に、図５(o)に
示すように再度、フォトレジスト３２ｄを塗布し、図５
(p)に示すように基板３１の裏面側よりｉ線の平行光Ｌ
を一定量照射することによりベーク及び現像する。ま
た、クロム膜パターン５２が遮光層の役割を果たすた
め、クロム膜パターン５２が成膜されている領域のみ
に、レジストパターン３３ｄを形成する。

【００２５】図５(q)に示すように、レジスト膜パター
ン３３ｄ及びこのレジスト膜パターン３３ｄが成膜され
ていないバイナリオプティクス３１ａ上に反射防止膜３
４ｂを成膜し、図５(r)に示すようにレジストパターン
３３ｄを剥離することにより、反射防止膜パターン３５
ｂを形成する。最後に、図５(s)に示すように、クロム
膜パターン５２を除去することにより、バイナリオプテ
ィクス素子３１ａ上の全ての段差上に反射防止膜パター
ン３５ａ、３５ｂを交互に成膜する。

【００２６】反射防止膜パターン３４を成膜した後に、
バイナリオプティクス素子３１ａの回折効率を測定する
と理論値９５％に対して、９２％と良好な値が得られ
る。

【００２７】図６は第４の実施例における８段形状を有
するバイナリオプティクス素子の製作模式図を示してお
り、バイナリオプティクス素子３１ａの作製については
図１(a)〜(k)と同一のため、説明は省略する。

【００２８】先ず図６(l)に示すように、レジストパタ
ーン３３ｃ及びこのレジストパターン３３ｃが成膜され
ていないバイナリオプティクス素子３１ａ上にアルミニ
ウムから成る増反射膜６１ａをスパッタ装置を用いて成
膜する。更に、図６(m)に示すように、レジストパター
ン３３ｃを除去することにより、レジストパターン３３
ｃが成膜されていなかった領域のみに、増反射膜パター
ン６２ａを形成する。続いて、図６(n)に示すように再
度、フォトレジスト３２ｄを塗布し、図６(o)に示すよ
うに、基板３１の裏面側よりｉ線の平行光Ｌを一定量照
射し、ベーク及び現像することにより、増反射膜パター
ン６２ａが遮光層の役割を果し、増反射膜パターン６２
ａが成膜された領域のみにレジストパターン３３ｄが形
成する。更に、図６(p)に示すように、レジストパター
ン３３ｄ及びこのレジストパターン３３ｄが成膜されて
いないバイナリオプティクス素子３１ａ上に、増反射膜
６１ｂを成膜し、最後に図６(q)に示すようにレジスト
パターン３３ｄを剥離することにより、増反射膜パター
ン６２ｂを形成することができ、バイナリオプティクス
素子３１ａ上のの全ての段差上に増反射膜パターン６２
ａ、６２ｂを交互に成膜する。

【００２９】そして、増反射膜パターン６２を成膜した
バイナリオプティクス素子３１ａの反射回折効率を測定
すると、９０％の良好な値が得られた。

【００３０】図７は半導体露光装置の概略図を示してお
り、ＫｒＦやＡｒＦエキシマレーザー等のレーザー出力
装置光源７１からのレーザー光は反射ミラー７２により
反射され、先の実施例において得られたバイナリオプテ
ィクス素子を組み込んだ照明光学系７３に導光される。
この照明光学系７３を透過したレーザー光は第１物体で
あるレチクル７４面上を照明する。更に、このレチクル
７４の情報を得たレーザー光は先の実施例において得ら
れたバイナリオプティクス素子を組み込んだ縮小投影光
学系７５を透過し、感光基板７６上へ投影される。

【００３１】また、この半導体露光装置はバイナリオプ
ティクス素子を使用しているために、従来の屈折素子の
みを使用した光学系と比較すると、レンズの枚数を低減
することができる。このため硝材による光吸収が低減さ
れ、吸収熱によるレンズの変形や屈折率変化の光学特性
への影響を抑制することが可能となる。また、色収差の
補正が容易なため、レーザー光の波長帯域を広げ、レー
ザー光のパワーを有効に利用することができる。更に、
半導体露光装置を設置する環境が変化した場合において
も、焦点位置のずれ発生を最小限に止めることができ、
結果として、高精度なパターン転写を良好に行うことが
できる。

【００３２】図８はＩＣやＬＳＩ等の半導体チップ、液
晶パネル或いはＣＣＤ等の半導体デバイスの製造工程の
フローチャート図を示している。先ず、ステップＳ１に
おいて半導体デバイスの回路設計を行い、続いてステッ
プＳ２においてステップＳ１で設計した回路パターンを
ＥＢ描画装置等を用いマスクを作成する。

【００３３】一方、ステップＳ３においてシリコン等の
材料を用いてウェハを製造する。その後に、前工程と呼
ばれるステップＳ４において、ステップＳ２、Ｓ３にお
いて用意したマスク及びウェハを用い、リソグラフィ技
術によってウェハ上に回路を形成する。

【００３４】更に、後工程と呼ばれるステップＳ５にお
いて、ステップＳ４によって製造されたウェハを用いて
ダイシング、ボンディング等のアッセンブリ工程、チッ
プ封入等のパッケージング工程を経て半導体チップ化す
る。チップ化された半導体デバイスは、ステップＳ６に
おいて動作確認テスト、耐久テスト等の検査を行う。こ
のような一連の工程を経て半導体デバイスは完成し、ス
テップＳ７に進み出荷される。

【００３５】図９は図８におけるステップＳ３におい
て、ウェハ製造の詳細な製造工程のフローチャート図を
示している。先ず、ステップＳ１１においてウェハ表面
を酸化させる。続いて、ステップＳ１２においてウェハ
表面をＣＶＤ法により絶縁膜を形成し、ステップＳ１３
において電極を蒸着法により形成する。更にステップＳ
１４に進み、ウェハにイオンを打込む。続いて、ステッ
プＳ１５におけるレジスト処理では化学材機研磨（ＣＭ
Ｐ：Chemical Mechanical Polishing）装置を用いてウ
ェハ表面を平坦に研磨する。更にステップＳ１６におい
てウェハ上にレジストを塗布する。ステップＳ１７では
半導体露光装置によりマスクの回路パターンをウェハ上
のレジスト上に焼付ける。

【００３６】初めにレチクルを搬送し、レチクルチャッ
クにチャッキングし、次にレジストが塗布されたウェハ
を露光装置内にローディングする。アライメントユニッ
トでグローバルアライメント用のデータを読み取り、計
測結果に基づいてウェハステージを駆動して所定の位置
に次々に露光を行う。ステップＳ１８において、ステッ
プＳ１７において露光したウェハ上のレジストを現像す
る。更に、ステップＳ１９でステップＳ１８において現
像したレジスト像以外の部分をエッチングする。その後
に、ステップＳ２０においてエッチングが済んで不要と
なったレジストを剥離する。更に、これらの一連の工程
を繰り返し行うことにより、ウェハ上に多重の回路パタ
ーンを形成することができる。

【００３７】

【発明の効果】以上説明したように本発明に係る光学素
子への成膜方法は、回折光学素子の階段形状とこの階段
上に成膜する反射防止膜の位置ずれを防止することがで
きるため、優れた光学性能を有する回折光学素子を得る
ことができる。

【００３８】また、本発明の製造方法により作製した回
折光学素子を用いた本発明の露光装置は色収差や環境変
化に伴う焦点位置変動を非常に小さくすることが可能と
なり、ＣＣＤ、液晶パネル、磁気ヘッド、チップのＩ
Ｃ、ＬＳＩ等のデバイスを歩留まり良く、高精度に作製
することができる。

【図面の簡単な説明】

【図１】第１の実施例における回折光学素子の製作模式
図である。

【図２】第１の実施例における回折光学素子の製作模式
図である。

【図３】第２の実施例における回折光学素子の製作模式
図である。

【図４】第２の実施例における回折光学素子の製作模式
図である。

【図５】第３の実施例における回折光学素子の製作模式
図である。

【図６】第４の実施例における回折光学素子の製作模式
図である。

【図７】半導体製造用露光装置の概略図である。

【図８】半導体デバイスの製造フローチャート図であ
る。

【図９】ウェハ製造のフローチャート図である。

【図１０】回折光学素子の概略図である。

【図１１】バイナリオプティクス素子の製作模式図であ
る。

【図１２】バイナリオプティクス素子の断面図である。

【符号の説明】

３１、４１基板３１ａ、４１ａバイナリオプティクス素子３２、４２フォトレジスト３３、４３レジストパターン３４、４６反射防止膜３５、４７反射防止膜パターン４４ＳｉＯ₂膜４５ＳｉＯ₂膜パターン５１クロム膜５２クロム膜パターン６１増反射膜６２増反射膜パターン

Claims

【特許請求の範囲】

【請求項１】階段状の構造を有する回折光学素子基板
の階段上に選択的にレジストパターンを形成する工程
と、前記レジストパターンを形成した前記基板上に反射
防止膜又は増反射膜を成膜する工程と、前記レジストパ
ターンをレジスト上の反射防止膜又は増反射膜ごと剥離
する工程とを含む成膜工程を１回又は複数回行うことに
より、前記基板の階段上に反射防止膜又は増反射膜を成
膜することを特徴とする光学素子への成膜方法。
【請求項２】前記レジストパターンを前記基板の階段
の１段おきに選択的に形成することを特徴とする請求項
１に記載の光学素子への成膜方法。
【請求項３】前記基板上に選択的に前記レジストパタ
ーンを形成する工程と、前記レジストパターンをマスク
として選択的に前記基板をエッチングする工程とを操り
返し、最後のエッチング工程に使用したレジストパター
ンを剥離せずに前記レジストパターンとして使用するこ
とを特徴とする請求項１に記載の光学素子への成膜方
法、
【請求項４】前記基板上に選択的に前記レジストパタ
ーンを形成する工程と、前記レジストパターンをマスク
として選択的に前記基板上に光学材料を堆積させる工程
とを繰り返し、前記かつ最後の堆積工程に使用したレジ
ストパターンを剥離せずに前記レジストパターンとして
使用することを特徴とする請求項１に記載の光学素子へ
の成膜方法。
【請求項５】ｎ＋１回目の前記レジストパターンをｎ
回目のレジストパターンを利用してレチクルレスで作製
することを特徴とする請求項１に記載の光学素子への成
膜方法。
【請求項６】前記基板上に選択的に前記レジストパタ
ーンを形成する工程と、前記レジストパターンを形成し
た基板上に反射防止膜又は増反射膜を成膜する工程と、
前記反射防止膜又は増反射膜上に高エネルギ線遮蔽膜を
成膜する工程と、前記レジストパターンを前記反射防止
膜又は増反射膜及び高エネルギ線遮蔽膜ごと剥離する工
程と、選択的に前記反射防止膜又は増反射膜及び高エネ
ルギ線遮蔽膜が成膜された前記基板上にレジストを塗布
する工程と、前記基板の裏面から高エネルギ線で前記基
板全面を露光する工程と、現像することにより前記レジ
ストパターンを形成する工程とを含むことを特徴とする
請求項５に記載の光学素子への成膜方法。
【請求項７】前記高エネルギ線はｇ線やｉ線等の紫外
線、ＫｒＦやＡｒＦ等のエキシマレーザー光であること
を特徴とする請求項７に記載の光学素子への成膜方法。
【請求項８】前記高エネルギ線遮蔽膜がクロム、アル
ミニウム等の金属膜であることを特徴とする請求項６に
記載の光学素子への成膜方法。
【請求項９】請求項１〜８に記載の方法により作製さ
れた反射防止膜を有することを特徴とする回折光学素
子。
【請求項１０】請求項９に記載の回折光学素子を少な
くとも１枚以上用いることを特徴とした光学系。
【請求項１１】請求項１０に記載の光学系を用いるこ
とを特徴とする半導体製造用露光装置。
【請求項１２】請求項１１に記載の露光装置をＣＣ
Ｄ、液晶パネル、磁気ヘッド、チップなどのデバイス製
造の露光工程に設けたことを特徴とするデバイス製造方
法。