KR101111429B1

KR101111429B1 - 반도체 장치 및 그 제조 방법

Info

Publication number: KR101111429B1
Application number: KR1020100038234A
Authority: KR
Inventors: 이일학; 이정석; 김인태; 정대현
Original assignee: 앰코 테크놀로지 코리아 주식회사
Priority date: 2010-04-26
Filing date: 2010-04-26
Publication date: 2012-02-16
Also published as: KR20110118866A

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 레벨 패키지의 입출력단자인 구리필러의 구조를 칩의 본딩패드에서 벗어난 위치에 형성하여, 구조적으로 취약한 반도체 칩의 본딩패드에 작용하는 스트레스를 최소화시킬 수 있도록 한 반도체 장치 및 그 제조 방법에 관한 것이다.
즉, 본 발명은 포지티브 포토레지스트와 네가티브 포토레지스트를 이용하여, 웨이퍼 레벨 패키지의 입출력단자인 구리필러를 스트레스의 영향을 받지 않는 위치인 반도체 칩의 본딩패드로부터 벗어난 위치에 형성하는 동시에 구리필러와 본딩패드가 재배선도금라인으로 연결되도록 함으로써, 외부 충격과 같은 스트레스로부터 구리필러 및 본딩패드를 보호할 수 있도록 한 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.

Description

반도체 장치 및 그 제조 방법{Semiconductor package and method for manufacturing the same}

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 레벨 패키지의 입출력단자인 구리필러의 구조를 칩의 본딩패드에서 벗어난 위치에 형성하여, 구조적으로 취약한 반도체 칩의 본딩패드에 작용하는 스트레스를 최소화시킬 수 있도록 한 반도체 장치 및 그 제조 방법에 관한 것이다.

각종 전자 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등을 만족시키기 위하여, 전자기기내 탑재되는 반도체 소자들에 대한 높은 신뢰성이 요구되고 있고, 이를 위한 중요한 기술 중의 하나가 반도체 패키징 기술에 있다 할 것이며, 그에 따라 웨이퍼 레벨의 칩 스케일 패키지, 칩 적층형 패키지 등 여러가지 종류의 패키지가 개발되고 있다.

그 중, 웨이퍼 레벨의 칩 적층형 패키지는 웨이퍼내의 수많은 반도체 칩들을 동시에 가공 및 적층하여, 고집적화를 실현하는 동시에 제조비용을 낮출 수 있고, 반도체 칩의 면적이 곧 패키지의 면적이 되므로 패키지가 더욱 소형화될 수 있는 장점을 제공한다.

여기서, 종래의 웨이퍼 레벨 패키지 구조를 설명하면 다음과 같다.

첨부한 도 2는 종래의 웨이퍼 레벨 패키지의 일부를 보여주는 단면도이다.

먼저, 반도체 칩(10, 실리콘 기판)위에 패시베이션 막(14)이 형성된다.

이때, 반도체 칩(10)상에 소정의 배열을 이루는 다수의 금속패드 즉, 본딩패드(12)상에는 패시베이션 막(14)이 도포되지 않는데, 그 이유는 본딩패드(12)상에 반도체 소자를 작동시키는 전압 등을 인가받기 위한 일종의 전극단자인 언더 범프 메탈(16,Under Bump Matal, 이하 UBM으로 칭함)이 형성되기 때문이다.

위와 같이, 상기 본딩패드(12)상에는 전극단자인 UBM(16)이 형성된 후, 반도체 칩(10)상의 패시베이션 막(14) 위에 다시 제2패시베이션 막이 더 형성될 수 있으며, 이 제2패시베이션 막은 외부로부터의 기계적 충격, 수분, 각종 이물질 등을 차단하는 기능 외에 반도체 칩(10)의 전체 표면을 평탄화시키면서 각 UBM(16)간의 절연 기능을 수행하게 된다.

다음으로, 상기와 같이 형성된 패시베이션 막(14)상에 노출된 UBM(16)에 입출력단자(18)를 융착시킨 후, 웨이퍼 레벨에서 각 반도체 칩 단위로 소잉이 이루어지면 웨이퍼 레벨 패키지(100)로 완성된다.

이때, 상기 입출력단자(18)는 도금 공정에 의하여 UBM(16)상에 소정의 높이로 성장시킨 구리필러(20)와, 이 구리필러(20)의 상면에 일체로 형성되는 전도성 솔더(22)로 구성된다.

그러나, 상기와 같은 종래의 웨이퍼 레벨 패키지는 다음과 같은 문제점이 있다.

웨이퍼 상태의 각 반도체 칩의 본딩패드는 스트레스(stress)에 최약한 부분으로 알려져 있고, 외부충격 등의 응력이 집중되면 쉽게 손상되는 부분으로 알려져 있다.

이에, 반도체 칩의 본딩패드상에 형성된 UBM에 입출력수단인 구리필러(Cu pillar)가 일체로 접착된 상태에서 외부 충격 등이 가해지면 구리필러와 UBM의 접촉부위에 스트레스가 집중되고, 이렇게 스트레스가 반복적으로 가해짐에 따라 피로응력이 가중되어, 구리필러와 UBM간의 접착부위가 일부 파손되는 현상이 발생하는 문제점이 있었고, 결국 구리필러와 UBM간의 접착 부위가 깨지면서 서로 박리되는 현상이 발생되는 문제점이 있었다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 포지티브 포토레지스트와 네가티브 포토레지스트를 이용하여, 웨이퍼 레벨 패키지의 입출력단자인 구리필러를 스트레스의 영향을 받지 않는 위치인 반도체 칩의 본딩패드로부터 벗어난 위치에 형성하는 동시에 구리필러와 본딩패드가 재배선도금라인으로 연결되도록 함으로써, 외부 충격과 같은 스트레스로부터 구리필러 및 본딩패드를 보호할 수 있도록 한 반도체 장치 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는 웨이퍼 상태의 반도체 칩과; 상기 반도체 칩의 본딩패드에서 소정 위치까지 연장 형성되는 시드 메탈층과; 상기 시드 메탈층의 끝단부에 도금되는 소정 높이의 구리필러와; 상기 구리필러의 도금시 동시에 형성되는 것으로서, 본딩패드와 연결된 시드 메탈층의 시작부와 구리필러간에 도금되는 재배선 도금라인과; 상기 시드 메탈층의 표면에 부착되어, 재배선 도금라인내에 등간격으로 내재되는 동시에 구리필러내에 내재되는 완충부재; 를 포함하여 구성된 것을 특징으로 하는 반도체 장치를 제공한다.

본 발명의 일 구현예에서, 상기 완충부재는 네가티브 포토레지스트인 것을 특징으로 한다.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 웨이퍼 상태의 각 반도체 칩의 본딩패드에서 소정 위치 떨어진 곳까지 시드 메탈층을 형성하는 단계와; 상기 시드 메탈층의 상면에 네가티브 포토레지스트를 부착하는 동시에 네가티브 포토레지스트 위에 포지티브 포토레지스트를 부착하는 단계와; 포지티브 마스크를 이용하여 포지티브 포토레지스트를 부분 노광시켜서, 네가티브 포토레지스트의 표면을 노출시키는 다수의 관통홀을 형성하는 단계와; 네가티브 마스크를 이용하여 네가티브 포토레지스트를 부분 노광시켜서, 완충부재 역할을 위한 다수의 네가티브 포토레지스트 블럭들을 남게 하는 동시에 그 사이의 시드 메탈층을 노출시키는 단계와; 상기 네가티브 포토레지스트 블럭들을 내재시키면서 노출된 시드 메탈층에 재배선 도금라인을 형성하는 동시에 재배선 도금라인의 일끝단에는 구리필러를 소정의 높이로 성장시키는 단계; 남아 있던 포지티브 포토레지스트 및 네가티브 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.

본 발명의 다른 구현예에서, 상기 포지티브 포토레지스트에 형성되는 다수의 관통홀은 본딩패드가 있는 쪽에서부터 점차 큰 직경으로 형성되는 것을 특징으로 한다.

본 발명의 다른 구현예에서, 상기 네가티브 포토레지스트 블럭은 각각 포지티브 포토레지스트의 각 관통홀과 상하로 일치되면서, 본딩패드가 있는 쪽에서부터 점차 큰 직경 및 높이로 형성되는 것을 특징으로 한다.

또한, 상기 구리필러는 포지티브 포토레지스트의 관통홀중 가장 큰 직경의 관통홀내에 채워지며 성장되고, 그 상단에는 솔더 플레이팅이 이루어지는 것을 특징으로 한다.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.

본 발명에 따르면, 포지티브 포토레지스트와 네가티브 포토레지스트를 이용하여, 웨이퍼 레벨 패키지의 입출력단자인 구리필러를 스트레스의 영향을 받지 않는 위치인 반도체 칩의 본딩패드로부터 벗어난 위치에 재배선 도금라인과 함께 형성함으로써, 외부 충격과 같은 스트레스로부터 구리필러 및 본딩패드를 보호할 수 있다.

즉, 반도체 칩의 본딩패드로부터 벗어난 위치에 구리필러를 형성함으로써, 외부 충격과 같은 스트레스가 반도체 칩의 취약 부위인 본딩패드에 집중되는 것을 방지할 수 있다.

특히, 네가티브 포토 레지스트 블럭들이 일종의 완충부재로서 재배선 도금라인내에 내재되는 동시에 구리필러내에 내재됨에 따라, 외부 충격과 같은 스트레스가 작용하더라도 완충부재에서 스트레스를 흡수하여, 구리필러와 시드메탈층간의 접착상태 및 재배선 도금라인과 시드메탈층간의 접착상태를 견고하게 유지시킬 수 있다.

도 1a 내지 도 1e는 본 발명에 따른 반도체 장치의 제조 방법을 설명하는 개략적 단면도,
도 2는 종래의 반도체 장치를 나타내는 단면도.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

첨부한 도 1a 내지 도 1e는 본 발명에 따른 반도체 장치의 제조 방법을 설명하는 개략도로서, 웨이퍼 레벨 패키지의 일부분을 보여주는 단면도이다.

본 발명은 웨이퍼 레벨 패키지로서, 웨이퍼의 각 칩의 본딩패드에 소정 높이의 구리필러를 직접 형성시키는 종래의 방법과 달리, 포지티브 포토레지스트 및 네가티브 포토레지스트를 이용하여 각 칩의 본딩패드(스트레스 영향에 최약한 부분)로부터 벗어난 위치(스트레스 영향이 없는 부분)에 구리필러를 형성하는 동시에 본딩패드와 구리필러간을 재배선 도금라인으로 연결하여, 외부 충격과 같은 스트레스가 작용하더라도 견고한 상태를 유지할 수 있는 웨이퍼 레벨 패키지를 제공하는데 그 주안점이 있다.

먼저, 웨이퍼 상태의 각 반도체 칩(10)의 본딩패드(12)에서 소정 위치 떨어진 곳까지 시드 메탈층(24)을 형성한다(도 1a 참조).

상술한 바와 같이, 반도체 칩(10)의 본딩패드(12)는 전기적 신호들이 입출력되는 부분으로서, 외부 충격에 의한 스트레스에 취약한 부분으로 알려져 있는 바, 이에 입출력단자인 구리필러를 직접 본딩패드에 형성하지 않고, 반도체 칩의 면적중 본딩패드로부터 떨어진 위치(스트레스 영향이 없는 부분)에 구리필러를 형성하고자, 시드 메탈층(24: seed metal)을 각 반도체 칩(10)의 본딩패드(12)에서 소정 위치 떨어진 곳까지 연장 형성한다.

연이어, 상기 시드 메탈층(24)의 상면에 네가티브 포토레지스트(26)를 부착하고, 상기 네가티브 포토레지스트(26) 위에 포지티브 포토레지스트(28)를 부착한다(도 1a 참조).

상기 포지티브 포토레지스트(28)는 자외선 조사수단에 의하여 조사된 전투과영역이 현상 공정시 제거되고, 자외선을 받지 않은 비투과 영역이 그대로 남게 되는 특성을 띠고, 반대로 상기 네가티브 포토레지스트(26)는 자외선이 조사된 전투과영역이 그대로 남게 되고, 자외선을 받지 않은 비투과 영역이 현상 공정시 제거되는 특성을 띤다.

다음으로, 포지티브 마스크(30)를 이용하여 포지티브 포토레지스트(28)를 부분 노광시키는 단계를 진행하여, 네가티브 포토레지스트(26)의 표면을 노출시키는 다수의 관통홀(34)들이 포지티브 포토레지스트(28)에 형성되도록 한다(도 1b 참조).

보다 상세하게는, 상기 관통홀(34)을 형성하기 위한 소정의 패턴을 갖는 포지티브 마스크(30)를 포지티브 포토레지스트(28)에 덧댄 후, 그 위쪽에서 자외선을 조사해줌으로써, 마스크(30)의 패턴들에 의하여 자외선이 차단되는 포지티브 포토레지스트(28)의 비투과영역은 그대로 남고, 동시에 마스크(30)의 패턴들 사이를 통과한 자외선이 닿는 포지티브 포토레지스트(28)의 전투과영역은 현상 공정시 제거되어, 결국 포지티브 포토레지스트(28)에 다수의 관통홀(34)이 형성된다.

이때, 상기 포지티브 마스크(30)의 패턴 배열에 따라, 상기 다수의 관통홀(34)들중 본딩패드(12)와 접해있는 시트 메탈층(24)의 일끝단쪽은 가장 작게 형성되고, 시드 메탈층(24)의 타측단쪽으록 갈수록 점차 큰 직경으로 형성된다.

다음으로, 네가티브 마스크(32)를 이용하여 네가티브 포토레지스트(26)를 부분 노광시키는 단계를 진행하여, 완충부재(36)의 역할을 위한 다수의 네가티브 포토레지스트 블럭들을 남게 하는 동시에 그 사이의 시드 메탈층(24) 표면을 노출시키는 단계가 진행된다(도 1c 참조).

보다 상세하게는, 소정의 패턴을 갖는 네가티브 마스크(32)를 포지티브 포토레지스트(28) 위에 덧대어주되, 마스크(32)의 패턴들이 포지티브 포토레지스트(28)의 관통홀(34)내에 위치되도록 덧대어준 다음, 그 위쪽에서 자외선을 조사해줌으로써, 마스크(32)의 패턴들에 의하여 자외선이 차단되는 네가티브 포토레지스트(26)의 비투과영역은 현상 공정시 제거되고, 동시에 네가티브 마스크(32)의 패턴들 사이 및 관통홀(34)을 연속해서 통과한 자외선이 닿는 네가티브 포토레지스트(26)의 전투과영역은 그대로 남게 된다.

따라서, 네가티브 포토레지스트(26)의 비투과영역이 현상 공정시 제거되어, 그 아래쪽의 시드 메탈층(24)이 노출되는 상태가 되고, 자외선을 받은 네가티브 포토레지스트(26)는 완충부재(36)의 역할을 하는 블럭 형상을 띠면서 시드 메탈층(24) 위에 남게 된다.

이때, 완충부재(36) 역할을 하게 되는 다수개의 네가티브 포토레지스트 블럭들은 각각 포지티브 포토레지스트(28)의 각 관통홀(34)과 상하로 일치되면서, 본딩패드(12)가 있는 쪽에서부터 점차 큰 직경 및 높이로 형성된다.

즉, 가장 큰 관통홀(34) 아래쪽에는 가장 큰 완충부재(36)가 시드 메탈층(24)의 타측단쪽 위에 남게 되고, 가장 작은 관통홀(34) 아래쪽에는 가장 작은 완충부재(36)가 본딩패드(12)와 접한 시드 메탈층(24)의 일측단쪽 표면에 남게 된다.

다음으로, 상기 완충부재(36)인 네가티브 포토레지스트 블럭들을 포함하여 표면이 노출된 상태의 시드 메탈층(24)에 재배선 도금라인(38)을 형성하는 동시에 재배선 도금라인(28)의 일끝단에는 구리필러(20)를 소정의 높이로 성장시키는 단계가 진행된다(도 1d 참조).

보다 상세하게는, 반도체 칩(10)의 본딩패드(12)와 접한 시드 메탈층(24)의 일측단부에서부터 시드 메탈층(24)의 타측단부까지 구리 도금을 실시함에 따른 재배선 도금라인(38)을 형성하고, 동시에 재배선 도금라인(38)의 끝단에 대한 도금을 더 실시하여 소정 높이의 구리필러(20)가 성장되도록 한다.

이때, 상기 네가티브 포토레지스트 블럭들인 완충부재(36)가 재배선 도금라인(38)에 의하여 감싸여져 내재되고, 동시에 가장 큰 크기의 완충부재(36)는 구리필러(20)내에 내재되는 상태가 되며, 구리필러(20)는 포지티브 포토레지스트(28)의 관통홀(34)중 가장 큰 직경의 관통홀내에 채워지며 소정의 높이로 성장된 상태가 된다.

이어서, 상기 구리필러(20)의 상단끝에는 실장 대상의 전자기기 보드에 잘 융착되도록 전도성 솔더(22)가 플레이팅된다.

마지막으로, 남아 있던 포지티브 포토레지스트(28) 및 네가티브 포토레지스트(26)를 제거함으로써, 본 발명의 반도체 장치가 완성된다(도 1e 참조).

이렇게, 서로 다른 크기를 갖는 완충부재(36) 즉, 네가티브 포토 레지스트 블럭들이 재배선 도금라인(38)내에 내재되는 동시에 구리필러(20)내에 내재됨에 따라, 외부 충격과 같은 스트레스가 작용하더라도 구리필러(20) 및 시드메탈층(24) 등에 비하여 연질인 완충부재(36)에서 스트레스를 흡수하게 되어, 구리필러와 시드메탈층간의 접착상태 및 재배선 도금라인과 시드메탈층간의 접착상태를 견고하게 유지시킬 수 있다.

특히, 취약한 구조인 반도체 칩(10)의 본딩패드(12)로부터 벗어난 위치에 구리필러(20)를 형성함으로써, 외부 충격과 같은 스트레스가 반도체 칩의 취약 부위인 본딩패드에 집중되는 것을 방지할 수 있다.

10 : 반도체 칩 12 : 본딩패드
14 : 패시베이션 막 16 : UBM
18 : 입출력단자 20 : 구리필러
22 : 전도성 솔더 24 : 시드 메탈층
26 : 네가티브 포토레지스트 28 : 포지티브 포토레지스트
30 : 포지티브 마스크 32 : 네가티브 마스크
34 : 관통홀 36 : 완충부재
38 : 재배선 도금라인

Claims

웨이퍼 상태의 반도체 칩(10)과;
상기 반도체 칩(10)의 본딩패드(12)에서 소정 위치까지 연장 형성되는 시드 메탈층(24)과;
완충부재(36)인 네가티브 포토레지스트 블럭들을 포함하여 표면이 노출된 상태이면서 본딩패드(12)와 연결된 시드 메탈층(24)의 일측단부에서부터 타측단부까지 구리도금을 실시함으로써 형성되는 재배선 도금라인(38)과;
상기 시드 메탈층(24)의 타측단부에 도금되는 소정 높이의 구리필러(20)와;
상기 시드 메탈층(24)의 표면에 부착되어, 재배선 도금라인(38)내에 등간격으로 내재되는 동시에 구리필러(20)내에 내재되는 완충부재(36);
를 포함하여 구성된 것을 특징으로 하는 반도체 장치.
청구항 1에 있어서,
상기 완충부재(36)는 네가티브 포토레지스트 재질의 블럭으로서, 재배선 도금라인(38)의 내부에서 점차 큰 크기의 것이 등간격으로 내재되는 것을 특징으로 하는 반도체 장치.
웨이퍼 상태의 각 반도체 칩(10)의 본딩패드(12)에서 소정 위치 떨어진 곳까지 시드 메탈층(24)을 형성하는 단계와;
상기 시드 메탈층(24)의 상면에 네가티브 포토레지스트(26)를 부착하고, 상기 네가티브 포토레지스트(26) 위에 포지티브 포토레지스트(28)를 부착하는 단계와;
포지티브 마스크(30)를 이용하여 포지티브 포토레지스트(28)를 부분 노광시켜서, 네가티브 포토레지스트(26)의 표면을 노출시키는 다수의 관통홀(34)을 형성하는 단계와;
네가티브 마스크(32)를 이용하여 네가티브 포토레지스트(26)를 부분 노광시켜서, 완충부재(36) 역할을 위한 다수의 네가티브 포토레지스트 블럭들을 남게 하는 동시에 그 사이의 시드 메탈층(24)을 노출시키는 단계와;
상기 네가티브 포토레지스트 블럭들을 내재시키면서 노출된 시드 메탈층(24)에 재배선 도금라인(38)을 형성하는 동시에 재배선 도금라인(38)의 일끝단에는 구리필러(20)를 소정의 높이로 성장시키는 단계;
남아 있던 포지티브 포토레지스트(28) 및 네가티브 포토레지스트(26)를 제거하는 단계;
를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
청구항 3에 있어서,
상기 포지티브 포토레지스트(28)에 형성되는 다수의 관통홀(34)은 반도체 칩(10)의 본딩패드(12)가 있는 쪽에서부터 멀어질수록 점차 큰 직경으로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
청구항 3에 있어서,
상기 완충부재(36)인 네가티브 포토레지스트 블럭은 각각 포지티브 포토레지스트(28)의 각 관통홀(34)과 상하로 일치되면서, 반도체 칩(10)의 본딩패드(12)가 있는 쪽에서부터 멀어질수록 점차 큰 직경 및 높이로 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
청구항 3에 있어서,
상기 구리필러(20)는 포지티브 포토레지스트(28)의 관통홀(34)중 가장 큰 직경의 관통홀(34)내에 채워지며 성장되고, 그 상단에는 전도성 솔더(22)의 플레이팅이 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.