KR101105456B1 - 금속 양자점을 구비한 비휘발성 메모리소자 제조방법 - Google Patents

금속 양자점을 구비한 비휘발성 메모리소자 제조방법 Download PDF

Info

Publication number
KR101105456B1
KR101105456B1 KR1020040109708A KR20040109708A KR101105456B1 KR 101105456 B1 KR101105456 B1 KR 101105456B1 KR 1020040109708 A KR1020040109708 A KR 1020040109708A KR 20040109708 A KR20040109708 A KR 20040109708A KR 101105456 B1 KR101105456 B1 KR 101105456B1
Authority
KR
South Korea
Prior art keywords
forming
metal
insulating film
film
memory device
Prior art date
Application number
KR1020040109708A
Other languages
English (en)
Other versions
KR20060070886A (ko
Inventor
홍진표
양정엽
윤갑수
도영호
최원준
이은정
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020040109708A priority Critical patent/KR101105456B1/ko
Publication of KR20060070886A publication Critical patent/KR20060070886A/ko
Application granted granted Critical
Publication of KR101105456B1 publication Critical patent/KR101105456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

본 발명은, 금속양자점을 갖는 비휘발성 메모리소자 제조방법에 관한 것으로서, 반도체 기판 상에 터널링 절연막을 형성하는 단계와, 상기 터널링 절연막 상에 금속막을 형성하는 단계와, 고온분위기에서 상기 금속막에 레이저를 조사하여 상기 금속막으로부터 금속양자점을 형성하는 단계와, 상기 금속양자점 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 콘트롤 게이트를 형성하는 단계와, 상기 콘트롤 게이트 양측에 위치한 상기 터널링 절연막, 상기 금속양자점 및 상기 게이트 절연막을 선택적으로 제거하는 단계와, 상기 반도체 기판의 노출된 표면에 소스와 드레인을 형성하는 단계를 포함하는 비휘발성 메모리소자 제조방법을 제공한다.
비휘발성 메모리(non-volatile memory), 금속 양자점(metal quantum dots), 나노 플로팅 게이트 메모리(nano-floating gate memory)

Description

금속 양자점을 구비한 비휘발성 메모리소자 제조방법{Fabrication Method of Non-Volatile Nnano Floating Gate Memory Device having Metal Quantum Dots}
도1a 내지 도1d는 본 발명에 따른 금속 양자점 형성방법을 설명하기 위한 공정단면도이다.
도2a 내지 도2e는 본 발명의 일실시형태에 따른 비휘발성 메모리소자 제조방법을 설명하기 위한 공정단면도이다.
도3은 본 발명의 일실시예에 따라 형성된 금속양자점을 촬영한 AFM사진이다.
도4는 본 발명의 일실시예에 따라 제조된 비휘발성 메모리 소자의 캐패시턴스 전압 특성을 나타내는 그래프이다.
* 도면의 주요 부분에 대한 부호 설명 *
21: 반도체 기판 22: 소자분리수단
23: 터널링절연막 25: 금속막
25': 금속 양자점 27: 게이트 절연막
28: 콘트롤게이트 29a,29b: 소스, 드레인
본 발명은 비휘발성 메모리소자 제조방법에 관한 것으로, 보다 상세하게는 재현성이 우수한 균일한 금속 양자점을 이용한 비휘발성 메모리소자 제조방법에 관한 것이다.
종래의 MOS구조 메모리소자는 소스와 드레인 사이의 간격(약 0.13㎛ 이하)이 좁아지면 게이트전압이 인가되지 않은 상태에서도 소스와 드레인 간의 터널링과 게이트 산화막을 통한 터널링 현상으로 인하여 소자의 오동작이 발생하는 문제가 있다. 따라서 기가(Giga)급 이상의 소자를 제작하기 위해서 지금의 MOS 구조가 아닌 다른 형태의 소자가 요구되고 있다.
최근에, 이러한 문제를 극복하기 위해 단전자 트랜지스터가 제안되어 활발히 연구되고 있다. 단전자 트랜지스터는 양자역학적 원리를 기반한 것으로서, 나노 사이즈의 양자점을 이용한다.
또한, 모바일 시장이 커지면서 현재 비휘발성 메모리 소자의 수요도가 급격하게 증가하고 있다. 현재 비휘발성 메모리 소자는 플래시메모리가 주류를 이루고 있으나, 고직접화에 많은 문제점이 있으며, 특히 전하를 저장하는 플로팅게이트의 물질이 다결정 실리콘으로 구성되어 공정상의 불균일성과 재현성에 큰 문제가 있다. 이러한 플래시메모리의 단점을 극복하기 위하여, SONOS, 나노플로팅게이트메모 리(Nano Floating Gate Memory:NFGM) 등의 새로운 소자가 개발되고 있다.
SONOS 메모리소자는 플래시메모리의 플로팅게이트막을 질화막으로 형성하여 질화막의 결함에 전자를 저장하는 원리를 이용하지만, 공정상 많은 문제점이 있으며, 나노플로팅게이트메모리(NFGM)소자는 전자를 저장하는 장소인 플로팅 게이트(floating gate)를 나노 양자점을 이용하는 소자를 말하며, 차세대 비휘발성 메모리소자로서 가장 각광을 받고 있으나, 균일하고 고밀도의 나노사이즈의 양자점을 형성하기 어려우며, 그 재현성이 확보하는데 어려움이 있다.
이러한 나노플로팅게이트 메모리 제조방법에서 가장 중요한 기술은 균일하고도 재현성이 우수한 양자점 형성기술이다. 국내특허공개공보 제2002-38274호(출원인: (주) 하이닉스 반도체, 공개일: 2002. 5.23 )에는, 실리콘의 절연막 상에 약 30㎚크기의 나노-크리스탈라인 실리콘을 형성한 후에, 상기 절연막 상에 산화막을 형성하고, 이어 나노-크리스탈라인 실리콘이 10㎚정도 식각되도록 CMP공정을 적용하고, 산화공정을 실시한 후에 에칭하여 5㎚이하의 양자점을 형성하는 방안을 제공한다.
하지만, 이러한 실리콘 양자점 형성방법은 전체 공정이 복잡하며, 그로 인해 우수한 재현성을 확보하기 어려울 뿐만 아니라, 플로팅게이트기능을 하는 실리콘 양자점은 다른 금속 재료에 비해 누설전류가 크며, 낮은 일함수를 가지므로, 저장된 전자의 탈출확률이 높아 저장공간으로서 문제가 있을 수 있다.
따라서, 당 기술분야에서는, 비휘발성 메모리소자 등의 다양한 응용분야에 실용화될 수 있도록, 공정이 간소하고 재현성이 우수한, 균일한 금속양자점의 형성방법과 이를 이용한 비휘발성 메모리소자 제조방법이 요구되어 왔다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 고온분위기에서 금속막에 레이저 조사를 조사함으로써 비휘발성 메모리 소자 등의 플로팅게이트로서 사용될 수 있는 금속양자점을 제공하는 금속 양자점 형성공정을 이용하는 비휘발성 메모리 소자 제조방법을 제공하는데 있다.
삭제
상기한 기술적 과제를 달성하기 위해서, 본 발명은 금속양자점 형성방법을 이용한 비휘발성 메모리소자 제조방법을 제공한다.
상기 방법은, 반도체 기판 상에 터널링 절연막을 형성하는 단계와, 상기 터널링 절연막 상에 금속막을 형성하는 단계와, 고온분위기에서 상기 금속막에 레이저를 조사하여 상기 금속막으로부터 금속양자점을 형성하는 단계와, 상기 금속양자점 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 콘트롤 게이트를 형성하는 단계와, 상기 콘트롤 게이트 양측에 위치한 상기 터널링 절연막, 상기 금속양자점 및 상기 게이트 절연막을 선택적으로 제거하는 단계와, 상기 반도체 기판의 노출된 표면에 소스와 드레인을 형성하는 단계를 포함하여 이루어진다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
바람직하게, 상기 터널링 절연막의 두께는 약 20 ∼ 약 50Å범위일 수 있으며, 본 발명에 따른 고온분위기 형성을 위한 열처리과정에서 터널링 절연막 상에 결함이 제거되어, 그 특성이 개선될 수 있다. 또한, 상기 게이트 절연막은 약 80 ∼ 약 1000Å범위일 수 있다.
본 발명의 특정 실시형태에서는, 상기 콘트롤 게이트 형성단계 전에, 상기 게이트 절연막 상에 추가적으로 상기 금속막을 형성하는 단계, 상기 금속양자점을 형성하는 단계 및 상기 게이트 절연막을 형성하는 단계는 적어도 1회 반복 실시하여, 다층 구조의 메모리소자를 제조할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도1a 내지 도1d는 본 발명에 따른 금속 양자점 형성방법을 설명하기 위한 공정단면도이다.
우선, 도1a와 같이, 반도체 기판(11)을 준비하는 과정으로 시작된다. 상기 반도체 기판(11)은 통상의 반도체 메모리 소자에 사용되는 Si기판일 수 있다.
이어, 도1b와 같이, 상기 반도체 기판(11) 상에 절연막(13)을 형성한다. 상기 절연막(13)은 비휘발성 메모리소자에 사용되는 터널링 절연막일 수 있으며, 통상의 반도체 공정에서 사용되는 SiO2 또는 SiNx 또는 통상적인 고유전성 물질일 수 있다. 상기 절연막(13)이 터널링 절연막으로 사용될 경우에는 수십Å두께로서 미세한 결함을 포함할 수 있으며, 이러한 결함은 전하포획공간으로 작용하거나 전하누설을 야기하여 메모리소자의 특성을 저해할 수 있다. 이러한 문제의 개선방안에 대해서는 후술하기로 한다.
다음으로, 도1c와 같이, 상기 절연막(13) 상에 금속막(15)을 형성하고, 금속양자점을 형성하기 위해서, 고온분위기에서 상기 금속막(15)에 레이저를 조사한다.
상기 금속막(15)의 두께는 원하는 나노크기의 금속양자점을 형성하기 위해서, 약 5 ∼ 약 50Å범위인 것이 바람직하다. 상기 금속막(15)은 Co, Ni, Fe, Ta, Ti, Au, Pt, Ag 및 그 합금으로 구성된 그룹으로부터 선택된 하나일 수 있으나, 이에 한정되는 것은 아니다. 상기 레이저로서는 Nd:YAG레이저 등이 사용될 수 있으며, 약 0.02 ∼ 약 0.2W범위의 출력범위로 하는 것이 바람직하다.
본 레이저 조사공정은 적어도 양자점을 형성할 금속막(15)과 절연막(13)을 위한 어닐링조건이 되도록 고온분위기에서 실시된다. 이러한 고온분위기는 기판에 대한 열처리공정을 실시될 수 있으며, 바람직하게는 약 100 ∼ 약 1200℃, 보다 바람직하게는 약 300 ∼ 약 1000℃, 가장 바람직하게는 약 600 ∼ 약 800℃범위일 수 있다.
이러한 고온조건 또는 열처리공정은, 상술된 절연막(13)의 결함문제를 감소시킬 수 있을 뿐만 아니라, 레이저 조사과정에서 보다 높은 결정화도를 갖는 금속양자점의 형성을 보장하는 어닐링공정으로서 작용할 수 있다.
이와 같이, 본 발명에서는 레이저 조사 및 열처리공정을 병행함으로써, 양질의 금속양자점(15')을 형성할 수 있을 뿐만 아니라, 다양한 장점을 제공한다. 특히, 레이저 조사조건(예, 출력, 레이저조사거리 등)과 온도조건(예, 기판 열처리온도)를 적절히 변화시킴으로써 원하는 크기와 결정성을 갖는 금속양자점(15')을 높은 재현성으로 제조할 수 있으며, 그 공정도 종래의 기술에 비해 획기적으로 간소화시킬 수 있다.
본 발명에서 실시되는 레이저조사방식은 다양하게 변형될 수 있다. 예를 들어, 정해진 빔크기로서 원하는 면적의 금속막에 조사하기 위해서 스캐닝방식을 도입할 수 있다. 이 경우에, 스캐닝속도는 레이저의 출력에 따라 달리 정할 수 있으나, 약 0.5 ∼ 약 1000㎛/s의 속도로 실시될 수 있으며, 낮은 출력범위 또는 빠른 스캐닝속도로 동일한 영역에 적어도 1회이상 반복하는 방식으로 실시될 수도 있다.
이러한 금속양자점 형성방법은 비휘발성 메모리소자 제조방법으로 응용되어, 보다 큰 효과를 제공할 수 있다.
도2a 내지 도2e는 본 발명의 일실시형태에 따른 비휘발성 메모리소자 제조방법을 설명하기 위한 공정단면도이다.
우선, 도2a와 같이, 통상의 웨이퍼와 같은 반도체 기판(21) 상에 개별 소자영역을 분리하기 위한 소자분리수단(22)을 형성한다. 상기 반도체기판은 통상의 Si기판일 수 있으며, 상기 소자분리수단(22)은 FOX(field oxide) 또는 절연성 트렌치일 수 있다.
이어, 도2b와 같이, 상기 반도체 기판(21) 상에 터널링 절연막(23)과 금속막(25)을 순차적으로 형성한다. 상기 터널링 절연막(23)은 SiO2 또는 SiNx일 수 있으나, 바람직하게는 증착가능한 고유전성 물질을 사용하며, 약 20 ∼ 약 50Å의 두께로 형성하는 것이 바람직하다. 상기 금속막(25)은 이에 한정되지 않으나, Co, Ni, Fe, Ta, Ti, Au, Pt, Ag 및 그 합금으로 구성된 그룹으로부터 선택된 하나일 수 있으며, 바람직하게는 약 5 ∼ 약 50Å로 형성될 수 있다.
다음으로, 도1c에 설명된 레이저조사공정을 적용하여, 도2c에 도시된 바와 같이 절연막(23) 상에 균일한 나노크기의 금속 양자점(25')을 형성할 수 있다. 금속양자점(25')형성을 위한 레이저의 출력은 약 0.02 ∼ 약 0.2W범위의 출력범위가 바람직하며, 예를 들어, Nd:YAG레이저를 사용될 수 있다. 본 레이저 조사공정은 고온분위기에서 실시되므로, 레이저 조사과정에서 보다 높은 결정화도를 갖는 금속양자점(25')의 형성을 보장할 수 있으며, 고온의 열처리과정에서 상기 절연막(23)의 결함을 감소시켜 메모리소자의 신뢰성을 향상시킬 수 있다. 이러한 고온분위기는 통상적인 기판(21)에 대한 열처리공정을 실시될 수 있으며, 바람직하게는 약 100 ∼ 약 1200℃, 보다 바람직하게는 약 300 ∼ 약 1000℃, 가장 바람직하게는 약 600 ∼ 약 800℃범위일 수 있다.
또한, 본 발명에 따른 비휘발성 메모리소자 제조방법에 채용되는 고온분위기의 레이저 조사공정은 그 재현성이 우수할 뿐만 아니라, 종래의 공정에 비해 간소하면서도, 균일한 나노크기의 금속양자점을 제공할 수 있다.
본 실시형태에서는 전체 금속막(25)에 대해 레이저를 조사하여 전영역에 걸쳐 금속양자점(25')을 형성한 형태로 도시되어 있으나, 레이저 조사는 원하는 영역에 선택적으로 행해질 수 있으므로, 메모리소자의 콘트롤게이트영역과 같은 특정 영역에 한하여 금속양자점을 형성할 수 있다.
이어, 도2d와 같이, 상기 금속양자점(25')이 형성된 터널링 절연막(23) 상에 게이트 절연막(27)을 형성하고, 그 위에 콘트롤 게이트(28)를 형성한다. 상기 게이트 절연막(27)은 SiO2 또는 SiNx일 수 있으나, 바람직하게는 증착가능한 고유전성 물질을 사용할 수 있으며, 상기 터널링 절연막(23)과 동일한 물질로 형성될 수 있다. 상기 게이트 절연막(27)의 두께는 약 80 ∼ 약 1000Å범위일 수 있다. 상기 콘트롤 게이트(28)는 Al과 같은 금속 또는 폴리실리콘일 수 있으며, 포토리소그래피공정을 위해 원하는 영역에 선택적으로 형성될 수 있다.
다음으로, 상기 콘트롤 게이트(28) 양측에 위치한 상기 터널링 절연막(23), 상기 금속양자점(25') 및 상기 게이트 절연막(27)을 선택적으로 제거하고, 상기 반도체 기판의 노출된 표면에 소스(29a)와 드레인(29b)을 형성함으로써, 원하는 비휘발성 메모리 소자(20)를 제조할 수 있다. 본 선택적 제거공정은 상기 콘트롤 게이트(28)를 마스크로 이용한 에칭공정일 수 있다. 또한, 상기 소스(29a) 및 드레인(29b)은 특정 도전형의 불순물을 이온주입/확산하는 과정으로 얻어질 수 있다. 본 도면에는 도시되지 않았으나, 상기 소스 및 드레인영역(29a,29b) 상에는 각 전극 및 그와 연결된 배선구조가 추가적으로 형성될 수 있다.
본 발명에 따른 비휘발성 메모리소자 제조방법에서는, 열처리등에 의한 고온분위기에서 레이저 조사공정을 실시함으로써 플로팅 게이트로서 수 나노크기의 균일한 금속 양자점을 형성한다. 이러한 금속양자점은 종래의 반도체(예, 실리콘)양자점에 비해 누설전류가 작을 뿐만 아니라, 실리콘보다 높은 일함수를 갖는 금속이 므로 터널링 절연막에 대해 더 깊은 포텐셜 장벽을 갖는다. 따라서, 본 발명에서 제공하는 금속양자점은 저장된 전자가 탈출할 확률이 더 낮아지므로 보다 개선된 저장공간으로서의 역할을 수행할 것으로 기대할 수 있다.
이하, 본 발명의 구체적인 실시예를 통해, 본 발명의 작용과 효과를 보다 상세히 설명한다.
(실시예)
본 실시예에서는 먼저 실리콘기판 상에 약 10-8torr의 압력조건에서 SiO2로 이루어진 터널링 절연막을 50Å의 두께로 스퍼터링 증착하였다. 이어, 상기 터널링 절연막 위에 10Å의 두께로 Co 금속막을 스퍼터링 증착한다.
다음으로, 상기 시료를 레이저조사장치와 기판안착부에 히터가 구비된 챔버로 이동시키고 금속 양자점이 형성될 영역(콘트롤 게이트에 해당하는 영역)에 히터의 온도를 약 700℃로 설정한 상태에서 레이저를 0.08W로 조사하였다.
본 실시예에서 사용되는 레이저는 빔직경이 0.5㎜이고, 2W 출력이 가능한 355㎚파장대역의 Nd:YAG 레이저를 사용하였다. 또한, 시료의 전체에 균일한 레이저가 조사되도록 갈버노미터(galvanometer)시스템을 이용하여 1㎜/s의 스캐닝 속도로 레이저를 조사하였으며, 금속막에 대한 스캐닝횟수는 2회로 하였다. 또한, 기판안착부에 마련된 히터는 통상적인 인코넬히터를 사용하였으며, 전류를 조절하여 온도 를 제어하였다.
그 결과로 얻어진 금속양자점의 표면을 촬영한 AFM사진이 도3에 도시되어 있다. 도3와 같이, 수㎚크기의 금속양자점이 균일하게 형성된 것을 확인할 수 있다.
이어, 상기 시료에 SiO2로 이루어진 게이트 절연막을 90Å의 두께로 스퍼터링 증착하였으며, 포토리소그래피공정을 이용하여 콘트롤게이트 형성을 위한 포토 레지스트 패턴을 형성한 후에, Al을 스퍼터 증착하여 콘트롤 게이트를 1000Å의 두께로 형성하였다.
다음으로, 콘트롤 게이트를 마스크로 하여 양측의 실리콘 기판 표면이 노출되도록 터널링 절연막과 게이트 절연막을 제거한 후에, 소스 및 드레인영역을 마련하고, 그 위에 실버페이스트를 이용하여 소스 및 드레인 전극을 형성함으로써 비휘발성 메모리 소자를 완성하였다.
또한, 본 실시예에 터널링 절연막과 게이트 절연막 사이에 금속 양자점이 전하저장능력여부를 확인하기 위해서, 비교예로서 본 실시예와 동일한 조건으로 터널링절연막과 게이트절연막에 해당하는 140Å두께의 SiO2층을 형성하되, Co금속막 형성과 이를 이용한 양자점형성공정을 적용하지 않았다.
본 실시예를 통해 얻어진 비휘발성 메모리 소자와 비교예의 각 전극에 프로브 시스템을 이용하여 축전용량 대 전압곡선을 측정하였다. 본 측정은 인가전압을 +2V에서 -8V로 변화시킨 후에, 다시 +2V로 변화시키는 과정으로 실시되어 있으며, 그 결과는 도4에 도시되어 있다.
도4에 도시된 바와 같이, 비교예(a)의 경우에는 축전용량이 거의 발생하지 않으나, 본 실시예(b)에서는 일정한 축전용량이 발생하여, 금속양자점이 메모리소자로서 작용할 수 있다는 것을 확인할 수 있었다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명에 따르면, 기판 열처리 등에 의해 형성되는 고온분위기에서 레이저 조사를 실시함으로써 균일한 금속 양자점을 높은 재현성으로 형성할 수 있다. 또한, 이를 나노 플로팅 게이트 메모리와 같은 비휘발성 메모리 소자에 응용함으로써 종래의 실리콘 양자점보다 우수한 고효율의 비휘발성 메모리 소자를 구현할 수 있을 것으로 기대할 수 있으며, 그 공정도 간소하고 재현성도 우수하여 실제 양산화공정에 효과적으로 적용될 수 있다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 반도체 기판 상에 터널링 절연막을 형성하는 단계;
    상기 터널링 절연막 상에 금속막을 형성하는 단계;
    고온분위기에서 상기 금속막에 레이저를 조사하여 상기 금속막으로부터 금속양자점을 형성하는 단계;
    상기 금속양자점 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 콘트롤 게이트를 형성하는 단계;
    상기 콘트롤 게이트 양측에 위치한 상기 터널링 절연막, 상기 금속양자점 및 상기 게이트 절연막을 선택적으로 제거하는 단계; 및
    상기 반도체 기판의 노출된 표면에 소스와 드레인을 형성하는 단계를 포함하는 비휘발성 메모리소자 제조방법.
  11. 제10항에 있어서,
    상기 금속막의 두께는 5 ∼ 50Å범위인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  12. 제10항에 있어서,
    상기 금속양자점 형성단계는, 100 ∼ 1200℃범위의 온도에서 0.02 ∼ 0.2W범위의 출력으로 레이저를 조사하는 단계인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  13. 제12항에 있어서,
    상기 금속양자점 형성단계에서 적용된 온도는, 300 ∼ 1000℃범위인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  14. 제10항에 있어서,
    상기 금속양자점 형성단계는, 상기 선택적 제거단계에서 잔류될 영역에 해당하는 금속막부분에 대해 선택적으로 레이저를 조사하는 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  15. 제10항에 있어서,
    상기 금속양자점을 형성하는 단계는, 상기 금속막에 소정의 속도로 스캐닝하면서 레이저를 조사하는 단계인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  16. 제15항에 있어서,
    상기 레이저 스캐닝 속도는 0.5 ∼ 1000㎛/s인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  17. 제15항에 있어서,
    상기 레이저를 조사하는 단계는, 상기 금속막의 동일한 영역을 적어도 1회 반복하여 레이저가 조사되도록 실시되는 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  18. 제10항에 있어서,
    상기 금속막은 Co, Ni, Fe, Ta, Ti, Au, Pt, Ag 및 그 합금으로 구성된 그룹으로부터 선택된 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  19. 제10항에 있어서,
    상기 터널링 절연막의 두께는 20 ∼ 50Å범위인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  20. 제10항에 있어서,
    상기 게이트 절연막은 80 ∼ 1000Å범위인 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
  21. 제10항에 있어서,
    상기 콘트롤 게이트 형성단계 전에, 상기 게이트 절연막 상에 추가적으로 상기 금속막을 형성하는 단계, 상기 금속양자점을 형성하는 단계 및 상기 게이트 절연막을 형성하는 단계는 적어도 1회 반복 실시하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리소자 제조방법.
KR1020040109708A 2004-12-21 2004-12-21 금속 양자점을 구비한 비휘발성 메모리소자 제조방법 KR101105456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109708A KR101105456B1 (ko) 2004-12-21 2004-12-21 금속 양자점을 구비한 비휘발성 메모리소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109708A KR101105456B1 (ko) 2004-12-21 2004-12-21 금속 양자점을 구비한 비휘발성 메모리소자 제조방법

Publications (2)

Publication Number Publication Date
KR20060070886A KR20060070886A (ko) 2006-06-26
KR101105456B1 true KR101105456B1 (ko) 2012-01-17

Family

ID=37164457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109708A KR101105456B1 (ko) 2004-12-21 2004-12-21 금속 양자점을 구비한 비휘발성 메모리소자 제조방법

Country Status (1)

Country Link
KR (1) KR101105456B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740613B1 (ko) * 2006-07-03 2007-07-18 삼성전자주식회사 비휘발성 기억 소자의 형성 방법
KR100862634B1 (ko) * 2006-07-19 2008-10-09 한양대학교 산학협력단 나노 부유게이트형 비휘발성 메모리소자
KR100798950B1 (ko) * 2007-03-09 2008-01-30 한양대학교 산학협력단 플래시 기억 소자 및 그 제조 방법
KR101432151B1 (ko) * 2007-07-16 2014-08-21 한국세라믹기술원 나노입자막 및 이를 포함하는 나노입자 전하저장 장치,나노입자 플래쉬 메모리 및 그 제조 방법
US9634105B2 (en) * 2015-01-14 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon nano-tip thin film for flash memory cells
KR20170085934A (ko) 2016-01-15 2017-07-25 한양대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038274A (ko) * 2000-11-17 2002-05-23 박종섭 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038274A (ko) * 2000-11-17 2002-05-23 박종섭 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법

Also Published As

Publication number Publication date
KR20060070886A (ko) 2006-06-26

Similar Documents

Publication Publication Date Title
US7208365B2 (en) Nonvolatile memory device and method of manufacturing the same
US7772614B2 (en) Solid electrolyte memory element and method for fabricating such a memory element
US5244828A (en) Method of fabricating a quantum device
KR100647318B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US20090189215A1 (en) Nonvolatile flash memory device and method for producing the same
US20020123170A1 (en) PCRAM cell manufacturing
DE102007062828A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung desselben
JP2006313912A (ja) 相変化メモリ素子及びその製造方法
JP4026191B2 (ja) シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
KR101105456B1 (ko) 금속 양자점을 구비한 비휘발성 메모리소자 제조방법
TW473871B (en) Manufacturing method of semiconductor device
US7670916B2 (en) Semiconductor device doped with Sb, Ga, or Bi and method of manufacturing the same
KR100276431B1 (ko) 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법
KR100347146B1 (ko) 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
US20070267679A1 (en) Nonvolatile memory devices including floating gates formed of silicon nano-crystals and methods of manufacturing the same
US7491997B2 (en) Memory device and method of manufacturing the same
WO2006095890A1 (ja) 半導体装置およびその製造方法
KR100694316B1 (ko) 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법
KR100954572B1 (ko) 게르마늄 나노결정체의 형성 방법 및 이를 포함하는비휘발성 메모리 소자의 제조 방법
RU2772926C1 (ru) Способ изготовления элемента на основе сегнетоэлектрического оксида гафния для переключаемых устройств опто- и микроэлектроники
JP3228250B2 (ja) 微細構造素子とその製造方法
DE102004022618B4 (de) Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat
JPH02191375A (ja) 半導体不揮発性メモリー素子の製造方法
KR101071520B1 (ko) 금속 실리사이드 입자를 구비하는 비휘발성 메모리 소자의 제조방법
JPH03228315A (ja) 微細半導体結晶の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151214

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee