KR101432151B1 - 나노입자막 및 이를 포함하는 나노입자 전하저장 장치,나노입자 플래쉬 메모리 및 그 제조 방법 - Google Patents

Abstract

본 발명은 절연막 위에 나노입자를 단층, 고밀도, 균일하게 겹치지 않게 생성하는 나노입자 반도체 장치에 관한 것이다. 본 발명은, 제 1 절연막; 상기 절연막에 유기 금속막이 형성되고, 에너지 조사에 의하여 나노입자막으로 형성된 고밀도 나노입자막; 및 상기 나노입자막 위에 형성된 제 2 절연막을 포함하는 나노입자 전하 저장장치를 제공한다. 본 발명에 따르면, 단층의 나노입자층을 형성시켜 절연막의 두께가 얇아지더라도 누설 전류가 없는 나노입자 반도체 장치의 제조가 가능하다.

나노입자막, 유기금속분자막, 캐패시터, 플래쉬 메모리, 직접 배선

Description

나노입자막 및 이를 포함하는 나노입자 전하저장 장치, 나노입자 플래쉬 메모리 및 그 제조 방법{Nanoparticle layer and Nanoparticle capacitor, Flash memory comprising the same, and preparation methods thereof}

본 발명은 나노입자막에 관한 것으로, 보다 상세하게는 단층의 나노입자막을 포함하는 각종 반도체 디바이스에 관한 것이다.

캐패시터의 전하저장/방출원리를 이용하는 플래쉬 메모리는 EPROM, EEPROM, DRAM, ROM의 장점을 모두 갖춘 소자이다. 기존의 폴리실리콘 부유게이트를 사용하는 메모리 소자는 고집적 및 고성능을 실현하는데 어려움이 있으며 그 대안 방식으로 절연막 사이에 나노결정을 증착시켜 전하를 저장하는 NFGM (nano floating gate memory)가 각광을 받고 있다. 차세대 비휘발성 메모리소자 개발에 있어서 우리나라도 2004년 중반부터 0.1 테라비트급 NFGM, PRAM, PoRAM, ReRAM의 원천성 연구가 활발히 이루어지고 있다.

기존의 EEPROM은 절연막의 두께가 얇아짐에 따라 저장된 전하가 누설된다 (약 6 nm). 대안 방법으로서 SONOS (Silicon-oxide-nitride-silicon)와 NFGM이 있다. 기존의 부유게이트가 65 nm 정도까지 가능하고 SONOS와 NFGM은 ~20 nm까지 가 능할 것으로 예상하고 있다.

좀 더 구체적으로 살펴보면 SONOS는 질화막 저장매체에 전자트랩이 3차원적으로 분포해있고 NFGM은 2차원 양자점에 전하가 저장된다. 질화막 트랩은 전도대로부터 1-2 eV 아래에 있어 상황에 따라 저장된 전하가 쉽게 누설될 수 있다. 반면 나노입자에 갇힌 전자 및 정공은 전도대로부터 깊은 포텐션 우물 (~3 eV)에 갖혀 있기 때문에 매우 안정하다. 결국 NFGM에서는 절연막의 두께를 더 감소할 수 있는 여유가 생긴다. 따라서 기존의 강제적인 전하방출/주입 반복이 절연막의 피로를 가져와 자연 누설전류가 생기는 것과 비교하여 NFGM은 직접터널링 방식을 이용하기 때문에 쓰기/읽기 작업을 낮은 전계 (3~4 V)로도 할 수 있다.

NFGM은 나노입자의 특성과 분포 조건에 크게 의존한다. NFGM에서 요구되는 특성은 첫째로 나노입자 크기 분포가 균일해야 한다. 이는 트랜지스터의 문턱전압분포를 줄여준다. 나노입자 간격은 상호간 직접전도 및 터널링 전도가 일어나지 않도록 적당한 간격유지가 필요하며 입자 밀도가 10¹²/cm² 이상이 요구된다. 참고로 3.3nm x 3.3nm 면적에 나노입자가 1개 있을 경우 입자 밀도는 10¹³/cm²이다. 둘째로 나노입자는 단층막이 되어야 하며 다층막 형성시에는 누설전류가 발생한다. 또한 나노입자의 Coulomb blockade 효과에 의해 나노입자 크기는 약 5nm까지가 적절할 것으로 예상하고 있지만 질 좋은 절연막의 개발 또는 Coulomb blockade의 quantum-multi-bit 메모리로 활용할 경우에는 나노입자 크기가 3nm 이하로 작아지더라도 별 문제가 없을 것으로 생각한다. 문제는 양자점들을 얼마나 균일 배열하느냐가 주어 진 과제이다. 나노입자의 종류는 일함수가 큰 금속, 산화물, 반도체 등이 다양하게 이용될 수 있으며 전자친화도 (electron affinity)가 클수록 전하저장능력이 좋다.

본 발명의 나노입자층 형성방법은 게이트 위에 직접적으로 2~3 나노미터 정도의 균일한 나노입자가 저절로 생성이 되며 또한 이들은 고밀도이며 겹치지 않고 단층으로 저절로 생성된다. 이는 얼핏 자기조립 현상과 비슷해 보이지만 습식법과는 거리가 멀다. 좀 더 자세히 말하면, 절연막체에 무기금속분자층을 형성하여 외부에서 균일한 에너지를 조사하면 절연막 위에 크기가 균일한 나노입자 단층막이 인시튜로 생성된다. 이 방법은 기존에 해결하고자 하던 모든 문제점들을 자연스럽게 사라지게 만들고 있다 (도 1 참조).

도 1에서 보듯 기존의 NFGM 제작에 있어서 절연막 위에 나노입자를 단층으로 증착시키는 방법으로써 CVD법, 스퍼터링법, 에어로졸 증착법, 액상 자기조립법등이 시도되고 있다. CVD 법, 스퍼터링법은 기존의 축적된 노하우와 장비를 이용하여 나노크리스탈을 부유게이트 위에 증착시키는 방법으로써 가장 보편적으로 이용되고 있다. 하지만 입자크기가 크고 크기분포가 불균일하여 NFGM 작동시 큰 문턱전압분포, 높은 작동전압 및 저장된 전하의 누설 가능성이 높아지게 된다.

따라서 기상에서 입자크기를 제어하여 증착하려는 연구들이 진행되고 있다. 클러스터, 나노클러스터 증착법은 질량선택 (Mass selection)후 증착이 이루어지므로 동일한 원자 개수를 가지는 클러스터 혹은 나노클러스터들이 절연막 위에 증착 된다. 나노클러스터인 경우 서브나노미터 전후에서는 질량 분석시 어느 정도 입자크기 분포를 가지지만 큰 문제가 되지 않는다. 그러나 2~3나노인 경우 고성능 질량 분석 장치가 요구되며, 현재 관련기술이 뒤따르지 못하고 있다. 따라서 1나노미터 이상에서는 에어로졸 입자 선별방법이 중요한 대안으로 떠오르고 있다. 이 방법은 원하는 크기의 입자만을 선별하여 절연막상에 정확히 증착하는 방법이다.

그러나, 결론적으로 CVD법, 스퍼터링법, 클러스터 증착법, 나노클러스터 증착법, 에어로졸 증착법은 공통적으로 게이트위에 나노입자를 강하게 부착시킬 수 있으며 전통적인 반도체 공정을 가능케 하지만 증착시 나노입자의 크기분포가 매우 크고 또한 결정적으로 입자 겹침이 매우 심하다. 따라서, 세계적으로 균일한 크기의 나노입자들을 겹치지 않고 균등간격을 유지하며 고밀도화시키는 기술개발이 차세대 NFGM 실현을 위해 해결해야될 최대의 관문으로 남아 있다.

액상 나노입자 콜로이드를 이용한 자기조립법은 원리적으로 기상 증착법 문제를 획기적으로 해결할 수 있는 방안을 제시한다. 현재의 자기조립법을 연구하는 과학자들은 표면을 특수 처리하여 LB법, 디핑법들을 이용하여 6인치 또는 8인치 웨이퍼 위에 단층으로 나노입자들을 부착시키는 것이 가능하다고 주장하고 있지만 사실, 자기조립의 근본 원리를 잘 살펴보면 이것이 매우 힘들다는 것을 알아차리게 된다. 기판 위의 자기조립현상은 주로 미시계에서 일어나는 현상으로서 수십-수백 마이크로미터 이상의 거시계에서는 모든 것이 달라진다. 즉, 대면적 단층 코팅은 현재의 단순개념적 접근으로서는 불가능하다. 실리콘 웨이퍼의 평탄율이 나노입자 직경의 30 % 이하가 되더라도 (3nm 입자인 경우 평탄율은 1nm 이하가 되어야 함) 열역학적인 측면에서 보면 자기조립법은 근거리 정렬이 주 현상이며 수-수십 마이크로미터 이상부터는 결함생성과 그레인바운더리가 자연스럽게 형성된다. 이는 엔 트로피가 증가하는 너무나도 자연스러운 현상이다. 즉, 자기조립이라는 현상에서 엔트로피를 줄이지만 결국 열역학 법칙의 근간인 엔트로피 증가법칙에 의해 결함과 그레인 바운더리 형성이 자연스런 방향이 되어 버린다. 또한 많은 곳에서 나노입자 다중층 형성이 심각할 정도로 발생한다.

따라서, 실제적인 반도체 공정에서 액상 자기조립법을 이용하는 것은 아직 무리이다. 설령 균일 증착이 가능해지더라도 나노입자 유기보호막층을 제거하는 것이 새로운 문제로 대두된다. 결국, 현재 나와 있는 기술로는 메모리용 캐패시터에 이용할 만큼 나노입자를 10¹²~10¹³/cm²으로 겹치지 않고 단층으로 만드는 것이 불가능하다.

본 발명은 새로운 프로세스를 이용하여 절연막상 크기가 균일한 나노입자들을 고밀도로 겹치지 않고 단층으로 형성시킬 수 있는 나노입자 전하 저장장치 제조방법을 제공하는 데 그 목적이 있다.

또한 본 발명은 절연막상 크기가 균일한 나노입자들이 단층으로 형성된 나노입자층을 포함하여 누설 전류가 없는 나노입자 전하 저장장치를 제공하는 데 그 목적이 있다.

한편 본 발명은 절연막상 단층의 나노입자층이 형성되어 누설 전류가 없는 나노입자 플래쉬 메모리를 제공하는데 그 목적이 있다.

추가적으로 본 발명은 응용기술로서 직접 배선 기술로 응용 가능한 나노입자막 패턴 제조 방법을 제공하는 것을 목적으로 한다.

상기 기술적 과제를 달성하기 위해 본 발명은 제 1 절연막; 상기 절연막에 유기 금속막이 형성되고, 에너지 조사에 의하여 나노입자막으로 형성된 고밀도 나노입자막; 및 상기 나노입자막 위에 형성된 제 2 절연막을 포함하는 나노입자 전하 저장장치를 제공한다.

본 발명에서 상기 유기금속막은 메탈로센(M(C₅H₅)₂, M=금속) 또는 메탈로센 유도체일 수 있다.

본 발명에서 상기 유기금속막은 하이드로 카본 그룹이 하나 이상 포함된 것일 수 있다.

본 발명에서 상기 유기금속막은 할라이드 (X=F, Cl, Br, I)를 하나 이상 포함된 것일 수 있다.

본 발명에서 상기 나노입자막은 금속 합금 또는 금속 화합물일 수 있다.

본 발명에서 상기 나노입자막은 산화물, 카바이드, 질화물, 황화물과 같은 금속 합금의 화합물일 수 있다.

본 발명에서 상기 나노입자막은 반도성 금속 (Si, Ge), 반도성 금속 화합물(화합물 반도체)일 수가 있다.

본 발명에서 상기 에너지는 포톤, 전자빔, 방사선 및 마이크로웨이브 중 선택된 1종 이상의 것일 수 있다.

또한 상기 다른 기술적 과제를 달성하기 위해 본 발명은 제 1 절연막의 적어도 일면에 유기금속분자막을 형성하는 단계; 상기 유기금속분자막에 에너지를 조사하여 나노입자막을 형성시키는 단계; 및 생성된 나노입자층 위에 제 2 절연막을 형성하는 단계를 포함하는 나노입자 전하 저장장치 제조방법을 제공한다.

본 발명의 방법은 분위기 가스로서 반응성 가스를 주입하는 단계를 더 포함할 수 있고, 이 때 상기 나노입자막은 상기 반응성 가스와 유기금속분자막의 반응 화합물일 수 있다.

또한 본 발명의 방법은 상기 나노입자막을 형성시키는 단계 후에 미반응체 유기금속분자막을 세척, 플라즈마 처리 또는 열처리하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 나노입자 전하 저장장치 제조방법을 제공한다.

또한 상기 다른 기술적 과제를 달성하기 위해 본 발명은 제 1 절연막; 상기 절연막의 적어도 일면에 형성되고, 에너지를 조사하여 나노입자막이 형성된 무기금속분자막; 및 상기 무기금속분자막 위에 형성된 제 2 절연막을 포함하는 나노입자 플래쉬 메모리(Nano-floating gate memory: NFGM) 디바이스를 제공한다.

본 발명에서 상기 제 1 절연막 또는 제 2 절연막에 트랜지스터 구조를 갖는 소스(source), 드레인(drain) 및 게이트 전극이 연결될 수 있다.

또한 본 발명은 코아-쉘 (core-shell) 구조의 나노입자막을 반응적으로 생성시켜 별도의 절연막이 없는 것을 특징으로 하는 나노입자 플래쉬 메모리(Nano- floating gate memory: NFGM) 디바이스를 제공한다.

또한, 상기 다른 기술적 과제를 달성하기 위해 본 발명은, 기판상에 프리커서로 유기금속막을 형성하는 단계; 상기 도포된 유기금속막을 소정 패턴으로 에너지 조사하여 나노입자막을 형성하는 단계; 및 에너지 조사된 영역을 제외한 유기금속막을 제거하는 단계를 포함하는 나노입자막 패턴 형성 방법을 제공한다.

본 발명에 따르면 기판 상에 단층의 나노입자층을 형성할 수 있다. 이에 의해 절연막의 두께가 얇아지더라도 누설 전류가 없는 나노입자 전하 저장장치 및 나노입자 플래쉬 메모리를 제공할 수 있다. 또한 본 발명은 절연막 부재 플래쉬메모리 및 직접 배선 공정에 적용 가능하다.

본 발명에서 우선적으로 중요한 것은 균일한 유기금속 프리커서 막을 입히는 것이 가장 중요하다. 즉, 막의 두께에 따른 나노입자막의 물성이 달라진다. 두 번째는 조사되는 에너지량에 따라 물성이 달라진다. 예를 들어 설명하면, 도 2는 메탈로센의(M(C₅H₅)₂: M=Ni, Fe, Cr, Mn, 등) 일종인 니켈로센 (Ni(C₅H₅)₂) 프리커서를 SiO2/Hf0₂ 절연막 (Si 웨이퍼 상)위에 증착시키고 전자빔을 조사하여 Ni막을 형성 시킨 후의 막두께 변화 측정한 결과이다. 막 두께의 변화는 증착온도가 올라갈수록 그리고 증착 시간이 길어질수록 두꺼워진다. 여기서 기판은 실리콘 웨이퍼에 SiO₂를 열산화법으로 5nm 정도 형성시키고 ALD(Atomic layer deposition)법을 이용하여 Hf0₂를 3nm 코팅한 HfO₂/SiO₂/Si 기판을 사용하였다.

도 2의 좌측 그림에서 보듯이, 니켈로센 프리커서막의 두께가 80-85 nm일 경우 전자빔 에너지 (가속전압 700 V, 전류밀도 0.01mA/cm²) 5분간 조사한 후 결과, 생성된 Ni막의 두께는 30-32 nm 였다. 니켈로센 막의 두께가 8-9 nm인 경우는 생성된 니켈 나노입자 단층막의 경우 2.5-3 nm 였다. 이들 관계는 우측 그래프에 자세히 나타나 있다. 도 2로부터 프리커서막을 입힌 후 후처리 공정에서 에너지를 가할 경우에도 CVD법처럼 니켈막이 얻어짐을 알 수 있고, 또 얻어진 니켈막의 두께는 프리커서막의 두께에 비례함을 알 수 있었다. 무엇보다도 가장 중요한 것은 프리커서 막의 두께가 약 15 nm 이하일 때 보다 완벽한 고밀도 단층막이 생긴다는 사실이다.

이것은 도 3에 잘 나타나 있다. 도 3에서 보듯이 프리커서 막의 두께와 에너지 조사량을 변화시키면 초고밀도 단층막을 얻어낼 수 있다. 도 3의 (a) 내지 (d)의 4장의 사진은 10 nm 두께의 탄소막 위에 니켈로센을 입힌후 200 KeV를 갖는 전자빔(FE-TEM을 이용하여 Field-emission에 의해 방출되는 전자빔)을 조사한 후 촬영한 사진이다. 좀더 자세히 살피면, 도 3의 사진 (a)는 프리커서 막의 두께가 ~5 nm이며 200 keV 전자빔 (0.001A/cm²)을 1분간 조사하여 얻은 결과이며, 사진 (b)는 프리커서 막의 두께가 ~10 nm이며 200 keV 전자빔 (0.01A/cm²)을 1분간 조사하여 얻은 결과이고, 사진 (c)는 프리커서 막의 두께가 ~15 nm이며 200 keV 전자빔 (0.1A/cm²)을 20초간 조사하여 얻은 결과이다. 사진 (d)는 프리커서 막의 두께가 ~30 nm이며 200 keV 전자빔 (1A/cm²)을 20초간 조사하여 얻은 결과이다.

프리커서 막의 두께가 두껍고 조사되는 에너지의 밀도가 커질 때 때 나노입자의 크기는 커지는 경향이 있으며, 생성된 나노입자들은 겹칠 수 있다. 다중층 나노입자막은 NFGM에 사용하기는 어렵지만 나노입자 케퍼시터를 만들어 캐퍼시터의 용량을 늘리는 데는 유리하다.

이 실험 결과는 다음과 같은 사실을 분명하게 보여주고 있다. 초고밀도 나노입자 단층막들은 (도 3(a): ~2x10¹³/cm², 도 3(b): ~1x10¹³/cm², 도 3(c): ~7x10¹²/cm²) 막의 두께 조정과 조사되는 에너지 량 (에너지 밀도 혹은 dose)에 의해 조절될 수 있다. 프리커서 막의 두께가 두껍거나 조사되는 초기 에너지가 강하면 네 번째 그림처럼 입자가 커지면서 응집된다. 도 3은 최종적으로 유기리간드가 모두 제거된 경우의 결과를 보여주고 있다.

에너지가 조사되어 반응이 시작되면, 유기리간드는 해리되서 날아가고 금속원자들이 뭉쳐 표면 핵생성이 일어나게 된다. 계속되는 에너지 조사는 주위의 유기금속 화합물의 분해를 일으켜 리간드의 해리와 더불어 핵의 성장이 일어나게 되며 프리커서막 두께에 해당되는 만큼 입자 성장이 일어나게 된다. 따라서 최종 상태는 유리리간드가 모두 해리된 상태이다. 그러나 중간에 반응이 멈추게 되면 보다 작은 나노입자들로 이루어진 단층막을 얻어낼 수가 있지만 프리커서들은 남아 있는 상태가 된다. 이 프리커서들은 가열, 플라즈마처리, 용매를 통하여 제거할 수가 있다. 또한 프리커서 종류에 따라 에너지 조사에 의해 리간드와 금속원자가 반응을 할 수 가 있으며 이 경우는 리간드의 일부만 해리되어 날아간다.

도 4는 에너지 조사에 따라 핵의 성장을 제어하여 입자간의 간격 및 입자의 크기를 제어하는 전술한 작용을 모식적으로 도시한 도면이다. 이 경우 프리커서가 나노입자 사이에 남아 있어서 후처리 공정으로서 용매로 녹여 내거나 간단히 열처리를 통하여 이들을 제거 할 수 있다. 이 방법은 임의로 나노입자의 밀도, 간격, 및 크기를 제어 할 때 중요한 공정이 된다.

도 1 및 도 3의 실험을 바탕으로 하여 약 100 nm의 니켈로센 프리커서 막에 대하여 레이저 빔을 조사하며 빔을 소정의 패턴에 따라 이동하면 니켈 금속의 라인 패턴을 얻을 수 있다. Nd³⁺;YAG 레이저 532 nm 포톤을 이용하였고, 30 HZ, 30-100 mJ/pulse을 사용하였다. 빔의 스캔 속도는 0.1-1 cm/s 였다.

레이저 빔이 닿는 곳은 니켈로 변하면서 니켈 배선이 생성된다. 이들 생성물은 도 6의 (a) X선 회절 패턴에서 보는 것처럼 순수 니켈 회절 패턴을 보여준다. 니켈로센 막의 두께가 약 10-15 nm인 경우 도 6의 (b)와 (c)에서 보는 것처럼 깨끗한 니켈 나노입자 단층막이 생성된다. 따라서 본 결과로부터 전자빔 이외에도 레이저 포톤을 사용하여도 비슷한 결과를 가져옴을 알 수 있다. 이는 포톤의 직접적인 에너지에 의하여 금속-리간드를 깨는 효과와 입사된 에너지가 기판표면에서 열에너지를 유발시키는 열효과 두가지 모두 유효함을 보여준다. 이 원리를 이용하면 마이크로 웨이브, 방사광, 직접적인 열(IR)도 가능하다.

HfO₂/SiO₂/Si 기판위에 생성된 니켈 나노입자 단층막을 FE-SEM을 이용하여 관찰한 결과를 구체적으로 살펴보면, 도 7의 (a)는 니켈로센 막의 두께가 20-30 nm인 경우 1keV 전자빔 (0.1 mA/cm²)(텅스텐 필라멘트에 의한 전자 방출)로 조사한 후 표면을 관찰한 주사전자현미경(SEM) 사진이다. 놀랍게도 10 nm의 나노입자가 저밀도로 생성됨을 알 수 있다. 이는 도 3과 관련하여 설명한 얇은 탄소막에서는 높은 가속 전압(200 keV)이 요구되었다는 것과는 극명하게 다르다. 즉 기판이 얇은 탄소막인 경우 높은 가속 전압을 갖는 전자들은 대부분 통과되기 때문이다. 그러나 HfO₂/SiO₂/Si 기판인 경우 입사된 전자빔들은 기판을 통과할 수가 없고 입사된 전자들과 기판에 존재하는 격자들과의 인터렉션(interaction)에 의해 열이 발생하게 된다. 이는 조사되는 에너지와 관계가 있다. 따라서 얇은 탄소막에서의 경우와는 달리 에너지를 전체적으로 감소시킬 수 있다. 즉 본 발명에서 산화물과 같은 절연막상에서 나노 입자막을 형성하는 경우에는 가능한 한 가속 전압을 낮추어 주고 에너지 조사를 약하게 해주는 것이 좋다. 너무 강한 에너지 조사는 절연막을 파괴시킬 수 있다. 도 7의 (b)는 실리콘 기판위에 SiO₂ 절연막 위에 약 ~20 nm의 니켈로센 박막을 형성시킨 후 700 V의 표면처리용 전자빔(플라즈마로부터 기인하는 전자빔)을 가지고 3분간 조사한 결과이다 (에너지 0.001mA/cm²). 예상대로 고밀도 나노입자 단층막이 절연막 위에 형성 되었다.

따라서 본 발명에 의하면 도8에서 보는 것처럼 제 1 절연막; 상기 절연막의 적어도 일면에 형성되고, 에너지 조사에 의하여 나노입자막으로 형성된 무기금속분 자막; 및 상기 무기금속분자막 위에 형성된 제 2 절연막을 포함하는 나노입자 전하 저장장치가 제공될 수 있다.

상기 무기금속분자막은 프리커서로 메탈로센(M(C₅H₅)₂, M=금속) 또는 메탈로센 유도체를 사용하는 것이 바람직하나 이들에 한정 되는 것은 아니고, 다음과 같은 실시예에서 알 수 있듯이 일반적으로 CVD에서 사용되는 다양한 프리커서들을 사용할 수 있다.

또한 다양한 분위기에서 화학반응을 이용하여 형성된 나노입자들을 산화시키거나 패시베이션(passivation)시킬 수 있다.

예를 들어 설명하면 니켈로센 막을 10nm SiO₂가 입혀진 실리콘 기판 위에 형성 시킨 후 산소분위기하에서 1 KeV 전자빔을 조사하여 600 nm의 NiO 박막을 얻어낼 수 있다. 니켈로센은 빛, 전자, 열에너지를 가하면 리간드인 C₅H₅가 떨어져 나가고 Ni원자로 해리가 된다. 이때 해리된 Ni원자가 표면에서 주위의 또다른 Ni 원지와 만나서 표면에서 핵이 성장하면서 커져나간다. 즉 Ni 막이 형성된다. 그러나 반응 가스 분위기를 만들어 주면 해리된 원자들은 매우 반응성이 높아서 반응가스와의 결합이 가능해진다. 따라서 산소 분위기에서는 Ni이 아닌 NiO 박막이 만들어진다.

다른 예로써, 170도로 가열하여 W(CO)₆ 프리커서를 기화시키고, 10nm SiO₂가 입혀진 상온의 실리콘 기판 위에 약 50 nm의 W(CO)₆ 프리커서 막을 제조한 후 진공 중에서 수은 램프의 UV를 10분간 조사하여 약 15 nm 두께의 텅스텐 나노 박막을 제조하였다. W(CO)₆ 분자는 강한 에너지를 만나면 6개의 CO분자가 단계적으로 쉽게 떨어져 나간다. 따라서 남아있는 텅스텐 원자끼리 만나 핵이 성장되고 막으로 성장이 일어나게 된다.

또 다른 예로써, TaCl₅ 전구체를 240도로 기화시켜 10nm SiO₂가 입혀진 실리콘 기판위에 약 100 nm의 TaCl₅ 프리커서 막을 제조하고 수소분위기 중에서 1 KeV 전자빔을 10분간 조사하여 약 35 nm의 막두께를 갖는 Ta 박막을 제조하였다. 강한 에너지를 조시하면 Cl 음이온이 떨어져 나오지만 역반응도 일어나 해리된 Cl이 생성된 니켈과 재결합이 손쉽게 일어나 버린다. 따라서 수소분위기를 해주는 것이 중요하다. 이 때에는 해리된 Cl 이온이 수소와 반응하여 HCl이 생성되고 부산물로 펌핑된다. 한편, 반응 가스로 메탄 (CH₄) 가스를 공급하는 경우 TaC 막이 얻어질 수도 있다.

또, 다른 실시예로써, 니켈로센과 W(CO)₆ 전구체를 동시에 10nm SiO₂가 입혀진 실리콘 기판에 증착 시켜서 니켈로센-W(CO)₆ 혼합 전구체 막을 제조한 0.5 KeV 전자빔을 10분 동안 조사하여 Ni-W 박막을 제조하였다.

또, 다른 실시예로써, 니켈로센 전구체 막을 미리 형성시키고 그 위에 W(CO)₆ 전구체 막을 형성한 후 즉 전구체 2중막 구조를 형성시킨 후 CO2레이저의 10.6 마이크로 미터의 파장을 갖는 IR 포톤을 5분간 조사하여 Ni-W 이중막을 제조 하였다.

본 발명에서 사용되는 유기금속분자막은 금속 원자 1종 또는 2종 이상을 포함하며, 리간드가 하이드로 카본, 에톡시/메톡시, 할라이드, 카르보닐 그룹이 1종 또는 2종 이상 포함하는 것임을 특징으로 한다. 물론 본 발명에서 유기금속분자막은 Si 또는 Ge 등의 반도성 원소를 포함할 수 있다. 예컨대 Si계 프리커서로는 Si(OC2H5)4, SiH[N(CH3)2]3 등이 사용될 수 있다. 본 발명에서 프리커서막들은 일반적으로 사용되는 CVD 프리커서들을 대부분 사용할 수가 있다. 몇몇 테스트를 통하여 증기압이 너무 높고 상온에서 기상으로 존재하는 프리커서들은 상온에서 프리커서막을 얻어내기는 매우 힘들다. 따라서 액체 질소에 의한 냉각 등에 의해 기판의 온도를 낮추어 프리커서막을 만들 수 있다. 그러한 예로써는 대표적으로 기상 실란류를 들 수가 있으며 본 발명의 방법을 사용하면 이로부터 Si 나노입자막을 얻어낼 수 있었다.

도 8은 본 발명에 따른 나노 캐패시터의 예를 모식적으로 도시한 단면도이다. 전극(500)상에 절연막(200)을 20 nm 두께로 제조하고 전자빔 (1keV, 0.05 mA/cm²)을 이용하여 니켈 나노입자(400)(두께: 4-8 nm)를 절연막(200) 위에 형성한 후 그 위에 20 nm 두께의 절연막(200)을 코팅하고 그 위에 전극(500)을 제조하여 나노 캐패시터를 제작한다. 이와 같이 제조된 나노입자막에는 ㅁ 15V에서 전하주입 및 방출 특성이 있음을 알았다.

도 9와 같이 막 두께가 두꺼운 나노입자막(450)은 차세대 메모리 디바이스에 서는 사용하기 어렵지만 캐퍼시터의 용량을 늘리는 데는 유리하다.

본 발명의 나노 입자 저장 장치 제조법은 차세대 NFGM 공정에 적용될 수 있다. 이를 도 10을 참조하여 설명한다. 플래쉬 메모리에 쓰이는 단위셀 구조로써 소스 영역(S) 및 드레인 영역(D)이 형성된 반도체 기판(10)상에 포토레지스트 패턴(30)에 의해 분리되는 제1 절연막(20)/나노입자막(40)이 제공된다. 상기 나노입자막(40)은 전술한 바와 같이 전자빔 또는 레이저 빔(5) 기타 에너지 조사 수단에 의해 유기금속분자막을 조사함으로써 형성된다. 나노입자를 단층 형성한 후 제2 절연막(20)을 형성하고(도 10b), 순차 게이트 전극(50)을 제조한다(도 10c). 이어서, 리프트오프(Lift-off) 공정을 이용하여 필요치 않은 부분에 생성된 나노입자들을 제거할 수 있다(도 10d). 만일 미반응체인 유기금속분자막이 존재할 때는 진공-펌핑, 가열 처리, 플라즈마 처리, 혹은 용매에 의한 세척 방법을 이용하여 제거할 수 있다.

또한 본 발명은 도 11에 개략적으로 도시된 바와 같이 차세대 NFGM의 제조에 적용 가능하다. 즉 절연막 사이에 나노금속입자막을 형성하는 동시에 패시베이션 기술을 이용하여 나노입자 표면에 산화막을 형성함으로써 금속 나노 입자의 코어를 둘러싸는 산화막으로 이루어진 코어/쉘 구조의 NFGM의 제조가 가능하다. 예를 들어 약간의 산소분위기와 CVD나 ALD에 사용되는 실리콘계 혹은 Hf계 프리커서들 분위기에서 생성되는 니켈 나노입자표면을 페시베이션 시켜서 절연막 코팅을 할 수 있다. 즉, 니켈 나노입자를 형성한 후 일반적인 CVD 혹은 ALD 공정을 접목하여 SiO2막 또는 HfO2막을 Ni 표면에 코팅시킬 수 있다. 예를 들어서 실리콘계 프리커서들은 Si(OC2H5)4, SiH[N(CH3)2]3, Hf계는 Hf[C2H5)2]4, Hf[N(CH3)2]4 등이 있다. 생성된 니켈 나노입자의 표면에 SiO2 혹은 Hf02와 같은 절연층이 형성되면서 이들 나노입자 사이를 이들 절연층이 메워진다. 따라서 절연막 형성 공정이 없어도 새로운 형태의 플래쉬 메모리의 제조가 가능하게 된다.

도 1은 나노입자막 생성 방법에 대하여 기존의 방법과 본 발명에서 사용된 방법을 비교한 그림이다.

도 2는 프리커서막 두께에 따른 생성물 (니켈)의 막두께 비교 그래프이다.

도 3은 프리커서 막 두께 및 에너지 도우즈의 변화에 따라 생성된 나노입자 단층막의 개념도와 TEM 사진이다.

도 4는 일정한 두께의 프리커서 막에 대하여 에너지 조사시간에 따라 생성되는 나노입자막의 설명도이다.

도 5는 본 발명의 제조공정을 활용하여 프리커서 막에 대하여 강한 에너지 빔을 이용하여 금속 배선을 하는 모습을 보여주고 있다.

도 6은 배선된 니켈의 XRD 후막 사진 (a)를 단층막 니켈 나노입자의 결정상과 회절 패턴 (b)를 도시하는 도면이다.

도 7은 실제 절연막위에 생성된 나노입자 단층막 SEM 사진이다.

도 8은 단층막 나노입자 캐패시터의 일형태의 단면도이다.

도 9는 다층막 나노입자 캐패시터의 일형태의 단면도이다.

도 10은 본 발명의 실시예에 의하여 제조된 나노입자 플래쉬 메모리 제조공정의 일예를 모식적으로 도시한 공정도이다.

도 11은 본 발명의 프로세스를 활용하고 반응성 가스를 이용하여 표면에 절연막이 형성된 코아-쉘(core-shell) 나노입자를 단층막으로 제조하여 만든 절연막 부재 플래쉬 메모리 개념도이다.

* 도면의 부호에 대한 간단한 설명*

5 : 전자빔 또는 레이저 빔 10 : 기판

20, 200 : 절연막 30 : 레지스트

40, 400, 450: 나노입자층 50, 500 : 전극

Claims (12)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 제 1 절연막의 적어도 일면에 유기금속분자막을 형성하는 단계, 상기 유기금속분자막에 에너지를 조사하여 나노입자막을 형성시키는 단계 및 생성된 나노입자층 위에 제 2 절연막을 형성하는 단계를 포함하는 나노입자 전하 저장장치 제조방법에 있어서,

   분위기 가스로서 반응성 가스를 주입하는 단계를 더 포함하는 것을 포함하고, 상기 나노 입자막은 상기 반응성 가스와 유기금속분자막의 반응 화합물인 것을 특징으로 하는 나노 입자 전하 저장장치 제조 방법.
7. 삭제
8. 제 6 항에 있어서,

   상기 나노입자막을 형성시키는 단계 후에 미반응체 유기금속분자막을 세척, 플라즈마 처리 또는 열처리하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 나노 입자 전하 저장장치 제조방법.
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images