KR20020038274A - 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 - Google Patents
실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20020038274A KR20020038274A KR1020000068406A KR20000068406A KR20020038274A KR 20020038274 A KR20020038274 A KR 20020038274A KR 1020000068406 A KR1020000068406 A KR 1020000068406A KR 20000068406 A KR20000068406 A KR 20000068406A KR 20020038274 A KR20020038274 A KR 20020038274A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- insulating film
- nano
- forming
- crystalline silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 41
- 229910052710 silicon Inorganic materials 0.000 title abstract description 41
- 239000010703 silicon Substances 0.000 title abstract description 41
- 239000002096 quantum dot Substances 0.000 title abstract description 22
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000005641 tunneling Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000002159 nanocrystal Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 6
- 238000007740 vapor deposition Methods 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 6
- 238000005498 polishing Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 150000003376 silicon Chemical class 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7888—Transistors programmable by two single electrons
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 초고집적, 초저전력, 초고속 및 실용적인 제조에 용이하도록 한 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법에 관한 것으로서, 반도체 기판상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막상에 복수개의 나노-크리스탈라인 실리콘을 형성하는 단계와, 상기 나노-크리스탈라인 실리콘을 포함한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막 및 나노-크리스탈라인 실리콘의 일부를 식각하는 단계와, 상기 나노-크리스탈라인 실리콘의 표면을 산화시키는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법에 관한 것으로, 특히 초고속 및 초고집적 소자를 제조하는데 적당한 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법에 관한 것이다.
일반적으로 실리콘 양자점(Quantum Dot)을 이용한 비휘발성 메모리 소자는 EEPROM 동작 원리와 동일하며, 채널을 기존 MOSFET에서와 동일하게 문턱전압 보다 높은 라이트 게이트 전압을 걸면, 반전층을 형성하여 소오스 쪽의 전자가 채널쪽으로 유도되고 이로 인해, 채널 컨닥턴스가 낮아진다.
이 상태에서 채널의 반전층에서의 전자들이 얇은 절연막을 통해 직접 터널링이 일어나, 터널링 절연막 위에 이차원적으로 분포하는 실리콘 양자점들이 하나의 전자씩 터널링 하여 들어간다.
이때 들어간 전자의 전하 에너지에 의해 에너지 장벽이 높아지며, 이로 인해 다음 전자가 들어오는 것을 반발한다.
이것은 전자 하나에 의한 전하 에너지가 온도에 의한 전자의 열적 진동보다 높으며, 이 현상은 상온에서도 가능하게 되며, 일정한 밀도를 갖는 실리콘 양자점 당 하나씩만 들어갔을 때도 그것에 의한 채널 컨닥턴스는 떨어지고, 그로 인해 문턱전압의 양의 방향으로 이동이 일어난다.
물론 극단적으로 실리콘 양자점 당 하나의 전자를 사용하여 프로그램밍을 할 수 있으나, 문턱전압의 시프트가 적어 감지하기가 힘들므로 보통 3~4개 정도의 전자를 터널링시켜 이용함으로서 1V 이상의 문턱전압 시프트를 이용하면 실제 실용화가 가능하다.
이러 관점에서 전하 에너지를 높이기 위해서는 양자점의 셀프 캐패시턴스를 최대 낮추어야 하므로, 실리콘 양자점의 표면적을 최소로 줄여야 하며, 또한 높은 문턱전압 시프트를 이용하기 위해서는 높은 밀도의 실리콘 양자점을 형성하여야 한다.
그리고 무엇보다 중요한 것은 일정한 문턱전압 시프트를 이용하기 위해서는 실리콘 양자점의 균일성 및 형성공정의 재현성이 가장 큰 문제가 된다.
한편, 여기서 실리콘 양자점은 원자 단위로 형성되어 있는 것을 의미하지만 실제로는 원자 단위로 제조하기 어렵다. 그러나 실리콘 섬(island)이 매우 작게 형성되어 실리콘 양자점과 같은 역할을 기대하기 때문에 실리콘 양자점이라는 표현을 사용했다.
이하, 첨부된 도면을 참고하여 종래의 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법을 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래의 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 필드 영역과 액티브 영역으로 정의된 실리콘 기판(11)의 필드 영역에 LOCOS 공정에 의해 필드 산화막(12)을 형성한다.
이어, 상기 실리콘 기판(11)상에 터널링 절연막(13)을 형성하고, 상기 터널링 절연막(13)상에 복수개의 실리콘 양자점(14)을 섬(island) 형태로 약 30㎚정도의 크기로 형성한다.
도 1b에 도시한 바와 같이, 상기 실리콘 양자점(14)을 포함한 실리콘기판(11)의 전면에 절연막(15)을 형성한다.
도 1c에 도시한 바와 같이, 상기 절연막(15)상에 콘트롤 게이트용 폴리 실리콘막을 형성하고, 포토 및 식각공정으로 통해 상기 폴리 실리콘막을 선택적으로 제거하여 콘트롤 게이트(16)를 형성한다.
도 1d에 도시한 바와 같이, 상기 콘트롤 게이트(16)를 셀프 마스크로 이용하여 상기 절연막(15) 및 실리콘 양자점(14)을 선택적으로 제거한다.
이어, 상기 콘트롤 게이트(16) 양측의 실리콘 기판(11) 표면내에 소오스/드레인용 불순물 이온을 주입하여 소오스/드레인 불순물 영역(17)을 형성한다.
도 1e에 도시한 바와 같이, 상기 콘트롤 게이트(16)와 이후 형성되는 금속 배선의 절연을 위해 상기 실리콘 기판(11)의 전면에 기상 증착 방식으로 층간 절연막(18)을 형성하고, 상기 층간 절연막(18)상에 SOG(Spin On Glass)막(29)을 형성한다.
이어, 포토 및 식각공정을 통해 상기 소오스/드레인 불순물 영역(17)의 표면이 소정부분 노출되도록 상기 SOG막(19) 및 층간 절연막(18) 및 터널링 산화막(13)을 선택적으로 제거하여 콘택홀(20)을 형성한다.
도 1f에 도시한 바와 같이, 상기 콘택홀(20)을 포함한 실리콘 기판(11)의 전면에 금속막을 스퍼터링 증착한 후, 포토 및 식각공정을 통해 선택적으로 제거하여 상기 콘택홀(20)을 통해 소오스/드레인 불순물 영역(17)에 연결되는 금속 배선(21)을 형성한다.
그러나 상기와 같은 종래의 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 폴리 실리콘 또는 비정질 실리콘 증착시 인큐베이션 시간(실리콘이 형성되기 위한 조건하에서 초기 실리콘 시드가 착점되기 까지의 시간)을 이용하여 비정질 실리콘 시딩(seeding)만 하기 때문에 공정의 안정성 및 제어성이 없다.
둘째, 실리콘 양자점의 분포 균일성이 좋지 않고, 그 크기가 크며 밀도가 작아 실용적인 메모리로서의 가치가 없다.
셋째, 비정질 실리콘으로 형성하는 경우 이후 열공정에서 그레인 형성 및 재결정 등과 같은 과정에 의해 실리콘 양자점 자체 형태(configuration)의 변형이 일어날 수 있다.
넷째, 로코스(LOCOS) 소자 격리를 이용함으로서 인접 드레인에 의한 필드 장해(field disturbance) 등을 유발하여 메모리의 펑션(function) 등 많은 문제가 일어난다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 초고집적, 초저전력, 초고속 및 실용적인 제조에 용이하도록 한 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래의 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 실리콘 양자점의 형성방법을 나타낸 공정단면도
도 3a 내지 도 3h는 본 발명에 의한 실리콘 양자점을 이용한 비휘발성 메모리 소자의 제조방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 실리콘 기판 32 : 절연막
33 : 나노-크리스탈라인 실리콘 34 : 제 1 산화막
35 : 제 2 산화막
상기와 같은 목적을 달성하기 위한 본 발명에 의한 실리콘 양자점의 형성방법은 반도체 기판상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막상에 복수개의 나노-크리스탈라인 실리콘을 형성하는 단계와, 상기 나노-크리스탈라인 실리콘을 포함한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막 및 나노-크리스탈라인 실리콘의 일부를 식각하는 단계와, 상기 나노-크리스탈라인 실리콘의 표면을 산화시키는 단계를 포함하여 형성함을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 비휘발성 메모리 소자의 제조방법은 반도체 기판상에 터널링 절연막을 형성하는 단계와, 상기 터널링 절연막상에 복수개의 나노-크리스탈라인 실리콘을 형성하는 단계와, 상기 나노-크리스탈라인 실리콘을 포함한 상기 터널링 절연막상에 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막 및 나노-크리스탈라인 실리콘의 일부를 식각하는 단계와, 상기 나노-크리스탈라인 실리콘의 표면을 산화시키는 단계와, 상기 나노-크리스탈라인 실리콘을 포함한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막상에 콘트롤 게이트를 형성하는 단계와, 상기 콘트롤 게이트를 마스크로 하여 제 2 절연막, 나노-크리스탈라인 실리콘, 그리고 터널링 절연막을 제거하는 단계와, 상기 콘트롤 게이트 양측의 반도체 기판 표면내에 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법을 상세히 설명하면 다음과 같다.
먼저, 전술한 바와 같이 실리콘 양자점은 원자 단위로 형성되어 있는 것을 의미하지만 실제로는 원자 단위로 제조하기가 어렵다. 그러나 실리콘 섬(island)이 매우 작게 형성되어 실리콘 양자점과 같은 역할을 기대하기 때문에 이러한 표현을사용한다.
도 2a 내지 도 2d는 본 발명에 의한 실리콘 양자점의 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 실리콘 기판(31)상에 절연막(32)을 형성하고, 상기 절연막(32)상에 나노-크리스탈라인 실리콘(nano-crystalline silicon)(실리콘 양자점)(33)을 섬(island) 형태로 약 30㎚정도의 크기로 형성한다.
도 2b에 도시한 바와 같이, 상기 나노-크리스탈라인 실리콘(33)을 포함한 실리콘 기판(31)의 전면에 기상 증착 방식으로 제 1 산화막(34)을 형성한다.
도 2c에 도시한 바와 같이, 상기 제 1 산화막(34) 및 나노-크리스탈라인 실리콘(33)의 전면에 CMP 공정을 이용하여 제 1 산화막(34) 및 나노-크리스탈라인 실리콘(33)을 약 10㎚정도까지 식각한다.
도 2d에 도시한 바와 같이, 상기 실리콘 기판(31)에 산화 공정을 실시하여 상기 나노-크리스탈라인 실리콘(33)의 5㎚까지 산화시키어 약 5㎚의 크기 및 20㎚정도의 반구형를 갖는 나노-크리스탈라인 실리콘(33)과 제 2 산화막(35)을 형성한다.
한편, 상기 제 1 산화막(34)은 산화 공정전에 제거할 수도 있고, 그대로 잔류한 상태에서 재산화 공정을 실시할 수 있는데, 본 발명의 실시예에서는 제거하였다.
도 3a 내지 도 3h는 본 발명에 의한 실리콘 양자점을 이용한 비휘발성 메모리 소자의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 액티브 영역과 필드 영역으로 정의된 실리콘 기판(41)의 필드 영역으로 포토 및 식각공정을 통해 선택적으로 제거하여 소정 깊이를 갖는 트랜치를 형성한다.
이어, 상기 트랜치가 완전히 매립되도록 절연 물질을 매립하여 소자 격리막(42)을 형성한다.
도 3b에 도시한 바와 같이, 상기 실리콘 기판(41)의 전면에 터널링 절연막(43)을 형성한다.
도 3c에 도시한 바와 같이, 상기 터널링 절연막(43)위에 비정질 기상 증착에 의해 5㎚ 이하의 입자를 갖는 복수개의 나노-크리스탈라인 실리콘(실리콘 양자점(44)을 섬(Island) 형태로 형성한다.
여기서 상기 나노-크리스탈라인 실리콘(44)은 전술한 도 2a 내지 도 2d와 같이 형성한 후, 제 2 산화막(35)을 제거한다.
도 3d에 도시한 바와 같이, 상기 나노-크리스탈라인 실리콘(44)을 포함한 실리콘 기판(41)의 전면에 절연막(45)을 형성한다.
도 3e에 도시한 바와 같이, 상기 절연막(45)상에 콘트롤 게이트용 폴리 실리콘막을 형성하고, 포토 및 식각공정으로 통해 상기 폴리 실리콘막을 선택적으로 제거하여 콘트롤 게이트(46)를 형성한다.
도 3f에 도시한 바와 같이, 상기 콘트롤 게이트(46)를 셀프 마스크로 이용하여 상기 절연막(45) 및 나노-크리스탈라인 실리콘 양자점(44)을 선택적으로 제거한다.
이어, 상기 콘트롤 게이트(46) 양측의 실리콘 기판(41) 표면내에 소오스/드레인용 불순물 이온을 주입하여 소오스/드레인 불순물 영역(47)을 형성한다.
도 3g에 도시한 바와 같이, 상기 콘트롤 게이트(46)와 이후 형성되는 금속 배선의 절연을 위해 상기 실리콘 기판(41)의 전면에 기상 증착 방식으로 층간 절연막(48)을 형성하고, 상기 층간 절연막(48)상에 SOG(Spin On Glass)막(49)을 형성한다.
이어, 포토 및 식각공정을 통해 상기 소오스/드레인 불순물 영역(47)의 표면이 소정부분 노출되도록 상기 SOG막(49) 및 층간 절연막(48) 및 터널링 산화막(43)을 선택적으로 제거하여 콘택홀(50)을 형성한다.
도 3h에 도시한 바와 같이, 상기 콘택홀(50)을 포함한 실리콘 기판(41)의 전면에 금속막을 스퍼터링 증착한 후, 포토 및 식각공정을 통해 선택적으로 제거하여 상기 콘택홀(50)을 통해 소오스/드레인 불순물 영역(47)에 연결되는 금속 배선(51)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성 메모리 소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 비정질 실리콘을 시딩한 후 기상 증착 방식에 의해 절연막을 형성하고 CMP를 통해 비정질 실리콘을 폴리싱한 후 산화 공정을 이용하여 고밀도의 실리콘 양자점을 형성할 수 있고, 자체의 재현성 및 제어성을 향상시킬 수 있다.
둘째, STI 구조의 소자 격리막을 사용함으로서 초고집적 회로에서 나타날 수있는 인접 드레인에 의한 필드 장해를 줄일 수 있다.
셋째, 실리콘 양자점의 크기가 작고 균일하게 제어함으로서 양자점 메모리가 요구하는 높고 일정한 문턱전압 시프트 및 상온에서 안정된 동작을 유지할 수 있다.
넷째, 실리콘 양자점 당 전자 3~4개 정도가 터널링 절연막을 통해 직접 터널링을 함으로서 낮은 전압에서도 동작이 가능하고, 또한 라이트/소거(write/erase) 속도를 빠르게 할 수 있다.
다섯째, 실리콘 양자점의 크기를 줄임으로서 비휘발 메모리 소자를 초고집적으로 형성할 수 있다.
여섯째, 터널링 절연막을 통해 직접 터널링을 이용함으로서 저전력 및 고속동작이 가능하여 상온에서의 쿨롬 블록카드(blockcade) 효과에 의해 기억(retention) 특성을 향상시킬 수 있다.
Claims (5)
- 반도체 기판상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막상에 복수개의 나노-크리스탈라인 실리콘을 형성하는 단계;상기 나노-크리스탈라인 실리콘을 포함한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막 및 나노-크리스탈라인 실리콘의 일부를 식각하는 단계;상기 나노-크리스탈라인 실리콘의 표면을 산화시키는 단계를 포함하여 형성함을 특징으로 하는 실리콘의 형성방법.
- 제 1 항에 있어서, 상기 나노-크리스탈라인 실리콘은 약 30㎚ 크기로 형성하는 것을 특징으로 하는 실리콘 양자점의 형성방법.
- 제 1 항에 있어서, 상기 제 2 절연막 및 나노-크리스탈라인은 상기 나노-크리스탈라인 실리콘을 약 10㎚까지 식각하는 것을 특징으로 하는 실리콘 양자점의 형성방법.
- 제 1 항에 있어서, 상기 나노-크리스탈라인 실리콘은 약 5㎚까지 산화시키는 것을 특징으로 하는 실리콘 양자점의 형성방법.
- 반도체 기판상에 터널링 절연막을 형성하는 단계;상기 터널링 절연막상에 복수개의 나노-크리스탈라인 실리콘을 형성하는 단계;상기 나노-크리스탈라인 실리콘을 포함한 상기 터널링 절연막상에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 및 나노-크리스탈라인 실리콘의 일부를 식각하는 단계;상기 나노-크리스탈라인 실리콘의 표면을 산화시키는 단계;상기 나노-크리스탈라인 실리콘을 포함한 상기 제 1 절연막상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막상에 콘트롤 게이트를 형성하는 단계;상기 콘트롤 게이트를 마스크로 하여 제 2 절연막, 나노-크리스탈라인 실리콘, 그리고 터널링 절연막을 제거하는 단계;상기 콘트롤 게이트 양측의 반도체 기판 표면내에 불순물 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0068406A KR100386614B1 (ko) | 2000-11-17 | 2000-11-17 | 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 |
US09/987,738 US6734105B2 (en) | 2000-11-17 | 2001-11-15 | Method for forming silicon quantum dots and method for fabricating nonvolatile memory device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0068406A KR100386614B1 (ko) | 2000-11-17 | 2000-11-17 | 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020038274A true KR20020038274A (ko) | 2002-05-23 |
KR100386614B1 KR100386614B1 (ko) | 2003-06-02 |
Family
ID=19699645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0068406A KR100386614B1 (ko) | 2000-11-17 | 2000-11-17 | 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6734105B2 (ko) |
KR (1) | KR100386614B1 (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030059936A (ko) * | 2002-01-03 | 2003-07-12 | 강윤묵 | 실리콘 나노 결정을 형성하는 새로운 공정. |
KR100558287B1 (ko) * | 2002-12-10 | 2006-03-10 | 한국전자통신연구원 | 단전자 소자, 그 제조 방법 및 단전자 소자와 mos트랜지스터를 동시에 형성하는 제조방법 |
KR100615093B1 (ko) * | 2004-08-24 | 2006-08-22 | 삼성전자주식회사 | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 |
KR100652134B1 (ko) * | 2005-06-20 | 2006-11-30 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 및 이의 제조 방법 |
KR100696965B1 (ko) * | 2005-07-20 | 2007-03-20 | 한양대학교 산학협력단 | 금속 나노입자를 갖는 비휘발성 메모리 단위 소자의 제조방법 |
US7732853B2 (en) | 2005-07-18 | 2010-06-08 | Samsung Electronics Co., Ltd. | Multi-bit nonvolatile memory devices including nano-crystals and trench |
KR101105456B1 (ko) * | 2004-12-21 | 2012-01-17 | 한양대학교 산학협력단 | 금속 양자점을 구비한 비휘발성 메모리소자 제조방법 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040004863A1 (en) * | 2002-07-05 | 2004-01-08 | Chih-Hsin Wang | Nonvolatile electrically alterable memory device and array made thereby |
US6958513B2 (en) | 2003-06-06 | 2005-10-25 | Chih-Hsin Wang | Floating-gate memory cell having trench structure with ballistic-charge injector, and the array of memory cells |
US7115942B2 (en) * | 2004-07-01 | 2006-10-03 | Chih-Hsin Wang | Method and apparatus for nonvolatile memory |
US7613041B2 (en) * | 2003-06-06 | 2009-11-03 | Chih-Hsin Wang | Methods for operating semiconductor device and semiconductor memory device |
US7297634B2 (en) * | 2003-06-06 | 2007-11-20 | Marvell World Trade Ltd. | Method and apparatus for semiconductor device and semiconductor memory device |
US7550800B2 (en) | 2003-06-06 | 2009-06-23 | Chih-Hsin Wang | Method and apparatus transporting charges in semiconductor device and semiconductor memory device |
US7759719B2 (en) * | 2004-07-01 | 2010-07-20 | Chih-Hsin Wang | Electrically alterable memory cell |
KR100545898B1 (ko) * | 2003-07-02 | 2006-01-25 | 동부아남반도체 주식회사 | 반도체 소자의 양자점 형성방법 |
KR100521433B1 (ko) * | 2003-08-12 | 2005-10-13 | 동부아남반도체 주식회사 | 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법 |
US20080203464A1 (en) * | 2004-07-01 | 2008-08-28 | Chih-Hsin Wang | Electrically alterable non-volatile memory and array |
US7411244B2 (en) * | 2005-06-28 | 2008-08-12 | Chih-Hsin Wang | Low power electrically alterable nonvolatile memory cells and arrays |
US7927660B2 (en) * | 2006-08-21 | 2011-04-19 | Macronix International Co., Ltd. | Method of manufacturing nano-crystalline silicon dot layer |
US7829162B2 (en) | 2006-08-29 | 2010-11-09 | international imagining materials, inc | Thermal transfer ribbon |
KR20090017128A (ko) * | 2007-08-14 | 2009-02-18 | 삼성전자주식회사 | 고분자 박막 안에 포함된 나노입자가 전하 포획영역으로작용하는 비휘발성 유기 쌍안정성 기억소자 제조방법 |
US8072023B1 (en) | 2007-11-12 | 2011-12-06 | Marvell International Ltd. | Isolation for non-volatile memory cell array |
US8120088B1 (en) | 2007-12-07 | 2012-02-21 | Marvell International Ltd. | Non-volatile memory cell and array |
US8242542B2 (en) | 2009-02-24 | 2012-08-14 | International Business Machines Corporation | Semiconductor switching device employing a quantum dot structure |
US8227300B2 (en) | 2009-03-18 | 2012-07-24 | International Business Machines Corporation | Semiconductor switching circuit employing quantum dot structures |
US10109983B2 (en) | 2016-04-28 | 2018-10-23 | Hewlett Packard Enterprise Development Lp | Devices with quantum dots |
US11158714B2 (en) | 2016-06-09 | 2021-10-26 | Intel Corporation | Quantum dot devices with trenched substrates |
US10566765B2 (en) | 2016-10-27 | 2020-02-18 | Hewlett Packard Enterprise Development Lp | Multi-wavelength semiconductor lasers |
US10680407B2 (en) | 2017-04-10 | 2020-06-09 | Hewlett Packard Enterprise Development Lp | Multi-wavelength semiconductor comb lasers |
US10396521B2 (en) | 2017-09-29 | 2019-08-27 | Hewlett Packard Enterprise Development Lp | Laser |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5614435A (en) | 1994-10-27 | 1997-03-25 | The Regents Of The University Of California | Quantum dot fabrication process using strained epitaxial growth |
US6060743A (en) * | 1997-05-21 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same |
JP3854731B2 (ja) * | 1998-03-30 | 2006-12-06 | シャープ株式会社 | 微細構造の製造方法 |
KR100325298B1 (ko) * | 1999-06-01 | 2002-02-21 | . | 비휘발성 메모리 소자의 제조 방법 |
US6344403B1 (en) * | 2000-06-16 | 2002-02-05 | Motorola, Inc. | Memory device and method for manufacture |
US6518194B2 (en) * | 2000-12-28 | 2003-02-11 | Thomas Andrew Winningham | Intermediate transfer layers for nanoscale pattern transfer and nanostructure formation |
-
2000
- 2000-11-17 KR KR10-2000-0068406A patent/KR100386614B1/ko not_active IP Right Cessation
-
2001
- 2001-11-15 US US09/987,738 patent/US6734105B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030059936A (ko) * | 2002-01-03 | 2003-07-12 | 강윤묵 | 실리콘 나노 결정을 형성하는 새로운 공정. |
KR100558287B1 (ko) * | 2002-12-10 | 2006-03-10 | 한국전자통신연구원 | 단전자 소자, 그 제조 방법 및 단전자 소자와 mos트랜지스터를 동시에 형성하는 제조방법 |
US7098092B2 (en) | 2002-12-10 | 2006-08-29 | Electronics And Telecommunications Research Institute | Single electron device, method of manufacturing the same, and method of simultaneously manufacturing single electron device and MOS transistor |
KR100615093B1 (ko) * | 2004-08-24 | 2006-08-22 | 삼성전자주식회사 | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 |
US7651904B2 (en) | 2004-08-24 | 2010-01-26 | Samsung Electronics Co., Ltd. | Methods of fabricating non-volatile memory devices including nanocrystals |
KR101105456B1 (ko) * | 2004-12-21 | 2012-01-17 | 한양대학교 산학협력단 | 금속 양자점을 구비한 비휘발성 메모리소자 제조방법 |
KR100652134B1 (ko) * | 2005-06-20 | 2006-11-30 | 한양대학교 산학협력단 | 비휘발성 메모리 소자 및 이의 제조 방법 |
US7732853B2 (en) | 2005-07-18 | 2010-06-08 | Samsung Electronics Co., Ltd. | Multi-bit nonvolatile memory devices including nano-crystals and trench |
KR100696965B1 (ko) * | 2005-07-20 | 2007-03-20 | 한양대학교 산학협력단 | 금속 나노입자를 갖는 비휘발성 메모리 단위 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20020068457A1 (en) | 2002-06-06 |
US6734105B2 (en) | 2004-05-11 |
KR100386614B1 (ko) | 2003-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100386614B1 (ko) | 실리콘 양자점의 형성방법 및 그를 이용한 비휘발성메모리 소자의 제조방법 | |
JP4065414B2 (ja) | 埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー | |
US6004837A (en) | Dual-gate SOI transistor | |
EP0054117A1 (en) | Method of forming integrated MOSFET dynamic random access memories | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
WO2006050283A2 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
US6010934A (en) | Method of making nanometer Si islands for single electron transistors | |
US6734058B2 (en) | Method for fabricating a semiconductor device | |
KR100526478B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH0272672A (ja) | 半導体装置およびその製造方法 | |
KR100325298B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
KR100276431B1 (ko) | 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법 | |
US6524883B2 (en) | Quantum dot of single electron memory device and method for fabricating thereof | |
US20050062109A1 (en) | Field effect transistors with vertically oriented gate electrodes and methods for fabricating the same | |
KR20010064961A (ko) | 싱글 일렉트론 트랜지스터 제조방법 | |
KR20030043513A (ko) | 실리콘 단전자 기억 소자의 제작방법 | |
US6849552B2 (en) | Vertical type transistor and method for fabricating the same | |
KR20020055147A (ko) | 반도체 소자의 제조방법 | |
KR19990007264A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
JPH07302908A (ja) | 半導体装置及びその製造方法 | |
KR100949665B1 (ko) | 반도체소자의 제조방법 | |
KR100551942B1 (ko) | Soi 기판을 이용한 반도체 소자 및 그 제조 방법 | |
KR100276435B1 (ko) | 자기정렬된 소오스/드레인 씨엠오에스 소자 제조방법 | |
JPH10341023A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR0135069B1 (ko) | 반도체 기억장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |