KR101084811B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101084811B1
KR101084811B1 KR1020100080925A KR20100080925A KR101084811B1 KR 101084811 B1 KR101084811 B1 KR 101084811B1 KR 1020100080925 A KR1020100080925 A KR 1020100080925A KR 20100080925 A KR20100080925 A KR 20100080925A KR 101084811 B1 KR101084811 B1 KR 101084811B1
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
protective layer
cover film
Prior art date
Application number
KR1020100080925A
Other languages
English (en)
Inventor
홍대조
류창섭
최철호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100080925A priority Critical patent/KR101084811B1/ko
Priority to US13/213,939 priority patent/US8865393B2/en
Application granted granted Critical
Publication of KR101084811B1 publication Critical patent/KR101084811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 베이스기판에 커버필름이 적층된 보호층을 형성하는 단계, 상기 커버필름이 적층된 상기 보호층을 노광하여, 상기 보호층을 감광하고 상기 커버필름을 광분해하는 단계, 및 상기 광분해된 커버필름 및 상기 감광된 보호층을 현상하여, 상기 보호층에 상기 베이스기판의 최외층 회로층 중 패드부를 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 하며, 커버필름을 박리하는 공정이 필요 없어 인쇄회로기판의 생산성이 향상되는 인쇄회로기판 및 그 제조방법을 제공한다.

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(PCB)은 여러 전자제품 소자들을 일정한 틀에 따라 간편하게 연결시켜 주는 역할을 하며, 디지털 TV를 비롯한 가전제품부터 첨단 통신기기까지 모든 전자제품에 광범위하게 사용되는 부품으로서, 용도에 따라 범용 인쇄회로기판, 모듈용 인쇄회로기판, 패키지용 인쇄회로기판 등으로 분류된다.
최근에는 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판에 대한 개발이 요구되고 있다. 또한, 인쇄회로기판에 대한 수요가 증가함에 따라, 인쇄회로기판의 생산성을 향상시킬 수 있는 방법에 대한 연구가 진행되고 있다.
도 1 내지 도 5는 종래기술에 따른 인쇄회로기판(10)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여 종래기술에 따른 인쇄회로기판(10)의 제조방법을 설명하면 다음과 같다.
먼저, 도 1에 도시한 바와 같이, 절연층(12) 및 회로층(13)을 포함하는 베이스기판(11)을 준비한다.
다음, 도 2에 도시한 바와 같이, 베이스기판(11)에 커버필름(14)이 적층된 솔더레지스트층(15)을 형성한다.
다음, 도 3에 도시한 바와 같이, 커버필름(14) 상에 노광마스크(16)를 위치시키고, 솔더레지스트층(15)을 노광한다.
다음, 도 4에 도시한 바와 같이, 노광마스크(16)를 분리하고 일정시간을 대기한 후, 커버필름(14)을 제거한다. 이때, 솔더레지스트층(15)이 공기 중에 노출되는 시점을 일정하게 유지하여, 공기중의 산소와 솔더레지스트층(15)이 광결합 반응을 개시하도록 유도한다.
다음, 도 5에 도시한 바와 같이, 현상공정에 의해 감광되지 않은 솔더레지스트층(15) 부분을 제거하여, 베이스기판(11)의 회로층(13) 중 패드부(17)를 노출시키는 개구부(18)를 형성한다.
이와 같은 제조공정에 의해 종래에는 인쇄회로기판(10)을 제조하였다.
그러나, 종래기술에 따른 인쇄회로기판(10)의 제조방법은, 노광공정 후 현상공정에 앞서 커버필름(14)을 솔더레지스트층(15)으로부터 제거해야 하는바, 인쇄회로기판(10)의 제조시간 및 제조비용이 증가되어 생산성이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 커버필름을 제거할 필요가 없어 생산성이 향상되는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 베이스기판, 상기 베이스기판에 형성되되, 상기 베이스기판의 최외층 회로층 중 패드부를 노출시키는 개구부가 형성된 보호층, 및 상기 보호층에 형성되되 광경화된 접착층을 포함하는 것을 특징으로 한다.
여기서, 상기 접착층은 아크릴계의 접착제 및 광경화성 첨가제를 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 솔더레지스트층인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, 베이스기판에 커버필름이 적층된 보호층을 형성하는 단계, 상기 커버필름이 적층된 상기 보호층을 노광하여, 상기 보호층을 감광하고 상기 커버필름을 광분해하는 단계, 및 상기 광분해된 커버필름 및 상기 감광된 보호층을 현상하여, 상기 보호층에 상기 베이스기판의 최외층 회로층 중 패드부를 노출시키는 개구부를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 노광단계에서, 상기 개구부가 형성되는 영역에 해당되는 상기 커버필름은, 패턴화된 노광마스크에 의해 광이 도달하는 영역에 해당되는 상기 커버필름의 광분해 반응에 의하여, 연쇄적으로 광분해되는 것을 특징으로 한다.
또한, 상기 커버필름은 광분해성 고분자를 포함하는 것을 특징으로 한다.
또한, 상기 커버필름은 자외선 안정제 및 광분해 활성제를 더 포함하는 것을 특징으로 한다.
또한, 상기 커버필름은, 광분해성을 갖는 지지층, 및 상기 지지층과 상기 보호층을 접착하되, 광경화성을 갖는 접착층을 포함하는 것을 특징으로 한다.
또한, 상기 접착층은 상기 보호층을 노광하는 단계에서 광경화되고, 상기 개구부를 현상하는 단계 이후에도 상기 보호층에 남아있는 것을 특징으로 한다.
또한, 상기 지지층은 상기 노광단계에서 연쇄적으로 광분해되어 상기 현상단계에서 제거되고, 상기 접착층 중 상기 노광단계에서 광이 도달되는 영역은 광경화되어 상기 현상단계 이후에도 상기 보호층에 남고, 상기 접착층 중 상기 개구부에 대응되는 영역은 상기 현상단계에서 제거되는 것을 특징으로 한다.
또한, 상기 현상단계에서, 상기 광분해된 커버필름은 현상액에 용해되어 제거되는 것을 특징으로 한다.
또한, 상기 접착층은 아크릴계의 접착제 및 광경화성 첨가제를 포함하는 것을 특징으로 한다.
또한, 상기 보호층은 솔더레지스트층인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판 및 그 제조방법은, 광분해성을 갖는 커버필름을 이용하여, 노광공정에 의해 커버필름을 광분해하고 현상공정에 의해 제거함으로써, 커버필름을 제거하는 공정이 별도로 필요 없어 인쇄회로기판의 생산성이 향상되는 장점이 있다.
또한, 본 발명에 따르면, 커버필름을 제거하는 공정이 별도로 필요하지 않으므로, 노광공정, 커버필름 제거공정, 및 현상공정을 하나의 공정 또는 장치에서 진행할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 커버필름 중 접착층은 보호층에 남아 인쇄회로기판과 외부소자 간의 접합력을 향상시키는 장점이 있다.
도 1 내지 도 5는 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 7은 도 6에 도시한 인쇄회로기판에 외부소자가 연결되는 것을 설명하기 위한 도면이다.
도 8 내지 도 11은 도 6에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인쇄회로기판의 구조
도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이고, 도 7은 도 6에 도시한 인쇄회로기판에 외부소자(200)가 연결되는 것을 설명하기 위한 도면이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판에 대해 설명하기로 한다.
도 6에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판은, 베이스기판(110), 베이스기판(110)에 형성되는 보호층(120), 및 보호층(120)에 형성되는 접착층(132)을 포함한다.
베이스기판(110)은 인쇄회로기판의 기본이 되는 부재이다.
여기서, 베이스기판(110)은 다층 또는 단층의 절연층(111), 회로층(112), 및 비아(113)로 구성되는 빌드업층일 수 있다. 이때, 절연층(111)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 절연층(111)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 절연층(111)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현가능할 수 있다. 이외에도, 절연층(111)으로서 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 회로층(112)은 예를 들어, 금, 은, 구리, 니켈 등의 전기전도성 금속으로 구성될 수 있다.
보호층(120)은 베이스기판(110)을 보호하기 위한 부재로서, 베이스기판(110)의 일면 또는 양면에 형성될 수 있다.
여기서, 보호층(120)은 인쇄회로기판의 다른 구성요소를 보호할 수 있도록, 예를 들어, 액상 솔더레지스트 등과 같은 솔더레지스트로 구성될 수 있다. 또한, 보호층(120)에는 베이스기판(110)의 최외층에 형성된 회로층(112) 중 패드부(114)를 노출시키는 개구부(121)가 형성될 수 있다.
한편, 패드부(114)에는 전기적 특성과 내구성을 향상시키는 표면처리층(미도시)이 더 형성될 수 있다. 표면처리층(미도시)은 예를 들어, 패드부(114)에 전해 또는 무전해 Tin 도금 처리, OSP 처리, HASL 처리 등에 의해 형성될 수 있다. 또한, 도 7에 도시한 바와 같이, 개구부(121)에는 패드부(114)와 전기적으로 연결되는 솔더볼(115)이 형성되어, 인쇄회로기판과 외부소자(200)를 연결할 수 있다.
접착층(132)은 보호층(120)에 형성되는 부재로서, 인쇄회로기판과 외부소자(200) 간의 접합력을 향상시키는 부재이다.
여기서, 접착층(132)은 광경화된 상태일 수 있다. 구체적으로 접착층(132)은 엔-부틸 아크릴레이트(n-butyl acrylate), 에틸 아크릴레이트(ethyl acrylate), 아크릴릭 산(acrylic acid), 메타크릴릭 산(methacrylic acid), 또는 이타코닉 산(itaconic acid) 등의 아크릴 계열의 접착제, 및 디-펑셔널 우레탄 아크릴레이트(di-functional urethane acrylate) 또는 헥사-펑셔널 우레탄 아크릴레이트 올리고머(hexa-functional urethane acrylate oligomer) 등의 광경화성 첨가제를 포함할 수 있고, 보호층(120)의 개구부(121)를 형성하기 위한 노광공정에서 광경화될 수 있다.
또한, 접착층(132)은 보호층(120) 상에 형성될 수 있다. 구체적으로, 보호층(120) 중 개구부(121)가 형성된 영역에는 접착층(132)이 형성되지 않고, 보호층(120)의 상부에 형성될 수 있다.
한편, 도 7에 도시한 바와 같이, 인쇄회로기판에 외부소자(200)가 패드부(114)에 형성된 솔더볼(115)에 의해 연결되는 경우, 인쇄회로기판과 외부소자(200) 간에는 언더필(210; underfill)이 채워질 수 있다. 이때, 보호층(120)에 접착층(132)이 형성된 경우, 언더필(210)과 접착층(132)이 직접 맞닿아, 접착층(132)은 언더필(210)의 흐름성을 제어할 수 있다. 또한, 접착층(132)에는 조도가 형성되어 있으므로, 인쇄회로기판과 언더필(210) 간의 접합력을 향상시켜 인쇄회로기판과 외부소자(200)의 결합을 견고히 할 수 있다.
인쇄회로기판의 제조방법
도 8 내지 도 11은 도 6에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
한편, 도 8 내지 도 11에는 베이스기판(110)의 양면에 보호층(120) 및 커버필름(130)이 형성된 것으로 도시하였으나, 일면에만 형성되는 것도 가능하다 할 것이다.
먼저, 도 8에 도시한 바와 같이, 베이스기판(110)을 준비한다.
이때, 베이스기판(110)은 다층 또는 단층의 절연층(111) 및 회로층(112)을 포함할 수 있다. 여기서, 회로층(112)은 절연층에 예를 들어, 어디티브(Additive) 공법, 서브트랙티브(Subtractive) 공법, 세미 어디티브(Semi-additive) 공법, 또는 변형된 세미 어디티브 공법(Modified semi-additive) 공법 등을 이용하여 형성될 수 있다. 또한, 베이스기판(110)을 형성한 후에는 보호층(120)과 베이스기판(110) 간의 접합력을 향상시키기 위하여, 최외층의 회로층(112)에 마이크로 에칭(Micro ethcing)을 통한 조도를 형성할 수 있다.
다음, 도 9에 도시한 바와 같이, 베이스기판(110)에 커버필름(130)이 적층된 보호층(120)을 형성한다.
이때, 커버필름(130)은 보호층(120)에 맞닿도록 형성되어 인쇄회로기판의 이송 중, 보호층(120)의 노광공정 중 등에 있어서, 보호층(120)을 보호하는 부재이다. 또한, 커버필름(130)은 보호층(120)에 맞닿는 접착층(132) 및 접착층(132)에 형성되는 지지층(131)을 포함할 수 있다.
여기서, 지지층(131)은 광분해성을 갖는 물질로서, 이후에 설명되는 노광공정에서 광분해되는 부재이다. 또한, 지지층(131)은 광분해성을 갖는 물질로서 광분해성 고분자, 자외선 안정제, 및 광분해 활성제를 포함하여 특정 파장에 수십초 간 노출되었을 때 고분자 고리가 끊어져서 물리적, 화학적 성질이 저하되고, 궁극적으로 분자량이 낮아져 분해 혹은 작은 조각으로 분리될 수 있다. 또한, 광분해성 고분자는 예를 들어, 올리고(에틸렌 테레프탈레이트){oligo(ethylene terephtalate)}, 올리고(에틸렌 숙신산-코-테레프탈레이트){oligo(ethylene succinate-co-terephtalate)} 등과 같은 PET를 만들 수 있는 올리고머, 키논지아자이드, 또는 노보랙 플라스틱 등과 같이 일정 영역의 파장을 조사받으면 쉽게 분해되는 성분일 수 있다.
또한, 접착층(132)은 지지층(131)과 커버필름(130)을 상호 접합하는 부재로서, 광경화성의 물질로 구성될 수 있다. 따라서, 이후에 설명되는 노광공정에서 광에 조사되면, 광이 조사된 영역은 광경화될 수 있는 부재이다.
한편, 본 실시예에서는, 커버필름(130)이 적층된 형태로 보호층(120)이 베이스기판(110)에 형성되는 것으로 설명하였으나, 보호층(120)이 베이스기판(110)에 형성된 후 커버필름(130)이 보호층(120)에 적층되는 것도 가능하다.
다음, 도 10에 도시한 바와 같이, 커버필름(130)이 적층된 보호층(120)을 노광한다.
이때, 커버필름(130)은 자외선 영역대의 파장 중 일부만 광분해 및 광경화에 이용하고, 대부분의 자외선 빛은 반사 또는 흡수하지 않고 투과시키며, 투과율이 최소 90%가 될 수 있어 조사된 자외선 광이 보호층(120)에 조사되는 것을 방해하지 않을 수 있다. 따라서, 이후에 개구부(121)가 형성되는 제1 영역(S1)을 제외한 제2 영역(S2)에 해당하는 보호층(120)에 노광마스크(140)를 통과한 광이 도달되어, 제2 영역(S2)에 해당되는 보호층(120)은 감광될 수 있다.
또한, 커버필름(130) 중 지지층(131)은 노광마스크(140)를 통과한 광이 제2 영역(S2)에 해당하는 지지층(131)에 전달되어 광분해될 수 있다. 구체적으로, 광은 제2 영역(S2)에 해당하는 지지층(131)에 도달하여 고분자 고리를 끊어 지지층(131)을 광분해하고, 제2 영역(S2)에 해당하는 지지층(131)에 광분해 반응이 시작되면 연쇄적으로 반응이 나타나 광이 도달되지 않은 제1 영역(S1)에 해당하는 지지층(131)에도 광분해 반응이 나타날 수 있다. 따라서, 지지층(131)은 제1 영역(S1)과 제2 영역(S2)에 관계없이 모두 연쇄적으로 광분해될 수 있다.
한편, 커버필름(130) 중 접착층(132)은 노광마스크(140)를 통과한 광이 제2 영역(S2)에 해당하는 접착층(132)에 전달되어 광경화될 수 있다. 이때, 제1 영역(S1)에 해당하는 접착층(132)에는 광이 도달되지 않으므로, 제1 영역(S1)에 해당하는 접착층(132)은 광경화되지 않을 수 있다. 또한, 접착층(132)은 광경화 반응을 일으키면서 지지층(131)과의 접착력이 감소될 수 있다.
다음, 도 11에 도시한 바와 같이, 커버필름(130)이 적층된 보호층(120)에 현상공정을 수행한다.
이때, 커버필름(130)이 적층된 상태에서 보호층(120) 상에 현상액을 첨가하여 보호층(120)을 현상할 수 있다. 구체적으로, 커버필름(130) 중 지지층(131)은 노광공정에서 광분해되기 때문에, 현상액에 용해되어 제거될 수 있고, 접착층(132) 중 광경화되지 않은 부분, 즉, 제1 영역(S1)에 해당하는 접착층(132)도 현상액에 용해되어 제거될 수 있다. 이때, 현상액에 완전히 용해되지 않더라도 지지층(131) 및 제1 영역(S1)에 해당하는 접착층(132)은 분자량이 낮은 상태이므로 현상액에 의해 씻겨져 제거될 수 있다. 이때, 보호층(120) 중 제1 영역(S1)에 해당하는 부분도 감광되지 않았기 때문에 현상액에 용해되어 제거될 수 있다. 또한, 현상액은 예를 들어 탄산나트륨 수용액(Na2O3) 등과 같은 일반적인 현상액을 이용할 수 있다. 결과적으로, 현상공정에 의해 지지층(131), 제1 영역(S1)에 해당하는 접착층(132), 제1 영역(S1)에 해당하는 보호층(120)이 제거되어, 베이스기판(110)에는 제2 영역(S2)에 해당하는 보호층(120) 및 제2 영역(S2)에 해당하는 접착층(132)이 남아있을 수 있다.
또한, 보호층(120) 중 제1 영역(S1)에 해당하는 부분이 제거되면 베이스기판(110)의 최외층에 형성된 회로층(112) 중 패드부(114)는 외부로 노출될 수 있다. 즉, 제1 영역(S1)에 해당하는 보호층(120)이 제거되면서, 보호층(120)에는 패드부(114)를 노출시키는 개구부(121)가 형성될 수 있다.
한편, 커버필름(130)이 노광공정에서 광분해되고 현상공정에서 현상 됨에 따라, 인쇄회로기판의 제조공정에는 커버필름(130)의 박리공정이 필요하지 않다. 따라서, 공정이 줄어들어 인쇄회로기판의 제조시간이 절감되고 생산성이 향상될 수 있다. 또한, 커버필름(130)을 제거하는 공정이 별도로 필요하지 않기 때문에, 노광공정과 현상공정을 하나의 라인 또는 장치에서 구현하는 것도 가능하다.
이와 같은 제조공정에 의해 도 11에 도시한, 본 발명의 바람직한 실시예에 따른 인쇄회로기판이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110 : 베이스기판 111 : 절연층
112 : 회로층 114 : 패드부
115 : 솔더볼 120 : 보호층
121 : 개구부 130 :커버필름
131 : 지지층 132 : 접착층
140 : 노광마스크 200 : 외부소자
210 : 언더필 S1 : 제1 영역
S2 : 제2 영역

Claims (13)

  1. 베이스기판;
    상기 베이스기판에 형성되되, 상기 베이스기판의 최외층 회로층 중 패드부를 노출시키는 개구부가 형성된 보호층; 및
    상기 보호층에 형성되되 광경화된 접착층;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 접착층은 아크릴계의 접착제 및 광경화성 첨가제를 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 보호층은 솔더레지스트층인 것을 특징으로 하는 인쇄회로기판.
  4. 베이스기판에 커버필름이 적층된 보호층을 형성하는 단계;
    상기 커버필름이 적층된 상기 보호층을 노광하여, 상기 보호층을 감광하고 상기 커버필름을 광분해하는 단계; 및
    상기 광분해된 커버필름 및 상기 감광된 보호층을 현상하여, 상기 보호층에 상기 베이스기판의 최외층 회로층 중 패드부를 노출시키는 개구부를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 노광단계에서, 상기 개구부가 형성되는 영역에 해당되는 상기 커버필름은, 패턴화된 노광마스크에 의해 광이 도달하는 영역에 해당되는 상기 커버필름의 광분해 반응에 의하여, 연쇄적으로 광분해되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 4에 있어서,
    상기 커버필름은 광분해성 고분자를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 커버필름은 자외선 안정제 및 광분해 활성제를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 4에 있어서,
    상기 커버필름은,
    광분해성을 갖는 지지층; 및
    상기 지지층과 상기 보호층을 접착하되, 광경화성을 갖는 접착층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 접착층은 상기 보호층을 노광하는 단계에서 광경화되고, 상기 개구부를 현상하는 단계 이후에도 상기 보호층에 남아있는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 지지층은 상기 노광단계에서 연쇄적으로 광분해되어 상기 현상단계에서 제거되고,
    상기 접착층 중 상기 노광단계에서 광이 도달되는 영역은 광경화되어 상기 현상단계 이후에도 상기 보호층에 남고, 상기 접착층 중 상기 개구부에 대응되는 영역은 상기 현상단계에서 제거되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 4에 있어서,
    상기 현상단계에서, 상기 광분해된 커버필름은 현상액에 용해되어 제거되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 4에 있어서,
    상기 접착층은 아크릴계의 접착제 및 광경화성 첨가제를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 청구항 4에 있어서,
    상기 보호층은 솔더레지스트층인 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100080925A 2010-08-20 2010-08-20 인쇄회로기판 및 그 제조방법 KR101084811B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100080925A KR101084811B1 (ko) 2010-08-20 2010-08-20 인쇄회로기판 및 그 제조방법
US13/213,939 US8865393B2 (en) 2010-08-20 2011-08-19 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080925A KR101084811B1 (ko) 2010-08-20 2010-08-20 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101084811B1 true KR101084811B1 (ko) 2011-11-21

Family

ID=45397915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080925A KR101084811B1 (ko) 2010-08-20 2010-08-20 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US8865393B2 (ko)
KR (1) KR101084811B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120115842A (ko) * 2011-04-11 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN112314061B (zh) * 2019-05-30 2023-08-04 宏恒胜电子科技（淮安）有限公司 电路板、制备方法及背光板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510064A (ja) 2002-12-20 2006-03-23 インフィネオン テクノロジーズ アクチエンゲゼルシャフト レジスト層の塗布方法、接着剤の使用、接着剤およびレジスト層
JP2006287099A (ja) 2005-04-04 2006-10-19 Fujikura Ltd レジスト付きプリント配線板の製造方法
KR100862008B1 (ko) 2007-06-04 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701914B2 (ja) * 2004-10-29 2011-06-15 宇部興産株式会社 耐燃性が改良されたテープキャリアパッケージ用柔軟性配線板
JP4319167B2 (ja) * 2005-05-13 2009-08-26 タツタ システム・エレクトロニクス株式会社 シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510064A (ja) 2002-12-20 2006-03-23 インフィネオン テクノロジーズ アクチエンゲゼルシャフト レジスト層の塗布方法、接着剤の使用、接着剤およびレジスト層
JP2006287099A (ja) 2005-04-04 2006-10-19 Fujikura Ltd レジスト付きプリント配線板の製造方法
KR100862008B1 (ko) 2007-06-04 2008-10-07 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US8865393B2 (en) 2014-10-21
US20120043126A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR100826360B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
KR101084811B1 (ko) 인쇄회로기판 및 그 제조방법
CN113396241A (zh) 布线基板及其制造方法
KR20130032529A (ko) 인쇄회로기판 및 그 제조방법
US20070281390A1 (en) Manufacturing method of a package substrate
CN112103194A (zh) 转接基板及其制作方法、器件封装结构
TWI419628B (zh) 印刷電路板
US10306767B2 (en) Manufacturing method for forming substrate structure comprising vias
JP2013058775A (ja) 半導体パッケージ基板の製造方法
JP2014036220A (ja) プリント回路基板及びその製造方法
KR100992187B1 (ko) 인쇄회로기판 및 그 제조 방법
KR100688708B1 (ko) 인쇄회로기판의 제조방법
TW202025872A (zh) 印刷電路板
KR101222820B1 (ko) 반도체 패키지 및 그 제조방법
JP3821426B2 (ja) 電子部品実装用基板
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
JP5109643B2 (ja) 光基板の製造方法
KR101531101B1 (ko) 인쇄회로기판의 제조방법
KR20100054394A (ko) 비지에이 패키지에 사용되는 회로 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee